[go: up one dir, main page]

TWI499215B - 充放電電路以及使用此充放電電路的鎖相迴路電路 - Google Patents

充放電電路以及使用此充放電電路的鎖相迴路電路 Download PDF

Info

Publication number
TWI499215B
TWI499215B TW101138211A TW101138211A TWI499215B TW I499215 B TWI499215 B TW I499215B TW 101138211 A TW101138211 A TW 101138211A TW 101138211 A TW101138211 A TW 101138211A TW I499215 B TWI499215 B TW I499215B
Authority
TW
Taiwan
Prior art keywords
transistor
coupled
module
switching element
current
Prior art date
Application number
TW101138211A
Other languages
English (en)
Other versions
TW201417509A (zh
Inventor
Yi Cheng Hsieh
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW101138211A priority Critical patent/TWI499215B/zh
Priority to US13/971,963 priority patent/US8729939B2/en
Publication of TW201417509A publication Critical patent/TW201417509A/zh
Application granted granted Critical
Publication of TWI499215B publication Critical patent/TWI499215B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

充放電電路以及使用此充放電電路的鎖相迴路電路
本發明有關於充放電電路以及使用此充放電電路的鎖相迴路電路，特別有關於可省略電容的充放電電路以及使用此充放電電路的鎖相迴路電路。
第1圖繪示了習知技術的鎖相迴路電路100的方塊圖。如第1圖所示，鎖相迴路電路100包含一相位偵測器101、一電荷泵103、一迴路濾波器105以及一壓控振盪器107。相位偵測器101用以比較一參考訊號Sref 以及一輸出訊號Sout 的相位，以控制電荷泵103對迴路濾波器105進行充放電，以控制迴路濾波器105輸出的控制電壓VC 。詳細言之，迴路濾波器105會包含如電容或電感之類的儲能元件，因此若提供電流至迴路濾波器105進行充電，則控制電壓VC 會上升，反之若自迴路濾波器105汲取電流進行放電，則控制電壓VC 會下降。
壓控振盪器107接收控制電壓VC 而產生輸出訊號Sout 。壓控振盪器107通常在控制電壓VC 增加時會增加輸出訊號Sout 的頻率，而在控制電壓VC 降低時會減少輸出訊號Sout 的頻率，但亦可能隨電路設計有所不同。因此若參考訊號Sref 以及輸出訊號Sout 的相位不同，則可以改變控制電壓VC 來改變輸出訊號Sout 的頻率(等效上亦改變了Sout 的相位)，藉由這樣的機制，輸出訊號Sout 的相位可鎖定至參 考訊號Sref 。鎖相迴路電路100可在壓控振盪器107至相位偵測器101的路徑上包含一除頻器來調整輸出訊號Sout 。舉例來說，若參考訊號Sref 為100 MHz的時脈訊號，但壓控振盪器107所能提供的時脈訊號之頻率範圍未包含100 MHz，此時可使先壓控振盪器107產生頻率較高的400MHz輸出訊號Sout ，並利用除頻比為4的除頻器來將輸出訊號Sout 除頻後，再讓相位偵測器101比對參考訊號Sref 和除頻後的輸出訊號Sout。 如此可以讓壓控振盪器107不需要那麼廣的頻率範圍，而相位偵測器101在比較兩較低頻的時脈訊號時也可以有較精確的比較結果。
電荷泵103可具有各種不同結構，其中一種為根據上升訊號或下降訊號來提供電流給迴路濾波器105或自迴路濾波器105或汲取電流，如前所述若提供電流至迴路濾波器105則控制電壓VC 會上升，反之若自迴路濾波器105汲取電流則控制電壓VC 會下降。因此可以藉由這樣的方式控制迴路濾波器105輸出的控制電壓VC 。詳細言之，相位偵測器101會比較參考訊號Sref 以及輸出訊號Sout 的相位而據以產生上升訊號UP或下降訊號DN。電荷泵103在接收到上升訊號UP時產生一上升電流IUP 以對迴路濾波器105進行充電來增加控制電壓VC 。相反的，電荷泵103接收到下降訊號DN時會自迴路濾波器105汲取一下降電流IDN 以對迴路濾波器105進行放電藉此降低控制電壓VC 。而壓控振盪器107則根據控制電壓VC 來改變輸出訊號Sout 的頻率。
第2圖繪示了習知技術之由上升訊號和下降訊號來控制的電荷泵200之電路圖。如第2圖所示，電荷泵200包含了參考電流提供 模組201、電容203、207、開關模組205、209以及偏壓電晶體BT1 、BT2 。電容203、電容開關模組205以及偏壓電晶體BT1 可視為一上升電流模組204，當上升訊號UP使開關模組205導通時，上升電流模組便可提供上升電流IUP 給迴路濾波器202。電容207、電容開關模組209以及偏壓電晶體BT2 可視為一下降電流模組206，當下降訊號DN使開關模組209導通時，下降電流模組便可自迴路濾波器202汲取下降電流IDN 。
電容203和207的設置是為了穩定上升電流IUP 的提供動作以及下降電流IDN 的汲取動作。舉例來說，當下降訊號DN為高準位時，開關模組209導通，開始汲取下降電流IDN ，然而偏壓電晶體BT2 的電壓準位會隨之下降而變成低電壓準位，造成偏壓電晶體BT2 不導通。因此，若無電容203，則開關模組209導通後，偏壓電晶體BT2 會很快的關閉而使上升電流IUP 的提供動作以及下降電流IDN 的汲取動作沒辦法有效率的進行，亦即沒辦法快速提供電流值較大的上升電流IUP 給迴路濾波器202或自迴路濾波器202快速汲取電流值較大的下降電流IDN ，因而降低了迴路濾波器202調整控制電壓VC 的速度。如此一來使用此電荷泵的鎖相迴路電路沒有辦法快速有效的提供具有所需相位的訊號。然而，電容為所佔面積較大的電子元件，往往一顆電容所佔的面積便接近於一半的電荷泵所佔之面積。因此習知技術中採用固定電容來穩定上升電流IUP 的提供動作以及下降電流IDN 的汲取動作之機制，會使電路的面積較大，不符合現代電子裝置越來越輕薄的需求。
因此，需要一種新的電路來解決前述之問題。
因此，本發明之一目的為提供一種充電放電電路，可用面積較小的元件取代電容但仍維持電容原有的功能。
本發明之一實施例揭露了一種充電放電電路，用以提供一上升電流至一目標元件以充電該目標元件，或自該目標元件汲取一下降電流以使該目標元件放電，此充電放電電路包含：一連接端、一參考電流提供模組、一上升電流模組以及一下降電流模組。其中下降電流模組包含：一第一開關模組，具有一控制端，該第一開關模組於該第一開關模組的該控制端接收該下降訊號以決定該第一開關模組是否導通；一第一偏壓電晶體，其中該第一偏壓電晶體的一第一端耦接該連接端，該第一偏壓電晶體的一第二端耦接該第一開關模組，且該第一偏壓電晶體的一控制端耦接該參考電流提供模組；以及一第一電容模擬電晶體，其中該第一電容模擬電晶體的一第一端以及一第二端耦接於該第一開關模組的該控制端，且該第一電容模擬電晶體的一控制端耦接於該第一偏壓電晶體的該控制端。
前述之下降電流模組的結構可實施在上升電流模組中，且本發明亦揭露了使用本發明所提供的充放電電路做為電荷泵的鎖相迴路電路。其結構可由前述下降電流模組的結構推得，故於此不再贅述。
藉由前述之實施例，本發明所揭露之充放電電路可以在不使用電容的情況下，使電路仍具有使用電容時的優點，因此能大幅減少電路面積但仍維持充放電的良好效率。
以下將詳細說明根據本發明之實施例的電荷泵。第3圖繪示了根據本發明一實施例之電荷泵300的電路圖。相較於第2圖所示之電路，第3圖所示之電荷泵300亦包含了參考電流提供模組301、上升電流模組304以及下降電流模組306。上升電流模組304以及下降電流模組306透過一連接端302連接至迴路濾波器303。上升電流模組304於訊號接收端TRS1 接收上升訊號UP，由上升訊號UP控制來產生上升電流IUP 給迴路濾波器303，而下降電流模組306於訊號接收端TRS2 接收下降訊號DN，由下降訊號DN控制來自迴路濾波器303汲取下降電流IDN 。然而，第3圖所示的上升電流模組304、下降電流模組306所包含的元件，和第2圖所示的上升電流模組204、下降電流模組206所包含的元件並不相同。第3圖所示的上升電流模組304、下降電流模組306未包含第2圖所示的上升電流模組204、下降電流模組206中的電容203、207，但包含了電容模擬電晶體CT1 、CT2 。電容模擬電晶體CT1 在此例中為P型金氧半導體電晶體而電容模擬電晶體CT2 在此例中為N型金氧半導體電晶體，但並不限定。底下將以電容模擬電晶體CT1 來解釋電容模擬電晶體的功能，但電容模擬電晶體CT2 亦具有相同的功能。
電容模擬電晶體CT1 是作為電容使用，其具有輔助偏壓電晶體BT2 導通的效果。舉例來說，當下降訊號DN位準為高時，開關模組309會導通，但在開關模組309導通前，高位準的訊號會透過電容模擬電晶體CT1 所形成的電容先行傳送至偏壓電晶體BT2 的控制端TCBT2 。而當開關模組309導通後，開關模組309中的電晶體和偏 壓電晶體BT2 會耦合成新的電容(此部份將於第4圖的描述中詳述)，以延遲偏壓電晶體BT2 的關閉(即不導通)。因此，以電容模擬電晶體取代原本的電容仍可以避免掉習知技術中偏壓電晶體BT2 會快速關閉的問題。而且，電晶體所佔的面積相較於電容來說相當的小，因此以電晶體代替電容可以有效率的減少電路面積。然請留意，第3圖以及第4圖的實施例中雖然上升電流模組以及下降電流模組都具有電容模擬電晶體，但亦可僅有其中之一具有電容模擬電晶體。
第4圖繪示了第3圖所示之電荷泵300的詳細電路圖，請留意為了簡化圖示，有些第3圖中的元件符號未予標示。如第4圖所示，參考電流提供模組301為一電流鏡，但並不限定。此電流鏡包含了電晶體MT1 、MT2 、MT3 、MT4 、MT5 、MT6 以及參考電流源Iref 。電晶體MT3 、MT4 、MT5 、MT6 分別自電晶體MT1 、MT2 的路徑將參考電流源Iref 產生的電流映射至電晶體MT3 、MT4 、MT5 、MT6 的路徑上。偏壓電晶體BT1 、BT2 分別自電晶體MT3 、MT4 、MT5 、MT6 的路徑映射參考電流源Iref 產生的電流以作為上升電流IUP 以及下降電流IDN 。
於第4圖所示的實施例中，開關模組305具有兩開關元件ST1 、ST2 ，且開關模組309亦具有兩開關元件ST3 、ST4 。其中開關元件ST2 是輔助開關元件ST1 的開關動作(導通或不導通)，而開關元件ST3 是輔助開關元件ST4 的開關動作。
此外，於一實施例中，電容模擬電晶體CT1 和偏壓電晶體BT1 為具有相同規格的電晶體，且電容模擬電晶體CT2 和偏壓電晶體BT2 為具有相同規格的電晶體。於一實施例中，電容模擬電晶體CT1 和偏壓電晶體BT1 均為P型金氧半導體電晶體，而電容模擬電晶體CT2 和偏壓電晶體BT2 均為N型金氧半導體電晶體。於開關模組305導通時，電容模擬電晶體CT1 會工作在完全導通(fully turn on)的狀態，而偏壓電晶體BT1 會工作在飽合區(saturation region)的狀態，此時偏壓電晶體BT1 亦可視為一電容，其電容值為電容模擬電晶體CT1 的2/3，而偏壓電晶體BT1 和電容模擬電晶體CT1 會耦合成新的電容。同樣的，於開關模組309導通時，電容模擬電晶體CT2 會工作在完全導通的狀態，而偏壓電晶體BT2 會工作在飽合區的狀態，此時偏壓電晶體BT2 亦可視為一電容，其電容值為電容模擬電晶體CT2 的2/3，而偏壓電晶體BT2 和電容模擬電晶體CT2 會耦合成新的電容。然而，電容模擬電晶體和偏壓電晶體亦可為不同規格的電晶體，因此可透過選擇電容模擬電晶體的尺寸，來調整其本身造成的電容值以及電容模擬電晶體和偏壓電晶體耦合形成的電容為所須的電容值。
第4圖中，標號T1XX 表示特定電晶體或特定開關元件的第一端，T2XX 表示特定電晶體或特定開關元件的第二端，TCXX 表示特定電晶體或特定開關元件的控制端。舉例來說，T1ST2 代表了開關元件ST2 的第一端、T2ST2 代表了開關元件ST2 的第二端，而TCST2 代表了開關元件ST2 的控制端。因此，由第4圖的圖示可知，開關元件ST2 的控制端TCST2 耦接至開關元件ST1 的控制端TCST1 且接收上升訊號UP。而開關元件ST2 的第一端T1ST2 耦接至開關元件ST1 的第一端T1ST1 。藉由這樣的標號，可得知第4圖所示之電荷泵300的詳細電路以及各元件之連接關係，因此在此不再贅述。
請留意，前述的實施例是以使用於鎖相迴路電路的電荷泵來做說明，因此第3圖和第4圖之電荷泵300可以取代第1圖中的電荷泵103。但電荷泵可視為一充放電電路且可運用在其他電路上。舉例來說，可使用在時脈與資料回復電路(Clock and Data Recovery,CDR上)。因此本發明所揭露之電荷泵可視為一充放電電路，來對一目標元件(如鎖相迴路電路中的迴路濾波器)進行充放電動作。
藉由前述之實施例，本發明所揭露之充放電電路可以在不使用電容的情況下，使電路仍具有使用電容時的優點，因此能大幅減少電路面積但仍維持充放電的良好效率。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧鎖相迴路電路
101‧‧‧相位偵測器
103、200、300‧‧‧電荷泵
201、301‧‧‧參考電流提供模組
105、202、303‧‧‧迴路濾波器
107‧‧‧壓控振盪器
203、207‧‧‧電容
204、304‧‧‧上升電流模組
205、209‧‧‧開關模組
206‧‧‧下降電流模組
302‧‧‧連接端
305、309‧‧‧開關模組
306‧‧‧下降電流模組
BT1 、BT2 ‧‧‧偏壓電晶體
CT1 、CT2 ‧‧‧電容模擬電晶體
MT1 、MT2 、MT3 、MT4 、MT5 、MT6 ‧‧‧電晶體
Iref ‧‧‧參考電流源
ST1 、ST2 、ST3 、ST4 ‧‧‧開關元件
TRS1 、TRS2 ‧‧‧訊號接收端
T1ST1 、T1ST2 、T1ST3 、T1ST4 、T1BT1 、T1BT2 、T1CT1 、T1CT2 、T1MT1 、T1MT2 、T1MT3 、T1MT4 、T1MT5 、T1MT6 ‧‧‧第一端
T2ST1 、T2ST2 、T2ST3 、T2ST4 、T2BT1 、T2BT2 、T2CT1 、T2CT2 、T2MT1 、T2MT2 、T2MT3 、T2MT4 、T2MT5 、T2MT6 ‧‧‧第二端
TCST1 、TCST2 、TCST3 、TCST4 、TCBT1 、TCBT2 、TCCT1 、TCCT2 、TCMT1 、TCMT2 、TCMT3 、TCMT4 、TCMT5 、TCMT6 ‧‧‧控制端
第1圖繪示了習知技術的鎖相迴路電路的方塊圖。
第2圖繪示了習知技術之由上升訊號和下降訊號來控制的電荷泵之電路圖。
第3圖繪示了根據本發明一實施例之電荷泵的電路圖。
第4圖繪示了第3圖所示之電荷泵的詳細電路圖。
300‧‧‧電荷泵
301‧‧‧參考電流提供模組
302‧‧‧連接端
303‧‧‧迴路濾波器
304‧‧‧上升電流模組
305、309‧‧‧開關模組
306‧‧‧下降電流模組
BT1 、BT2 ‧‧‧偏壓電晶體
CT1 、CT2 ‧‧‧電容模擬電晶體

Claims (34)

  1. 一種充電放電電路，用以對一目標元件充放電，包含：一連接端，耦接該目標元件，其中該充電放電電路透過該連接端提供一上升電流給該目標元件且透過該連接端自該目標元件汲取一下降電流：一參考電流提供模組，用以提供一參考電流；一上升電流模組，由一上升訊號控制並根據該參考電流來提供該上升電流；以及一下降電流模組，由一下降訊號控制並根據該參考電流來汲取該下降電流，包含：一第一開關模組，具有一控制端，該第一開關模組於該第一開關模組的該控制端接收該下降訊號以決定該第一開關模組是否導通；一第一偏壓電晶體，其中該第一偏壓電晶體的一第一端耦接該連接端，該第一偏壓電晶體的一第二端耦接該第一開關模組，且該第一偏壓電晶體的一控制端耦接該參考電流提供模組；以及一第一電容模擬電晶體，其中該第一電容模擬電晶體的一第一端以及一第二端耦接於該第一開關模組的該控制端，且該第一電容模擬電晶體的一控制端耦接於該第一偏壓電晶體的該控制端。
  2. 如申請專利範圍第1項所述的充電放電電路，其中該第一開關模 組包含：一第一開關元件，其中該第一開關元件的一第一端耦接一第一預定電壓，該第一開關元件的一第二端耦接該第一偏壓電晶體的該第二端，且該第一開關元件的一控制端接收該下降訊號；以及一第二開關元件，其中該第二開關元件的一第一端耦接該第一開關元件的該第二端，該第二開關元件的一第二端耦接一第二預定電壓，且該第二開關元件的一控制端耦接該一開關元件的該控制端並接收該下降訊號。
  3. 如申請專利範圍第1項所述的充電放電電路，其中當該下降訊號使該第一開關模組導通時，該第一電容模擬電晶體為完全導通的狀態。
  4. 如申請專利範圍第1項所述的充電放電電路，其中該第一偏壓電晶體以及該第一電容模擬電晶體為具有相同規格的電晶體。
  5. 如申請專利範圍第1項所述的充電放電電路，其中該第一偏壓電晶體以及該第一電容模擬電晶體均為N型金氧半導體電晶體。
  6. 如申請專利範圍第1項所述的充電放電電路，其中該參考電流提供模組為一電流鏡，且該第一偏壓電晶體用以自該參考電流提供模組映射該參考電流以做為該下降電流。
  7. 如申請專利範圍第1項所述的充電放電電路，其中該上升電流模組包含：一第二開關模組，具有一控制端，該第二開關模組於該第二開關模組的該控制端接收該上升訊號以決定該第二開關模組是否導通；一第二偏壓電晶體，其中該第二偏壓電晶體的一第一端耦接該連接端，該第二偏壓電晶體的一第二端耦接該開關模組，且該第二偏壓電晶體的一控制端耦接該參考電流提供模組；以及一第二電容模擬電晶體，其中該第二電容模擬電晶體的一第一端以及一第二端耦接於該第二開關模組的該控制端，且該第二電容模擬電晶體的一控制端耦接於該第二偏壓電晶體的該控制端。
  8. 如申請專利範圍第7項所述的充電放電電路，其中該第二開關模組包含：一第一開關元件，其中該第一開關元件的一第二端耦接一第一預定電壓，該第一開關元件的一第一端耦接該第二偏壓電晶體的該第二端，且該第一開關元件的一控制端接收該上升訊號；以及一第二開關元件，其中該第二開關元件的一第二端耦接該第一開關元件的該第一端，該第二開關元件的一第一端耦接一第二預定電壓，且該第二開關元件的一控制端耦接該第一開關元件的該控制端並接收該上升訊號。
  9. 如申請專利範圍第7項所述的充電放電電路，其中當該上升訊號使該第二開關模組導通時，該第二電容模擬電晶體為完全導通的 狀態。
  10. 如申請專利範圍第7項所述的充電放電電路，其中該第二偏壓電晶體以及該第二電容模擬電晶體為具有相同規格的電晶體。
  11. 如申請專利範圍第7項所述的充電放電電路，其中該第二偏壓電晶體以及該第二電容模擬電晶體均為P型金氧半導體電晶體。
  12. 一種充電放電電路，用以對一目標元件充放電，包含：一連接端，耦接該目標元件，其中該充電放電電路透過該連接端提供一上升電流給該目標元件且透過該連接端自該目標元件汲取一下降電流：一參考電流提供模組，用以提供一參考電流；一下降電流模組，由一下降訊號控制並根據該參考電流來汲取該下降電流；以及一上升電流模組，由一上升訊號控制並根據該參考電流來提供該上升電流，包含：一開關模組，具有一控制端，該開關模組於該開關模組的該控制端接收該上升訊號以決定該開關模組是否導通；一偏壓電晶體，其中該偏壓電晶體的一第一端耦接該連接端，該偏壓電晶體的一第二端耦接該開關模組，且該偏壓電晶體的一控制端耦接該參考電流提供模組；以及一電容模擬電晶體，其中該電容模擬電晶體的一第一端以及一第 二端耦接於該開關模組的該控制端，且該電容模擬電晶體的一控制端耦接於該偏壓電晶體的該控制端。
  13. 如申請專利範圍第12項所述的充電放電電路，其中該開關模組包含：一第一開關元件，其中該第一開關元件的一第二端耦接一第一預定電壓，該第一開關元件的一第一端耦接該偏壓電晶體的該第二端，且該第一開關元件的一控制端接收該上升訊號；以及一第二開關元件，其中該第二開關元件的一第二端耦接該第一開關元件的該第一端，該第二開關元件的一第一端耦接一第二預定電壓，且該第二開關元件的一控制端耦接該一開關元件的該控制端並接收該下降訊號。
  14. 如申請專利範圍第12項所述的充電放電電路，其中當該上升訊號使該開關模組導通時，該電容模擬電晶體為完全導通的狀態。
  15. 如申請專利範圍第12項所述的充電放電電路，其中該偏壓電晶體以及該電容模擬電晶體為具有相同規格的電晶體。
  16. 如申請專利範圍第12項所述的充電放電電路，其中該偏壓電晶體以及該電容模擬電晶體均為P型金氧半導體電晶體。
  17. 如申請專利範圍第12項所述的充電放電電路，其中該參考電流 提供模組為一電流鏡，且該偏壓電晶體用以自該參考電流提供模組映射該參考電流以做為該上升電流。
  18. 一種鎖相迴路電路，包含：一相位偵測器，用以比較一參考訊號以及一輸出訊號的相位以產生一上升訊號或一下降訊號；一迴路濾波器；一電荷泵，對該迴路濾波器進行充放電而使該迴路濾波器產生一控制電壓，該電荷泵在接收到該上升訊號時產生一上升電流以對該迴路濾波器進行充電，而該電荷泵接收到該下降訊號時自該迴路濾波器汲取一下降電流以對該迴路濾波器進行放電；以及一壓控振盪器，接收該控制電壓而產生該輸出訊號；其中該電荷泵包含：一連接端，耦接該迴路濾波器，其中該電荷泵透過該連接端提供該上升電流給該迴路濾波器且透過該連接端自該迴路濾波器汲取該下降電流：一參考電流提供模組，用以提供一參考電流；一上升電流模組，由該上升訊號控制並根據該參考電流來提供該上升電流；以及一下降電流模組，由該下降訊號控制並根據該參考電流來汲取該下降電流，包含：一第一開關模組，具有一控制端，該第一開關模組於該第一開關模組的該控制端接收該下降訊號以決定該第一開關 模組是否導通；一第一偏壓電晶體，其中該第一偏壓電晶體的一第一端耦接該連接端，該第一偏壓電晶體的一第二端耦接該第一開關模組，且該第一偏壓電晶體的一控制端耦接該參考電流提供模組；以及一第一電容模擬電晶體，其中該第一電容模擬電晶體的一第一端以及一第二端耦接於該第一開關模組的該控制端，且該第一電容模擬電晶體的一控制端耦接於該第一偏壓電晶體的該控制端。
  19. 如申請專利範圍第18項所述的鎖相迴路電路，其中該第一開關模組包含：一第一開關元件，其中該第一開關元件的一第一端耦接一第一預定電壓，該第一開關元件的一第二端耦接該第一偏壓電晶體的該第二端，且該第一開關元件的一控制端接收該下降訊號；以及一第二開關元件，其中該第二開關元件的一第一端耦接該第一開關元件的該第二端，該第二開關元件的一第二端耦接一第二預定電壓，且該第二開關元件的一控制端接收該下降訊號。
  20. 如申請專利範圍第18項所述的鎖相迴路電路，其中當該下降訊號使該第一開關模組導通時，該第一電容模擬電晶體為完全導通的狀態。
  21. 如申請專利範圍第18項所述的鎖相迴路電路，其中該第一偏壓電晶體以及該第一電容模擬電晶體為具有相同規格的電晶體。
  22. 如申請專利範圍第18項所述的鎖相迴路電路，其中該第一偏壓電晶體以及該第一電容模擬電晶體均為N型金氧半導體電晶體。
  23. 如申請專利範圍第18項所述的鎖相迴路電路，其中該參考電流提供模組為一電流鏡，且該第一偏壓電晶體用以自該參考電流提供模組映射該參考電流以做為該下降電流。
  24. 如申請專利範圍第18項所述的鎖相迴路電路，其中該上升電流模組包含：一第二開關模組，具有一控制端，該第二開關模組於該第二開關模組的該控制端接收該上升訊號以決定該第二開關模組是否導通；以及一第二偏壓電晶體，其中該第二偏壓電晶體的一第一端耦接該連接端，該第二偏壓電晶體的一第二端耦接該開關模組，且該第二偏壓電晶體的一控制端耦接該參考電流提供模組。
  25. 如申請專利範圍第24項所述的鎖相迴路電路，其中該開關模組包含：一第一開關元件，其中該第一開關元件的一第二端耦接一第一預定電壓，該第一開關元件的一第一端耦接該第二偏壓電晶體的該第 二端，且該第一開關元件的一控制端接收該上升訊號；以及一第二開關元件，其中該第二開關元件的一第二端耦接該第一開關元件的該第一端，該第二開關元件的一第一端耦接一第二預定電壓，且該第二開關元件的一控制端接收該上升訊號。
  26. 如申請專利範圍第24項所述的鎖相迴路電路，其中當該上升訊號使該第二開關模組導通時，該第二電容模擬電晶體為完全導通的狀態。
  27. 如申請專利範圍第24項所述的鎖相迴路電路，其中該第二偏壓電晶體以及該第二電容模擬電晶體為具有相同規格的電晶體。
  28. 如申請專利範圍第24項所述的鎖相迴路電路，其中該偏壓電晶體以及該電容模擬電晶體均為P型金氧半導體電晶體。
  29. 一種鎖相迴路電路，包含：一相位偵測器，用以比較一參考訊號以及一輸出訊號的相位以產生一上升訊號或一下降訊號；一迴路濾波器；一電荷泵，對該迴路濾波器進行充放電而使該迴路濾波器產生一控制電壓，該電荷泵在接收到該上升訊號時產生一上升電流以對該迴路濾波器進行充電，而該電荷泵接收到該下降訊號時自該迴路濾波器汲取一下降電流以對該迴路濾波器進行放電；以及 一壓控振盪器，接收該控制電壓而產生該輸出訊號；其中該電荷泵包含：一連接端，耦接該迴路濾波器，其中該電荷泵透過該連接端提供該上升電流給該迴路濾波器且透過該連接端自該迴路濾波器汲取該下降電流：一參考電流提供模組，用以提供一參考電流；一下降電流模組，由一下降訊號控制並根據該參考電流來汲取該下降電流；以及一上升電流模組，由一上升訊號控制並根據該參考電流來提供該上升電流，包含：一開關模組，具有一控制端，該開關模組於該開關模組的該控制端接收該上升訊號以決定該開關模組是否導通；一偏壓電晶體，其中該偏壓電晶體的一第一端耦接該連接端，該偏壓電晶體的一第二端耦接該開關模組，且該偏壓電晶體的一控制端耦接該參考電流提供模組；以及一電容模擬電晶體，其中該電容模擬電晶體的一第一端以及一第二端耦接於該開關模組的該控制端，且該電容模擬電晶體的一控制端耦接於該偏壓電晶體的該控制端。
  30. 如申請專利範圍第29項所述的鎖相迴路電路，其中該開關模組包含：一第一開關元件，其中該第一開關元件的一第二端耦接一第一預定電壓，該第一開關元件的一第一端耦接該偏壓電晶體的該第二 端，且該第一開關元件的一控制端接收該上升訊號；以及一第二開關元件，其中該第二開關元件的一第二端耦接該第一開關元件的該第一端，該第二開關元件的一第一端耦接一第二預定電壓，，且該第二開關元件的一控制端耦接該第一開關元件的該控制端並接收該上升訊號。
  31. 如申請專利範圍第29項所述的鎖相迴路電路，其中當該上升訊號使該開關模組導通時，該電容模擬電晶體為完全導通的狀態。
  32. 如申請專利範圍第29項所述的鎖相迴路電路，其中該偏壓電晶體以及該電容模擬電晶體為具有相同規格的電晶體。
  33. 如申請專利範圍第29項所述的鎖相迴路電路，其中該偏壓電晶體以及該電容模擬電晶體均為P型金氧半導體電晶體。
  34. 如申請專利範圍第29項所述的鎖相迴路電路，其中該參考電流提供模組為一電流鏡，且該偏壓電晶體用以自該參考電流提供模組映射該參考電流以做為該上升電流。
TW101138211A 2012-10-17 2012-10-17 充放電電路以及使用此充放電電路的鎖相迴路電路 TWI499215B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101138211A TWI499215B (zh) 2012-10-17 2012-10-17 充放電電路以及使用此充放電電路的鎖相迴路電路
US13/971,963 US8729939B2 (en) 2012-10-17 2013-08-21 Charging/discharging circuit and PLL circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101138211A TWI499215B (zh) 2012-10-17 2012-10-17 充放電電路以及使用此充放電電路的鎖相迴路電路

Publications (2)

Publication Number Publication Date
TW201417509A TW201417509A (zh) 2014-05-01
TWI499215B true TWI499215B (zh) 2015-09-01

Family

ID=50474828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138211A TWI499215B (zh) 2012-10-17 2012-10-17 充放電電路以及使用此充放電電路的鎖相迴路電路

Country Status (2)

Country Link
US (1) US8729939B2 (zh)
TW (1) TWI499215B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259714B1 (en) * 1997-09-09 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Power source control apparatus for laser diode
US20050237092A1 (en) * 2004-04-27 2005-10-27 Hiroshi Kawago Charge pump circuit reducing noise and charge error and PLL circuit using the same
US20050253634A1 (en) * 2004-05-17 2005-11-17 Broadcom Corporation Linear charge pump for fractional synthesis using an auxiliary charge pump
TW200608710A (en) * 2004-03-31 2006-03-01 Broadcom Corp Charge pump circuit having switches
US20060145742A1 (en) * 2005-01-06 2006-07-06 Leete John C Pulse-on-edge circuit
TW200937817A (en) * 2007-11-13 2009-09-01 Qualcomm Inc Fast-switching low-noise charge pump
TW201234779A (en) * 2011-10-25 2012-08-16 Ping-Ying Wang Timing adjusting circuit
US20120212267A1 (en) * 2006-11-30 2012-08-23 Mosaid Technologies Incorporated Circuit for Clamping Current in a Charge Pump

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677244B (zh) * 2003-12-11 2017-08-04 考文森智财管理公司 用于pll/dll的高输出阻抗电荷泵
US7123063B2 (en) * 2004-04-28 2006-10-17 Broadcom Corporation Supply tracking clock multiplier
US7888980B2 (en) * 2009-07-20 2011-02-15 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Charge pump with low charge injection and low clock feed-through
US8330511B2 (en) * 2010-04-20 2012-12-11 Qualcomm Incorporated PLL charge pump with reduced coupling to bias nodes
WO2012054736A2 (en) * 2010-10-20 2012-04-26 University Of Southern California Charge-based phase locked loop charge pump
JP2012205046A (ja) * 2011-03-25 2012-10-22 Renesas Electronics Corp 半導体集積回路およびその動作方法
US8421509B1 (en) * 2011-10-25 2013-04-16 United Microelectronics Corp. Charge pump circuit with low clock feed-through
US8508267B1 (en) * 2012-01-24 2013-08-13 Texas Instruments Incorporated Loop filter for current-controlled-oscillator-based phase locked loop
US9166607B2 (en) * 2012-03-01 2015-10-20 Qualcomm Incorporated Capacitor leakage compensation for PLL loop filter capacitor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6259714B1 (en) * 1997-09-09 2001-07-10 Mitsubishi Denki Kabushiki Kaisha Power source control apparatus for laser diode
TW200608710A (en) * 2004-03-31 2006-03-01 Broadcom Corp Charge pump circuit having switches
US20050237092A1 (en) * 2004-04-27 2005-10-27 Hiroshi Kawago Charge pump circuit reducing noise and charge error and PLL circuit using the same
US20050253634A1 (en) * 2004-05-17 2005-11-17 Broadcom Corporation Linear charge pump for fractional synthesis using an auxiliary charge pump
US20060145742A1 (en) * 2005-01-06 2006-07-06 Leete John C Pulse-on-edge circuit
US20120212267A1 (en) * 2006-11-30 2012-08-23 Mosaid Technologies Incorporated Circuit for Clamping Current in a Charge Pump
TW200937817A (en) * 2007-11-13 2009-09-01 Qualcomm Inc Fast-switching low-noise charge pump
TW201234779A (en) * 2011-10-25 2012-08-16 Ping-Ying Wang Timing adjusting circuit

Also Published As

Publication number Publication date
TW201417509A (zh) 2014-05-01
US20140103975A1 (en) 2014-04-17
US8729939B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
US10536142B2 (en) Power on reset circuit
US9946290B2 (en) Current reference circuit and an electronic device including the same
US8212596B2 (en) PLL circuit
US8994433B2 (en) Method and apparatus for generating on-chip clock with low power consumption
US9502970B2 (en) Charge pump with suppressed feedthrough effect
TWI465046B (zh) 延遲鎖相迴路、迴路濾波器及延遲鎖相迴路的鎖相的方法
US7696834B2 (en) Voltage controlled oscillator and method capable of reducing phase noise and jitter with startup gain
US10419005B2 (en) Phase-locked-loop architecture
US9419632B1 (en) Charge pump for use in phase-locked loop
US9548656B1 (en) Low voltage ripple charge pump with shared capacitor oscillator
CN102163968B (zh) 具有电感电容槽电路的集成电路及其操作方法
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
JP4540247B2 (ja) Ｐｌｌ回路
US8030977B2 (en) Clock generating circuit
EP3046239A1 (en) Current generating circuit, current generating method, charge pumping circuit and charge pumping method
TWI499215B (zh) 充放電電路以及使用此充放電電路的鎖相迴路電路
CN108449085B (zh) 锁相环和电子系统
US10879798B2 (en) Charge pump circuit with capacitor swapping technique and associated method
CN103780080A (zh) 充放电电路以及使用此充放电电路的锁相回路电路
CN110011532B (zh) 电荷泵和锁相环
KR102891878B1 (ko) 래치 업 내성이 개선된 전하 펌프 셀, 이 전하 펌프 셀을 포함하는 전하 펌프, 관련 시스템, 방법, 및 디바이스
US9768788B2 (en) Phase-locked loop with lower power charge pump
US20090206893A1 (en) Charge pump circuit and pll circuit
US9257899B1 (en) Charge pump circuit and phase lock loop circuit having the same
US20200106427A1 (en) Comparator and oscillator circuit using said comparator

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees