CN101819926A - 控制离子注入工艺的方法和系统 - Google Patents
控制离子注入工艺的方法和系统 Download PDFInfo
- Publication number
- CN101819926A CN101819926A CN200910177849A CN200910177849A CN101819926A CN 101819926 A CN101819926 A CN 101819926A CN 200910177849 A CN200910177849 A CN 200910177849A CN 200910177849 A CN200910177849 A CN 200910177849A CN 101819926 A CN101819926 A CN 101819926A
- Authority
- CN
- China
- Prior art keywords
- semiconductor wafer
- speed
- described semiconductor
- injected
- deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
- A23P—SHAPING OR WORKING OF FOODSTUFFS, NOT FULLY COVERED BY A SINGLE OTHER SUBCLASS
- A23P20/00—Coating of foodstuffs; Coatings therefor; Making laminated, multi-layered, stuffed or hollow foodstuffs
- A23P20/10—Coating with edible coatings, e.g. with oils or fats
- A23P20/12—Apparatus or processes for applying powders or particles to foodstuffs, e.g. for breading; Such apparatus combined with means for pre-moistening or battering
-
- H10P30/21—
-
- A—HUMAN NECESSITIES
- A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
- A23L—FOODS, FOODSTUFFS OR NON-ALCOHOLIC BEVERAGES, NOT OTHERWISE PROVIDED FOR; PREPARATION OR TREATMENT THEREOF
- A23L7/00—Cereal-derived products; Malt products; Preparation or treatment thereof
- A23L7/10—Cereal-derived products
-
- H10P30/204—
-
- H10P74/23—
-
- H10P74/203—
Landscapes
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Engineering & Computer Science (AREA)
- Food Science & Technology (AREA)
- Polymers & Plastics (AREA)
- Oil, Petroleum & Natural Gas (AREA)
- Health & Medical Sciences (AREA)
- Nutrition Science (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明提出了一种用于离子注入一致性的方法,包括确定半导体晶片的关键尺寸(CD)偏差,在离子注入过程中以二维模式移动半导体晶片,以及控制半导体晶片的移动速度以使得注入到半导体晶片的注入量基于CD偏差而变化。
Description
技术领域
本发明一般涉及半导体制造技术。
背景技术
在半导体制造技术中,掩膜或晶片的关键尺寸(CD)由于工艺技术而不断减小。将对于不同构图(如线宽或线间距)的CD的一致性,称为CD一致性,保持在可接受的水平是很重要的。然而,CD偏差仍然可能对之后的工艺有不利影响。例如,由于栅宽的CD偏差,形成各种掺杂特征如晶体管的轻掺杂的源/漏特征的离子注入工艺可能在半导体晶片上是不一致的。因此,晶体管的性能特性如阈值电压可根据管芯的不同而出现波动,这将会导致器件性能不良和成品率低。
发明内容
本发明的一个较广的形式包括一种控制离子注入工艺的方法。该方法包括确定半导体晶片的关键尺寸(CD)偏差,在离子注入过程中移动半导体晶片,以及控制半导体晶片的移动速度以使得注入到半导体晶片的注入量基于CD偏差而变化。
本发明的另一个较广的形式包括一种控制离子注入工艺的方法。该方法包括提供半导体晶片,其具有形成在其上的多个特征,确定置于半导体晶片的第一区域内中的特征的第一关键尺寸(CD)和置于半导体晶片的第二区域内中的特征的第二关键尺寸(CD),在以二维模式扫描半导体晶片时,将离子注入到半导体晶片内。当离子被注入到第一区域时,以第一速度扫描半导体晶片,当离子被注入到第二区域时,以不同于第一速度的第二速度扫描半导体晶片。
本发明的又一个较广的形式包括一种控制离子注入工艺的系统。该系统包括用于固定半导体晶片的平台,连接到平台并用于在离子注入过程中移动半导体晶片的机构,用于在半导体晶片移动时向其注入离子提供离子束的注入工具,以及控制器。控制器用于接收与半导体晶片的关键尺寸(CD)偏差相关的信息,以及控制半导体晶片的移动速度以使得注入到半导体晶片内的注入量基于与CD偏差相关的信息而变化。
附图说明
从以下结合附图的详细描述可以得到对本发明各个方面更好的理解。需要强调的是,根据行业内的标准实践,各个特征没有按比例绘制。实际上,各个特征的尺寸为了便于描述的清楚可以任意增大或减小。
图1示出了具有关键尺寸(CD)偏差的半导体晶片的俯视图;
图2示出了对具有变化的关键尺寸(CD)的半导体晶片进行离子注入工艺的剖面图;
图3示出了根据本发明的各个方面的控制离子注入工艺的方法流程图;
图4示出了用于实现图3所示的方法的系统的示意图;
图5示出了可以用于离子注入工艺中的扫描机构的示意图。
具体实施方式
可以理解的是,以下的描述提供了很多用于实现本发明的不同特征的实施例或示例。以下为了简化本发明而描述了元件和排列的特定示例。当然,这些仅仅是示例而不是为了限制的目的。另外,本发明在不同的示例中可能重复出现参考数字和/或符号。该重复是为了简单和清楚,并不表示所讨论的不同的实施例和/或配置之间的关系。另外,以下的说明书中描述的第一特征在第二特征上面或之上的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括可在第一和第二特征之间形成附加特征的实施例,这样第一和第二特征可能不是直接接触的。
参考图1,示出了在构图工艺之后半导体晶片100的关键尺寸(CD)偏差。半导体晶片100包括半导体衬底,半导体衬底包括硅。可以理解的是,可形成各个特征如掺杂区(如n阱或p阱),隔离结构,和电介质层,但是为了简化和清楚没有示出。半导体晶片100包括多个管芯,每个管芯具有形成在其中的集成电路。在当前的实施例中,半导体晶片100已经被加工以形成线构图,其组成每个管芯多个晶体管的栅结构。栅结构包括栅电介质和栅电极。该栅结构可以通过适合的工艺形成。例如,可以通过传统的淀积、光刻构图和刻蚀工艺(栅构图)形成栅结构。光刻构图工艺可以包括光致抗蚀剂涂覆(如旋涂)、软烘焙、掩膜校准、曝光、曝光后烘焙、显影光致抗蚀剂、清洗、其他适合的工艺,和/或它们的组合。曝光工艺也可以通过其他适合的方法如无掩膜光刻,电子束写,离子束写和分子印刻(molecular imprint)来实现或替代。刻蚀工艺可以包括干法刻蚀,湿法刻蚀,和/或其他的刻蚀方法(如,反应离子刻蚀)。刻蚀工艺也可以是纯化学的(等离子体刻蚀),或纯物理的(离子碾磨),和/或它们的组合。可以理解的是,栅结构可以通过这里描述的工艺的任何组合形成。
在刻蚀工艺之后将光致抗蚀剂层去除。对栅结构进行检测(如去膜后检测(ASI))以确定半导体晶片100的关键尺寸(CD)。在当前的实施例中,确定的关键尺寸包括栅结构的线宽。线宽的尺寸依赖于形成线构图所采用的工艺技术(如90nm、65nm、45nm等等)。在半导体晶片100上的不同位置使用适合的CD度量工具如本领域所公知的CD扫描电镜(CD-SEM)进行线宽测量。线构图的图像可以在该步骤之前或在该步骤通过CD-SEM工具获取。可选择地,度量工具可以任意包括横截面SEM(X-SEM)、透射电镜(TEM)、原子力显微镜(AFM)或其他适合的工具。取用的采样数目和采样的位置可以变化。用于表征线宽的各种度量可以从图像得到,如平均、偏差(如3-西格玛标准偏差)和范围。从测量线宽所获得的信息可以被反馈以调整配方或为下一个加工的晶片调整构图和/或刻蚀处理。也对该信息进行估算以确定半导体晶片100中包括不同管芯的关键尺寸(CD)的偏差。
例如,可以生成制图,其显示半导体晶片100上的多个区域110、120、130、140和150的关键尺寸(CD)偏差。晶片100上的每个区域110、120、130、140或150包括栅结构,其线宽与由度量工具所确定的近似。在当前的实施例中,该制图描绘了随机的没有特定趋势的CD偏差。可以观察到的是,制图可以描绘趋势如双侧趋势(如晶片左侧的CD偏差类似于右侧的CD偏差)、倾斜趋势(如从晶片的左侧到右侧CD偏差增加,反之亦然)或环式趋势(如CD偏差在晶片上的同心圆内)。可以理解的是,制图中的区域110、120、130、140和150的数量,尺寸,形状和位置可以变化。
现在参考图2,示出了在具有变化的关键尺寸的半导体晶片上进行的离子注入工艺的剖面图。为了简化和清楚,示出的半导体晶片具有两个具有不同关键尺寸的栅结构210、220。栅结构210、220为形成在图1的半导体晶片100上的栅结构的示例。栅结构210、220可以形成在不同的管芯中或形成在同一个管芯内。栅结构210具有宽W1,其小于栅结构220的宽W2。在去除光致抗蚀剂层之后,对半导体晶片100进行离子注入工艺230以在栅结构210、220的相对侧形成轻掺杂源/漏区215、225。离子注入工艺230可以使用p型掺杂剂,如硼或BF2;n型掺杂剂,如磷或砷;和/或它们的组合物。可以观察到,离子注入工艺230影响性能特征如阈值电压,且该阈值电压可能由于栅结构(CD偏差)的不同宽度出现波动。因此,具有栅结构210的晶体管可工作在与具有栅结构220的晶体管相比较不同的阈值电压下。在半导体工业为了制作芯片而向更大晶片(如450mm)发展的时候,该CD偏差的问题将会加剧。
参考图3,示出了根据本发明实施例控制离子注入工艺的方法300的流程图。方法300开始于块302,其提供了半导体晶片。半导体晶片类似于图1的半导体晶片100。半导体晶片已被加工而形成对于多个栅结构的线构图。方法300继续到块304,其确定了半导体晶片的关键尺寸(CD)偏差。对半导体晶片进行去膜后检测(ASI)以测量晶片内的栅结构的线宽的尺寸。点到点关键尺寸的晶片制图(x,y)描绘了以上描述的图1的CD偏差。
方法300继续到块306,在该步骤中在离子注入过程中对半导体晶片以二维模式进行扫描。将半导体晶片传送到离子注入工具以进行加工。在制图上相关于CD偏差的信息被前馈并提供到先进工艺控制(APC)系统。该APC系统处理该信息以控制离子注入工具和在离子注入过程中扫描该半导体晶片的扫描机构。基于度量工具提供的CD制图以二维模式进行扫描。方法300继续到块308,在该步骤中控制扫描的速度以使注入到半导体晶片的注入量基于CD偏差而变化。APC系统控制扫描机构的速度以调整在不同扫描位置注入到半导体晶片的注入量。基于制图中绘制的CD偏差的速度将在以下进行讨论。如将在之后进行讨论的,速度与注入到半导体晶片的注入量成反比。因此,可以提高速度以减小注入量,或减小速度以增加注入量。从而,在以二维模式扫描半导体晶片时控制速度能够补偿栅结构的CD偏差,这能够改进器件性能和晶片成品率。关于块306和308的更多细节将在下面参考图5进行讨论。
参考图4,为将其应用至系统400的一个实施例以进行图3的方法300。系统400包括通过通信网络402连接的多个实体。网络402可以是单个网络或多种不同的网络,如内部网或因特网,也可以包括有线和无线通信信道。每个实体可以与其他实体交互,且可以为其他实体提供和/或从其他实体接收服务。在当前的实施例中,实体包括APC系统404,ASI CD度量工具406,离子注入工具408,数据库410。在去除光致抗蚀剂之后,半导体晶片经过检测来通过ASI CD度量工具406测量关键尺寸。与晶片的关键尺寸(CD)相关的信息被前馈以控制对晶片随后进行的离子注入工艺。例如,CD信息可以被APC系统404收集或被提供到APC系统404,并存储在数据库410中。本发明的方面可被应用在APC系统404内以分析来自于ASI CD度量工具406或数据库410的信息。半导体晶片被传送到离子注入工具408来进行离子注入工艺。离子注入工具408能够以本领域所公知的通过离子束注入离子。基于CD信息,在晶片被扫描和将离子注入到晶片的不同位置时,APC系统404控制与离子注入工具408相连接的扫描机构的速度。应当注意的是,本发明的方面可以以APC系统404或任何其他数据处理系统中运行的软件程序而实现。
参考图5,示出了根据本发明实施例可以用于离子注入工艺的扫描机构500。扫描机构500包括平台502和扫描臂504。可以理解的是,扫描机构500也包括电机、耦合器、控制器、传感器和其他元件,但是为了清楚的目的被简化了。在工艺中平台502用于保持和固定半导体晶片510。平台502可以通过吸附力或其他适合的技术保持晶片510。半导体晶片510具有半径(r)512。扫描臂504具有长度(R)514,其一端连接到平台502的中心部分,另一端连接到以度/秒表示的角速度旋转扫描臂504的电机(未示出)。在当前的实施例中,长度(R)514大约为90cm。扫描机构500可以有效地连接到APC系统(类似于图4的APC系统404),其控制扫描臂504的角速度以及相对于由离子注入工具(未示出)提供的离子束在半导体晶片上的位置。半导体晶片510的角速度可以通过以下将讨论的线速度确定。因此,APC系统用于在离子注入工艺中以二维模式扫描半导体晶片510以补偿半导体晶片中的CD偏差。
扫描的线速度(V)可以通过以下公式确定:
在上述公式(1)中,可以以cm/秒表示线速度(V),离子束流(I)为安培或库伦/秒,电荷态(n)为/离子,电荷(e)为1.6E-19库伦(coulomb),配方量(D)为离子/cm2,步长(Y)为cm。一些参数如离子束流(I)和步长(Y)可以对特定的离子注入工具/离子注入工艺进行优化。从公式(1)可以看出,线速度(V)与配方量(D)成反比。因此,可以提高线速度以减小配方量(D),或者可以减小线速度(V)以提高配方量。在一个实施例中,形成LDD区域的配方量(D)的范围可以是从1E13离子/cm2到5E14离子/cm2。因此,通过控制线速度可以调整离子注入工艺的配方量(D)并补偿晶片上的CD偏差。在一个实施例中,线速度(V)到角速度(w)的转换将在下面进行讨论。
可以根据线速度通过以下公式来表示角速度(w):
线速度(V)*1/(R)*(180/pi) (2)
在上述公式(2)中,角速度(w)以度/秒表示,R为扫描臂长度514。
如果公式(2)提供了在半导体晶片510的中心的角速度(wcenter)(假设扫描臂504的端部与半导体晶片510的中心基本对准),可以通过修正因数来调整不同扫描位置的角速度。例如,可将半导体晶片510的底部部分520的角速度(wbottom)表示为:
wcenter*(R-r)/R (3)
其中r为半导体晶片510的半径512。应当注意的是,r的值在扫描位置接近半导体晶片510的中心时可能减小。
半导体510的顶部部分530的角速度(wtop)可以表示为:
wcenter*(R+r)/R (4)
其中r为半导体晶片510的半径512。应当注意的是,r的值在扫描位置接近半导体晶片510的中心时可能减小。
因此,通过应用公式(1)-(4),APC系统能够控制扫描机构500相对于半导体晶片510上的扫描位置的角速度(w)以调整注入量并补偿晶片上的CD偏差。另外,局部注入量控制算法可以表示为:实际扫描速度=标称扫描速度*(1/R)*(测量束流/初始束流),其使用(1/R)因数控制不同区域的注入量。应当注意的是,APC系统也可以控制离子注入工艺的离子束峰值以进一步调整和确定掺杂补偿区域。例如,APC系统可以增加/减小离子束剖面的宽度以增加/减小束的注入面积。另外,APC系统还可以使用电场或其他适合的技术控制离子束。
总之,在此所公开的方法和系统提供了在离子注入工艺中补偿半导体晶片的CD偏差的有效和易于管理的方法。可以基于CD偏差通过控制晶片上的不同扫描位置的扫描速度而调整注入量。在ASI CD工具中测量栅宽的CD,并完成点到点关键尺寸的晶片制图(x,y)。与该制图相关的信息被前馈以用于随后的离子注入工艺。因此,对应制图以二维模式进行扫描,增大/减小扫描速度以减小/增大注入量,补偿CD偏差。在此所公开的实施例可用于补偿各种CD制图,如双侧制图、倾斜趋势制图、环形制图和随机型制图。可以理解的是,这里所公开的不同的实施例提供了不同的有益效果,没有特定的有益效果对于所有实施例是必需的。
尽管以上仅仅详细描述了本发明的几个示例性的实施例,但是本领域技术人员将很容易理解,在本质上不脱离本发明的创新教导和有益效果的条件下,能够对示例性的实施例做出很多修改。可以理解的是,上述步骤的各种不同的组合能够以各种顺序或并行使用,没有特定的步骤是关键的或必需的。同样,以上有关于一些实施例所示出和讨论的特征能够与以上有关于其他的实施例所示出和讨论的特征进行组合。因此,所有这些改进都包括在本发明的保护范围之内。
Claims (15)
1.一种控制离子注入工艺的方法,包括:
确定半导体晶片的关键尺寸CD的偏差;
在离子注入过程中以二维模式移动所述半导体晶片;以及
控制所述半导体晶片的移动速度以使得注入到所述半导体晶片中的注入量基于所述CD偏差而变化。
2.根据权利要求1所述的方法,其中控制所述速度包括:
增加所述速度以降低注入到所述半导体晶片的注入量;以及
降低所述速度以增加注入到所述半导体晶片的注入量。
4.根据权利要求3所述的方法,其中所述移动所述半导体晶片还包括:
将所述半导体晶片固定在平台上,所述半导体晶片的中心部分基本与所述平台的中心部分对准;
提供与所述平台的中心部分相连接的臂,所述臂具有长度R;以及
基于所述被注入的半导体晶片的位置调整所述臂的所述角速度;
其中当所述半导体晶片的底部部分被注入时,通过因数(R-r1)/R调整所述臂的角速度,所述底部部分从所述半导体晶片的中心部分沿第一径向延伸第一距离(r1);
其中当所述半导体晶片的顶部部分被注入时,通过因数(R+r2)/R调整所述臂的角速度(w),所述顶部部分从所述半导体晶片的中心部分沿与所述第一径向相对的第二径向延伸第二距离(r2)。
5.根据权利要求1所述的方法,其中将由确定所述CD偏差而获得的信息提供到先进过程控制(APC)系统以控制所述半导体晶片移动的速度。
6.根据权利要求5所述的方法,还包括通过所述APC系统基于所述CD偏差的信息控制所述离子注入工艺的离子束流剖面,
其中所述半导体晶片对应于所述CD偏差被划分为多个区域;以及
其中所述控制所述离子束流剖面包括调整离子束峰值大小以调节注入到所述多个区域的注入量。
7.一种控制离子注入工艺的方法,包括:
提供半导体晶片,其具有形成在其上的多个特征;
确定位于所述半导体晶片的第一区域中的特征的第一关键尺寸(CD)和位于所述半导体晶片的第二区域中的特征的第二关键尺寸(CD);
在所述半导体晶片以二维模式被扫描时,在所述半导体晶片内注入离子;
其中当所述离子注入到所述第一区域时,以第一速度移动所述半导体晶片,当所述离子注入到所述第二区域时,以不同于所述第一速度的第二速度移动所述半导体晶片。
8.根据权利要求7所述的方法,其中所述第一速度和第二速度基于所述第一CD和所述第二CD之间的偏差。
9.根据权利要求7所述的方法,其中所述多个特征包括多个栅结构;以及
其中在所述半导体晶片内注入离子形成置于每个栅结构的相对侧的轻掺杂源/漏区。
10.根据权利要求7所述的方法,还包括将与所述第一和第二关键尺寸相关的信息前馈到先进过程控制(APC)系统以控制所述第一速度和所述第二速度。
11.一种系统,包括:
可用于固定半导体晶片的平台;
连接到所述平台并能够以二维模式移动所述半导体晶片的机构;
离子注入工具,其用于提供当所述半导体晶片在移动时将离子注入所述半导体晶片中的离子束;以及
控制器,其用于:
接收与所述半导体晶片的关键尺寸CD偏差相关的信息;以及
控制所述半导体晶片的移动速度以使注入到所述半导体晶片的注入量基于与所述CD偏差相关的信息而变化。
12.根据权利要求11所述的系统,还包括检测工具,用于确定所述CD偏差并为所述控制器提供与所述CD偏差相关的信息。
14.根据权利要求13所述的系统,其中所述机构包括连接到所述平台的中心部分的臂,所述臂具有长度R;
其中所述平台的中心部分与所述半导体衬底的中心部分基本对准;
其中所述控制器用于基于被注入的半导体晶片的位置调整所述臂的角速度;
其中当所述半导体晶片的底部部分被注入时,通过因数(R-r1)/R调整所述臂的角速度,所述底部部分从所述半导体晶片的中心部分沿第一径向延伸第一距离(r1);
其中当所述半导体晶片的顶部部分被注入时,通过因数(R+r2)/R来调整所述臂的角速度(w),所述顶部部分从所述半导体晶片的中心部分沿与所述第一径向相对的第二径向延伸第二距离(r2)。
15.根据权利要求11所述的系统,其中所述控制器用于基于所述与CD偏差相关的信息改变离子束的剖面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/394,201 US8241924B2 (en) | 2009-02-27 | 2009-02-27 | Method and system for controlling an implantation process |
| US12/394,201 | 2009-02-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101819926A true CN101819926A (zh) | 2010-09-01 |
| CN101819926B CN101819926B (zh) | 2013-03-27 |
Family
ID=42654960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101778495A Expired - Fee Related CN101819926B (zh) | 2009-02-27 | 2009-09-28 | 控制离子注入工艺的方法和系统 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8241924B2 (zh) |
| JP (1) | JP5264801B2 (zh) |
| KR (1) | KR101130489B1 (zh) |
| CN (1) | CN101819926B (zh) |
| TW (1) | TWI456632B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120036546A (ko) | 2010-10-08 | 2012-04-18 | 현대자동차주식회사 | 차량의 공기조화 장치 |
| WO2013107595A1 (en) | 2012-01-17 | 2013-07-25 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| KR102249196B1 (ko) | 2014-10-06 | 2021-05-11 | 삼성전자주식회사 | 반도체 소자의 미세 패턴의 형성을 위한 식각 공정의 제어 방법 |
| DE112016004214T5 (de) * | 2015-09-16 | 2018-07-26 | Tel Epion Inc. | Verfahren für hohen Durchsatz unter Verwendung von Strahl-Scangröße und Strahlen-Position in einem Strahlen-Bearbeitungssystem |
| CN106158607B (zh) * | 2016-06-30 | 2018-12-18 | 上海华力微电子有限公司 | 一种离子注入工艺的精确控制方法 |
| CN109192674A (zh) * | 2018-09-04 | 2019-01-11 | 深圳市南硕明泰科技有限公司 | 一种测量注入层光刻对准偏差的方法 |
| CN110112070B (zh) * | 2019-04-28 | 2022-05-10 | 上海华虹宏力半导体制造有限公司 | Mos晶体管及其形成方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003183A (en) * | 1989-05-15 | 1991-03-26 | Nissin Electric Company, Limited | Ion implantation apparatus and method of controlling the same |
| JPH0346746A (ja) * | 1989-07-13 | 1991-02-28 | Seiko Instr Inc | イオン注入装置 |
| JPH0568066U (ja) * | 1992-02-19 | 1993-09-10 | 日新電機株式会社 | イオン注入装置 |
| JPH0787083A (ja) | 1993-09-13 | 1995-03-31 | Fujitsu Ltd | スクランブル回路 |
| US5672882A (en) * | 1995-12-29 | 1997-09-30 | Advanced Micro Devices, Inc. | Ion implantation device with a closed-loop process chamber pressure control system |
| JPH11233450A (ja) * | 1998-02-16 | 1999-08-27 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2002118041A (ja) * | 2000-10-06 | 2002-04-19 | Sanyo Electric Co Ltd | 半導体装置の生産ライン、半導体装置の製造方法 |
| US20030184769A1 (en) * | 2002-03-27 | 2003-10-02 | Houge Erik Cho | Patterned implant metrology |
| JP4257404B2 (ja) * | 2002-05-17 | 2009-04-22 | 独立行政法人物質・材料研究機構 | 機械式コンビナトリアルイオン注入装置 |
| US7208330B2 (en) * | 2005-01-12 | 2007-04-24 | Texas Instruments Incorporated | Method for varying the uniformity of a dopant as it is placed in a substrate by varying the speed of the implant across the substrate |
| US20060240651A1 (en) * | 2005-04-26 | 2006-10-26 | Varian Semiconductor Equipment Associates, Inc. | Methods and apparatus for adjusting ion implant parameters for improved process control |
| JP2007123056A (ja) * | 2005-10-28 | 2007-05-17 | Matsushita Electric Ind Co Ltd | イオン注入装置とそのイオン注入制御方法 |
| TWI435378B (zh) * | 2006-04-26 | 2014-04-21 | 艾克塞利斯科技公司 | 劑量均勻性校正方法 |
| DE112006003970T5 (de) * | 2006-07-28 | 2009-07-30 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Vorrichtung und Verfahren zum Prozessieren eines Wafers |
| TWI376732B (en) * | 2007-07-26 | 2012-11-11 | Advanced Ion Beam Tech Inc | Ion implantation method |
-
2009
- 2009-02-27 US US12/394,201 patent/US8241924B2/en not_active Expired - Fee Related
- 2009-09-28 CN CN2009101778495A patent/CN101819926B/zh not_active Expired - Fee Related
- 2009-11-20 TW TW098139459A patent/TWI456632B/zh not_active IP Right Cessation
-
2010
- 2010-01-22 KR KR1020100006166A patent/KR101130489B1/ko active Active
- 2010-02-26 JP JP2010041790A patent/JP5264801B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100098290A (ko) | 2010-09-06 |
| TW201032265A (en) | 2010-09-01 |
| TWI456632B (zh) | 2014-10-11 |
| CN101819926B (zh) | 2013-03-27 |
| US8241924B2 (en) | 2012-08-14 |
| JP2010206195A (ja) | 2010-09-16 |
| JP5264801B2 (ja) | 2013-08-14 |
| US20100221849A1 (en) | 2010-09-02 |
| KR101130489B1 (ko) | 2012-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101819926B (zh) | 控制离子注入工艺的方法和系统 | |
| CN102569172B (zh) | 用于覆盖标记的结构和方法 | |
| US9196491B2 (en) | End-cut first approach for critical dimension control | |
| CN105895528B (zh) | 通过有源区轮廓控制高度的半导体制造的方法 | |
| TW200307986A (en) | Semiconductor device and method for forming transistors having a reduced pitch | |
| US11031467B2 (en) | Field effect transistor based on vertically integrated gate-all-round multiple nanowire channels | |
| US20060240651A1 (en) | Methods and apparatus for adjusting ion implant parameters for improved process control | |
| US8735181B2 (en) | Manufacturing system for semiconductor device capable of controlling variation in electrical property of element in wafer surface and method for manufacturing the semiconductor device | |
| CN113035696B (zh) | 半导体结构的制备方法和半导体结构 | |
| US8294243B2 (en) | Lateral bipolar transistor with compensated well regions | |
| US8242550B2 (en) | Semiconductor devices | |
| CN101073143A (zh) | 形成具有特定尺寸的闸极侧壁间隔件之半导体配置的方法 | |
| US20210366776A1 (en) | Asymmetric fin trimming for fins of finfet device | |
| US7498214B2 (en) | Semiconductor devices and manufacturing methods of the same | |
| CN112259448A (zh) | 栅极形成后的离子注入方法 | |
| Nishihashi et al. | Lithographyless ion implantation technology for agile fab | |
| US20050081168A1 (en) | Multiple gate electrode linewidth monitor method | |
| US20050202680A1 (en) | Method for shrinking a dimension of a gate | |
| TWI566310B (zh) | 控制臨界電壓的方法及半導體元件的製造方法 | |
| Qin et al. | Two‐Dimensional Cross‐Sectional Doping Profile Study of Low Energy High Dose Ion Implantations Using High Vacuum Scanning Spreading Resistance Microscopy (HV‐SSRM) and Electron Holography | |
| JP2005347420A (ja) | 半導体製造装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130327 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |