[go: up one dir, main page]

CN101330004A - 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置 - Google Patents

多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置 Download PDF

Info

Publication number
CN101330004A
CN101330004A CNA2008101285328A CN200810128532A CN101330004A CN 101330004 A CN101330004 A CN 101330004A CN A2008101285328 A CNA2008101285328 A CN A2008101285328A CN 200810128532 A CN200810128532 A CN 200810128532A CN 101330004 A CN101330004 A CN 101330004A
Authority
CN
China
Prior art keywords
layer
metal catalyst
amorphous silicon
thermal oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101285328A
Other languages
English (en)
Inventor
梁泰勋
李基龙
徐晋旭
朴炳建
李吉远
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN101330004A publication Critical patent/CN101330004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0225—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials using crystallisation-promoting species, e.g. using a Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10P14/3238—
    • H10P14/3411—
    • H10P14/3806—
    • H10P14/3822—

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供制造多晶硅(poly－Si)层的方法，包括：提供基板，在该基板上形成非晶硅(a－Si)层，在该非晶硅层上形成厚度约为10至50的热氧化层，以及将该基板退火以采用金属催化剂层的金属催化剂将非晶硅层晶化为多晶硅层。因此，该非晶硅层可以通过超晶粒硅(SGS)晶化方法晶化为多晶硅层。而且，该热氧化层可以在非晶硅层的脱氢期间形成，从而可以省略SGS晶化方法所需的形成盖层的附加工艺，由此简化了制造工艺。本发明还涉及薄膜晶体管、其制造方法以及有机发光二极管显示装置。

Description

多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置
技术领域
本发明涉及多晶硅(poly-Si)层的制造方法、采用其制造的薄膜晶体管(TFT)、制造TFT的方法以及包括TFT的有机发光二极管(OLED)显示装置。特别是，本发明涉及这样的制造多晶硅层的方法，其中在非晶硅(a-Si)上，热氧化层形成的厚度为约10至50
Figure A20081012853200051
以便采用超晶粒硅(SGS，super grainsilicon)晶化方法将非晶硅层晶化为多晶硅层；采用这样的方法制造的TFT；制造该TFT的方法；以及包括该TFT的OLED显示装置。在该方法中，可以省略对于SGS晶化方法典型需要形成盖层的附加工艺。
背景技术
通常，多晶硅(poly-Si)层广泛地用作薄膜晶体管(TFT)的半导体层，这是因为多晶硅具有高场效迁移率(field-effect mobility)，可以应用到高速运行电路，并且可以用于构造互补金属氧化物半导体(CMOS)电路。采用多晶硅层的晶体管典型地用作有源矩阵液晶显示器(AMLCD)的有源装置或者有机发光二极管(OLED)的转换或驱动装置。
将非晶硅层晶化为多晶硅层的方法可以包括固相晶化(SPC)方法、受激准分子激光晶化(ELC)方法、金属诱导晶化(MIC)方法和金属诱导横向晶化(MILC)方法。在固相晶化方法中，在低于700℃的温度下将非晶硅层退火几小时或几十小时，在该温度下，典型地用在显示装置的TFT中的玻璃基板将变形。在受激准分子激光晶化方法中，受激准分子激光束辐射到非晶硅层上，从而非晶硅层在非常短的时间内局部加热到很高的温度。在金属诱导晶化方法中，使得例如镍(Ni)、钯(Pd)、金(Au)或者铝(Al)的金属接触或者掺杂进入非晶硅层，以诱导非晶硅层相变成多晶硅层。在金属诱导横向晶化方法中，由金属与硅反应形成的硅化物横向扩散，以便陆续诱导非晶硅层的晶化。
然而，固相晶化方法消耗太多的时间，并且导致基板的变形，这是因为长时间在高温下使基板退火所致。受激准分子激光晶化方法需要昂贵的激光设备，并且导致在多晶硅表面上形成凸起，由此降低了半导体层与栅极绝缘层之间的交界面特性。当采用金属诱导晶化或者金属诱导横向晶化方法时，大量的金属催化剂会残留在晶化的非晶硅层中，由此增加TFT的半导体层的泄漏电流。
近来，对采用金属催化剂晶化非晶硅层的方法已经进行了大量的研究，以便比固相晶化方法更低的温度和更短的时间来晶化非晶硅。采用金属催化剂晶化非晶硅的典型方法是上述的金属诱导晶化法和金属诱导横向晶化法。然而，在这些方法中，由于金属催化剂的污染，会导致TFT器件特性的下降。
为了防止金属催化剂引起的污染，已经开发了超晶粒硅(SGS)晶化方法。在超晶粒晶化方法中，扩散在非晶硅层中的金属催化剂的量控制为使得非晶硅层中的金属催化剂为低浓度。因为非晶硅层中的金属催化剂以很低的浓度隔开，所以金属催化剂催化的晶粒的尺寸在几至几百μm的范围。典型地，超晶粒晶化法可以包括：形成盖层以控制金属催化剂扩散进入非晶硅层，在该盖层上形成金属催化剂层，以及将金属催化剂层退火，使得低浓度的金属催化剂扩散通过盖层且进入非晶硅层，于是将非晶硅层晶化为多晶硅层。
然而，上述的超晶粒晶化法涉及形成盖层的附加工艺，这通常要采用化学气相沉积(CVD)技术或者物理气相沉积(PVD)技术来执行，由此使多晶硅层制造工艺复杂化。
发明内容
本发明提供多晶硅(poly-Si)层的制造方法、采用该多晶硅层的制造方法制造的薄膜晶体管(TFT)、制造该TFT的方法以及包括该TFT的有机发光二极管(OLED)显示装置，在该多晶硅层的制造方法中进行超晶粒(SGS)晶化方法而没有形成盖层的附加工艺。
根据本发明的实施例，制造多晶硅的方法包括：提供基板；在该基板上形成非晶硅(a-Si)层；在该非晶硅层上形成厚度约为10至50
Figure A20081012853200061
的热氧化层；在该热氧化层上形成金属催化剂层；以及将该基板退火以采用该催化剂层的金属催化剂使该非晶硅层晶化为多晶硅层。
根据本发明的另一实施例，TFT包括：基板；半导体层，设置在该基板上，并且采用用于晶化的金属催化剂晶化；热氧化层，设置在该半导体层上，并且厚度约为10至50
Figure A20081012853200062
栅极绝缘层，设置在该热氧化层上；栅极电极，设置在该栅极绝缘层上；层间绝缘层，设置在该栅极电极上；以及源极和漏极电极，设置在该层间绝缘层上，并且电连接到该半导体层的源极和漏极区域。
根据本发明的再一实施例，制造TFT的方法包括：提供基板；在该基板上形成非晶硅层；在该非晶硅层上形成厚度约为10至50
Figure A20081012853200071
的热氧化层；在该热氧化层上形成用于晶化的金属催化剂层；将该基板退火以采用用于晶化的金属催化剂层的金属催化剂使该非晶硅层晶化为多晶硅层；去除金属催化剂层；图案化热氧化层，并且图案化多晶硅层，以形成半导体层；在具有半导体层和热氧化层的基板上形成栅极绝缘层；在该栅极绝缘层上形成栅极电极；在该栅极电极上形成层间绝缘层；以及在该层间绝缘层上形成源极和漏极电极，以电连接到半导体层的源极和漏极电极区域。
根据本发明的又一实施例，OLED显示装置包括：基板；半导体层，设置在基板上，并且采用用于晶化的金属催化剂晶化；热氧化层，设置在半导体层上，并且厚度约为10至50
Figure A20081012853200072
栅极绝缘层，设置在热氧化层上；栅极电极，设置在栅极绝缘层上；层间绝缘层，设置在栅极电极上；源极和漏极电极，设置在层间绝缘层上，并且电连接到半导体层的源极和漏极区域；第一电极，电连接到该源极和漏极电极之一；有机层，设置在第一电极上，并且包括发光层(EML)；以及第二电极，设置在有机层上。
本发明其它的方面和/或优点部分将在随后的描述中阐述，部分将从描述中显见，或者可以通过本发明的实践掌握。
附图说明
结合附图，通过下面对实施例的描述，本发明的这些和/或其它方面将变得明显易懂并且更加易于理解，其中：
图1A至1C是图解根据本发明实施例采用超晶粒硅(SGS)晶化方法制造多晶硅(poly-Si)层的工艺的截面图；
图2A是采用根据图1A至1C的实施例的方法晶化的多晶硅层的代表性照片；
图2B是没有形成热氧化层或者其厚度低于约10
Figure A20081012853200073
时制造的多晶硅层的代表性照片；
图2C是热氧化层的厚度大于50
Figure A20081012853200074
时制造的多晶硅层的代表性照片；
图2D是采用化学气相沉积(CVD)技术在非晶硅层上形成几百埃的热氧化层时制造的多晶硅层的照片；
图3A至3D是图解采用根据图1A至1C的制造多晶硅层的方法制造顶栅晶体管(TFT)的工艺的截面图；
图4A至4C是图解采用根据图1A至1C的制造多晶硅层的方法制造底栅TFT的工艺的截面图；和
图5是根据本发明实施例包括顶栅TFT的有机发光二极管(OLED)显示装置的截面图。
具体实施方式
现在，将详细地参照本附图中图解的本发明的各实施例和各实例，其中相同的参考数字通篇指代相同的元件。下面，参照附图描述各实施例以对本发明进行说明。
图1A至1C是图解根据本发明实施例采用超晶粒硅(SGS)晶化方法制造多晶硅(poly-Si)层的工艺的截面图。
参照图1A准备基板100。基板100可以由玻璃、不锈钢或者塑料形成。缓冲层110采用化学气相沉积(CVD)技术或者物理气相沉积(PVD)技术形成在基板100上。缓冲层110可以是氧化硅层和/或氮化硅的单层或者多个绝缘层。缓冲层110防止基板100中产生的湿气或者杂质的扩散，并且/或者控制晶化工艺期间热的传输率，由此使非晶硅层容易晶化。
其后，非晶硅层120形成在缓冲层120上。典型地，非晶硅层120采用CVD技术形成。采用CVD技术形成的非晶硅层120会包含例如H2气的气体，其中可以产生例如电子迁移率降低的问题。因此，可以进行脱氢工艺使得非晶硅层120中不残留H2。
其后，在非晶硅层120上形成厚度约为10至50
Figure A20081012853200081
的热氧化层130。热氧化层130可以在包含O2气或者湿气和惰性气体的气氛中通过热氧化非晶硅层120获得。作为非限定性实例，可以在约400至700℃的温度下进行热氧化。在低于400℃的温度下难于引起热氧化，这会难于实现热氧化；另一方面，在700℃之上，基板会由热氧化引起变形。惰性气体可以是N2气或者Ar气。当热氧化层130在N2气氛中形成时，热氧化层130会变得高密度(densified)。
如上所述，热氧化层130可以形成约10至50
Figure A20081012853200091
的厚度。当热氧化层130的厚度小于约10时，热氧化层130不适合于用作盖层来控制在非晶硅层120中扩散的金属催化剂的浓度。结果，不能由SGS晶化方法而是由MIC方法引起非晶硅层120的晶化，产生较小的晶粒，并且在形成的多晶硅层中会受到过多金属催化剂的污染。另一方面，如果热氧化层130的厚度大于约50
Figure A20081012853200093
，则只有少量的金属催化剂扩散进入非晶硅层120中，由此减少晶核(或者种子、籽晶)的数量。结果，非晶硅层120会不完全晶化。
更具体地讲，热氧化层130可以形成约17至26
Figure A20081012853200094
的厚度。在此情况下，当非晶硅层120通过扩散金属催化剂穿越热氧化层130来晶化，非晶硅层120通过SGS晶化方法可以完全晶化，并且残存在晶化的多晶硅层中的金属催化剂可以控制到很低的浓度。
通常，当氧化层通过CVD法或者PVD法单独形成时，在工艺能力方面难于形成厚度为几十
Figure A20081012853200095
或者更小的氧化层。因此，考虑到批量生产，氧化层会形成为几百
Figure A20081012853200096
的厚度。在此情况下，氧化层与热氧化层130相比不能具有均匀的膜质量。因此，当氧化层用作SGS晶化方法的盖层时，用于晶化的金属催化剂会不均匀地扩散进入非晶硅层120中。因此，由于氧化层的大厚度，金属催化剂不能扩散进入非晶硅层120中，或者会形成金属催化剂没有扩散到形成种子的浓度的区域。结果，非晶硅层120在SGS晶化工艺期间不会均匀地晶化。
经比较，通过热氧化非晶硅层120形成的热氧化层130与采用CVD技术或者PVD技术形成的氧化层相比，具有更均匀的膜质量。因此，通过利用热氧化层130，用于晶化的金属催化剂可以均匀地扩散进入非晶硅层120。而且，因为热氧化层130可以形成约10至50
Figure A20081012853200097
的小厚度，所以金属催化剂可以扩散为使得非晶硅层120通过SGS晶化方法完全晶化。
此外，热氧化层130可以在非晶硅层120脱氢的同时形成。在此情况下，可以省略形成盖层的附加工艺，由此进一步简化SGS晶化工艺。
参照图1B，金属催化剂沉积在热氧化层130上，由此形成金属催化剂层140。作为非限定性实例，金属催化剂可以选自Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd和Pt组成的组。作为具体实例，金属催化剂可以是Ni。金属催化剂层140可以形成在热氧化层130上约1011至1015atoms/cm2(原子/厘米2)的表面密度(areal density)。当金属催化剂层140形成的表面密度低于约1011atoms/cm2时，只形成小量的种子，由此减小了非晶硅层120晶化成多晶硅层的可能性。当金属催化剂层140形成的表面密度大于约1015atoms/cm2时，增加了金属催化剂扩散进入非晶硅层120的量，由此造成MIC工艺而非SGS晶化工艺。而且，残留金属催化剂的量增加，从而会降低通过图案化多晶硅层形成的半导体层的特性。
参照图1C，将包括缓冲层110、非晶硅层120、热氧化层130和金属催化剂层140的基板100退火(参照标号150)，从而采用SGS晶化方法晶化非晶硅层120。在退火工艺150期间，只有金属催化剂140a和140b中的少量金属催化剂140b扩散通过热氧化层130到达非晶硅120的表面，而大量的金属催化剂140a既没有到达非晶硅层120也没有通过热氧化层130。
通过热氧化层130并且扩散进入非晶硅层120表面的金属催化剂140b催化非晶硅层120晶化为多晶硅层160。就是说，扩散的金属催化剂140b与非晶硅层120的硅结合，以形成金属硅化物。该金属硅化物形成种子，由此将非晶硅层120晶化为多晶硅层160。可以采用炉工艺、快速热退火(RTA)工艺、紫外线工艺和激光工艺中的任何一个进行退火工艺150。
退火工艺150可以进行两次。具体地讲，第一退火工艺包括将金属催化剂层140的金属催化剂运动到热氧化层130和非晶硅层120之间的交界面以形成种子。第二退火工艺包括采用该种子将非晶硅层120晶化为多晶硅层160。在此情况下，第一退火工艺可以在约200至800℃的温度下进行，并且第二退火工艺可以在约400至1300℃的温度下进行。
如图1C所示，可以在不去除金属催化剂层140的情况下进行退火工艺150。然而，作为选择，金属催化剂层140可以在第一退火工艺后去除，从而可以避免在第二退火工艺期间金属催化剂的附加的扩散或者渗透。
在采用热氧化层130和金属催化剂层140通过以SGS晶化方法晶化非晶硅层120获得的多晶硅层160中，金属催化剂形成的浓度在从多晶硅层160的顶表面(即从多晶硅层160和热氧化层130之间的接触面)朝着基板100的距离约100
Figure A20081012853200101
的位置为1×109至1×1013atoms/cm2。
图2A是采用根据图1A至1C的实施例的方法晶化的多晶硅层的照片。图2B是没有形成热氧化层或者其厚度低于约10
Figure A20081012853200102
时制造的多晶硅层的照片。图2C是热氧化层的厚度大于50
Figure A20081012853200103
时制造的多晶硅层的照片。图2D是采用CVD技术或者PVD技术在非晶硅层上形成氧化层时制造的多晶硅层的照片。
图2A展示了通过上述根据图1A至1C的方法制造的多晶硅层。就是说，当热氧化层130形成在非晶硅层120上的厚度约为10至50
Figure A20081012853200111
并且通过SGS晶化方法晶化非晶硅层120时，多晶硅层形成为如图2A所示。
参照图2A，多晶硅层包括尺寸约为20μm的晶粒。换言之，种子之间的间隔约为20μm。而且，可以确定的是，在通过SGS晶化方法制造的多晶硅层中，种子(a)呈现在晶粒的中心，晶粒界面(b)呈现在相邻晶粒之间，而晶化的区域(c)呈现在种子(a)和晶粒界面(b)之间。种子(a)、晶粒界面(b)和区域(c)为不同的晶体。因此，在根据本实施例制造多晶硅层的方法中，可以看到通过SGS晶化方法将非晶硅层120晶化。
作为比较实例，图2B展示了非晶硅层120上没有形成热氧化层130或者形成的厚度低于10
Figure A20081012853200112
时制造的多晶硅层。
参照图2B，在多晶硅层中不能确定晶粒界面，并且可以观察到金属硅化物聚结(d)均匀地分布在多晶硅层中。因此，可以看到没有形成热氧化层所形成的多晶硅层与通过MIC方法获得的多晶硅层具有相同的特性。
作为另一个比较实例，图2C展示了在非晶硅层120上形成的热氧化层130的厚度约为100
Figure A20081012853200113
而不是10至50
Figure A20081012853200114
的厚度并且晶化了非晶硅层120时制造的多晶硅层。
参照图2C，因为只有很小量的金属催化剂扩散进入非晶硅层120，减少了种子的数量。结果，非晶硅层120不完全晶化，并且区域(e)存在于SGS晶化区域与SPC晶化区域(即仅由热晶化的区域)混合的地方。与图2A所示的通过SGS晶化方法完全晶化的多晶硅层相比，图2C所示的多晶硅层包括SGS晶化区域与SPC晶化区域混合的区域(e)，从而形成不清楚的晶粒界面。
作为又一个比较实例，图2D展示了采用CVD技术在非晶硅层120上沉积氧化层的厚度为几百
Figure A20081012853200115
并且晶化非晶硅层120时制造的多晶硅层。
参照图2D，氧化层非均匀地形成为使得金属催化剂非均匀地扩散在非晶硅层120中。因此，多晶硅层不仅包括SGS晶化区域(f)而且包括MIC型晶化区域与SGS晶化区域混合的区域(g)。
因此，根据本发明的各方面可以看到，当热氧化层130形成在非晶硅层120上的厚度约为10至50
Figure A20081012853200116
并且金属催化剂层140形成在热氧化层130上时，非晶硅层120可以通过SGS晶化方法晶化。而且，当热氧化层130在非晶硅层120的脱氢期间形成时，可以省略形成盖层的附加工艺，由此简化了多晶硅层的制造工艺。
图3A至3D是图解采用根据图1A至1C的制造多晶硅层的方法制造顶栅TFT的工艺的截面图。现在，除了下面特别说明外将参照图1A至1C所示的方法描述制造顶栅TFT的工艺。
参照图3A，缓冲层310形成在由玻璃、不锈钢或塑料形成的基板300上。其后，非晶硅层320、热氧化层330和金属催化剂层340形成在缓冲层310上，然后进行退火(参照标号350)，从而通过SGS晶化方法将非晶硅层320晶化为多晶硅层360。
参照图3B，去除图3A所示的金属催化剂层340，并且图案化图3A所示的热氧化层330。图案化的多晶硅层成为图3B所示的TFT的半导体层370。作为选择，多晶硅层360和热氧化层330可以在后续工艺中图案化。
其后，栅极绝缘层380形成在基板300的整个表面上。栅极绝缘层380可以是氧化硅层、氮化硅层或者它们的结合。在当前实施例中，没有去除热氧化层330，并且栅极绝缘层380形成在热氧化层330上。在此情况下，热氧化层330用作绝缘层，使半导体层370与稍后形成的栅极电极电绝缘。热氧化层330比采用CVD技术或者PVD技术形成的氧化层具有较低的密度缺陷(defect density)，并且具有均匀的膜质量。因此，当热氧化层330没有去除而是留在半导体层370上时，半导体层370与栅极电极的绝缘可以进一步改善。作为选择，可以去除热氧化层330，并且栅极绝缘层380可以形成为接触半导体层370。
随后，栅极电极的金属层(未示出)形成在栅极绝缘层380上。金属层可以是由例如铝钕(Al-Nd)的Al合金形成的单层，或者是通过在Cr或Mo合金上堆叠Al合金获得的结合层。栅极电极的金属层采用光刻和蚀刻工艺进行蚀刻，由此形成对应于半导体层370的沟道区域的栅极电极385。
参照图3C，采用栅极电极385为掩模掺杂导电杂质离子，由此在半导体层370中形成源极区域371和漏极区域372。杂质离子可以是p型离子或者n型离子。P型离子可以选自由硼(B)、铝(Al)、镓(Ga)和铟(In)组成的组中的一个，而n型离子可以是选自由磷(P)、锑(Sb)和砷(As)组成的组中的一个。设置在源极区域371和漏极区域372之间的未掺杂区域用作沟道区域373。作为采用形成的栅极电极作为掩模进行掺杂工艺的替代方式，可以在形成栅极电极385前采用光致抗蚀剂作为掩模进行掺杂工艺。
参照图3D，层间绝缘层390形成在包括栅极电极385的基板300的整个表面上。层间绝缘层390可以是氮化硅层、氧化硅层或者它们的结合。
其后，蚀刻层间绝缘层390、栅极绝缘层380和热氧化层330，由此形成暴露半导体层370的源极和漏极区域371和372的接触孔。此后，源极和漏极电极391和392形成为分别通过接触孔连接到源极和漏极区域371和372。源极和漏极电极391和392可以由选自由钼(Mo)、铬(Cr)、钨(W)、铝钕(Al-Nd)、钛(Ti)、钨钼(MoW)和铝(Al)组成的组中的一个形成。因此，完成了包括半导体层370、栅极电极385和源极与漏极电极391与392的顶栅晶体管。
图4A至4C是图解采用根据图1A至1C所示的实施例的制造多晶硅层的方法制造底栅TFT的工艺的截面图。现在，除了下面的特定描述外，将参照图1A至1C所示的方法描述制造底栅TFT的工艺。
参照图4A，缓冲层410形成在基板400上。用于栅极电极的金属层(未示出)形成在缓冲层410上，然后，采用光刻和蚀刻工艺蚀刻金属层，由此形成栅极电极420。其后，栅极绝缘层430形成在具有栅极电极420的基板400上。
参照图4B，非晶硅层440形成在栅极绝缘层430上，并且热氧化层450形成在非晶硅层440上约为10至50
Figure A20081012853200131
的厚度。当热氧化层450在非晶硅层440脱氢期间形成时，可以省略采用SGS晶化方法晶化非晶硅层440所需要的形成盖层的附加工艺，从而简化制造工艺。
金属催化剂层460形成在热氧化层450上，且然后退火，从而非晶硅层440通过SGS晶化方法晶化为多晶硅层470。
参照图4C，去除图4B所示的金属催化剂层460和热氧化层450，并且图案化多晶硅层470。图案化的多晶硅层成为TFT的半导体层475。作为选择，金属催化剂层460和热氧化层450可以在第一退火工艺后去除，在第一退火工艺中金属催化剂层460的金属催化剂运动到热氧化层450和非晶硅层440之间的交界面以形成种子。
其后，欧姆接触材料层和源极/漏极导电层依次堆叠在半导体层475上。源极/漏极导电层和欧姆接触材料层依次图案化，由此形成源极和漏极电极491和492以及欧姆接触层480。欧姆接触层480可以是掺杂的非晶硅层。
为了减少形成TFT中采用的掩模数量，源极/漏极导电层和欧姆接触层可以采用单一掩模图案化。在此情况下，欧姆接触层480可以设置在源极和漏极电极491和492的整个底表面下。欧姆接触层480设置在半导体层475和源极与漏极电极491与492之间，从而源极和漏极电极491和492可以与半导体层475欧姆接触。作为选择，可以省略欧姆接触层480。在此情况下，在堆叠源极/漏极导电层之前，导电区域可以形成在半导体层475上，从而半导体层475可以与源极和漏极电极491和492欧姆接触。结果，完成包括栅极电极420、半导体层475和源极与漏极电极491与492的底栅TFT。
图5是根据本发明示范性实施例包括顶栅TFT的有机发光二极管(OLED)的显示装置的截面图。
参照图5，绝缘层510形成在包括图3D所示TFT的基板300的整个表面上。绝缘层510可以是无机层或者有机层。无机层可以选自由氧化硅层、氮化硅层和玻璃上硅(SOG)层组成的组中的一个形成，而有机层可以由选自由聚酰亚胺、苯并环丁烯(BCB，benzocyclobutene)系列树脂和丙烯酸酯类(acrylate)组成的组中的一个形成。而且，绝缘层510可以是无机层和有机层的堆叠结构。
可以蚀刻绝缘层510，由此形成暴露源极和漏极电极391和392之一的通孔。第一电极520形成为通过通孔连接到源极和漏极电极391和392之一。第一电极520可以形成为阳极或者阴极。当第一电极520是阳极时，该阳极可以采用由铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)之一形成的透明导电层形成。当第一电极520是阴极时，该阴极可以由选自由Mg、Ca、Al、Ag、Ba及其合金组成的组中的一个形成。
其后，像素定义层530形成在第一电极520上，以具有暴露第一电极520的部分表面的开口，并且具有发光层(EML)的有机层540形成在第一电极520的暴露部分上。有机层540还可以包括选自由空穴注入层(HIL)、空穴传输层(HTL)、空穴阻挡层(HBL)、电子阻挡层(EBL)、电子注入层(EIL)和电子传输层(ETL)组成的组中的至少一个。随后，第二电极550形成在有机层540上。因此，完成根据本实施例的OLED显示装置。
因此，热氧化层形成在非晶硅层上约为10至50
Figure A20081012853200141
的厚度，从而非晶硅层可以通过SGS晶化方法晶化为多晶硅层。而且，热氧化层可以在非晶硅层的脱氢期间形成，从而可以省略SGS晶化方法所需的形成盖层的附加工艺，由此简化了制造工艺。此外，具有良好绝缘特性的热氧化层可以保留而不是去除，并且可以用作半导体层与栅极电极的电绝缘，由此改善半导体层与栅极电极的绝缘特性。
根据本发明如上所述的各方面，非晶硅层可以通过SGS晶化方法晶化为多晶硅层。而且，可以省略形成盖层的附加工艺，由此简化了多晶硅层的制造工艺。
尽管已经展示和描述了本发明的几个实施例，但是本领域的技术人员应当理解的是，在不脱离本发明的原理和精神的情况下，可以对该实施例进行变化，其范围如权利要求及其等同物所限定。

Claims (24)

1、一种制造多晶硅层的方法，包括：
提供基板；
在该基板上形成非晶硅层；
在该非晶硅层上形成厚度为10至
Figure A2008101285320002C1
的热氧化层；
在该热氧化层上形成金属催化剂层；以及
将该基板退火，以采用该金属催化剂层的金属催化剂将该非晶硅层晶化为多晶硅层。
2、根据权利要求1所述的方法，还包括在形成该非晶硅层后将该非晶硅层脱氢。
3、根据权利要求2所述的方法，其中该热氧化层在该非晶硅的该脱氢期间形成。
4、根据权利要求1所述的方法，其中该热氧化层通过在包含氧气或者湿气和惰性气体的气氛中热氧化该非晶硅层的表面部分来形成。
5、根据权利要求4所述的方法，其中该惰性气体包括氮气。
6、根据权利要求1所述的方法，其中该热氧化层在400至700℃的温度下形成。
7、根据权利要求1所述的方法，其中该非晶硅层采用该金属催化剂层的金属催化剂通过超晶粒硅晶化方法晶化。
8、根据权利要求1所述的方法，其中该金属催化剂层的金属催化剂在1012至1014原子/cm2的浓度下形成。
9、一种薄膜晶体管，包括：
基板；
半导体层，设置在该基板上，并且采用金属催化剂晶化；热氧化层，设置在该半导体层上，并且具有10至
Figure A2008101285320002C2
的厚度；
栅极绝缘层，设置在该热氧化层上；
栅极电极，设置在该栅极绝缘层上；
层间绝缘层，设置在该栅极电极上；和
源极和漏极电极，设置在该层间绝缘层上，并且电连接到该半导体层的源极和漏极区域。
10、根据权利要求9所述的薄膜晶体管，其中该热氧化层的厚度为17至
11、根据权利要求9所述的薄膜晶体管，其中在距该半导体层和该热金属氧化层之间的接触表面距离的该半导体层中，该半导体层包括浓度为1×109至1×1013原子/cm2的该金属催化剂。
12、根据权利要求9所述的薄膜晶体管，其中该半导体层通过超晶粒硅晶化方法晶化。
13、一种制造薄膜晶体管的方法，包括：
提供基板；
在该基板上形成非晶硅层；
在该非晶硅层上形成厚度为10至
Figure A2008101285320003C3
的热氧化层；
在该热氧化层上形成用于晶化的金属催化剂层；
将该基板退火，以采用用于晶化的该金属催化剂层的金属催化剂将该非晶硅层晶化为多晶硅层；
去除该金属催化剂层；
图案化该热氧化层，并且图案化该多晶硅层，以形成半导体层；
在具有该半导体层和该热氧化层的该基板上形成栅极绝缘层；
在该栅极绝缘层上形成栅极电极；
在该栅极电极上形成层间绝缘层；以及
在该层间绝缘层上形成源极和漏极电极，以电连接到该半导体层的源极和漏极区域。
14、根据权利要求13所述的方法，还包括在形成该非晶硅层后将该非晶硅层脱氢。
15、根据权利要求14所述的方法，其中该热氧化层在该非晶硅层的该脱氢期间形成。
16、根据权利要求13所述的方法，其中该热氧化层通过在包含氧气或者湿气和惰性气体的气氛中氧化该非晶硅层的表面部分来形成。
17、根据权利要求16所述的方法，其中该惰性气体包括氮气。
18、根据权利要求13所述的方法，其中该热氧化层在400至700℃的温度下形成。
19、根据权利要求13所述的方法，其中该非晶硅层采用该金属催化剂层的金属催化剂通过超晶粒硅晶化方法晶化。
20、根据权利要求13所述的方法，其中该金属催化剂层的金属催化剂在1012至1014原子/cm2的浓度下形成。
21、一种有机发光二极管显示装置，包括：
基板；
半导体层，设置在该基板上，并且采用金属催化剂晶化；
热氧化层，设置在该半导体层上，并且具有10至
Figure A2008101285320004C1
的厚度；
栅极绝缘层，设置在该热氧化层上；
栅极电极，设置在该栅极绝缘层上；
层间绝缘层，设置在该栅极电极上；
源极和漏极电极，设置在该层间绝缘层上，并且电连接到该半导体层的源极和漏极区域；
第一电极，电连接到该源极和漏极电极之一；
有机层，设置在该第一电极上，并且包括发光层；以及
第二电极，设置在该有机层上。
22、根据权利要求21所述的有机发光二极管显示装置，其中该热氧化层的厚度为17至
Figure A2008101285320004C2
23、根据权利要求21所述的有机发光二极管显示装置，其中在距该半导体层和该热金属氧化层之间的接触表面
Figure A2008101285320004C3
距离的该半导体层中，形成浓度为1×109至1×1013原子/cm2的用于晶化的该金属催化剂。
24、根据权利要求21所述的有机发光二极管显示装置，其中该半导体层通过超晶粒硅晶化方法晶化。
CNA2008101285328A 2007-06-19 2008-06-19 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置 Pending CN101330004A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070059968A KR20080111693A (ko) 2007-06-19 2007-06-19 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR59968/07 2007-06-19

Publications (1)

Publication Number Publication Date
CN101330004A true CN101330004A (zh) 2008-12-24

Family

ID=39682502

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101285328A Pending CN101330004A (zh) 2007-06-19 2008-06-19 多晶硅的制法、薄膜晶体管及制法及有机发光二极管显示装置

Country Status (6)

Country Link
US (2) US7825476B2 (zh)
EP (1) EP2006903A3 (zh)
JP (1) JP2009004770A (zh)
KR (1) KR20080111693A (zh)
CN (1) CN101330004A (zh)
TW (1) TWI382471B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807545A (zh) * 2010-03-22 2010-08-18 中国科学院上海微系统与信息技术研究所 二极管及电阻转换存储器的制造方法
CN102254797A (zh) * 2010-05-18 2011-11-23 京东方科技集团股份有限公司 低温多晶硅薄膜及其制造方法、晶体管和显示装置
CN102365710A (zh) * 2009-04-07 2012-02-29 泰拉半导体株式会社 利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的方法
CN102842509A (zh) * 2011-06-13 2012-12-26 三星显示有限公司 薄膜晶体管及制造方法、有机发光显示装置及制造方法
CN102856388A (zh) * 2011-06-30 2013-01-02 三星显示有限公司 薄膜晶体管和显示装置及其制造方法
CN103311105A (zh) * 2013-05-16 2013-09-18 上海大学 铝在低温下诱导非晶硅薄膜晶化为多晶硅薄膜的方法
CN104465371A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 准分子激光退火前处理方法、薄膜晶体管及其生产方法
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
CN102906882B (zh) * 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
CN105470312A (zh) * 2016-02-19 2016-04-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
WO2018218608A1 (en) * 2017-06-01 2018-12-06 Boe Technology Group Co., Ltd. Array substrate, display panel having the same, and method of fabricating array substrate

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100965260B1 (ko) * 2008-01-25 2010-06-22 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR101408962B1 (ko) * 2008-07-01 2014-06-17 삼성디스플레이 주식회사 트랜지스터의 제조방법 및 이를 이용한 유기전계발광표시장치의 제조방법
KR100965259B1 (ko) * 2008-12-18 2010-06-22 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101011806B1 (ko) 2009-04-30 2011-02-07 노코드 주식회사 다결정 실리콘 박막의 제조방법
KR101147414B1 (ko) * 2009-09-22 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101733196B1 (ko) 2010-09-03 2017-05-25 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR101244298B1 (ko) * 2011-07-13 2013-03-18 광주과학기술원 열처리를 이용하는 발광 다이오드의 제조방법 및 이를 이용하여 형성된 발광 다이오드
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6082562B2 (ja) * 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
EP2613346B1 (en) * 2011-11-11 2022-06-08 BOE Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof and display device
US9087694B2 (en) 2012-06-03 2015-07-21 Silicon Solar Solutions, Llc Ultra-large grain polycrystalline semiconductors through top-down aluminum induced crystallization (TAIC)
US9123673B2 (en) * 2013-03-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer back side processing structure and apparatus
US9166181B2 (en) 2014-02-19 2015-10-20 International Business Machines Corporation Hybrid junction field-effect transistor and active matrix structure
KR20170001827A (ko) * 2015-06-25 2017-01-05 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105140180B (zh) * 2015-08-24 2018-03-13 武汉华星光电技术有限公司 薄膜晶体管阵列基板的制作方法及多晶硅材料的制作方法
KR102596210B1 (ko) * 2018-05-25 2023-10-30 엘지디스플레이 주식회사 Tft 기판 및 이를 포함한 표시장치
KR102639769B1 (ko) * 2018-11-22 2024-02-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11842937B2 (en) * 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794756A (ja) * 1993-07-27 1995-04-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) * 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3190512B2 (ja) * 1994-02-10 2001-07-23 株式会社半導体エネルギー研究所 半導体作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5840600A (en) * 1994-08-31 1998-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device and apparatus for treating semiconductor device
US6465287B1 (en) * 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
JP4090569B2 (ja) * 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
JPH11354441A (ja) * 1998-06-08 1999-12-24 Seiko Epson Corp 半導体装置の製造方法
US6346437B1 (en) * 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP3033579B2 (ja) * 1999-03-15 2000-04-17 ソニー株式会社 薄膜トランジスタの製法
JP2002368010A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP4056720B2 (ja) * 2001-08-30 2008-03-05 株式会社半導体エネルギー研究所 結晶質半導体膜の作製方法
JP2003197618A (ja) * 2001-12-25 2003-07-11 Sanyo Electric Co Ltd 薄膜形成方法
KR100478757B1 (ko) 2002-04-17 2005-03-24 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
KR100470274B1 (ko) 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
KR100618614B1 (ko) 2003-09-02 2006-09-08 진 장 플렉서블 금속 기판 상의 실리콘 박막 형성 방법
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100656495B1 (ko) 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR100752378B1 (ko) 2005-10-14 2007-08-27 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법
KR100708720B1 (ko) * 2005-10-19 2007-04-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판 표시 장치
JP4680850B2 (ja) * 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR200440762Y1 (ko) 2007-07-23 2008-07-01 주식회사 성안세이브 안전모용 머리고정 조절기

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365710A (zh) * 2009-04-07 2012-02-29 泰拉半导体株式会社 利用金属催化剂制备多晶硅掩膜的方法及利用它制造半导体元件的方法
CN101807545B (zh) * 2010-03-22 2013-04-24 中国科学院上海微系统与信息技术研究所 二极管及电阻转换存储器的制造方法
CN101807545A (zh) * 2010-03-22 2010-08-18 中国科学院上海微系统与信息技术研究所 二极管及电阻转换存储器的制造方法
CN102254797A (zh) * 2010-05-18 2011-11-23 京东方科技集团股份有限公司 低温多晶硅薄膜及其制造方法、晶体管和显示装置
CN102906882B (zh) * 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
CN102842509B (zh) * 2011-06-13 2017-03-01 三星显示有限公司 薄膜晶体管及制造方法、有机发光显示装置及制造方法
CN102842509A (zh) * 2011-06-13 2012-12-26 三星显示有限公司 薄膜晶体管及制造方法、有机发光显示装置及制造方法
US10147774B2 (en) 2011-06-13 2018-12-04 Samsung Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method
CN102856388A (zh) * 2011-06-30 2013-01-02 三星显示有限公司 薄膜晶体管和显示装置及其制造方法
CN103311105A (zh) * 2013-05-16 2013-09-18 上海大学 铝在低温下诱导非晶硅薄膜晶化为多晶硅薄膜的方法
CN104538350A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 多晶硅基板及其制造方法
CN104465371A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 准分子激光退火前处理方法、薄膜晶体管及其生产方法
CN105470312A (zh) * 2016-02-19 2016-04-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
US10062771B2 (en) 2016-02-19 2018-08-28 Shenzhen China Star Optoelectronics Technology Co., Ltd Low temperature poly-silicon thin film transistor and method of manufacturing the same
WO2018218608A1 (en) * 2017-06-01 2018-12-06 Boe Technology Group Co., Ltd. Array substrate, display panel having the same, and method of fabricating array substrate
US11063095B2 (en) 2017-06-01 2021-07-13 Boe Technology Group Co., Ltd. Array substrate, display panel having the same, and method of fabricating array substrate

Also Published As

Publication number Publication date
US8445336B2 (en) 2013-05-21
TWI382471B (zh) 2013-01-11
KR20080111693A (ko) 2008-12-24
EP2006903A2 (en) 2008-12-24
JP2009004770A (ja) 2009-01-08
EP2006903A3 (en) 2008-12-31
US20110014755A1 (en) 2011-01-20
US20080315207A1 (en) 2008-12-25
US7825476B2 (en) 2010-11-02
TW200903651A (en) 2009-01-16

Similar Documents

Publication Publication Date Title
US7825476B2 (en) Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
US7999261B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the TFT
CN101325220B (zh) 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
US8283668B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
US20080157116A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
CN101630693B (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
CN101556968A (zh) 薄膜晶体管和其制造方法以及有机发光二极管显示装置
US20120220085A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the thin film transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090123

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090123

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20081224