JP2002368010A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2002368010A JP2002368010A JP2001170028A JP2001170028A JP2002368010A JP 2002368010 A JP2002368010 A JP 2002368010A JP 2001170028 A JP2001170028 A JP 2001170028A JP 2001170028 A JP2001170028 A JP 2001170028A JP 2002368010 A JP2002368010 A JP 2002368010A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- amorphous silicon
- hydrogen
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】非晶質シリコン堆積後の脱水素工程において、
酸化雰囲気中でアニールすることにより、表面に薄い酸
化膜を形成し、汚染物質がシリコン膜に付着するのを防
止する。 【解決手段】ガラス基板11上に非晶質シリコン膜21を形
成し、非晶質シリコン膜中の水素を離脱させ、非晶質シ
リコン膜を多結晶シリコン膜13に加工し、島状多結晶シ
リコン膜13a,13b,13cを形成し、ゲート電極15を形成
し、前記島状多結晶シリコン膜に不純物を注入し、前記
不純物を活性化する薄膜トランジスタの製造方法におい
て、前記ガラス基板11上に、非晶質シリコン膜21を堆積
した後、前記非晶質シリコン膜21中に含有している水素
を離脱させる際に、酸化雰囲気中でアニールして酸化シ
リコン膜22を形成する。
酸化雰囲気中でアニールすることにより、表面に薄い酸
化膜を形成し、汚染物質がシリコン膜に付着するのを防
止する。 【解決手段】ガラス基板11上に非晶質シリコン膜21を形
成し、非晶質シリコン膜中の水素を離脱させ、非晶質シ
リコン膜を多結晶シリコン膜13に加工し、島状多結晶シ
リコン膜13a,13b,13cを形成し、ゲート電極15を形成
し、前記島状多結晶シリコン膜に不純物を注入し、前記
不純物を活性化する薄膜トランジスタの製造方法におい
て、前記ガラス基板11上に、非晶質シリコン膜21を堆積
した後、前記非晶質シリコン膜21中に含有している水素
を離脱させる際に、酸化雰囲気中でアニールして酸化シ
リコン膜22を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、ガラス基板上に形
成された絶縁膜上に設けられた薄膜トランジスタ（ＴＦ
Ｔ）、またはそれらを応用した薄膜集積回路、特にアク
ティブ型液晶表示装置（液晶ディスプレー）用薄膜集積
回路の作製方法に関するものである。
成された絶縁膜上に設けられた薄膜トランジスタ（ＴＦ
Ｔ）、またはそれらを応用した薄膜集積回路、特にアク
ティブ型液晶表示装置（液晶ディスプレー）用薄膜集積
回路の作製方法に関するものである。
【０００２】
【従来の技術】近年、ガラス等の絶縁基板上に薄膜トラ
ンジスタを有する半導体装置、例えば、薄膜トランジス
タを画素の駆動に用いるアクティブ型液晶表示装置が開
発されている。これらの装置に用いられる薄膜トランジ
スタには、薄膜状のシリコン半導体を用いるのが一般的
である。薄膜状のシリコン半導体の中で、結晶性を有す
る多結晶シリコンからなるものがあり、この多結晶シリ
コン薄膜トランジスタは非晶質シリコン薄膜トランジス
タに比べて電子移動度が２桁以上大きく、素子の微細化
や駆動回路を同一基板上に集積可能である等の利点を有
している。近年液晶表示装置の分野ではこの多結晶シリ
コン薄膜トランジスタを用いた駆動回路内蔵型薄膜トラ
ンジスタアレイを安価で大面積化が容易なガラス基板上
に作製する技術の開発が活発であり実用化が始まってい
る。
ンジスタを有する半導体装置、例えば、薄膜トランジス
タを画素の駆動に用いるアクティブ型液晶表示装置が開
発されている。これらの装置に用いられる薄膜トランジ
スタには、薄膜状のシリコン半導体を用いるのが一般的
である。薄膜状のシリコン半導体の中で、結晶性を有す
る多結晶シリコンからなるものがあり、この多結晶シリ
コン薄膜トランジスタは非晶質シリコン薄膜トランジス
タに比べて電子移動度が２桁以上大きく、素子の微細化
や駆動回路を同一基板上に集積可能である等の利点を有
している。近年液晶表示装置の分野ではこの多結晶シリ
コン薄膜トランジスタを用いた駆動回路内蔵型薄膜トラ
ンジスタアレイを安価で大面積化が容易なガラス基板上
に作製する技術の開発が活発であり実用化が始まってい
る。
【０００３】従来の液晶表示装置に用いられるアクティ
ブマトリックスアレイ用薄膜トランジスタの製造方法を
図面を用いて説明する。まず図５(a)に示すようにガラ
ス基板１１にプラズマＣＶＤ法にてバッファー層１２と
なる酸化シリコン膜を形成する。その後、前記酸化シリ
コン薄膜を形成したガラス基板を大気中に取り出すこと
なくプラズマＣＶＤ法にて非晶質シリコン(a-Si)２１を
堆積する。ついでa-Si膜中の水素を低減するために窒素
雰囲気下で400〜450℃、60分程度の熱処理を行った後、
エキシマレーザーを用いたアニールにてa-Si膜を多結晶
化し多結晶シリコン（poly-Si）膜１３を形成する。こ
のときエキシマレーザーは波長308nmのXeClエキシマレ
ーザーを用いる。次に図５（ｂ）に示すように、poly-S
i膜を所望の形状に加工した後、フォトレジスト２２に
て不純物注入用のマスクを形成しソースおよびドレイン
領域１３ｃに不純物（燐イオン）を注入する。次に、ゲ
ート絶縁膜１４となる酸化シリコン膜を形成する。その
後、ゲート電極１５を形成し薄膜トランジスタに低濃度
不純物注入(LDD)領域１３ｂを形成するため不純物（燐
イオン）を注入する。不純物が注入されていない領域１
３ａは真性多結晶シリコンであり、チャネル領域とな
る。次に、図５（ｃ）に示すように、層間絶縁膜となる
酸化シリコン膜１６を形成した後、注入した不純物の活
性化を、減圧窒素雰囲気下で500〜600℃の温度でアニー
ルを施すことにより行う。次に、ソースおよびドレイン
領域上の絶縁膜にコンタクトホールを開口し、配線１
７，１８を形成する。最後に窒化シリコンからなる保護
絶縁膜１９を形成し、水素雰囲気でのアニールを行うこ
とで、多結晶シリコン薄膜中の未結合手を水素にて補償
し特性を向上させ薄膜トランジスタが完成する。
ブマトリックスアレイ用薄膜トランジスタの製造方法を
図面を用いて説明する。まず図５(a)に示すようにガラ
ス基板１１にプラズマＣＶＤ法にてバッファー層１２と
なる酸化シリコン膜を形成する。その後、前記酸化シリ
コン薄膜を形成したガラス基板を大気中に取り出すこと
なくプラズマＣＶＤ法にて非晶質シリコン(a-Si)２１を
堆積する。ついでa-Si膜中の水素を低減するために窒素
雰囲気下で400〜450℃、60分程度の熱処理を行った後、
エキシマレーザーを用いたアニールにてa-Si膜を多結晶
化し多結晶シリコン（poly-Si）膜１３を形成する。こ
のときエキシマレーザーは波長308nmのXeClエキシマレ
ーザーを用いる。次に図５（ｂ）に示すように、poly-S
i膜を所望の形状に加工した後、フォトレジスト２２に
て不純物注入用のマスクを形成しソースおよびドレイン
領域１３ｃに不純物（燐イオン）を注入する。次に、ゲ
ート絶縁膜１４となる酸化シリコン膜を形成する。その
後、ゲート電極１５を形成し薄膜トランジスタに低濃度
不純物注入(LDD)領域１３ｂを形成するため不純物（燐
イオン）を注入する。不純物が注入されていない領域１
３ａは真性多結晶シリコンであり、チャネル領域とな
る。次に、図５（ｃ）に示すように、層間絶縁膜となる
酸化シリコン膜１６を形成した後、注入した不純物の活
性化を、減圧窒素雰囲気下で500〜600℃の温度でアニー
ルを施すことにより行う。次に、ソースおよびドレイン
領域上の絶縁膜にコンタクトホールを開口し、配線１
７，１８を形成する。最後に窒化シリコンからなる保護
絶縁膜１９を形成し、水素雰囲気でのアニールを行うこ
とで、多結晶シリコン薄膜中の未結合手を水素にて補償
し特性を向上させ薄膜トランジスタが完成する。
【０００４】
【発明が解決しようとする課題】前記従来法において
は、非晶質シリコン膜堆積後、または脱水素後、クリー
ンルーム内の雰囲気に晒されることにより、膜表面が有
機物，ホウ素，アルカリ金属等により汚染される可能性
がある。膜表面が汚染されたままの状態で結晶化を行う
と、汚染物質がpoly-Si膜内に取り込まれてしまう。こ
れはトランジスタ特性および信頼性を悪化させる原因と
なる。
は、非晶質シリコン膜堆積後、または脱水素後、クリー
ンルーム内の雰囲気に晒されることにより、膜表面が有
機物，ホウ素，アルカリ金属等により汚染される可能性
がある。膜表面が汚染されたままの状態で結晶化を行う
と、汚染物質がpoly-Si膜内に取り込まれてしまう。こ
れはトランジスタ特性および信頼性を悪化させる原因と
なる。
【０００５】本発明は、前記従来の問題を解決するた
め、非晶質シリコン堆積後の脱水素工程において、酸化
雰囲気中でアニールすることにより、表面に薄い酸化膜
を形成し、汚染物質がシリコン膜に付着するのを防止す
る薄膜トランジスタの製造方法を提供する。
め、非晶質シリコン堆積後の脱水素工程において、酸化
雰囲気中でアニールすることにより、表面に薄い酸化膜
を形成し、汚染物質がシリコン膜に付着するのを防止す
る薄膜トランジスタの製造方法を提供する。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明の薄膜トランジスタの製造方法は、ガラス基
板上に非晶質シリコン膜を形成し、非晶質シリコン膜中
の水素を離脱させ、非晶質シリコン膜を多結晶シリコン
膜に加工し、島状多結晶シリコン膜を形成し、ゲート電
極を形成し、前記島状多結晶シリコン膜に不純物を注入
し、前記不純物を活性化する薄膜トランジスタの製造方
法において、前記ガラス基板上に、非晶質シリコン膜を
堆積した後、前記非晶質シリコン膜中に含有している水
素を離脱させる際に、酸化雰囲気中でアニールして酸化
シリコン膜を形成することを特徴とする。
め、本発明の薄膜トランジスタの製造方法は、ガラス基
板上に非晶質シリコン膜を形成し、非晶質シリコン膜中
の水素を離脱させ、非晶質シリコン膜を多結晶シリコン
膜に加工し、島状多結晶シリコン膜を形成し、ゲート電
極を形成し、前記島状多結晶シリコン膜に不純物を注入
し、前記不純物を活性化する薄膜トランジスタの製造方
法において、前記ガラス基板上に、非晶質シリコン膜を
堆積した後、前記非晶質シリコン膜中に含有している水
素を離脱させる際に、酸化雰囲気中でアニールして酸化
シリコン膜を形成することを特徴とする。
【０００７】本発明によれば、非晶質シリコン堆積後の
脱水素工程において、酸化雰囲気中でアニールすること
により、表面に薄い酸化膜を形成し、汚染物質がシリコ
ン膜に付着するのを防止する。また、酸化膜表面に汚染
物質が付着しても、レーザー結晶化を行う直前にこの酸
化膜を除去することにより、汚染物質も同時に除去され
る。
脱水素工程において、酸化雰囲気中でアニールすること
により、表面に薄い酸化膜を形成し、汚染物質がシリコ
ン膜に付着するのを防止する。また、酸化膜表面に汚染
物質が付着しても、レーザー結晶化を行う直前にこの酸
化膜を除去することにより、汚染物質も同時に除去され
る。
【０００８】
【発明の実施の形態】本発明においては、前記水素を離
脱させる際のアニール条件が、400℃以上600℃以下の温
度であり、非晶質シリコン膜中の水素を脱離させかつ非
晶質シリコン膜表面に薄い酸化シリコン膜を形成するこ
とが好ましい。
脱させる際のアニール条件が、400℃以上600℃以下の温
度であり、非晶質シリコン膜中の水素を脱離させかつ非
晶質シリコン膜表面に薄い酸化シリコン膜を形成するこ
とが好ましい。
【０００９】また、前記水素を離脱させる際に、プラズ
マ放電するすることが好ましい。
マ放電するすることが好ましい。
【００１０】また、前記水素の脱離を、紫外域から近赤
外域の範囲の波長を有する強光を照射することによって
行うことが好ましい。前記において、強光とは、例えば
Ｘｅアークランプが発光する５ｋＷ以上の光をいう。
外域の範囲の波長を有する強光を照射することによって
行うことが好ましい。前記において、強光とは、例えば
Ｘｅアークランプが発光する５ｋＷ以上の光をいう。
【００１１】また、前記酸化シリコン膜は、非晶質シリ
コン膜を多結晶シリコン膜に加工する前または後に除去
することが好ましい。
コン膜を多結晶シリコン膜に加工する前または後に除去
することが好ましい。
【００１２】以下、本発明の実施の形態について図面を
参照しながら説明する。
参照しながら説明する。
【００１３】（実施例１）まず図１(a)に示すようにガ
ラス基板１１上にバッファー層１２となる酸化シリコン
膜を形成する。その後、前記酸化シリコン薄膜を形成し
たガラス基板を大気中に取り出すことなくプラズマＣＶ
Ｄ法にて非晶質シリコン(a-Si)膜２１をガラス基板に堆
積する。次いでa-Si膜中の水素を低減するためと、a-Si
膜表面に薄い熱酸化膜２２を形成するために、酸化雰囲
気下（酸素、オゾン、酸素と窒素の混合気体等）で400
〜600℃、60分程度の熱処理を行う。次に希フッ酸でウ
エットエッチングを行い、熱酸化膜２２を除去した直後
に、エキシマレーザーアニールにてa-Si膜を多結晶化し
poly-Si膜１３を形成する。このとき、エキシマレーザ
ーは波長308nmのXeClエキシマレーザーを用いる。次に
図１（ｂ）に示すように、poly-Si膜を所望の形状に加
工した後、フォトレジスト２３にて不純物注入用のマス
クを形成しソースおよびドレイン領域１３ｃに不純物
（燐イオン）を注入する。次に、ゲート絶縁膜１４とな
る酸化シリコン膜を形成する。その後ゲート電極１５を
形成し薄膜トランジスタにLDD領域１３ｂを形成するた
め不純物（燐イオン）を注入する。不純物が注入されて
いない領域１３ａは真性多結晶シリコンであり、チャネ
ル領域となる。次に、図1（ｃ）に示すように、層間絶
縁膜となる酸化シリコン膜１６を形成した後、注入した
不純物の活性化を、減圧窒素雰囲気下で500〜600℃の温
度でアニールを施すことにより行う。次に、ソースおよ
びドレイン領域上の絶縁膜にコンタクトホールを開口
し、配線１７，１８を形成する。最後に窒化シリコンか
らなる保護絶縁膜１９を形成し、水素雰囲気でのアニー
ルを行うことで、多結晶シリコン薄膜中の未結合手を水
素にて補償し特性を向上させ薄膜トランジスタが完成す
る。
ラス基板１１上にバッファー層１２となる酸化シリコン
膜を形成する。その後、前記酸化シリコン薄膜を形成し
たガラス基板を大気中に取り出すことなくプラズマＣＶ
Ｄ法にて非晶質シリコン(a-Si)膜２１をガラス基板に堆
積する。次いでa-Si膜中の水素を低減するためと、a-Si
膜表面に薄い熱酸化膜２２を形成するために、酸化雰囲
気下（酸素、オゾン、酸素と窒素の混合気体等）で400
〜600℃、60分程度の熱処理を行う。次に希フッ酸でウ
エットエッチングを行い、熱酸化膜２２を除去した直後
に、エキシマレーザーアニールにてa-Si膜を多結晶化し
poly-Si膜１３を形成する。このとき、エキシマレーザ
ーは波長308nmのXeClエキシマレーザーを用いる。次に
図１（ｂ）に示すように、poly-Si膜を所望の形状に加
工した後、フォトレジスト２３にて不純物注入用のマス
クを形成しソースおよびドレイン領域１３ｃに不純物
（燐イオン）を注入する。次に、ゲート絶縁膜１４とな
る酸化シリコン膜を形成する。その後ゲート電極１５を
形成し薄膜トランジスタにLDD領域１３ｂを形成するた
め不純物（燐イオン）を注入する。不純物が注入されて
いない領域１３ａは真性多結晶シリコンであり、チャネ
ル領域となる。次に、図1（ｃ）に示すように、層間絶
縁膜となる酸化シリコン膜１６を形成した後、注入した
不純物の活性化を、減圧窒素雰囲気下で500〜600℃の温
度でアニールを施すことにより行う。次に、ソースおよ
びドレイン領域上の絶縁膜にコンタクトホールを開口
し、配線１７，１８を形成する。最後に窒化シリコンか
らなる保護絶縁膜１９を形成し、水素雰囲気でのアニー
ルを行うことで、多結晶シリコン薄膜中の未結合手を水
素にて補償し特性を向上させ薄膜トランジスタが完成す
る。
【００１４】（実施例２）まず図２(a)に示すようにガ
ラス基板１１上にバッファー層１２となる酸化シリコン
膜を形成する。その後、前記酸化シリコン薄膜を形成し
たガラス基板を大気中に取り出すことなくプラズマＣＶ
Ｄ法にて非晶質シリコン(a-Si)膜２１をガラス基板に堆
積する。続いてa-Si膜中の水素を低減するためと、a-Si
膜表面に薄い酸化膜を形成するために、酸化雰囲気下
（酸素、オゾン、酸素と窒素の混合気体等）で400〜450
℃に基板温度を保ちながら、プラズマ放電を行う。次に
希フッ酸でウエットエッチングを行い、熱酸化膜２２を
除去した直後に、エキシマレーザーアニールにてa-Si膜
を多結晶化し、poly-Si膜１３を形成する。このとき、
エキシマレーザーは波長308nmのXeClエキシマレーザー
を用いる。次に図２（ｂ）に示すように、poly-Si膜を
所望の形状に加工した後、フォトレジスト２３にて不純
物注入用のマスクを形成しソースおよびドレイン領域１
３ｃに不純物（燐イオン）を注入する。次に、ゲート絶
縁膜１４となる酸化シリコン膜を形成する。その後ゲー
ト電極１５を形成し薄膜トランジスタにLDD領域１３ｂ
を形成するため不純物（燐イオン）を注入する。不純物
が注入されていない領域１３ａは真性多結晶シリコンで
あり、チャネル領域となる。次に、図２（ｃ）に示すよ
うに、層間絶縁膜となる酸化シリコン膜１６を形成した
後、注入した不純物の活性化を、減圧窒素雰囲気下で50
0〜600℃の温度でアニールを施すことにより行う。次
に、ソースおよびドレイン領域上の絶縁膜にコンタクト
ホールを開口し、配線１７，１８を形成する。最後に窒
化シリコンからなる保護絶縁膜１９を形成し、水素雰囲
気でのアニールを行うことで、多結晶シリコン薄膜中の
未結合手を水素にて補償し特性を向上させ薄膜トランジ
スタが完成する。
ラス基板１１上にバッファー層１２となる酸化シリコン
膜を形成する。その後、前記酸化シリコン薄膜を形成し
たガラス基板を大気中に取り出すことなくプラズマＣＶ
Ｄ法にて非晶質シリコン(a-Si)膜２１をガラス基板に堆
積する。続いてa-Si膜中の水素を低減するためと、a-Si
膜表面に薄い酸化膜を形成するために、酸化雰囲気下
（酸素、オゾン、酸素と窒素の混合気体等）で400〜450
℃に基板温度を保ちながら、プラズマ放電を行う。次に
希フッ酸でウエットエッチングを行い、熱酸化膜２２を
除去した直後に、エキシマレーザーアニールにてa-Si膜
を多結晶化し、poly-Si膜１３を形成する。このとき、
エキシマレーザーは波長308nmのXeClエキシマレーザー
を用いる。次に図２（ｂ）に示すように、poly-Si膜を
所望の形状に加工した後、フォトレジスト２３にて不純
物注入用のマスクを形成しソースおよびドレイン領域１
３ｃに不純物（燐イオン）を注入する。次に、ゲート絶
縁膜１４となる酸化シリコン膜を形成する。その後ゲー
ト電極１５を形成し薄膜トランジスタにLDD領域１３ｂ
を形成するため不純物（燐イオン）を注入する。不純物
が注入されていない領域１３ａは真性多結晶シリコンで
あり、チャネル領域となる。次に、図２（ｃ）に示すよ
うに、層間絶縁膜となる酸化シリコン膜１６を形成した
後、注入した不純物の活性化を、減圧窒素雰囲気下で50
0〜600℃の温度でアニールを施すことにより行う。次
に、ソースおよびドレイン領域上の絶縁膜にコンタクト
ホールを開口し、配線１７，１８を形成する。最後に窒
化シリコンからなる保護絶縁膜１９を形成し、水素雰囲
気でのアニールを行うことで、多結晶シリコン薄膜中の
未結合手を水素にて補償し特性を向上させ薄膜トランジ
スタが完成する。
【００１５】（実施例３）まず図３(a)に示すようにガ
ラス基板１１上にバッファー層１２となる酸化シリコン
膜を形成する。その後、前記酸化シリコン薄膜を形成し
たガラス基板を大気中に取り出すことなくプラズマＣＶ
Ｄ法にて非晶質シリコン(a-Si)膜２１をガラス基板に堆
積する。ついでa-Si膜中の水素を低減するためと、a-Si
膜表面に薄い熱酸化膜２２を形成するために、酸化雰囲
気下（酸素、オゾン、酸素と窒素の混合気体等）で基板
温度が400〜600℃になるような出力（２０ｋＷ）および
基板送りスピード（２０ｍｍ／ｓ）でＸｅアークランプ
によるアニールを行う。次に希フッ酸でウエットエッチ
ングを行い、熱酸化膜２２を除去した直後に、エキシマ
レーザーアニールにてa-Si膜を多結晶化しpoly-Si膜１
３を形成する。エキシマレーザーは波長308nmのXeClエ
キシマレーザーを用いる。次に図３（ｂ）に示すよう
に、poly-Si膜を所望の形状に加工した後、フォトレジ
スト２３にて不純物注入用のマスクを形成しソースおよ
びドレイン領域に不純物（燐イオン）を注入する。次
に、ゲート絶縁膜１４となる酸化シリコン膜を形成す
る。その後ゲート電極１５を形成し薄膜トランジスタに
LDD領域を形成するため不純物（燐イオン）を注入す
る。不純物が注入されていない領域１３ａは真性多結晶
シリコンであり、チャネル領域となる。次に、図３
（ｃ）に示すように、層間絶縁膜となる酸化シリコン膜
１６を形成した後、注入した不純物の活性化を、窒素雰
囲気下で基板温度が500〜600℃になるような出力（４０
ｋＷ）と送りスピード（２０ｍｍ／ｓ）でランプアニー
ルを行う。次に、ソースおよびドレイン領域上の絶縁膜
にコンタクトホールを開口し、配線１７，１８を形成す
る。最後に窒化シリコンからなる保護絶縁膜１９を形成
し、水素雰囲気でのアニールを行うことで、多結晶シリ
コン薄膜中の未結合手を水素にて補償し特性を向上させ
薄膜トランジスタが完成する。
ラス基板１１上にバッファー層１２となる酸化シリコン
膜を形成する。その後、前記酸化シリコン薄膜を形成し
たガラス基板を大気中に取り出すことなくプラズマＣＶ
Ｄ法にて非晶質シリコン(a-Si)膜２１をガラス基板に堆
積する。ついでa-Si膜中の水素を低減するためと、a-Si
膜表面に薄い熱酸化膜２２を形成するために、酸化雰囲
気下（酸素、オゾン、酸素と窒素の混合気体等）で基板
温度が400〜600℃になるような出力（２０ｋＷ）および
基板送りスピード（２０ｍｍ／ｓ）でＸｅアークランプ
によるアニールを行う。次に希フッ酸でウエットエッチ
ングを行い、熱酸化膜２２を除去した直後に、エキシマ
レーザーアニールにてa-Si膜を多結晶化しpoly-Si膜１
３を形成する。エキシマレーザーは波長308nmのXeClエ
キシマレーザーを用いる。次に図３（ｂ）に示すよう
に、poly-Si膜を所望の形状に加工した後、フォトレジ
スト２３にて不純物注入用のマスクを形成しソースおよ
びドレイン領域に不純物（燐イオン）を注入する。次
に、ゲート絶縁膜１４となる酸化シリコン膜を形成す
る。その後ゲート電極１５を形成し薄膜トランジスタに
LDD領域を形成するため不純物（燐イオン）を注入す
る。不純物が注入されていない領域１３ａは真性多結晶
シリコンであり、チャネル領域となる。次に、図３
（ｃ）に示すように、層間絶縁膜となる酸化シリコン膜
１６を形成した後、注入した不純物の活性化を、窒素雰
囲気下で基板温度が500〜600℃になるような出力（４０
ｋＷ）と送りスピード（２０ｍｍ／ｓ）でランプアニー
ルを行う。次に、ソースおよびドレイン領域上の絶縁膜
にコンタクトホールを開口し、配線１７，１８を形成す
る。最後に窒化シリコンからなる保護絶縁膜１９を形成
し、水素雰囲気でのアニールを行うことで、多結晶シリ
コン薄膜中の未結合手を水素にて補償し特性を向上させ
薄膜トランジスタが完成する。
【００１６】（実施例４）まず図４(a)に示すようにガ
ラス基板１１上にバッファー層１２となる酸化シリコン
膜を形成する。その後、前記酸化シリコン薄膜を形成し
たガラス基板を大気中に取り出すことなくプラズマＣＶ
Ｄ法にて非晶質シリコン(a-Si)膜２１をガラス基板に堆
積する。ついでa-Si膜中の水素を低減するためと、a-Si
膜表面に薄い熱酸化膜２２を形成するために、酸化雰囲
気下（酸素、オゾン、酸素と窒素の混合気体等）で400
〜600℃、60分程度の熱処理を行う。続いて、エキシマ
レーザーアニールにてa-Si膜を多結晶化しpoly-Si膜１
３を形成する。このとき、エキシマレーザーは波長308n
mのXeClエキシマレーザーを用いる。
ラス基板１１上にバッファー層１２となる酸化シリコン
膜を形成する。その後、前記酸化シリコン薄膜を形成し
たガラス基板を大気中に取り出すことなくプラズマＣＶ
Ｄ法にて非晶質シリコン(a-Si)膜２１をガラス基板に堆
積する。ついでa-Si膜中の水素を低減するためと、a-Si
膜表面に薄い熱酸化膜２２を形成するために、酸化雰囲
気下（酸素、オゾン、酸素と窒素の混合気体等）で400
〜600℃、60分程度の熱処理を行う。続いて、エキシマ
レーザーアニールにてa-Si膜を多結晶化しpoly-Si膜１
３を形成する。このとき、エキシマレーザーは波長308n
mのXeClエキシマレーザーを用いる。
【００１７】次に図４（ｂ）に示すように、poly-Si膜
を所望の形状に加工した後、フォトレジスト２３にて不
純物注入用のマスクを形成しソースおよびドレイン領域
１３ｃに不純物（燐イオン）を注入する。希フッ酸でウ
エットエッチングを行い、熱酸化膜２２を除去した後、
ゲート絶縁膜１４となる酸化シリコン膜を形成する。そ
の後ゲート電極１５を形成し薄膜トランジスタにLDD領
域１３ｂを形成するため不純物（燐イオン）を注入す
る。不純物が注入されていない領域１３ａは真性多結晶
シリコンであり、チャネル領域となる。次に、図４
（ｃ）に示すように、層間絶縁膜となる酸化シリコン膜
１６を形成した後、注入した不純物の活性化を、減圧窒
素雰囲気下で500〜600℃の温度でアニールを施すことに
より行う。次に、ソースおよびドレイン領域上の絶縁膜
にコンタクトホールを開口し、配線１７，１８を形成す
る。最後に窒化シリコンからなる保護絶縁膜１９を形成
し、水素雰囲気でのアニールを行うことで、多結晶シリ
コン薄膜中の未結合手を水素にて補償し特性を向上させ
薄膜トランジスタが完成する。
を所望の形状に加工した後、フォトレジスト２３にて不
純物注入用のマスクを形成しソースおよびドレイン領域
１３ｃに不純物（燐イオン）を注入する。希フッ酸でウ
エットエッチングを行い、熱酸化膜２２を除去した後、
ゲート絶縁膜１４となる酸化シリコン膜を形成する。そ
の後ゲート電極１５を形成し薄膜トランジスタにLDD領
域１３ｂを形成するため不純物（燐イオン）を注入す
る。不純物が注入されていない領域１３ａは真性多結晶
シリコンであり、チャネル領域となる。次に、図４
（ｃ）に示すように、層間絶縁膜となる酸化シリコン膜
１６を形成した後、注入した不純物の活性化を、減圧窒
素雰囲気下で500〜600℃の温度でアニールを施すことに
より行う。次に、ソースおよびドレイン領域上の絶縁膜
にコンタクトホールを開口し、配線１７，１８を形成す
る。最後に窒化シリコンからなる保護絶縁膜１９を形成
し、水素雰囲気でのアニールを行うことで、多結晶シリ
コン薄膜中の未結合手を水素にて補償し特性を向上させ
薄膜トランジスタが完成する。
【００１８】
【発明の効果】以上説明したように本発明方法は、脱水
素処理を酸化雰囲気中で行うことにより、表面に薄い酸
化膜が形成され、汚染物質がシリコン膜に付着するのを
防止する。また、酸化膜表面に汚染物質が付着したとし
ても、レーザー結晶化を行う直前にこの酸化膜を除去す
ることにより、汚染物質も同時に除去されるため、汚染
物質が完全に除去されたpoly-Si膜が得られる。
素処理を酸化雰囲気中で行うことにより、表面に薄い酸
化膜が形成され、汚染物質がシリコン膜に付着するのを
防止する。また、酸化膜表面に汚染物質が付着したとし
ても、レーザー結晶化を行う直前にこの酸化膜を除去す
ることにより、汚染物質も同時に除去されるため、汚染
物質が完全に除去されたpoly-Si膜が得られる。
【図１】（ａ）〜（ｃ）は本発明の実施例1のｎ型TFTの
製造工程を示す説明断面図
製造工程を示す説明断面図
【図２】（ａ）〜（ｃ）は本発明の実施例２のｎ型TFT
の製造工程を示す説明断面図
の製造工程を示す説明断面図
【図３】（ａ）〜（ｃ）は本発明の実施例３のｎ型TFT
の製造工程を示す説明断面図
の製造工程を示す説明断面図
【図４】（ａ）〜（ｃ）は本発明の実施例４のｎ型TFT
の製造工程を示す説明断面図
の製造工程を示す説明断面図
【図５】（ａ）〜（ｃ）は従来のｎ型TFT製造工程を示
す説明断面図
す説明断面図
１１ ガラス基板 １２ バッファー層(酸化シリコン) １３ 多結晶シリコン １３ａ 真性多結晶シリコン(チャネル領域) １３ｂ 低濃度不純物注入領域(ＬＤＤ領域) １３ｃ 高濃度不純物注入領域(ＳＤ領域) １４ ゲート絶縁膜(酸化シリコン) １５ ゲート電極(MoW合金) １６ 層間絶縁膜(酸化シリコン) １７，１８ ＳＤ配線(Al/Ti) １９ 保護絶縁膜(窒化シリコン) ２１ 非晶質シリコン膜 ２２ 熱酸化膜 ２３ フォトレジスト
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F052 AA02 AA12 BB07 CA02 DA02 DB03 EA15 FA19 HA06 JA01 5F110 AA14 AA26 BB01 CC02 DD02 DD13 FF02 GG02 GG13 GG35 GG45 HJ01 HJ13 HJ23 HM15 NN02 NN03 NN23 NN24 PP03 PP04 PP35 QQ08 QQ09 QQ11 QQ24
Claims (5)
- 【請求項１】ガラス基板上に非晶質シリコン膜を形成
し、非晶質シリコン膜中の水素を離脱させ、非晶質シリ
コン膜を多結晶シリコン膜に加工し、島状多結晶シリコ
ン膜を形成し、ゲート電極を形成し、前記島状多結晶シ
リコン膜に不純物を注入し、前記不純物を活性化する薄
膜トランジスタの製造方法において、 前記ガラス基板上に、非晶質シリコン膜を堆積した後、
前記非晶質シリコン膜中に含有している水素を離脱させ
る際に、酸化雰囲気中でアニールして酸化シリコン膜を
形成することを特徴とする薄膜トランジスタの製造方
法。 - 【請求項２】前記水素を離脱させる際のアニール条件
が、400℃以上600℃以下の温度であり、非晶質シリコン
膜中の水素を脱離させかつ非晶質シリコン膜表面に薄い
酸化シリコン膜を形成する請求項１に記載の薄膜トラン
ジスタの製造方法。 - 【請求項３】前記水素を離脱させる際に、プラズマ放電
する請求項１または２に記載の薄膜トランジスタの製造
方法。 - 【請求項４】前記水素の脱離を、紫外域から近赤外域の
範囲の波長を有する強光を照射することによって行う請
求項１〜３のいずれかに記載の薄膜トランジスタの製造
方法。 - 【請求項５】前記酸化シリコン膜は、非晶質シリコン膜
を多結晶シリコン膜に加工する前または後に除去する請
求項１〜４のいずれかに記載の薄膜トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170028A JP2002368010A (ja) | 2001-06-05 | 2001-06-05 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001170028A JP2002368010A (ja) | 2001-06-05 | 2001-06-05 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368010A true JP2002368010A (ja) | 2002-12-20 |
Family
ID=19012020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001170028A Pending JP2002368010A (ja) | 2001-06-05 | 2001-06-05 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002368010A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004770A (ja) * | 2007-06-19 | 2009-01-08 | Samsung Sdi Co Ltd | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 |
-
2001
- 2001-06-05 JP JP2001170028A patent/JP2002368010A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009004770A (ja) * | 2007-06-19 | 2009-01-08 | Samsung Sdi Co Ltd | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 |
| US7825476B2 (en) | 2007-06-19 | 2010-11-02 | Samsung Mobile Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
| US8445336B2 (en) | 2007-06-19 | 2013-05-21 | Samsung Display Co., Ltd. | Method of fabricating polycrystalline silicon, TFT fabricated using the same, method of fabricating the TFT, and organic light emitting diode display device including the TFT |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sameshima et al. | XeCl excimer laser annealing used in the fabrication of poly-Si TFT's | |
| US6818967B2 (en) | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor | |
| JP4230160B2 (ja) | 半導体装置の作製方法 | |
| CN101271847A (zh) | 半导体薄膜结晶及半导体器件制造方法 | |
| JP4082459B2 (ja) | 表示装置の製造方法 | |
| JP2009048199A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP2003158135A (ja) | 薄膜トランジスタの製造方法およびそれを備える表示装置の製造方法 | |
| JPH1092745A (ja) | 結晶半導体の製造方法および製造装置 | |
| JP2002368010A (ja) | 薄膜トランジスタの製造方法 | |
| CN100382255C (zh) | 平坦多晶硅薄膜晶体管的制作方法 | |
| JP2001102585A (ja) | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 | |
| JP4901020B2 (ja) | ポリシリコン薄膜トランジスタの製造方法 | |
| JP4212844B2 (ja) | 半導体装置の作製方法 | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JP2002373900A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11354448A (ja) | 半導体装置の作製方法 | |
| JP2002343809A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003174151A (ja) | 半導体薄膜、薄膜半導体装置、及びそれらの製造方法 | |
| JP2002026332A (ja) | 薄膜トランジスタの製造方法 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2002343974A (ja) | 薄膜トランジスタとその製造方法 | |
| CN100485872C (zh) | 非晶半导体膜和半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |