[go: up one dir, main page]

CN101207970A - 电子元件内置基底和制造电子元件内置基底的方法 - Google Patents

电子元件内置基底和制造电子元件内置基底的方法 Download PDF

Info

Publication number
CN101207970A
CN101207970A CNA2007103006828A CN200710300682A CN101207970A CN 101207970 A CN101207970 A CN 101207970A CN A2007103006828 A CNA2007103006828 A CN A2007103006828A CN 200710300682 A CN200710300682 A CN 200710300682A CN 101207970 A CN101207970 A CN 101207970A
Authority
CN
China
Prior art keywords
electronic component
wiring board
substrate
bonding
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103006828A
Other languages
English (en)
Inventor
井上明宣
反町东夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101207970A publication Critical patent/CN101207970A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H10W70/614
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H10W70/05
    • H10W70/60
    • H10W72/00
    • H10W90/00
    • H10W90/401
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H10W72/01515
    • H10W72/01571
    • H10W72/075
    • H10W72/07511
    • H10W72/07553
    • H10W72/536
    • H10W72/5363
    • H10W72/5445
    • H10W72/5522
    • H10W72/59
    • H10W72/884
    • H10W72/932
    • H10W72/952
    • H10W74/00
    • H10W74/15
    • H10W90/271
    • H10W90/291
    • H10W90/721
    • H10W90/722
    • H10W90/724
    • H10W90/732
    • H10W90/734
    • H10W90/754
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供一种如下配置的电子元件内置基底100以及制造电子元件内置基底的方法。其中在至少两个接线板10和20之间布置一个电子元件30。所述电子元件30的一个电极34与所述接线板中的至少一个电连接。此外,所述接线板10和20彼此电连接。另外,所述接线板10和20之间的空隙用树脂密封。所述电子元件内置基底100的特征在于形成在所述接线板10和20之一上的接合片12通过接合引线60与所述电子元件30的一个电极32电连接,并且至少所述电子元件30的电极32与所述接合引线60之间的连接部分用保护材料70涂敷。

Description

电子元件内置基底和制造电子元件内置基底的方法
技术领域
本发明涉及一种电子元件内置基底和用于制造电子元件内置基底的方法。更加具体地说,本发明涉及一种能够减小其高度和平面尺寸并提高电子元件与插线板之间的电子连接可靠性的电子元件内置基底,还涉及一种用于制造这种电子元件内置基底的方法。
背景技术
为了增强电子装置的性能,已经开发了每个上面都密集安装电子元件的电子元件内置基底。这种电子元件内置基底中的一些被配置成使得电子元件30如图12所示被安装在接线板10之间,并且使用树脂50密封接线板10之间的间隙(例如参见专利文献1的图1)。
[专利文献1]JP-A-2003-347722
图12中所示的电子元件内置基底使用用于连接上部和下部接线板10、20的焊球40。因此,在使上部和下部接线板10、20彼此连接之前的制造处理中,已经安装在接线板10、20之间的电子元件30(例如半导体元件)经历下列步骤:例如助熔步骤、焊球回流步骤和清洁步骤。有时,这会对电子元件30产生不利的影响。
更加具体的,当通过引线接合将电子元件(例如半导体元件)安装到电子元件内置基底上时,半导体元件的接合片(即,铝电极)和接合引线就被暴露在外部环境中。
另外,会发生回流问题。也就是,害怕外力可能使接合引线变形和折断。在回流之后的清洁步骤中使用酸性药物的情况下,会使半导体元件的接合片发生腐蚀。因此,难于通过引线接合在电子元件内置基底上安装半导体元件。
因此,本发明的发明者设计出图13和14中所示的结构,其是根据通过引线接合将电子元件(例如,半导体元件)安装在接线板上的第一改进方法获得的。
如图13和14所示,用作被引线接合至接线板10的电子元件30的接合片的电极32与接合引线60之间的连接部分通过传递模塑法用树脂70密封起来。因此,甚至当第一接线板10通过焊球40与布置在其上的第二接线板20电连接时,也能保证电子元件30的电极32与接合引线60之间的连接部分的电连接可靠性。另外,能够保护接合引线60。在使用该电子元件内置基底的情况下,在通过焊球40将第一接线板10与第二接线板20连接之后,使用密封树脂50来填充两个接线板10和20之间的空隙。
然而,在用树脂70对整个电子元件30进行传递模塑时,如图13和14所示,就会由电子元件30的外周部分和顶部上的树脂70形成一个密封部分。这会引发一个问题:即上部板20和下部板10之间的间隙会增加,由此会妨碍电子元件内置基底100的小型化(或厚度的减小)。此外,上部板20和下部板10之间的间隙的增加会导致用于使上部板20和下部板10彼此连接的焊球40的直径的尺寸增加。因此,存在另一个问题:即焊球40安装区域的增加使得难于使电子元件内置基底100小型化。
发明内容
因此,本发明的目的是提供一种电子元件内置基底及其制造方法,能可靠地保护在电子元件侧的连接部分,并能通过将涂敷有保护材料的电子元件的引线接合部分(对应于连接部分)的涂敷范围保持为最小而可观地减小电子元件内置基底的平面尺寸(即,平面面积)和高度尺寸。
为了实现上述目的,根据本发明的第一方面,提供一种电子元件内置基底,其包括:
至少两个接线板;
布置在所述两个接线板之间的电子元件;和
所述电子元件的一个电极,
所述电极与所述接线板中的至少一个电连接,所述接线板彼此电连接,并且所述接线板之间的空隙用树脂密封,其中
形成在所述接线板之一上的接合片通过接合引线与所述电子元件的一个电极电连接,并且
至少所述电子元件的电极与所述接合引线之间的连接部分用保护材料涂敷。
根据本发明的第二方面,提供根据第一方面所述的电子元件内置基底,其中:
在接合引线与接线板之一间的连接部分和由接合引线形成的线环的最顶部被暴露的状态下,用所述保护材料涂敷所述电子元件的电极与接合引线之间的连接部分。
因此,可将使用保护材料涂敷的范围保持到最小。因此,可减小电子元件内置基底的厚度和平面尺寸。因此,可使电子元件内置基底紧凑。
根据本发明的第三方面,提供根据第一或第二方面所述的电子元件内置基底,其中:
使用焊球来电连接所述接线板。
另外,根据本发明的第四方面,提供第三方面的电子元件内置基底,其中:
所述焊球是通过用焊料涂敷球体的外表面而形成的包含中心的焊球,所述球体是由作为中心的导电体形成的。
因此,可使上部和下部接线板彼此可靠连接。根据本发明的该电子元件内置基底的一个实施例,焊球是通过用焊料涂敷球体的外表面而形成的包含中心的焊球,所述球体是由导电体形成的。因此,甚至在使焊球回流时,导电中心也会保留。因此,通过将上部和下部接线板之间的间隙保持为恒定值而能够建立电连接。从而能够提供具有高平坦度的薄结构的电子元件内置基底。
根据本发明的第五方面,提供一种制造电子元件内置基底的方法,其包括步骤:
在第一接线板的预定部分处安装一个电子元件;
执行引线接合以通过接合引线使在第一接线板上形成的接合片与所述电子元件的电极进行电连接;
用保护材料至少涂敷所述电子元件的电极与接合引线之间的一个连接部分;
布置所述第一接线板和一个第二接线板使得与所述第一接线板分开形成的第二接线板的一个侧表面面对所述第一接线板的一个表面,以及通过使焊球回流而将第一接线板和第二接线板彼此电连接;
使所述焊球回流以清洁第一接线板和第二接线板之间的部分;和
密封第一接线板和第二接线板之间的部分。
另外,根据本发明的第六方面,提供根据第五方面所述的用于制造电子元件内置基底的方法,其中:
在用保护材料涂敷所述电子元件的电极与接合引线之间的连接部分的步骤中,
在接合引线与第一接线板的接合片之间的连接部分和由接合引线形成的线环的最顶部被暴露的状态下,用所述保护材料涂敷所述电子元件的电极与接合引线之间的连接部分。
[发明效果]
按照根据本发明的电子元件内置基底和用于制造电子元件内置基底的方法,电子元件内置基底的平面尺寸(即,平面面积)和高度尺寸能被大大减小。此外,能够以低成本提供电连接可靠性高的电子元件内置基底。另外,能够减小制造用于传递模塑的模子的负担。
附图说明
图1为表示根据本发明第一实施例的电子元件内置基底的横截面图;
图2为表示电子元件和基底之间的引线接合部分的示意图;
图3为表示根据本发明第二实施例的电子元件内置基底的结构的横截面图;
图4为表示根据本发明第三实施例的电子元件内置基底的结构的横截面图;
图5为表示根据本发明第四实施例的电子元件内置基底的结构的横截面图;
图6为表示使用根据本发明的电子元件内置基底的PoP结构的
电子元件组件的结构的横截面图;
图7为表示根据本发明的在电子元件内置基底的制造处理步骤中的状态的横截面图;
图8为表示根据本发明的在电子元件内置基底的制造处理步骤中的状态的横截面图;
图9为表示根据本发明的在电子元件内置基底的制造处理步骤中的状态的横截面图;
图10为表示根据本发明的在电子元件内置基底的制造处理步骤中的状态的横截面图;
图11为表示根据本发明的在电子元件内置基底的制造处理步骤中的状态的横截面图;
图12为表示其中电子元件被安装在接线板之间并且接线板之间的空隙用树脂密封的电子元件内置基底的相关结构的横截面图;
图13为表示其中通过接合引线将电子元件安装在接线板上的电子元件内置基底的第一改进结构的横截面图;
图14为表示其中通过接合引线将电子元件安装在接线板上的电子元件内置基底的第一改进结构的横截面图。
具体实施方式
(第一实施例)
此后,将参照附图来说明根据本发明的电子元件内置基底的一个实施例。图1为表示根据本发明第一实施例的电子元件内置基底的横截面图。图2为表示在电子元件和基底之间的引线接合部分的状态的示意图。
根据本实施例的电子元件内置基底100被配置成使得电子元件30被安装在两个接线板10和20之间,并且用作第一接线板的下层侧接线板10通过焊球40与上层侧接线板20电连接。密封树脂50被注入到下层侧接线板10和上层侧接线板20之间的空隙中。顺便提及,在该图中,在每个接线板10和20上形成的布线的表示被省略了。
以焊料为例的用作外部连接端的焊点14被布置在下层侧板10的底表面上。另一方面,除了电路部件(例如,片形电容器、片形电阻器和电感)之外,在下层侧接线板10的上表面上放置有电子元件30(例如,半导体芯片)。电路部件16通过焊接与在下层侧接线板10上形成的配线(未示)相连接。电子元件30通过粘结剂与下层侧接线板10连接。随后,通过接合引线60使电子元件30的电极32与下层侧接线板10的接合片12引线接合。
布置在下层侧接线板10中的接合片12是通过在铜片上执行镀金而形成的。用作布置在电子元件30上的连接部分的电极32由铝制成。
上层侧接线板20被放置在下层侧接线板10之上。下层侧接线板10和上层侧接线板20使用在接线板10和20上形成的布线(未示)和焊球40而彼此电连接。本实施例使用包含铜心的焊球40,其是通过用焊料44涂敷铜心42的外表面获得的,所述铜心42是由导电铜材料制成并形成为球体。下层侧接线板10和上层侧接线板20通过使焊球40的焊料44回流而借助铜心44彼此电连接。在接线板10和20彼此分隔开至少等于每个铜心42的直径尺寸的距离的状态下,下层侧接线板10和上层侧接线板20彼此连接。
顺便提及,为了说明的方便,图1示出了每个都包含了铜心42的焊球40,其外围甚至在回流之后都涂敷有焊料44。然而,当具有铜心42的每个实际焊球40发生回流之后,显然,铜心42和焊料44不是同心球体。
当焊球40的焊料44被熔化时,下层侧接线板10的顶表面、电子元件30的顶表面和侧面、以及上层侧接线板20的底表面被焊剂污染。需要将密封树脂50注入到下层侧接线板10和上层侧接线板20之间以便给电子元件内置基底100提供充足的机械强度并保护电子元件30和电路部件16。此外,为了使密封树脂50能够确实地粘附到下层侧接线板10、电子元件30和上层侧接线板20上,需要在焊料44回流之后在下层侧接线板10和上层侧接线板20之间进行清洁。此时,可使用酸来除去焊剂。因此,担心可能损坏布置在电子元件30(例如半导体芯片)上的电极32的铝。因此,需要保护电子元件30的电极32。
本实施例的特征在于在完成电子元件30的电极32与下层侧接线板10的接合片12的引线接合时,在将上层侧接线板20布置在下层侧接线板10上之前就用树脂70涂敷电子元件30的电极32。
如图1和2所示,半导体元件30的顶表面上的包含引线接合电极部分32的区域涂敷有树脂70。涂敷有树脂70的部分是通过填充树脂(例如环氧树脂)形成的。优选的,当形成涂敷有树脂70的部分时,包括由接合引线60形成的线环的顶端部分(即,最顶部)的预定部分与下层侧接线板10的接合片12之间的连接部分从树脂70暴露出来。因此,涂敷有树脂70的部分的高度尺寸和平面尺寸能被减小。这对于电子元件内置基底100的小型化是有用的。另外,下层侧接线板10的接合片12和接合引线60由金制成。不用担心连接部分因为被暴露而可能发生腐蚀,并且不用担心在使用化学制品(例如酸)的情况下损坏引线接合部分。
因此,使用耐化学制品的树脂70来涂敷半导体元件30的电极32。于是,甚至当使用强清洁溶液来清洁接线板之间时,也能保持电极32和接合引线60之间的电连接的可靠性。
此外,电极32和接合引线60之间的连接的机械强度能够被增强。因为用作保护材料的树脂70只涂盖包括电子元件30的电极32的最小范围(在高度和宽度方向上延伸),所以与根据现有技术通过传递模塑涂敷树脂的范围的高度和宽度方向上的尺寸相比,涂敷树脂70的范围的高度尺寸和宽度尺寸能被大大减小。
出于类似的原因,能够通过线环的高度确定下层侧接线板10和上层侧接线板20的相对表面之间的间隙。因此,能够降低每个焊球40的直径尺寸。通过使用这种较小直径的焊球40而能够减小电子元件内置基底100的厚度尺寸。此外,提供焊球40的布置间距能被缩窄。因此,能够减小电子元件内置基底100的平面面积。
另外,由于涂敷有树脂70的范围的宽度尺寸(即,平面面积)的减小,可在靠近电子元件30的位置布置焊球40。因此,整个电子元件内置基底100的面积能被进一步减小。
在使用用作保护材料的树脂70来覆盖整个接合引线60的情况下,略微阻碍了电子元件内置基底100的厚度尺寸和平面面积尺寸的减小。然而,这可以保护接合引线60免于变形和意外事件(例如,引线折断),直到用密封树脂50密封下层侧接线板10和上层侧接线板20之间的空隙。因此,通过引线接合的电连接的可靠性可被增强。
因此,在电子元件内置基底100中,包括电子元件30的电极32的最小范围被树脂70保护。因此,可将用作第二接线板的上层侧接线板20布置在用作第一接线板的下层侧接线板10上,而没有降低下层侧接线板10和电子元件30之间的电连接的可靠性。此外,电子元件内置基底100的厚度和面积可被极大地减小。虽然在本实施例中大部分接合引线60从树脂70突出,但接合引线60可被充分保护。这是因为密封树脂50被注入到下层侧接线板10和上层侧接线板20之间,使得接合引线60被密封树脂50密封。
(第二实施例)
图3为表示根据本发明第二实施例的电子元件内置基底的结构的横截面图。根据该实施例,电子元件内置基底100配置如下。也就是,在厚度方向上布置三个接线板10a、10b和10c。用作电子元件的半导体元件30a安装在接线板10a和10b之间。此外,用作电子元件的半导体元件30b安装在接线板10b和10c之间。半导体元件30a和30b之间通过引线接合。因此,接线板10a和10b通过焊球40彼此电连接。此外,接线板10b和10c也通过焊球40彼此电连接。如该图中所示,可将半导体元件30c和电路部件16安装或提供在布置于电子元件内置基底100的最顶部的接线板10c的顶表面上。虽然半导体元件30c被倒装连接至接线板10c的顶表面,如图3所示,但也可利用引线接合连接来代替倒装法连接。
半导体元件30a和30b通过引线接合连接而与接线板10a和10b电连接。至少,接合引线60与每个电子元件30a和30b的电极32之间的连接被填充来作为保护材料的树脂70所涂盖。
布置在接线板10c的顶表面上的电路部件16通过焊接而与之连接。底层填料树脂80被注入到半导体元件30c和接线板10c之间。
(第三实施例)
图4为表示根据本发明第三实施例的电子元件内置基底的结构的横截面图。
根据本实施例,半导体元件30b被安装在第一实施例的前述说明中所述的电子元件内置基底100的上层侧接线板20的顶表面上。半导体元件30b与上层侧接线板20引线接合。半导体元件30b用密封树脂50密封。
在本实施例中,在将半导体元件30b安装到上层侧接线板20的顶表面上并与之引线接合之后,用密封树脂50密封半导体元件30b。焊球40初始与上层侧接线板20的底表面接合(也就是说,可利用现有的BGA(球栅阵列)型半导体器件)。适当地可将初始制造成BGA型的半导体器件的上层侧接线板20布置在下层侧接线板10的顶表面上,其电极32被树脂70保护的半导体元件30a与所述下层侧接线板10引线接合。使焊球40回流。那么,下层侧接线板10和上层侧接线板20之间的电连接被建立起来。随后,将密封树脂50(例如,环氧树脂)注入到下层侧接线板10和上层侧接线板20之间以在它们之间密封。因此,就完成了图4中所示的电子元件内置基底100。
根据本实施例,已有的BGA型的半导体器件的接线板可被用作上层侧接线板20。因此,能够提供高密度电子元件内置基底100。
(第四实施例)
图5为表示根据本发明第四实施例的电子元件内置基底的结构的横截面图。更加具体地说,图5为表示通过将本发明应用于图14中所示的电子元件内置基底获得的电子元件内置基底的状态的示意图。在本实施例的下述说明中,使用指定了已经在第一实施例的说明中所述的构件的参考数字。因此,每个这种构件的说明被省略。
在根据本实施例的电子元件内置基底100中,第一半导体元件30a与第一层侧接线板10倒装连接。第二半导体元件30b被布置在第一半导体元件30a上。第二半导体元件30b的电极32b与下层侧接线板10的接合片12引线接合。第一半导体元件30a和第二半导体元件30b通过粘结剂彼此连接。
如图5所示,第一半导体元件30a通过由焊料制成的焊点36与下层侧接线板10倒装连接。随后,将底层填料树脂80注入到接线板10和20之间。那么,甚至在通过使用焊球40将接线板10和20彼此连接之后对所述基底进行清洁步骤的情况下,下层侧接线板10与第一半导体元件30a之间的电连接的可靠性也不会降低。在第二半导体元件30b的电极32b的材料是耐化学性能较低的铝片的情况下,类似于前述实施例,也需要用具有耐化学性的树脂70对电极32b进行涂敷。在本实施例中,包括了第二半导体元件30b的电极32b与接合引线60之间的连接部分的第二半导体元件30b的顶表面的一部分通过填充用作保护材料的树脂70来涂敷。根据填充树脂70的量,不但半导体元件30b的顶表面而且其侧面都可以用树脂70涂敷,如图5所示。
在这种情况下,通过暴露由接合引线60形成的线环的最顶部而能够减小树脂70在高度方向的尺寸,所述接合引线60与第二半导体元件30b的电极32b和下层侧接线板10的接合片12连接。这有助于减小电子元件内置基底100的厚度。
(第五实施例)
虽然在每个前述实施例的说明中已经说明了电子元件内置基底100,但除了电子元件内置基底100之外,还可将本发明应用于包含电子元件的PoP(Package-on-Package(组件堆叠))结构的电子元件组件200。图6为表示使用根据本发明的电子元件内置基底的PoP结构的电子元件组件的结构的横截面图。PoP结构的电子元件组件200是通过在厚度方向上布置已经在第四实施例的前述说明中描述的电子元件内置基底(即,半导体组件)100A和100B而形成的。
通过利用本实施例可大大减小电子组件的厚度尺寸和平面尺寸。而且,能够提供具有较高电连接可靠性的PoP结构的电子元件组件200。
(制造电子元件内置基底的方法)
下面,将说明制造根据第一实施例的电子元件内置基底100的方法。图7至11为表示在根据本发明的电子元件内置基底100的制造处理的步骤中,电子元件内置基底100的状态的剖面图。顺便提及,可利用已知方法作为在下层侧接线板10和上层侧接线板20上形成布线的方法。因此,这些方法的详细说明在这里被省略。
如图7所示,用作电子元件的半导体元件30被定位并放置在用作第一接线板的下层侧接线板10上。半导体元件30通过粘结剂与下层侧接线板10接合。在将半导体元件30放置在其上之后,通过接合引线60使半导体元件30的电极32与下层侧接线板10的接合片12彼此连接。半导体元件30和在下层侧接线板10上所形成的布线彼此电连接。通过将树脂70(例如,环氧树脂)填充到电极32来对其涂敷树脂70。与此同时使树脂70硬化。
接着,如图8所示,通过焊接使电路部件16与在下层侧接线板10上形成的布线的暴露部分连接。虽然已经通过引线接合连接将半导体元件30安装在下层侧接线板10上,但仍使用作为保护材料的树脂70来涂敷电极32。因此,当将电路部件16安装在下层侧接线板10上时,焊料和焊剂不会损坏电极32。也就是说,能够维持下层侧接线板10和半导体元件30之间的电连接的可靠性。
接着,如图9所示,其底表面与每个都具有铜心42的焊球40相连接的用作第二接线板的上层侧接线板20被定位并放置在下层侧接线板10的顶表面上。设置每个焊球40的直径尺寸使得相应铜心42的直径尺寸大于下层侧接线板10的顶表面的高度位置与接合引线60的线环的顶端表面(即,最顶部)的高度位置之间的间隙。
在将上层侧接线板20定位并放置在下层侧接线板10上之后,使焊球40回流。因此,覆盖铜心42的外围的焊料被熔化,使得下层侧接线板10和上层侧接线板20彼此电连接。一旦完成焊球40的回流,执行清洁操作以便除去残存在下层侧接线板10和上层侧接线板20之间的空间中的焊剂。有时,将酸用作清洁化学制剂。然而,半导体芯片30的电极32被用作保护材料的树脂70所涂盖。因此,半导体芯片30的电极32(由铝制成)与接合引线60之间的电连接可靠性可被保持在与将接合引线60连接到电极32时相同的等级。
接着,如图10所示,将密封树脂50注入到下层侧接线板10和上层侧接线板20之间。通过传递模塑法或利用毛细现象将树脂浇铸到其中的方法来将树脂50注入到其中。
因此,下层侧接线板10和上层侧接线板基底20之间的空间被密封树脂50填充。还未被作为保护材料的树脂70涂敷的接合引线60被密封树脂50保护。
一旦完成密封树脂50的注入,则由焊料等制成的焊点14连接至下层侧接线板10的底表面,如图11所示。因此,就完成了电子元件内置基底100。
在前述的说明中,已经基于实施例的说明详细说明了电子元件内置基底100和使用所述电子元件内置基底100的PoP结构的组件。然而,本发明并不局限于前述实施例。很显然,在不脱离本发明精神情况下所做出的各种修改也包括在本发明的技术范围中。
例如,虽然利用半导体元件作为电子元件30来说明了各实施例,但电子元件30并不局限于此。很明显,也能使用其它电子元件。
此外,如在第四实施例的前述说明中所述的,当在用作第一接线板的下层侧接线板10和用作第二接线板的上层侧接线板20之间的上-下方向布置多个电子元件30a和30b时,可通过引线接合代替倒装连接使下层侧电子元件(即,半导体元件)30a与下层侧接线板10连接。

Claims (6)

1.一种电子元件内置基底,包括:
至少两个接线板;
布置在所述两个接线板之间的电子元件;和
所述电子元件的一个电极,
所述电极与所述接线板中的至少一个电连接,所述接线板彼此电连接,并且所述接线板之间的空隙用树脂密封,其中
形成在所述接线板之一上的接合片通过接合引线与所述电子元件的一个电极电连接,并且
至少所述电子元件的电极与所述接合引线之间的连接部分用保护材料涂敷。
2.根据权利要求1所述的电子元件内置基底,其中:
在接合引线与接线板之一间的连接部分和由接合引线形成的线环的最顶部被暴露的状态下,用所述保护材料涂敷所述电子元件的电极与接合引线之间的连接部分。
3.根据权利要求1所述的电子元件内置基底,其中:
使用焊球来电连接所述接线板。
4.根据权利要求3所述的电子元件内置基底,其中:
所述焊球是通过用焊料涂敷球体的外表面而形成的包含中心的焊球,所述球体是由作为中心的导电体形成的。
5.一种制造电子元件内置基底的方法,包括步骤:
在第一接线板的预定部分处安装一个电子元件;
执行引线接合以通过接合引线使得在第一接线板上形成的接合片与所述电子元件的电极进行电连接;
用保护材料至少涂敷所述电子元件的电极与接合引线之间的一个连接部分;
布置所述第一接线板和一个第二接线板使得与所述第一接线板分开的第二接线板的一个侧表面面对所述第一接线板的一个表面,以及通过使焊球回流而使得第一接线板和第二接线板彼此电连接;
使所述焊球回流以清洁第一接线板和第二接线板之间的部分;和
密封第一接线板和第二接线板之间的部分。
6.根据权利要求5所述的用于制造电子元件内置基底的方法,其中:
在使用保护材料涂敷所述电子元件的电极与接合引线之间的连接部分的步骤中,
在接合引线与第一接线板的接合片之间的连接部分以及由接合引线形成的线环的最顶部被暴露的状态下,用所述保护材料涂敷所述电子元件的电极与接合引线之间的连接部分。
CNA2007103006828A 2006-12-19 2007-12-19 电子元件内置基底和制造电子元件内置基底的方法 Pending CN101207970A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006341004 2006-12-19
JP2006341004A JP4423285B2 (ja) 2006-12-19 2006-12-19 電子部品内蔵基板および電子部品内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
CN101207970A true CN101207970A (zh) 2008-06-25

Family

ID=39567740

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103006828A Pending CN101207970A (zh) 2006-12-19 2007-12-19 电子元件内置基底和制造电子元件内置基底的方法

Country Status (5)

Country Link
US (1) US8355262B2 (zh)
JP (1) JP4423285B2 (zh)
KR (1) KR101302640B1 (zh)
CN (1) CN101207970A (zh)
TW (1) TWI419300B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015154233A1 (en) * 2014-04-09 2015-10-15 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
CN107482002A (zh) * 2016-06-08 2017-12-15 三星电子株式会社 具有层叠封装结构的半导体组件及包括该组件的电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115380B2 (en) * 2008-08-14 2012-02-14 Global Oled Technology Llc Display device with chiplets
JP5352437B2 (ja) 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5589462B2 (ja) * 2010-03-16 2014-09-17 カシオ計算機株式会社 半導体装置及び半導体装置の製造方法
WO2012015085A1 (en) * 2010-07-30 2012-02-02 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
JP6124513B2 (ja) 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法
US9299650B1 (en) * 2013-09-25 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
KR102381428B1 (ko) * 2015-03-02 2022-04-01 삼성디스플레이 주식회사 표시 장치
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
FR3044864B1 (fr) * 2015-12-02 2018-01-12 Valeo Systemes De Controle Moteur Dispositif electrique et procede d'assemblage d'un tel dispositif electrique
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US11664300B2 (en) * 2019-12-26 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out packages and methods of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03295266A (ja) 1990-04-12 1991-12-26 Hitachi Ltd 高集積半導体装置
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
JP2000286380A (ja) 1999-03-30 2000-10-13 Nec Corp 半導体の実装構造および製造方法
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
JP3938071B2 (ja) 2003-02-27 2007-06-27 富士電機デバイステクノロジー株式会社 混成集積回路装置
JP2005311019A (ja) 2004-04-21 2005-11-04 Hitachi Ltd 半導体パワーモジュール
TWI316274B (en) * 2006-07-14 2009-10-21 Au Optronics Corp Method for fabricating thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015154233A1 (en) * 2014-04-09 2015-10-15 GM Global Technology Operations LLC Systems and methods for reinforced adhesive bonding
CN107482002A (zh) * 2016-06-08 2017-12-15 三星电子株式会社 具有层叠封装结构的半导体组件及包括该组件的电子设备

Also Published As

Publication number Publication date
KR101302640B1 (ko) 2013-09-05
KR20080057174A (ko) 2008-06-24
JP4423285B2 (ja) 2010-03-03
TWI419300B (zh) 2013-12-11
US20080174978A1 (en) 2008-07-24
JP2008153492A (ja) 2008-07-03
US8355262B2 (en) 2013-01-15
TW200828560A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
CN101207970A (zh) 电子元件内置基底和制造电子元件内置基底的方法
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
US7242081B1 (en) Stacked package structure
TWI581400B (zh) 層疊封裝及其形成方法
US12009343B1 (en) Stackable package and method
US9559043B2 (en) Multi-level leadframe with interconnect areas for soldering conductive bumps, multi-level package assembly and method for manufacturing the same
TWI466265B (zh) 積層型封裝體及其製造方法
CN104685622A (zh) Bva中介结构
CN101145545A (zh) 包括元件安装表面被树脂层涂覆的布线基板的半导体装置
KR20080020069A (ko) 반도체 패키지 및 그 제조방법
US7183652B2 (en) Electronic component and electronic configuration
CN109390306A (zh) 电子封装件
JP2008288489A (ja) チップ内蔵基板の製造方法
KR101417881B1 (ko) 전자 부품 내장 기판
JP4901458B2 (ja) 電子部品内蔵基板
KR101096330B1 (ko) 반도체 장치용 패키지
CN107342237B (zh) 制造半导体封装件的方法和制造PoP半导体装置的方法
CN100401517C (zh) 半导体装置
CN102412241A (zh) 半导体芯片封装件及其制造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR100617071B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US8878346B2 (en) Molded SiP package with reinforced solder columns
JP3659872B2 (ja) 半導体装置
CN102738101A (zh) 半导体立体封装构造
CN101540312A (zh) 堆栈式芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080625