CN101158804A - 用于形成精细图案的掩模及形成掩模的方法 - Google Patents
用于形成精细图案的掩模及形成掩模的方法 Download PDFInfo
- Publication number
- CN101158804A CN101158804A CNA2007100057156A CN200710005715A CN101158804A CN 101158804 A CN101158804 A CN 101158804A CN A2007100057156 A CNA2007100057156 A CN A2007100057156A CN 200710005715 A CN200710005715 A CN 200710005715A CN 101158804 A CN101158804 A CN 101158804A
- Authority
- CN
- China
- Prior art keywords
- pattern
- distance
- mask
- auxiliary
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10P76/4083—
-
- H10P76/4085—
-
- H10P76/4088—
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
在一种用于形成精细图案以将第一和第二图案从掩模完全地转移到接收物体上的掩模、以及一种形成所述掩模的方法中,所述掩模包括第一图案、第二图案和辅助图案。第一图案沿第一方向重复。第二图案排列在第一图案之间、与第一图案平行,并且具有第一宽度W1。辅助图案设置在第一图案和第二图案之间,并且沿第一方向与第二图案间隔第一距离D1。
Description
本申请要求2006年10月2日向韩国知识产权局递交的韩国专利申请No.10-2006-0097408的优先权,将其全部内容合并在此作为参考。
技术领域
本发明涉及一种用于制造半导体器件的掩模以及一种形成所述掩模的方法,具体地,涉及一种用于形成具有精细图案的半导体器件的掩模以及一种形成所述掩模的方法。
背景技术
随着高集成度的持续趋势,用于形成半导体器件的图案持续逐渐变得精细。因为用精细图案形成的单独器件的尺寸也持续减小,也必须减小所需图案的节距(即图案和图案之间的间隔或间隙的宽度)。然而,形成线条图案的设计规则的进一步减小一般受限于制造半导体器件时用于形成图案(例如,线条和间隔图案,在下文中称作线条图案)的光刻工艺的分辨率限制。
为克服光刻工艺的分辨率限制,已经提出了一种双构图方法。双构图可以以多种方式来实现,例如形成小尺寸隔板(spacer)的方法(在美国专利No.6,603,688中公开,将其合并在此作为参考)和自对准方法(在韩国专利申请No.10-2005-0032297中公开,将其合并在此作为参考)。
在双构图方法中,使用光刻工艺沿第一方向形成第一图案,使用除了光刻工艺之外的其他方法(例如,使用隔板或自对准方法)距第一图案预定的距离形成第二图案。然而,在此方法中,将掩模上的图案、尤其是第二图案实际地转移到物体上。
图1A和图1B是用于示出使用自对准方法的精细图案形成方法的剖面图,作为双构图方法的传统示例。这里,区域a和b是第二图案易于出现缺陷的区域,区域c是第二图案正常形成的区域。这里,缺陷指的是其中第二图案没有实际地正确转移到物体的区域。
参考图1A和图1B,在其上形成有刻蚀层12的半导体衬底10上重复地形成使用光刻工艺形成的第一掩模图案14。这里,第一掩模图案14用于形成刻蚀层12的第一掩模图案12a,如图1B所示。在包括第一掩模图案14的半导体衬底10上顺序地形成第一掩模层18和第二掩模层20。第一掩模层18形成为共形地均匀覆盖第一掩模图案14的顶面和侧面,并且优选地,形成为与区域c中的第一距离D1相对应的厚度。第二掩模层20共形地覆盖第一掩模层18至均匀厚度。这里,第二掩模层20可以由具有与第一掩模图案14相同刻蚀特性的材料形成。
接下来,使用湿法刻蚀来去除一部分第二掩模层20。结果,第二掩模图案20a残留在正常区域(即区域c)的凹入部分上。这里,第二掩模图案20a是用于形成双构图程序的第二图案的掩模。然而,在该示例中,没有在有缺陷的区域a和b上形成第二掩模图案20a,因为在有缺陷的区域a和b中通过湿法刻蚀完全地去除了第二掩模层20。
当在形成第二掩模图案20a之后执行各向异性刻蚀时,在第一掩模图案14的底部处形成第一图案12a,在正常区域c的第二掩模图案20a下面正确地形成第二图案16c。然而,在有缺陷的区域a和b上没有正确地形成第二掩模图案20a,并且因此,掩模上的第二图案16a和16b没有正确地转移到半导体衬底10上。
发明内容
本发明的实施例提出了一种用于形成精细图案的掩模,在双构图工艺中将掩模的第一和第二图案正确地转移到下层的物体上。
本发明的实施例还提出了一种用于形成精细图案的掩模的形成方法,在双构图工艺中将掩模的第一和第二图案正确地转移到下层的物体上。
根据本发明的一个方面,提出了一种用于形成精细图案的掩模,包括:第一图案,沿第一方向重复;第二图案,排列在第一图案之间、与第一图案平行,并且具有第一宽度W1;以及辅助图案,设置在第一图案和第二图案之间,并且沿第一方向与第二图案间隔第一距离D1。
辅助图案之间沿第一方向的第二距离D2可以是(W1+2×D1)。辅助图案可以是与第二图案隔离且间隔第一距离的第一辅助图案。第一辅助图案可以设置在与第二图案的其他区域上的一部分第二图案相距第一距离D1处。
第一辅助图案的第二宽度W2可以与第二图案的第一宽度W1相同。第一辅助图案可以形成部分地包围第二图案的半矩形形状。第一辅助图案的第二宽度W2可以与第二图案的第一宽度W1相同。
辅助图案可以是在第一图案和第二图案之间与第一图案相邻的、与第二图案间隔第一距离D1的第二辅助图案。第一图案和第二图案之间的距离可以大于第一距离D1且小于(W1+2×D1)。如果第一图案和第二图案之间的第三距离D3大于第一距离D1且小于(D1+W1),那么第二辅助图案的宽度W3小于第一距离D1。如果第一图案和第二图案之间的第三距离D3大于(D1+W1)且小于(W1+2×D1),那么第二辅助图案的宽度W3大于第一距离D1。
根据本发明的另一个方面,提出了一种用于形成精细图案的掩模的形成方法,所述方法包括:在掩模上沿第一方向重复地形成第一图案;形成第二图案,所述第二图案排列在第一图案之间、与第一图案平行,并且具有第一宽度W1;以及形成辅助图案,所述辅助图案设置在第一图案和第二图案之间,并且沿第一方向与第二图案间隔第一距离D1。
辅助图案之间沿第一方向的第二距离D2可以是(W1+2×D1)。辅助图案可以是与第二图案隔离且间隔第一距离D1的第一辅助图案。
形成第一辅助图案的步骤可以包括:在第二图案的至少一侧形成宽度与第一距离D1相等的第一材料层;在第一材料层的至少一侧形成宽度与第一宽度W1相等的第二材料层;以及去除第一距离D1的第一材料层,并且去除第二图案,以形成第一辅助图案。第二图案和第一图案之间的距离可以大于或等于第一辅助图案的宽度W2与第一距离D1的两倍的总和(W2+2×D1)。第一辅助图案可以与第二图案沿第二图案的周长间隔第一距离D1。第一辅助图案可以形成部分地包围第二图案的半矩形形状。所述方法还可以包括在形成第一辅助图案之后,在其初始位置处形成第二图案。
第一辅助图案的宽度W2可以与第二图案的宽度W1相同。第二图案和第一图案之间的距离可以大于或等于第二辅助图案的宽度W1与第一距离D1的两倍的总和(W1+2×D1)。
可选地,辅助图案可以是在第一图案和第二图案之间与第一图案相邻的、与第二图案间隔第一距离D1的第二辅助图案。
形成第二辅助图案的步骤可以包括:在第一图案和第二图案的至少一侧之间设置材料层;去除第一图案;以及去除宽度与距离D1相等的一部分材料层,并且去除第二图案,以形成第二辅助图案。第一图案和第二图案之间的距离可以大于第一距离D1且小于第一宽度W1与第一距离D1的两倍的总和(W1+2×D1)。第二辅助图案可以与第二图案间隔第一距离D1。如果第一图案和第二图案之间的第三距离D3大于第一距离D1且小于(D1+W1),那么第二辅助图案的宽度W3小于第一距离D1。如果第一图案和第二图案之间的第三距离D3大于(D1+W1)且小于(W1+2×D1),那么第二辅助图案的宽度W3大于第一距离D1。所述方法还可以包括在形成第二辅助图案之后,在其初始位置处形成第二图案。
附图说明
通过参考附图对本发明典型实施例的详细描述,本发明的以上和其他特征和优点将变得更加清楚,其中:
图1A和图1B是示出了根据双构图的传统示例、使用自对准方法的精细图案形成方法的剖面图;
图2是具有正常精细图案的掩模的平面图;
图3是根据本发明第一实施例、具有在包含第一缺陷的区域中形成的精细图案的平面图;
图4是根据本发明第一实施例、用于形成第一辅助图案的方法的流程图;
图5A至图5E是进一步描述图4方法的平面图;
图6是根据本发明第二实施例、具有在包含第二缺陷的区域中形成的精细图案的掩模的平面图;
图7是根据本发明第二实施例、用于形成第二辅助图案的方法的流程图;
图8A至图8E是进一步描述图7方法的平面图;以及
图9A和图9B是根据本发明实施例、示出了使用用于双构图的典型自对准方法的精细图案形成工艺的剖面图。
具体实施方式
现在将参考附图更加全面地描述本发明,附图中示出了本发明的典型实施例。然而,本发明可以具体实现为许多不同形式,并且不应该解释为局限于这里阐述的实施例;相反,提供这些实施例使得该公开全面且完整。图中相同的数字代表相同的元件,因此将省略它们的描述。
本发明实施例提出了一种用于通过双构图形成精细图案的掩模、以及一种形成所述掩模的方法。将精细图案分为通过光刻工艺形成的第一图案、以及在第一图案之间排列的第二图案,以便克服光刻工艺分辨率的限制。当将掩模上的精细图案转移到接收物体上时,如图1A所示,可能出现有缺陷的区域a和b以及正常区域c。本发明实施例涉及一种用于防止有缺陷区域a和b出现的掩模,以及一种形成此种掩模的方法。
在描述本发明实施例之前,将给出用于图1的以上示例的区域c的描述。图2是具有与以上示例的正常区域c相对应的精细图案的掩模100的平面图
参考图2,正常区域c中的精细图案包括:第一图案104,沿第一方向重复形成;以及第二图案102,在第一图案104之间形成。第一图案104是通过光刻工艺在接收物体上形成的图案。第二图案102具有第一宽度W1,与第一图案104间隔距离D1并且设定为与之平行。因此,在该示例中,在第二图案102两侧第一图案104之间的间隔距离是(W1+2×D1)。
现在将描述用于形成如图1A和图1B的以上称作有缺陷的区域a和b的精细图案的掩模。将在第一实施例中描述有缺陷的区域a(下文中称作第一缺陷),在第二实施例中描述有缺陷的区域b(下文中称作第二缺陷)。
第一实施例
图3是根据本发明第一实施例、具有在包含第一缺陷的区域中形成的精细图案的掩模200的平面图。
参考图3,掩模上存在的用于图案转移的对象包括第二图案202,所述第二图案202具有还没有转移的第一类型的缺陷。例如,假设第一图案210没有设置在距第二图案202的一侧(W2+2×D1)的距离。这里,W2是以下描述的第一辅助图案208的宽度。具体地,当第一图案210和第二图案202之间的距离等于或大于第一辅助图案的宽度W2与第一距离D1×2的总和即(W2+2×D1)时,可能出现此处称作“第一缺陷”的第一类型的缺陷。
第二图案202的宽度W1是可以使用光刻工艺形成的最小宽度。此外,在一个实施例中,第二图案的宽度W1可以与第一辅助图案208的宽度W2相同。第一辅助图案208与第二图案202间隔第一距离D1,并且独立地设置。下面将详细描述形成第一辅助图案208的方法。
图4是根据本发明第一实施例、用于形成第一辅助图案208的方法的流程图,以及图5A至图5E是用于进一步描述图4方法的平面图。首先,将描述线形第二图案202的形成。
参考图4和图5A,在步骤S10中,从掩模中选择具有第一缺陷、第一宽度W1的第二图案202。在该示例中,第一缺陷与参考图3的以上描述相同。当存在第一缺陷时,不会将掩模上的第二图案202正确地转移到接收物体上。可以将第二图案202设置为多种形式。即,当第二图案202是单独的、隔离的实体时,可以具有与其一部分分开第一距离D1的第一图案104(图2中),并且其剩余部分可以突出并且形成第一缺陷。
参考图4和图5B,在步骤S12中,在第二图案202的至少一侧形成具有与第一距离D1相等的宽度的第一材料层204。此外,如图5B所示,可以将第一材料层204形成为绕第二图案202的周长具有与第一距离D1相等的宽度。第一材料层204可以由诸如铬(Cr)之类的传统阻光材料形成。
参考图4和图5C,在步骤S14中,在第一材料层204的至少一侧进一步形成具有预定宽度(例如,第一宽度W1)的第二材料层206。如图5C所示,第二材料层206可选地可以形成为绕第一材料层204的周长具有与第一宽度W1相等的宽度。
参考图4和图5D,在步骤S16中,去除第二图案202和宽度为第一距离D1的第一材料层204,从而形成具有第二宽度W2的第一辅助图案208。因此,残留的第二材料层206可以是第一辅助图案208。即,第一辅助图案的宽度W2可以与第二图案的宽度W1相等。第一辅助图案208与具有第一缺陷的第二图案202间隔第一距离D1,使得将第一辅助图案208隔离。换句话说,第一辅助图案208没有附加到任意其他图案,并且从而被隔离。
第一辅助图案208之间的距离D2可以是(W1+2×D1)。第一辅助图案208可以形成为具有所示的一侧开口,以在半矩形周长之内建立内部空间。这里,所得到的第一辅助图案208的宽度W2可以与第一宽度W1相同。
参考图4和图5E,在步骤S18中,在形成第一辅助图案208之后,将已去除的第二图案202恢复到其初始位置。因此,第一辅助图案208与第二图案202间隔第一距离D1以单独地设置。
第二实施例
图6是根据本发明第二实施例、具有在包含第二缺陷的区域中形成的精细图案的掩模300的平面图。
参考图6,第一图案304设置在掩模上存在的第二图案302的至少一侧,但是所述第二图案302还没有被转移到接收物体。这里,当第一和第二图案304和302之间的间隔大于第一距离D1且小于第一宽度W1和第一距离D1×2(W1+2×D1)时,可能出现第二类型的缺陷(这里称作“第二缺陷”)。为了确保第二图案302之间的第一距离D1,将第二辅助图案310附加到第一图案304在第一图案304和第二图案302之间的部分处。第二图案302的宽度W1可以是通过光刻工艺可以形成的最小宽度。下面将详细描述形成第二辅助图案310的方法。
图7是根据本发明第二实施例、用于形成第二辅助图案(310)的方法的流程图;以及图8A至图8E是进一步描述图7方法的平面图。现在将描述线形第二图案302的形成。
参考图7和图8A,在步骤S20中,从掩模中选择具有第二缺陷的、第一宽度W1的第二图案302。第二缺陷是与参考图6所述相同的缺陷。当第二缺陷存在时,掩模上的第二图案302没有转移到接收物体。可以将第二图案设置为多种形式。即,当第二图案302是单独的实体时,可以采取与其一部分分开第一距离D1的第一图案104(图2中)的形式,并且其剩余部分可以形成第二缺陷。这里,第一图案304和第二图案302之间的距离D3大于第一距离D1。具体地,第三距离D3大于第一距离D1且小于(W1+2×D1)。
参考图7和图8B,在步骤S22中,用材料层306填充第二图案302的至少一侧与相邻第一图案304之间的间隙。此外,如图8B所示,材料层306可以填充第二图案302的两侧。材料层306的宽度可以与第一图案304与第二图案302之间的距离D3相同。
参考图7和图8C,在步骤S24中,去除第一图案304。因此,第二图案302和材料层306残留在掩模上。在第二图案302的至少一侧上残留的材料层306的宽度包括:宽度与第一距离D1相同的第一部分308;和宽度W3的第二部分310,宽度W3是随后形成的第二辅助图案310的宽度。
参考图7和图8D,在步骤S26中,去除第二图案302和材料层306中宽度与第一距离D1相同的第一部分310,形成第三宽度W3的第二辅助图案310。结果,第二辅助图案310与第二图案302的至少一侧间隔第一距离D1。第二辅助图案310的宽度W3可以由第一图案304和第二图案302之间的距离D3确定。即,如果D1<D3<(D1+W1),那么宽度W3小于第一距离D1;以及如果(D1+W1)<D3<(W1+2×D1),那么宽度W3大于第一距离D1。第二辅助图案310之间的距离D2可以是(W1+2×D1)。
参考图7和图8E,在步骤S28中,在形成第二辅助图案310之后,将第二图案302重新形成于其初始位置。因此,第二辅助图案310与第二图案302间隔第一距离D1,并且附加到第一图案304。
图9A和图9B是根据本发明实施例、示出了使用用于双构图的典型自对准方法的精细图案形成工艺的剖面图。这里,区域a和区域b分别是在其上转移第一辅助图案208和第二辅助图案310的区域,以及区域c是在其上形成正常第二图案的区域。
参考图9A和图9B,在其上形成有刻蚀层402的半导体衬底400上,通过光刻工艺重复地形成第一掩模图案404。这里,第一掩模图案404用于形成上述双构图程序的第一图案410(图9B中)。在其上形成有第一掩模图案404的半导体衬底400上形成第一掩模层406和第二掩模层408。第一掩模层406共形地覆盖第一掩模图案404的上面和侧面,具有第一距离D1的均匀厚度。第二掩模层408共形地覆盖第一掩模层406,具有均匀厚度。这里,第二掩模层408可以包括具有与第一掩模图案404相同刻蚀特性的材料。
接着,使用湿法刻蚀去除一部分第二掩模层408。第二掩模图案408a残留在正常区域c中的第二掩模层408的凹入部分中。这里,第二掩模图案408a是用于形成双构图程序的第二图案的掩模,并且在正常区域c中形成正常第二图案412c,如参考图2所述。
此外,将第一辅助图案208设置为在有缺陷的区域a中、与间隔第一距离D1的第二图案412相邻。因此,在第二掩模层408的凹入区域中通过湿法刻蚀正确地形成第二掩模图案408a。将第二辅助图案310形成为在有缺陷的区域b上、与第二图案412相邻,其间具有第一距离D1。因此,在第二掩模层408的凹入区域上通过湿法刻蚀正确地形成第二掩模图案408a。
由于第二掩模图案408a正确地形成,当执行各向异性刻蚀时,在第一掩模图案404下面正确地形成第一图案410,以在第二掩模图案408a下面正确地形成第二图案412a、412b和412c。因此,在包括另外地有缺陷区域a和b的半导体衬底400的整个区域上形成所需第二图案。
根据如上所述的本发明,在用于形成精细图案的掩模、以及形成掩模的方法中,形成可以将第一和第二图案分开第一距离D1的辅助图案,使得在双构图工艺中,可以将掩模上的第一和第二图案正确地转移到衬底上的下层接收物体上。
尽管已经参考本发明的典型实施例,具体示出和描述了本发明,但本领域普通技术人员应当理解,在不脱离所附权利要求所限定的本发明的精神和范围的情况下,可以对这些实施例进行形式和细节上的多种改变。
Claims (28)
1.一种用于形成精细图案的掩模,包括:
第一图案,沿第一方向重复;
第二图案,排列在第一图案之间、与第一图案平行,并且具有第一宽度W1;以及
辅助图案,设置在第一图案和第二图案之间,并且沿第一方向与第二图案间隔第一距离D1。
2.如权利要求1所述的掩模,其中,辅助图案之间沿第一方向的第二距离D2是(W1+2×D1)。
3.如权利要求1所述的掩模,其中,辅助图案是与第二图案隔离且间隔第一距离的第一辅助图案。
4.如权利要求3所述的掩模,其中,第一辅助图案设置在与第二图案的其他区域上的一部分第二图案相距第一距离D1处。
5.如权利要求3所述的掩模,其中,第一辅助图案的第二宽度W2与第二图案的第一宽度W1相同。
6.如权利要求3所述的掩模,其中,第一辅助图案形成部分地包围第二图案的半矩形形状。
7.如权利要求6所述的掩模,其中,第一辅助图案的第二宽度W2与第二图案的第一宽度W1相同。
8.如权利要求1所述的掩模,其中,辅助图案是在第一图案和第二图案之间与第一图案相邻的、与第二图案间隔第一距离D1的第二辅助图案。
9.如权利要求8所述的掩模,其中,第一图案和第二图案之间的距离大于第一距离D1且小于(W1+2×D1)。
10.如权利要求8所述的掩模,其中,如果第一图案和第二图案之间的第三距离D3大于第一距离D1且小于(D1+W1),那么第二辅助图案的宽度W3小于第一距离D1。
11.如权利要求8所述的掩模,其中,如果第一图案和第二图案之间的第三距离D3大于(D1+W1)且小于(W1+2×D1),那么第二辅助图案的宽度W3大于第一距离D1。
12.一种用于形成精细图案的掩模的形成方法,所述方法包括:
在掩模上沿第一方向重复地形成第一图案;
形成第二图案,所述第二图案排列在第一图案之间、与第一图案平行,并且具有第一宽度W1;以及
形成辅助图案,所述辅助图案设置在第一图案和第二图案之间,并且沿第一方向与第二图案间隔第一距离D1。
13.如权利要求12所述的方法,其中,辅助图案之间沿第一方向的第二距离D2是(W1+2×D1)。
14.如权利要求12所述的方法,其中,辅助图案是与第二图案隔离且间隔第一距离D1的第一辅助图案。
15.如权利要求14所述的方法,其中,形成第一辅助图案的步骤包括:
在第二图案的至少一侧形成宽度与第一距离D1相等的第一材料层;
在第一材料层的至少一侧形成与宽度第一宽度W1相等的第二材料层;以及
去除第一距离D1的第一材料层,并且去除第二图案,以形成第一辅助图案。
16.如权利要求15所述的方法,其中,第二图案和第一图案之间的距离大于或等于第一辅助图案的宽度W2与第一距离D1的两倍的总和(W2+2×D1)。
17.如权利要求15所述的方法,其中,第一辅助图案与第二图案沿第二图案的周长间隔第一距离D1。
18.如权利要求15所述的方法,其中,第一辅助图案形成部分地包围第二图案的半矩形形状。
19.如权利要求15所述的方法,还包括:在形成第一辅助图案之后,在其初始位置处形成第二图案。
20.如权利要求15所述的方法,其中,第一辅助图案的宽度W2与第二图案的宽度W1相同。
21.如权利要求20所述的方法,其中,第二图案和第一图案之间的距离大于或等于第二辅助图案的宽度W1与第一距离D1的两倍的总和(W1+2×D1)。
22.如权利要求12所述的方法,其中,辅助图案是在第一图案和第二图案之间与第一图案相邻的、与第二图案间隔第一距离D1的第二辅助图案。
23.如权利要求22所述的方法,其中,形成第二辅助图案的步骤包括:
在第一图案和第二图案的至少一侧之间设置材料层;
去除第一图案;以及
去除宽度与距离D1相等的一部分材料层,并且去除第二图案,以形成第二辅助图案。
24.如权利要求23所述的方法,其中,第一图案和第二图案之间的距离大于第一距离D1且小于第一宽度W1与第一距离D1的两倍的总和(W1+2×D1)。
25.如权利要求22所述的方法,其中,第二辅助图案与第二图案间隔第一距离D1。
26.如权利要求23所述的方法,其中,如果第一图案和第二图案之间的第三距离D3大于第一距离D1且小于(D1+W1),那么第二辅助图案的宽度W3小于第一距离D1。
27.如权利要求23所述的方法,其中,如果第一图案和第二图案之间的第三距离D3大于(D1+W1)且小于(W1+2×D1),那么第二辅助图案的宽度W3大于第一距离D1。
28.如权利要求22所述的方法,还包括:在形成第二辅助图案之后,在其初始位置处形成第二图案。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0097408 | 2006-10-02 | ||
| KR1020060097408A KR100817064B1 (ko) | 2006-10-02 | 2006-10-02 | 미세패턴을 형성하기 위한 마스크 및 그 형성방법 |
| KR1020060097408 | 2006-10-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101158804A true CN101158804A (zh) | 2008-04-09 |
| CN101158804B CN101158804B (zh) | 2013-01-02 |
Family
ID=39262492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100057156A Active CN101158804B (zh) | 2006-10-02 | 2007-02-13 | 用于形成精细图案的掩模及形成掩模的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7536671B2 (zh) |
| JP (1) | JP5580510B2 (zh) |
| KR (1) | KR100817064B1 (zh) |
| CN (1) | CN101158804B (zh) |
| TW (1) | TW200817831A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051257A (zh) * | 2013-03-15 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 用于集成电路设计的间隔蚀刻工艺 |
| CN105573045A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 光掩膜、半导体器件的制作方法及半导体器件 |
| CN113064321A (zh) * | 2021-03-26 | 2021-07-02 | 福建省晋华集成电路有限公司 | 一种掩模板的制备方法、存储介质以及设备 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934836B1 (ko) * | 2008-06-19 | 2009-12-31 | 주식회사 하이닉스반도체 | 반도체소자의 미세패턴 형성방법 |
| NL2006655A (en) * | 2010-06-28 | 2011-12-29 | Asml Netherlands Bv | Multiple patterning lithography using spacer and self-aligned assist patterns. |
| KR102185281B1 (ko) * | 2014-01-09 | 2020-12-01 | 삼성전자 주식회사 | 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3249317B2 (ja) * | 1994-12-12 | 2002-01-21 | 富士通株式会社 | パターン作成方法 |
| JP2877200B2 (ja) * | 1995-06-29 | 1999-03-31 | 日本電気株式会社 | 露光用フォトマスクおよびその製造方法 |
| JPH10312994A (ja) * | 1997-05-12 | 1998-11-24 | Sony Corp | 半導体装置の製造方法 |
| JPH10326006A (ja) * | 1997-05-26 | 1998-12-08 | Sony Corp | パターンの形成方法 |
| US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| JP2001273788A (ja) | 2000-03-29 | 2001-10-05 | Hitachi Ltd | 半導体記憶装置 |
| JP2001312045A (ja) * | 2000-05-02 | 2001-11-09 | Sharp Corp | マスクの形成方法 |
| KR100354440B1 (ko) | 2000-12-04 | 2002-09-28 | 삼성전자 주식회사 | 반도체 장치의 패턴 형성 방법 |
| JP2002203905A (ja) * | 2000-12-28 | 2002-07-19 | Mitsubishi Electric Corp | レイアウト設計装置、レイアウト設計方法および半導体装置 |
| JP3406302B2 (ja) | 2001-01-16 | 2003-05-12 | 株式会社半導体先端テクノロジーズ | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 |
| JP2002324743A (ja) * | 2001-04-24 | 2002-11-08 | Canon Inc | 露光方法及び装置 |
| JP2003017390A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | パターン形成方法及びパターン形成に用いるマスク |
| JP2003168640A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4472232B2 (ja) * | 2002-06-03 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
| AU2003274370A1 (en) * | 2002-06-07 | 2003-12-22 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
| JP4182199B2 (ja) * | 2002-06-28 | 2008-11-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体設計装置 |
| JP2004341064A (ja) * | 2003-05-13 | 2004-12-02 | Sharp Corp | 露光用マスクパターンの作成方法および露光用マスクと、それを用いた半導体装置の製造方法 |
| JP4620942B2 (ja) * | 2003-08-21 | 2011-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク |
| JP3993545B2 (ja) * | 2003-09-04 | 2007-10-17 | 株式会社東芝 | パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法 |
| JP4599048B2 (ja) * | 2003-10-02 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
| TWI235415B (en) * | 2003-12-17 | 2005-07-01 | Macronix Int Co Ltd | Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices |
| KR100602489B1 (ko) * | 2003-12-31 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 미세 패턴 형성 방법 |
| KR100598497B1 (ko) * | 2003-12-31 | 2006-07-10 | 동부일렉트로닉스 주식회사 | 이중 노광 패턴 형성 방법 |
| JP4229857B2 (ja) * | 2004-02-26 | 2009-02-25 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| CN1673867A (zh) * | 2004-03-26 | 2005-09-28 | 南亚科技股份有限公司 | 提高曝光直线的标准影像对数斜率的方法 |
| JP4248451B2 (ja) * | 2004-06-11 | 2009-04-02 | パナソニック株式会社 | 半導体装置およびそのレイアウト設計方法 |
| US8304180B2 (en) * | 2004-09-14 | 2012-11-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| KR100586549B1 (ko) * | 2004-12-02 | 2006-06-08 | 주식회사 하이닉스반도체 | 포토 마스크 및 이를 이용한 패턴 제조 방법 |
| KR100672998B1 (ko) * | 2005-02-14 | 2007-01-24 | 삼성전자주식회사 | 불휘발성 메모리 소자, 그 구동 방법 및 형성 방법 |
| JP4634849B2 (ja) * | 2005-04-12 | 2011-02-16 | 株式会社東芝 | 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法 |
| JP4389222B2 (ja) * | 2005-05-02 | 2009-12-24 | エルピーダメモリ株式会社 | マスクデータ作成方法 |
| JP4961750B2 (ja) * | 2006-01-16 | 2012-06-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び露光方法 |
| JP4791198B2 (ja) * | 2006-02-03 | 2011-10-12 | パナソニック株式会社 | フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法 |
| JP4817912B2 (ja) * | 2006-03-23 | 2011-11-16 | 富士通セミコンダクター株式会社 | レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体 |
-
2006
- 2006-10-02 KR KR1020060097408A patent/KR100817064B1/ko active Active
- 2006-10-31 US US11/590,352 patent/US7536671B2/en active Active
-
2007
- 2007-02-13 CN CN2007100057156A patent/CN101158804B/zh active Active
- 2007-07-17 TW TW096126067A patent/TW200817831A/zh unknown
- 2007-08-20 JP JP2007214022A patent/JP5580510B2/ja active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051257A (zh) * | 2013-03-15 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 用于集成电路设计的间隔蚀刻工艺 |
| CN105573045A (zh) * | 2014-10-17 | 2016-05-11 | 中芯国际集成电路制造(上海)有限公司 | 光掩膜、半导体器件的制作方法及半导体器件 |
| CN105573045B (zh) * | 2014-10-17 | 2020-03-06 | 中芯国际集成电路制造(上海)有限公司 | 光掩膜、半导体器件的制作方法及半导体器件 |
| CN113064321A (zh) * | 2021-03-26 | 2021-07-02 | 福建省晋华集成电路有限公司 | 一种掩模板的制备方法、存储介质以及设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100817064B1 (ko) | 2008-03-27 |
| US20080082953A1 (en) | 2008-04-03 |
| CN101158804B (zh) | 2013-01-02 |
| TW200817831A (en) | 2008-04-16 |
| JP5580510B2 (ja) | 2014-08-27 |
| US7536671B2 (en) | 2009-05-19 |
| JP2008090286A (ja) | 2008-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8790851B2 (en) | Mask and method for fabricating semiconductor device | |
| US20110006401A1 (en) | Method and system for combining photomasks to form semiconductor devices | |
| US7887996B2 (en) | Method of pattern transfer | |
| CN101158804A (zh) | 用于形成精细图案的掩模及形成掩模的方法 | |
| JP2007081403A (ja) | 半導体素子の微細パターン形成方法 | |
| US20100227444A1 (en) | Mask, method for manufacturing the same, and method for manufacturing semiconductor device | |
| CN110850677A (zh) | 光刻层掩膜版的制备方法、离子注入方法 | |
| KR101061316B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| US7939225B2 (en) | Mask for controlling line end shortening and corner rounding arising from proximity effects | |
| US7820345B2 (en) | Exposure mask and a method of making a semiconductor device using the mask | |
| US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
| KR101216242B1 (ko) | 슬릿형 하프톤 패턴을 이용한 포토 마스크 제조 방법 및 이를 이용하여 제조된 포토 마스크 | |
| US7316872B2 (en) | Etching bias reduction | |
| US20070105053A1 (en) | Method of manufacturing semiconductor device | |
| KR100755074B1 (ko) | 포토마스크 및 제조 방법 | |
| US8057987B2 (en) | Patterning method of semiconductor device | |
| US7687206B2 (en) | Mask pattern and method for forming the same | |
| KR100462887B1 (ko) | 필드 게이트 이미지의 폭을 보강하는 위상 에지 위상 변이마스크 및 제조방법 | |
| KR100367744B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| TWI573249B (zh) | 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件 | |
| KR101069435B1 (ko) | 반도체소자의 컨택홀 형성을 위한 포토마스크 | |
| JP2005259991A (ja) | パターン形成方法 | |
| US20080182181A1 (en) | Mask pattern of semiconductor device and manufacturing method thereof | |
| KR20100034621A (ko) | 보조 패턴을 구비하는 포토마스크 및 그 제조방법 | |
| KR20070079536A (ko) | 반도체 소자의 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |