JP2003017390A - パターン形成方法及びパターン形成に用いるマスク - Google Patents
パターン形成方法及びパターン形成に用いるマスクInfo
- Publication number
- JP2003017390A JP2003017390A JP2001199647A JP2001199647A JP2003017390A JP 2003017390 A JP2003017390 A JP 2003017390A JP 2001199647 A JP2001199647 A JP 2001199647A JP 2001199647 A JP2001199647 A JP 2001199647A JP 2003017390 A JP2003017390 A JP 2003017390A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- distance
- main
- dummy
- max
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/926—Dummy metallization
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 孤立したパターンにおけるエッチングプロセ
スに起因する寸法変化を補正する。 【解決手段】 本発明は、エッチング変換差の許容値を
決定し、この決定されたエッチング変換差におけるパタ
ーン間の最大距離Ｘｍａｘを求める工程と、ゲートパタ
ーン間の距離ＸＧ−Ｇを最大距離Ｘｍａｘ以下となるよ
うにゲートパターンを配置することによって、又はゲー
トパターンとダミーパターンとの間の距離ＸＧ−Ｄを最
大距離Ｘｍａｘ以下となるようにゲートパターン及びダ
ミーパターンを配置することによって、設計レイアウト
を作成する工程と、この設計レイアウトに基づいて、マ
スクの設計データの変換を行う工程と、この変換された
設計データを用いて、リソグラフィ及びエッチングによ
りゲートパターンの形成を行う工程とを含む。
スに起因する寸法変化を補正する。 【解決手段】 本発明は、エッチング変換差の許容値を
決定し、この決定されたエッチング変換差におけるパタ
ーン間の最大距離Ｘｍａｘを求める工程と、ゲートパタ
ーン間の距離ＸＧ−Ｇを最大距離Ｘｍａｘ以下となるよ
うにゲートパターンを配置することによって、又はゲー
トパターンとダミーパターンとの間の距離ＸＧ−Ｄを最
大距離Ｘｍａｘ以下となるようにゲートパターン及びダ
ミーパターンを配置することによって、設計レイアウト
を作成する工程と、この設計レイアウトに基づいて、マ
スクの設計データの変換を行う工程と、この変換された
設計データを用いて、リソグラフィ及びエッチングによ
りゲートパターンの形成を行う工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、パターン形成方法
及びパターン形成に用いるマスクに関する。
及びパターン形成に用いるマスクに関する。
【０００２】
【従来の技術】近年、半導体製造技術の進歩は非常に目
覚しく、最小加工寸法が０．１８μｍサイズの半導体が
量産されている。このような微細化は、マスクプロセス
技術、光リソグラフィ技術、及びエッチング技術等のよ
うな微細パターン形成技術の飛躍的な進歩により実現さ
れている。
覚しく、最小加工寸法が０．１８μｍサイズの半導体が
量産されている。このような微細化は、マスクプロセス
技術、光リソグラフィ技術、及びエッチング技術等のよ
うな微細パターン形成技術の飛躍的な進歩により実現さ
れている。
【０００３】パターンサイズが十分に大きな時代では、
所望のＬＳＩパターンの平面形状をそのまま設計パター
ンとしてウエハ上に描き、その設計パターンに忠実なマ
スクパターンを作成し、そのマスクパターンを投影光学
系によってウエハ上に転写し、下地をエッチングする。
これにより、ほぼ設計パターン通りの所望のＬＳＩパタ
ーンがウエハ上に形成できた。
所望のＬＳＩパターンの平面形状をそのまま設計パター
ンとしてウエハ上に描き、その設計パターンに忠実なマ
スクパターンを作成し、そのマスクパターンを投影光学
系によってウエハ上に転写し、下地をエッチングする。
これにより、ほぼ設計パターン通りの所望のＬＳＩパタ
ーンがウエハ上に形成できた。
【０００４】しかし、パターンの微細化が進むにつれ
て、各プロセスでパターンを忠実に形成することが困難
になってきており、最終的な仕上りパターンが設計パタ
ーン通りにならないという問題が生じてきた。特に、微
細加工を達成するために最も重要なリソグラフィ及びエ
ッチングプロセスにおいては、所望パターンの周辺に配
置された他のパターンレイアウト、すなわち周辺のパタ
ーン環境が、その所望パターンの寸法精度に大きく影響
を及ぼす。
て、各プロセスでパターンを忠実に形成することが困難
になってきており、最終的な仕上りパターンが設計パタ
ーン通りにならないという問題が生じてきた。特に、微
細加工を達成するために最も重要なリソグラフィ及びエ
ッチングプロセスにおいては、所望パターンの周辺に配
置された他のパターンレイアウト、すなわち周辺のパタ
ーン環境が、その所望パターンの寸法精度に大きく影響
を及ぼす。
【０００５】そこで、この影響を低減させるために、加
工後の寸法が所望パターンに形成されるように、予め設
計パターンにダミーパターンを付加する光近接効果補正
（ＯＰＣ：Optical Proximity Correction）技術、プロ
セス近接効果補正（ＰＰＣ：Process Proximity Correc
tion）技術等が特開平０９−３１９０６７号公報等で報
告されている。ここで、ＯＰＣ技術とは、リソグラフィ
プロセスで生じる寸法変動をパターンで補正する技術を
いう。ＰＰＣ技術とは、リソグラフィプロセスで生じる
寸法変動のみならず、マスク及びエッチングプロセスで
生じる寸法変動も合わせて、パターンで補正する技術を
いう。
工後の寸法が所望パターンに形成されるように、予め設
計パターンにダミーパターンを付加する光近接効果補正
（ＯＰＣ：Optical Proximity Correction）技術、プロ
セス近接効果補正（ＰＰＣ：Process Proximity Correc
tion）技術等が特開平０９−３１９０６７号公報等で報
告されている。ここで、ＯＰＣ技術とは、リソグラフィ
プロセスで生じる寸法変動をパターンで補正する技術を
いう。ＰＰＣ技術とは、リソグラフィプロセスで生じる
寸法変動のみならず、マスク及びエッチングプロセスで
生じる寸法変動も合わせて、パターンで補正する技術を
いう。
【０００６】このようなＯＰＣ技術を用いれば、リソグ
ラフィプロセスにおけるパターン環境に起因する加工変
換差（レジスト寸法から設計寸法を差し引いたもの）を
小さく抑えることは可能であった。しかし、ＰＰＣ技術
を用いても、エッチングプロセスにおけるパターン環境
に起因する加工変換差（エッチング後の寸法からレジス
ト寸法を差し引いたもの）を完全に抑えることができな
い場合があった。このエッチングプロセスによる加工変
換差は、大きく分けて２つの要因によって生じていた。
ラフィプロセスにおけるパターン環境に起因する加工変
換差（レジスト寸法から設計寸法を差し引いたもの）を
小さく抑えることは可能であった。しかし、ＰＰＣ技術
を用いても、エッチングプロセスにおけるパターン環境
に起因する加工変換差（エッチング後の寸法からレジス
ト寸法を差し引いたもの）を完全に抑えることができな
い場合があった。このエッチングプロセスによる加工変
換差は、大きく分けて２つの要因によって生じていた。
【０００７】１つめは、チップ全体の領域、又は加工し
たい最小パターン寸法の数百倍程度の広い領域におい
て、エッチングされる面積により生じる加工変換差があ
る。エッチングされる面積を調整するために主パターン
とは異なるダミーパターンを配置する例としては、特開
平２−２３６５４９号公報、特開平３−１８００４１号
公報、特開平４−１３０７０９号公報等に開示されてい
る。これらの公知例は、エッチングされる面積をチップ
面内でできる限り均一にするために、加工したいパター
ンの周囲にダミーパターンを形成するものである。ここ
で、特開平３−１８００４１号公報は、素子分離領域上
にのみダミーパターンを配置する方法であり、特開平４
−１３０７０９号公報は、孤立したパターン周辺にダミ
ーパターンを配置する方法である。
たい最小パターン寸法の数百倍程度の広い領域におい
て、エッチングされる面積により生じる加工変換差があ
る。エッチングされる面積を調整するために主パターン
とは異なるダミーパターンを配置する例としては、特開
平２−２３６５４９号公報、特開平３−１８００４１号
公報、特開平４−１３０７０９号公報等に開示されてい
る。これらの公知例は、エッチングされる面積をチップ
面内でできる限り均一にするために、加工したいパター
ンの周囲にダミーパターンを形成するものである。ここ
で、特開平３−１８００４１号公報は、素子分離領域上
にのみダミーパターンを配置する方法であり、特開平４
−１３０７０９号公報は、孤立したパターン周辺にダミ
ーパターンを配置する方法である。
【０００８】２つめは、加工したいパターンとその近隣
パターンとの間隔によってのみ生じるエッチング加工変
換差がある。具体的には、パターンが孤立して配置され
ているときに、そのパターンのエッチング後の加工寸法
が、リソグラフィプロセス後のレジスト寸法よりも太く
なってしまうものである。この変換差を低減させるため
には、エッチングプロセスで生じる変換差を考慮しなが
ら、リソグラフィプロセスにより形成されるレジスト寸
法を、所望寸法よりも細く形成しなければならない。し
かし、リソグラフィプロセスで確保できるプロセスマー
ジンも非常に小さくなっており、所望寸法より細いレジ
ストパターンを形成し、かつ必要なプロセスマージンを
確保することは非常に困難となっている。つまり、ＰＰ
Ｃ技術を用いても、孤立したパターンにおけるエッチン
グプロセスに起因する寸法太りを補正することは非常に
困難であった。
パターンとの間隔によってのみ生じるエッチング加工変
換差がある。具体的には、パターンが孤立して配置され
ているときに、そのパターンのエッチング後の加工寸法
が、リソグラフィプロセス後のレジスト寸法よりも太く
なってしまうものである。この変換差を低減させるため
には、エッチングプロセスで生じる変換差を考慮しなが
ら、リソグラフィプロセスにより形成されるレジスト寸
法を、所望寸法よりも細く形成しなければならない。し
かし、リソグラフィプロセスで確保できるプロセスマー
ジンも非常に小さくなっており、所望寸法より細いレジ
ストパターンを形成し、かつ必要なプロセスマージンを
確保することは非常に困難となっている。つまり、ＰＰ
Ｃ技術を用いても、孤立したパターンにおけるエッチン
グプロセスに起因する寸法太りを補正することは非常に
困難であった。
【０００９】
【発明が解決しようとする課題】本発明は上記課題を解
決するためになされたものであり、その目的とするとこ
ろは、孤立したパターンにおけるエッチングプロセスに
起因する寸法変化を補正することが可能なパターン形成
方法及びパターン形成に用いるマスクを提供することに
ある。
決するためになされたものであり、その目的とするとこ
ろは、孤立したパターンにおけるエッチングプロセスに
起因する寸法変化を補正することが可能なパターン形成
方法及びパターン形成に用いるマスクを提供することに
ある。
【００１０】
【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。
成するために以下に示す手段を用いている。
【００１１】本発明の第１の視点によるパターン形成方
法は、エッチング変換差の許容値を決定する工程と、決
定された前記エッチング変換差を生じさせるパターン間
の最大距離Ｘｍａｘを求める工程と、主パターン間の距
離ＸＧ−Ｇを前記最大距離Ｘ ｍａｘ以下となるように前
記主パターンを配置することによって、又は前記主パタ
ーンとダミーパターンとの間の距離ＸＧ−Ｄを前記最大
距離Ｘｍａｘ以下となるように前記主パターン及び前記
ダミーパターンを配置することによって、設計レイアウ
トを作成する工程と、前記設計レイアウトに基づいて、
設計データの変換を行う工程と、変換された前記設計デ
ータを用いて、前記主パターン及び前記ダミーパターン
を形成する工程とを含むことを特徴とする。
法は、エッチング変換差の許容値を決定する工程と、決
定された前記エッチング変換差を生じさせるパターン間
の最大距離Ｘｍａｘを求める工程と、主パターン間の距
離ＸＧ−Ｇを前記最大距離Ｘ ｍａｘ以下となるように前
記主パターンを配置することによって、又は前記主パタ
ーンとダミーパターンとの間の距離ＸＧ−Ｄを前記最大
距離Ｘｍａｘ以下となるように前記主パターン及び前記
ダミーパターンを配置することによって、設計レイアウ
トを作成する工程と、前記設計レイアウトに基づいて、
設計データの変換を行う工程と、変換された前記設計デ
ータを用いて、前記主パターン及び前記ダミーパターン
を形成する工程とを含むことを特徴とする。
【００１２】本発明の第２の視点によるパターン形成方
法は、エッチング変換差の許容値を決定する工程と、決
定された前記エッチング変換差を生じさせるパターン間
の最大距離Ｘｍａｘを求める工程と、素子領域間の距離
Ａを決定し、前記距離Ａに応じて、主パターンと前記素
子領域の端部との間の距離Ｂを第１の規定値以下となる
ように決定することにより、設計レイアウトを作成する
工程と、前記距離Ａが第２の規定値以上の場合は、ダミ
ーパターンの幅ＷＤを決定し、前記設計レイアウト、前
記ダミーパターンの幅ＷＤ及び前記最大距離Ｘｍａｘ以
下となる前記主パターンとダミーパターンとの間の距離
ＸＧ−Ｄを考慮して設計データの変換を行い、前記距離
Ａが前記第２の規定値以下の場合は、前記設計レイアウ
ト及び前記最大距離Ｘｍａｘ以下となる前記主パターン
間の距離ＸＧ−Ｇを考慮して設計データの変換を行う工
程と、変換された前記設計データを用いて、前記主パタ
ーン及び前記ダミーパターンを形成する工程とを含むこ
とを特徴とする。
法は、エッチング変換差の許容値を決定する工程と、決
定された前記エッチング変換差を生じさせるパターン間
の最大距離Ｘｍａｘを求める工程と、素子領域間の距離
Ａを決定し、前記距離Ａに応じて、主パターンと前記素
子領域の端部との間の距離Ｂを第１の規定値以下となる
ように決定することにより、設計レイアウトを作成する
工程と、前記距離Ａが第２の規定値以上の場合は、ダミ
ーパターンの幅ＷＤを決定し、前記設計レイアウト、前
記ダミーパターンの幅ＷＤ及び前記最大距離Ｘｍａｘ以
下となる前記主パターンとダミーパターンとの間の距離
ＸＧ−Ｄを考慮して設計データの変換を行い、前記距離
Ａが前記第２の規定値以下の場合は、前記設計レイアウ
ト及び前記最大距離Ｘｍａｘ以下となる前記主パターン
間の距離ＸＧ−Ｇを考慮して設計データの変換を行う工
程と、変換された前記設計データを用いて、前記主パタ
ーン及び前記ダミーパターンを形成する工程とを含むこ
とを特徴とする。
【００１３】ここで、前記第１の規定値は、前記素子領
域内のコンタクトの大きさと、前記コンタクトと前記素
子領域内の拡散層との合わせずれ量と、前記コンタクト
と前記主パターンとの合わせずれ量との和である。前記
第２の規定値は、前記ダミーパターンの幅Ｗと、前記素
子領域内の拡散層と前記主パターンとの合わせずれ量と
の和である。
域内のコンタクトの大きさと、前記コンタクトと前記素
子領域内の拡散層との合わせずれ量と、前記コンタクト
と前記主パターンとの合わせずれ量との和である。前記
第２の規定値は、前記ダミーパターンの幅Ｗと、前記素
子領域内の拡散層と前記主パターンとの合わせずれ量と
の和である。
【００１４】上記第１、第２の視点によるパターン形成
方法において、前記ダミーパターンは素子分離領域上に
配置され、前記主パターンは素子領域上に配置される。
方法において、前記ダミーパターンは素子分離領域上に
配置され、前記主パターンは素子領域上に配置される。
【００１５】前記ダミーパターンの幅ＷＤは、前記主パ
ターンの最小幅Ｗ以上であることが望ましい。前記最大
距離Ｘｍａｘは５μｍ以下であることが望ましい。ま
た、前記最大距離Ｘｍａｘは前記主パターンの幅Ｗの１
０倍以下であることが望ましい。
ターンの最小幅Ｗ以上であることが望ましい。前記最大
距離Ｘｍａｘは５μｍ以下であることが望ましい。ま
た、前記最大距離Ｘｍａｘは前記主パターンの幅Ｗの１
０倍以下であることが望ましい。
【００１６】デザインルールチェッカーを用いて、前記
距離ＸＧ−Ｇや前記距離ＸＧ−Ｄが前記最大距離Ｘ
ｍａｘ以下となっているか否かの検査が行われる。
距離ＸＧ−Ｇや前記距離ＸＧ−Ｄが前記最大距離Ｘ
ｍａｘ以下となっているか否かの検査が行われる。
【００１７】前記主パターンの幅Ｗが最小加工寸法の２
倍よりも細い場合に、前記ダミーパターンが配置すると
よい。この場合、前記ダミーパターンの電位を固定する
ことが望ましい。
倍よりも細い場合に、前記ダミーパターンが配置すると
よい。この場合、前記ダミーパターンの電位を固定する
ことが望ましい。
【００１８】本発明の第３の視点によるマスクは、エッ
チング変換差から規定したパターン間の最大距離Ｘ
ｍａｘ以下の間隔を有して配置された主パターンを有す
ることを特徴とする。
チング変換差から規定したパターン間の最大距離Ｘ
ｍａｘ以下の間隔を有して配置された主パターンを有す
ることを特徴とする。
【００１９】上記第３の視点によるマスクにおいて、前
記主パターンの幅Ｗが最小加工寸法の２倍よりも細い場
合は、前記主パターン間にダミーパターンが配置しても
よい。この場合、前記主パターンと前記ダミーパターン
との間の距離は前記最大距離Ｘｍａｘ以下とする。
記主パターンの幅Ｗが最小加工寸法の２倍よりも細い場
合は、前記主パターン間にダミーパターンが配置しても
よい。この場合、前記主パターンと前記ダミーパターン
との間の距離は前記最大距離Ｘｍａｘ以下とする。
【００２０】以上のように、本発明によれば、エッチン
グプロセスに起因する寸法変換差を低減させるために、
ダミーパターンを素子分離領域に配置するなどして、孤
立するパターンが無くなるようにデザインルールに制約
を与える。その結果、デバイス特性に影響が少なく、か
つエッチングプロセスに起因する寸法変換差を許容範囲
以内に抑制でき、高い寸法制御が可能となる。
グプロセスに起因する寸法変換差を低減させるために、
ダミーパターンを素子分離領域に配置するなどして、孤
立するパターンが無くなるようにデザインルールに制約
を与える。その結果、デバイス特性に影響が少なく、か
つエッチングプロセスに起因する寸法変換差を許容範囲
以内に抑制でき、高い寸法制御が可能となる。
【００２１】
【発明の実施の形態】本発明の実施形態を説明する前
に、エッチングプロセスにおいて、周辺パターンの環境
に対する加工変換差の依存性について説明する。
に、エッチングプロセスにおいて、周辺パターンの環境
に対する加工変換差の依存性について説明する。
【００２２】図１は、ゲートパターンのエッチングによ
る加工変換差を求める際に用いるマスクパターンの一例
を示す。図１に示すように、マスクパターン１４の中か
ら主パターン１４ａを選択し、この選択された主パター
ン１４ａの近傍に配置されたマスクパターン１４を近隣
パターン１４ｂとする。ここで、主パターン１４ａと近
隣パターン１４ｂとは距離Ｘだけ離間して配置され、こ
の距離Ｘは所望する寸法によって種々変化する。これら
のマスクパターン１４を用いて、ゲートパターンのエッ
チングによる加工変換差について、以下に検討する。
る加工変換差を求める際に用いるマスクパターンの一例
を示す。図１に示すように、マスクパターン１４の中か
ら主パターン１４ａを選択し、この選択された主パター
ン１４ａの近傍に配置されたマスクパターン１４を近隣
パターン１４ｂとする。ここで、主パターン１４ａと近
隣パターン１４ｂとは距離Ｘだけ離間して配置され、こ
の距離Ｘは所望する寸法によって種々変化する。これら
のマスクパターン１４を用いて、ゲートパターンのエッ
チングによる加工変換差について、以下に検討する。
【００２３】図２は、ゲートのパターン形成の概略的な
流れ図を示す。ゲートのパターン形成の流れは、図２に
示すように、マスクパターン１４を用いてリソグラフィ
によりレジストパターン１５が形成され、このレジスト
パターン１５を用いてエッチングによりゲートパターン
１６が形成される。ここで、一般的に、リソグラフィプ
ロセスでは、光近接効果補正（ＯＰＣ：Optical Proxim
ity Correction）技術を用いてパターン補正が行われ
る。また、エッチングプロセスでは、プロセス近接効果
補正（ＰＰＣ：Process Proximity Correction）技術を
用いてパターン補正が行われる。
流れ図を示す。ゲートのパターン形成の流れは、図２に
示すように、マスクパターン１４を用いてリソグラフィ
によりレジストパターン１５が形成され、このレジスト
パターン１５を用いてエッチングによりゲートパターン
１６が形成される。ここで、一般的に、リソグラフィプ
ロセスでは、光近接効果補正（ＯＰＣ：Optical Proxim
ity Correction）技術を用いてパターン補正が行われ
る。また、エッチングプロセスでは、プロセス近接効果
補正（ＰＰＣ：Process Proximity Correction）技術を
用いてパターン補正が行われる。
【００２４】図３は、マスクパターン間の距離の変化に
伴うエッチング変換差を示す図である。ここで、エッチ
ング変換差とは、ゲートパターンの寸法からレジストパ
ターンの寸法を差し引いた場合のエッチングによる加工
変換差のことをいう。図３に示すように、マスクパター
ン１４間の距離Ｘ、すなわち図１に示す主パターン１４
ａと近隣パターン１４ｂとの距離Ｘが大きくなるほど、
エッチング変換差は大きくなる。言い換えると、主パタ
ーン１４ａの周囲に近隣パターン１４ｂが存在せずに主
パターン１４ａが孤立状態になるほど、ゲートパターン
１６の寸法がレジストパターン１５の寸法より大きくな
る。このように、エッチング変換差は、マスクパターン
１４間の距離Ｘに依存して変化することがわかる。
伴うエッチング変換差を示す図である。ここで、エッチ
ング変換差とは、ゲートパターンの寸法からレジストパ
ターンの寸法を差し引いた場合のエッチングによる加工
変換差のことをいう。図３に示すように、マスクパター
ン１４間の距離Ｘ、すなわち図１に示す主パターン１４
ａと近隣パターン１４ｂとの距離Ｘが大きくなるほど、
エッチング変換差は大きくなる。言い換えると、主パタ
ーン１４ａの周囲に近隣パターン１４ｂが存在せずに主
パターン１４ａが孤立状態になるほど、ゲートパターン
１６の寸法がレジストパターン１５の寸法より大きくな
る。このように、エッチング変換差は、マスクパターン
１４間の距離Ｘに依存して変化することがわかる。
【００２５】以上のことを踏まえて、本発明の実施の形
態を以下に図面を参照して説明する。この説明に際し、
全図にわたり、共通する部分には共通する参照符号を付
す。
態を以下に図面を参照して説明する。この説明に際し、
全図にわたり、共通する部分には共通する参照符号を付
す。
【００２６】［第１の実施形態］第１の実施形態は、設
計時にダミーパターンを配置することを特徴とする。ま
た、第１の実施形態に係るパターン形成方法は、例えば
ＤＲＡＭ等のカスタム設計されるデバイスパターンの形
成に適している。
計時にダミーパターンを配置することを特徴とする。ま
た、第１の実施形態に係るパターン形成方法は、例えば
ＤＲＡＭ等のカスタム設計されるデバイスパターンの形
成に適している。
【００２７】図４は、本発明の第１の実施形態に係るパ
ターン形成方法のフロー図を示す。以下、このフロー図
に沿って、第１の実施形態に係るパターン形成方法につ
いて説明する。
ターン形成方法のフロー図を示す。以下、このフロー図
に沿って、第１の実施形態に係るパターン形成方法につ
いて説明する。
【００２８】まず、ゲートパターンの寸法がレジストパ
ターンの寸法より大きくなってもどの程度まで許容でき
るかについて、エッチング変換差の許容値を決定する
（ＳＴ１）。
ターンの寸法より大きくなってもどの程度まで許容でき
るかについて、エッチング変換差の許容値を決定する
（ＳＴ１）。
【００２９】次に、図３を用いて、この決定されたエッ
チング変換差におけるパターン間の最大距離Ｘｍａｘを
求める（ＳＴ２）。尚、図３のグラフにおいて、エッチ
ングされる膜の種類や厚さの変化によって、エッチング
変換差は変化する。このため、エッチングされる膜の種
類や厚さの変化によって、最大距離Ｘｍａｘも変化す
る。例えば、エッチングされる膜がポリシリコン膜であ
る場合よりもシリコン窒化膜のような絶縁膜の場合の方
が、最大距離Ｘｍａｘは短くなる。また、エッチングさ
れる膜の膜厚が厚くなると、最大距離Ｘｍａｘは短くな
る。
チング変換差におけるパターン間の最大距離Ｘｍａｘを
求める（ＳＴ２）。尚、図３のグラフにおいて、エッチ
ングされる膜の種類や厚さの変化によって、エッチング
変換差は変化する。このため、エッチングされる膜の種
類や厚さの変化によって、最大距離Ｘｍａｘも変化す
る。例えば、エッチングされる膜がポリシリコン膜であ
る場合よりもシリコン窒化膜のような絶縁膜の場合の方
が、最大距離Ｘｍａｘは短くなる。また、エッチングさ
れる膜の膜厚が厚くなると、最大距離Ｘｍａｘは短くな
る。
【００３０】次に、例えば図５（ａ）（ｂ）に示す２つ
の典型的なレイアウトを用いて、このレイアウト毎にパ
ターン間の距離ＸＧ−Ｇ、ＸＧ−Ｄを決定する（ＳＴ
３）。
の典型的なレイアウトを用いて、このレイアウト毎にパ
ターン間の距離ＸＧ−Ｇ、ＸＧ−Ｄを決定する（ＳＴ
３）。
【００３１】ここで、図５（ａ）は第１のレイアウトを
示す。この第１のレイアウトは、ゲートパターン１６間
の距離が比較的短く、このゲートパターン１６間にダミ
ーパターン１７が存在しない場合のレイアウトである。
この場合は、最大距離Ｘｍａ ｘ以下となる距離ＸＧ−Ｇ
だけ離間して、ゲートパターン１６が素子領域１０ａ上
に配置される。以下、ゲートパターン間１６の距離Ｘ
Ｇ−Ｇは、Ｇ−Ｇ間距離ＸＧ−Ｇと称す。
示す。この第１のレイアウトは、ゲートパターン１６間
の距離が比較的短く、このゲートパターン１６間にダミ
ーパターン１７が存在しない場合のレイアウトである。
この場合は、最大距離Ｘｍａ ｘ以下となる距離ＸＧ−Ｇ
だけ離間して、ゲートパターン１６が素子領域１０ａ上
に配置される。以下、ゲートパターン間１６の距離Ｘ
Ｇ−Ｇは、Ｇ−Ｇ間距離ＸＧ−Ｇと称す。
【００３２】一方、図５（ｂ）は第２のレイアウトを示
す。この第２のレイアウトは、ゲートパターン１６間の
距離が比較的長く、このゲートパターン１６間にダミー
パターン１７が存在する場合のレイアウトである。この
場合は、最大距離Ｘｍａｘ以下となる距離ＸＧ−Ｄだけ
離間して、ゲートパターン１６が素子領域１０ａ上に配
置され、かつダミーパターン１７が素子分離領域１０ｂ
上に配置される。ここで、ダミーパターン１７を素子分
離領域１０ｂ上に形成することにより、ダミーパターン
１７を形成した場合でも、デバイス特性に与える影響を
抑制できる。以下、ゲートパターン１６とダミーパター
ン１７との間の距離ＸＧ−Ｄは、Ｇ−Ｄ間距離ＸＧ−Ｄ
と称す。
す。この第２のレイアウトは、ゲートパターン１６間の
距離が比較的長く、このゲートパターン１６間にダミー
パターン１７が存在する場合のレイアウトである。この
場合は、最大距離Ｘｍａｘ以下となる距離ＸＧ−Ｄだけ
離間して、ゲートパターン１６が素子領域１０ａ上に配
置され、かつダミーパターン１７が素子分離領域１０ｂ
上に配置される。ここで、ダミーパターン１７を素子分
離領域１０ｂ上に形成することにより、ダミーパターン
１７を形成した場合でも、デバイス特性に与える影響を
抑制できる。以下、ゲートパターン１６とダミーパター
ン１７との間の距離ＸＧ−Ｄは、Ｇ−Ｄ間距離ＸＧ−Ｄ
と称す。
【００３３】上記ＳＴ１乃至ＳＴ３を具体的に説明する
と、例えば、エッチング変換差の許容値が１０ｎｍの場
合、図３のグラフから、パターン間の最大距離Ｘｍａｘ
は約１．５μｍであることわかる。したがって、Ｇ−Ｇ
間距離ＸＧ−Ｇ若しくはＧ−Ｄ間距離ＸＧ−Ｄは１．５
μｍ以下に設定される。この際、ゲートパターン１６の
幅ＷＧは約０．１５μｍである。
と、例えば、エッチング変換差の許容値が１０ｎｍの場
合、図３のグラフから、パターン間の最大距離Ｘｍａｘ
は約１．５μｍであることわかる。したがって、Ｇ−Ｇ
間距離ＸＧ−Ｇ若しくはＧ−Ｄ間距離ＸＧ−Ｄは１．５
μｍ以下に設定される。この際、ゲートパターン１６の
幅ＷＧは約０．１５μｍである。
【００３４】なお、素子の微細化を図るためには、パタ
ーン間の最大距離Ｘｍａｘは、５μｍ以下であることが
望ましい。また、エッチング変換差を低減させるために
は、パターン間の最大距離Ｘｍａｘは、ゲートパターン
１６の幅ＷＧの１０倍以下であることが望ましい。
ーン間の最大距離Ｘｍａｘは、５μｍ以下であることが
望ましい。また、エッチング変換差を低減させるために
は、パターン間の最大距離Ｘｍａｘは、ゲートパターン
１６の幅ＷＧの１０倍以下であることが望ましい。
【００３５】上述するように、ゲートパターン１６間の
距離が比較的長い場合には、設計段階でダミーパターン
１７が配置され、設計レイアウトが作成される（ＳＴ
４）。
距離が比較的長い場合には、設計段階でダミーパターン
１７が配置され、設計レイアウトが作成される（ＳＴ
４）。
【００３６】その後、この設計レイアウトに基づいて、
パターン形成に用いるマスクの露光用の設計データが変
換される（ＳＴ５）。
パターン形成に用いるマスクの露光用の設計データが変
換される（ＳＴ５）。
【００３７】なお、設計工程時、設計終了時、又は設計
データ変換工程時に、デザインルールチェッカー（ＤＲ
Ｃ）を用いて、Ｇ−Ｇ間距離ＸＧ−ＧやＧ−Ｄ間距離Ｘ
Ｇ− Ｄがパターン間の最大距離Ｘｍａｘ以下となってい
るか否かの検査、ダミーパターン１７を配置できるか否
かの検査、ダミーパターン１７が素子分離領域１０ｂ上
にのみ配置されているか否かの検査が行われる。
データ変換工程時に、デザインルールチェッカー（ＤＲ
Ｃ）を用いて、Ｇ−Ｇ間距離ＸＧ−ＧやＧ−Ｄ間距離Ｘ
Ｇ− Ｄがパターン間の最大距離Ｘｍａｘ以下となってい
るか否かの検査、ダミーパターン１７を配置できるか否
かの検査、ダミーパターン１７が素子分離領域１０ｂ上
にのみ配置されているか否かの検査が行われる。
【００３８】次に、図６（ａ）に示すように、半導体基
板１１上に絶縁膜（図示せず）を介して金属膜１２が形
成され、この金属膜１２上にレジスト１３が塗布され
る。このレジスト１３上に、上述する変換された設計デ
ータを用いて、マスクパターン１４が用意される（ＳＴ
６）。
板１１上に絶縁膜（図示せず）を介して金属膜１２が形
成され、この金属膜１２上にレジスト１３が塗布され
る。このレジスト１３上に、上述する変換された設計デ
ータを用いて、マスクパターン１４が用意される（ＳＴ
６）。
【００３９】次に、図６（ｂ）に示すように、マスクパ
ターン１４を用いて、レジスト１３が光リソグラフィで
パターニングされ、レジストパターン１５が形成される
（ＳＴ７）。
ターン１４を用いて、レジスト１３が光リソグラフィで
パターニングされ、レジストパターン１５が形成される
（ＳＴ７）。
【００４０】次に、図６（ｃ）に示すように、レジスト
パターン１５を用いて、金属膜１２がエッチングで除去
され、ゲートパターン１６が形成される（ＳＴ８）。こ
の際、ダミーパターンも形成されるが、ゲートパターン
１６の形成後に除去してもよい。
パターン１５を用いて、金属膜１２がエッチングで除去
され、ゲートパターン１６が形成される（ＳＴ８）。こ
の際、ダミーパターンも形成されるが、ゲートパターン
１６の形成後に除去してもよい。
【００４１】なお、上記第１の実施形態に係るパターン
形成では、ゲートのパターニングについて説明したが、
本発明はこれに限定されず、例えば配線のパターニング
にも適用できる。
形成では、ゲートのパターニングについて説明したが、
本発明はこれに限定されず、例えば配線のパターニング
にも適用できる。
【００４２】また、レジストパターン１６は、光リソグ
ラフィ以外に、電子ビームリソグラフィを用いて形成し
てもよい。この場合、マスクを使用せずに、変換された
設計データを用いてレジスト１３がパターニングされ
る。
ラフィ以外に、電子ビームリソグラフィを用いて形成し
てもよい。この場合、マスクを使用せずに、変換された
設計データを用いてレジスト１３がパターニングされ
る。
【００４３】上記第１の実施形態によれば、エッチング
変換差が許容値以下となるようにパターン間の最大距離
Ｘｍａｘを決め、Ｇ−Ｇ間距離ＸＧ−ＧやＧ−Ｄ間距離
ＸＧ −Ｄを決定することによって、設計レイアウトを作
成する。このように、デザインルールに制約を設けるこ
とによって、このデザインルールより孤立した状態とな
るパターンが存在しなくなるため、エッチング変換差が
許容値より大きくなることを防止できる。したがって、
孤立したパターンにおけるエッチングプロセスに起因す
る寸法変化を補正することができる。したがって、高い
寸法精度でパターン形成を行うことが可能となる。
変換差が許容値以下となるようにパターン間の最大距離
Ｘｍａｘを決め、Ｇ−Ｇ間距離ＸＧ−ＧやＧ−Ｄ間距離
ＸＧ −Ｄを決定することによって、設計レイアウトを作
成する。このように、デザインルールに制約を設けるこ
とによって、このデザインルールより孤立した状態とな
るパターンが存在しなくなるため、エッチング変換差が
許容値より大きくなることを防止できる。したがって、
孤立したパターンにおけるエッチングプロセスに起因す
る寸法変化を補正することができる。したがって、高い
寸法精度でパターン形成を行うことが可能となる。
【００４４】さらに、露光用データ又は設計データに対
して、デザインルールチェッカーを用いて、Ｇ−Ｇ間距
離ＸＧ−Ｇ、Ｇ−Ｄ間距離ＸＧ−Ｄがパターン間の最大
距離Ｘｍａｘ以下（例えば１．５μｍ以下）となってい
るか否かの検査、ダミーパターン１７を配置できるか否
かの検査、ダミーパターン１７が素子分離領域１０ｂ上
にのみ配置されているか否かの検査が行われる。この結
果、デバイス特性に影響のない素子分離領域１０ｂ上
で、かつエッチング変換差の少ないレイアウトを作成す
ることが可能となる。したがって、エッチング変換差が
許容値（例えば１０ｎｍ）より大きくなることはなくな
り、さらに高い寸法精度でパターン形成を行うことが可
能である。
して、デザインルールチェッカーを用いて、Ｇ−Ｇ間距
離ＸＧ−Ｇ、Ｇ−Ｄ間距離ＸＧ−Ｄがパターン間の最大
距離Ｘｍａｘ以下（例えば１．５μｍ以下）となってい
るか否かの検査、ダミーパターン１７を配置できるか否
かの検査、ダミーパターン１７が素子分離領域１０ｂ上
にのみ配置されているか否かの検査が行われる。この結
果、デバイス特性に影響のない素子分離領域１０ｂ上
で、かつエッチング変換差の少ないレイアウトを作成す
ることが可能となる。したがって、エッチング変換差が
許容値（例えば１０ｎｍ）より大きくなることはなくな
り、さらに高い寸法精度でパターン形成を行うことが可
能である。
【００４５】なお、上記第１の実施形態に示した例は、
ダミーパターン１７を理想的に配置する場合の一例であ
るが、実際には設計制約が大きくなるため、このデザイ
ンルールを適用する箇所はできるだけ少ない方がよい。
そこで、デザインルールを適用する箇所を少なくするた
めに、以下に示す方法が考えられる。
ダミーパターン１７を理想的に配置する場合の一例であ
るが、実際には設計制約が大きくなるため、このデザイ
ンルールを適用する箇所はできるだけ少ない方がよい。
そこで、デザインルールを適用する箇所を少なくするた
めに、以下に示す方法が考えられる。
【００４６】本発明におけるダミーパターン１７を配置
する目的は、エッチング変換差を低減させることによ
り、エッチング後に所望寸法に仕上げるために必要なリ
ソグラフィマージンを確保することである。ここで、ゲ
ートパターン１６が最小加工寸法より太い場合には、リ
ソグラフィマージンは向上する。したがって、最小加工
寸法より太いゲートパターン１６に対しては、第１の実
施形態で示したデザインルールよりもＧ−Ｄ間距離Ｘ
Ｇ−Ｄのデザインルールを緩和することができる。この
ように、ゲートパターン１６の幅ＷＧに応じて、Ｇ−Ｄ
間距離ＸＧ−Ｄのデザインルールを決めることにより、
設計の自由度が大きくなる。さらに、最小加工寸法より
２倍程度も太いゲートパターン１６では、最小加工寸法
のゲートパターン１６よりも十分なリソグラフィマージ
ンが確保できるため、このデザインルールを適用する必
要がなくなる。言い換えると、ゲートパターン１６の幅
ＷＧが最小加工寸法の２倍よりも細い場合にのみ、上述
したデザインルールにしたがってダミーパターン１７を
配置すればよい。
する目的は、エッチング変換差を低減させることによ
り、エッチング後に所望寸法に仕上げるために必要なリ
ソグラフィマージンを確保することである。ここで、ゲ
ートパターン１６が最小加工寸法より太い場合には、リ
ソグラフィマージンは向上する。したがって、最小加工
寸法より太いゲートパターン１６に対しては、第１の実
施形態で示したデザインルールよりもＧ−Ｄ間距離Ｘ
Ｇ−Ｄのデザインルールを緩和することができる。この
ように、ゲートパターン１６の幅ＷＧに応じて、Ｇ−Ｄ
間距離ＸＧ−Ｄのデザインルールを決めることにより、
設計の自由度が大きくなる。さらに、最小加工寸法より
２倍程度も太いゲートパターン１６では、最小加工寸法
のゲートパターン１６よりも十分なリソグラフィマージ
ンが確保できるため、このデザインルールを適用する必
要がなくなる。言い換えると、ゲートパターン１６の幅
ＷＧが最小加工寸法の２倍よりも細い場合にのみ、上述
したデザインルールにしたがってダミーパターン１７を
配置すればよい。
【００４７】なお、上記の場合、ゲートパターン１６の
近傍に置かれているダミーパターン１７の電位が固定さ
れていないと、このダミーパターン１７はフローティン
グゲートとなり、デバイス特性に悪影響を及ぼす恐れが
ある。そこで、この影響を回避するために、ダミーパタ
ーン１７上にコンタクト１８を配置し、このコンタクト
１８をダミーパターン１７の上方に配置されるメタル層
に接続する必要がある。これにより、ダミーパターン１
７のゲート電位を固定することが可能となる。
近傍に置かれているダミーパターン１７の電位が固定さ
れていないと、このダミーパターン１７はフローティン
グゲートとなり、デバイス特性に悪影響を及ぼす恐れが
ある。そこで、この影響を回避するために、ダミーパタ
ーン１７上にコンタクト１８を配置し、このコンタクト
１８をダミーパターン１７の上方に配置されるメタル層
に接続する必要がある。これにより、ダミーパターン１
７のゲート電位を固定することが可能となる。
【００４８】また、特に寸法制御が必要なゲートは、素
子領域１０ａ上に形成されたゲートパターン１６のみで
ある。したがって、素子領域１０ａ上に配置されたゲー
トパターン１６間にのみ、第１の実施形態で示したダミ
ーパターン１７を配置すればよい。
子領域１０ａ上に形成されたゲートパターン１６のみで
ある。したがって、素子領域１０ａ上に配置されたゲー
トパターン１６間にのみ、第１の実施形態で示したダミ
ーパターン１７を配置すればよい。
【００４９】また、ダミーパターン１７は、ゲートパタ
ーン１６のように厳しい寸法制御が不要であるため、ウ
エハ上で倒れない程度の太さであれば十分である。つま
り、ダミーパターン１７の幅ＷＤは、ゲートパターン１
６の最小幅ＷＧ以上にしてもよい。そして、ダミーパタ
ーン１７は、上記に示した条件さえ満たせば、どのよう
なパターン形状であってもよい。
ーン１６のように厳しい寸法制御が不要であるため、ウ
エハ上で倒れない程度の太さであれば十分である。つま
り、ダミーパターン１７の幅ＷＤは、ゲートパターン１
６の最小幅ＷＧ以上にしてもよい。そして、ダミーパタ
ーン１７は、上記に示した条件さえ満たせば、どのよう
なパターン形状であってもよい。
【００５０】以上、これらの方法により、第１の実施形
態に示した設計制約をある程度緩くすることが可能であ
り、設計者の負担を軽減させることが可能になる。
態に示した設計制約をある程度緩くすることが可能であ
り、設計者の負担を軽減させることが可能になる。
【００５１】［第２の実施形態］上記第１の実施形態の
ように、設計者がデバイスに必要な主パターンのみなら
ずダミーパターンまでを配置するには非常に労力を要す
る。このため、設計段階では主パターンのみを配置し、
ダミーパターンは設計終了後に行われるマスクの露光用
データ変換の際に配置することが考えられる。しかし、
この場合には、第１の実施形態と異なり、設計終了時に
ダミーパターンが配置されていないため、ダミーパター
ンを使用したデザインルールの設定が不可能である。具
体的には、第１の実施形態に記載したＧ−Ｄ間距離Ｘ
Ｇ−Ｄのデザインルールを規定することができない。
ように、設計者がデバイスに必要な主パターンのみなら
ずダミーパターンまでを配置するには非常に労力を要す
る。このため、設計段階では主パターンのみを配置し、
ダミーパターンは設計終了後に行われるマスクの露光用
データ変換の際に配置することが考えられる。しかし、
この場合には、第１の実施形態と異なり、設計終了時に
ダミーパターンが配置されていないため、ダミーパター
ンを使用したデザインルールの設定が不可能である。具
体的には、第１の実施形態に記載したＧ−Ｄ間距離Ｘ
Ｇ−Ｄのデザインルールを規定することができない。
【００５２】そこで、このような場合でも、第２の実施
形態では、Ｇ−Ｇ間距離ＸＧ−Ｇ及びＧ−Ｄ間距離Ｘ
Ｇ−Ｄが、所望の最大距離Ｘｍａｘよりも広くならない
ようなデザインルールを設定する。
形態では、Ｇ−Ｇ間距離ＸＧ−Ｇ及びＧ−Ｄ間距離Ｘ
Ｇ−Ｄが、所望の最大距離Ｘｍａｘよりも広くならない
ようなデザインルールを設定する。
【００５３】このように、第２の実施形態は、設計段階
では主パターンだけを配置し、設計が終了した後のデー
タ変換時にエッチング変換差を低減させるためのダミー
パターンを配置することを特徴とする。この第２の実施
形態に係るパターン形成方法は、例えばロジック回路等
のパターン形成に適している。
では主パターンだけを配置し、設計が終了した後のデー
タ変換時にエッチング変換差を低減させるためのダミー
パターンを配置することを特徴とする。この第２の実施
形態に係るパターン形成方法は、例えばロジック回路等
のパターン形成に適している。
【００５４】図７は、本発明の第２の実施形態に係るパ
ターン形成方法のフロー図を示す。以下、このフロー図
に沿って、図８（ａ）（ｂ）（ｃ）を用いて、第２の実
施形態に係るパターン形成方法について説明する。この
説明に際し、上記第１の実施形態と同様の点については
詳細な説明を省略する。
ターン形成方法のフロー図を示す。以下、このフロー図
に沿って、図８（ａ）（ｂ）（ｃ）を用いて、第２の実
施形態に係るパターン形成方法について説明する。この
説明に際し、上記第１の実施形態と同様の点については
詳細な説明を省略する。
【００５５】まず、第１の実施形態と同様に、エッチン
グ変換差の許容値を決定する（ＳＴ１）。次に、図３を
用いて、この決定されたエッチング変換差におけるパタ
ーン間の最大距離Ｘｍａｘを求める（ＳＴ２）。
グ変換差の許容値を決定する（ＳＴ１）。次に、図３を
用いて、この決定されたエッチング変換差におけるパタ
ーン間の最大距離Ｘｍａｘを求める（ＳＴ２）。
【００５６】次に、素子領域１０ａ間の距離Ａを決定す
る（ＳＴ３）。次に、この素子領域１０ａ間の距離Ａに
応じて、ゲートパターン１６と素子領域１０ａの端部と
の間の距離Ｂを規定値以下となるように決定する（ＳＴ
４）。この距離Ｂの規定値は、（コンタクト１８の大き
さ）＋（コンタクト１８とゲートパターン１６との合わ
せずれ量）＋（コンタクト１８と素子領域１０ａ内の拡
散層との合わせずれ量）とする。
る（ＳＴ３）。次に、この素子領域１０ａ間の距離Ａに
応じて、ゲートパターン１６と素子領域１０ａの端部と
の間の距離Ｂを規定値以下となるように決定する（ＳＴ
４）。この距離Ｂの規定値は、（コンタクト１８の大き
さ）＋（コンタクト１８とゲートパターン１６との合わ
せずれ量）＋（コンタクト１８と素子領域１０ａ内の拡
散層との合わせずれ量）とする。
【００５７】ここで、素子領域１０ａ間の距離Ａが規定
値以上である場合には、ダミーパターン１７を配置する
ことが可能であるので、ゲートパターン１６と素子領域
１０ａの端部との間の距離Ｂを大きくすることができ
る。一方、素子領域１０ａ間の距離Ａが規定値以下であ
る場合には、ダミーパターン１７を配置することができ
ないので、ゲートパターン１６と素子領域１０ａの端部
との間の距離Ｂを大きくすることができない。なお、距
離Ａの規定値は、（ダミーパターン１７の幅ＷＤ）＋
（素子領域１０ａ内の拡散層とゲートパターン１６との
合わせずれ量）とする。
値以上である場合には、ダミーパターン１７を配置する
ことが可能であるので、ゲートパターン１６と素子領域
１０ａの端部との間の距離Ｂを大きくすることができ
る。一方、素子領域１０ａ間の距離Ａが規定値以下であ
る場合には、ダミーパターン１７を配置することができ
ないので、ゲートパターン１６と素子領域１０ａの端部
との間の距離Ｂを大きくすることができない。なお、距
離Ａの規定値は、（ダミーパターン１７の幅ＷＤ）＋
（素子領域１０ａ内の拡散層とゲートパターン１６との
合わせずれ量）とする。
【００５８】上述するように、ダミーパターン１７を実
際に配置することなく、設計レイアウトが作成される
（ＳＴ５）。
際に配置することなく、設計レイアウトが作成される
（ＳＴ５）。
【００５９】次に、素子領域１０ａ間の距離Ａが規定値
以上であるか否かにより、ダミーパターン１７を配置す
るか否かが判断される（ＳＴ６）。
以上であるか否かにより、ダミーパターン１７を配置す
るか否かが判断される（ＳＴ６）。
【００６０】その結果、素子領域１０ａ間の距離Ａが規
定値以上の場合、すなわち、図８（ｃ）に示すように、
ダミーパターン１７が配置できる場合は、ダミーパター
ン１７の幅ＷＤの決定が行われる（ＳＴ７）。具体的に
は、ダミーパターン１７と素子領域１０ａとの間の距離
Ｃが規定値以下になるように設定し、素子領域１０ａ間
の距離Ａから距離Ｃの２倍の距離を引くことにより、ダ
ミーパターン１７の幅ＷＤが求められる。なお、距離Ｃ
は、距離Ｂと距離Ｃとの和が距離ＸＧ−Ｄ以下となるよ
うに、設定する必要がある。また、距離Ｃの規定値は、
（素子領域１０ａ内の拡散層とゲートパターン１６との
合わせずれ量）とする。そして、ダミーパターン１７の
幅ＷＤの決定が行われた後、上述した設計レイアウト及
びダミーパターン１７の幅ＷＤを考慮して、マスクのデ
ータ変換が行われる（ＳＴ８）。
定値以上の場合、すなわち、図８（ｃ）に示すように、
ダミーパターン１７が配置できる場合は、ダミーパター
ン１７の幅ＷＤの決定が行われる（ＳＴ７）。具体的に
は、ダミーパターン１７と素子領域１０ａとの間の距離
Ｃが規定値以下になるように設定し、素子領域１０ａ間
の距離Ａから距離Ｃの２倍の距離を引くことにより、ダ
ミーパターン１７の幅ＷＤが求められる。なお、距離Ｃ
は、距離Ｂと距離Ｃとの和が距離ＸＧ−Ｄ以下となるよ
うに、設定する必要がある。また、距離Ｃの規定値は、
（素子領域１０ａ内の拡散層とゲートパターン１６との
合わせずれ量）とする。そして、ダミーパターン１７の
幅ＷＤの決定が行われた後、上述した設計レイアウト及
びダミーパターン１７の幅ＷＤを考慮して、マスクのデ
ータ変換が行われる（ＳＴ８）。
【００６１】一方、素子領域１０ａ間の距離Ａが規定値
以下の場合、すなわち、図８（ａ）（ｂ）に示すよう
に、ダミーパターン１７が配置できない場合は、上述し
た設計レイアウトに基づいて、マスクのデータ変換が行
われる（ＳＴ８）。
以下の場合、すなわち、図８（ａ）（ｂ）に示すよう
に、ダミーパターン１７が配置できない場合は、上述し
た設計レイアウトに基づいて、マスクのデータ変換が行
われる（ＳＴ８）。
【００６２】なお、ダミーパターン１７の有無に関わら
ず、マスクのデータ変換の際には、所望の最大距離Ｘ
ｍａｘ以下となるＧ−Ｇ間距離ＸＧ−Ｇ及びＧ−Ｄ間距
離ＸＧ −Ｄも考慮する。
ず、マスクのデータ変換の際には、所望の最大距離Ｘ
ｍａｘ以下となるＧ−Ｇ間距離ＸＧ−Ｇ及びＧ−Ｄ間距
離ＸＧ −Ｄも考慮する。
【００６３】また、設計工程時、設計終了時、又は設計
データ変換工程時に、デザインルールチェッカー（ＤＲ
Ｃ）を用いて、Ｇ−Ｇ間距離ＸＧ−ＧやＧ−Ｄ間距離Ｘ
Ｇ− Ｄがパターン間の最大距離Ｘｍａｘ以下となってい
るか否かの検査、ダミーパターン１７が素子分離領域１
０ｂ上にのみ配置されているか否かの検査が行われる。
データ変換工程時に、デザインルールチェッカー（ＤＲ
Ｃ）を用いて、Ｇ−Ｇ間距離ＸＧ−ＧやＧ−Ｄ間距離Ｘ
Ｇ− Ｄがパターン間の最大距離Ｘｍａｘ以下となってい
るか否かの検査、ダミーパターン１７が素子分離領域１
０ｂ上にのみ配置されているか否かの検査が行われる。
【００６４】上述するように、マスクの設計データの変
換を行われた後は、第１の実施形態と同様にパターン形
成が行われる（ＳＴ９乃至ＳＴ１１）。
換を行われた後は、第１の実施形態と同様にパターン形
成が行われる（ＳＴ９乃至ＳＴ１１）。
【００６５】なお、第１の実施形態と同様に、レジスト
パターン１６は、光リソグラフィ以外に、電子ビームリ
ソグラフィを用いて形成してもよい。この場合、マスク
を使用せずに、変換された設計データを用いてレジスト
１３がパターニングされる。
パターン１６は、光リソグラフィ以外に、電子ビームリ
ソグラフィを用いて形成してもよい。この場合、マスク
を使用せずに、変換された設計データを用いてレジスト
１３がパターニングされる。
【００６６】上記第２の実施形態によれば、エッチング
変換差が許容値以下となるようにパターン間の最大距離
Ｘｍａｘを決めることによって設計レイアウトを作成
し、この設計終了後にダミーパターン１７の発生ルール
を規定する。これにより、第１の実施形態と同様に、Ｇ
−Ｇ間距離ＸＧ−Ｇ又はＧ−Ｄ間距離ＸＧ−Ｄを例えば
１．５μｍ以下に抑えることが可能となり、エッチング
変換差が許容値より大きくなることを防止できる。した
がって、孤立したパターンにおけるエッチングプロセス
に起因する寸法変化を補正することができる。したがっ
て、高い寸法精度でパターン形成を行うことが可能とな
る。
変換差が許容値以下となるようにパターン間の最大距離
Ｘｍａｘを決めることによって設計レイアウトを作成
し、この設計終了後にダミーパターン１７の発生ルール
を規定する。これにより、第１の実施形態と同様に、Ｇ
−Ｇ間距離ＸＧ−Ｇ又はＧ−Ｄ間距離ＸＧ−Ｄを例えば
１．５μｍ以下に抑えることが可能となり、エッチング
変換差が許容値より大きくなることを防止できる。した
がって、孤立したパターンにおけるエッチングプロセス
に起因する寸法変化を補正することができる。したがっ
て、高い寸法精度でパターン形成を行うことが可能とな
る。
【００６７】さらに、第１の実施形態と同様に、露光用
データ又は設計データに対して、デザインルールチェッ
カーを用いて、Ｇ−Ｇ間距離ＸＧ−Ｇ、Ｇ−Ｄ間距離Ｘ
Ｇ− Ｄがパターン間の最大距離Ｘｍａｘ以下（例えば
１．５μｍ以下）となっているか否かの検査、ダミーパ
ターン１７が素子分離領域１０ｂ上にのみ配置されてい
るか否かの検査が行われる。この結果、デバイス特性に
影響のない素子分離領域１０ｂ上で、かつエッチング変
換差の少ないレイアウトを作成することが可能となる。
したがって、エッチング変換差が許容値（例えば１０ｎ
ｍ）より大きくなることはなくなり、さらに高い寸法精
度でパターン形成を行うことが可能である。
データ又は設計データに対して、デザインルールチェッ
カーを用いて、Ｇ−Ｇ間距離ＸＧ−Ｇ、Ｇ−Ｄ間距離Ｘ
Ｇ− Ｄがパターン間の最大距離Ｘｍａｘ以下（例えば
１．５μｍ以下）となっているか否かの検査、ダミーパ
ターン１７が素子分離領域１０ｂ上にのみ配置されてい
るか否かの検査が行われる。この結果、デバイス特性に
影響のない素子分離領域１０ｂ上で、かつエッチング変
換差の少ないレイアウトを作成することが可能となる。
したがって、エッチング変換差が許容値（例えば１０ｎ
ｍ）より大きくなることはなくなり、さらに高い寸法精
度でパターン形成を行うことが可能である。
【００６８】その他、本発明は、上記各実施形態に限定
されるものではなく、実施段階ではその要旨を逸脱しな
い範囲で、例えば数値など種々に変更することが可能で
ある。さらに、上記実施形態には種々の段階の発明が含
まれており、開示される複数の構成要件における適宜な
組み合わせにより種々の発明が抽出され得る。例えば、
実施形態に示される全構成要件から幾つかの構成要件が
削除されても、発明が解決しようとする課題の欄で述べ
た課題が解決でき、発明の効果の欄で述べられている効
果が得られる場合には、この構成要件が削除された構成
が発明として抽出され得る。
されるものではなく、実施段階ではその要旨を逸脱しな
い範囲で、例えば数値など種々に変更することが可能で
ある。さらに、上記実施形態には種々の段階の発明が含
まれており、開示される複数の構成要件における適宜な
組み合わせにより種々の発明が抽出され得る。例えば、
実施形態に示される全構成要件から幾つかの構成要件が
削除されても、発明が解決しようとする課題の欄で述べ
た課題が解決でき、発明の効果の欄で述べられている効
果が得られる場合には、この構成要件が削除された構成
が発明として抽出され得る。
【００６９】
【発明の効果】以上説明したように本発明によれば、孤
立したパターンにおけるエッチングプロセスに起因する
寸法変化を補正することが可能なパターン形成方法及び
パターン形成に用いるマスクを提供できる。
立したパターンにおけるエッチングプロセスに起因する
寸法変化を補正することが可能なパターン形成方法及び
パターン形成に用いるマスクを提供できる。
【図面の簡単な説明】
【図１】ゲートパターンのエッチングによる加工変換差
を求める際に用いるマスクパターンの一例を示す図。
を求める際に用いるマスクパターンの一例を示す図。
【図２】ゲートのパターン形成を示す概略的な流れ図。
【図３】パターン間の距離の変化に伴うエッチング変換
差を示す図。
差を示す図。
【図４】本発明の第１の実施形態に係るパターン形成方
法を示すフロー図。
法を示すフロー図。
【図５】本発明の第１の実施形態に係る第１、第２のレ
イアウト図。
イアウト図。
【図６】本発明の第１、第２の実施形態に係るパターン
形成工程を示す断面図。
形成工程を示す断面図。
【図７】本発明の第２の実施形態に係るパターン形成方
法を示すフロー図。
法を示すフロー図。
【図８】本発明の第２の実施形態に係るパターン形成工
程を示す断面図。
程を示す断面図。
１０ａ…素子領域、
１０ｂ…素子分離領域、
１１…半導体基板、
１２…金属膜、
１３…レジスト、
１４…マスクパターン、
１４ａ…主パターン、
１４ｂ…近隣パターン、
１５…レジストパターン、
１６…ゲートパターン、
１７…ダミーパターン、
１８…コンタクト、
Ａ…素子領域間の距離、
Ｂ…ゲートパターンと素子領域の端部との間の距離、
Ｃ…ダミーパターンと素子領域の端部との間の距離、
ＷＧ…ゲートパターンの幅、
ＷＤ…ダミーパターンの幅、
Ｘｍａｘ…パターン間の最大距離、
ＸＧ−Ｇ…ゲートパターン間の距離、
ＸＧ−Ｄ…ゲートパターンとダミーパターンとの間の距
離。
離。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/302 Ｊ
(72)発明者 井上 壮一
神奈川県横浜市磯子区新杉田町８番地 株
式会社東芝横浜事業所内
Ｆターム(参考） 2H095 BB01 BB02
5F004 AA04 DB02 DB07 EA21
5F046 AA26 CB17
Claims (30)
- 【請求項１】 エッチング変換差の許容値を決定する工
程と、 決定された前記エッチング変換差を生じさせるパターン
間の最大距離Ｘｍａｘを求める工程と、 主パターン間の距離ＸＧ−Ｇを前記最大距離Ｘｍａｘ以
下となるように前記主パターンを配置することによっ
て、又は前記主パターンとダミーパターンとの間の距離
ＸＧ−Ｄを前記最大距離Ｘｍａｘ以下となるように前記
主パターン及び前記ダミーパターンを配置することによ
って、設計レイアウトを作成する工程と、 前記設計レイアウトに基づいて、設計データの変換を行
う工程と、 変換された前記設計データを用いて、前記主パターン及
び前記ダミーパターンを形成する工程とを含むことを特
徴とするパターン形成方法。 - 【請求項２】 エッチング変換差の許容値を決定する工
程と、 決定された前記エッチング変換差を生じさせるパターン
間の最大距離Ｘｍａｘを求める工程と、 素子領域間の距離Ａを決定し、前記距離Ａに応じて、主
パターンと前記素子領域の端部との間の距離Ｂを第１の
規定値以下となるように決定することにより、設計レイ
アウトを作成する工程と、 前記距離Ａが第２の規定値以上の場合は、ダミーパター
ンの幅ＷＤを決定し、前記設計レイアウト、前記ダミー
パターンの幅ＷＤ及び前記最大距離Ｘｍａｘ以下となる
前記主パターンとダミーパターンとの間の距離ＸＧ−Ｄ
を考慮して設計データの変換を行い、前記距離Ａが前記
第２の規定値以下の場合は、前記設計レイアウト及び前
記最大距離Ｘｍａｘ以下となる前記主パターン間の距離
ＸＧ−Ｇを考慮して設計データの変換を行う工程と、 変換された前記設計データを用いて、前記主パターン及
び前記ダミーパターンを形成する工程とを含むことを特
徴とするパターン形成方法。 - 【請求項３】 前記ダミーパターンは、素子分離領域上
に配置されることを特徴とする請求項１又は２記載のパ
ターン形成方法。 - 【請求項４】 前記主パターンは、素子領域上に配置さ
れることを特徴とする請求項１又は２記載のパターン形
成方法。 - 【請求項５】 前記ダミーパターンの幅ＷＤは、前記主
パターンの最小幅Ｗ以上であることを特徴とする請求項
１又は２記載のパターン形成方法。 - 【請求項６】 前記最大距離Ｘｍａｘは、５μｍ以下で
あることを特徴とする請求項１又は２記載のパターン形
成方法。 - 【請求項７】 前記最大距離Ｘｍａｘは、前記主パター
ンの幅Ｗの１０倍以下であることを特徴とする請求項１
又は２記載のパターン形成方法。 - 【請求項８】 デザインルールチェッカーを用いて、前
記距離ＸＧ−Ｇや前記距離ＸＧ−Ｄが前記最大距離Ｘ
ｍａｘ以下となっているか否かの検査が行われることを
特徴とする請求項１又は２記載のパターン形成方法。 - 【請求項９】 前記主パターンは、ゲートパターン又は
配線パターンであることを特徴とする請求項１又は２記
載のパターン形成方法。 - 【請求項１０】 前記主パターンの幅Ｗが最小加工寸法
の２倍よりも細い場合に、前記ダミーパターンが配置さ
れることを特徴とする請求項１又は２記載のパターン形
成方法。 - 【請求項１１】 前記ダミーパターン上にコンタクトを
配置し、前記コンタクトを前記ダミーパターンの上方に
配置されるメタル層に接続することによって、前記ダミ
ーパターンの電位を固定することを特徴とする請求項１
又は２記載のパターン形成方法。 - 【請求項１２】 前記最大距離Ｘｍａｘは、前記主パタ
ーンの幅Ｗに応じて決められることを特徴とする請求項
１又は２記載のパターン形成方法。 - 【請求項１３】 前記第１の規定値は、前記素子領域内
のコンタクトの大きさと、前記コンタクトと前記素子領
域内の拡散層との合わせずれ量と、前記コンタクトと前
記主パターンとの合わせずれ量との和であることを特徴
とする請求項２記載のパターン形成方法。 - 【請求項１４】 前記第２の規定値は、前記ダミーパタ
ーンの幅Ｗと、前記素子領域内の拡散層と前記主パター
ンとの合わせずれ量との和であることを特徴とする請求
項２記載のパターン形成方法。 - 【請求項１５】 前記ダミーパターンの幅Ｗは、前記ダ
ミーパターンと前記素子領域との間の距離Ｃが第３の規
定値以下になるように設定し、前記距離Ａから前記距離
Ｃの２倍を引くことによって求められることを特徴とす
る請求項２記載のパターン形成方法。 - 【請求項１６】 前記第３の規定値は、前記素子領域内
の拡散層と、前記主パターンとの合わせずれ量との和で
あることを特徴とする請求項１５記載のパターン形成方
法。 - 【請求項１７】 前記距離Ｂと前記距離Ｃとの和は、前
記最大距離Ｘｍａｘ以下であることを特徴とする請求項
１５記載のパターン形成方法。 - 【請求項１８】 前記主パターンは、光リソグラフィ又
は電子ビームリソグラフィを用いて形成することを特徴
とする請求項１又は２記載のパターン形成方法。 - 【請求項１９】 前記ダミーパターンは、前記主パター
ンの形成後に除去することを特徴とする請求項１又は２
記載のパターン形成方法。 - 【請求項２０】 前記最大距離Ｘｍａｘは、前記主パタ
ーンの膜厚又は種類によって変化することを特徴とする
請求項１又は２記載のパターン形成方法。 - 【請求項２１】 エッチング変換差から規定したパター
ン間の最大距離Ｘｍ ａｘ以下の間隔を有して配置された
主パターンを有することを特徴とするマスク。 - 【請求項２２】 前記主パターンは、素子領域上に配置
されることを特徴とする請求項２１記載のマスク。 - 【請求項２３】 前記主パターンは、ゲートパターン又
は配線パターンであることを特徴とする請求項２１記載
のマスク。 - 【請求項２４】 前記最大距離Ｘｍａｘは、５μｍ以下
であることを特徴とする請求項２１記載のマスク。 - 【請求項２５】 前記最大距離Ｘｍａｘは、前記主パタ
ーンの幅Ｗの１０倍以下であることを特徴とする請求項
２１記載のマスク。 - 【請求項２６】 前記最大距離Ｘｍａｘは、前記主パタ
ーンの幅Ｗに応じて決められることを特徴とする請求項
２１記載のマスク。 - 【請求項２７】 前記主パターンの幅Ｗが最小加工寸法
の２倍よりも細い場合は前記主パターン間にダミーパタ
ーンを配置し、前記主パターンと前記ダミーパターンと
の間の距離は前記最大距離Ｘｍａｘ以下であることを特
徴とする請求項２１記載のマスク。 - 【請求項２８】 前記ダミーパターンは、素子分離領域
上に配置されることを特徴とする請求項２７記載のマス
ク。 - 【請求項２９】 前記ダミーパターンの幅ＷＤは、前記
主パターンの最小幅Ｗ以上であることを特徴とする請求
項２７記載のマスク。 - 【請求項３０】 前記ダミーパターン上にコンタクトを
配置し、前記コンタクトを前記ダミーパターンの上方に
配置されるメタル層に接続することによって、前記ダミ
ーパターンの電位を固定することを特徴とする請求項２
７記載のマスク。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199647A JP2003017390A (ja) | 2001-06-29 | 2001-06-29 | パターン形成方法及びパターン形成に用いるマスク |
| US10/183,572 US6901577B2 (en) | 2001-06-29 | 2002-06-28 | Pattern forming method and semiconductor device manufactured by using said pattern forming method |
| US11/119,810 US7482661B2 (en) | 2001-06-29 | 2005-05-03 | Pattern forming method and semiconductor device manufactured by using said pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001199647A JP2003017390A (ja) | 2001-06-29 | 2001-06-29 | パターン形成方法及びパターン形成に用いるマスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017390A true JP2003017390A (ja) | 2003-01-17 |
Family
ID=19036914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001199647A Pending JP2003017390A (ja) | 2001-06-29 | 2001-06-29 | パターン形成方法及びパターン形成に用いるマスク |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6901577B2 (ja) |
| JP (1) | JP2003017390A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179854A (ja) * | 2004-12-23 | 2006-07-06 | Hynix Semiconductor Inc | 半導体装置の製造方法 |
| JP2006259381A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法 |
| JP2007086715A (ja) * | 2005-09-20 | 2007-04-05 | Hynix Semiconductor Inc | パターンダミーを持つ半導体素子及びパターンダミーを用いた半導体素子の製造方法 |
| US7337426B2 (en) | 2004-04-28 | 2008-02-26 | Kabushiki Kaisha Toshiba | Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein |
| JP2008090286A (ja) * | 2006-10-02 | 2008-04-17 | Samsung Electronics Co Ltd | マスク及びその形成方法 |
| JP2008107847A (ja) * | 2003-08-28 | 2008-05-08 | Toshiba Corp | 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム |
| JP2008129569A (ja) * | 2006-11-24 | 2008-06-05 | Hynix Semiconductor Inc | 回路レイアウトを用いて半導体素子の自己組立ダミーパターンを挿入する方法 |
| JP2009169259A (ja) * | 2008-01-18 | 2009-07-30 | Toshiba Corp | パターン作成方法および半導体装置の製造方法 |
| US7716617B2 (en) | 2004-12-13 | 2010-05-11 | Kabushiki Kaisha Tosbhia | Semiconductor device, method for making pattern layout, method for making mask pattern, method for making layout, method for manufacturing photo mask, photo mask, and method for manufacturing semiconductor device |
| US8101324B2 (en) | 2008-02-07 | 2012-01-24 | Fujitsu Semiconductor Limited | Photomask manufacturing method, photomask manufacturing apparatus and photomask |
| JP2023533740A (ja) * | 2020-11-09 | 2023-08-04 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 集積回路のレイアウト方法及びレイアウト装置 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7794897B2 (en) * | 2004-03-02 | 2010-09-14 | Kabushiki Kaisha Toshiba | Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method |
| JP4488837B2 (ja) * | 2004-08-20 | 2010-06-23 | 株式会社東芝 | 半導体装置並びにそのパターン設計方法及びパターン設計用プログラム |
| US7302651B2 (en) * | 2004-10-29 | 2007-11-27 | International Business Machines Corporation | Technology migration for integrated circuits with radical design restrictions |
| US7701034B2 (en) * | 2005-01-21 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy patterns in integrated circuit fabrication |
| JP4955222B2 (ja) | 2005-05-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007240949A (ja) * | 2006-03-09 | 2007-09-20 | Elpida Memory Inc | マスクデータ作成方法及びマスク |
| GB2439759A (en) * | 2006-06-30 | 2008-01-09 | X Fab Uk Ltd | RF-CMOS transistor array |
| JP2009049107A (ja) * | 2007-08-16 | 2009-03-05 | Nec Electronics Corp | ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置 |
| JP2009053763A (ja) * | 2007-08-23 | 2009-03-12 | Nec Electronics Corp | ダミーパターン配置装置、ダミーパターン配置方法 |
| JP5415710B2 (ja) * | 2008-04-10 | 2014-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US8075299B2 (en) * | 2008-10-21 | 2011-12-13 | Molecular Imprints, Inc. | Reduction of stress during template separation |
| US8652393B2 (en) * | 2008-10-24 | 2014-02-18 | Molecular Imprints, Inc. | Strain and kinetics control during separation phase of imprint process |
| US9362275B1 (en) * | 2015-02-13 | 2016-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with dummy gate structures |
| JP2017134292A (ja) * | 2016-01-28 | 2017-08-03 | 三重富士通セミコンダクター株式会社 | 半導体装置の製造方法及びマスクの形成方法 |
| CN114464613B (zh) * | 2020-11-09 | 2024-12-06 | 长鑫存储技术有限公司 | 集成电路的布图方法及布图装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2893771B2 (ja) | 1989-12-08 | 1999-05-24 | セイコーエプソン株式会社 | 半導体装置 |
| JPH04130709A (ja) | 1990-09-21 | 1992-05-01 | Mitsubishi Electric Corp | パターン形成方法 |
| US5379233A (en) * | 1991-07-19 | 1995-01-03 | Lsi Logic Corporation | Method and structure for improving patterning design for processing |
| US5278105A (en) * | 1992-08-19 | 1994-01-11 | Intel Corporation | Semiconductor device with dummy features in active layers |
| JP3454983B2 (ja) | 1995-08-25 | 2003-10-06 | 株式会社東芝 | 荷電ビーム描画方法 |
| JP3934719B2 (ja) | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
| JPH1050785A (ja) * | 1996-07-29 | 1998-02-20 | Toshiba Corp | モニタパターン |
| JP3586072B2 (ja) * | 1997-07-10 | 2004-11-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2000269190A (ja) * | 1999-03-16 | 2000-09-29 | Sony Corp | 半導体装置の製造方法 |
| JP2001100390A (ja) | 1999-09-27 | 2001-04-13 | Toshiba Microelectronics Corp | 露光用マスクのパターン補正方法 |
| JP3430080B2 (ja) * | 1999-10-08 | 2003-07-28 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4307664B2 (ja) * | 1999-12-03 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2001196372A (ja) * | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002118235A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置、半導体製造方法、および半導体製造用マスク |
| JP2002368088A (ja) * | 2001-06-05 | 2002-12-20 | Fujitsu Ltd | ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム |
| JP2002373896A (ja) * | 2001-06-15 | 2002-12-26 | Mitsubishi Electric Corp | 半導体装置 |
-
2001
- 2001-06-29 JP JP2001199647A patent/JP2003017390A/ja active Pending
-
2002
- 2002-06-28 US US10/183,572 patent/US6901577B2/en not_active Expired - Lifetime
-
2005
- 2005-05-03 US US11/119,810 patent/US7482661B2/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008107847A (ja) * | 2003-08-28 | 2008-05-08 | Toshiba Corp | 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム |
| US7337426B2 (en) | 2004-04-28 | 2008-02-26 | Kabushiki Kaisha Toshiba | Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein |
| US7716617B2 (en) | 2004-12-13 | 2010-05-11 | Kabushiki Kaisha Tosbhia | Semiconductor device, method for making pattern layout, method for making mask pattern, method for making layout, method for manufacturing photo mask, photo mask, and method for manufacturing semiconductor device |
| JP2006179854A (ja) * | 2004-12-23 | 2006-07-06 | Hynix Semiconductor Inc | 半導体装置の製造方法 |
| US8105757B2 (en) | 2004-12-23 | 2012-01-31 | Hynix Semiconductor Inc. | Method of making a semiconductor device |
| JP2006259381A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | パターン形成方法、半導体装置の製造方法、位相シフトマスク及び位相シフトマスクの設計方法 |
| JP2007086715A (ja) * | 2005-09-20 | 2007-04-05 | Hynix Semiconductor Inc | パターンダミーを持つ半導体素子及びパターンダミーを用いた半導体素子の製造方法 |
| JP2008090286A (ja) * | 2006-10-02 | 2008-04-17 | Samsung Electronics Co Ltd | マスク及びその形成方法 |
| JP2008129569A (ja) * | 2006-11-24 | 2008-06-05 | Hynix Semiconductor Inc | 回路レイアウトを用いて半導体素子の自己組立ダミーパターンを挿入する方法 |
| JP2009169259A (ja) * | 2008-01-18 | 2009-07-30 | Toshiba Corp | パターン作成方法および半導体装置の製造方法 |
| US8101324B2 (en) | 2008-02-07 | 2012-01-24 | Fujitsu Semiconductor Limited | Photomask manufacturing method, photomask manufacturing apparatus and photomask |
| JP2023533740A (ja) * | 2020-11-09 | 2023-08-04 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 集積回路のレイアウト方法及びレイアウト装置 |
| JP7450109B2 (ja) | 2020-11-09 | 2024-03-14 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 集積回路のレイアウト方法及びレイアウト装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030001155A1 (en) | 2003-01-02 |
| US20050193364A1 (en) | 2005-09-01 |
| US6901577B2 (en) | 2005-05-31 |
| US7482661B2 (en) | 2009-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003017390A (ja) | パターン形成方法及びパターン形成に用いるマスク | |
| US6691297B1 (en) | Method for planning layout for LSI pattern, method for forming LSI pattern and method for generating mask data for LSI | |
| US7346885B2 (en) | Method for producing a mask layout avoiding imaging errors for a mask | |
| JP4218972B2 (ja) | 集積回路の位相シフトおよびトリム・マスクを決定する方法および装置 | |
| JP5567248B2 (ja) | ゲートパターンを形成するための二重露光二重レジスト層プロセス | |
| US7694269B2 (en) | Method for positioning sub-resolution assist features | |
| JPH07134395A (ja) | マスクパターン及びこれを使用した微細パターンの形成方法 | |
| US20090077529A1 (en) | Design pattern correcting method, design pattern forming method, process proximity effect correcting method, semiconductor device and design pattern correcting program | |
| US6727028B2 (en) | Pattern formation method, mask for exposure used for pattern formation, and method of manufacturing the same | |
| KR20060060623A (ko) | 마스크 패턴의 보정 방법, 노광용 마스크, 노광용 마스크의제작 방법, 노광용 마스크를 제작하기 위한 전자선 묘화방법, 노광 방법, 반도체 장치, 및 반도체 장치의 제조방법 | |
| TW202127299A (zh) | 製造半導體裝置的方法 | |
| US20050120326A1 (en) | Method for producing for a mask a mask layout which avoids aberrations | |
| US7402363B2 (en) | Pattern forming method and system, and method of manufacturing a semiconductor device | |
| CN117826522A (zh) | 光学邻近修正中的关键尺寸偏差修正方法 | |
| US20090288867A1 (en) | Circuit structure and photomask for defining the same | |
| JP4580529B2 (ja) | 半導体回路の設計パタンデータ補正方法と、補正された設計パタンデータを用いたフォトマスク、該フォトマスクの検査方法およびフォトマスク検査用パタンデータ作製方法 | |
| JP2002116529A (ja) | 半導体回路設計パタンデータの補正方法、該補正方法により得られたパタンデータにより作製されたフォトマスク | |
| US20070099424A1 (en) | Reduction of mechanical stress on pattern specific geometries during etch using double pattern layout and process approach | |
| JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
| JP2007123342A (ja) | 半導体装置の製造方法。 | |
| JP2008058961A (ja) | リソグラフィプロセスにおけるレジストの限界寸法の変動の修正 | |
| US20110230045A1 (en) | Method of manufacturning semiconductor device | |
| CN112558407A (zh) | 制造半导体装置的方法 | |
| US20090029559A1 (en) | Photo mask of semiconductor device and method of forming pattern using the same | |
| TWI907962B (zh) | 光罩圖案 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080924 |