JP2003168640A

JP2003168640A - 半導体装置の製造方法

Info

Publication number: JP2003168640A
Application number: JP2001368077A
Authority: JP
Inventors: Akiyoshi Shigeniwa; 明美茂庭; Takuya Hagiwara; 琢也萩原; Keitaro Katabuchi; 啓太郎片渕; Hiroshi Fukuda; 宏福田; Mineko Adachi; 峰子足立
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-12-03
Filing date: 2001-12-03
Publication date: 2003-06-13
Also published as: US20030106037A1; US6787459B2

Abstract

(57)【要約】（修正有）【課題】位相シフトマスクとトリムマスクを用いた多
重露光において、微細なパターンを寸法精度よく製造す
る半導体装置の製造方法を提供する。【解決手段】位相シフトマスクで形成する微細線パタ
ーンと一定範囲内で隣接するシフタパターンの位相が、
互いに反転する位相を割り当てるようにし、好ましく
は、位相エッジで形成する微細線パターンを中央に挟ん
で、少なくとも四つのシフターパターンを設け、隣接し
たシフターパターン同士は必ず逆位相になるように配置
して達成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路や液
晶パネル製造などにおける光リソグラフィ技術に係り、
特に、ほぼ反転する２つの位相の光が透過する開口部と
遮光部からなる位相シフトマスクと単一位相の開口部と
遮光部からなる第二のマスクを用いた多重露光による半
導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体集積回路等のパターンの形成に用
いられる光リソグラフィ技術において、通常の単一位相
の透光部と遮光部からなるフォトマスクでの解像限界以
下のパターンを形成するため、位相シフトマスクを利用
した多重露光法がある。この方法については、特許公報
第２６５０９６２号、及びＵＳＰ５８５８５８０に記載
されている。すなわち、図２（Ａ）に示すような微細線
パターンや転写精度が要求されるパターンＰ２を含む設
計パターンに対して、パターンＰ２を位相シフトマスク
による第一の露光で潜像形成し、その他のパターンは同
一位相の開口部と遮光部（もしくはほぼ遮光部）からな
る第二のマスク（以下トリムマスクと呼ぶ）による第二
の露光で潜像を形成し、その後、現像してレジストパタ
ーンを形成する。図２（Ａ）の設計パターンの形状を実
現するには、全体が遮光領域Ｐ１の中に図２（Ｂ）に示
すように、パターンＰ２を挟むように配置された位相差
がほぼ１８０度となる開口パターンＰ３とＰ４（逆位相
ペア）からなる位相シフトマスクによる第一露光と、図
２（Ｃ）に示すような第一の露光でできた潜像のうち保
護すべき領域を表す保護パターンＰ５と第一の露光では
潜像形成しないパターンＰ６とを遮光部とするトリムマ
スクの第二の露光で潜像を形成する。

【０００３】この方法は、特に、ＣＭＯＳロジックＬＳ
Ｉのトランジスタゲート形成への応用が広く検討されて
おり、寸法精度と微細加工性の要求される解像限界以下
のゲート長のパターンを位相シフトマスクの位相差が１
８０度となる開口間（位相エッジ）に形成することか
ら、一般に位相エッジ露光法と呼ばれている。以下で
は、１８０度の位相差を表現するために、便宜上、位相
シフトマスクの各開口に０度または１８０度の位相を割
り当てて、０度位相の割り当てられた開口を０度シフタ
パターン、１８０度位相の割り当てられた開口を１８０
度シフタパターンとする。隣接する２つの開口が０度シ
フタパターン同士または１８０度シフタパターン同士の
場合は同位相（位相差が無い）とし、０度シフタパター
ンと１８０度シフタパターンの場合は逆位相もしくは、
反転した位相（位相差がある）とする。位相の割り当て
前のシフタパターンは、シフタ開口パターンとする。ま
た、シフタ間遮光幅とは、ゲート長方向の２つのシフタ
パターンの間の距離であり、この幅を変化させることに
よりゲート長の補正を行うことができる。さらに、シフ
タパターン幅はゲート長方向のシフタパターンの寸法と
し、保護パターン幅は、シフタパターン幅と同一方向の
保護パターンの幅とする。

【０００４】上記のような位相シフトマスク及びトリム
マスクを、設計レイアウトデータから自動的に発生させ
る方法については、特許公報第３１４８７７０号及び、
前記ＵＳＰ５８５８５８０に述べられている。特許公報
第３１４８７７０号及び、前記ＵＳＰ５８５８５８０で
は、位相エッジで形成する微細パターンを抽出し、シフ
タパターンを配置する領域とそれ以外の領域とに分け、
抽出した微細パターンの両側に０度シフタパターンと１
８０度シフタパターンを生成することが述べられてい
る。

【０００５】また、シフタパターン幅により同一寸法で
あるべきレジストパターン寸法が変化したり、レジスト
パターンの粗密によりゲート材料エッチング時に寸法差
が生じてしまう場合がある。一般に光リソグラフィ工程
における変形・寸法変動を光近接効果というが、ここで
は、エッチングプロセスにおけるパターン変形・寸法変
動も含めて近接効果とする。この近接効果によるパター
ン変形・寸法変動に対処するために、レイアウトパター
ンの形状を予め変化させておく方法として近接効果補正
がある。特に、位相エッジ露光法での近接効果補正につ
いては、プロシーディングスオブエスピーアイイー
ヴォリューム３８７３（１９９９年）の２７７頁から
２８７頁（Ｐｒｏｃ．ＳＰＩＥＶｏｌ．３８７
３，（１９９９）ｐｐ．２７７−２８７）、及びプロ
シーディングスオブエスピーアイイーヴォリュー
ム４０００（２０００）１０６２頁から１０６９頁（Ｐ
ｒｏｃ．ＳＰＩＥＶｏｌ．４０００，（２００
０）ｐｐ．１０６２−１０６９）に記載されている。

【０００６】

【発明が解決しようとする課題】上記特許公報第３１４
８７７０号及び、前記ＵＳＰ５８５８５８０において
は、シフタパターンの生成に際し、位相エッジで形成す
る微細パターンが間に無いシフタパターン間の位相につ
いて何ら考慮していない。例えば、図３（Ｂ）のように
間にパターンＰ２が無い個所では、隣接シフタパターン
が同位相となる場合がある。しかし、図３（Ｂ）のよう
な不規則位相配置のマスクでの露光結果と図１（Ｂ）に
示すような交互に０度シフタパターンと１８０度シフタ
パターンが並んだマスクでの露光結果とでは、位相エッ
ジで形成するパターンＰ２の寸法が異なる。このため、
チップ内における寸法バラツキが増す。例えば、位相エ
ッジで形成する微細パターン幅を１２０ｎｍ、シフタパ
ターン幅を５００ｎｍとした場合の、位相シフトマスク
での露光現像後の位相エッジ部寸法のフォーカス依存性
を図２３に示す。図２３で、図１（Ｂ）のような０度シ
フタパターンと１８０度シフタパターンが交互に並んだ
周期的配置の位相シフトマスクでのフォーカス中心位置
と図３（Ｂ）のような非周期配置の位相シフトマスクで
のフォーカス中心位置がずれており、チップ内に周期／
非周期配置の２つの場合が混在すると、所望寸法である
１２０ｎｍの±１０ｎｍ内のパターンを得る共通フォー
カス領域が極端に小さくなってしまう。この現象は収差
の大きい露光装置ほど顕著となる。

【０００７】また、前記特許公報第３１４８７７０号及
び、前記ＵＳＰ５８５８５８０でシフタパターンを配置
するのは、位相エッジで形成する微細パターンの両側に
限定している。このため、図４に示すようにシフタパタ
ーンが周期的に配置された領域Ｒ１中の中央に位置する
シフタエッジで形成するパターンの寸法と、一組の逆位
相ペアのシフタパターンのみが配置された領域Ｒ２中の
シフタエッジで形成されるパターンの寸法とで差が生じ
るという問題について何ら述べていない。例えば、図２
３と同様の微細パターン幅（１２０ｎｍ）・シフタパタ
ーン幅（５００ｎｍ）での周期的配置の場合と孤立配置
の場合の位相エッジパターン寸法のフォーカス依存性を
図２４に示す。図２３の場合と同様に、フォーカス中心
位置がずれており、所望寸法である１２０ｎｍの±１０
ｎｍ内のパターンを得る共通フォーカス領域が小さくな
ってしまう。

【０００８】さらに、位相シフトマスクデータ生成にお
ける位相割り当てを行う工程と、位相エッジ二重露光／
エッチングプロセスの近接効果を補正する工程の順序に
ついては特に述べていない。このため、上記いずれかの
処理において階層的に設計されたレイアウトデータがフ
ラットに展開され、データ量と処理時間が著しく増大す
る恐れがあった。また、作成したマスクデータ内に微小
図形が発生してしまうため、マスク作成後の欠陥検査で
誤検出が生じ、高精度検査が困難になるという課題があ
った。

【０００９】また、上記のプロシーディングスオブ
エスピーアイイーヴォリューム３８７３（１９９９
年）の２７７頁から２８７頁及びプロシーディングス
オブエスピーアイイーヴォリューム４０００（２００
０）１０６２頁から１０６９頁における近接効果補正で
は、トリムマスク中の保護パターン幅に応じた補正につ
いては述べていない。

【００１０】本発明の第一の目的は、位相エッジを利用
した多重露光法を用いて微細なパターンを高精度に形成
できる半導体装置の製造方法を提供することにある。本
発明の第二の目的は、位相割り当てと光近接効果補正を
高速に行うことのできる低コストな半導体装置の製造方
法を提供することにある。また、本発明の第三の目的
は、微小図形を含まないトリムマスクのデータを生成す
ることにより高精度なマスク欠陥検査を行うことの可能
な高精度かつ高歩留まりの半導体装置の製造方法を提供
することにある。さらに、本発明の第四の目的は、位相
シフトマスクの近接効果補正を高精度に行うことにより
微細なパターンを高精度に形成できる半導体装置の製造
方法を提供することにある。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なのもの概要は次のとおりである。
第一の目的は、位相エッジで潜像形成をする微細線パタ
ーンから前記線パターンと垂直な方向の一定距離内で隣
接する全てのシフタパターンに互いに反転する位相を割
り当てることで達成される。好ましくは、位相エッジで
形成すべき微細線パターンを中央に挟んで少なくとも４
つのシフタパターン（微細パターンの両側に２つづつの
シフタパターン）を設け、隣接したシフタパターン同士
は必ず逆位相となるように位相を配置することにより達
成される。また、上記の隣接シフタパターンに必ず逆位
相を割り当てたシフタパターンデータを作成するため
に、「位相エッジで形成するパターンの両側に逆位相と
なるシフタパターンのペアを発生させる」という機能を
持つ既存の位相シフトマスク生成ツールを用いて本来位
相エッジで形成をするパターンがないシフタ開口パター
ンの間に、ダミーパターンを発生させ、このダミーパタ
ーンを挟んで両側に位置するシフタ開口パターンも互い
に逆位相となる位相割り当てがられるように位相配置を
行うことで達成される。（以下、このダミーパターンを
ダミーゲートパターンと呼ぶ。このダミーゲートパター
ンは位相シフトマスクでの露光では潜像が形成されるが
その後のトリムマスクの露光後には潜像が残らないダミ
ーのパターンを意味しており、“ゲート”という言葉に
特別の意味は無い。）さらに、上記既存位相シフトマス
ク生成ツールを用いて、微細線パターンの両側に第一の
シフタ開口パターンデータを作成したのち、前記第一シ
フタ開口パターンの微細線パターンと反対側の辺から同
一材料層で形成される回路パターンまでの距離が十分長
い場合に、第二のシフタ開口パターン（ダミーシフタ開
口パターン）を生成し、第一のシフタ開口パターンと第
二のシフタ開口パターンの間に前記ダミーゲートパター
ンを生成し、前記微細線パターンおよびダミーゲートパ
ターンを挟んで隣接する第一のシフタ開口パターンおよ
び第二のシフタ開口パターンが互いに逆位相となるよう
に位相配置を行うことにより実現できる。上記のような
ダミーゲートパターンを生成すれば、開発工数を要する
特殊なプログラムを必ずしも新たに開発する必要なく、
既存の位相シフトマスクデータ生成ツールにダミーゲー
トパターンを入力することにより、位相シフトマスクの
隣合った開口を必ず逆位相とすることができ、また、孤
立な微細線パターンを挟んだ両側にそれぞれ２つ以上の
シフタパターンを、隣り合うシフタパターンの位相が必
ず逆位相となるように生成できる。第二の目的は、必要
に応じて並列して光近接効果補正と位相割り当てを行う
ことで、部分的に階層処理が可能となって達成される。
また、第三の目的は、トリムマスク生成において、保護
パターンと設計データ中のトリムマスクで形成するパタ
ーンとの間に生成される微小図形をその大きさにより、
トリムマスクの遮光部として埋める、もしくは保護パタ
ーンの一部分を削ることで達成される。さらに、第四の
目的は、位相シフトマスクのシフタ間遮光部幅を、トリ
ムマスクの保護パターン幅に応じて補正することにより
達成される。

【００１２】

【発明の実施の形態】（実施の形態１）本実施の形態で
は、ＮＡＮＤセルのゲート層を例に位相シフトパターン
を周期的に配置する場合について述べる。図２５（Ｂ）
に示すＮＡＮＤセルのレイアウトパターンは、ゲートピ
ッチ５００ｎｍ，ゲート幅１００ｎｍである。このセル
ＣＬが図２５（Ｃ）（活性化層とゲート層のパターン及
びセル境界のみ図示）に示すように、上位セルＣＬｕｐ
内に配置されている。上位セルＣＬｕｐ上部領域では、
セルＣＬがゲート間ピッチ一つ分だけ離して２つ配置さ
れており、下部領域では、ゲート層パターンが周辺に無
いように配置されている。セルＣＬｕｐの１００ｎｍゲ
ート部分を位相エッジで潜像形成するべく４００ｎｍ幅
のシフタパターンを生成すると、一般的には図２６に示
すように、下位セルであるＮＡＮＤセルＣＬにシフタパ
ターンを配置してデータ量を削減している。しかし、こ
の場合には、ＮＡＮＤセル間において同位相のシフタパ
ターンが並ぶため、図２３に示したようにフォーカス裕
度の減少がおきてしまう。そこで、図２７に示すように
位相エッジで形成するパターンからある一定範囲内（こ
こでは１０００ｎｍ以内とした）のシフタパターンの位
相が周期的になるように、位相配置を行った。すなわ
ち、隣接する２つのシフタパターン間に位相エッジで形
成するパターンが存在しない場合にも、上記シフタパタ
ーン間の位相が互いに逆位相となるように位相配置を行
った。これは、注目する微細パターンを中心とした微細
パターンの幅方向の約１０００ｎｍの範囲内に存在する
シフタパターンがその位相に応じて、上記微細パターン
の転写寸法に影響を与えるためである。注目する微細パ
ターンからどれくらいの距離の範囲内にあるシフタパタ
ーンまで考慮するかは、微細パターンに要求される精度
に依存するが、通常、およそ２×ｗｌ／ＮＡまたは、３
×ｗｌ／ＮＡの範囲内にあるパターンについては考慮す
ることが好ましい。ここで、ｗｌは露光波長、ＮＡは露
光装置の開口数である。さらに，位相エッジで形成する
パターンが必ず両側に周期的位相配置の２つ以上のシフ
タパターンで挟まれるように、ダミーシフタパターンを
配置した。このようなシフタパターンを自動的に発生す
るシフタ配置ＤＡ（ＤｅｓｇｉｎＡｕｔｏｍａｔｉｏ
ｎ）方法としては、レイアウトデータの任意の位置（例
えば左下隅など）から予め決めた距離内に隣接するシフ
タパターンの１つづつに０度と１８０度の位相を交互に
配置していくことが考えられる。この方法は量、処理時
間・データ量ともに膨大となるが、比較的単純なアルゴ
リズムでプログラムできる。また別の方法としては、シ
フタの位相割り当てが全く逆のＮＡＮＤセルを用意し、
隣接する位相シフトパターンの位相に応じて２つのＮＡ
ＮＤセルのうちの一つを用いることが考えられる。この
方法では、位相配置が逆となるセルを生成する単位やセ
ル配置に関して複雑な処理が必要となるが、先の逐次配
置に比べてデータ量の大幅な圧縮を図ることができる。
例えば、図２８（Ａ）に示すようにあるセルＢにパター
ンがレイアウトされていた場合、セルＢの横に配置され
るセルのシフタパターンの位相により少なくとも４つの
セル（図２８（Ｂ），（Ｃ），（Ｄ），（Ｅ））が考え
られ、必要に応じて異なるシフタ配置をしたセルを発生
させる。シフタ配置セルのバリエーションは、一つのシ
フタパターンの位相が決まれば一意的に他のシフタパタ
ーンの位相が決まるシフタパターンの集合の数をｎとし
た場合、２のｎ乗となる。全体のレイアウトにおける位
相配置矛盾をなすくために、シフタパターンペアＰ２０
のように十分離れたシフタパターンのペアは、規則的位
相配置の対象外とすることが望ましい。その場合、ｎ＝
３となり、シフタパターンの位相配置の異なるセルのバ
リエーションが８となる。さらに、別の方法では、最下
層の１つのセルで、一つのシフタパターンの位相が決ま
れば一意的に位相配置が決まるシフタパターンの集合か
らなるセルを新たに作成し、そのセル毎に位相配置が逆
となる２種類のセルを作ってセル配置を行っていく。例
えば、図２８（Ａ）のレイアウトの場合、図２９（Ａ）
のように隣接シフタの位相が決まれば一意的に位相が決
まるシフタ開口パターンＰ７の集合を１まとまりとし
て、３つの集合Ｃ１，Ｃ２，Ｃ３に分け、その各集合の
パターンについて位相割り当てが逆となる２種類のシフ
タ配置セルＣ１−１とＣ１−２、Ｃ２−１とＣ２−２、
Ｃ３−１とＣ３−２を作成する。各シフタパターンセル
を、元セルＢ周辺に配置されるシフタパターンの位相に
応じて選び、元セルＢの位置を参照して配置していく。
この方法は、シフタ配置セルを元セルに並列してセル配
置を行わなければならないが、元セルの中で隣接関係で
シフタが一意的に決まるシフタパターンの集合個数をｎ
個とすると、上記第二の方法ではセル数が２のｎ乗とな
るのに比べて２×ｎと減る。元セルが１組のシフタを発
生させるような小さい場合にはシフタ配置セルの配置位
置を表すデータ量が増大するが、小さいセルは上位セル
に展開すれば配置位置を表すデータ量の増大も防ぐこと
ができる。（実施の形態２）ここでは、実施の形態１で述べた周期
的位相配置のパターンデータを既存の位相シフトマスク
生成ツールを用いて作成する方法について述べる。一般
的に既存の位相シフトマスク生成ツールでは、位相配置
矛盾の発生する危険を小さくするため、位相エッジで形
成をするパターンのみを抽出してシフタパターンを生成
する。このツールを使って、周期的位相配置データを作
成する処理フローを図２２に示す。以下、図２２のフロ
ーに従い、図５に示すようなレイアウトデータを処理し
た場合を説明する。

【００１３】ハードウェアは、ＣＰＵ１、外部記憶装置
２、表示装置３を含んだ構成となっている。

【００１４】まず、レイアウトデータ読み込みＳ１でレ
イアウトデータ４を読みこむ。読みこんだレイアウトデ
ータは、図５（Ａ）に示すような、ゲート層のパターン
で、活性領域（図示せず）上とその周辺２００ｎｍまで
の領域の最小パターン寸法は１００ｎｍ、最小スペース
が４００ｎｍで、それ以外の不活性領域上は最小パター
ン寸法、最小スペースともは２００ｎｍである。

【００１５】次に、処理パラメータ読み込みＳ２で、処
理パラメータ５を読み込む。ここでの処理パラメータ５
は、位相エッジ法で形成するパターン幅１００ｎｍ、そ
の両側に発生させるシフタパターン幅４００ｎｍ、位相
シフトマスクでの形成潜像を保護する保護パターン幅３
５０ｎｍ、ダミーゲートパターンの最大幅（ダミーゲー
トパターンを発生させるべきシフタ開口間距離の範囲の
最大値）４００ｎｍである。また、マスク検査ルールと
して最小パターン寸法・最小スペース寸法を１００ｎｍ
とし、光近接効果補正として隣のゲートとの間隔が１０
００ｎｍ以下の場合に片側のゲート寸法を１０ｎｍ太ら
せるルールを読み込んだ。

【００１６】位相エッジで形成するパターン抽出Ｓ３
で、幅１００ｎｍの位相エッジで形成するパターンＰ２
を図５（Ｂ）のように抽出した。シフタ開口パターン作
成Ｓ４でパターンＰ２の両側に幅４００ｎｍのシフタ開
口パターンＰ７を図５（Ｃ）のように生成した。（以下
パターンＰ２を挟む１組の０度または１８０度の位相の
配置されたシフタパターンを本シフタパターンとし、位
相配置前のパターンＰ７を本シフタ開口パターンと呼
ぶ）さらに、ダミーシフタ開口パターン作成Ｓ５で、図５
（Ｄ）に示すように、本シフタ開口パターンＰ７のパタ
ーンＰ２の隣接していない側の６００ｎｍの範囲に、パ
ターンＰ２と同じ物理層で作られるパターンまたは、本
シフタ開口パターンＰ７が無い場合に、本シフタ開口パ
ターンＰ７から１００ｎｍだけ離して幅４００ｎｍのダ
ミーシフタ開口パターンＰ８を生成した。ここで、ダミ
ーシフタ開口パターンＰ８を発生させる条件として本シ
フタ開口パターンＰ７の横に６００ｎｍパターンが無い
場合としたのは、本シフタ開口パターン幅と同じ４００
ｎｍ幅のダミーシフタ開口パターンＰ８が本シフタ開口
パターンＰ７からパターンＰ２と同じ幅（ここでは１０
０ｎｍ）だけ空けた位置に配置でき、かつダミーシフタ
開口パターンが他のパターン（本シフタ開口パターン及
びダミーシフタ開口パターン）とマスク検査ルールの最
小スペースである１００ｎｍを充たして分離して形成で
きるようにするためである。

【００１７】さらに、ダミーゲートパターン作成Ｓ６に
おいて、本シフタ開口パターンＰ７／ダミーシフタ開口
パターンＰ８の間隔が４００ｎｍ以下の個所にダミーゲ
ートパターンＰ９を図５（Ｅ）のように発生させた。こ
れは、後に述べる位相割り当てＳ８において、隣合う本
シフタ開口パターンＰ７やダミーシフタ開口パターンＰ
８間が必ず互いにほぼ逆位相になる位相割り当てを行う
ためである。次に位相エッジで形成するパターンの光
近接効果補正Ｓ７で、パターンＰ２のエッジの内、隣接
パターンまでの距離が１０００ｎｍ以上となる場合には
パターンＰ２のエッジを外側へ１０ｎｍ太らせた。

【００１８】シフタ開口パターンへの位相割り当てＳ８
で、近接効果補正後のパターンＰ２又はダミーゲートパ
ターンＰ９を挟んで配置された、本シフタ開口パターン
Ｐ７及びダミーシフタ開口パターンＰ８に互いに反転す
る位相を割り当て、図５（Ｆ）に示すように０度位相の
割り当てられたシフタパターンＰ３と１８０度位相の割
り当てられたシフタパターンＰ４を得た。

【００１９】次に、保護パターン作成Ｓ９において、位
相エッジで形成するパターンＰ２の潜像を保護する保護
パターンＰ５を生成した。さらに、トリムマスクで形成
するパターン抽出Ｓ１０において、入力レイアウトデー
タからパターンＰ２を除いたパターンＰ６を抽出し、パ
ターンＰ６と保護パターンＰ５の論理和からトリムパタ
ーンデータを図５（Ｉ）のように生成した。トリムパタ
ーンデータ作成Ｓ１１では微小図形が発生しないように
トリムパターンの加工も行うが、それについては別実施
例で説明する。さらに、トリムパターンの光近接効果補
正Ｓ１２で生成されたトリムパターンに対して通常の光
近接効果補正法に従い補正を行った。

【００２０】最後に、検査Ｓ１３で、位相シフトマスク
およびトリムマスクともに最小パターン寸法／最小スペ
ース寸法の検査を行い、問題がないことがわかったの
で、マスクデータファイル６への出力を行った。

【００２１】なお、全てのパターン生成、及び加工、検
査は通常のＤＲＣ（ＤｅｓｉｇｎＲｕｌｅＣｈｅｃ
ｋ）等で用いられる図形演算プログラムを組み合わせる
ことにより行った。また、位相割り当ては、例えば、Ｐ
ｒｏｃ．ＳＰＩＥＶｏｌ．３８７３（１９９
９）ｐｐ．２７７−２８７に論じられているようなソ
フトウェアを利用することができる。

【００２２】以上の処理においては、ダミーシフタ開口
パターン作成Ｓ５を行なったが、この処理を行わずに本
シフタ開口パターンＰ７のみをパターンＰ２とダミーゲ
ートパターンＰ９により位相配置を行っても構わない。
ダミーシフタ開口パターン作成Ｓ５を行えば、孤立系の
微細パターンについてもラインアンドスペースのような
密集系の微細パターンと同様のシフタ配置とできるの
で、孤立パターンと密集パターンを同じに解像できる共
通フォーカス裕度を拡大することができる。一方、ダミ
ーシフタ開口パターン作成Ｓ５を行わない場合には、ダ
ミーシフタパターンのデータ及び、ダミーシフタ開口パ
ターン間やダミーシフタ開口パターンと本シフタ開口パ
ターンの間に発生させるダミーゲートパターンの分のデ
ータを減らすことができ、位相振り分け処理時間や出力
シフタパターンデータ量を減らすことができる。

【００２３】また、位相エッジで形成するパターンの近
接効果補正Ｓ７をシフタ開口パターンへの位相割り当て
Ｓ８前に行ったが、この処理を位相割り当て後に行って
もよいし、また近接効果補正Ｓ７をまったく行わなくて
もよい。位相割り当てＳ８前に行った場合には、設計デ
ータの階層構造を一部保持して位相割り当てを行うの
で、中間段階のデータ量を減らすことができる。位相割
り当てＳ８後に行った場合には、割り当てられた位相を
考慮した補正ができる。また、近接効果補正処理をまっ
たく行わない場合には処理時間を短縮できる。

【００２４】なお、ここでは、非常に単純な近接効果補
正を行ったが、必要に応じてより複雑なルールを用いて
もよい。複雑なルールを用いた近接効果補正については
別実施例で述べる。また、設計レイアウトデータの階層
構造を最大限活用して近接効果補正と位相割り当てを行
う方法については、後に別実施例で述べる。

【００２５】又、パターン寸法やパラメータ等について
も上に示した値に限らない。（実施の形態３）次に本発明の適用個所であるトランジ
スタ形成について、図６、図７を参照してさらに詳しく
述べる。

【００２６】図６は、上記半導体装置（ＭＯＳ論理ＬＳ
Ｉ）の製造プロセスを、デバイスの典型的な部分の断面
図を用いて示した模式図である。まず、Ｓｉ基板３１に
素子分離領域３２を形成した後（図６第１段）、ＭＯＳ
トランジスタ３３を形成し（図６第２段）、さらにコン
タクトホール３４を形成する（図６第３段）。その後、
第１層配線３５と配線間絶縁膜３６を形成し（図６第３
段）、その上に層間絶縁膜３７と接続孔３８を形成し、
さらに第２層配線３９及び配線間絶縁膜４０を形成する
（図６第４段）。第３層以上の配線（図示せず）につい
ても同様にして形成する。次に本発明の適用個所である
トランジスタ形成について図７を参照してさらに詳しく
述べる。ＭＯＳトランジスタ３３のゲート用マスクパタ
ーンデータは、実施の形態２で示したのと同様の方法を
用いて生成し、これに基づいて位相シフトマスクとトリ
ムマスクの２枚のマスクを製造した。素子分離領域３２
形成、及びゲート酸化膜形成を行った後のウェハ上にＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔ
ｉｏｎ）法にて多結晶ポリシリコン膜及びＳｉＯ２膜を
各々１００ｎｍ堆積した（図７被加工膜の堆積Ｓ２
１）。次にレジスト塗布Ｓ２２で、この被加工膜上にＫ
ｒＦエキシマレーザ露光用化学増幅系ポジレジストを
０．４μｍの厚さに回転塗布し、プリベークＳ２３を１
００℃、２分間行ってレジスト層を形成した。次にＫｒ
Ｆエキシマレーザ投影露光装置に、位相シフトマスク及
びトリムマスクをセットし、ウェハに露光量４０ｍＪ／
ｃｍ２で第一の露光を（位相シフトマスクでの第一露光
Ｓ２４）、次いで、露光量３８ｍＪ／ｃｍ２でウェハ上
の第一の露光領域に重ねて第二の露光を行った（トリム
マスクでの第二の露光Ｓ２５）。その後、露光後熱処理
Ｓ２６を１１０℃、２分間行い、通常のアルカリ現像液
を用いて現像Ｓ２７を行い、レジストパターンを得た。
その後、被加工膜のエッチングＳ２８において、レジス
トパターンをマスクとしてＳｉＯ２膜及び多結晶シリコ
ンをドライエッチングし、レジストを除去してゲートパ
ターンを形成した。

【００２７】ここでは、位相シフトマスクによる露光を
第一の露光、トリムマスクによる露光を第二の露光とし
たが、逆にトリムマスクによる露光を第一の露光、位相
シフトマスクによる露光を第二の露光としてもよい。ま
た、膜厚、寸法プロセス条件なども上記に限定しない。
この本実施の形態により、従来の光露光法では困難だっ
た微細ゲート長を有する半導体集積回路を、高精度、高
歩留り、高スループットで作製することが可能であっ
た。（実施の形態４）本実施の形態では、位相割り当てＳ８
において優先順位をつけて位相割り当てする場合につい
て述べる。逆位相を割り当てるべきシフタ開口パターン
の対向長などによって位相割り当てに優先順位を設ける
手法については特開平６−３０８７１４に記載されてい
る。ここでは、位相差を設けるべき開口がダミーシフタ
開口パターンであるか本シフタ開口パターンであるかの
違いで優先順位を設ける場合について述べる。

【００２８】図８（Ａ）に示すような最小線幅１００ｎ
ｍのゲート層のレイアウトデータに対して、１００ｎｍ
幅パターン部分を位相エッジで形成するパターンＰ２と
し、本シフタ開口パターンＰ７、ダミーシフタ開口パタ
ーンＰ８、ダミーゲートパターンＰ９を図８（Ｂ）のよ
うに生成した。位相割り当てＳ８において、パターンＰ
２とダミーゲートパターンＰ９を挟む全ての本シフタ開
口パターン及びダミーシフタ開口パターンに逆位相を割
り当てようとすると隣合ういくつかの開口に同位相が配
置されてしまう（位相割り当て矛盾が生じる）。そこ
で、位相エッジで形成するパターンＰ２、本シフタ開口
パターンＰ７、ダミーシフタ開口パターンＰ８、ダミー
ゲートパターンＰ９の関係から以下場合に分け、図９に
示すように位相割り当てを（Ａ）を最優先し、順次
（Ｂ）、（Ｃ）、（Ｄ）の優先順位を設けた。（Ａ）パターンＰ２を本シフタ開口パターンＰ７同士で
挟む場合（図９（Ａ））（Ｂ）ダミーゲートパターンＰ９を本シフタ開口パター
ンＰ７同士で挟む場合（図９（Ｂ））（Ｃ）ダミーゲートパターンＰ９を本シフタ開口パター
ンＰ７とダミーシフタ開口パターンＰ８で挟む場合（図
９（Ｃ））（Ｄ）ダミーゲートパターンＰ９をダミーシフタ開口パ
ターンＰ８同士で挟む場合（図９（Ｄ））その結果、図８（Ｂ）に示した本シフタ開口パターンＰ
７、ダミーシフタ開口パターンＰ８に対して、図８
（Ｃ）のように０度シフタパターンＰ３、１８０度シフ
タパターンＰ４を割り当てた。

【００２９】本方法により、パターンＰ２を挟むシフタ
開口パターンに対して、位相割り当て矛盾を生じること
なく、同位相開口が並ぶことによる転写パターンの精度
劣化を最小限に抑えた位相シフトマスクを作成できた。（実施の形態５）本実施の形態では、近接効果補正と位
相割り当てを並列して行う場合について図１０のフロー
に従って述べる。

【００３０】レイアウトデータ読み込みＳ１で、実施の
形態２で述べたのと同じルールで描かれたゲート層パタ
ーンと、近接効果補正で必要となるＮＭＯＳ及びＰＭＯ
Ｓの活性領域パターン層を読み込んだ。

【００３１】次に、処理パラメータ読み込みＳ２で、処
理パラメータ５を読み込んだ。

【００３２】位相エッジで形成するパターン抽出Ｓ３
で、幅１００ｎｍの位相エッジで形成するパターンを抽
出した後、シフタ開口パターン作成Ｓ４で幅４００ｎｍ
の本シフタ開口パターンの生成と、ダミーシフタ開口パ
ターン作成Ｓ５でのダミーシフタ開口パターンの生成を
行った。

【００３３】次に、ダミーゲートパターン作成Ｓ６でダ
ミーゲートパターンを発生し、さらに位相エッジで形成
するパターンと本シフタ開口パターンとダミーシフタ開
口パターンを用いて、位相割り当てＳ８においてシフタ
パターンへの位相の割り当てを行った。なお、ここで、
後でのデータ処理における便宜上、シフタパターン間の
遮光部幅は十分小さくなるようにした。

【００３４】一方、シフタパターンの近接効果補正を別
に行うために、保護パターン作成Ｓ９、トリムマスクで
形成するパターン抽出Ｓ１０を経てトリムパターンデー
タ作成Ｓ１１を行い、シフタ開口パターン及びダミーシ
フタ開口パターン及びトリムパターンのデータに基づい
て位相エッジで形成するパターンの近接効果補正Ｓ７を
別実施例で述べる方法に従って行った。位相割り当て結
果と近接効果補正結果の図形演算Ｓ１４において、近接
効果補正結果１０１を位相割り当て結果１０２から図形
演算で引くことにより、位相シフトマスクパターンデー
タ１０３とした。

【００３５】さらに、トリムマスクについても通常のト
リムパターンの近接効果補正Ｓ１２を行い、トリムパタ
ーンデータ１０４を得た。位相シフトマスクデータ１０
３、トリムマスクデータ１０４に対して通常のＤＲＣを
用いた検査Ｓ１３を行い、問題がなかったのでマスクデ
ータファイル６への出力を行った。

【００３６】本実施例では、本シフタ／ダミーシフタ開
口パターン、ダミーゲートパターン、トリムパターン作
成はデータの設計階層構造をできるだけ保って行った。
従って位相割り当て及び近接効果補正のいずれにおいて
も入力データは階層構造を保っている。このため、以下
に述べるようにデータ処理上有利であった。

【００３７】即ち、上記のように位相シフタ割り当てと
位相シフトマスクの近接効果補正を別々に行うと、それ
ぞれの処理の入力となるレイアウト層の一部を階層構造
とすることができる。例えば、図１５に示すような位相
エッジで形成するパターンＰ２が入ったセルＡが下位階
層にあり、その上位階層でセルＡが二つ配置されている
レイアウトデータを考える。このレイアウトデータに対
して本シフタ開口パターンＰ７，ダミーシフタ開口パタ
ーンＰ８，ダミーゲートパターンＰ９を作成すると、図
１６に示すようにセルＡの境界付近に発生させられるパ
ターンが上位階層に入り、セルＡの中ほどのパターンＰ
２に対して発生させられるパターンはセルＡに属した構
造となる。ところが、図１７に示すように、各シフタパ
ターンに位相割り当てを行った後は、位相割り当て結果
がセルＡ内で閉じないため、いずれのシフタ開口パター
ンも上位階層に展開されて、図形数が増大してしまう。
その結果、位相シフト配置を行った後のレイアウトデー
タに対して、さらに近接効果補正を行うのは非常に困難
となる。一方、同様に図１５のレイアウトデータに対し
て近接効果補正を行うと、補正パターンＰ１４は、図１
８に示すように、隣接ゲートパターンやシフタ開口パタ
ーンがセル内で閉じていない個所において上位セルに展
開して生成され、やはり図形データ量が膨大となる。従
って近接効果補正後のレイアウトデータに位相配置を行
うのも、非常に困難である。このように位相配置と近接
効果補正を行うと上位階層に展開しまうので、位相割当
て処理と近接効果補正を直列に行った場合、どちらの処
理を先に行っても、膨大な入力パターンデータに対して
処理を行うことになり処理時間が増大する。そこで本実
施例のように並列処理をすることが好ましい。なお、ダ
ミーゲートパターンを用いたシフタ配置により隣接シフ
タ開口パターンが互いに逆位相を割り当てられることが
わかっているので、別実施例で述べる位相シフトマスク
露光に依存する補正を位相割り当てと並行して行える。（実施の形態６）本実施の形態では、トリムパターンデ
ータ作成Ｓ１１において微小図形が発生しないようにす
る処理について述べる。入力パターンは、実施の形態２
と同様に、ゲート層のパターンで、活性領域上とその周
辺２００ｎｍまでの領域の最小パターン寸法は１００ｎ
ｍ、最小スペースが４００ｎｍで、それ以外の不活性領
域上は最小パターン寸法、最小スペースともは２００ｎ
ｍである。シフタパターン幅・保護パターン幅等の処理
パラメータも実施の形態２と同じで、マスク検査ルール
の最小パターン寸法・最小スペース寸法も１００ｎｍと
した。実施の形態２と同様の処理フローで、保護パター
ンＰ５を作成した。トリムパターンデータ作成Ｓ１１に
おいて、保護パターンＰ５と不活性領域上のゲート配線
パターンＰ６の論理和でトリムパターンデータを作成し
たところ、図１９、図２０に示すように、パターンＰ６
と保護パターンＰ５の間にマスク検査の最小スペース寸
法以下の個所が生じてしまった。図１９（Ａ）は、保護
パターンＰ５とパターンＰ６の間隔がマスク検査の最小
スペース寸法（１００ｎｍ）未満で、その対向長が最小
パターン幅（１００ｎｍ）以上の場合を表す。この際に
は、図１９（Ｂ）に示すような埋めこみパターンＰ１５
を作成した。図１９（Ｂ）では、トリムマスクにおいて
はパターンＰ６と保護パターンＰ５が分離されないが、
位相シフトマスクでの第一露光で埋めこみパターンＰ１
５部分が照射されるため、二重露光後のレジストパター
ンはパターンＰ２とパターンＰ６が接続することはない
ので問題ない。

【００３８】また、図２０（Ａ）には、保護パターンＰ
５とパターンＰ６の間隔がマスク検査の最小スペース寸
法（１００ｎｍ）未満でかつ、その対向長が最小パター
ン幅（１００ｎｍ）未満の場合を示す。この場合に微小
スペースを埋めこむと微小接続パターンができてしまう
ため、完成したマスクを検査する際、擬似欠陥として誤
検出されるなどの問題がある。そこで、図２０（Ｂ）の
ように、図形演算を用いてパターンＰ６からマスク検査
の最小スペース寸法（１００ｎｍ）範囲内の保護パター
ンを削除する削除パターンＰ１６を作成し、これを保護
パターンから引くことで，保護パターンＰ５の一部を削
った。保護パターンＰ５は元々第一露光で生成した潜像
の保護のために大きく作成してあるので、位相エッジで
形成するパターンに接していない側では一部を削って
も、繋がるべきパターンが分離してしまうことはない。
また、別実施例で述べるようなゲートエッジからトリム
パターンＰ１２端までの距離に応じた補正（図１２）を
行えば、寸法精度も保つことができる。但し、削除パタ
ーン幅はマスク検査が可能な限り小さくすることが好ま
しい。以上のように、トリムパターンの埋め込み、削除
を行うことにより作成したトリムパターンデータを用い
て、マスクを作成したところ、検査上問題のない良好な
マスクを作成することができた。

【００３９】なお、埋め込みパターン作成、及び埋め込
みや削除パターン作成、及び削除、及びこれらの必要個
所抽出は全て自動的な図形演算処理により行った。（実施の形態７）本実施の形態では、実施の形態５で述
べたフローの中での、位相シフトマスクの光近接効果補
正の詳細について述べる。発明者等の詳細な検討の結
果、最終的なゲート長は、位相シフトマスク露光におけ
るシフタパターン配置、トリムマスク露光におけるトリ
ムパターン配置、エッチングにおけるマイクロローディ
ング効果、ゲート材質の少なくとも４つの要因により変
動することがわかった。そこで、各要因により生じる寸
法変動を図２１に示すような手順で補正した。図２１の
各補正のさらに詳しい値について図１１から図１４に示
す。即ち、（１）位相シフトマスク露光に起因する近接
効果補正Ｓ３０では、ゲートに接しているシフタパター
ンＰ１０の幅とその隣のシフタパターンＰ１１までの距
離に応じてシフタ間遮光部のエッジ位置を補正する（図
１１）（２）トリムマスク露光に起因する近接効果補正Ｓ３１
では、ゲートエッジからトリムパターンＰ１２端までの
距離に応じてシフタ間遮光部のエッジ位置を補正する
（図１２）、（３）エッチング時のマイクロローディン
グに起因する近接効果補正Ｓ３２では、二度露光後に形
成される隣接レジストパターンＰ１３までの距離に応じ
てシフタ間遮光部のエッジ位置を補正する（図１３）、
（４）ＮＭＯＳ／ＰＭＯＳでのエッチングレート差に起
因する近接効果補正Ｓ３３では、ゲート材料に注入され
る不純物によりドライエッチング速度が変わることに対
するシフタ間遮光部のエッジ位置を補正をする（図１
４）これらの４つ補正を、実施の形態５のフロー中の位相エ
ッジで形成するパターンの近接効果補正Ｓ７部分で行
う。

【００４０】上記補正の順序は、露光、エッチングのプ
ロセスの順で説明したが、補正の順序は入れ替えても構
わない。階層構造を保つという観点からは、エッチング
レート差に起因する近接効果補正Ｓ３３を最初にした方
がよい。また、補正結果が上記による結果と同じであれ
ば必ずしも上記４つの補正を直列的に行う必要はない。
４つの補正を直列に行う場合と等価な１つの補正テーブ
ル（各種条件に対する補正値の対照表）を準備し，これ
を用いて一括補正を行ってもよい。また，図１１、図１
２、図１３、図１４に示したルール（表）は本実施例の
条件における一例であり、各補正の値は適宜変わる。

【００４１】位相シフトマスク露光に起因する補正で
は、ゲートに接しているシフタパターンＰ１０とそれに
隣接するシフタパターンＰ１１の位相が同位相であるか
異位相であるかで補正量が異なるが、ここでは、シフタ
パターンＰ１０とその隣接シフタパターンＰ１１は必ず
逆位相が割り当てられるので割り当て位相に応じた補正
項目は除外している。このため、実施の形態５に示した
ような位相割り当て処理と位相エッジで形成するパター
ンの近接効果補正を並行して行った。

【００４２】

【発明の効果】本発明によれば、位相エッジを利用した
多重露光法において、位相エッジで潜像形成をする微細
線パターンから前記線パターンの垂直な方向の一定距離
内にあるシフタパターンの位相を周期的に割り当てるこ
とにより、微細線パターンを高精度に形成できる。ま
た、必要に応じて並列して光近接効果補正と位相割り当
てを行うことで、部分的に階層処理が可能となり、高速
な近接効果補正と位相割り当てを高速に行うことができ
る。さらに、トリムマスク生成において、保護パターン
と設計データ中のトリムマスクで形成するパターンとの
間に生成される微小図形をその大きさにより、トリムマ
スクの遮光部として埋める、もしくは保護パターンの一
部分を削ることにより、高精度なマスク欠陥検査を行う
ことの可能な高精度かつ高歩留まりのパターン形成がで
きる。また、位相シフトマスク生成において、トリムマ
スクの保護パターン幅に応じた近接効果補正を行うこと
により、微細なパターンを高精度に形成できる

【図面の簡単な説明】

【図１】隣接するシフタが必ず逆位相になるように位相
配置した場合の位相シフトマスクを説明する平面図であ
る。

【図２】位相エッジ露光法の位相シフトマスクとトリム
マスクを説明するパターン平面図である。

【図３】位相エッジで形成するパターンが間にない隣接
シフタパターンが同位相となる場合の位相シフトマスク
を説明する平面図である。

【図４】密集パターンに対するシフタパターンと孤立パ
ターンに対するシフタパターンを説明するパターン平面
図である。

【図５】実施の形態２での処理の流れを表すパターン平
面図である。

【図６】実施の形態３を説明する半導体装置の断面図で
ある。

【図７】デバイス製造工程のフロー図である。

【図８】実施の形態４を説明するパターン平面図であ
る。

【図９】位相割り当て優先順位を説明するパターン平面
図である。

【図１０】実施の形態５における本発明に係る処理フロ
ー図である。

【図１１】位相シフトマスク露光に起因する近接効果補
正量を説明する図である。

【図１２】トリムマスク露光に起因する近接効果補正量
を説明する図である。

【図１３】エッチングのマイクロローディングに起因す
る近接効果補正量を説明する図である。

【図１４】ＮＭＯＳ／ＰＭＯＳでのエッチングレート差
に起因する近接効果補正量を説明する図である。

【図１５】位相エッジで形成するパターンがどの階層に
含まれるかをあらわすパターン平面図である。

【図１６】本シフタ開口パターン、ダミーシフタ開口パ
ターン、ダミーゲートパターンがどの階層に含まれるか
をあらわすパターン平面図である。

【図１７】０度シフタパターン、１８０度シフタパター
ンがどの階層に含まれるかをあらわすパターン平面図で
ある。

【図１８】近接効果補正パターンがどの階層に含まれる
かをあらわすパターン平面図である。

【図１９】微小図形発生部において、埋め込みパターン
を表す平面図である。

【図２０】微小図形発生部において、保護パターンの削
除パターンを表す平面図である。

【図２１】位相エッジで形成するパターンの近接効果補
正の処理フロー図である。

【図２２】実施の形態２に係る処理フロー図である。

【図２３】周期位相配置／非周期位相配置のシフタパタ
ーンの位相シフトマスクでの露光によるパターン寸法の
フォーカス位置依存性を表すグラフである。

【図２４】周期位相配置と孤立配置のシフタパターンの
位相シフトマスクでの露光によるパターン寸法のフォー
カス位置依存性を表すグラフである。

【図２５】ＮＡＮＤセルを表す図である。

【図２６】ＮＡＮＤセルにシフタパターンを配置した場
合のレイアウトパターンと各セル中に含まれるパターン
を表す平面図である。

【図２７】隣接するシフタパターンが必ず逆位相になる
ように位相配置を行った場合を表すパターン平面図であ
る。

【図２８】１つのセルに対してシフタ配置の異なる複数
のセルを発生させる場合のセルバリエーションを説明す
るパターン平面図である。

【図２９】１つのセルに対して一意的にシフタ配置が定
まる単位でシフタ配置セルを発生させる場合を説明する
パターン平面図である。

【符号の説明】

Ｐ１…遮光領域、Ｐ２…位相シフトマスクで形成するパ
ターン、Ｐ３…０度位相の配置されたシフタパターン、
Ｐ４…１８０度位相の配置されたシフタパターン、Ｐ５
…保護パターン、Ｐ６…トリムマスクで形成するパター
ン、Ｐ７…シフタ開口パターン、Ｐ８…ダミーシフタ開
口パターン、Ｐ９…ダミーゲートパターン、Ｐ１０…位
相シフトマスクで形成するパターンに接しているシフタ
パターン、Ｐ１１…シフタパターンＰ１０に隣接するシ
フタパターン、Ｐ１２…トリムパターン、Ｐ１３…二度
露光後に形成される隣接レジストパターン、Ｐ１４…近
接効果補正パターン、Ｐ１５…埋めこみパターン、Ｐ１
６…保護パターンの削除パターン、Ｐ２０…十分離れた
位置のシフタパターンペア、Ｂ…セル境界、Ｃ１，Ｃ
２，Ｃ３…隣接シフタの位相が決まれば一意的に位相が
決まるシフタパターンの集合、Ｃ１−１、Ｃ１−２、Ｃ
２−１、Ｃ２−２、Ｃ３−１、Ｃ３−２…シフタ配置セ
ル、Ｒ１…シフタパターンが周期的に配置された領域、
Ｒ２…一組のシフタパターンのみが配置された領域、Ｓ
１…レイアウトデータ読み込み、Ｓ２…処理パラメータ
読み込み、Ｓ３…位相エッジで形成するパターン抽出、
Ｓ４…シフタ開口パターン作成、Ｓ５…ダミーシフタ開
口パターン作成、Ｓ６…ダミーゲートパターン作成、Ｓ
７…位相エッジで形成するパターンの近接効果補正、Ｓ
８…位相割り当て、Ｓ９…保護パターン作成、Ｓ１０…
トリムマスクで形成するパターン抽出、Ｓ１１…トリム
パターンデータ作成、Ｓ１２…トリムパターンの近接効
果補正、Ｓ１３…検査、Ｓ１４…位相割り当て結果と近
接効果補正結果の図形演算、Ｓ２１…被加工膜の堆積、
Ｓ２２…レジスト塗布、Ｓ２３…プリベーク、Ｓ２４…
位相シフトマスクでの第一の露光、Ｓ２５…トリムマス
クでの第二の露光、Ｓ２６…露光後熱処理、Ｓ２７…現
像、Ｓ２８…被加工膜のエッチング、Ｓ３０…位相シフ
トマスク露光に起因する近接効果補正、Ｓ３１…トリム
マスク露光に起因する近接効果補正、Ｓ３２…エッチン
グ時のマイクロローディングに起因する近接効果補正、
Ｓ３３…ＮＭＯＳ／ＰＭＯＳでのエッチングレート差に
起因する近接効果補正、ＣＬ…ＮＡＮＤセル境界、ＣＬ
ｕｐ…上位セル境界、ＨＬ…接続孔、ＷＲ…配線、ＰＷ
…ｐ型ウェル領域、ＮＷ…ｎ型ウェル領域、ＰＡ…ｐ型
活性化領域、ＮＡ…ｎ型活性化領域、ＧＴ…ゲート電
極、１…ＣＰＵ、２…外部記憶装置、３…表示装置、４
…レイアウトデータファイル、５…処理パラメータ、６
…マスクデータファイル、３１…Ｓｉ基板、３２…素子
分離領域、３３…ＭＯＳトランジスタ、３４…コンタク
トホール、３５…第１層配線、３６…配線間絶縁膜、３
７…層間絶縁膜、３８…接続孔、３９…第２層配線、４
０…配線間絶縁膜、１０１…近接効果補正結果、１０２
…位相割り当て結果、１０３…位相シフトマスクパター
ンデータ、１０４…トリムパターンデータ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/82 Ｃ (72)発明者片渕啓太郎東京都青梅市新町六丁目16番地の３株式会社日立製作所デバイス開発センタ内 (72)発明者福田宏東京都国分寺市東恋ケ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者足立峰子東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内Ｆターム(参考） 2H095 BB01 BB03 BB34 BD02 5F046 AA13 AA20 AA25 BA03 CB17 DA12 5F064 BB05 CC10 CC12 DD04 EE03 EE09 EE14 EE23 EE36 GG03 GG10 HH01 HH06 HH14

Claims

【特許請求の範囲】

【請求項１】微細線パターンを含む回路パターンを、ほ
ぼ反転する二種類の位相のいづれかが割り当てられた位
相シフト開口部と遮光部とからなる第一の位相シフトマ
スクと、透光部と遮光部を含む第二のマスクを半導体基
板上の同一レジスト膜のほぼ同一位置に多重露光して形
成する半導体装置の製造方法において、上記微細線パタ
ーンは上記レジスト膜の、マスク上で位相反転する一対
の位相シフト開口部に挟まれる領域に対応する領域に形
成され、上記微細線パターンから、上記線パターンと垂
直な方向の所定距離内で互いに隣接する全ての位相シフ
ト開口部の間の位相が互いにほぼ反転していることを特
徴とする半導体装置の製造方法。
【請求項２】上記所定距離内に上記微細線パターンと同
一材料層で形成される回路パターンが存在せず、かつ、
上記所定距離内に上記位相シフト開口が２個または３個
しか存在しない場合、新たに位相シフト開口を加えるこ
とにより、上記微細線パターンの両側に少なくとも片側
２個以上、両側４個以上の相互位相反転して隣接する位
相シフト開口を設けることを特徴とする請求項１記載の
半導体装置の製造方法。
【請求項３】上記所定の距離Ｌは、上記露光に用いる光
の波長がｗｌ、上記露光に用いる投影光学系の開口数を
ＮＡとしたとき、Ｌ＜２・ｗｌ／ＮＡ、もしくは、Ｌ＜
３・ｗｌ／ＮＡであることを特徴とする請求項１記載
の半導体装置の製造方法。
【請求項４】上記回路パターンはトランジスターのゲー
ト層パターンであることを特徴とする請求項１に記載の
半導体装置の製造方法。
【請求項５】上記第一の位相シフトマスクと第二のマス
クのデータは、上記回路パターンのレイアウトデータか
ら作成され、上記第一の位相シフトマスクデータを作成
する際、上記レイアウトデータから抽出した上記微細線
パターンの両側を含む領域に位相シフトマスク用の開口
部パターンデータを作成し、上記開口部パターン間の距
離が上記所定の値以下で隣接する場合、隣接する２つの
開口部パターンが上記微細線パターンを挟む、挟まない
に関わらず、上記隣接する開口部パターン間の透過光の
位相が反転する様に、上記開口部パターンに位相を割り
当てることを特徴とする請求項１記載の半導体装置の製
造方法。
【請求項６】上記所定の値以下で隣接する上記開口部パ
ターン間にダミーパターンデータを生成し、上記微細線
パターン及びダミーパターンを間に挟んで隣接する開口
部パターン間の透過光の位相が反転する様に、上記開口
部パターンに位相を割り当てることを特徴とする請求項
１記載の半導体装置の製造方法。
【請求項７】上記第一の位相シフトマスクと第二のマス
クのデータは、上記回路パターンのレイアウトデータか
ら作成され、上記第一の位相シフトマスクデータを作成
する際、上記レイアウトデータから抽出した上記微細線パターン
の両側に位相シフトマスク用の第一の開口パターンデー
タを作成し、上記第一の開口パターンデータから上記微
細線パターンの反対側に十分な配置余裕が存在する場合
に限り第二の開口パターンデータを生成し、上記第一及
び第二の開口パターンを含んで隣接する開口パターン間
の位相が反転するように第一の開口パターンと第二の開
口パターンに位相を割り当てることを特徴とする請求項
１記載の半導体装置の製造方法。
【請求項８】微細線パターンを含む回路パターンを、ほ
ぼ反転する二種類の位相のいづれかが割り当てられた位
相シフト開口部と遮光部とからなる第一の位相シフトマ
スクと、透光部と遮光部を含む第二のマスクを半導体基
板上の同一レジスト膜のほぼ同一位置に多重露光して形
成する半導体装置の製造方法において、上記微細線パタ
ーンは上記レジスト膜の、マスク上での位相シフトマス
ク位相反転する一対の位相シフタ開口部に挟まれる領域
に対応する領域に形成され、上記第一と第二のマスクの
データは、上記回路パターンのレイアウトデータから作
成され、第二のマスクデータは、上記第一の位相シフト
マスクで潜像形成する上記微細線パターンを第二のマス
クの露光に対して保護する保護パターンと、上記微細線
パターン以外の回路を含む様に作成され、上記第一の位相シフトマスクパターンは上記レイアウト
データ及び第一の位相シフトマスクデータと第二のマス
クデータに基づいて近接効果補正され、第二のマスクパ
ターンは第二のマスクデータに基づいて近接効果補正さ
れることを特徴とする半導体装置の製造方法。
【請求項９】上記第一の位相シフトマスクパターンの近
接効果補正は、上記回路パターンを構成する材料の特
性、上記レイアウトデータにおける隣接回路パターンま
での距離、上記第一の位相シフトマスクパターンにおけ
るパターン配置条件、上記第二のマスクパターンにおけ
る保護パターンの寸法に応じて行うことを特徴とする請
求項８記載の半導体装置の製造方法。
【請求項１０】上記第一の位相シフトマスクの開口部パ
ターンデータを生成し、上記開口部パターンデータに対
して位相配置して第一の位相シフトマスクの位相パター
ンデータを生成し、上記開口部パターンデータに対して
上記開口部パターンデータ、第二のマスクパターンデー
タ及び上記レイアウトデータに基づいて近接効果補正し
て第一の位相シフトマスクの近接効果補正パターンデー
タ又は第一の位相シフトマスクの遮光部パターンデータ
を生成し、上記位相パターンデータ及び近接効果補正パ
ターンデータ又は遮光部パターンデータから、位相配置
及び近接効果補正された第一の位相シフトマスクデータ
を作成することを特徴とする請求項８記載の半導体装置
の製造方法。
【請求項１１】微細線パターンを含む回路パターンを、
ほぼ反転する二種類の位相のいづれかが割り当てられた
位相シフト開口部と遮光部とからなる第一の位相シフト
マスクと、透光部と遮光部を含む第二のマスクを半導体
基板上の同一レジスト膜のほぼ同一位置に多重露光して
形成する半導体装置の製造方法であって、上記第二のマ
スクデータにおいて、レイアウトデータから生成された
上記第一の位相シフトマスクで形成されるパターンを保
護する保護パターンと、上記第二のマスクで潜像形成す
るパターンの間の距離が、マスク検査可能な最小スペー
ス寸法以下となった場合、上記２つのパターンの上記最
小スペース寸法以下の部分の対向長が、マスク検査可能
な最小スペース寸法以上の場合は、上記２つのパターン
間を遮光パターンで埋め、上記対向長が、マスク検査可
能な最小スペース寸法以下の場合は、上記部分に接する
保護パターンをマスク検査可能な最小スペースが確保で
きるまで削除することを特徴とする半導体装置の製造方
法。