[go: up one dir, main page]

CN101097927A - 有源矩阵型tft阵列基板及其制造方法 - Google Patents

有源矩阵型tft阵列基板及其制造方法 Download PDF

Info

Publication number
CN101097927A
CN101097927A CN200710109700.4A CN200710109700A CN101097927A CN 101097927 A CN101097927 A CN 101097927A CN 200710109700 A CN200710109700 A CN 200710109700A CN 101097927 A CN101097927 A CN 101097927A
Authority
CN
China
Prior art keywords
film
electrode
mentioned
array substrate
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710109700.4A
Other languages
English (en)
Other versions
CN100550397C (zh
Inventor
原田和幸
石贺展昭
井上和式
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101097927A publication Critical patent/CN101097927A/zh
Application granted granted Critical
Publication of CN100550397C publication Critical patent/CN100550397C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种可靠性、生产率优良的有源矩阵型TFT阵列基板。本发明的有源矩阵型TFT阵列基板具备：在透明绝缘基板(1)上由第1金属膜构成的栅电极(2)和栅布线(4)；覆盖栅电极(2)和栅布线(4)的栅极绝缘膜(5)；在栅极绝缘膜(5)上所形成的半导体层；在半导体层上所形成的源电极(8b)、漏电极(8a)；以及由透明导电膜构成的像素电极(8)，其中，源电极(8b)或漏电极(8a)之中的至少一方由透明导电膜(8)构成，在其上具备以Al、Cu、Ag的任一种为主要成分的第2金属膜(9)。

Description

有源矩阵型TFT阵列基板及其制造方法
技术领域
本发明涉及有源矩阵(active matrix)型TFT阵列基板，特别是，涉及液晶显示装置用的有源矩阵型TFT阵列基板。
背景技术
近年来，在使用了半导体器件的显示装置的领域中，以节省能量、节省空间为特长的液晶显示装置正在代替现有的CRT而迅速地得到普及。在该液晶显示装置中，在透明绝缘基板上设置多个电极、布线和元件。具体地说，下述这样的有源矩阵型TFT阵列基板正广泛地得到应用：具有扫描布线和信号布线、栅电极和源、漏电极的薄膜晶体管(TFT)等的开关(switching)元件被设置成阵列(array)状，在各显示像素中对电极施加独立的影像信号。
另一方面，在该有源矩阵型TFT阵列基板的制造中，由于需要许多的工序数，故存在制造装置数增多、故障发生率增大等生产率方面的问题。以往，像专利文献1公开的那样，实施5次光刻工艺的制造方法(以下，称为5枚掩模工艺(mask process))是一般工艺。为了提高其生产率，公开了实施4次光刻工艺的制造方法(以下，称为4枚掩模工艺)(专利文献2和专利文献3)。
[专利文献1]特开平10-268353号公报
[专利文献2]特开2003-297850号公报
[专利文献3]特开2005-283689号公报
然而，在专利文献2所示的4枚掩模工艺中，半导体有源层的宽度即沟道长度，换言之，源、漏电极间隔的控制极其困难。这是因为如果控制不了曝光前的抗蚀剂(resist)膜厚和抗蚀剂膜品质的均一性、半色调(halftone)曝光中的最佳曝光量、抗蚀剂显影的均一性、抗蚀剂去除工序中的均一性等这一切，则就得不到所希望的沟道长度的缘故。因此，在同一液晶面板内存在沟道长度不同的TFT，由TFT特性的偏差产生缺陷，降低了生产率。
另外，伴随液晶显示装置的大型化和高精细化，因扫描布线和信号布线的加长、布线宽度变窄等导致的信号延迟均成为问题。因此，作为电极和布线材料，多采用电阻低的Al。在Al电极和布线的情况下，得不到与处于下层的半导体的欧姆接触膜(ohmic contact)和处于上层的由ITO等构成的透明电极层的良好的电接触特性。为了消除这一问题，必须在Al膜与欧姆接触膜和透明电极层的连接部形成Ti、Cr、Mo等高熔点金属膜，例如形成Cr/Al/Cr的3层结构。为了形成这种3层结构，由于分别刻蚀上层Cr膜、Al膜、下层Cr膜，故通常总共要进行3次刻蚀。另一方面，在4枚掩模工艺中，为了除去在半导体有源层上残留的上述3层，还必须进行3次刻蚀。由此，反而增加了工序数，降低了生产率。另外，由于反复刻蚀，也招致沟道长度和电极、布线的尺寸控制不良，因过刻蚀引起的布线电阻增高、甚至断线等问题。
发明内容
本发明是鉴于上述问题而进行的，其目的在于，提供一种可靠性、生产率优良的有源矩阵型TFT阵列基板。
本发明的有源矩阵型TFT阵列基板其具备：在透明绝缘基板上由第1金属膜构成的栅电极和栅布线；覆盖上述栅电极和栅布线的栅极绝缘膜；形成在上述栅极绝缘膜上的半导体层；形成在上述半导体层上的源电极、漏电极；以及由透明导电膜构成的像素电极，其中，上述源电极或上述漏电极之中的至少一方由上述透明导电膜构成，在其上具备以Al、Cu、Ag的任一种为主要成分的第2金属膜。
本发明的有源矩阵型TFT阵列基板的制造方法其具备下述工序：利用第1光刻工艺，从形成在透明绝缘基板上的第1金属膜形成栅电极和栅布线；依次形成覆盖上述栅电极的栅极绝缘膜和半导体层，利用第2光刻工艺对上述半导体层进行构图；依次形成透明导电膜和以Al、Cu、Ag的任一种为主要成分的第2金属膜，在第3光刻工艺中，在像素电极部的至少一部分上形成比其它区域薄的抗蚀剂图形，刻蚀上述第2金属膜、上述透明导电膜和上述半导体层的欧姆接触膜，形成TFT沟道部，然后对通过除去上述薄的抗蚀剂图形而露出的上述第2金属膜进行刻蚀；以及利用第4光刻工艺，形成贯通至上述第1金属膜表面的接触孔、和贯通至上述透明导电膜或上述第2金属膜表面的接触孔。
按照本发明，就可提供一种可靠性、生产率优良的有源矩阵型TFT阵列基板。
附图说明
图1是表示本实施方式1的有源矩阵型TFT阵列基板的俯视图。
图2是表示本实施方式1的有源矩阵型TFT阵列基板的剖面图。
图3是表示本实施方式1的有源矩阵型TFT阵列基板的制造工序的流程图。
图4是表示本实施方式1的有源矩阵型TFT阵列基板的制造工序的剖面图。
图5是表示本实施方式2的有源矩阵型TFT阵列基板的俯视图。
图6是表示本实施方式2的有源矩阵型TFT阵列基板的剖面图。
图7是表示本实施方式2的有源矩阵型TFT阵列基板的制造工序的剖面图。
图8是表示本发明的源极端子焊盘的剖面图。
具体实施方式
下面，说明本发明的用于液晶显示装置的有源矩阵型TFT阵列基板的实施方式。但是，本发明并不限定于以下的实施方式。另外，为了使说明明确起见，对下面的记述和附图适当地进行了省略和简化。
实施方式1
图1是表示本实施方式1的有源矩阵型TFT阵列基板上的图像显示区域的一个像素部分的俯视图。图2是图1的X-X’剖面图，并且是在有源矩阵型TFT阵列基板图像显示区域的外侧形成的信号输入端子部的剖面图(在图1中，该部分未图示)。作为信号输入端子部，对输入扫描信号的栅极端子和输入影像信号的源极端子进行了图示。
图1和图2的有源矩阵型TFT阵列基板具备：透明绝缘基板1、栅电极2、辅助电容共用电极3、栅布线4、栅极绝缘膜5、半导体有源膜6、欧姆接触膜7、漏电极兼像素电极8a、源电极8b、源布线9b、TFT沟道部10、钝化膜(层间绝缘膜)11、栅极端子焊盘(pad)12、源极端子焊盘13。
作为透明绝缘基板1，可用玻璃(glass)基板、石英玻璃等透明绝缘基板。绝缘性基板1的厚度可以是任意的，但为了减薄液晶显示装置的厚度，以1.1mm以下厚度的绝缘性基板为宜。如绝缘性基板1过薄，则因工艺(process)的热经历而产生基板的翘曲，从而降低了构图精度。因此，必须考虑所使用的工艺来选择绝缘性基板1的厚度。另外，在绝缘性基板1由玻璃等脆性材料构成的情况下，为了防止因来自端面的碎裂(chipping)所造成的异物的混入，理想情况是预先对基板的端面进行倒角。进而，为了特别指定各工艺中的基板处理的方向，在透明绝缘基板1的一部分上预先设置缺口，这在工艺管理上是有利的。
栅电极2、辅助电容电极3和栅布线4在透明绝缘基板1上形成。栅电极2、辅助电容电极3和栅布线4由同一第1金属膜构成。作为该第1金属膜，例如，可采用厚度100～500nm左右的以Al、Cu、Mo、Cr、Ti、Ta、W等为主要成分的金属膜。
栅极绝缘膜5在透明绝缘基板1和栅电极2、辅助电容电极3、栅布线4上形成。作为栅极绝缘膜5，可采用厚度为300～600nm左右的氮化硅膜(SiNx)、氧化硅膜(SiOx)、氧氮化硅膜(SiOxNy)或它们的层叠膜。在膜厚薄的情况下，由于在栅布线与源布线的交叉部容易发生短路，故以大于等于栅布线4或辅助电容电极3等的膜厚为宜。另一方面，在膜厚厚的情况下，TFT的导通电流减小，显示特性降低。
半导体有源膜6在栅极绝缘膜5上形成。作为半导体有源膜6，可采用厚度为100～300nm左右的非晶硅(a-Si)膜或多晶硅(p-Si)膜。在膜厚薄的情况下，在后述的欧姆接触膜8的干法刻蚀(dryetching)时容易消失。另一方面，在膜厚厚的情况下，TFT的导通电流减小。
再有，在用a-Si膜作为半导体有源膜6的情况下，栅极绝缘膜5与a-Si膜的界面为SiNx或SiOxNy，从TFT成为导通状态的栅电压即TFT的阈值电压(Vth)的控制性和可靠性的观点看较为理想。另一方面，在用p-Si膜作为半导体有源膜6的情况下，栅极绝缘膜5与p-Si膜的界面为SiOx或SiOxNy，从TFT的Vth的控制性和可靠性的观点看较为理想。
欧姆接触膜7在半导体有源膜6上形成。作为欧姆接触膜7，可采用将微量的P掺杂入(doping)厚度为20～70nm左右的a-Si或p-Si中而成的n型a-Si膜、n型p-Si膜。
漏电极兼像素电极8a和源电极8b在欧姆接触膜7上形成，经此电极，与半导体有源膜6连接。漏电极兼像素电极8a和源电极8b由同一透明导电膜8构成。作为透明导电膜8，可采用In2O3、SnO2、In2O3与SnO2的混合物ITO、In2O3与ZnO的混合物IZO、In2O3与SnO2及ZnO的混合物ITZO等。
源布线9b在源电极8b上形成，延伸至源极端子(未图示)。源布线9b由第2金属膜构成，可采用与第1金属膜同样的材料。
钝化膜11在源布线9b、漏电极兼像素电极8a等上形成。作为钝化膜11，可采用与栅极绝缘膜5同样的材料。
栅极端子焊盘12借助于贯通钝化膜11和栅极绝缘膜5的接触孔露出栅布线4而形成。另外，源极端子焊盘13借助于贯通钝化膜11的接触孔露出源布线9b而形成。
接着，用图3和图4说明本实施方式1的有源矩阵型TFT阵列基板的制造方法。再有，以下说明的例子是典型的例子，不言而喻，只要与本发明的宗旨契合，也可采用其它的制造方法。
如图3中的(A)所示，首先，用热硫酸和纯水清洗绝缘性基板1的表面。在该绝缘性基板1上，应用溅射(sputtering)、真空蒸镀等方法，使形成栅电极2、辅助电容电极3和栅布线4用的第1金属膜成膜。接着，利用第1光刻工艺(照相工艺)，在上述第1金属膜上的形成栅电极2、辅助电容电极3和栅布线4的区域形成抗蚀剂图形。接着，通过对上述第1金属膜进行湿法刻蚀(wet etching)，除去未被上述抗蚀剂图形覆盖的区域。最后，除去感光性抗蚀剂，用纯水清洗。按以上方法，形成栅电极2、辅助电容电极3和栅布线4。
作为优选实施例，采取使用了公知的Ar气的DC磁控管溅射(magnetron sputtering)法，形成厚度为200nm的向纯Al中掺杂0.2mol％Nd而成的Al-0.2mol％Nd合金膜。接着，在Al-Nd合金膜上形成了抗蚀剂图形后，用含公知的磷酸+硝酸的溶液来刻蚀Al-Nd合金膜。最后，除去抗蚀剂图形，形成栅电极2、辅助电容电极3和栅布线4。
接着，如图3中的(B)所示，对用于形成由SiNx、SiOx、SiOxNy等构成的栅极绝缘膜5、由a-Si或p-Si构成的半导体有源膜6、由n型a-Si膜或n型p-Si膜构成的欧姆接触膜7的薄膜，用等离子体(plasma)CVD(Chemical Vapor Deposition：化学气相淀积)法连续成膜。接着，利用第2光刻工艺，在上述CVD膜上的形成TFT和在后工序中形成源布线9的区域形成抗蚀剂图形。严格地说，抗蚀剂图形在比形成源布线9的区域稍宽的区域形成。另外，TFT形成区与源布线9形成区域是连续的。接着，通过对上述半导体有源膜6和欧姆接触膜7用的薄膜进行干法刻蚀，从而除去未被上述抗蚀剂图形覆盖的区域。最后，除去感光性抗蚀剂，用纯水清洗。按以上方法，形成半导体有源膜6和欧姆接触膜7。再有，栅极绝缘膜5遍及整个区域而被保留。
作为优选的实施例，用CVD法，将SiNx膜成膜为400nm的厚度作为栅极绝缘膜5用的薄膜，将a-Si膜成膜为150nm的厚度作为半导体有源膜6用的薄膜，将添加P作为掺杂剂(dopant)而成的n型a-Si膜成膜为30nm的厚度作为欧姆接触膜7用的薄膜。接着，在上述CVD膜上形成抗蚀剂图形后，用公知的氟(fluorine)类气体(例如SF6与O2的混合气体或CF4与O2的混合气体)对半导体有源膜6和欧姆接触膜7用的薄膜进行干法刻蚀。最后，除去抗蚀剂图形，形成半导体有源膜6和欧姆接触膜7。
接着，如图3中的(C)所示，对用于形成漏电极兼像素电极8a和源电极8b的透明导电膜8、以及用于形成源布线9b的图4所示的第2金属膜9，用溅射、真空蒸镀等方法连续成膜。接着，利用第3光刻工艺，形成漏电极兼像素电极8a、源电极8b、源布线9b、TFT沟道部10。
作为优选的实施例，采取使用了公知的Ar气的DC磁控溅射法，将ITO膜成膜为100nm的厚度作为透明导电膜，将Al-0.2mol％Nd合金膜成膜为200nm的厚度作为第2金属膜。以下，用图4详细地说明第3光刻工艺。
为了形成图4(a)的状态，首先，用旋涂机(spin coater)在第2金属膜9上涂敷厚度约为1.6μm的酚醛清漆树脂类的正型抗蚀剂，在120℃下进行约90秒钟的预烘焙(prebaking)。接着，为了形成源布线9b和源电极8b形成用的抗蚀剂图形14b，进行第1曝光。接着，为了形成漏电极兼像素电极8a形成用的抗蚀剂图形14a，进行第2曝光。为了使抗蚀剂图形14a不完全除去并残留薄薄的一层，第2曝光以第1曝光的约40％的曝光量进行半(half)曝光。
在进行该二级曝光，用有机碱(alkali)类的显影液进行了显影后，如在120℃下进行约180秒钟的后烘焙(postbaking)，则如图4(a)所示，形成膜厚不同的抗蚀剂图形14a和14b。厚的抗蚀剂图形14b在第3光刻工艺后残留的第2金属膜上形成，另一方面，薄的抗蚀剂图形14a在第3光刻工艺中被除去的第2金属膜上形成。本实施方式1中采用了抗蚀剂图形14a的膜厚约为0.4μm、抗蚀剂图形14b的膜厚约为1.6μm那样的抗蚀剂图形。再有，在本实施方式中，尽管如上所述采取了二级曝光，但例如也可以用位于抗蚀剂图形14a的图形的光透过量为40％的半色调图形掩模(pattern mask)，一并进行曝光。该半色调图形掩模或者在掩模(mask)的所希望的部分形成减少用于曝光的波段(通常为350～450nm)的光透过量的滤色(filter)膜，或者也可利用衍射现象在掩模的所希望的部分形成狭缝(slit)形状的图形(pattern)。通过采用了半色调图形掩模的一并曝光，可简化制造工序。
接着，用图4(a)所示的抗蚀剂图形，采用含公知的磷酸(phosphoricacid)+硝酸的溶液，对作为第2金属膜9的Al-Nd膜进行刻蚀，形成图4(b)的状态。接着，采用含公知的盐酸+硝酸的溶液，对作为透明导电膜8的ITO膜进行刻蚀，形成图4(c)的状态。在此处，在用非晶态ITO膜、IZO膜或ITZO膜代替ITO膜的情况下，由于可用作为弱酸的草酸(oxalic acid)进行刻蚀，所以没有刻蚀至其它的布线和电极的危险，可提高生产率。进而，用公知的氟类气体，对欧姆接触膜7进行刻蚀，形成图4(d)的状态。按以上方法，在抗蚀剂图形14a与14b之间，形成TFT沟道部10。在本发明中，由于除去薄的抗蚀剂图形14a的工序是在TFT沟道部10形成后，故容易控制TFT的沟道长度。具体地说，与现有的制造方法相比，对曝光前的抗蚀剂膜厚和抗蚀剂膜品质的均一性、半色调曝光中的最佳曝光量、抗蚀剂显影的均一性、抗蚀剂去除工序中的均一性等的控制并无严格要求，故生产率得到提高。
接着，借助于采用了公知的氧等离子体的抗蚀剂灰化(resistashing)，除去抗蚀剂图形14a，形成图4(e)的状态。此时，由于抗蚀剂图形14b比抗蚀剂图形14a厚，未完全除去而有残留。接着，采用含公知的磷酸+硝酸的溶液，对因除去抗蚀剂图形14a而露出的第2金属膜9即Al-Nd膜进行刻蚀，成为图4(f)的状态。接着，除去抗蚀剂图形14b，成为图4(g)的状态。如上所述，利用第3光刻工艺，形成漏电极兼像素电极8a、源电极8b、源布线9b、TFT沟道部10。
接着，如图3中的(D)所示，用等离子体CVD法对用于形成由SiNx、SiOx、SiOxNy等构成的钝化膜11的薄膜成膜。接着，利用第4光刻工艺，在上述CVD膜上形成抗蚀剂图形。接着，通过对上述钝化膜11和栅极绝缘膜5用的薄膜进行干法刻蚀，除去未被上述抗蚀剂图形覆盖的区域。最后，除去感光性抗蚀剂，用纯水清洗。按以上方法，形成至少贯通至第1金属膜表面的接触孔和贯通至第2金属膜9的表面或透明导电膜8的表面的接触孔。
作为优选的实施例，用CVD法，将SiNx膜成膜为300nm的厚度作为钝化膜11用的薄膜。接着，在上述CVD膜上形成抗蚀剂图形后，用公知的氟类气体(例如SF6与O2的混合气体或CF4与O2的混合气体)对钝化膜11用的薄膜进行干法刻蚀。最后，除去抗蚀剂图形，形成图2所示的栅极端子部接触孔12和源极端子部接触孔13。
如上所述制造的有源矩阵型TFT阵列基板隔着衬垫与具有滤色层或对置电极的对置基板(未图示)贴合成一对基板，向其间隙注入液晶。通过将夹持了该液晶层的液晶面板(panel)安装在背光单元(backlight unit)上，来制造液晶显示装置。
实施方式2
接着，说明与上述实施方式1的有源矩阵型TFT阵列基板不同的实施方式。再有，在以下的说明中，对与上述实施方式1相同的结构部件标以相同的符号而适当地省略其说明。
图5是本实施方式2的有源矩阵型TFT阵列基板的图像显示区域的一个像素部分的俯视图。图6是图5中的Y-Y’切断剖面图，并且是在有源矩阵型TFT阵列基板的图像显示区域的外侧形成的信号输入端子部的剖面图(在图5中，该部分未图示)。在本实施方式2的有源矩阵型TFT阵列基板中，除了以下不同点之外的基本结构与上述实施方式1的有源矩阵型TFT阵列基板相同。
在本实施方式2中，在漏电极兼像素电极8a上的一部分形成像素反射电极9a，这一点与上述实施方式1不同。该像素反射电极9a由与源电极9b相同的第2金属膜9形成。本实施方式2的有源矩阵型TFT阵列基板被用于半透过型的液晶显示装置。再有，也可以除去在像素反射电极9a上和像素透过部上(在漏电极兼像素电极8a上未形成像素电极像素反射电极9a的区域)形成的钝化膜11的一部分或全部。通过除去钝化膜11，液晶显示装置的光反射特性和光透过特性得到提高。
本实施方式2的有源矩阵型TFT阵列基板的制造方法与上述实施方式1的有源矩阵型TFT阵列基板的制造方法基本上相同，但形成像素反射电极9a的第3光刻工艺不同。以下，用图7详细地说明第3光刻工艺。
按照与上述实施方法1同样的方法，如图7(a)所示，形成膜厚不同的抗蚀剂图形14a和14b。厚的抗蚀剂图形14b在第3光刻工艺后残留的第2金属膜上形成，另一方面，薄的抗蚀剂图形14a在第3光刻工艺中被除去的第2金属膜上形成。具体地说，采用了抗蚀剂图形14a的膜厚约为0.4μm、抗蚀剂图形14b的膜厚约为1.6μm那样的抗蚀剂图形。
接着，用图7(a)所示的抗蚀剂图形，采用含公知的磷酸+硝酸的溶液，对作为第2金属膜9的Al-Nd膜进行刻蚀，成为图7(b)的状态。接着，采用含公知的盐酸+硝酸的溶液，对作为透明导电膜8的ITO膜进行刻蚀，成为图7(c)的状态。进而，用公知的氟类气体，对欧姆接触膜7进行刻蚀，成为图7(d)的状态。按以上方法，形成TFT沟道部10。在本发明中，由于除去薄的抗蚀剂图形14a的工序是在TFT沟道部10形成后，故容易控制TFT的沟道长度。具体地说，与现有的制造方法相比，对曝光前的抗蚀剂膜厚和抗蚀剂膜品质的均一性、半色调曝光中的最佳曝光量、抗蚀剂显影的均一性、抗蚀剂去除工序中的均一性等的控制并无严格要求，故生产率得到提高。
接着，借助于采用了公知的氧等离子体的抗蚀剂灰化，除去抗蚀剂图形14a，成为图7(e)的状态。此时，由于抗蚀剂图形14b比抗蚀剂图形14a厚，未完全除去而有残留。在本实施方式2中，与上述实施方式1不同，在第2金属膜9上的形成像素反射电极9a的区域也使抗蚀剂图形14b残存。接着，采用含公知的磷酸+硝酸的溶液，对因除去抗蚀剂图形14a而露出的作为第2金属膜9的Al-Nd膜进行刻蚀，成为图7(f)的状态。接着，除去抗蚀剂图形14b，成为图7(g)的状态。如上所述，利用第3光刻工艺，除了漏电极兼像素电极8a、源电极8b、源布线9b、TFT沟道部10外，还形成像素反射电极9a。
如上述的实施方式1和2所示，在本发明中，由于除去薄的抗蚀剂图形14a的工序是在TFT沟道部10形成后，故容易控制TFT的沟道长度。由此，同一液晶面板内的沟道长度的偏差降低，即，TFT特性的偏差降低，生产率得到提高。特别是，如实施方式2那样，通过使第2金属膜9残存在漏电极上，也可使漏电极上与源电极上的抗蚀剂的厚度相同。即，在TFT沟道部附近无需采用半色调曝光，TFT的沟道长度的控制变得更加容易。
另外，如上所述，在将以Al为主要成分的金属膜用于电极、布线的情况下，在该Al膜与下层的欧姆接触膜和上层的透明电极层的连接部必须形成Ti、Cr、Mo等高熔点金属膜，例如，必须采取Cr/Al/Cr的3层结构。在本发明的有源矩阵型TFT阵列基板中，如实施方式1和2所示，由于在作为第2金属膜9的Al合金膜与下层的欧姆接触膜7之间形成透明导电膜8，所以可防止Al与Si的相互扩散，并且无需形成Al膜的下层的高熔点金属。再有，使ITO、IZO、ITZO等透明导电膜与Al膜的接触电阻增大的AlOx是在Al膜上形成透明导电膜的情况下形成，而在透明导电膜上形成Al膜的情况下则不形成。即，按照本发明的结构可降低接触电阻，可提高接触(contact)特性。另一方面，在构成栅电极2等的第1金属膜上和第2金属膜9上，由于均不形成透明导电膜8，所以无需形成Al膜的上层的高熔点金属。即，可采取以Al为主要成分的金属膜单层结构。由此，与现有的3层结构相比，可大幅度地简化制造工序，提高生产率。不言而喻，在本发明中，从密接力、接触电阻、腐蚀性等观点看，也可在Al膜与透明导电膜之间形成高熔点金属。
在上述实施方式1和2中，采用了Al-Nd合金膜作为第1和第2金属膜，但通过采用Cr、Mo或以它们为主要成分的金属膜，可靠性得到提高。另外，在作为第2金属膜9的Al-Nd合金膜中，通过至少添加1种以上的Fe、Co、Ni等8族元素来代替Nd，可防止Al膜与ITO膜处于电连接状态的情况下在碱显影液中的ITO还原腐蚀，生产率得到提高。进而，在添加N的情况下也能得到同样的效果，如果与8族元素匹配地添加，则更为有效。
进而，第2金属膜9也可采用以比Al电阻低的Cu为主要成分的金属膜。由此，液晶显示装置可做到进一步的大型化和高精细化。如将Mo添加到Cu内，则可提高密接性。在Cu膜的情况下，由于刻蚀控制困难，布线两侧的剖面形状较差，所以沟道长度的控制尤其困难。按照本发明，在采用了Cu膜的情况下，也可容易地进行沟道长度的控制。
另外，实施方式2中的像素反射电极9a，即第2金属膜9也可采用以比Al电阻低并且反射特性优良的Ag为主要成分的金属膜。由此，可得到光学特性和电特性优良的半透过型液晶显示装置。例如，如果在专利文献1中所述的源布线的制造方法中应用Ag膜，则由于在接触孔形成时干法刻蚀的等离子体作用下，源布线的Ag膜有消失的危险，故无法实现。在本发明中，由于在源布线9b下必定存在透明导电膜8，所以如图8(a)所示，即使Ag膜消失，其下的透明导电膜8也可作为源极端子焊盘。另外，如图8(b)所示，也可没有源布线9b，仅以透明导电膜8作为源极端子焊盘。此时，将成为耐蚀性极为优良的源极端子焊盘。进而，如果将Pd、Cu、Mo、Nd、Ru、Ge、Au、SnOx之中的至少1种添加到Ag中，则可提高密接性。
进而，包括本发明在内，4层掩模工艺在源布线、源电极、漏电极的构图中，需要为通常情况2倍的刻蚀，特别是在侧刻蚀量多的布线材料的情况下，源布线的断线非常多。在本发明的液晶显示装置中，由于透明导电膜8在整个源布线9b下形成，故即使源布线9b断线，也能确保导通。因此，生产率得到急剧提高。

Claims (8)

1.一种有源矩阵型TFT阵列基板，其具备：在透明绝缘基板上由第1金属膜构成的栅电极和栅布线；覆盖上述栅电极和栅布线的栅极绝缘膜；形成在上述栅极绝缘膜上的半导体层；形成在上述半导体层上的源电极、漏电极；以及由透明导电膜构成的像素电极，其中，
上述源电极或上述漏电极之中的至少一方由上述透明导电膜构成，在其上具备以Al、Cu、Ag的任一种为主要成分的第2金属膜。
2.如权利要求1所述的有源矩阵型TFT阵列基板，其特征在于，
上述半导体层具备半导体有源膜和欧姆接触膜。
3.如权利要求1或2所述的有源矩阵型TFT阵列基板，其特征在于，
上述源电极和上述漏电极均由上述透明导电膜构成，在其上具备上述第2金属膜。
4.如权利要求1或2所述的有源矩阵型TFT阵列基板，其特征在于，
上述透明导电膜包含In2O3、SnO2、ZnO之中的至少任1种。
5.如权利要求1或2所述的有源矩阵型TFT阵列基板，其特征在于，
还具备由上述第2金属膜构成的像素反射电极。
6.一种液晶显示装置，其中，具备权利要求1或2所述的有源矩阵型TFT阵列基板。
7.一种有源矩阵型TFT阵列基板的制造方法，其具备下述工序：
利用第1光刻工艺，从形成在透明绝缘基板上的第1金属膜形成栅电极和栅布线；
依次形成覆盖上述栅电极的栅极绝缘膜和半导体层，利用第2光刻工艺对上述半导体层进行构图；
依次形成透明导电膜和以Al、Cu、Ag的任一种为主要成分的第2金属膜，在第3光刻工艺中，在像素电极部的至少一部分上形成比其它区域薄的抗蚀剂图形，刻蚀上述第2金属膜、上述透明导电膜和上述半导体层的欧姆接触膜，形成TFT沟道部，然后对通过除去上述薄的抗蚀剂图形而露出的上述第2金属膜进行刻蚀；以及
形成钝化膜，利用第4光刻工艺，形成在上述栅极绝缘膜和上述钝化膜中贯通至上述第1金属膜表面的接触孔、和在上述钝化膜中贯通至上述透明导电膜或上述第2金属膜表面的接触孔。
8.如权利要求7所述的有源矩阵型TFT阵列基板的制造方法，其特征在于，
上述透明导电膜包含In2O3、SnO2、ZnO之中的至少任1种。
CN200710109700.4A 2006-06-27 2007-06-27 有源矩阵型tft阵列基板及其制造方法 Expired - Fee Related CN100550397C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006176020A JP2008010440A (ja) 2006-06-27 2006-06-27 アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
JP2006176020 2006-06-27

Publications (2)

Publication Number Publication Date
CN101097927A true CN101097927A (zh) 2008-01-02
CN100550397C CN100550397C (zh) 2009-10-14

Family

ID=38872739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710109700.4A Expired - Fee Related CN100550397C (zh) 2006-06-27 2007-06-27 有源矩阵型tft阵列基板及其制造方法

Country Status (5)

Country Link
US (1) US20070295967A1 (zh)
JP (1) JP2008010440A (zh)
KR (1) KR100870156B1 (zh)
CN (1) CN100550397C (zh)
TW (1) TW200810129A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199112A (zh) * 2013-03-20 2013-07-10 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示面板
WO2013181902A1 (zh) * 2012-06-08 2013-12-12 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103515395A (zh) * 2012-06-14 2014-01-15 株式会社日本显示器 显示装置及其制造方法
CN103545318A (zh) * 2012-07-17 2014-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN103681481A (zh) * 2012-09-14 2014-03-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN107968096A (zh) * 2017-11-23 2018-04-27 信利（惠州）智能显示有限公司 阵列基板、显示面板及阵列基板的制备方法
CN109643659A (zh) * 2016-08-23 2019-04-16 凸版印刷株式会社 有机薄膜晶体管及其制造方法以及图像显示装置
CN112655038A (zh) * 2018-09-06 2021-04-13 夏普株式会社 有源矩阵基板的制造方法及有源矩阵基板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI333279B (en) * 2007-01-02 2010-11-11 Au Optronics Corp Method for manufacturing an array substrate
US20080191211A1 (en) * 2007-02-13 2008-08-14 Mitsubishi Electric Corporation Thin film transistor array substrate, method of manufacturing the same, and display device
KR101432109B1 (ko) * 2007-10-31 2014-08-22 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5480193B2 (ja) 2011-03-31 2014-04-23 株式会社ジャパンディスプレイ タッチパネルおよびタッチパネル付き表示装置
CN103928455B (zh) * 2013-01-15 2017-02-15 上海天马微电子有限公司 一种tft阵列基板及其制造方法
JP2014145857A (ja) * 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
DE112016000311B4 (de) 2015-01-08 2019-03-07 Mitsubishi Electric Corp. Dünnschicht-Transistorsubstrat, Verfahren zur Herstellung eines Dünnschicht-Transistorsubstrats und Flüssigkristallanzeige
KR20180079511A (ko) * 2016-12-30 2018-07-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102092034B1 (ko) 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US10971530B2 (en) * 2018-04-20 2021-04-06 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for a TFT array substrate and TFT array substrate
US12507793B2 (en) 2021-07-02 2025-12-30 Towerstar Pets, Llc Method and apparatus for pet hair removal
US12342791B2 (en) 2021-07-02 2025-07-01 Towerstar Pets, Llc Method and apparatus for pet hair removal
USD1069272S1 (en) 2022-12-22 2025-04-01 Towerstar Pets, Llc Apparatus for pet hair removal
USD1073208S1 (en) 2022-12-22 2025-04-29 Towerstar Pets, Llc Apparatus for pet hair removal
USD1070196S1 (en) 2022-12-22 2025-04-08 Towerstar Pets, Llc Apparatus for pet hair removal

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175084A (ja) * 1993-12-21 1995-07-14 Hitachi Ltd 液晶表示装置及びその製造方法
JPH08313934A (ja) * 1995-05-22 1996-11-29 Toshiba Corp アレイ基板、その製造方法、液晶表示装置およびその製造方法
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
KR0171980B1 (ko) * 1995-11-20 1999-03-20 김주용 액정 표시 소자의 제조방법
JP3208658B2 (ja) * 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
KR100333978B1 (ko) * 1998-12-28 2003-06-02 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
TW588462B (en) * 2003-03-31 2004-05-21 Quanta Display Inc Method of fabricating a thin film transistor array panel
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
JP4550551B2 (ja) * 2004-10-29 2010-09-22 株式会社 日立ディスプレイズ 液晶表示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013181902A1 (zh) * 2012-06-08 2013-12-12 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103515395B (zh) * 2012-06-14 2016-05-18 株式会社日本显示器 显示装置及其制造方法
CN103515395A (zh) * 2012-06-14 2014-01-15 株式会社日本显示器 显示装置及其制造方法
US9496292B2 (en) 2012-06-14 2016-11-15 Japan Display Inc. Display device and manufacturing method for same
CN103545318A (zh) * 2012-07-17 2014-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
CN103681481A (zh) * 2012-09-14 2014-03-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN103199112A (zh) * 2013-03-20 2013-07-10 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示面板
CN103199112B (zh) * 2013-03-20 2017-02-15 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示面板
CN109643659A (zh) * 2016-08-23 2019-04-16 凸版印刷株式会社 有机薄膜晶体管及其制造方法以及图像显示装置
CN109643659B (zh) * 2016-08-23 2022-07-26 凸版印刷株式会社 有机薄膜晶体管及其制造方法以及图像显示装置
CN107968096A (zh) * 2017-11-23 2018-04-27 信利（惠州）智能显示有限公司 阵列基板、显示面板及阵列基板的制备方法
CN112655038A (zh) * 2018-09-06 2021-04-13 夏普株式会社 有源矩阵基板的制造方法及有源矩阵基板
CN112655038B (zh) * 2018-09-06 2022-08-09 夏普株式会社 有源矩阵基板的制造方法及有源矩阵基板

Also Published As

Publication number Publication date
CN100550397C (zh) 2009-10-14
JP2008010440A (ja) 2008-01-17
KR20080000517A (ko) 2008-01-02
KR100870156B1 (ko) 2008-11-24
TW200810129A (en) 2008-02-16
US20070295967A1 (en) 2007-12-27

Similar Documents

Publication Publication Date Title
CN100550397C (zh) 有源矩阵型tft阵列基板及其制造方法
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
TWI404212B (zh) 薄膜電晶體陣列面板及其製造之方法
KR100320661B1 (ko) 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
JP6230253B2 (ja) Ｔｆｔアレイ基板およびその製造方法
US7732820B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same and display device
KR100698950B1 (ko) 박막 트랜지스터 어레이 기판의 제조방법
CN100399169C (zh) 薄膜晶体管阵列面板及其制造方法
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
CN100413077C (zh) 薄膜晶体管阵列面板
US7554119B2 (en) Active matrix substrate and its manufacturing method
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US20160313622A1 (en) Display substrate, its manufacturing method, and display device
KR20080096214A (ko) 박막 트랜지스터 기판의 제조 방법
CN101087004A (zh) Tft阵列衬底、其制造方法以及显示装置
JP2008166669A (ja) アレイ回路基板の製造方法
US20140377952A1 (en) Wiring film and active matrix substrate using the same, and method for manufacturing wiring film
CN102810558B (zh) 薄膜晶体管、阵列基板及其制作方法和液晶显示器
KR20080045834A (ko) 박막 트랜지스터 기판 및 그 제조방법
US20060261335A1 (en) Liquid crystal display device
KR100358700B1 (ko) 액정표시장치 및 그의 제조방법
CN110223989A (zh) 薄膜晶体管基板及其制作方法
KR20020054848A (ko) 액정표시장치의 제조방법
US8329518B1 (en) Methods for manufacturing thin film transistor array substrate and display panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091014

Termination date: 20180627