[go: up one dir, main page]

CN109427666A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109427666A
CN109427666A CN201710776468.3A CN201710776468A CN109427666A CN 109427666 A CN109427666 A CN 109427666A CN 201710776468 A CN201710776468 A CN 201710776468A CN 109427666 A CN109427666 A CN 109427666A
Authority
CN
China
Prior art keywords
layer
isolated area
fin
grid
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710776468.3A
Other languages
English (en)
Inventor
赵海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710776468.3A priority Critical patent/CN109427666A/zh
Priority to US16/032,810 priority patent/US10622441B2/en
Publication of CN109427666A publication Critical patent/CN109427666A/zh
Priority to US16/806,105 priority patent/US20200203479A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P50/694—
    • H10P76/4085—
    • H10W10/014—
    • H10W10/0143—
    • H10W10/17—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本申请公开了一种半导体装置及其制造方法，涉及半导体技术领域。所述方法包括：提供衬底结构，包括：衬底、位于衬底上沿着第一方向延伸的一个或多个鳍片和位于鳍片周围的隔离区，隔离区的上表面低于鳍片的上表面，隔离区包括第一隔离区和第二隔离区，第一隔离区位于鳍片在第一方向上的侧面，第二隔离区位于鳍片在不同于第一方向的第二方向上的侧面；在衬底结构上形成具有开口的牺牲层，该开口使得第一隔离区的上表面露出，并使得鳍片与第一隔离区邻接的侧面位于第一隔离区以上的部分露出；在开口中填充绝缘材料，从而在第一隔离区上形成第三隔离区，第三隔离区的上表面高于鳍片的上表面；以及去除牺牲层。

Description

半导体装置及其制造方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。
背景技术
在鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)中，为了控制关键尺寸的一致性(CD uniformity)，通常会在浅沟槽隔离区(STI)上形成伪栅结构。另外，为了改善FinFET器件的性能，通常需要对与伪栅结构邻近的鳍片的端部进行刻蚀以形成凹陷，进而通过在凹陷中外延生长半导体材料来向沟道引入应力。
但是，通常情况下，由于STI区要比鳍片低，因此STI区上的伪栅结构的底部相对于鳍片也更靠下。如果套刻精度或工艺有偏差，在STI区上形成的伪栅结构可能会偏移，从而使得伪栅结构与鳍片搭起来，也即形成桥(bridge)，这可能会造成漏电现象，从而降低器件的可靠性。另外，伪栅结构的偏移还会对外延生长的半导体材料的轮廓造成影响，这会降低向沟道引入的应力大小，从而降低器件的载流子的迁移率，从而降低了器件性能。
发明内容
本申请的一个目的在于提高器件的可靠性。
本申请的另一个目的在于提高器件载流子的迁移率。
根据本申请的一方面，提供了一种半导体装置的制造方法，包括：提供衬底结构，所述衬底结构包括：衬底、位于所述衬底上沿着第一方向延伸的一个或多个鳍片和位于所述鳍片周围的隔离区，所述隔离区的上表面低于所述鳍片的上表面，所述隔离区包括第一隔离区和第二隔离区，所述第一隔离区位于所述鳍片在所述第一方向上的侧面，所述第二隔离区位于所述鳍片在不同于所述第一方向的第二方向上的侧面；在所述衬底结构上形成具有开口的牺牲层，所述开口使得所述第一隔离区的上表面露出，并使得所述鳍片与所述第一隔离区邻接的侧面位于所述第一隔离区以上的部分露出；在所述开口中填充绝缘材料，从而在所述第一隔离区上形成第三隔离区，所述第三隔离区的上表面高于所述鳍片的上表面；以及去除所述牺牲层。
在一个实施例中，所述开口还使得与所述第一隔离区邻接的鳍片的端部露出，所述第三隔离区覆盖所述端部。
在一个实施例中，所述在所述衬底结构上形成具有开口的牺牲层包括：在所述衬底结构之上形成牺牲材料层；在所述牺牲材料层之上形成图案化的掩模层；以所述掩模层为掩模对所述牺牲材料层进行刻蚀，从而形成第一开口，所述第一开口使得所述第一隔离区的上表面露出；去除所述掩模层；以及执行湿法刻蚀，以将所述第一开口扩大为所述开口，从而使得所述鳍片与所述第一隔离区邻接的侧面位于所述第一隔离区以上的部分露出，其中剩余的牺牲材料层作为所述牺牲层。
在一个实施例中，所述在所述衬底结构之上形成牺牲材料层包括：在所述衬底结构上形成保护层；以及在所述保护层上形成所述牺牲材料层；所述方法还包括：在去除所述牺牲层之后，去除所述牺牲层下的保护层。
在一个实施例中，所述在所述开口中填充绝缘材料包括：在形成所述牺牲层后，形成覆盖所述衬底结构的绝缘材料，以填充所述开口；以及以所述牺牲层为停止层对所述绝缘材料进行平坦化，从而使得所述开口中的绝缘材料的上表面与所述牺牲层的上表面基本齐平。
在一个实施例中，所述牺牲层包括硅的氮化物、硅的氮氧化物或碳氧化硅；所述绝缘材料包括硅的氧化物。
在一个实施例中，所述提供衬底结构的步骤包括：提供初始衬底；在所述初始衬底上形成图案化的硬掩模；以所述硬掩模为掩模对所述初始衬底进行刻蚀，从而形成衬底和位于所述衬底上的一个或多个鳍片；沉积隔离材料以填充所述鳍片周围的空间，所述隔离材料的上表面与所述硬掩模的上表面基本齐平；对所述隔离材料进行第一回刻，以露出所述硬掩模；去除所述硬掩模；以及对剩余的隔离材料进行第二回刻，从而形成所述衬底结构。
在一个实施例中，所述初始衬底包括初始半导体层和位于所述初始半导体层上的初始缓冲层；所述鳍片包括半导体层和位于所述半导体层上的缓冲层；所述第二回刻还去除所述缓冲层。
在一个实施例中，所述方法还包括：在所述鳍片上形成第一栅极结构，并且在所述第三隔离区上形成第二栅极结构。
在一个实施例中，所述方法还包括：以所述第一栅极结构和所述第二栅极结构为掩模，刻蚀所述第一栅极结构两侧的鳍片以形成凹陷；以及在所述凹陷中外延生长半导体材料以形成源区和漏区。
在一个实施例中，所述第一栅极结构包括在所述鳍片的表面上的第一栅极电介质层、在所述第一栅极电介质层上的第一栅极、在所述第一栅极上的第一硬掩模层、以及在所述第一栅极电介质层、所述第一栅极和所述第一硬掩模层的侧壁上的第一间隔物；所述第二栅极结构包括在所述第三隔离区上的第二栅极、在所述第二栅极上的第二硬掩模层、以及在所述第二栅极和所述第二硬掩模层的侧壁上的第二间隔物，所述第二间隔物覆盖与所述第三隔离区邻接的鳍片的端部。
根据本申请的另一方面，提供了一种半导体装置，包括：衬底；位于所述衬底上沿着第一方向延伸的一个或多个鳍片；位于所述鳍片周围的隔离区，所述隔离区的上表面低于所述鳍片的上表面，包括：位于所述鳍片在所述第一方向上的侧面的第一隔离区和位于所述鳍片在不同于所述第一方向的第二方向上的侧面的第二隔离区；以及位于所述第一隔离区上的第三隔离区，所述第三隔离区的上表面高于所述鳍片的上表面。
在一个实施例中，所述第三隔离区覆盖与所述第一隔离区邻接的鳍片的端部。
在一个实施例中，所述装置还包括：在所述第三隔离区与所述鳍片之间的保护层。
在一个实施例中，所述装置还包括：在所述鳍片上的第一栅极结构，以及在所述第三隔离区上的第二栅极结构。
在一个实施例中，所述装置还包括：在所述第一栅极结构两侧通过外延生长半导体材料形成的源区和漏区。
在一个实施例中，所述第一栅极结构包括在所述鳍片的表面上的第一栅极电介质层、在所述第一栅极电介质层上的第一栅极、在所述第一栅极上的第一硬掩模层、以及在所述第一栅极电介质层、所述第一栅极和所述第一硬掩模层的侧壁上的第一间隔物；所述第二栅极结构包括在所述第三隔离区上的第二栅极、在所述第二栅极上的第二硬掩模层、以及在所述第二栅极和所述第二硬掩模层的侧壁上的第二间隔物，所述第二间隔物覆盖与所述第三隔离区邻接的鳍片的端部。
本申请实施例在第一隔离区上形成了上表面高于鳍片的上表面的第三隔离区，因此后续在第三隔离区上形成的伪栅结构(对应后续的第二栅极结构)即使偏离也不会对外延生长的半导体材料的形貌造成影响，也就不会影响向沟道引入的应力，提高了器件载流子的迁移率。
通过以下参照附图对本申请的示例性实施例的详细描述，本申请的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本申请的示例性实施例，并且连同说明书一起用于解释本申请的原理，在附图中：
图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图；
图2A示出了根据本申请一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图2B示出了图2A所示阶段的沿着第二方向的截面图；
图3A示出了根据本申请一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图3B示出了图3A所示阶段的沿着第二方向的截面图；
图4A示出了根据本申请一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图4B示出了图4A所示阶段的沿着第二方向的截面图；
图5A示出了根据本申请一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图5B示出了图5A所示阶段的沿着第二方向的截面图；
图6A示出了根据本申请一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图6B示出了图6A所示阶段的沿着第二方向的截面图；
图7A示出了根据本申请一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图7B示出了图7A所示阶段的沿着第二方向的截面图；
图8A示出了根据本申请一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图8B示出了图8A所示阶段的沿着第二方向的截面图；
图9A示出了根据本申请一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图9B示出了图9A所示阶段的沿着第二方向的截面图；
图10示出了根据本申请另一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图11示出了根据本申请另一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图12示出了根据本申请另一个实施例的半导体装置的制造方法的一个阶段的沿着第一方向的截面图；
图13A示出了根据本申请一个实施例的形成衬底结构的一个阶段的沿着第一方向的截面图；
图13B示出了图13A所示阶段的沿着第二方向的截面图；
图14A示出了根据本申请一个实施例的形成衬底结构的一个阶段的沿着第一方向的截面图；
图14B示出了图14A所示阶段的沿着第二方向的截面图；
图15A示出了根据本申请一个实施例的形成衬底结构的一个阶段的沿着第一方向的截面图；
图15B示出了图15A所示阶段的沿着第二方向的截面图；
图16A示出了根据本申请一个实施例的形成衬底结构的一个阶段的沿着第一方向的截面图；
图16B示出了图16A所示阶段的沿着第二方向的截面图；
图17A示出了根据本申请一个实施例的形成衬底结构的一个阶段的沿着第一方向的截面图；
图17B示出了图17A所示阶段的沿着第二方向的截面图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本申请范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1是根据本申请一个实施例的半导体装置的制造方法的简化流程图。图2A-图9B示出了根据本申请一个实施例的半导体装置的制造方法的不同阶段的截面图。下面结合图1、以及图2A-图9B对根据本申请一个实施例的半导体装置的制造方法进行说明。需要说明的是，在本文中，“基本垂直/平行”是指在半导体工艺偏差范围内的垂直/齐平。
如图1所示，首先，在步骤102，提供衬底结构。图2A示出了根据本申请一个实施例的衬底结构沿着第一方向的截面图。图2B是沿着图2A中的B-B’截取的截面图，也可以称为沿着第二方向的截面图。在后面的描述中，除非特别指出，否则，图NB是指图NA所示阶段沿着第二方向的截面图，其中N为正整数。
如图2A和图2B所示，衬底结构包括衬底201。衬底201例如可以是硅衬底、绝缘体上硅(SOI)衬底、III-V族半导体材料的衬底等。
衬底结构还包括位于衬底201上沿着第一方向延伸的一个或多个鳍片202。这里的第一方向是鳍片202延伸的方向，也可以称为沿着沟道的方向。注意，鳍片202的材料可以是与衬底201相同的半导体材料，也可以是与衬底201不同的半导体材料。
衬底结构还包括位于鳍片202周围的隔离区。这里，隔离区的上表面低于鳍片202的上表面。隔离区包括第一隔离区213和第二隔离区223。第一隔离区213位于鳍片202在第一方向上的侧面，第二隔离区223位于鳍片202在不同于第一方向的第二方向上的侧面。这里，第二方向例如可以是与第一方向基本垂直的方向，也可以称为垂直于沟道的方向。第一隔离区213可以位于鳍片202在第一方向上的两侧中的任意一侧，也可以位于鳍片202在第一方向上的两侧。类似地，第二隔离区223可以位于鳍片202在第二方向上的两侧中的任意一侧，也可以位于鳍片202在第二方向上的两侧。在一个实施例中，隔离区的材料可以是诸如氧化物、氮化物、氮氧化物等的电介质材料。
之后，在步骤104，在衬底结构上形成具有开口601的牺牲层302A，开口601使得第一隔离区213的上表面露出，并使得鳍片202与第一隔离区213邻接的侧面位于第一隔离区213以上的部分露出，参见图6A。
下面结合图3A-图6B介绍步骤104的一个具体实现方式。
如图3A和图3B所示，在衬底结构之上形成牺牲材料层302。可选地，可以先在衬底结构上形成保护层301，例如硅的氧化物等；然后在保护层301上形成牺牲材料层302。牺牲材料层302例如可以是硅的氮化物(例如SiN)、硅的氮氧化物(例如SiON)或碳氧化硅(例如SiOC)等。保护层301可以保护鳍片202在之后的刻蚀工艺中不受损失。
如图4A和图4B所示，在牺牲材料层302之上形成图案化的掩模层401。在一个实现方式中，可以在牺牲材料层302之上涂覆光致抗蚀剂，然后对光致抗蚀剂进行图案化以形成掩模层401。例如，可以通过单扩散区切断隔离(Single Diffusion Break，SDB)技术对光致抗蚀剂进行图案化。掩模层401可以定义之后形成的开口的位置。可选地，在形成掩模层401之前，可以对牺牲材料层302的表面进行氧化，以形成氧化物层。牺牲材料层302的表面形成的氧化物层可以避免诸如SiN的牺牲材料层302直接与包含有机物的光致抗蚀剂接触而产生缺陷。注意，这里形成的氧化物层可以在后续的工艺中适当地被去除。
如图5A和图5B所示，以掩模层401为掩模对牺牲材料层302进行刻蚀，例如干法刻蚀，从而形成第一开口501。这里，第一开口501使得第一隔离区213的上表面露出。应理解，虽然第一隔离区213上示出了保护层301，但这仅仅是可选地实现方式，保护层301可以仅形成在鳍片202的表面，而不形成在第一隔离区213的表面上。在第一隔离区213的表面上具有保护层301的情况下，第一开口501使得第一隔离区213上的保护层301露出。
如图6A和图6B所示，去除掩模层401。之后，执行湿法刻蚀，以将第一开口501扩大为开口601，从而使得鳍片202与第一隔离区213邻接的侧面位于第一隔离区213以上的部分露出。在湿法刻蚀后，剩余的牺牲材料层302作为牺牲层302A。应理解，牺牲层302A的材料与牺牲材料层302的材料相同。
如此，形成了具有开口601的牺牲层302A。在一个实施例中，开口601还可以使得与第一隔离区213邻接的鳍片202的端部露出。
之后，继续参见图1，在步骤106，在开口601中填充绝缘材料，从而在第一隔离区213上形成第三隔离区801，第三隔离区801的上表面高于鳍片202的上表面，参见图8A。
下面结合图7A-图8B介绍步骤106的一个具体实现方式。
如图7A和图7B所示，在形成具有开口601的牺牲层302A后，形成覆盖衬底结构的绝缘材料701，以填充开口601。绝缘材料701可以包括硅的氧化物。在一个实施例中，可以通过高密度等离子体(HDP)技术来形成硅的氧化物(例如二氧化硅)作为绝缘材料701，如此可以减少后续平坦化工艺过程中形成的凹陷。
如图8A和图8B所示，以牺牲层302A为停止层对绝缘材料701进行平坦化，从而使得开口601中的绝缘材料701的上表面与牺牲层302A的上表面基本齐平，从而形成第三隔离区801。在开口601使得与第一隔离区213邻接的鳍片202的端部露出的情况下，第三隔离区801覆盖该端部。
之后，在步骤108，去除牺牲层302A，如图9A和图9B所示。需要说明的是，在牺牲层302A下具有保护层301的情况下，在去除牺牲层302A之后，还去除牺牲层302A下的保护层301。
如上描述了根据本申请一个实施例的半导体装置的制造方法。根据该方法在第一隔离区上形成了上表面高于鳍片的上表面的第三隔离区，因此后续在第三隔离区上形成的伪栅结构(对应后续的第二栅极结构)即使偏离也不会对外延生长的半导体材料的形貌造成影响，也就不会影响向沟道引入的应力，提高了器件载流子的迁移率。
本申请还提供了一种半导体装置，该半导体装置可以利用但不限于利用上述方法进行制造。下面结合图9A和图9B对根据本申请一个实施例的半导体装置进行说明。
如图9A和图9B所示，半导体装置包括衬底201、位于衬底201上沿着第一方向延伸的一个或多个鳍片202、以及位于鳍片202周围的隔离区。这里的隔离区包括第一隔离区213和第二隔离区223。第一隔离区213位于鳍片202在第一方向上的侧面，第二隔离区223位于鳍片223在不同于第一方向的第二方向上的侧面。第一隔离区213的上表面和第二隔离区223的上表面基本齐平，并且低于鳍片202的上表面。
半导体装置还包括位于第一隔离区213上的第三隔离区801。在一个实施例中，第三隔离区801可以覆盖与第一隔离区213邻接的鳍片202的端部。
在一个实施例中，参见图9A和图9B，半导体装置还可以包括在第三隔离区801与鳍片202之间的保护层301。
在形成图9A和图9B所示的半导体装置后，在一个实施例中，上述方法还可以包括：在鳍片202上形成第一栅极结构1001，并且在第三隔离区801上形成第二栅极结构1002，如图10所示。这里，第二栅极结构通常为伪栅结构。
在一个实施例中，第一栅极结构1001可以包括在鳍片202的表面上的第一栅极电介质层1011，例如氧化硅等；在第一栅极电介质层1011上的第一栅极1021，例如多晶硅等；在第一栅极1021上的第一硬掩模层1031，例如氮化硅等；以及在第一栅极1021和第一硬掩模层1031的侧壁上的第一间隔物1041，例如氧化硅或氮化硅等。示例性地，上述第一栅极电介质层1011可以通过热氧化的方式形成。
在一个实施例中，第二栅极结构1002可以包括在第三隔离区801上的第二栅极1012，例如多晶硅等；在第二栅极1012上的第二硬掩模层1022，例如氮化硅等；以及在第二栅极1022和第二硬掩模层1032的侧壁上的第二间隔物1032，例如氧化硅或氮化硅等。这里，第二间隔物1032覆盖与第一隔离区213邻接的鳍片202的端部。
在形成第一栅极结构1001和第二栅极结构1002后，在一个实施例中，上述方法还可以包括如下步骤：
以第一栅极结构1001和第二栅极结构1002为掩模，刻蚀第一栅极结构1001两侧的鳍片202以形成凹陷，例如第一凹陷1101和第二凹陷1102，如图11所示。然后，在凹陷中外延生长半导体材料以形成源区和漏区，例如在第一凹陷1101和第二凹陷1102中分别外延生长半导体材料以形成源区1201和漏区1202，如图12所示。在一个实施例中，外延生长的半导体材料可以包括SiGe、SiC或Si。此外，在外延生长Si时可以原位掺杂P。
本申请还提供了另一种半导体装置，如图12所示。与图9A所示装置相比，图12所示的半导体装置还包括在鳍片202上的第一栅极结构1001，以及在第三隔离区213上的第二栅极结构1002。此外，该半导体装置还可以包括在第一栅极结构1001两侧通过外延生长半导体材料形成的源区1201和漏区1202。在一个实施例中，第一栅极结构1001和第二栅极结构1002的具体结构可以是如上面所描述的结构，在此不再赘述。
本申请提供的半导体装置中，由于在第一隔离区上具有上表面高于鳍片的上表面的第三隔离区，因此在第三隔离区上形成的伪栅结构(对应第二栅极结构)即使偏离也不会对外延生长的半导体材料的形貌造成影响，也就不会影响向沟道引入的应力，提高了器件载流子的迁移率。
本申请还提供了一种形成上述衬底结构的示例性的方法。下面结合图13A-图17B图进行详细说明。
首先，如图13A和图13B所示，提供初始衬底1301，并在初始衬底1301上形成图案化的硬掩模1302，例如氮化硅。例如，可以通过自对准双重曝光工艺(self-aligned doublepatterning，SADP)形成图案化的硬掩模1302。在一个实施例中，初始衬底1301可以包括初始半导体层1311和位于初始半导体层上的初始缓冲层1321，初始缓冲层1321可以降低硬掩模1302与初始衬底1301之间的应力。
然后，如图14A和图14B所示，以硬掩模1302为掩模对初始衬底1301进行刻蚀，从而形成衬底201和位于衬底201上的一个或多个鳍片202。在一个实施例中，初始衬底1301可以包括初始半导体层1311和位于初始半导体层1311上的初始缓冲层1321，从而刻蚀后所形成的鳍片202可以包括半导体层212和位于半导体层212上的缓冲层222。
接下来，如图15A和图15B所示，沉积隔离材料1501以填充鳍片202周围的空间，隔离材料1501的上表面与硬掩模1302的上表面基本齐平。例如，可以通过诸如流式化学气相沉积(FCVD)的方式沉积隔离材料1501(例如氧化硅)，然后对隔离材料1501进行平坦化，例如化学机械抛光(CMP)，从而使得隔离材料1501的上表面与硬掩模1302的上表面基本齐平。在一个实施例中，在沉积隔离材料1501之前还可以在图14A所示的结构的表面形成衬垫层(liner)，例如可以通过现场水汽生成(ISSG)的方式形成氧化硅作为衬垫层。衬垫层可以修复刻蚀工艺对鳍片202表面造成的损伤。
之后，如图16A和图16B所示，对隔离材料1501进行第一回刻，以露出硬掩模1302。
之后，如图17A和图17B所示，去除硬掩模1302。
之后，对剩余的隔离材料1501进行第二回刻，从而形成图2A和图2B所示的衬底结构。
在按照图13A-图17B的步骤形成衬底结构后，可以按照图1所示步骤以及上文的描述执行后续步骤104-步骤108。
至此，已经详细描述了根据本申请实施例的半导体装置及其制造方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本申请的精神和范围。

Claims (17)

1.一种半导体装置的制造方法，其特征在于，包括：
提供衬底结构，所述衬底结构包括：
衬底，
位于所述衬底上沿着第一方向延伸的一个或多个鳍片，和
位于所述鳍片周围的隔离区，所述隔离区的上表面低于所述鳍片的上表面，所述隔离区包括第一隔离区和第二隔离区，所述第一隔离区位于所述鳍片在所述第一方向上的侧面，所述第二隔离区位于所述鳍片在不同于所述第一方向的第二方向上的侧面；
在所述衬底结构上形成具有开口的牺牲层，所述开口使得所述第一隔离区的上表面露出，并使得所述鳍片与所述第一隔离区邻接的侧面位于所述第一隔离区以上的部分露出；
在所述开口中填充绝缘材料，从而在所述第一隔离区上形成第三隔离区，所述第三隔离区的上表面高于所述鳍片的上表面；以及
去除所述牺牲层。
2.根据权利要求1所述的方法，其特征在于，所述开口还使得与所述第一隔离区邻接的鳍片的端部露出，所述第三隔离区覆盖所述端部。
3.根据权利要求1所述的方法，其特征在于，所述在所述衬底结构上形成具有开口的牺牲层包括：
在所述衬底结构之上形成牺牲材料层；
在所述牺牲材料层之上形成图案化的掩模层；
以所述掩模层为掩模对所述牺牲材料层进行刻蚀，从而形成第一开口，所述第一开口使得所述第一隔离区的上表面露出；
去除所述掩模层；以及
执行湿法刻蚀，以将所述第一开口扩大为所述开口，从而使得所述鳍片与所述第一隔离区邻接的侧面位于所述第一隔离区以上的部分露出，其中剩余的牺牲材料层作为所述牺牲层。
4.根据权利要求3所述的方法，其特征在于，所述在所述衬底结构之上形成牺牲材料层包括：
在所述衬底结构上形成保护层；以及
在所述保护层上形成所述牺牲材料层；
所述方法还包括：
在去除所述牺牲层之后，去除所述牺牲层下的保护层。
5.根据权利要求1所述的方法，其特征在于，所述在所述开口中填充绝缘材料包括：
在形成所述牺牲层后，形成覆盖所述衬底结构的绝缘材料，以填充所述开口；以及
以所述牺牲层为停止层对所述绝缘材料进行平坦化，从而使得所述开口中的绝缘材料的上表面与所述牺牲层的上表面基本齐平。
6.根据权利要求1所述的方法，其特征在于，
所述牺牲层包括硅的氮化物、硅的氮氧化物或碳氧化硅；
所述绝缘材料包括硅的氧化物。
7.根据权利要求1所述的方法，其特征在于，所述提供衬底结构的步骤包括：
提供初始衬底；
在所述初始衬底上形成图案化的硬掩模；
以所述硬掩模为掩模对所述初始衬底进行刻蚀，从而形成衬底和位于所述衬底上的一个或多个鳍片；
沉积隔离材料以填充所述鳍片周围的空间，所述隔离材料的上表面与所述硬掩模的上表面基本齐平；
对所述隔离材料进行第一回刻，以露出所述硬掩模；
去除所述硬掩模；以及
对剩余的隔离材料进行第二回刻，从而形成所述衬底结构。
8.根据权利要求7所述的方法，其特征在于，
所述初始衬底包括初始半导体层和位于所述初始半导体层上的初始缓冲层；
所述鳍片包括半导体层和位于所述半导体层上的缓冲层；
所述第二回刻还去除所述缓冲层。
9.根据权利要求1所述的方法，其特征在于，还包括：
在所述鳍片上形成第一栅极结构，并且在所述第三隔离区上形成第二栅极结构。
10.根据权利要求9所述的方法，其特征在于，还包括：
以所述第一栅极结构和所述第二栅极结构为掩模，刻蚀所述第一栅极结构两侧的鳍片以形成凹陷；以及
在所述凹陷中外延生长半导体材料以形成源区和漏区。
11.根据权利要求9所述的方法，其特征在于，
所述第一栅极结构包括在所述鳍片的表面上的第一栅极电介质层、在所述第一栅极电介质层上的第一栅极、在所述第一栅极上的第一硬掩模层、以及在所述第一栅极电介质层、所述第一栅极和所述第一硬掩模层的侧壁上的第一间隔物；
所述第二栅极结构包括在所述第三隔离区上的第二栅极、在所述第二栅极上的第二硬掩模层、以及在所述第二栅极和所述第二硬掩模层的侧壁上的第二间隔物，所述第二间隔物覆盖与所述第三隔离区邻接的鳍片的端部。
12.一种半导体装置，其特征在于，包括：
衬底；
位于所述衬底上沿着第一方向延伸的一个或多个鳍片；
位于所述鳍片周围的隔离区，所述隔离区的上表面低于所述鳍片的上表面，包括：
第一隔离区，位于所述鳍片在所述第一方向上的侧面，和
第二隔离区，位于所述鳍片在不同于所述第一方向的第二方向上的侧面；以及
位于所述第一隔离区上的第三隔离区，所述第三隔离区的上表面高于所述鳍片的上表面。
13.根据权利要求12所述的装置，其特征在于，
所述第三隔离区覆盖与所述第一隔离区邻接的鳍片的端部。
14.根据权利要求12所述的装置，其特征在于，还包括：
在所述第三隔离区与所述鳍片之间的保护层。
15.根据权利要求12所述的装置，其特征在于，还包括：
在所述鳍片上的第一栅极结构，以及在所述第三隔离区上的第二栅极结构。
16.根据权利要求15所述的装置，其特征在于，还包括：
在所述第一栅极结构两侧通过外延生长半导体材料形成的源区和漏区。
17.根据权利要求15所述的装置，其特征在于，
所述第一栅极结构包括在所述鳍片的表面上的第一栅极电介质层、在所述第一栅极电介质层上的第一栅极、在所述第一栅极上的第一硬掩模层、以及在所述第一栅极电介质层、所述第一栅极和所述第一硬掩模层的侧壁上的第一间隔物；
所述第二栅极结构包括在所述第三隔离区上的第二栅极、在所述第二栅极上的第二硬掩模层、以及在所述第二栅极和所述第二硬掩模层的侧壁上的第二间隔物，所述第二间隔物覆盖与所述第三隔离区邻接的鳍片的端部。
CN201710776468.3A 2017-09-01 2017-09-01 半导体装置及其制造方法 Pending CN109427666A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710776468.3A CN109427666A (zh) 2017-09-01 2017-09-01 半导体装置及其制造方法
US16/032,810 US10622441B2 (en) 2017-09-01 2018-07-11 Semiconductor apparatus and manufacturing method for same
US16/806,105 US20200203479A1 (en) 2017-09-01 2020-03-02 Semiconductor apparatus and manufacturing method for same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710776468.3A CN109427666A (zh) 2017-09-01 2017-09-01 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN109427666A true CN109427666A (zh) 2019-03-05

Family

ID=65504890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710776468.3A Pending CN109427666A (zh) 2017-09-01 2017-09-01 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US10622441B2 (zh)
CN (1) CN109427666A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017960A (zh) * 2019-05-28 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10431492B1 (en) * 2018-05-28 2019-10-01 Nanya Technology Corporation Method of manufacturing a semiconductor structure
CN112103182B (zh) * 2019-06-18 2024-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102684977B1 (ko) 2019-07-08 2024-07-17 삼성전자주식회사 반도체 발광소자 제조방법
CN113823562A (zh) * 2020-06-18 2021-12-21 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN118380325B (zh) * 2024-06-24 2024-09-24 上海邦芯半导体科技有限公司 一种鳍式场效应晶体管的鳍片表面处理方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616980A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
US20150147860A1 (en) * 2013-11-27 2015-05-28 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
CN104977820A (zh) * 2014-04-02 2015-10-14 无锡华润上华科技有限公司 一种光刻返工去胶方法及其半导体形成方法
US20160079125A1 (en) * 2014-09-11 2016-03-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9368496B1 (en) * 2015-01-30 2016-06-14 Globalfoundries Inc. Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices
US9419077B2 (en) * 2012-11-30 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor devices including protruding insulation portions between active fins
CN106653841A (zh) * 2015-10-28 2017-05-10 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN107093580A (zh) * 2016-02-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8846491B1 (en) * 2013-06-19 2014-09-30 Globalfoundries Inc. Forming a diffusion break during a RMG process
KR102376503B1 (ko) * 2015-04-23 2022-03-18 삼성전자주식회사 집적회로 장치 및 이의 제조 방법
US9985134B1 (en) * 2016-11-29 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs
US10014296B1 (en) * 2017-04-14 2018-07-03 Globalfoundries Inc. Fin-type field effect transistors with single-diffusion breaks and method
US10354997B2 (en) * 2017-04-28 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor device with replacement gates
US10192746B1 (en) * 2017-07-31 2019-01-29 Globalfoundries Inc. STI inner spacer to mitigate SDB loading

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419077B2 (en) * 2012-11-30 2016-08-16 Samsung Electronics Co., Ltd. Semiconductor devices including protruding insulation portions between active fins
CN104616980A (zh) * 2013-11-05 2015-05-13 中芯国际集成电路制造(上海)有限公司 金属栅极的形成方法
US20150147860A1 (en) * 2013-11-27 2015-05-28 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
CN104977820A (zh) * 2014-04-02 2015-10-14 无锡华润上华科技有限公司 一种光刻返工去胶方法及其半导体形成方法
US20160079125A1 (en) * 2014-09-11 2016-03-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
US9368496B1 (en) * 2015-01-30 2016-06-14 Globalfoundries Inc. Method for uniform recess depth and fill in single diffusion break for fin-type process and resulting devices
CN106653841A (zh) * 2015-10-28 2017-05-10 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN107093580A (zh) * 2016-02-17 2017-08-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017960A (zh) * 2019-05-28 2020-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112017960B (zh) * 2019-05-28 2024-09-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US10622441B2 (en) 2020-04-14
US20200203479A1 (en) 2020-06-25
US20190074353A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
US10840143B2 (en) Methods for forming a semiconductor arrangement of fins having multiple heights and an alignment mark
CN109427666A (zh) 半导体装置及其制造方法
TWI648857B (zh) 半導體元件及其製作方法
TWI642185B (zh) 半導體元件及其製作方法
US9105746B2 (en) Method for manufacturing a field effect transistor of a non-planar type
CN107958871B (zh) 半导体装置及其制造方法
KR20110049806A (ko) 트렌치 격리를 가지는 핀 반도체 디바이스들을 형성하는 방법
US7705401B2 (en) Semiconductor device including a fin-channel recess-gate MISFET
US7413943B2 (en) Method of fabricating gate of fin type transistor
TW201703140A (zh) 半導體裝置及其製作方法
CN107492573A (zh) 运用选择性移除鳍部的半导体结构的形成
TW201806158A (zh) 位在矽覆絕緣層上的鰭狀場效電晶體及其形成方法
CN1316588C (zh) 制造具有凹槽沟道区域的半导体装置的方法
CN101154595A (zh) 半导体器件中凹陷栅极的制造方法
CN107564859A (zh) 半导体装置及其制造方法
JP2006135067A (ja) 半導体装置およびその製造方法
US20070048938A1 (en) Method of manufacturing MOS transistor with multiple channel structure
US9721804B1 (en) Semiconductor device and method for fabricating the same
CN107958933B (zh) 半导体装置及其制造方法
CN109300972A (zh) Finfet器件及其形成方法
KR100866733B1 (ko) 반도체 소자의 형성 방법
CN114530378A (zh) 一种半导体结构及其形成方法
KR100792394B1 (ko) 반도체 소자 제조 방법
KR20110067844A (ko) 반도체 소자의 제조 방법
CN109148580A (zh) 一种FinFET器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190305