CN109075036A - 用于形成三维单片集成电路的结构的制造方法 - Google Patents
用于形成三维单片集成电路的结构的制造方法 Download PDFInfo
- Publication number
- CN109075036A CN109075036A CN201780021471.2A CN201780021471A CN109075036A CN 109075036 A CN109075036 A CN 109075036A CN 201780021471 A CN201780021471 A CN 201780021471A CN 109075036 A CN109075036 A CN 109075036A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- thickness
- germanium
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000203 mixture Substances 0.000 claims description 44
- 229910020751 SixGe1-x Inorganic materials 0.000 claims description 34
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 32
- 238000003475 lamination Methods 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 229910021133 SiyGe1-y Inorganic materials 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000000280 densification Methods 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 2
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims 1
- 238000005530 etching Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 5
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010436 fluorite Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Fuses (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及制造结构的方法，该结构包括第一基板(1)以及在所述第一基板上延伸的半导体层，第一基板包括易于因高于400℃的温度而损坏的至少一个电子元件(10)，特征在于该方法包括以下步骤：(a)在第一基板(1)上设置第一结合金属层(11)，(b)设置第二基板(2)，第二基板依次包括：‑半导体基础基板(20)，‑多个半导体外延层的叠层(21)，SixGe1‑x层(210)位于叠层(21)的与基础基板(20)相反的表面处，其中0≤x≤1，‑第二结合金属层(22)，(c)通过第一结合金属层和第二结合金属层(11，22)将第一基板和第二基板结合，所述结合步骤在低于或等于400℃的温度下进行，(d)去除第二基板的一部分以将SixGe1‑x层(210)转移在第一基板(1)上，所述去除步骤包括相对于SixGe1‑x层(210)至少选择性地化学蚀刻第二基板(2)的一层。
Description
技术领域
本发明涉及一种制造用于形成单片集成电路的结构的方法以及旨在用于实施所述方法的结构和基板。
背景技术
就增加电子元件的密度和减小电子元件的尺寸而言，三维(3D)单片集成电路特别有前景，因为它们尤其避免了所述元件的未对准问题。
这些电路的制造涉及将半导体层转移到已经包括至少一个电子元件(例如，晶体管)的基板上。
然而，这种转移有问题，因为所述元件在经受高于400℃的温度时很可能损坏。
实际上，迄今为止还没有方法使得具有良好晶体质量的半导体层能够被转移并且仅涉及可在低于400℃的温度下实施的步骤。
因此，第一种选项是通过将半导体层直接沉积到包括至少一个电子元件的基板上来形成半导体层。然而，在低于400℃的温度下进行的这种沉积导致获得多晶或非晶层，而没有所需的晶体质量以便于后续形成其它电子元件。
另一种选项是使用熟知的将半导体层从供体基板转移到受体基板的Smart CutTM方法。该方法涉及通过注入诸如氢和/或氦的原子种类在供体基板中形成弱化区。然而，这种注入在转移的层中生成缺陷，这些缺陷迄今为止只能通过在高于500℃的温度下退火来固化。
可以想到所谓的BSOI(绝缘体上结合硅)和BESOI(绝缘体上结合和蚀刻背硅)技术来从结合到包括至少一个电子元件的基板的块状基板转移硅层。然而，如果所使用的温度不超过400℃，则这些技术既无法形成非常薄的层，也无法实现令人满意的结合能。
发明内容
因此，本发明的一个目的在于设计一种制造结构的方法，该结构包括：第一基板，其包括可能由于高于400℃的温度而损坏的至少一个电子元件；以及在所述第一基板上延伸的半导体层，其使得半导体层能够具有预期应用所需的性质并且获得半导体层与第一基板之间的良好附接，而无需使用高于400℃的温度。
根据本发明，提供了一种制造结构的方法，该结构包括：第一基板，其包括易于因高于400℃的温度而损坏的至少一个电子元件；以及在所述第一基板上延伸的半导体层，特征在于该方法包括以下步骤：
(a)在第一基板(称为受体基板)上设置第一结合金属层，
(b)设置第二基板(称为供体基板)，其依次包括：
-半导体基础基板，
-多个半导体外延层的叠层，SixGe1-x层(0≤x≤1)位于所述叠层的与基础基板相反的表面处，
-第二结合金属层，
(c)通过第一和第二结合金属层将第一基板和第二基板结合，所述结合步骤在低于或等于400℃的温度下进行，
(d)去除第二基板的一部分以将SixGe1-x层转移在第一基板上，所述去除步骤包括相对于SixGe1-x层至少选择性地化学蚀刻第二基板的一层。
因此，SixGe1-x层具有优异的晶体质量和高于弛豫单晶硅层的电荷载流子的迁移率。因此，所形成的结构最适合于制造用于高性能和/或低功率应用的三维单片集成电路。
另一方面，金属-金属结合即使在不超过400℃的温度下也提供强结合能，该结合能显著高于在这种温度下进行的介电-介电结合所提供的结合能。此外，与介电-介电界面不同，金属-金属界面具有不受为了选择性地蚀刻第二基板的至少一个层而可能采用的氢氟酸溶液侵蚀的优点。
在本文中，“层A在层B上”型或“层B在层A下面”型短语未必暗示层A和B具有公共界面；其实际上可通过一个或更多个中间层分开。另一方面，“层A直接在层B上”短语意指层A和B彼此接触。
根据一个实施方式，第二基板包括在SixGe1-x层与第二结合金属层之间的介电层。
有利地，所述介电层的厚度介于10和20nm之间。
根据一个实施方式，基础基板是硅基板。
根据优选实施方式，叠层从基础基板起依次包括：
-在其厚度上组成逐渐变化的硅锗层，
-在其厚度上具有恒定组成的硅锗层，
-SiyGe1-y层(0≤y≤1并且y不同于x)，所述SiyGe1-y层的组成不同于在其厚度上具有恒定组成的硅锗层(212)，以构成朝着SixGe1-x层的蚀刻阻挡层，
-SixGe1-x层。
特别有利地：
-在其厚度上组成逐渐变化的硅锗层的组成在所述层的与基础基板相反的表面处为Si0.8Ge0.2，
-在其厚度上具有恒定组成的硅锗层的组成为Si0.8Ge0.2，所述层的厚度介于0.5μm和2μm之间，
-蚀刻阻挡层的组成选自Si和Si0.6Ge0.4，所述层的厚度介于10nm和50nm之间，
-SixGe1-x层的组成选自Si0.8Ge0.2、Si和Ge，所述层的厚度介于5和50nm之间。
第一和第二结合金属层可包括钛、镍、铜和/或钨。
根据一个实施方式，步骤(b)包括以下连续步骤：
-外延生长在其厚度上具有渐变组成的硅锗层，
-外延生长在其厚度上具有恒定组成的硅锗层，
-对具有恒定组成的硅锗层进行抛光，
-在抛光的硅锗层上外延生长SiyGe1-y层(0≤y≤1并且y不同于x)，所述SiyGe1-y层的组成不同于在其厚度上具有恒定组成的硅锗层，
-在SiyGe1-y层上外延生长SixGe1-x层，
-沉积第二结合金属层。
根据一个实施方式，在外延生长SixGe1-x层的步骤和沉积第二结合金属层的步骤之间，步骤(b)包括沉积介电层的步骤。
在沉积介电层的步骤之后，步骤(b)可包括对所述层进行致密化退火。
特别有利地，步骤(b)还包括在介电层和第二结合金属层之间形成二元或三元金属合金层。
根据一个实施方式，步骤(d)包括通过抛光移除基础基板的厚度的一部分，然后选择性地蚀刻所述基础基板的其余部分。
特别有利地，利用TMAH、KOH和/或HF：HNO3溶液蚀刻基础基板。
另一方面，去除基础基板之后可通过SC1溶液和/或HF：H2O2：CH3COOH溶液选择性地蚀刻具有恒定组成和渐变组成的硅锗层。
另一目的涉及一种制造三维单片集成电路的方法，包括实施上述方法。
更确切地，这种制造三维单片集成电路的方法包括：
-通过上述方法制造结构，该结构包括第一基板以及在所述第一基板上延伸的SixGe1-x层，所述第一基板包括可能由于高于400℃的温度损坏的至少一个电子元件，
-在SixGe1-x层中或上制造至少一个其它电子元件。
所述方法的显著之处在于，在所述结构上实施的所有步骤在低于或等于400℃的温度下进行。
另一目的涉及一种可能通过上述方法获得的结构。
所述结构包括第一基板以及在所述第一基板上延伸的半导体层，所述第一基板包括可能由于高于400℃的温度而损坏的至少一个电子元件，并且特征在于所述半导体层是SixGe1-x层(0≤x≤1)并且所述结构在所述第一基板和所述半导体层之间包括金属层。
根据一个实施方式，所述结构还包括在金属层和半导体层之间的介电层。
有利地，该结构在金属层和介电层之间包括二元或三元金属合金层。
所述至少一个电子元件可包括晶体管、存储器、光电检测器、二极管、激光器、开关、放大器和/或滤波器。
另一目的涉及一种旨在用于上述方法中的供体基板。
该供体基板依次包括：
-半导体基础基板，
-多个半导体外延层的叠层，SixGe1-x层(0≤x≤1)位于所述叠层的与基础基板相反的表面处，
-结合金属层。
根据一个实施方式，供体基板还包括在SixGe1-x层和金属层之间的介电层。
所述介电层可具有介于10和20nm之间的厚度。
根据一个实施方式，基础基板是硅基板。
根据一个优选实施方式，叠层从基础基板起依次包括：
-在其厚度上组成逐渐变化的硅锗层，
-在其厚度上具有恒定组成的硅锗层，
-SiyGe1-y层(0≤y≤1并且y不同于x)，所述SiyGe1-y层的组成不同于在其厚度上具有恒定组成的硅锗层，以构成朝着SixGe1-x层的蚀刻阻挡层，
-SixGe1-x层。
附图说明
本发明的另外的特性和优点将从以下参照附图的详细描述显而易见，附图中：
-图1A至图1C是根据本发明的各种实施方式的供体基板的横截面图，
-图2是包括至少一个电子元件的受体基板的横截面图，
-图3和图4示出根据本发明的一个实施方式的结构的制造方法的连续步骤。
需要说明的是，为了附图的易读性，所示的不同元件未必按比例表示。从一张图到另一张图的相同标号指代提供相同功能的相同元件。
具体实施方式
图1A至图1C示出供体基板的各种另选方案。
通常，供体基板依次包括：
-基础基板20，
-多个半导体外延层的叠层21，其中SixGe1-x层210(0≤x≤1)位于所述叠层的与基础基板20相反的表面处，所述层旨在被转移到另一基板以形成最终结构，
-结合金属层22。
基础基板20具有半导体材料或者不同半导体材料的叠层。根据一个特定实施方式，基础基板为块状单晶硅。
在图1A至图1C中，叠层21被表示成四个层213、212、211和210。然而，在不脱离本发明的范围的情况下，本领域技术人员可改变层的数量及其组成，只要层210下面的层构成蚀刻阻挡层。换言之，可实施相对于层210选择性蚀刻叠层的至少一个层。
有利地，叠层的层是硅、锗和/或硅锗层。可使用GaP，因为该材料具有接近硅的晶格参数。根据层210的期望的性质，本领域技术人员能够选择各个层的组成(根据情况，可在厚度上恒定或渐变)。
根据优选实施方式，在基础基板20上通过外延形成的层213是在其厚度上组成逐渐变化的SiGe层，使得所述层(即，在与基础基板20相反的表面处)的最终组成例如是Si0.8Ge0.2。
在所述层213上通过外延形成组成与层213的最终组成(即，在此示例中，Si0.8Ge0.2)相同的硅锗层212。层212的组成在其厚度上恒定。层212较厚，通常具有介于0.5μm和2μm之间的厚度。特别有利地，在继续外延之前执行层212的表面的抛光。
在层212上通过外延形成材料与层212不同的层211(例如，如果层212为Si0.8Ge0.2，则硅或Si0.6Ge0.4)。层211的厚度在10至50nm的范围内。层211是朝着下面的层212、213的蚀刻阻挡层。本领域技术人员能够选择层211的组成以提供足够的蚀刻选择性，使得蚀刻基础基板和/或层212、213不损害上覆盖的层210。
在层211上通过外延形成层210。层210旨在被转移到另一基板上以形成最终结构，如下面将说明的。层210为与构成蚀刻阻挡层211的材料不同的材料。例如，层210具有组成SixGe1-x(0≤x≤1)，所述层的材料可能根据朝着下面的层211的晶格参数差异来限制。例如，层210可以是Si0.8Ge0.2、硅或锗。层210的厚度通常介于5和50nm之间。
金属层22可通过以下材料中的一种形成：镍、铜、钨、钛。所述层通常通过以下技术中的一种来沉积：物理气相沉积(PVD)、电沉积、化学气相沉积(CVD)。金属层22的厚度通常介于10和1000nm之间。
在图1A的实施方式中，直接在层210上沉积金属层22。
在图1B的实施方式中，在沉积金属层22之前在层210上沉积介电层23。对于需要埋氧的背栅型应用，这种介电层特别有意义。有利地，所述介电层具有非常低的厚度(通常介于10和20nm之间)。由此这种薄层不会由于可能的HF蚀刻而改变，因为对于该厚度范围，边缘侵蚀表面较低。介电层23通常通过以下技术中的一种来沉积：等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、低压化学气相沉积(LPCVD)、PVD。沉积所述介电层之后可进行致密化退火。
在图1C的实施方式中，在沉积金属层22之前在介电层2上沉积二元或三元金属合金层24。层24具有促进金属层22附接到介电层23上的优点。
如此形成的供体基板可结合到另一基板(称为受体基板)，其包括易于因高于400℃的温度而损坏的至少一个电子元件。
例如，这种电子元件可以是晶体管、存储器、光电检测器、二极管、激光器、开关、放大器、滤波器或者这些元件的组合。
图2示出受体基板1的一个实施方式。
所述基板1包括例如块状硅的基础基板20，其支撑包含多个晶体管10的介电层13。所述晶体管为具有非平面结构的FinFET(鳍式场效应晶体管)型。
为了将受体基板结合到供体基板，有利地在受体基板1的旨在形成结合界面的表面上形成结合金属层11。所述结合金属层11可由以下材料中的一种制成：镍、钛、钨、铜。
然后，如图3所示，通过结合层22和11将供体基板和受体基板结合。在此例示中，供体基板是图1A的基板，但其自然可以是图1B或图1C的基板。
这种金属-金属结合可在提供高结合能的同时在低温下(即，在低于400℃的温度下)进行。因此，结合步骤不会损坏电子元件10。
另一方面，如果在最终结构中需要背栅功能，则金属层11、22可实现该功能。
参照图4，通过实施至少一个蚀刻步骤以使层210与基板2的下面的层分离，将层210从供体基板转移到受体基板。所述蚀刻必须朝着层210为选择性的，以便不损坏层210。
首先，可实施基础基板20的机械抛光(也称为“研磨”)。该抛光可包括第一粗略抛光步骤，然后是精细抛光步骤。由此可移除基础基板20的大部分，直至保留几微米的厚度。
其次，可通过干抛光或化学蚀刻去除基础基板20的其余部分。在硅基板的情况下，有利地，蚀刻组成是TMAH、KOH或HF：HNO3。
第三，可通过干蚀刻或化学蚀刻移除层213和212。在硅锗层的情况下，蚀刻组成可以是组成SC1(NH4OH：H2O2：H2O)或HF：H2O2：CH3COOH。
可能，如果蚀刻选择性允许，则也可通过蚀刻移除层211。否则，可通过干抛光移除所述层211。
可选地，不同的上述蚀刻步骤可通过将不同的蚀刻组成组合来实施。本领域技术人员能够根据待蚀刻的材料来限定合适的组成。
从图4中所表示的结构，可在SixGe1-x层210中或在SixGe1-x层210上制造至少一个其它电子元件(未示出)。
最后，刚才所描述的示例当然仅是具体的，绝不是限制关于本发明的应用领域的例示。
Claims (24)
1.一种制造结构的方法，该结构包括第一基板(1)以及在所述第一基板上延伸的半导体层，所述第一基板(1)包括易于因高于400℃的温度而损坏的至少一个电子元件(10)，其特征在于，该方法包括以下步骤：
(a)在所述第一基板(1)上设置第一结合金属层(11)，
(b)设置第二基板(2)，该第二基板依次包括：
-半导体基础基板(20)，
-多个半导体外延层的叠层(21)，SixGe1-x层(210)位于所述叠层(21)的与所述基础基板(20)相反的表面处，其中0≤x≤1，
-第二结合金属层(22)，
(c)通过所述第一结合金属层(11)和所述第二结合金属层(22)将所述第一基板和所述第二基板结合，所述结合步骤在低于或等于400℃的温度下进行，
(d)去除所述第二基板的一部分以将所述SixGe1-x层(210)转移在所述第一基板(1)上，所述去除步骤包括相对于所述SixGe1-x层(210)至少选择性地化学蚀刻所述第二基板(2)的一层。
2.根据权利要求1所述的方法，其中，所述第二基板(2)包括介于所述SixGe1-x层(210)和所述第二结合金属层(22)之间的介电层(23)。
3.根据权利要求2所述的方法，其中，所述介电层(23)的厚度介于10nm和20nm之间。
4.根据权利要求1所述的方法，其中，所述基础基板(20)是硅基板。
5.根据权利要求1和2中的一项所述的方法，其中，所述叠层(21)从所述基础基板(20)起依次包括：
-在其厚度上组成逐渐变化的硅锗层(213)，
-在其厚度上具有恒定组成的硅锗层(212)，
-SiyGe1-y层(211)，其中0≤y≤1并且y不同于x，所述SiyGe1-y层的组成不同于在其厚度上具有恒定组成的所述硅锗层(212)，以构成朝着所述SixGe1-x层(210)的蚀刻阻挡层，
-所述SixGe1-x层(210)。
6.根据权利要求5所述的方法，其中：
-在其厚度上组成逐渐变化的所述硅锗层(213)的组成在所述层(213)的与所述基础基板(20)相反的表面处为Si0.8Ge0.2，
-在其厚度上具有恒定组成的所述硅锗层(212)的组成为Si0.8Ge0.2，所述层(212)的厚度介于0.5μm和2μm之间，
-所述蚀刻阻挡层(211)的组成选自Si和Si0.6Ge0.4，所述层(211)的厚度介于10nm和50nm之间，
-所述SixGe1-x层(210)的组成选自Si0.8Ge0.2、Si和Ge，所述层(210)的厚度介于5nm和50nm之间。
7.根据权利要求1至6中的一项所述的方法，其中，所述第一结合金属层和所述第二结合金属层包括钛、镍、铜和/或钨。
8.根据权利要求1至7中的一项所述的方法，其中，步骤(b)包括以下连续步骤：
-外延生长具有渐变组成的硅锗层(213)，
-外延生长具有恒定组成的硅锗层(212)，
-对具有恒定组成的所述硅锗层(212)进行抛光，
-在经抛光的所述硅锗层(212)上外延生长SiyGe1-y层(211)，其中0≤y≤1并且y不同于x，所述SiyGe1-y层(211)的组成不同于在其厚度上具有恒定组成的所述硅锗层(212)，
-在所述SiyGe1-y层(211)上外延生长所述SixGe1-x层(210)，
-沉积所述第二结合金属层(22)。
9.根据权利要求8所述的方法，其中，在外延生长所述SixGe1-x层(210)的步骤与沉积所述第二结合金属层(22)的步骤之间，步骤(b)包括沉积介电层(23)的步骤。
10.根据权利要求9所述的方法，其中，在沉积所述介电层(23)的步骤之后，步骤(b)包括对所述层进行致密化退火。
11.根据权利要求9和10中的一项所述的方法，其中，步骤(b)还包括在所述介电层(23)和所述第二结合金属层(22)之间形成二元或三元金属合金层(24)。
12.根据权利要求1至11中的一项所述的方法，其中，步骤(d)包括通过抛光移除所述基础基板(20)的厚度的一部分，然后选择性地蚀刻所述基础基板(20)的其余部分。
13.根据权利要求12所述的方法，其中，利用TMAH、KOH和/或HF：HNO3溶液蚀刻所述基础基板(20)。
14.根据权利要求12和13中的一项所述的方法，其中，移除所述基础基板(20)之后通过SC1溶液和/或HF：H2O2：CH3COOH溶液选择性地蚀刻具有渐变组成的硅锗层(213)和具有恒定组成的硅锗层(212)。
15.一种制造三维单片集成电路的方法，其特征在于，该方法包括以下步骤：
-通过根据权利要求1至14中的一项所述的方法制造结构，该结构包括第一基板(1)以及在所述第一基板上延伸的SixGe1-x层(210)，所述第一基板包括易于因高于400℃的温度而损坏的至少一个电子元件(10)，
-在所述SixGe1-x层(210)中或在所述SixGe1-x层(210)上制造至少一个其它电子元件，
所述方法的特征还在于，在所述结构上实施的所有步骤是在低于或等于400℃的温度下进行的。
16.一种结构，该结构包括第一基板(1)以及在所述第一基板上延伸的半导体层(210)，所述第一基板包括易于因高于400℃的温度而损坏的至少一个电子元件(10)，其特征在于，所述半导体层(210)是SixGe1-x层，其中0≤x≤1，并且所述结构在所述第一基板(1)和所述半导体层(210)之间包括金属层(11，22)。
17.根据权利要求16所述的结构，该结构还包括介于所述金属层(11，22)和所述半导体层(210)之间的介电层(23)。
18.根据权利要求17所述的结构，该结构在所述金属层(11，22)和所述介电层(23)之间包括二元或三元金属合金层(24)。
19.根据权利要求16至18中的一项所述的结构，其中，所述至少一个电子元件(10)包括晶体管、存储器、光电检测器、二极管、激光器、开关、放大器和/或滤波器。
20.一种用于实施根据权利要求1至14中的一项所述的方法的基板(2)，其特征在于，该基板依次包括：
-半导体基础基板(20)，
-多个半导体外延层(210-213)的叠层(21)，SixGe1-x层(210)位于所述叠层(21)的与所述基础基板(20)相反的表面处，其中0≤x≤1，
-结合金属层(22)。
21.根据权利要求20所述的基板，该基板还包括介于所述SixGe1-x层(210)和所述金属层(22)之间的介电层(23)。
22.根据权利要求21所述的基板，其中，所述介电层(23)具有介于10nm和20nm之间的厚度。
23.根据权利要求20至22中的一项所述的基板，其中，所述基础基板(20)是硅基板。
24.根据权利要求20至23中的一项所述的基板，其中，所述叠层(21)从所述基础基板(20)起依次包括：
-在其厚度上组成逐渐变化的硅锗层(213)，
-在其厚度上具有恒定组成的硅锗层(212)，
-SiyGe1-y层(211)，其中0≤y≤1并且y不同于x，所述SiyGe1-y层的组成不同于在其厚度上具有恒定组成的所述硅锗层(212)，以构成朝着所述SixGe1-x层(210)的蚀刻阻挡层，
-所述SixGe1-x层(210)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1652768 | 2016-03-31 | ||
| FR1652768A FR3049761B1 (fr) | 2016-03-31 | 2016-03-31 | Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel |
| PCT/EP2017/057717 WO2017167976A1 (en) | 2016-03-31 | 2017-03-31 | Method for manufacturing a structure for forming a tridimensional monolithic integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109075036A true CN109075036A (zh) | 2018-12-21 |
| CN109075036B CN109075036B (zh) | 2023-07-28 |
Family
ID=58009868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780021471.2A Active CN109075036B (zh) | 2016-03-31 | 2017-03-31 | 用于形成三维单片集成电路的结构的制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US11205702B2 (zh) |
| EP (1) | EP3437121B1 (zh) |
| KR (1) | KR102323616B1 (zh) |
| CN (1) | CN109075036B (zh) |
| FR (1) | FR3049761B1 (zh) |
| SG (1) | SG11201808193SA (zh) |
| TW (1) | TWI717491B (zh) |
| WO (1) | WO2017167976A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102607828B1 (ko) * | 2021-05-28 | 2023-11-29 | 아주대학교산학협력단 | 모놀리식 3차원 집적 회로 및 이의 제조 방법 |
| KR102596333B1 (ko) | 2021-11-16 | 2023-10-31 | 재단법인대구경북과학기술원 | 모놀리식 3차원 집적 구조, 및 이의 제조 방법 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663078A (en) * | 1993-10-18 | 1997-09-02 | Regents Of The University Of California | Method for fabricating transistors using crystalline silicon devices on glass |
| US20040262635A1 (en) * | 2003-06-24 | 2004-12-30 | Sang-Yun Lee | Three-dimensional integrated circuit structure and method of making same |
| US20050280081A1 (en) * | 2004-06-16 | 2005-12-22 | Massachusetts Institute Of Technology | Semiconductor devices having bonded interfaces and methods for making the same |
| US20080128868A1 (en) * | 2004-12-24 | 2008-06-05 | Tracit Technologies | Method of Transferring a Circuit Onto a Ground Plane |
| CN102074545A (zh) * | 2009-11-09 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 集成电路元件、半导体元件以及半导体工艺 |
| US20120305913A1 (en) * | 2009-12-28 | 2012-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN103208472A (zh) * | 2012-01-12 | 2013-07-17 | 稳懋半导体股份有限公司 | 具有三维元件的复合物半导体集成电路 |
| WO2014021777A1 (en) * | 2012-07-31 | 2014-02-06 | Nanyang Technological University | Semiconductor device and method for forming the same |
| US20140145272A1 (en) * | 2012-11-27 | 2014-05-29 | Monolithic 3D Inc. | Novel semiconductor device and structure |
| US20150279888A1 (en) * | 2014-03-28 | 2015-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid bonding with uniform pattern density |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6890835B1 (en) * | 2000-10-19 | 2005-05-10 | International Business Machines Corporation | Layer transfer of low defect SiGe using an etch-back process |
| KR100442105B1 (ko) * | 2001-12-03 | 2004-07-27 | 삼성전자주식회사 | 소이형 기판 형성 방법 |
| KR101003542B1 (ko) * | 2008-10-14 | 2010-12-30 | 이상윤 | 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원반도체 장치 |
| FR2864336B1 (fr) * | 2003-12-23 | 2006-04-28 | Commissariat Energie Atomique | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci |
| FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
| GB2467934B (en) | 2009-02-19 | 2013-10-30 | Iqe Silicon Compounds Ltd | Photovoltaic cell |
| FR2950734B1 (fr) * | 2009-09-28 | 2011-12-09 | Soitec Silicon On Insulator | Procede de collage et de transfert d'une couche |
| US7935612B1 (en) | 2010-02-05 | 2011-05-03 | International Business Machines Corporation | Layer transfer using boron-doped SiGe layer |
| EP4661624A2 (en) | 2010-12-24 | 2025-12-10 | Qualcomm Incorporated | Trap rich layer for semiconductor devices |
| KR20140113151A (ko) * | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 금속 접합층 형성방법 및 그를 이용한 반도체 발광소자 제조방법 |
| FR3006236B1 (fr) * | 2013-06-03 | 2016-07-29 | Commissariat Energie Atomique | Procede de collage metallique direct |
-
2016
- 2016-03-31 FR FR1652768A patent/FR3049761B1/fr active Active
-
2017
- 2017-03-31 KR KR1020187031346A patent/KR102323616B1/ko active Active
- 2017-03-31 US US16/086,275 patent/US11205702B2/en active Active
- 2017-03-31 CN CN201780021471.2A patent/CN109075036B/zh active Active
- 2017-03-31 EP EP17715662.7A patent/EP3437121B1/en active Active
- 2017-03-31 SG SG11201808193SA patent/SG11201808193SA/en unknown
- 2017-03-31 WO PCT/EP2017/057717 patent/WO2017167976A1/en not_active Ceased
- 2017-03-31 TW TW106111032A patent/TWI717491B/zh active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663078A (en) * | 1993-10-18 | 1997-09-02 | Regents Of The University Of California | Method for fabricating transistors using crystalline silicon devices on glass |
| US20040262635A1 (en) * | 2003-06-24 | 2004-12-30 | Sang-Yun Lee | Three-dimensional integrated circuit structure and method of making same |
| US20050280081A1 (en) * | 2004-06-16 | 2005-12-22 | Massachusetts Institute Of Technology | Semiconductor devices having bonded interfaces and methods for making the same |
| US20080128868A1 (en) * | 2004-12-24 | 2008-06-05 | Tracit Technologies | Method of Transferring a Circuit Onto a Ground Plane |
| CN102074545A (zh) * | 2009-11-09 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 集成电路元件、半导体元件以及半导体工艺 |
| US20120305913A1 (en) * | 2009-12-28 | 2012-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN103208472A (zh) * | 2012-01-12 | 2013-07-17 | 稳懋半导体股份有限公司 | 具有三维元件的复合物半导体集成电路 |
| WO2014021777A1 (en) * | 2012-07-31 | 2014-02-06 | Nanyang Technological University | Semiconductor device and method for forming the same |
| US20140145272A1 (en) * | 2012-11-27 | 2014-05-29 | Monolithic 3D Inc. | Novel semiconductor device and structure |
| US20150279888A1 (en) * | 2014-03-28 | 2015-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid bonding with uniform pattern density |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109075036B (zh) | 2023-07-28 |
| US20200295138A1 (en) | 2020-09-17 |
| FR3049761B1 (fr) | 2018-10-05 |
| KR20180132091A (ko) | 2018-12-11 |
| TWI717491B (zh) | 2021-02-01 |
| KR102323616B1 (ko) | 2021-11-08 |
| FR3049761A1 (fr) | 2017-10-06 |
| EP3437121A1 (en) | 2019-02-06 |
| EP3437121B1 (en) | 2022-05-11 |
| SG11201808193SA (en) | 2018-10-30 |
| US11205702B2 (en) | 2021-12-21 |
| WO2017167976A1 (en) | 2017-10-05 |
| TW201802881A (zh) | 2018-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6602976B2 (ja) | 半導体基板本体及びその上の機能層を分離する方法 | |
| JP5458362B2 (ja) | 基板をへき開する方法 | |
| JP2017059830A (ja) | 高周波用途のための構造および同構造の製造方法 | |
| US20070278574A1 (en) | Compound semiconductor-on-silicon wafer with a thermally soft insulator | |
| US20130207226A1 (en) | Recessed device region in epitaxial insulating layer | |
| US9716141B2 (en) | Applications for nanopillar structures | |
| JP6525554B2 (ja) | 基板構造体を含むｃｍｏｓ素子 | |
| CN101273438A (zh) | 薄膜元件的制造方法 | |
| CN109075036A (zh) | 用于形成三维单片集成电路的结构的制造方法 | |
| CN103050432A (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
| CN108463431B (zh) | 用于制造多层mems构件的方法和相应的多层mems构件 | |
| US7695564B1 (en) | Thermal management substrate | |
| KR20180131926A (ko) | 그래핀을 포함하는 반도체 소자 및 그 제조방법 | |
| WO1994022167A1 (en) | Semiconductor structure, and method of manufacturing same | |
| US20140308801A1 (en) | Anything on Glass | |
| TW201729339A (zh) | 絕緣體上半導體型基板 | |
| CN102683352B (zh) | 硅层转印基板以及半导体基板的制造方法 | |
| JP7761487B2 (ja) | 半導体装置の製造方法 | |
| CN113228282A (zh) | 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺 | |
| CN104115259A (zh) | 设置晶体半导体材料薄层的方法以及有关的结构和器件 | |
| CN105702728B (zh) | 一种半导体器件及其制造方法 | |
| JP2014150248A (ja) | 素子形成用基板の作製方法 | |
| CN108975262A (zh) | 具有小的机械张力的多晶材料和用于产生多晶材料的方法 | |
| KR20130049591A (ko) | 박막 접합 기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |