TW201729339A - 絕緣體上半導體型基板 - Google Patents

Abstract

本發明揭示了各種半導體晶圓及其製造方法。一個例示性製程包括在一第一晶圓上形成一基本上由氮化鋁組成之層。該第一晶圓包括一基板。該製程亦包括將一第二晶圓接合至該第一晶圓。在該接合步驟之後將該氮化鋁層插入於該基板與該第二晶圓之間。該製程亦包括使該第一晶圓與該第二晶圓隔開以形成一絕緣體上半導體(SOI)型晶圓。在該隔開步驟期間，該SOI收納來自該第二晶圓之一半導體材料層。在該隔開步驟之後，該SOI晶圓包括該半導體材料層、該基本上由氮化鋁組成之層，及該基板。

Description

絕緣體上半導體型基板 相關申請案之交叉參考

本專利申請案主張2015年12月4日申請之美國臨時專利申請案第62/263,504號及2016年1月5日申請之美國臨時專利申請案第62/275,103號的權益，該等臨時專利申請案出於所有目的皆以全文引用之方式併入本文中。

本發明係有關於絕緣體上半導體型基板。

絕緣體上半導體(SOI)技術最初在20世紀90年代後期經商業化。SOI技術之典型特性為其中形成有電路之半導體區域藉由電絕緣層與塊狀基板隔離。此絕緣層通常為二氧化矽。選擇二氧化矽之原因在於其可藉由使矽晶圓氧化而形成於該晶圓上且因此有助於高效的製造。SOI技術之有利態樣直接源於絕緣體層將主動層與塊狀基板電隔離的能力。主動層為其中將形成電路之區域。因而，主動層包括可用以形成諸如電晶體之主動裝置之高品質半導體材料。高品質半導體材料稱作裝置品質材料。

SOI技術代表優於傳統塊狀基板技術之改良，此係因為絕緣層之引入隔離SOI結構中之主動裝置，此改良其電特性。然而，裝置效能之提高因整體SOI晶圓中之減少的熱散逸而部分抵消。如先前所提及，二氧化矽為現代SOI技術中普遍存在之絕緣體層。在300凱氏度(K)的溫度下，二氧化矽具有大約每公尺每凱氏度1.4瓦(W/m*K)之熱導率。同一溫度下之塊狀矽基板具有大約130W/m*K之熱導率。藉由SOI技術展現之熱散逸效能減少接近100倍非常有問題。積體電路中之較高熱度可使其裝置之電特性偏移至預期範圍之外，從而引起關鍵設計故障。若未經檢查，則裝置中之過量熱量可導致永久及關鍵故障，該等故障以裝置電路中之材料彎曲或 熔化之形式呈現。此效應在電力電子元件的領域尤其有問題，因為可能需要電力電路中之主動電路汲取系統層次電流且需要主動電路散逸大量熱量。

依據本發明之一實施例，係特地提出一種製程，其包括：將一植入物種植入至一第一半導體晶圓中以在該第一半導體晶圓之一表面下方形成一植入層；使用一低溫濺鍍製程在該表面上形成一電絕緣材料層；將一第二晶圓接合至該第一晶圓，其中在該接合步驟之後該絕緣材料層處於該植入層與該第二晶圓之間；及使該第一晶圓與該第二晶圓在該植入層處隔開以形成一絕緣體上半導體型晶圓；其中，在該隔開步驟之後，該絕緣體上半導體型晶圓包括來自該第一半導體晶圓之一半導體材料層、該電絕緣材料層及該第二晶圓。

100、600‧‧‧流程圖

101-109‧‧‧步驟

200、300、400、700、800、900、1000、1100‧‧‧半導體結構

201‧‧‧第一晶圓

202‧‧‧植入平面

203‧‧‧半導體材料層

204‧‧‧基底絕緣體

301‧‧‧絕緣層

401‧‧‧非晶矽層

501‧‧‧第二晶圓

502‧‧‧參考箭頭

503‧‧‧SiO₂覆蓋層

504‧‧‧表面

601、602‧‧‧跨頁引用

603、604、605、606‧‧‧步驟

701‧‧‧邊緣

801、901‧‧‧參考線

1001‧‧‧後續邊緣修整

1101‧‧‧SiO₂層

1102‧‧‧保護層

圖1為根據一些實施例之用於製造絕緣體上半導體(SOI)結構之方法的流程圖。

圖2為根據圖1之製程中之一或多者的正經歷植入物種植入之第一晶圓的方塊圖。

圖3為根據圖1之製程中之一或多者的上面正形成絕緣材料層之第一晶圓的方塊圖。

圖4為根據圖1之製程中之一或多者的上面正形成黏著層之第一晶圓的方塊圖。

圖5為根據圖1之製程中之一或多者的正接合至圖4之第一晶圓之第二晶圓的方塊圖。

圖6為用於對在圖1之流程圖中所描述的第一晶圓及第二晶圓進行邊緣修整及隔開之方法的流程圖。

圖7為在根據圖1及圖6之製程中之一或多者進行接合、倒置及邊緣修整之後的圖5之第一晶圓及第二晶圓的方塊圖。

圖8為正進行隔開以產生根據圖1及圖6之製程中之一或多者的SOI結構之第一晶圓及第二晶圓的方塊圖。

圖9為在接合、倒置及隔開以產生根據圖1及圖6之製程中之一或多者的SOI結構之後的圖5之第一晶圓及第二晶圓的方塊圖。

圖10為根據圖1及圖6之製程中之一或多者的正進行邊緣修整之圖9之SOI結構的方塊圖。

圖11為根據本發明之實施例的SOI結構。

現將詳細地參考所揭示之發明的實施例，實施例之一或多個實例在附圖中進行說明。將每一實例作為本技術之解釋而非作為本技術之限制而提供。事實上，熟習此項技術者將顯而易見，可在本技術中進行修改及變化而不脫離本技術之範疇。舉例而言，作為一個實施例之一部分而說明或描述的特徵可與另一實施例一起使用以產生又進一步實施例。因此，本標的物意欲涵蓋在隨附申請專利範圍及其等效物之範疇內的所有此等修改及變化。

揭示了絕緣體上半導體(SOI)結構及製作彼等結構之方法。結構包括位於裝置品質材料與基板之間的亦導熱之電絕緣層，諸如氮化鋁。此等結構減少可在製造於該結構上之電路中積聚的熱量。結構可為半導體晶圓，其以完整形式提供以充當進一步處理之基礎，從而形成積體電路。積體電路可包括電力裝置、電力驅動器及控制器電路，或其他種類之主動發熱裝置。

圖1提供可產生SOI結構之方法集合的流程圖100。圖2至8說明在流程圖100之方法中之一或多者的各階段期間提供或形成的半導體結構。流程圖100上之步驟中之許多為視情況選用的且並不用於流程圖100中所包括的每一方法中。

流程圖100中之方法中之一些以提供第一晶圓而開始。第一晶圓可包括半導體材料。半導體材料可為矽且可為元件級矽，其可充當用於製造諸如電晶體之主動半導體裝置之基礎。第一晶圓可為如用於標準SOI製程中之乾淨的矽施體晶圓。第一晶圓可為單晶的。矽可摻雜有摻雜物物種以使矽活化。摻雜物可為p型或n型。在特定實例中，第一晶圓可為摻雜有硼或磷之矽。

流程圖100中之方法中之一些包括在第一晶圓之表面上形成基底絕緣體之步驟101。在其他方法中，第一晶圓具備已形成於半導體材料上方之絕緣體，其可充當基底絕緣體。基底絕緣體可為在第一晶圓之表面上的二氧化矽(SiO₂)層。在一個實例中，基底絕緣體在形成時厚度小於150nm。基底絕緣體可用以在將植入物種植入至晶圓中之方法中防止對第一晶圓之表面的損壞。

流程圖100中之方法中之一些包括將植入物種植入至第一晶圓中以在半導體晶圓之表面下方形成植入層之步驟102。可參考圖2中之半導體結構200說明步驟102。植入物可用於界定薄的半導體材料層之目的。此薄的材料層最終可變成成品SOI晶圓之主動層，此為第一晶圓可包括裝置品質半導體材料的原因。在此等方法中，薄的材料層亦可稱作施體層，因為其由第一晶圓施與。形成於此薄的材料層下方之層可稱作植入層。如圖2中所說明，植入可為將植入物種以高能量植入至第一晶圓201中以便形成植入層或植入平面202，植入層或植入平面202界定薄的半導體材料層203。薄的半導體材料層203厚度通常小於1μm且可包括裝置品質半導體材料。材料可為單晶的且摻雜有特定摻雜物物種以使半導體材料活化。材料可為矽。

可將各種植入物種注入至半導體材料中以形成此層，諸如包括氫、氦、硼、矽及其他元素及離子之植入物種。植入物種可經由基底絕緣體植入。如所說明，半導體結構200包括由熱生長之SiO₂形成之基底絕緣體層204，經由基底絕緣體層204注入第一轟擊氫205及第二轟擊氦206。在此組合方法中，氦植入用以驅動由氫植入引發之微裂痕的生長。組合將所需之氫的劑量減小一量級。不管步驟102中所用之特定物種如何，結果為得到濃縮的植入層，其亦可稱作植入平面或劈裂平面，其晶體結構比第一晶圓之其餘部分的晶體結構弱。在半導體結構200中，將植入層說明為植入層202且其深入至第一晶圓201之表面中大約1100nm。如下文更詳細地描述，植入層可破裂、起泡、分裂或斷裂以便使薄的材料層與第一晶圓隔開。取决於用以移除薄的材料層之方法，可將用以描述此步驟之適當術語稱作使層脫落。最後結果為將薄的半導體材料層203自第一晶圓201移 除。

流程圖100之方法中之一些可繼續進行使基底絕緣體變薄或移除基底絕緣體之視情況選用之步驟。舉例而言，可使層204變薄或移除層204。在此等情形中，基底絕緣體可用以在步驟102期間保護第一晶圓，但接著經移除以在隨後步驟中曝露晶圓之下伏材料。詳言之，且參考圖3，可在形成絕緣層301之前使基底絕緣體204變薄或將基底絕緣體204自半導體結構300移除，以便直接在薄的半導體材料層203上形成絕緣層301。此外，可使基底絕緣體變薄且接著按某一厚度重新形成基底絕緣體以便移除絕緣體之在絕緣體步驟期間損壞的一部分。用以重新形成絕緣體之製程可為使用小於350℃之低溫製程的SiO₂基底絕緣體之熱生長製程。若利用諸如基底絕緣體204之任何SiO₂基底絕緣體，則其中最初將層形成為或使層變薄至小於50nm之方法會產生某些益處。由於SiO₂為略微熱絕緣的，因此自熱散逸觀點而言，使層變薄至此範圍，包括完全將其移除或起初從未將其引入為較佳的。

圖100之方法將包括形成絕緣體層之步驟103。該步驟可包括在第一晶圓上形成基本上由氮化鋁(AlN)組成之層。該步驟亦可包括使用低溫製程在第一晶圓上形成絕緣層。第一晶圓可包括基板。舉例而言，在圖3之半導體結構300中，絕緣層301為已形成於第一晶圓201之表面上之氮化鋁，離子已植入至第一晶圓201中。可使用低溫沈積製程實施步驟103。作為特定實例，可使用低溫濺鍍製程實施該製程。製程可涉及RF濺鍍、脈衝DC或AC濺鍍，或反應性DC濺鍍。然而，可利用其他低溫磊晶、脈衝雷射或化學氣相沈積製程。關於此等步驟，相對於植入層202將破裂、起泡、分裂或斷裂之高溫而定義低溫。由於圖3中之植入層202係藉由將氫及氦雙植入至元件級矽中而形成，該層大體上將在大約400℃時破裂，因此考慮到此植入步驟之低溫沈積步驟低於350℃。更廣泛而言，如本文中所使用之術語低溫指在低於400℃之溫度下實施之處理步驟。

在步驟103中形成之絕緣體層可為具有合適的熱導率及電絕緣之其他材料。舉例而言，絕緣體層可為碳化矽、氧化鋁、氧化鈹、金剛石或其他陶瓷材料。如所提及，經由諸如RF濺鍍之低溫濺鍍製程形成此 等層中之任一者的方法產生益處。可經由低溫製程形成的熱導率超過每公尺凱氏度10瓦且電導率大於10,000Ω-cm之任何絕緣體層可在步驟103中形成以實現本文中揭示之益處中之一些。

在步驟103中形成之絕緣層可為在1μm與4μm之間的AlN層，其中精確值取决於將在所產生之最終半導體結構中形成之電路的操作頻率、彼電路之熱特性，及AlN相對於第一晶圓之材料的應力變化圖。如先前所提及，絕緣層可直接形成於第一晶圓之半導體材料上或其可形成於基底絕緣體上。即，在半導體結構300中，絕緣層301形成於基底絕緣體層204上，但其亦可直接形成於薄的半導體層203上。

多種因素可影響利用基底絕緣體204之决策及關於在步驟103中形成之絕緣體層應為多厚的决策。舉例而言，若將絕緣體層製得過薄，則該層在橫向方向上不導熱且其將產生晶圓之不良熱散逸通道，在該通道中在特定電路下方形成熱囊。而且，若絕緣體層過薄，則其電性質可能不足以支援薄的半導體層中所形成之電路。然而，若絕緣體層過厚，則效能接近完全由絕緣體材料組成之晶圓的效能，此一般而言不合需要。如下文所描述，絕緣體層最終將置於並不電絕緣但導熱之材料的基板上。舉例而言，絕緣體層可為AlN且基板材料可為矽。

在絕緣體層為AlN之情形中，AlN層應在1μm至4μm之範圍內以提供足够的電絕緣效能及熱散逸效能。就電容而言，2μm之AlN實際等效於傳統SOI晶圓中的1μm之SiO₂。亦考慮到最終層之粗糙度而選擇此範圍。由於AlN層將充當用於接合至另一晶圓之表面，且該層粗糙度整體上隨厚度增大而增大，因此將該層保持為薄的以提供充分的接合表面為有益的。低溫沈積之AlN與其他絕緣體層相比為昂貴的材料，因此將厚度保持為最小值使根據流程圖100之方法生產半導體晶圓之製造線的變動成本降低。

參考半導體結構400，包括SiO₂基底絕緣體層204展現某些益處，因為在薄的矽半導體層203中形成之裝置的電性質(詳言之關於復合)具有與在傳統SOI晶圓上實施之裝置類似的電性質。因此，使用SiO₂作為埋藏絕緣體而在傳統SOI晶圓上實施之電路設計可更易於轉移至使用 流程圖100之製程製造的設計。然而，基底絕緣體層204應保持為小於50nm以實現由絕緣體層301給予之改良的熱效能。10nm及以上之厚度可提供此等特定實施方案所需之電性質。此等方法亦受益於藉由在將植入物種植入至晶圓中以形成植入平面202期間使基底絕緣體處於適當位置以遮蔽第一晶圓201而實現的協同作用。

藉由將基底絕緣體層204移除或起初從未形成基底絕緣體層204而不包括基底絕緣體層204之方法亦實現應考慮之某些益處。當AlN層301與主動矽層203直接接觸時，界面復合速度為高的，此可消除主體與層203中形成之電晶體連結的需要。此組態亦可改良層203中形成之電晶體的線性度並增大其崩潰電壓。由於電力裝置受益於增大之崩潰電壓，因此其中基底絕緣體層204不存在之方法可用以生產層203中之具有有利特性的電力裝置。然而，復合可為可變的。此可變性成為可有益地應用SiO₂基底絕緣體層204以給出已知復合狀態之原因。

流程圖100之方法可繼續進行將第一晶圓接合至第二晶圓之步驟104。流程圖100之方法中之一些可替代地在進行至步驟104之前繼續進行在步驟103中所形成之絕緣體層之表面上形成黏著層105的視情況選用之步驟。在任一情况下，形成絕緣體層後可緊接著除氣退火，之後形成黏著層形成105或進行接合步驟104。如圖4中之半導體結構400中所說明，黏著層可為經由低溫沈積製程施加至絕緣體層301上之非晶矽層401。黏著層亦可為使用低溫PECVD製程形成之氮化矽(Si₃N₄)或SiO₂。非晶矽層可經由RF濺鍍形成。參考步驟105，術語低溫具有與針對步驟103相同的含義且再次更廣泛地意謂低於400℃。接著可使黏著層或絕緣體層經受化學機械平坦化(CMP)或其他平坦化步驟以降低半導體結構400之表面的粗糙度以便使其準備用於接合。舉例而言，可使非晶矽層401經受CMP製程以實現小於0.5nm之均方根粗糙度及小於30μm之晶圓翹曲。在另一方法中，黏著層可為使用PECVD製程沈積之1μm之SiO₂層並經受CMP以使厚度小於1μm。

在某些方法中，將藉由將第二晶圓接合至第一晶圓而實施步驟104，其中在接合步驟之後絕緣層插入於第一晶圓與第二晶圓之基板之間。 在第一晶圓包括植入層(諸如植入層202)之方法中，在接合步驟之後，絕緣材料層處於植入層與第二晶圓之間。由圖5中之參考箭頭502說明的接合方向說明了此等兩種方法類別。

在某些方法中，第二晶圓501將包括基板。基板可為諸如多晶矽之半導體材料。第二晶圓亦可為電阻率為至少40Ω-cm且在一些實施例中為至少100Ω-cm之高電阻率矽基板，以改良最終半導體結構中之薄的半導體層203中所形成之電子裝置及被動裝置的高頻率(例如，GHz及以上)效能。如圖5中所說明，第二晶圓501為具有SiO₂覆蓋層503之高電阻率矽晶圓。第二晶圓之厚度將取决於其直徑。對於矽晶圓，直徑為200mm之晶圓將具有大約725μm之厚度，而直徑為150mm之晶圓將具有大約675μm之厚度。基板材料亦可具有比層301高的熱導率，以便為擴散遠離最終將形成於薄的半導體層203中之電路的熱提供低電阻路徑。

步驟104中實施之接合製程將取决於第一晶圓及第二晶圓之表面上存在的材料，第一晶圓及第二晶圓之表面一起形成用於接合製程之接合界面。如先前所提及，第一晶圓在其表面上可具有黏著層401或僅僅向接合界面曝露絕緣層301。第二晶圓可為均質晶圓或其亦可包括曝露於接合界面之單獨的外層。舉例而言，第二晶圓501可為具有SiO₂覆蓋層503之矽晶圓。在此等實例中，可移除SiO₂ 503以向接合界面呈現矽，或可向接合界面呈現SiO₂ 503。在一個方法中，在第二晶圓之矽基板與沈積於絕緣層上之矽黏著層之間實現直接矽接合。參考圖5，此將為晶圓501與黏著層401之矽之間的直接疏水接合，且將需要低溫接合製程。此直接的矽-矽接合將具有低熱阻率。然而，可利用上文針對第二晶圓501之外層及黏著層401描述之材料的任何組合。舉例而言，若需要氧化物-氧化物疏水接合，則可使用SiO₂黏著層來取代矽黏著層401，且可保留第二晶圓501之SiO₂層503以使得兩個晶圓皆向接合界面呈現SiO₂。作為另一實例，半導體結構中之第一晶圓可能不具有黏著層401，且可移除第一晶圓501之SiO₂覆蓋層使得向接合界面呈現之材料為AlN及矽。此製程可涉及在絕緣層301藉由濺鍍製程形成的情况下自絕緣層301除去氮氣及氬氣。在實施此步驟之前，亦可使絕緣層經受CMP或其他平坦化製程。可使用極高真空及高壓 腔室實施且在室溫下實施此方法中之接合方法以將矽與AlN之間的熱失配保持於控制下。所有接合製程可在低溫下有益地實施以避免干擾植入平面202。

在接合界面包括可相對於第二晶圓之基板選擇性地蝕刻之材料的某些方法中，可將某些背側處理應用於絕緣體上半導體型晶圓以增大晶圓之熱導率。舉例而言，在第二晶圓之基板為矽且接合界面包括SiO₂之方法中，可實施表面504之背側蝕刻以移除基板材料直至SiO₂。接著亦可使SiO₂或其他選擇性地蝕刻之材料變薄或將其移除。接著，可將導熱材料沈積至挖出區域中。舉例而言，可將銅層沈積至背側。在特定實例中，銅導線架可形成於絕緣體上半導體型晶圓之背側以進一步散逸熱。

在接合之後，流程圖100之方法可繼續進行將植入層減弱之視情況選用之步驟106，對組合晶圓進行邊緣修整之視情況選用之步驟107，或進行至使晶圓隔開之步驟108。如所說明，流程圖100之方法亦可在進行至步驟108之前以任一次序包括步驟107及106兩者。此等步驟中之任一者之前亦可為將組合晶圓倒置之步驟。邊緣修整步驟可涉及圍繞晶圓之整個圓周自晶圓之邊緣朝中心移除2至3mm之材料。

可參看流程圖600及圖6至圖10來更詳細地描述圖1中之步驟的不同變化。流程圖600說明方法之集合，該等方法為流程圖100中之方法的子集。流程圖600中之所有方法包括視情況選用之邊緣修整步驟。流程圖600以跨頁引用601開始，跨頁引用601來自圖1中之步驟104。流程圖600以跨頁引用602結束，跨頁引用602返回至圖1中之步驟109。流程圖600之兩個分支關於實施邊緣修整步驟及晶圓隔開步驟之次序而有所不同。邊緣修整603在隔開晶圓步驟604之前實施。邊緣修整606在隔開晶圓步驟605之後實施。在任一情形中，隔開晶圓步驟604或隔開晶圓步驟605可分成兩個子步驟，該等子步驟具有減弱植入層步驟106及隔開晶圓步驟108之特性。另外，若隔開晶圓步驟604分成彼等子步驟，則可在邊緣修整603之前實施減弱植入層步驟。可參考圖7及8描述流程圖600之包括步驟603及604的分支。可參考圖9及10描述流程圖600之包括步驟605及606的分支。

在某些方法中，在將第一晶圓與第二晶圓隔開之前實施視情況選用之邊緣修整。此方法之益處為在步驟603期間自第一晶圓201有效地修整出與植入平面202之邊緣效應，此導致在隔開晶圓步驟603期間有較乾淨的隔開。如圖7之半導體結構700所示，已將組合晶圓倒置，使得第一晶圓201在頂部且第二晶圓501在底部。如所示，經由邊緣修整製程移除第一晶圓201與絕緣層301之邊緣701。如所說明，邊緣修整製程為定時的且移除在第二晶圓501之頂表面處的矽之一部分。如所提及，邊緣修整留下第一晶圓201之乾淨的界限分明的邊緣，其在某些方法中可有助於在步驟107中或603中使晶圓隔開。舉例而言，在脫落移除製程中，邊緣修整701將降低在隔開步驟期間邊緣剝落或剝離之發生率。作為步驟106之實例，組合晶圓可經受熱循環以使植入層中之植入物種膨脹且形成故障線以引起或準備進行薄的半導體層203之脫落。舉例而言，若植入層為將氫及氦植入至矽中，則可應用大約450℃之熱循環以形成故障線。由於已藉由邊緣修整701移除邊緣效應，因此剩餘的植入平面202實質上為均勻的且將自晶圓之邊緣至中心以可預測的方式對彼等熱循環作出反應。

在步驟108中，可使兩個晶圓隔開以形成絕緣體上半導體型晶圓。在隔開步驟108期間，絕緣體上半導體型晶圓收納來自第一晶圓之半導體材料層。在隔開步驟之後，絕緣體上半導體型晶圓包括薄的半導體材料層、絕緣體層及來自第二晶圓之基板。有效地，在隔開期間，將薄的半導體層及絕緣體層自第一晶圓有效地轉移至第二晶圓。可藉由在植入層中引發裂縫來使晶圓隔開，引發裂縫經由施加針對植入層之物理力，持續熱循環以使植入物種膨脹或在向上方向上跨越整個晶圓施加物理力而進行。

圖8說明根據步驟604且參考半導體結構800實施隔開步驟108之實例。如所說明，在參考線801標記之方向上移除第一晶圓201。圖8中所說明之方法係根據步驟604，因為其係在邊緣修整步驟之後實施的。如先前所提及，所得晶圓較不可能受邊緣效應腐蝕。然而，將很可能需要丟弃第一晶圓201，因為已藉由邊緣修整製程對其進行了處理。自材料成本角度而言此並非最佳結果，因為將自第一晶圓201使用之僅有材料為留下 之薄的半導體層203。

圖9說明根據步驟605且參考半導體結構900實施隔開步驟108之實例。如所說明，在參考線901標記之方向上移除第一晶圓201。圖9中所說明之方法係根據步驟605，因為其係在邊緣修整步驟之前實施的。因此晶圓201經移除而不必經受邊緣修整。在圖10中參考半導體結構1000說明薄的半導體層203及絕緣層301之後續邊緣修整1001。為了確保如參考線901所示的乾淨隔開，可能有必要修改植入步驟102以確保始終對晶圓之邊緣進行植入，或有必要在植入時對邊緣進行過度掃描。舉例而言，在某些植入器中，夾具遮擋邊緣周圍之植入物，且可能需要對植入物進行補償以調整此事實。值得注意，若替代地應用利用步驟603及604之方法，則可能存在之任何夾具不再成為問題且不需要進行補償。

在步驟108之某些實施方案之後留下的薄的半導體層203為厚大約1.1μm之薄的矽條。在隔開之後，可實施高溫退火以退火消除在植入步驟期間引起的對薄的半導體層的任何損壞。此高溫退火亦可用以在第一晶圓及第二晶圓兩者皆向接合界面呈現矽的情况下改良矽-矽接合之接合強度。接著可使絕緣體上半導體型晶圓之頂表面變薄至所需厚度。在某些方法中，成品薄的半導體層厚度將小於1μm。在其他方法中，成品薄的半導體層厚度可小於100nm且可使得能够在主動層中製造全空乏裝置。

流程圖100之方法可以步驟109結束，在步驟109中絕緣體上半導體型晶圓完成。此步驟可包括在晶圓上沈積SiO₂保護層，此可使用PECVD進行。接下來，可沈積氮化矽或厚的多晶矽保護層以在高溫處理(諸如場氧化)期間保護晶圓之邊緣以防止過度鳥嘴及晶圓彎曲。對應力平衡之需要隨著絕緣層301之厚度相對於第二晶圓501之基板之厚度而增大。在絕緣層厚度為1μm至4μm且基板厚度對應地自675μm至725μm變化的情况下，小於500nm(諸如400nm)之氮化矽或SiO₂層通常為足够的。然而，由於厚的多晶矽將在稍後的高溫處理步驟(諸如場氧化物之引入)期間部分氧化，因此在所有其他方面保持相等的情况下多晶矽之所需厚度較大。在圖11之特定實例中，半導體結構1100包括SiO₂層1101及保護層1102，且為根據流程圖100之方法集合中之方法製造的成品絕緣體上半導體型晶 圓。

上文所描述的方法使得薄的半導體層的厚度能够小於1um，且可使得薄的半導體層的厚度能够小於100nm，從而使得能够在主動層中製造全空乏裝置。而且，AlN之低溫沈積可形成平均晶體大小超過100nm且低於1000nm、500nm或250nm之絕緣體層，但仍將為薄的半導體層中所形成之裝置提供足够的電絕緣。一般而言，上文所描述之低溫方法將得到由基板表面附近之等軸小晶體組成且柱隨著層厚度之上升而生長，平均晶體大小與沈積溫度成反比地變化的AlN層。應注意，此處術語“基板，，指第一晶圓201之基板，因為其充當用於形成絕緣層301之基板。詳言之，藉由保留於室溫(~25℃)之基板使用RF濺鍍形成厚度為至少4.9μm之AlN絕緣層將得到平均晶體大小為900nm至1000nm之絕緣層。作為另一實例，使用RF濺鍍及加熱至200℃以上之基板形成厚度為至少4.5μm之AlN絕緣層將得到平均晶體大小為120nm至150nm之絕緣層。相比之下，使用高溫沈積技術之方法得到具有小得多的晶體大小之絕緣層，而不管AlN層之厚度如何。作為特定實例，關於加熱至750℃之基板的相關方法得到厚度為至少5μm而平均晶體大小為20nm至40nm之AlN絕緣層。然而，使用本文中揭示之方法，有可能形成AlN層，該AlN層足够厚且展現足够小之晶體大小以向成品晶圓之薄的半導體層中之裝置提供SOI技術之益處，同時仍使用足够低之溫度製程形成以避免損壞植入平面202。

儘管已相對於本發明之特定實施例詳細描述本說明書，但將瞭解，在獲得對以上內容之理解後，熟習此項技術者可易於想像此等實施例之更改、變化及等效物。本發明之此等及其他修改及變化可由熟習此項技術者實踐，而不脫離在隨附申請專利範圍中較特定地闡述之本發明的範疇。

203‧‧‧半導體材料層

301‧‧‧絕緣層

501‧‧‧第二晶圓

1100‧‧‧半導體結構

1101‧‧‧SiO₂層

1102‧‧‧保護層

Claims (20)

1. 一種製程，其包括：將一植入物種植入至一第一半導體晶圓中以在該第一半導體晶圓之一表面下方形成一植入層；使用一低溫濺鍍製程在該表面上形成一電絕緣材料層；將一第二晶圓接合至該第一晶圓，其中在該接合步驟之後該絕緣材料層處於該植入層與該第二晶圓之間；及使該第一晶圓與該第二晶圓在該植入層處隔開以形成一絕緣體上半導體型晶圓；其中，在該隔開步驟之後，該絕緣體上半導體型晶圓包括來自該第一半導體晶圓之一半導體材料層、該電絕緣材料層及該第二晶圓。
2. 如請求項1之製程，其中：該絕緣體上半導體型晶圓中之該電絕緣材料層為具有一大於100奈米之平均晶體大小的一氮化鋁層；且該絕緣體上半導體型晶圓中之該半導體材料層為一單晶矽層。
3. 如請求項2之製程，其中：該絕緣體上半導體型晶圓中之該電絕緣材料層的厚度在1微米與4微米之間；且該絕緣體上半導體型晶圓中之該半導體材料層的厚度小於1微米。
4. 如請求項2之製程，其進一步包括：在該植入步驟之前，在該第一半導體晶圓上形成一基底絕緣體層；且其中經由該基底絕緣體層實施該植入物種之該植入。
5. 如請求項4之製程，其進一步包括：在該基底絕緣體層之該形成步驟之後，將一第二植入物種植入至該第一半導體晶圓中以在該第一半導體晶圓之該表面下方形成該植入層；其中該植入物種為氫；其中該第二植入物種為氦；且其中該基底絕緣體層為熱生長之二氧化矽。
6. 如請求項4之製程，其進一步包括：在形成該電絕緣材料層之前，使該基底絕緣體層變薄至小於50奈 米之一厚度。
7. 如請求項2之製程，其中：在小於350℃之一溫度下實施該低溫濺鍍製程。
8. 如請求項7之製程，其進一步包括：該低溫濺鍍製程為一RF濺鍍製程。
9. 如請求項2之製程，其進一步包括：在形成該電絕緣材料層之後，在該第一半導體晶圓上形成一多晶矽黏著層；其中該黏著層在該接合步驟期間位於一接合界面處。
10. 如請求項2之製程，其進一步包括：在形成該電絕緣材料層之後，使用一低溫沈積在該第一半導體上形成一黏著層；其中該黏著層在該接合步驟期間位於一接合界面處；且其中該黏著層為SiO₂及Si₃N₄中之一者。
11. 一種製程，其包括：在一第一晶圓上形成一基本上由氮化鋁組成之層，其中該第一晶圓包括一基板；將一第二晶圓接合至該第一晶圓，其中在該接合步驟之後該基本上由氮化鋁組成之層插入於該基板與該第二晶圓之間；及使該第一晶圓與該第二晶圓隔開以形成一絕緣體上半導體型晶圓；其中，在該隔開步驟期間，該絕緣體上半導體型晶圓收納來自該第二晶圓之一半導體材料層；且其中，在該隔開步驟之後，該絕緣體上半導體型晶圓包括該半導體材料層、該基本上由氮化鋁組成之層，及該基板。
12. 如請求項11之製程，其進一步包括：將一植入物種植入至該第二半導體晶圓中以在該第二半導體晶圓之一表面下方形成一植入層；其中該絕緣體上半導體型晶圓中之該半導體材料層為一單晶矽層；且其中該絕緣體上半導體型晶圓中之該半導體材料層具有小於1微米之一厚度。
13. 如請求項11之製程，其中：該基本上由氮化鋁組成之層的厚度在1微米與4微米之間。
14. 如請求項11之製程，其進一步包括：在該接合步驟之前，在該第一晶圓上之該基本上由氮化鋁組成之層上形成一黏著層；其中該黏著層包括SiO₂。
15. 如請求項14之製程，其進一步包括：在該接合步驟之前，將該黏著層平坦化；其中該黏著層在經平坦化之後的厚度小於1微米。
16. 如請求項11之製程，其中：該基本上由氮化鋁組成之層中之一平均晶體大小大於100奈米。
17. 一種絕緣體上半導體型晶圓，其包括：一元件級矽層，其厚度小於1微米；一二氧化矽層，其厚度小於50奈米，位於該元件級矽層下方且與該元件級矽層接觸；一氮化鋁層，其厚度為1微米至4微米，位於該二氧化矽層下方且與該二氧化矽層接觸；及一矽基板，其位於該氮化鋁層下方；其中該氮化鋁層中之一平均晶體大小大於100奈米。
18. 如請求項17之絕緣體上半導體型晶圓，其中：該元件級矽層之厚度小於100奈米。
19. 一種絕緣體上半導體型晶圓，其包括：一元件級矽層，其厚度小於1微米；一氮化鋁層，其厚度為1微米至4微米，位於該元件級矽層下方且與該元件級矽層接觸；及一矽基板，其位於該氮化鋁層下方；其中該氮化鋁層中之一平均晶體大小大於100奈米。
20. 如請求項19之絕緣體上半導體型晶圓，其中：該元件級矽層之厚度小於100奈米。