[go: up one dir, main page]

CN108886054B - 半导体装置的制造方法以及半导体装置 - Google Patents

半导体装置的制造方法以及半导体装置 Download PDF

Info

Publication number
CN108886054B
CN108886054B CN201680082382.4A CN201680082382A CN108886054B CN 108886054 B CN108886054 B CN 108886054B CN 201680082382 A CN201680082382 A CN 201680082382A CN 108886054 B CN108886054 B CN 108886054B
Authority
CN
China
Prior art keywords
electrode
insulating film
trench
semiconductor device
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680082382.4A
Other languages
English (en)
Other versions
CN108886054A (zh
Inventor
大谷欣也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN108886054A publication Critical patent/CN108886054A/zh
Application granted granted Critical
Publication of CN108886054B publication Critical patent/CN108886054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的功率半导体装置的制造方法,依次包括：半导体基体准备工序；第一沟槽形成工序；第一绝缘膜形成工序；栅极绝缘膜形成工序；栅电极形成工序；第二沟槽形成工序，在将第一绝缘膜126a的中央部去除后在第一沟槽116内形成第二沟槽140；第二绝缘膜形成工序，在第二沟槽内残留有第一空隙122的条件下在第二沟槽140的内部形成第二绝缘膜126b；屏蔽电极形成工序，在第一空隙122内形成屏蔽电极124；屏蔽电极回蚀工序，形成第二空隙142；以及源电极形成工序，形成源电极136。根据本发明的半导体装置的制造方法，就能够制造：能够简化用于使屏蔽电极与源电极之间取得连接的工序的，并且，能够提高实际使用中电极连接稳定性的半导体装置。

Description

半导体装置的制造方法以及半导体装置
技术领域
本发明涉及半导体装置的制造方法以及半导体装置。
背景技术
以往，具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造的半导体装置已被普遍认知(例如，参照专利文献1)。
以往的半导体装置900如图15～图18所示，能够通过实施以下方法(以往的半导体装置的制造方法)来进行制造。即，以往的半导体装置900，能够通过实施：(1)半导体基体准备工序(参照图15(a))，准备具有n+型第一半导体层912以及比第一半导体层912更低浓度的n-型第二半导体层914的半导体基体910；(2)第一沟槽形成工序(参照图15(b))，在第二半导体层914上形成规定的第一沟槽916；(3)第一绝缘膜形成工序(参照图15(c))，在第一沟槽916内的中央残留有第一空隙922的条件下通过热氧化法在第一沟槽916的内部形成第一绝缘膜926；(4)屏蔽电极形成工序(参照图15(d)以及图16(a))，在第一空隙922内形成屏蔽电极924；(5)第一绝缘膜回蚀(etch back)工序(参照图16(b))，将第一沟槽916的下部残留后对第一绝缘膜926进行回蚀；(6)栅极绝缘膜形成工序(参照图16(c))，在由屏蔽电极924的侧壁、第一沟槽916的上部的侧壁以及回蚀后的第一绝缘膜926的上端面所构成的凹部950内残留有第二空隙952的条件下在凹部950的内部形成栅极绝缘膜918；(7)栅电极形成工序(参照图16(d)以及图17(a))，在第二空隙952内形成栅电极920；(8)掺杂物区域形成工序(参照图17(b)～图17(d))，形成基极区域928、源极区域930、以及p+型接触区域932；(9)保护绝缘膜形成工序(参照图18(a))，在屏蔽电极924、栅电极920以及栅极绝缘膜918上形成保护绝缘膜934；(10)绝缘膜去除工序(参照图18(b))，去除形成在屏蔽电极924的表面上的绝缘膜(栅极绝缘膜以及保护绝缘膜)；以及(11)源电极形成工序(参照图18(c))，形成源电极936使其与屏蔽电极924电气连接。
在保护氧化膜去除工序中，通过使用CMP法，不仅仅只是去除屏蔽电极924表面上的保护绝缘膜934’，而是一并去除源极区域930以及接触区域932上的绝缘膜(保护绝缘膜以及栅极绝缘膜)。
【先行技术文献】
【专利文献1】特表2007-529115号公报
然而，在以往的半导体装置的制造方法中，由于在屏蔽电极形成工序的后段中包含栅电极形成工序，因此直到源电极形成工序的前段为止会在屏蔽电极924的上部形成绝缘膜(栅极绝缘膜以及保护绝缘膜)。所以，就存在有：为了使屏蔽电极924与源电极936之间取得连接就有必要进行去除该绝缘膜的绝缘膜去除工序，从而导致用于使屏蔽电极924与源电极936之间取得连接的工序变得烦杂的问题。
另外，在以往的半导体装置的制造方法中，由于通过CMP法，不仅仅只是去除屏蔽电极924表面上的保护绝缘膜934’，而是一并去除源极区域930以及接触区域932上的绝缘膜(保护绝缘膜以及栅极绝缘膜)，因此，也存在有：在源电极936水平方向上容易发生滑移的实际使用(高低温循环(circle))中就可能发生该滑移，并且导致在实际使用(高低温循环)中可能缺乏电极连接的稳定性的问题。
因此，本发明鉴于上述问题，目的是提供一种能够简化用于使屏蔽电极与源电极之间取得连接的工序的，并且，能够提高实际使用(高低温循环)中电极连接的稳定性的半导体装置的制造方法。以及，提供一种能够提高实际使用(高低温循环)中电极连接的稳定性的半导体装置。
发明内容
【1】本发明的半导体装置的制造方法，用于制造具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造的半导体装置，其特征在于，依次包括：半导体基体准备工序，准备具有第一导电型第一半导体层以及比该第一半导体层更低浓度的第一导电型第二半导体层的半导体基体；第一沟槽形成工序，在所述第二半导体层上形成规定的第一沟槽；第一绝缘膜形成工序，形成第一绝缘膜并使其填埋所述第一沟槽的下部；栅极绝缘膜形成工序，在所述第一沟槽的上部的侧壁形成栅极绝缘膜；栅电极形成工序，经由所述栅极绝缘膜，形成由多晶硅构成的所述栅电极；第二沟槽形成工序，在将所述第一绝缘膜的中央部通过蚀刻去除后在所述第一沟槽内形成第二沟槽；第二绝缘膜形成工序，以所述第二沟槽内残留有第一空隙为条件至少在所述第二沟槽的内部形成第二绝缘膜；屏蔽电极形成工序，在第一空隙内形成屏蔽电极；屏蔽电极回蚀工序，在将所述屏蔽电极的一部分通过回蚀去除后在所述第二沟槽的上部形成第二空隙；以及源电极形成工序，形成源电极使其与所述屏蔽电极电气连接。
【2】在本发明的半导体装置的制造方法中，理想的情况是：在所述第二绝缘膜形成工序中，在所述栅电极上也形成有所述第二绝缘膜，在所述屏蔽电极回蚀工序中，在以所述栅电极上的所述第二绝缘膜的表面为基准时的所述屏蔽电极的上端面的深度位置在0.01μm～2μm范围内。
【3】在本发明的半导体装置的制造方法中，理想的情况是：在所述源电极形成工序中，形成所述源电极使其与所述屏蔽电极直接连接。
【4】在本发明的半导体装置的制造方法中，理想的情况是：在所述屏蔽电极回蚀工序与所述源电极形成工序之间，进一步包括：在所述第二空隙中填充金属后形成屏蔽电极连接用金属塞的屏蔽电极连接用金属塞形成工序，并且在所述源电极形成工序中，形成所述源电极使其经由所述屏蔽电极连接用金属塞与所述屏蔽电极连接。
【5】在本发明的半导体装置的制造方法中，理想的情况是：在所述屏蔽电极回蚀工序中，仅在从平面上看形成有所述第一空隙的区域中的规定区域上形成所述第二空隙。
【6】在本发明的半导体装置的制造方法中，理想的情况是：在所述第二沟槽形成工序中，形成具有底部渐窄的锥形状侧面的沟槽来作为所述第二沟槽。
【7】在本发明的半导体装置的制造方法中，理想的情况是：在所述栅电极形成工序与所述第二沟槽形成工序之间，进一步包括：在从平面上看未形成有所述第一沟槽的区域中的所述第二半导体层的表面形成第二导电型基极区域的基极区域形成工序；以及在所述基极区域的表面，形成第一导电型高浓度扩散区域使其至少有一部分暴露在所述第一沟槽的侧壁上的第一导电型高浓度扩散区域形成工序。
【8】在本发明的半导体装置的制造方法中，理想的情况是：在所述栅电极形成工序与所述第二沟槽形成工序之间，进一步包括在所述基极区域的表面的规定区域上形成第二导电型高浓度扩散区域的第二导电型高浓度扩散区域形成工序，在所述屏蔽电极形成工序与所述源电极形成工序之间，进一步包括将从平面上看未形成有所述第一沟槽的区域中的所述第二绝缘膜通过回蚀去除的第二绝缘膜回蚀工序，在所述源电极形成工序中，形成所述源电极使其与所述屏蔽电极、所述第一导电型高浓度扩散区域以及所述第二导电型高浓度扩散区域直接连接。
【9】在本发明的半导体装置的制造方法中，理想的情况是：在所述屏蔽电极形成工序与所述源电极形成工序之间，进一步包括：在所述第二绝缘膜上形成规定的开口的开口形成工序；以及在所述开口的内部填充金属后形成金属塞的金属塞形成工序，在所述源电极形成工序中，形成所述源电极使所述屏蔽电极与其直接连接，并且，使其经由所述金属塞与所述第一导电型高浓度扩散区域以及所述基极区域连接。
【10】在本发明的半导体装置的制造方法中，理想的情况是：在所述屏蔽电极回蚀工序与所述源电极形成工序之间，进一步包括：在所述第二绝缘膜上形成规定的开口的开口形成工序；以及在所述第二空隙中填充金属后形成屏蔽电极用金属塞的同时在所述开口的内部填充金属后形成金属塞的屏蔽电极用金属塞·金属塞形成工序，在所述源电极形成工序中，形成所述源电极使其经由所述屏蔽电极连接用金属塞与所述屏蔽电极连接，并且，使其经由所述金属塞与所述第一导电型高浓度扩散区域以及所述基极区域连接。
【11】在本发明的半导体装置的制造方法中，理想的情况是：在所述第二绝缘膜形成工序中，形成所述第二绝缘膜使其厚度比所述栅极绝缘膜的厚度更厚。
【12】在本发明的半导体装置的制造方法中，理想的情况是：在所述第二绝缘膜形成工序中，在将所述空隙的底部与所述第一沟槽的底部之间的所述第二绝缘膜的厚度定为D1，所述空隙的所述底部的深度位置中所述空隙的侧壁与所述第一沟槽的侧壁之间的所述第一绝缘膜的厚度定为d，所属空隙的所述底部的深度位置中所述空隙的所述侧壁与所述第一沟槽的所述侧壁之间的所述第二绝缘膜的厚度定为D2时，形成所述第二绝缘膜使其满足D1≤d+D2的关系。
【13】在本发明的半导体装置，具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造，其特征在于，包括：半导体基体，具有第一导电型第一半导体层以及比该第一半导体层更低浓度的第一导电型第二半导体层；规定的沟槽，形成在所述第二半导体层上；所述栅电极，由多晶硅构成，并且经由栅极绝缘膜形成在所述沟槽的上部的侧壁上；所述屏蔽电极，在与所述栅电极隔开的状态下形成在所述沟槽的中央部上；绝缘区域，在所述沟槽内，延展于所述栅电极与所述屏蔽电极之间并且将所述屏蔽电极从所述栅电极处隔开，同时，延所述沟槽的所述侧壁以及所述底部延展并且将所述屏蔽电极从所述沟槽的所述侧壁以及所述底部处隔开；保护绝缘膜，至少形成在所述栅电极上；以及源电极，直接地配置在所述屏蔽电极上，并且，经由所述保护绝缘膜至少配置在所述屏蔽电极上，并且与所述屏蔽电极电气连接，其中，在所述屏蔽电极上，形成有由所述屏蔽电极的上端面和所述绝缘区域所构成的凹部，所述源电极在所述凹部处，经由所述屏蔽电极连接用金属塞或直接与所述屏蔽电极电气连接。
发明效果
根据本发明的半导体装置的制造方法，由于在栅电极形成工序的后段中包含屏蔽电极形成工序，因此直到源电极形成工序的前段为止就不会在屏蔽电极的上部形成绝缘膜(例如，栅极绝缘膜以及保护绝缘膜)。所以，就不再需要进行用于使屏蔽电极与源电极之间取得连接从而去除该绝缘膜的绝缘膜去除工序，因此就能够将用于使屏蔽电极与源电极之间取得连接的工序简化。
另外，根据本发明的半导体装置的制造方法，由于是在通过回蚀将屏蔽电极的一部分去除后在第一空隙的上部形成第二空隙之后，再形成源电极，因此，源电极与屏蔽电极之间就会处于：在它们之间能够获得锚固效应(anchor effect)的状态下被电气连接的状态，所以，即使是在实际使用(高低温循环)中也不易发生源电极水平方向上的滑移，从而就能够提高实际使用(高低温循环)中电极连接的稳定性。
再有，根据本发明的半导体装置的制造方法，由于是在通过蚀刻将第一绝缘膜的中央部去除后在第一沟槽内形成第二沟槽之后，以在第二沟槽内残留有第二空隙为条件在第二沟槽的内部形成第二绝缘膜，因此，就容易将屏蔽电极底部一侧的绝缘膜(第二绝缘膜)的厚度和屏蔽电极侧部一侧的绝缘膜(第一绝缘膜以及第二绝缘膜)的厚度设定成任意的厚度，其结果就是：能够以高设计自由度来制造半导体装置。
根据本发明的半导体装置，由于在屏蔽电极上，形成有由屏蔽电极的上端面和绝缘区域所构成的凹部，源电极在凹部处，经由屏蔽电极连接用金属塞与屏蔽电极电气连接，因此，源电极与屏蔽电极之间就会处于在它们之间能够获得锚固效应的状态下被电气连接的状态，所以，即使是在源电极水平方向上容易发生滑移的实际使用(高低温循环)时也不易发生该滑移，从而就能够提高实际使用(高低温循环)中电极连接的稳定性。
附图说明
图1是实施方式一涉及的半导体装置100的说明展示图。图1(a)是半导体装置100的主要部位放大截面图(以下，简称为截面图)，图1(b)是半导体装置100的主要部位放大平面图(以下，简称为平面图)。图1中，符号122表示对应后述的第一空隙122的沟槽(凹部)。另外，在图1(b)中，为了便于说明，省略了源电极136、源极区域130以及接触区域132的图示。
图2是用于说明实施方式一涉及的半导体装置的制造方法的截面图。图2(a)～图2(d)为各工序图。
图3是用于说明实施方式一涉及的半导体装置的制造方法的截面图。图3(a)～图3(d)为各工序图。
图4是用于说明实施方式一涉及的半导体装置的制造方法的截面图。图4(a)～图4(d)为各工序图。
图5是用于说明实施方式一涉及的半导体装置的制造方法的截面图。图5(a)～图5(d)为各工序图。
图6是实施方式二涉及的半导体装置100A的截面图。
图7是实施方式二涉及的半导体装置的制造方法说明展示图。图7(a)～图7(d)为各工序图。图7(a)展示的是与图5(b)同样的工序。
图8是实施方式三涉及的半导体装置100B的截面图。
图9是实施方式三涉及的半导体装置的制造方法说明展示图。图9(a)～图9(d)为各工序图。图9(a)展示的是与图5(b)同样的工序。
图10是实施方式四涉及的半导体装置100C的截面图。
图11是实施方式四涉及的半导体装置的制造方法说明展示图。图11(a)～图11(d)为各工序图。图11(a)展示的是与图5(b)同样的工序。
图12是在未形成有第一沟槽116的第二半导体层114与源电极136之间的界面的高度位置上进行切割后的实施方式五所涉及的半导体装置100D的平截面图。
图13是实施方式六涉及的半导体装置100E的截面图。
图14是实施方式六涉及的半导体装置的制造方法说明展示图。图14(a)～图14(d)为各工序图。
图15是以往的半导体装置的制造方法说明展示图。图15(a)～图15(d)为各工序图。
图16是以往的半导体装置的制造方法说明展示图。图16(a)～图16(d)为各工序图。
图17是以往的半导体装置的制造方法说明展示图。图17(a)～图17(d)为各工序图。
图18是以往的半导体装置的制造方法说明展示图。图18(a)～图18(c)为各工序图。在图18(c)中，符号938表示漏电极。
具体实施方式
以下，将依据附图中所示的实施方式，对本发明的半导体装置的制造方法以及半导体装置进行说明。另外，各附图仅为简图，并不一定严谨地反映实际尺寸。
【实施方式一】
1.实施方式一涉及的半导体装置100的构成
实施方式一涉及的半导体装置100是一种具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造的MOSFET。
实施方式一涉及的半导体装置100如图1所示，包括：半导体基体110，具有n+型第一半导体层112以及比该第一半导体层112更低浓度的n-型第二半导体层114；规定的沟槽116(第一沟槽)，位于第二半导体层114的表面上；栅电极120，由多晶硅构成，并且经由栅极绝缘膜118形成在沟槽116的上部的侧壁上；屏蔽电极124，在与栅电极120隔开的状态下形成在沟槽116的中央部上；绝缘区域126，在沟槽116内，延展于栅电极120与屏蔽电极124之间并且将屏蔽电极124从栅电极120处隔开，同时，延沟槽116的侧壁以及底部延展并且将屏蔽电极124从沟槽116的侧壁以及底部处隔开；基极区域128，形成在从平面上看未形成有沟槽116的区域中第二半导体层114的表面上；源极区域130(第一导电型高浓度扩散区域)，形成在基极区域128的表面上使其有一部分暴露在沟槽116的侧壁上；p+型接触区域132(第二导电型高浓度扩散区域)，形成在基极区域128的表面上的规定区域(未形成有源极区域130的区域)上；保护绝缘膜134，形成在栅电极120上；源电极136，直接配置在屏蔽电极124的表面上，并且，经由保护绝缘膜134配置在栅电极120的表面上，并且与屏蔽电极124、源极区域130以及接触区域132直接连接；以及漏电极138，形成在第一半导体层112的表面上。
在屏蔽电极124上，形成有由屏蔽电极124的上端面和绝缘区域126所构成的凹部142，源电极136在凹部142处与屏蔽电极124电气连接。
在实施方式一涉及的半导体装置100中，介于栅电极120与屏蔽电极124之间的绝缘区域126的厚度比栅极绝缘膜118的厚度更厚。
在实施方式一涉及的半导体装置100中，在将屏蔽电极124的底部与沟槽116的底部之间的绝缘区域126的厚度定为D1，屏蔽电极124的底部的深度位置中屏蔽电极124的侧壁与沟槽116的侧壁之间的绝缘区域126的厚度(后述的第一绝缘膜126a的厚度与后述的第二绝缘膜126b的厚度的合计)定为d+D2时，满足D1＜d+D2的关系。
在实施方式一中，沟槽116、栅电极120、基极区域128、源极区域130以及接触区域132均形成为条纹状(Stripe)(参照图1(b))。
第一半导体层112的厚度为50μm～500μm(例如350μm)，第一半导体层112的掺杂物浓度为1×1018cm-3～1×1021cm-3(例如1×1019cm-3)。未形成有沟槽116的区域中的第二半导体层114的厚度为3μm～50μm(例如15μm)，第二半导体层114的掺杂物浓度为1×1014cm-3～1×1019cm-3(例如1×1015cm-3)。基极区域128的厚度为0.5μm～10μm(例如5μm)，基极区域128的掺杂物浓度为1×1016cm-3～1×1019cm-3(例如1×1017cm-3)。
沟槽116的深度为1μm～20μm(例如10μm)，沟槽116的间距(pitch)为3μm～20μm(例如10μm)，沟槽116的开口宽度为0.3μm～19μm(例如7μm)。栅极绝缘膜118例如是由通过热氧化法形成的二氧化硅膜构成的，并且栅极绝缘膜118的厚度为20nm～200nm(例如100nm)。栅电极120例如是由通过CVD法形成的低电阻多晶硅构成的，并且栅电极120的厚度为0.1μm～5μm(例如2μm)。
屏蔽电极124与栅电极120之间的间隔为0.02μm～3μm(例如1μm)，屏蔽电极124与沟槽116的底部之间的间隔为0.1μm～3μm(例如2μm)，屏蔽电极124的底部的深度位置中屏蔽电极124与沟槽116的侧壁之间的间隔为0.1μm～8μm(例如3μm)。另外，以保护绝缘膜134为基准时的屏蔽电极124的上端面的深度位置在0.01μm～2μm范围内。
源极区域130的深度为1μm～3μm(例如2μm)，源极区域130的掺杂物浓度为1×1018cm-3～1×1020cm-3(例如2×1019cm-3)。接触区域132的深度为1μm～3μm(例如2μm)，接触区域132的掺杂物浓度为1×1018cm-3～1×1020cm-3(例如2×1019cm-3)。保护绝缘膜134例如是由通过CVD法形成的二氧化硅膜构成的，并且保护绝缘膜134的厚度为0.5μm～3μm(例如1μm)。
源电极136例如由Al膜或Al合金膜(例如AlSi膜)构成，源电极136的厚度为1μm～10μm(例如3μm)。漏电极138由依次按Ti、Ni、Au的顺序层积后的层积膜构成，漏电极138的厚度为0.2μm～1.5μm(例如1μm)。
2.实施方式一涉及的半导体装置100的效果
根据实施方式一涉及的半导体装置100，由于在屏蔽电极124上，形成有由屏蔽电极124的上端面和绝缘区域126所构成的凹部142，源电极136在凹部142处，直接与屏蔽电极124电气连接，因此，源电极136与屏蔽电极124之间就会处于在它们之间能够获得锚固效应的状态下被电气连接的状态，所以，即使是在源电极水平方向上容易发生滑移的实际使用(高低温循环)时也不易发生该滑移，从而就能够提高实际使用(高低温循环)中电极连接的稳定性。
3.实施方式一涉及的半导体装置的制造方法
实施方式一涉及的半导体装置100能够通过具有以下所示的制造工序(实施方式一涉及的半导体装置的制造方法)来进行制造。
(1)半导体基体准备工序
首先，准备具有n+型第一半导体层112以及比该第一半导体层112更低浓度的n-型第二半导体层114的半导体基体110(参照图2(a))。作为半导体基体110可以使用适宜的半导体基体，例如可以使用在n+型第一半导体层112上通过外延生长法形成n-型第二半导体层114后形成的半导体基体。再有，在实施方式一中，作为半导体基体110，虽然使用的是由硅构成的半导体基体，但也可以使用由硅以外的材料所构成的半导体基体。
(2)第一沟槽形成工序
接下来，将具有规定的开口的掩膜(未图示)形成在第二半导体层114的表面上，并且通过使用该掩膜进行蚀刻，从而形成在第二半导体层114上形成规定的第一沟槽116(参照图2(b))。
(3)第一绝缘膜形成工序
接下来，在第二半导体层114的表面上(也包含第一沟槽116的内部)，通过CVD法形成规定厚度的硅氧化膜126a’(参照图2(c))。硅氧化膜126a’的厚度例如在0.5μm～5μm的范围内。接着，通过回蚀将第一沟槽116的下部以外的部分的该硅氧化膜126a’去除，并且形成第一绝缘膜126a使其填埋第一沟槽116的下部(参照图2(d))。
(4)栅极绝缘膜形成工序
接下来，通过热氧化法，在第一绝缘膜126a以及第二半导体层114的表面上(也包含第一沟槽116的上部的侧壁的表面上)形成硅氧化膜(参照图3(a))。形成在第一沟槽116的上部的硅氧化膜构成栅极绝缘膜118。栅极绝缘膜118的厚度例如在20nm～200nm的范围内。
(5)栅电极形成工序
接下来，通过CVD法，在硅氧化膜的表面上形成多晶硅层120’(参照图3(b))。接着，通过对多晶硅层120’进行回蚀，形成由多晶硅构成的栅电极120(参照图3(c))。在栅电极层形成工序中，在第一沟槽116内对多晶硅层120’进行回蚀，从而形成位于按规定的间隔隔开的位置上的栅电极120。
(6)基极区域128、源极区域130以及接触区域132形成工序
接下来，在从平面上看未形成有第一沟槽116的区域中的第二半导体层114的表面上离子注入p型掺杂物(例如硼)。接着，形成在第二半导体层114上具有对应接触区域132的开口的掩膜(未图示)，并且经由该掩膜以更高的掺杂物浓度，并且在更浅的深度位置上将p型掺杂物(例如硼)离子注入(参照图3(d))。接着，形成在第二半导体层114的表面具有对应源极区域130的开口的掩膜(未图示)，并且经由该掩膜以将n型掺杂物(例如磷)离子注入(参照图4(a))。接着，通过对离子注入至第二半导体层114上的p型掺杂物以及n型掺杂物进行热扩散，从而形成基极区域128、源极区域130以及接触区域132(参照图4(b))。
(7)第二沟槽形成工序
接下来，形成在第一绝缘膜126a的中央部上具有开口的掩膜(未图示)，并且通过使用该掩膜对第一绝缘膜126a的中央部进行蚀刻从而在去除第一沟槽116的底部后在第一沟槽116内形成第二沟槽140(参照图4(c))。第二沟槽140的开口宽度与第一沟槽116内的两个栅电极120之间的间隔相等，例如在0.1μm～5μm的范围内。
(8)第二绝缘膜形成工序
接下来，以在第二沟槽140内残留有第一空隙122为条件在第二沟槽140的内部通过热氧化法形成第二绝缘膜126b(参照图4(d))。此时，在第二半导体层114中未形成有第一沟槽116的区域以及栅电极120的表面上也会形成第二绝缘膜126b。由第一绝缘膜126a与第二绝缘膜126b构成绝缘区域126，栅电极120上的绝缘区域126则构成保护绝缘膜134。
在第二绝缘膜形成工序中，形成第二绝缘膜126b使其厚度比栅极绝缘膜118的厚度更厚。第二绝缘膜126b的厚度在0.2μm～5μm的范围内。另外，第一空隙122的深度在0.5μm～19μm的范围内，第一空隙122的开口宽度在0.1μm～5μm的范围内。
在第二绝缘膜形成工序中，在将第一空隙122的底部与第一沟槽116的底部之间的第二绝缘膜126b的厚度定为D1，第一空隙122的底部的深度位置中第一空隙122的侧壁与第一沟槽116的侧壁之间的第一绝缘膜126a的厚度定为d，第一空隙122的底部的深度位置中第一空隙122的侧壁与第一沟槽116的侧壁之间的第二绝缘膜126b的厚度定为D2时，满足D1＜d+D2的关系(参照图1)。
(9)屏蔽电极形成工序
接下来，在半导体基体110的第二半导体层114一侧的表面的全部区域上形成多晶硅层124’(参照图5(a))。
(10)屏蔽电极回蚀工序
接下来，在将多晶硅层124’通过回蚀去除至比第二半导体层114的表面更深的深度位置上后，在第一空隙122的上部形成第二空隙142(凹部142)(参照图5(b))。这样，残留在第一空隙122内部的多晶硅层124’就会成为屏蔽电极124。
接着，将从平面上看未形成有第一沟槽116的区域中的第二绝缘膜126b通过回蚀去除至第二半导体层114的表面的深度位置上(参照图5(c))。此时，同样也将栅电极120上的保护绝缘膜134去除至第二半导体层114的表面的深度位置上。另外，以栅电极120上的第二绝缘膜126b的表面为基准时的屏蔽电极124的上端面的深度位置在0.01μm～2μm范围内。
(11)源电极以及漏电极形成工序
接下来，在源极区域130、接触区域132、屏蔽电极124以及保护绝缘膜134的表面上，形成源电极136使其与屏蔽电极124、源极区域130以及接触区域132直接连接(参照图5(d))。此时，通过构成源电极的金属也进入至第二空虚142的内部，从而形成源电极136使其与屏蔽电极124以及源电极直接连接。另外，在第一半导体层112的表面上形成漏电极138。
这样，就能制造实施方式一涉及的半导体装置100。
4.实施方式一涉及的半导体装置的制造方法的效果
根据实施方式一涉及的半导体装置的制造方法，由于在栅电极形成工序的后段中包含屏蔽电极形成工序，因此直到源电极形成工序的前段为止就不会在屏蔽电极124的上部形成绝缘膜(例如，栅极绝缘膜以及保护绝缘膜)。所以，就不再需要进行用于使屏蔽电极124与源电极136之间取得连接从而去除该绝缘膜的绝缘膜去除工序，因此就能够将用于使屏蔽电极124与源电极136之间取得连接的工序简化。
另外，根据实施方式一涉及的半导体装置的制造方法，由于是在通过回蚀将屏蔽电极124的一部分去除后在第一空隙122的上部形成第二空隙142之后，再形成源电极136，因此，源电极136与屏蔽电极124之间就会处于：在它们之间能够获得锚固效应的状态下被电气连接的状态，所以，即使是在实际使用(高低温循环)中也不易发生源电极水平方向上的滑移，从而就能够提高实际使用(高低温循环)中电极连接的稳定性。
再有，根据实施方式一涉及的半导体装置的制造方法，由于是在通过蚀刻将第一绝缘膜126a的中央部去除后在第一沟槽122内形成第二沟槽140之后，以在第二沟槽140内残留有第二空隙122为条件在第二沟槽140的内部形成第二绝缘膜126b，因此，就容易将屏蔽电极底部一侧的绝缘膜(第二绝缘膜126b)的厚度和屏蔽电极侧部一侧的绝缘膜(第一绝缘膜126a以及第二绝缘膜126b)的厚度设定成任意的厚度，其结果就是：能够以高设计自由度来制造半导体装置。
再有，一般认为，将单结晶硅热氧化后形成的氧化膜与将多晶硅热氧化后形成的氧化膜在膜质上存在有差异。即，一般认为将单结晶硅热氧化后形成的氧化膜中SiO2的比例相对较高，与其相对的，将多晶硅热氧化后形成的氧化膜中除了SiO2以外SiOx的比例很高。因此，栅电极120上的将多晶硅热氧化后形成的氧化膜(栅电极120与屏蔽电极124之间的氧化膜)中，就容易发生含量比例上的偏差，从而导致栅电极120与屏蔽电极124之间的ESD耐量产生偏差。
但是，根据实施方式一涉及的半导体装置的制造方法，由于如上述般容易将屏蔽电极底部一侧的绝缘膜(第二绝缘膜)的厚度和屏蔽电极侧部一侧的绝缘膜(第一绝缘膜以及第二绝缘膜)的厚度设定成任意的厚度，因此也就能够制造出ESD耐量偏差小的半导体装置。
另外，根据实施方式一涉及的半导体装置的制造方法，由于在屏蔽电极回蚀工序中，在以栅电极120上的第二绝缘膜126b的表面为基准时的屏蔽电极124的上端面的深度位置在0.01μm～2μm范围内，因此源电极136与屏蔽电极124之间就会处于能够更加切实地获得锚固效应的状态，其结果就是：即使是在源电极水平方向上容易发生滑移的实际使用(高低温循环)时也更加不易发生该滑移，从而就能够进一步提高实际使用(高低温循环)中电极连接的稳定性。
另外，根据实施方式一涉及的半导体装置的制造方法，由于在源电极形成工序中，形成源电极136使其与屏蔽电极124直接连接，因此构成源电极136的金属就会进入至第二空隙142内，从而源电极136与屏蔽电极124之间就会处于能够更加切实地获得锚固效应的状态，其结果就是：即使是在源电极水平方向上容易发生滑移的实际使用(高低温循环)时也更加不易发生该滑移，从而就能够进一步提高实际使用(高低温循环)中电极连接的稳定性。
另外，根据实施方式一涉及的半导体装置的制造方法，由于在源电极形成工序中，形成源电极136使其与屏蔽电极124、源极区域130以及接触区域132直接连接，因此源电极136与源极区域130以及接触区域132之间的接触面积就大，从而就能够减少接触电阻。
另外，根据实施方式一涉及的半导体装置的制造方法，由于在第二绝缘膜形成工序中，形成第二绝缘膜126b使其厚度比栅极绝缘膜118的厚度更厚，因此相比以往的半导体装置900就能够更加提高栅电极与屏蔽电极之间的耐压。
另外，根据实施方式一涉及的半导体装置的制造方法，在第二绝缘膜形成工序中，形成第二绝缘膜126b使其在将第一空隙122的底部与第一沟槽116的底部之间的第二绝缘膜126b的厚度定为D1，第一空隙122的底部的深度位置中第一空隙122的侧壁与第一沟槽116的侧壁之间的第一绝缘膜126a的厚度定为d，第一空隙122的底部的深度位置中第一空隙122的侧壁与第一沟槽116的侧壁之间的第二绝缘膜126b的厚度定为D2时，满足D1＜d+D2的关系。
通过这样的方法，(1)能够将屏蔽电极124形成至很深的深度位置上，从而在反向偏置(bias)时使耗尽层能够到达至很深的深度位置上。其结果就是，能够提高源极·漏极之间的耐压。另外(2)能够增加从容易引发电场集中的第一沟槽116的角部至栅电极120为止的距离，并且还能够利用第一绝缘膜126a以及第二绝缘膜126b来缓和电场，其结果就是，从此观点来将也能够提高耐压。
【实施方式二】
实施方式二涉及的半导体装置100A基本上与实施方式一涉及的半导体装置100具有同样的构成，但是在源电极经由屏蔽电极连接用金属塞与屏蔽电极连接这一点上不同于实施方式一涉及的半导体装置100。即，在实施方式二涉及的半导体装置100A中，如图6所示，进一步包括在第二空隙142中填充金属后形成的屏蔽电极连接用金属塞144，源电极136经由屏蔽电极连接用金属塞144与屏蔽电极124连接。
实施方式二涉及的半导体装置100A能够通过下述的实施方式二涉及的半导体装置的制造方法来进行制造。
实施方式二涉及的半导体装置的制造方法，基本上与实施方式一涉及的半导体装置的制造方法具有同样的工序，但是在包含屏蔽电极连接用金属塞形成工序这一点上不同于实施方式一涉及的半导体装置的制造方法。即，在实施方式二涉及的半导体装置的制造方法中，在屏蔽电极回蚀工序(参照图5(b))与源电极形成工序(参照图5(d))之间，包含有：在第二空隙142中填充金属后形成屏蔽电极连接用金属塞144的屏蔽电极连接用金属塞形成工序(参照图7(b))。
在第二空隙142的内表面上，形成有势垒金属(未图示)，并且屏蔽电极连接用金属塞144是在规定的金属经由该势垒金属填充至第二空隙142的内部后形成的。规定的金属例如为钨。
然后，在实施第二绝缘膜形成工序后(参照图7(c))，在源电极形成工序中，形成源电极136使其经由屏蔽电极连接用金属塞144与屏蔽电极124连接(参照图7(d))。
像这样，实施方式二涉及的半导体装置的制造方法虽然在包含屏蔽电极连接用金属塞形成工序这一点上不同于实施方式一涉及的半导体装置的制造方法，但是与实施方式一涉及的半导体装置的制造方法一样，由于在栅电极形成工序的后段中包含屏蔽电极形成工序，因此直到源电极形成工序的前段为止就不会在屏蔽电极124的上部形成绝缘膜(例如，栅极绝缘膜以及保护绝缘膜)。所以，就不再需要进行用于使屏蔽电极124与源电极136之间取得连接从而去除该绝缘膜的绝缘膜去除工序，因此就能够将用于使屏蔽电极124与源电极136之间取得连接的工序简化。
另外，根据实施方式二涉及的半导体装置的制造方法，由于在屏蔽电极回蚀工序与源电极形成工序之间，包含有：在第二空隙142中填充金属后形成屏蔽电极连接用金属塞144的屏蔽电极连接用金属塞形成工序。因此屏蔽电极连接用金属塞144就会形成在第二空隙142的内部。而且，由于在源电极形成工序中，形成源电极136使其经由屏蔽电极连接用金属塞144与屏蔽电极124连接，因此，由金属构成的源电极136与由金属构成的屏蔽电极连接用金属塞144之间就会具有高密着性，从而屏蔽电极连接用金属塞144就会对源电极136的水平方向上的滑移发挥出锚固效应。因此即使是在源电极136水平方向上容易发生滑移的实际使用(高低温循环)时也不易发生该滑移，从而能够提高实际使用(高低温循环)中电极连接的稳定性。
再有，实施方式二涉及的半导体装置的制造方法由于除了包含屏蔽电极连接用金属塞形成工序以外与实施方式一涉及的半导体装置的制造方法具有同样的工序，因此也同样具有实施方式一涉及的半导体装置的制造方法所具有的相关效果。
【实施方式三】
实施方式三涉及的半导体装置100B基本上与实施方式一涉及的半导体装置100具有同样的构成，但是在源电极经由金属塞与源极区域连接这一点上不同于实施方式一涉及的半导体装置100。即，在实施方式三涉及的半导体装置100B中，如图8所示，第二绝缘膜126b也形成在源电极136与源极区域130之间，第二绝缘膜126b上形成有规定的开口146，并且形成有在该开口146的内部填充金属后形成的金属塞148。
实施方式三涉及的半导体装置100B能够通过下述的实施方式三涉及的半导体装置的制造方法来进行制造。
实施方式三涉及的半导体装置的制造方法，基本上与实施方式一涉及的半导体装置的制造方法具有同样的工序，但是在包含金属塞形成工序这一点上不同于实施方式一涉及的半导体装置的制造方法。即，在实施方式三涉及的半导体装置的制造方法中，在屏蔽电极形成工序(参照图5(b))与源电极形成工序(参照图5(d))之间，还进一步包含有：在第二绝缘膜126b上形成规定的开口146的开口形成工序(参照图9(b))；以及在开口146的内部中填充金属后形成金属塞148的金属塞形成工序(参照图9(c))。
然后，在实施第二绝缘膜形成工序后(参照图9(c))，在源电极形成工序中，形成源电极136使其与屏蔽电极124直接连接，并且，使其经由金属塞148与源极区域130以及基极区域128相连接(参照图9(d))。
开口146以及金属塞148被形成为条纹状，条纹的宽度例如为0.5μm。在开口146的内表面上，形成有势垒金属(未图示)，并且金属塞148是在规定的金属经由该势垒金属填充至开口146的内部后形成的。规定的金属例如为钨。
像这样，实施方式三涉及的半导体装置的制造方法虽然在包含金属塞形成工序这一点上不同于实施方式一涉及的半导体装置的制造方法，但是与实施方式一涉及的半导体装置的制造方法一样，由于在栅电极形成工序的后段中包含屏蔽电极形成工序，因此直到源电极形成工序的前段为止就不会在屏蔽电极124的上部形成绝缘膜。所以，就不再需要进行去除该绝缘膜的绝缘膜去除工序，因此就能够将用于使屏蔽电极124与源电极136之间取得连接的工序简化。
另外，根据实施方式三涉及的半导体装置的制造方法，由于还包含：在第二绝缘膜126b上形成规定的开口126的开口形成工序；以及在开口146的内部中填充金属后形成金属塞148的金属塞形成工序，因此金属塞148就会形成在开口146的内部。而且，由于在源电极形成工序中，形成源电极136使其与屏蔽电极124直接连接，并且，使其经由金属塞148与源极区域130以及基极区域128相连接，因此，由金属构成的源电极136与由金属构成的金属塞148之间就会具有高密着性，从而金属塞148就会对源电极136的水平方向上的滑移发挥出锚固效应。因此即使是在源电极136水平方向上容易发生滑移的实际使用(高低温循环)时也不易发生该滑移，从而能够提高实际使用(高低温循环)中电极连接的稳定性。
另外，根据实施方式三涉及的半导体装置的制造方法，由于形成源电极136使其与屏蔽电极124直接连接，并且，使其经由金属塞148与源极区域130以及基极区域128相连接，因此与形成源电极使其源极区域直接连接的半导体装置的制造方法一样，无需大量去除保护绝缘膜来形成大的开口，从而能够制造微细化的半导体装置。其结果就是，实施方式三涉及的半导体装置的制造方法能够制造符合电子器件低成本化以及小型化要求的半导体装置。
再有，实施方式三涉及的半导体装置的制造方法由于除了包含金属塞形成工序以外与实施方式一涉及的半导体装置的制造方法具有同样的工序，因此也同样具有实施方式一涉及的半导体装置的制造方法所具有的相关效果。
【实施方式四】
实施方式四涉及的半导体装置100C基本上与实施方式二涉及的半导体装置100A具有同样的构成，但是在源电极经由金属塞与源极区域连接这一点上不同于实施方式二涉及的半导体装置100A。即，在实施方式四涉及的半导体装置100C中，如图10所示，第二绝缘膜126b也形成在源电极136与源极区域130之间，第二绝缘膜126b上形成有规定的开口146，并且形成有在该开口146的内部填充金属后形成的金属塞148。
在实施方式四涉及的半导体装置100C中，屏蔽电极连接用金属塞144与金属塞148由同一种金属所构成，并且在保护绝缘膜134a上也堆积有该金属。即，屏蔽电极连接用金属塞144与金属塞148之间是经由保护绝缘膜134a上的金属相连接的。
实施方式四涉及的半导体装置100C能够通过下述的实施方式四涉及的半导体装置的制造方法来进行制造。
实施方式四涉及的半导体装置的制造方法，基本上与实施方式二涉及的半导体装置的制造方法具有同样的工序，但是在包含：取代金属塞形成工序的屏蔽电极连接用金属塞·金属塞形成工序这一点上不同于实施方式二涉及的半导体装置的制造方法。即，在实施方式四涉及的半导体装置的制造方法中，在屏蔽电极形成工序(参照图5(b))与源电极形成工序(参照图5(d))之间，如图11所示，还进一步包含有：在第二绝缘膜126b上形成规定的开口146的开口形成工序(参照图11(b))；以及在第二开口142的内部填充金属后形成屏蔽电极连接用金属塞144的同时，在开口146的内部填充金属后形成金属塞148的屏蔽电极连接用金属塞·金属塞形成工序(参照图11(c))。在实施方式四涉及的半导体装置的制造方法中，是将屏蔽电极连接用金属塞144与金属塞148一并形成的。
在屏蔽电极连接用金属塞·金属塞形成工序中，是在半导体基体110上的第二半导体层114一侧的整个表面上堆积金属(参照图11(c))。
该金属也在第二空隙142以及开口146的外部堆积，但是不进行回蚀。通过这样的构成，由于能够省略进行回蚀的工序所以不仅能够提高生产性，还能够利用同一种物质将屏蔽电极连接用金属塞144以及金属塞148连接，因此，具有屏蔽电极连接用金属塞144以及金属塞148不易在水平方向上偏移的效果。
在源电极形成工序中，形成源电极136使其经由屏蔽电极连接用金属塞144与屏蔽电极124连接，并且，使其经由金属塞148与源极区域130以及基极区域128相连接(参照图11(d))。
像这样，实施方式四涉及的半导体装置的制造方法虽然在包含取代金属塞形成工序的屏蔽电极连接用金属塞·金属塞形成工序这一点上不同于实施方式二涉及的半导体装置的制造方法，但是与实施方式二涉及的半导体装置的制造方法一样，由于在栅电极形成工序的后段中包含屏蔽电极形成工序，因此直到源电极形成工序的前段为止就不会在屏蔽电极124的上部形成绝缘膜。所以，就不再需要进行去除该绝缘膜的绝缘膜去除工序，因此就能够将用于使屏蔽电极124与源电极136之间取得连接的工序简化。
另外，根据实施方式四涉及的半导体装置的制造方法，由于包含在第二开口142中填充金属后形成屏蔽电极连接用金属塞144的同时，在开口146的内部填充金属后形成金属塞148的屏蔽电极连接用金属塞·金属塞形成工序，因此相比其分别用不同的工序来形成的情况，能够以高生产性来形成屏蔽电极连接用金属塞144以及金属塞148。
另外，根据实施方式四涉及的半导体装置的制造方法，由于包含上述的屏蔽电极连接用金属塞·金属塞形成工序，并且在源电极形成工序中，形成源电极136使其经由屏蔽电极连接用金属塞144与屏蔽电极124连接，并且，使其经由金属塞148与源极区域130以及基极区域128相连接，因此屏蔽电极连接用金属塞144和金属塞148双者均会发挥出锚固效应，因此即使是在源电极136水平方向上容易发生滑移的实际使用(高低温循环)时就更加不易发生该滑移，从而能够进一步提高实际使用(高低温循环)中电极连接的稳定性。
再有，实施方式四涉及的半导体装置的制造方法由于除了包含取代金属塞形成工序的屏蔽电极连接用金属塞·金属塞形成工序以外与实施方式二涉及的半导体装置的制造方法具有同样的工序，因此也同样具有实施方式二涉及的半导体装置的制造方法所具有的相关效果。
【实施方式五】
实施方式五涉及的半导体装置100D基本上与实施方式一涉及的半导体装置100具有同样的构成，但是在形成有第二空隙的区域上不同于实施方式一涉及的半导体装置100。即，在实施方式五涉及的半导体装置100D中，如图12所示，仅在从平面上看形成有第一空隙122的区域中的规定的区域上形成有第二空隙142。
第二空隙142按规定的间距形成。在第二空隙142内混入有构成源电极136的金属。
实施方式五涉及的半导体装置100D能够通过下述的实施方式五涉及的半导体装置的制造方法来进行制造。
实施方式五涉及的半导体装置的制造方法(未图示)，基本上与实施方式一涉及的半导体装置的制造方法具有同样的工序，但是在形成第二空隙的区域上不同于实施方式一涉及的半导体装置的制造方法。即，在实施方式五涉及的半导体装置的制造方法中的屏蔽电极回蚀工序中，仅在从平面上看形成有第一空隙122的区域中的规定的区域上形成第二空隙142。
像这样，实施方式五涉及的半导体装置的制造方法虽然在形成第二空隙的区域上不同于实施方式一涉及的半导体装置的制造方法，但是与实施方式一涉及的半导体装置的制造方法一样，由于在栅电极形成工序的后段中包含屏蔽电极形成工序，因此直到源电极形成工序的前段为止就不会在屏蔽电极124的上部形成绝缘膜。所以，就不再需要进行去除该绝缘膜的绝缘膜去除工序，因此就能够将用于使屏蔽电极124与源电极136之间取得连接的工序简化。
另外，根据实施方式五涉及的半导体装置的制造方法，由于仅在从平面上看形成有第一空隙122的区域中的规定的区域上形成第二空隙142，因此源电极与屏蔽电极就能够在：不仅是在从第一沟槽116内的一方的栅电极朝另一方的栅电极的方向上，而且在与其方向垂直的方向上也能够获得锚固效应的状态下被电气连接，所以即使是在源电极136水平方向上容易发生滑移的实际使用(高低温循环)时也不易发生该滑移，从而能够提高实际使用(高低温循环)中电极连接的稳定性。
再有，实施方式五涉及的半导体装置的制造方法由于除了包含金属塞形成工序以外与实施方式一涉及的半导体装置的制造方法具有同样的工序，因此也同样具有实施方式一涉及的半导体装置的制造方法所具有的相关效果。
【实施方式六】
实施方式六涉及的半导体装置100E基本上与实施方式一涉及的半导体装置100具有同样的构成，但是在屏蔽电极的形状上不同于实施方式一涉及的半导体装置100。即，在实施方式六涉及的半导体装置100E中，如图13所示，屏蔽电极124a具有底部渐窄的锥形状侧面，并且呈倒三角形。
实施方式六涉及的半导体装置100E能够通过下述的实施方式六涉及的半导体装置的制造方法来进行制造。
实施方式六涉及的半导体装置的制造方法，基本上与实施方式一涉及的半导体装置的制造方法具有同样的工序，但是在第二沟槽的形状上不同于实施方式一涉及的半导体装置的制造方法。即，在实施方式六涉及的半导体装置的制造方法中的第二沟槽形成工序中，如图14(a)所述，形成具有底部渐窄的侧面的沟槽来作为第二沟槽140a。在第二沟槽形成工序中，通过对蚀刻气体的条件(蚀刻气体的种类、温度等)进行调整，从而来形成具有底部渐窄的侧面的沟槽。
然后，在第二绝缘膜形成工序中，由于是沿第二沟槽140a的表面形成第二绝缘膜126b，因此第一空隙122a也会具有底部渐窄的侧面(具体来说，第一空隙122a的形状为下部尖凸的三角形)(参照图14(b))。
然后，在实施第二绝缘膜回蚀工序后(参照图14(c))，在屏蔽电极形成工序中，通过在上述第一空隙122a中填埋入多晶硅就能够形成具有底部渐窄的侧面的屏蔽电极124a(参照图14(d))。
像这样，实施方式六涉及的半导体装置的制造方法虽然在第二沟槽的形状上不同于实施方式一涉及的半导体装置的制造方法，但是与实施方式一涉及的半导体装置的制造方法一样，由于在栅电极形成工序的后段中包含屏蔽电极形成工序，因此直到源电极形成工序的前段为止就不会在屏蔽电极124的上部形成绝缘膜。所以，就不再需要进行去除该绝缘膜的绝缘膜去除工序，因此就能够将用于使屏蔽电极124与源电极136之间取得连接的工序简化。
另外，根据实施方式六涉及的半导体装置的制造方法，由于在第二沟槽形成工序中，是形成具有底部渐窄的侧面的沟槽来作为第二沟槽140a的，因此施加于屏蔽电极124a上部的电压就会高于施加于屏蔽电极124a下部的电压。所以，就能够在关断时(switchoff)缓和漏电极的电位变化，从而降低关断时的浪涌电压。
再有，实施方式六涉及的半导体装置的制造方法由于除了第二沟槽的形状以外与实施方式一涉及的半导体装置的制造方法具有同样的工序，因此也同样具有实施方式一涉及的半导体装置的制造方法所具有的相关效果。
以上，基于上述实施方式对本发明进行了说明，本发明并不仅限于上述实施方式。本发明能够在不脱离本发明主旨的范围内在各种各样的形态下实施，例如，可以为如下的变形。
(1)上述实施方式中记载的构成要素的数量、材质、形状、位置、大小等仅为示例，因此能够在不有损本发明效果的范围内进行变更。
(2)在上述各实施方式中，虽然是通过CVD法来形成第一绝缘膜的，但本发明不仅限于此。也可以是通过热氧化法来形成第一绝缘膜。
(3)在上述各实施方式中，虽然是通过热氧化法来形成第二绝缘膜的，但本发明不仅限于此。也可以是通过CVD法来形成第二绝缘膜。
(4)在上述各实施方式中，虽然在第二沟槽形成工序中，将第二沟槽形成至第一沟槽的深度位置上，但本发明不仅限于此。可以是在第二沟槽形成工序中，将第二沟槽形成至比第一沟槽的深度位置更深的深度位置上，也可以是在第二沟槽形成工序中，将第二沟槽形成至比第一沟槽的深度位置更浅的深度位置上。
(5)在上述各实施方式的第二绝缘膜形成工序中，虽然将第二绝缘膜形成为满足D1＜d+D2的关系，但本发明不仅限于此。可以是在第二绝缘膜形成工序中，将第二绝缘膜形成为满足D1＝d+D2的关系。这种情况下，在第二沟槽形成工序中，将第二沟槽形成至比第一沟槽的深度位置更浅的深度位置上。
(6)在上述各实施方式中，虽然使用的是多晶硅来作为屏蔽电极的材料，但本发明不仅限于此。也可以是使用金属来作为屏蔽电极的材料。
(7)在上述各实施方式中，在第二沟槽形成工序与第二绝缘膜形成工序之间，也可以进一步包含：形成第二导电型扩散区域(p型扩散区域)使其与第二沟槽的底部相接触的第二导电型扩散区域形成工序。
(8)在上述各实施方式中，虽然是在导入p型掺杂物之后导入n型掺杂物，但本发明不仅限于此。可以是在导入n型掺杂物之后导入p型掺杂物。另外，在上述各实施方式中，虽然是在导入p型掺杂物以及n型掺杂物后一次性激活掺杂物，但本发明不仅限于此。也可以是在每次导入掺杂物时激活掺杂物。
(9)在上述各实施方式中，虽然是在形成屏蔽电极之前形成基极区域128、源极区域130以及接触区域132，但本发明不仅限于此。可以是在形成屏蔽电极之后形成基极区域128、源极区域130以及接触区域132。
(10)在上述各实施方式中，虽然沟槽(第一沟槽)、栅电极以及屏蔽电极从平面上看分别被形成为条纹状，但本发明不仅限于此。也可以是沟槽(第一沟槽)、栅电极以及屏蔽电极从平面上看被形成为格子状或点状(从立体上看呈柱状)。
(11)在上述实施方式五中，虽然第二空隙是按规定的间隔形成的，但本发明不仅限于此。第二间隙也可以按任意间隔形成。
(12)在上述各实施方式中，虽然是以MOSFET为例来作为半导体装置进行了说明，但本发明不仅限于此。在不脱离本发明主旨的范围内，本发明也可以适用于除MOSFET以外的其他的各种器件。
符号说明
100、100A、100B、100C、100D、100E、900……半导体装置；110、910…半导体基体；112、912…第一半导体层；114、914…第二半导体层；116、916…第一沟槽(沟槽)；118、918…栅极绝缘膜；120、920…栅电极；120’、124’…多晶硅层；122、122a…第一空隙；124、124a、924…屏蔽电极；126…绝缘区域；126a、926…第一绝缘膜；126b…第二绝缘膜；128、928…基极区域；130、930…源极区域、132、932…接触区域；134、134a、934…保护绝缘膜；136、936…源电极；138、938…漏电极；140、140a…第二沟槽；142…第二空隙(凹部)；144…屏蔽电极连接用金属塞；146…开口；148…金属塞；950…凹部；922…第一空隙；952…第二空隙

Claims (13)

1.一种半导体装置的制造方法，用于制造具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造的半导体装置，其特征在于，依次包括：
半导体基体准备工序，准备具有第一导电型第一半导体层以及比该第一半导体层更低浓度的第一导电型第二半导体层的半导体基体；
第一沟槽形成工序，在所述第二半导体层上形成规定的第一沟槽；
第一绝缘膜形成工序，形成第一绝缘膜并使其填埋所述第一沟槽的下部；
栅极绝缘膜形成工序，在所述第一沟槽的上部的侧壁形成栅极绝缘膜；
栅电极形成工序，经由所述栅极绝缘膜，形成由多晶硅构成的所述栅电极；
第二沟槽形成工序，在将所述第一绝缘膜的中央部通过蚀刻去除后在所述第一沟槽内形成第二沟槽；
第二绝缘膜形成工序，以所述第二沟槽内残留有第一空隙为条件至少在所述第二沟槽的内部形成第二绝缘膜；
屏蔽电极形成工序，在所述第一空隙内形成所述屏蔽电极；
屏蔽电极回蚀工序，在将所述屏蔽电极的一部分通过回蚀去除后在所述第二沟槽的上部形成第二空隙；以及
源电极形成工序，形成源电极使其与所述屏蔽电极电气连接。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于：
其中，在所述第二绝缘膜形成工序中，在所述栅电极上也形成有所述第二绝缘膜，
在所述屏蔽电极回蚀工序中，在以所述栅电极上的所述第二绝缘膜的表面为基准时的所述屏蔽电极的上端面的深度位置在0.01μm～2μm范围内。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
其中，在所述源电极形成工序中，形成所述源电极使其与所述屏蔽电极直接连接。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
其中，在所述屏蔽电极回蚀工序与所述源电极形成工序之间，进一步包括在所述第二空隙中填充金属后形成屏蔽电极连接用金属塞的屏蔽电极连接用金属塞形成工序，
在所述源电极形成工序中，形成所述源电极使其经由所述屏蔽电极连接用金属塞与所述屏蔽电极连接。
5.根据权利要求1或2中任意一项所述的半导体装置的制造方法，其特征在于：
其中，在所述屏蔽电极回蚀工序中，仅在从平面上看形成有所述第一空隙的区域中的规定区域上形成所述第二空隙。
6.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
其中，在所述第二沟槽形成工序中，形成具有底部渐窄的锥形状侧面的沟槽来作为所述第二沟槽。
7.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
其中，在所述栅电极形成工序与所述第二沟槽形成工序之间，进一步包括：在从平面上看未形成有所述第一沟槽的区域中的所述第二半导体层的表面形成第二导电型基极区域的基极区域形成工序；以及在所述基极区域的表面，形成第一导电型高浓度扩散区域使其至少有一部分暴露在所述第一沟槽的侧壁上的第一导电型高浓度扩散区域形成工序。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于：
其中，在所述栅电极形成工序与所述第二沟槽形成工序之间，进一步包括在所述基极区域的表面的规定区域上形成第二导电型高浓度扩散区域的第二导电型高浓度扩散区域形成工序，
在所述屏蔽电极形成工序与所述源电极形成工序之间，进一步包括将从平面上看未形成有所述第一沟槽的区域中的所述第二绝缘膜通过回蚀去除的第二绝缘膜回蚀工序，
在所述源电极形成工序中，形成所述源电极使其与所述屏蔽电极、所述第一导电型高浓度扩散区域、以及所述第二导电型高浓度扩散区域直接连接。
9.根据权利要求7所述的半导体装置的制造方法，其特征在于：
其中，在所述屏蔽电极形成工序与所述源电极形成工序之间，进一步包括：在所述第二绝缘膜上形成规定的开口的开口形成工序；以及在所述开口的内部填充金属后形成金属塞的金属塞形成工序，
在所述源电极形成工序中，形成所述源电极使所述屏蔽电极与其直接连接，并且，使其经由所述金属塞与所述第一导电型高浓度扩散区域以及所述基极区域连接。
10.根据权利要求7所述的半导体装置的制造方法，其特征在于：
其中，在所述屏蔽电极回蚀工序与所述源电极形成工序之间，进一步包括：在所述第二绝缘膜上形成规定的开口的开口形成工序；以及在所述第二空隙中填充金属后形成屏蔽电极连接用金属塞的同时在所述开口的内部填充金属后形成金属塞的屏蔽电极连接用金属塞及金属塞形成工序，
在所述源电极形成工序中，形成所述源电极使其经由所述屏蔽电极连接用金属塞与所述屏蔽电极连接，并且，使其经由所述金属塞与所述第一导电型高浓度扩散区域以及所述基极区域连接。
11.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
其中，在所述第二绝缘膜形成工序中，形成所述第二绝缘膜使其厚度比所述栅极绝缘膜的厚度更厚。
12.根据权利要求1或2所述的半导体装置的制造方法，其特征在于：
其中，在所述第二绝缘膜形成工序中，在将所述第一空隙的底部与所述第一沟槽的底部之间的所述第二绝缘膜的厚度定为D1，所述第一空隙的所述底部的深度位置中所述第一空隙的侧壁与所述第一沟槽的侧壁之间的所述第一绝缘膜的厚度定为d，所述第一空隙的所述底部的深度位置中所述第一空隙的所述侧壁与所述第一沟槽的所述侧壁之间的所述第二绝缘膜的厚度定为D2时，形成所述第二绝缘膜使其满足D1≤d+D2的关系。
13.一种半导体装置，由权利要求1至12任意一项所述的半导体装置的制造方法制造，其具备栅电极与屏蔽电极在平面方向上分离的平面分离型屏蔽栅极构造，其特征在于，包括：
半导体基体，具有第一导电型第一半导体层以及比该第一半导体层更低浓度的第一导电型第二半导体层；
规定的沟槽，形成在所述第二半导体层上；
所述栅电极，由多晶硅构成，并且经由栅极绝缘膜形成在所述沟槽的上部的侧壁上；
所述屏蔽电极，在与所述栅电极隔开的状态下形成在所述沟槽的中央部上；
保护绝缘膜，至少形成在所述栅电极上；
绝缘区域，在所述沟槽内，在所述栅电极与所述屏蔽电极之间延展至所述保护绝缘膜的表面的高度位置并且将所述屏蔽电极从所述栅电极处隔开，同时，沿所述沟槽的下部的所述侧壁以及底部延展并且将所述屏蔽电极从所述沟槽的下部的所述侧壁以及所述底部处隔开；以及
源电极，直接地或经由屏蔽电极连接用金属塞配置在所述屏蔽电极上，并且，经由所述保护绝缘膜至少配置在所述栅电极上，并且与所述屏蔽电极电气连接，
其中，在所述屏蔽电极上，形成有由所述屏蔽电极的上端面和所述绝缘区域所构成的凹部，
所述源电极在所述凹部处，直接地或经由所述屏蔽电极连接用金属塞与所述屏蔽电极电气连接，
在将所述屏蔽电极的底部与所述沟槽的底部之间的所述绝缘区域的厚度定为D1，并且将所述屏蔽电极的底部的深度位置上的所述屏蔽电极的侧壁与所述沟槽的侧壁之间的所述绝缘区域的厚度定为d+D2时，满足D1＜d+D2的关系，
所述屏蔽电极的底部的深度位置上的所述屏蔽电极的侧壁与所述沟槽的侧壁之间的所述绝缘区域由热氧化膜和CVD氧化膜构成。
CN201680082382.4A 2016-03-31 2016-03-31 半导体装置的制造方法以及半导体装置 Active CN108886054B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/060856 WO2017168734A1 (ja) 2016-03-31 2016-03-31 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
CN108886054A CN108886054A (zh) 2018-11-23
CN108886054B true CN108886054B (zh) 2021-05-25

Family

ID=59683992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680082382.4A Active CN108886054B (zh) 2016-03-31 2016-03-31 半导体装置的制造方法以及半导体装置

Country Status (6)

Country Link
US (1) US10825909B2 (zh)
JP (1) JP6367514B2 (zh)
CN (1) CN108886054B (zh)
NL (1) NL2018614B1 (zh)
TW (1) TWI651781B (zh)
WO (1) WO2017168734A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477550B (zh) * 2020-05-26 2022-11-18 上海华虹宏力半导体制造有限公司 一种功率半导体器件及其制作方法
JP7394038B2 (ja) * 2020-09-11 2023-12-07 株式会社東芝 半導体装置
CN112271134B (zh) * 2020-10-20 2021-10-22 苏州东微半导体股份有限公司 半导体功率器件的制造方法
KR102500888B1 (ko) 2021-05-31 2023-02-17 주식회사 키파운드리 분할 게이트 전력 모스펫 및 제조 방법
JP7610492B2 (ja) 2021-09-08 2025-01-08 株式会社東芝 半導体装置
JP7443304B2 (ja) 2021-09-16 2024-03-05 株式会社東芝 半導体装置
CN116264242B (zh) * 2021-12-15 2025-09-12 苏州东微半导体股份有限公司 Igbt器件
CN114975099B (zh) * 2022-01-06 2025-08-19 上海华虹宏力半导体制造有限公司 一种屏蔽栅mosfet器件及其制作方法
EP4376091A1 (en) * 2022-11-24 2024-05-29 Nexperia B.V. Mosfet formation
CN115938945B (zh) * 2022-11-29 2024-01-23 上海功成半导体科技有限公司 屏蔽栅功率器件及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316807B1 (en) * 1997-12-05 2001-11-13 Naoto Fujishima Low on-resistance trench lateral MISFET with better switching characteristics and method for manufacturing same
US6865093B2 (en) * 2003-05-27 2005-03-08 Power Integrations, Inc. Electronic circuit control element with tap element
JP4903055B2 (ja) 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
JP4817827B2 (ja) * 2005-12-09 2011-11-16 株式会社東芝 半導体装置
US8093621B2 (en) * 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US8101995B2 (en) * 2007-02-08 2012-01-24 International Rectifier Corporation Integrated MOSFET and Schottky device
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
US7998808B2 (en) 2008-03-21 2011-08-16 International Rectifier Corporation Semiconductor device fabrication using spacers
TWI405270B (zh) * 2009-01-07 2013-08-11 尼克森微電子股份有限公司 低閘極電荷的溝槽式功率半導體之製造方法及其結構
US8252647B2 (en) * 2009-08-31 2012-08-28 Alpha & Omega Semiconductor Incorporated Fabrication of trench DMOS device having thick bottom shielding oxide
US8373225B2 (en) 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with Resurf stepped oxides and split gate electrodes
US7977742B1 (en) * 2010-08-20 2011-07-12 Monolithic Power Systems, Inc. Trench-gate MOSFET with capacitively depleted drift region
JP2012064641A (ja) 2010-09-14 2012-03-29 Toshiba Corp 半導体装置
US8796760B2 (en) * 2012-03-14 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and method of manufacturing the same
US8558308B1 (en) 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
US20140167152A1 (en) * 2012-12-13 2014-06-19 International Rectifier Corporation Reduced Gate Charge Trench Field-Effect Transistor
CN107135668B (zh) * 2015-02-20 2020-08-14 新电元工业株式会社 半导体装置

Also Published As

Publication number Publication date
US20190123158A1 (en) 2019-04-25
WO2017168734A1 (ja) 2017-10-05
US10825909B2 (en) 2020-11-03
JPWO2017168734A1 (ja) 2018-06-07
JP6367514B2 (ja) 2018-08-01
TWI651781B (zh) 2019-02-21
NL2018614B1 (en) 2018-02-01
NL2018614A (en) 2017-10-05
CN108886054A (zh) 2018-11-23
TW201737357A (zh) 2017-10-16

Similar Documents

Publication Publication Date Title
CN108886054B (zh) 半导体装置的制造方法以及半导体装置
CN108701715B (zh) 半导体装置的制造方法以及半导体装置
CN104380471B (zh) 碳化硅半导体装置及其制造方法
CN111344866B (zh) 半导体装置及其制造方法
CN108346579B (zh) 具有单元沟槽结构和接触点的半导体器件及其制造方法
US9368576B2 (en) Methods of manufacturing trench semiconductor devices with edge termination structures
CN108496252B (zh) 功率半导体装置以及功率半导体装置的制造方法
CN108292682B (zh) 半导体装置以及半导体装置的制造方法
JP2014060387A (ja) 半導体装置
JP2008103563A (ja) 超接合半導体装置の製造方法
JP5767869B2 (ja) 半導体装置の製造方法
JP6616878B2 (ja) 半導体装置
JP2012243985A (ja) 半導体装置及びその製造方法
JP6159471B2 (ja) 炭化珪素半導体装置及びその製造方法
CN102694022A (zh) 半导体装置及其制造方法
CN103295888A (zh) 半导体装置及其制造方法
JP2007335658A (ja) 半導体装置およびその製造方法
JP2012049466A (ja) 半導体装置およびその製造方法
JP5446297B2 (ja) 半導体装置の製造方法
JP6564821B2 (ja) 半導体装置
CN101924104B (zh) 金属氧化物半导体的结构及其制造方法
JP2010232677A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant