CN108538835B - 电容器阵列结构及其制备方法 - Google Patents
电容器阵列结构及其制备方法 Download PDFInfo
- Publication number
- CN108538835B CN108538835B CN201810466991.0A CN201810466991A CN108538835B CN 108538835 B CN108538835 B CN 108538835B CN 201810466991 A CN201810466991 A CN 201810466991A CN 108538835 B CN108538835 B CN 108538835B
- Authority
- CN
- China
- Prior art keywords
- layer
- lower electrode
- electrode layer
- array structure
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 156
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- -1 nitrogen ion Chemical class 0.000 claims abstract description 89
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 59
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 35
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 44
- 230000004888 barrier function Effects 0.000 claims description 37
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 34
- 230000008569 process Effects 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 23
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 22
- 239000007789 gas Substances 0.000 claims description 15
- 229910052698 phosphorus Inorganic materials 0.000 claims description 15
- 239000011574 phosphorus Substances 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 12
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 239000002243 precursor Substances 0.000 claims description 7
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 7
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910000410 antimony oxide Inorganic materials 0.000 claims description 6
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 6
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 claims description 6
- 230000009471 action Effects 0.000 claims description 5
- ZARVOZCHNMQIBL-UHFFFAOYSA-N oxygen(2-) titanium(4+) zirconium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4] ZARVOZCHNMQIBL-UHFFFAOYSA-N 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 229910001510 metal chloride Inorganic materials 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 13
- 230000007797 corrosion Effects 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 7
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 7
- 230000003667 anti-reflective effect Effects 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000006227 byproduct Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910018316 SbOx Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种电容器阵列结构及其制备方法,该方法包括:1)提供一半导体衬底,于半导体衬底上形成叠层结构;2)于叠层结构上形成图形化掩膜层,基于图形化掩膜层于叠层结构中刻蚀出多个电容孔;3)于电容孔的底部及侧壁形成下电极层,支撑层连接下电极层;4)去除牺牲层;5)对下电极层进行氮离子等离子体扩散工艺,氮离子扩散进入下电极层的内表面及外表面;6)于下电极层的内表面及外表面形成电容介质层,于电容介质层的外表面形成上电极层。通过对下电极层进行氮离子等离子体扩散工艺处理,有效提高了电容器的电连接稳定性及电荷存储能力,同时降低了电容器的漏电率。
Description
技术领域
本发明属于半导体器件制造领域,特别是涉及一种电容器阵列制备方法。
背景技术
动态随机存储器(Dynamic Random Access Memory,简称:DRAM)是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管;晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连;字线上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储。随着DRAM制程工艺的持续演进,集成度不断提高,元件尺寸不断地微缩,在目前的20nm以下DRAM制程中,DRAM均采用堆栈式的电容构造,其电容器(Capacitor)是垂直的高深宽比的圆柱体形状以增加表面积,包括与衬底连接的下电极层、沉积于下电极层上的电容介质层以及沉积于电容介质层上的上电极层。
然而,现有DRAM电容器结构的制备过程中,在沉积形成电容器下电极层时,同时会产生副产物氯离子。例如,目前最常使用的下电极层沉积方法,如图1所示,在反应腔室中通入氯化钛与氨气气体,氯化钛气体先吸附在衬底表面,接着氨气与氯化钛气体反应于衬底上形成氮化钛下电极层,同时也会产生副产物氯离子。而杂质氯离子会掺入电容器下电极层中,一方面容易使下电极层从衬底上剥落,降低电容器的电连接稳定性;另一方面氯离子与氢离子结合生成强酸会腐蚀下电极层,从而使电容器的漏电率提高;最后会严重降低下电极材料的纯度,使下电极的电阻升高,在沉积电容介质层时,电容介质层中的氧元素容易浸入下电极层,使电容介质层的K(介电常数)值降低,导致电容存储电荷的能力下降。
因此,如何提供一种电容器阵列的制备方法,以解决现有技术中在形成电容器下电极层时,副产物氯离子掺入下电极层,导致电容器的电连接稳定性降低、电容器的漏电率提高以及电容器存储电荷的能力下降的问题实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种电容器阵列结构及其制备方法,用于解决现有技术中在形成电容器下电极层时,形成的副产物氯离子掺入下电极层,导致电容器的电连接稳定性降低、电容器的漏电率提高以及电容器存储电荷的能力下降的问题。
为实现上述目的及其他相关目的,本发明提供一种电容器阵列结构的制备方法,包括如下步骤:
1)提供一半导体衬底,于所述半导体衬底上形成叠层结构,所述叠层结构包括交替层叠的支撑层及牺牲层;
2)于所述叠层结构上形成图形化掩膜层,基于所述图形化掩膜层于所述叠层结构中刻蚀出多个电容孔;
3)于所述电容孔的底部及侧壁形成下电极层,所述支撑层连接所述下电极层;
4)去除所述牺牲层,其中,所述支撑层保留在所述半导体衬底上;
5)对所述下电极层进行氮离子等离子体扩散工艺,所述氮离子扩散进入所述下电极层的内表面及外表面;
6)于所述下电极层的内表面及外表面形成电容介质层,其中,所述电容介质层覆盖所述下电极层,于所述电容介质层的外表面形成上电极层,其中所述上电极层覆盖所述电容介质层。
优选地,步骤3)形成的所述下电极层中含有杂质氯离子,步骤5)中所述氮离子扩散进入所述下电极层的内表面及外表面,并将所述杂质氯离子挤出,以去除所述杂质氯离子。
优选地,采用化学气相沉积法于所述电容孔的底部及侧壁形成所述下电极层,其中,所述化学气相沉积法的前驱物包含金属氯化物。
进一步地,所述下电极层的材料包含由氮化钛、氧化钛、碳化钛以及钨组成的群组中的至少一种。
进一步地,所述下电极层包含氮化钛层,采用化学气相沉积法于所述电容孔的底部及侧壁形成所述氮化钛层,所述化学气相沉积法包含反应:TICl4+NH3→TIN+HCl+N2,其中,所述前驱物TICl4使所述下电极层含有所述杂质氯离子。
优选地,所述叠层结构包括依次层叠的底层支撑层、第一牺牲层、中间支撑层、第二牺牲层以及顶层支撑层。
进一步地,所述第一牺牲层的材料包含硼磷掺杂的氧化硅(BPSG),所述第二牺牲层的材料包含氧化物,其中,所述第一牺牲层包含上层第一牺牲层和下层第一牺牲层,且下层第一牺牲层的磷离子掺杂浓度大于上层第一牺牲层的磷离子掺杂浓度。
进一步地,所述下层第一牺牲层的磷离子含量的重量百分比介于3%~5%之间,硼离子含量的重量百分比介于2%~7%之间,所述上层第一牺牲层的磷离子含量的重量百分比介于3%~5%之间,硼离子含量的重量百分比介于5%~10%之间。
优选地,步骤2)包括如下步骤:
2-1)于步骤1)得到的结构上依次形成多层阻挡层;
2-2)于步骤2-1)得到的结构上沿第一方向使用间距倍增工艺形成第一刻蚀图形;
2-3)于步骤2-2)得到的结构上沿第二方向使用间距倍增工艺形成第二刻蚀图形,从而得到双层刻蚀图形,其中,所述第一方向与第二方向具有夹角;
2-4)刻蚀所述双层刻蚀图形重叠区域以外的区域,形成所述图形化掩膜层。
进一步地,所述多层阻挡层依次包含多晶硅阻挡层、氧化物阻挡层及碳化物阻挡层;及,步骤2-4)包括如下步骤:
2-4-1)刻蚀所述双层刻蚀图形所在区域的重叠区域以外的区域,形成所述电容器阵列结构的多个开口;
2-4-2)沿所述开口依次刻蚀所述多晶硅阻挡层、氧化物阻挡层及硅化物阻挡层,以形成所述图形化掩膜层。
进一步地,所述氧化物阻挡层包括氧化硅阻挡层。
优选地,步骤4)包括如下步骤:
4-1)于所述顶层支撑层内形成第一开口,以暴露所述第二牺牲层;
4-2)基于所述第一开口,采用湿法刻蚀工艺去除所述第二牺牲层;
4-3)于所述中间支撑层内形成第二开口,以暴露所述第一牺牲层;
4-4)基于所述第二开口,采用湿法刻蚀工艺去除所述第一牺牲层。
进一步地,步骤4-2)中的湿法刻蚀溶液包含30%~60%的氢氟酸,步骤4-4)中的湿法刻蚀溶液包含30%~60%的氢氟酸。
进一步地,骤4-1)中,一个所述第一开口仅与一个所述电容孔交叠,或者一个所述第一开口同时与多个所述电容孔交叠;步骤4-3)中,一个所述第二开口仅与一个所述电容孔交叠,或者一个所述第二开口同时与多个所述电容孔交叠。
进一步地,一个所述第一开口同时与三个所述电容孔交叠,一个所述第二开口同时与三个所述电容孔交叠。
优选地,所述支撑层的材料包含由氮化硅、氮氧化硅组成的群组中的至少一种,所述上电极层的材料包含由多晶硅、氮化钛、氧化钛、碳化钛以及钨组成的群组中的至少一种,所述电容介质层的材料包含由氧化锆、氧化铪、钛锆氧化物、氧化钌、氧化锑、氧化铝组成的群组中的至少一种。
进一步地,步骤5)包括如下步骤:
5-1)将步骤4)得到的结构置于氮离子产生装置内;
5-2)向所述氮离子产生装置内通入氮离子气体源,通过微波作用产生氮离子,所述氮离子通过扩散方式进入所述下电极层。
进一步地,所述氮离子产生装置的工作功率介于1.5KW~2.5KW之间,扩散时间介于50s~60s之间,扩散压强介于0.1TORR~0.5TORR之间,加热温度介于350℃~500℃之间。
优选地,通入的氮离子气体源包含由氮气和氨气组成的群组中的至少一种。
本发明还提供一种电容器阵列结构,包括:
半导体衬底;
下电极层,形成于所述半导体衬底上,所述下电极层的截面形状包括U型,且所述下电极层的内表面及外表面扩散植入氮离子;
电容介质层,覆盖于所述下电极层的内表面及外表面;
上电极层,覆盖于所述电容介质层的外表面。
优选地,所述下电极层的材料包含氮化钛。
优选地,所述下电极层的材料包含由氧化钛、碳化钛以及钨组成的群组中的一种。
优选地,所述电容器阵列结构还包括顶层支撑层、中间支撑层及底层支撑层,均形成于所述半导体衬底上并连接所述下电极层,其中,所述顶层支撑层连接所述下电极层的开口外围,所述中间支撑层连接所述下电极层的中部,所述底层支撑层形成于所述半导体衬底表面且连接所述下电极层的底部外围。
进一步地,所述顶层支撑层、中间支撑层及底层支撑层的材料包含由氮化硅、氮氧化硅组成的群组中的一种。
优选地,所述电容器阵列结构还包括上电极填充层,覆盖所述上电极层的外表面,并填满所述上电极层之间的间隙。
优选地,所述上电极层的材料包含由多晶硅、氮化钛、氧化钛、碳化钛以及钨组成的群组中的一种,所述电容介质层的材料包含由氧化锆、氧化铪、钛锆氧化物、氧化钌、氧化锑、氧化铝组成的群组中的一种。
如上所述,本发明的电容器阵列结构及其制备方法,具有以下有益效果:本发明采用氮离子等离子体扩散工艺对下电极层进行处理,氮离子进入下电极层中将其中的杂质挤出,尤其是杂质氯离子挤出,杂质氯离子与氢离子结合生成氯化氢气体排出,从而降低下电极层中杂质氯离子的含量,使下电极层与衬底的连接稳固,提高电容器的电连接稳定性;另外氯离子和氢离子结合生成氯化氢气体排出,可有效降低杂质氯离子对下电极层的腐蚀,降低电容器的漏电率;最后,在形成电容介质层时,电容介质层中的氧元素不易浸入下电极层,从而有效保证电容器的电荷存储能力。
附图说明
图1显示为现有技术中的电容器阵列结构的下电极层制备过程示意图。
图2显示为本发明的电容器阵列结构的制备工艺流程图。
图3显示为本发明的电容器阵列结构制备中形成交替叠置的支撑层与牺牲层的示意图。
图4显示为本发明的电容器阵列结构制备中形成图形化掩膜层光刻方向示意图。
图5a~5h为本发明的电容器阵列结构制备中形成图形化掩膜层的结构示意图。
图6显示为本发明的电容器阵列结构制备中形成电容孔的结构示意图。
图7显示为本发明的电容器阵列结构制备中形成下电极层的结构示意图。
图8显示为本发明的电容器阵列结构制备中形成第一开口的俯视图,其中,AAˊ代表沿θ1方向纵切。
图9a~9d显示为图8中沿θ1方向的截面形成第一开口的结构示意图。
图10显示为图8中沿θ1方向的截面处去除第二牺牲层后的结构示意图。
图11显示为图8中沿θ1方向的截面形成第二开口后的结构示意图。
图12显示为图8中沿θ1方向的截面处去除第一牺牲层后的结构示意图。
图13显示为本发明的电容器阵列结构制备中对下电极层进行高温等离子体扩散工艺的结构示意图。
图14显示为本发明的电容器阵列结构制备中形成电容介质层及上电极层的结构示意图。
元件标号说明
1 半导体衬底
11 电容器阵列区域
2 支撑层
21 底层支撑层
22 中间支撑层
221 第二开口
23 顶层支撑层
231 第一开口
3 牺牲层
31 第一牺牲层
311 下层第一牺牲层
312 上层第一牺牲层
32 第二牺牲层
33 非重叠区域
4 图形化掩膜层
41 窗口
42 多层阻挡层
421 多晶硅阻挡层
422 氧化物阻挡层
423 碳化物阻挡层
43 多层掩膜层
431 第一电介质抗反射层
432 碳化物层
433 第二电介质抗反射层
44 双层刻蚀图形
441 第一刻蚀图形
442 第二刻蚀图形
45 开口
5 电容孔
6 下电极层
61 氮化物掩膜层
62 氧化物掩膜层
63 碳化物掩膜层
64 抗反射层
65 光刻胶层
7 电容介质层
8 上电极层
9 上电极填充层
θ1 第一方向
θ2 第二方向
夹角
S1~S6 步骤1)~步骤6)
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图14。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
请参阅图2,本实施例提供一种电容器阵列结构的制备方法,所述电容器阵列结构的制备方法包括如下步骤:
1)提供一半导体衬底,于所述半导体衬底上形成叠层结构,所述叠层结构包括交替层叠的支撑层及牺牲层;
2)于所述叠层结构上形成图形化掩膜层,基于所述图形化掩膜层于所述叠层结构中刻蚀出多个电容孔;
3)于所述电容孔的底部及侧壁形成下电极层,所述支撑层连接所述下电极层;
4)去除所述牺牲层,其中,所述支撑层保留在所述半导体衬底上;
5)对所述下电极层进行氮离子等离子体扩散工艺,所述氮离子扩散进入所述下电极层的内表面及外表面;
6)于所述下电极层的内表面及外表面形成电容介质层,其中,所述电容介质层覆盖所述下电极层,于所述电容介质层的外表面形成上电极层,其中所述上电极层覆盖所述电容介质层。
下面将结合附图详细说明本发明的电容器阵列结构的制备方法。
首先,如图2中的S1及图3所示,进行步骤1),提供一半导体衬底1,于所述半导体衬底1上形成叠层结构,所述叠层结构包括交替层叠的支撑层2及牺牲层3。
作为示例,所述半导体衬底1包含若干个位于内存数组结构中的电容接触节点(图未示)。
具体地,在一具体结构中,所述半导体衬底1还包括半导体基底(图未示),半导体基底内设置有源区及字线,半导体基底上设置位线及所述电容接触节点,所述电容接触节点电性连接所述内存数组结构内的晶体管源极等。
作为示例,步骤1)中,形成的所述支撑层2的数量大于形成的所述牺牲层3的数量,且所述牺牲层3及所述支撑层2构成的叠层结构中的底层材料层及顶层材料层均为所述支撑层2。
在一较佳的示例中,如图3所示,所述支撑层2的数量为三层,包括顶层支撑层23、中间支撑层22及底层支撑层21,所述牺牲层3的数量为两层,包括位于所述底层支撑层21与所述中间支撑层22之间的第一牺牲层31以及位于所述顶层支撑层23与所述中间支撑层22之间的第二牺牲层32。
具体地,可以采用原子层沉积工艺(Atomic Layer Deposition)或等离子蒸气沉积工艺(Plasma Enhenced Chemical Vapor Deposition)形成各支撑层2以及各牺牲层3,如所述底层支撑层21、所述第一牺牲层31、所述中间支撑层22、所述第二牺牲层32以及所述顶层支撑层23。
作为示例,所述支撑层2的材料包含由氮化硅、氮氧化硅组成的群组中的至少一种,优选地,所述支撑层2的材料包含氮化硅。所述牺牲层3的材料包含氧化物,优选地,所述氧化物可以为氧化硅或氮氧化硅。需要说明的是,所述牺牲层3的材料与所述支撑层2的材料不同,且在同一刻蚀过程(如同一腐蚀液)中两者的腐蚀速率不同,具体表现为在同一刻蚀过程(如同一腐蚀液)中,所述牺牲层3的刻蚀(如腐蚀)速率远远大于所述支撑层2的刻蚀速率,使得当所述牺牲层3被完全去除时,所述支撑层2几乎被完全保留。
在一较佳的示例中,如图3所示,所述第二牺牲层32与第一牺牲层31的材料不同,所述第二牺牲层32的材料包含氧化硅或氮氧化硅。所述第一牺牲层31的材料包含硼磷掺杂的氧化硅(BPSG,硼磷硅玻璃),且所述第一牺牲层31的不同厚度处磷离子掺杂浓度不同,表现为包括下层第一牺牲层311及上层第一牺牲层312,其中下层第一牺牲层311的磷离子掺杂浓度大于上层第一牺牲层312的磷离子掺杂浓度。由于BPSG的腐蚀速率受硼离子和磷离子浓度的影响,增加硼离子的含量,腐蚀速率会下降,增加磷离子的含量,腐蚀速率会显著升高,而第一牺牲层31是需在同一刻蚀过程中完成,所以提高第一牺牲层31的下层第一牺牲层311的磷离子浓度,可有效保证第一牺牲层31的完全刻蚀,避免刻蚀不足导致电容器性能的降低。本实施例中,所述下层第一牺牲层311的磷离子含量的重量百分比介于3%~5%之间,硼离子含量的重量百分比介于2%~7%之间,所述上层第一牺牲层312的磷离子含量的重量百分比介于3%~5%之间,硼离子含量的重量百分比介于5%~10%之间。
另外,所述牺牲层3在后续工艺过程中会被去除,所述支撑层2的作用即是在所述牺牲层3被去除后作为支撑框架以提高后续制作电容器时结构的机械强度,所以除上述列举的三层支撑层及两层牺牲层的情况外,所述牺牲层和支撑层的数量可以依据后续电容器所需要的高度进行设定,其层叠的数量可以为1~10次或者更多,其中,以2~5次为宜。
接着,如图2中的S2及图4、图5a至图5h及图6所示,进行步骤2),于所述叠层结构上形成图形化掩膜层4,基于所述图形化掩膜层4于所述叠层结构中刻蚀出多个电容孔5。
作为优选示例,形成所述图形化掩膜层4的步骤包括:
如图5a所示,步骤2-1),于步骤1)得到的结构上依次形成多层阻挡层42,作为示例,所述多层阻挡层42为三层,依次包含多晶硅阻挡层421、氧化物阻挡层422及碳化物阻挡层423。
如图4及图5b~5c所示,步骤2-2),于步骤2-1)得到的结构上沿第一方向θ1使用间距倍增工艺形成第一刻蚀图形441。
图4显示为电容器阵列结构制备中形成所述图形化掩膜层4的光刻方向示意图,为了增大电容器的制作密度,可通过在电容器阵列区域11沿两个具有夹角的第一方向θ1及第二方向θ2进行刻蚀,形成阵列分布的非重叠区域33,刻蚀所述非重叠区域33以形成电容孔5,如图6所示,基于所述电容孔5可形成具有阵列分布的电容器。
具体的,如图5b所示,于所述碳化物阻挡层423上依次形成多层掩膜层43及光刻胶层434,作为示例,所述多层掩膜层43为三层,依次包含第一电介质抗反射层431、碳化物层432、第二电介质抗反射层433。如图5c所示,基于所述光刻胶层434,沿所述第一方向θ1使用间距倍增工艺形成所述第一刻蚀图形441。
如图4及图5d所示,步骤2-3),于步骤2-2)得到的结构上沿第二方向θ2使用间距倍增工艺形成第二刻蚀图形442,从而得到双层刻蚀图形44。作为示例,形成所述第二刻蚀图形442的方法与形成所述第一刻蚀图形441的方法相同,所以在此不做赘述。
如图5e~5h所示,步骤2-4),刻蚀所述双层刻蚀图形44重叠区域以外的区域,形成具有阵列排布的窗口41的所述图形化掩膜层4。
具体地,如图5e所示,先刻蚀所述双层刻蚀图形44所在区域的重叠区域以外的区域,形成所述电容器阵列结构的多个开口45;如图5f~5h所示,然后沿所述开口45依次刻蚀所述碳化物阻挡层423(如图5f所示)、氧化物阻挡层422(如图5g所示)及多晶硅阻挡层421(如图5h所示),以形成所述具有阵列排布的窗口41的图形化掩膜层4。作为示例,所述氧化物阻挡层422包括氧化硅阻挡层。
如图6所示,基于所述图形化掩膜层4刻蚀所述支撑层2及所述牺牲层3,以形成与所述窗口41对应的电容孔5。
作为示例,形成所述电容孔的具体方法为:依据所述图形化掩膜层4采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺与湿法刻蚀工艺相结合的工艺刻蚀所述支撑层2及所述牺牲层3,以在所述支撑层2及所述牺牲层3内形成上下贯通的所述电容孔5。
继续,如图2中的S3及图7所示,进行步骤3),于所述电容孔5的底部及侧壁形成下电极层6,所述支撑层2连接所述下电极层6。
优选地,采用化学气相沉积法于所述电容孔5的侧壁及底部,以及所述顶层支撑层23的上表面沉积下电极材料层,所述下电极层6的材料包含由氮化钛、氧化钛、碳化钛以及钨组成的群组中的至少一种,然后,再采用刻蚀工艺去除位于所述顶层支撑层23上表面的所述下电极材料层,保留位于所述电容孔5的侧壁及底部的所述下电极材料层即为所述下电极层6,其中,所述化学气相沉积法的前驱物包含金属氯化物。由于前驱物包含金属氯化物,所以在沉积生成所述下电极层6时,会有氯离子产生,氯离子掺入所述下电极层6导致下电极层6中含有杂质氯离子。本实施例的所述下电极层6的材料包含氮化钛,采用化学气相沉积法包含的化学反应为:TICl4+NH3→TIN+HCl+N2,所以在沉积过程中,反应前驱物TICl4给所述下电极层6中引入了杂质氯离子。
继续,如图2中的S4及图8至图12所示,进行步骤4),去除所述牺牲层3,其中,所述支撑层2保留在所述半导体衬底1上。
作为示例,步骤4)包括如下步骤:
步骤4-1),于所述顶层支撑层23内形成第一开口231,以暴露出位于其下表面的所述第二牺牲层32。具体地,如图9a所示,首先于所述顶层支撑层23上依次形成氮化物掩膜层61、氧化物掩膜层62、碳化物掩膜层63、抗反射层64以及光刻胶层65;然后,如图9b所示,基于所述光刻胶层65曝光刻蚀所述抗反射层64、碳化物掩膜层63、氧化物掩膜层62及氮化物掩膜层61,形成第一开口231;最后,如图9c~9d所示,依次刻蚀所述氧化物掩膜层62(如图9c所示)及氮化物掩膜层61(如图9d所示)。
步骤4-2),基于所述第一开口231,采用湿法刻蚀工艺去除所述第二牺牲层32,其中,优选地,湿法刻蚀溶液包含30%~60%的氢氟酸,如图10所示。
步骤4-3),于所述中间支撑层22内形成第二开口221,以暴露出位于其下表面的所述第一牺牲层31,如图11所示。
步骤4-4),基于所述第二开口221,采用湿法刻蚀工艺去除所述第一牺牲层31,其中,优选地,湿法刻蚀溶液包含30%~60%的氢氟酸,如图12所示。
作为示例,步骤4-2)与步骤4-3)之间还包括于所述顶层支撑层23的上表面沉积支撑层材料的步骤,以将所述顶层支撑层23增厚。这是由于在步骤4-2)的过程中,所述顶层支撑层23会被去除一部分,为了防止后续腐蚀过程中所述顶层支撑层23被刻穿,以及确保所述上层支撑处具有足够的支撑强度,需要在步骤4-2)与步骤4-3)之间增设于所述上层支撑处23的上表面沉积支撑层材料的步骤。
作为示例,步骤4-1)中,一个所述第一开口231仅与一个所述电容孔5交叠,或者一个所述第一开口231同时与多个所述电容孔5交叠(如图8所示,图8以一个所述第一开口231与三个所述电容孔5交叠作为示例);步骤4-2)中,一个所述第二开口221仅与一个所述电容孔5交叠,或者一个所述第二开口221同时与多个所述电容孔5交叠。本实施例中,一个所述第一开口231同时与三个所述电容孔5交叠,一个所述第二开口221同时与三个所述电容孔5交叠。
继续,如图2中的S5及图13所示,进行步骤5),对所述下电极层6进行氮离子等离子体扩散工艺,所述氮离子扩散进入所述下电极层6的内表面及外表面。
作为示例,步骤5)包括如下步骤:
步骤5-1),将步骤4)得到的结构置于氮离子产生装置内。
步骤5-2),向所述氮离子产生装置内通入氮离子气体源,通过微波作用产生氮离子,所述氮离子通过扩散方式进入所述下电极层6。
具体地,所述氮离子产生装置的工作功率介于1.5KW~2.5KW之间,扩散时间介于50s~60s之间,扩散压强介于0.1TORR~0.5TORR之间,加热温度介于350℃~500℃之间,通入的氮离子气体源包含由氮气和氨气组成的群组中的至少一种。气体源进入氮离子产生装置内后,在微波作用下产生氮离子,氮离子扩散进入所述下电极层6的内表面及外表面中并将所述下电极层6中的杂质挤出,尤其是杂质氯离子挤出,杂质氯离子与氢离子结合生成氯化氢气体排出,从而实现所述下电极层6中的杂质氯离子的去除。使用微波方式产生氮离子,还可有效降低氮离子对下电极层6的损伤。本实施例中,优选使用氨气作为氮离子气体源,氨气在微波作用下可生成氮离子和氢离子,氮离子可将所述下电极层6中的杂质氯离子去除,同时氢离子还可与所述下电极层6表面上的少数杂质氧离子结合生成水气排出,以实现所述下电极层6表面杂质氧离子的去除。
最后,如图2中的S6及图14所示,进行步骤6),于所述下电极层6的内表面及外表面形成电容介质层7,其中,所述电容介质层7覆盖所述下电极层6,于所述电容介质层7的外表面形成上电极层8,其中所述上电极层8覆盖所述电容介质层7。
作为示例,所述电容介质层7的材料可以选用为高K介质材料,以提高单位面积电容器的电容值,其包含由氧化锆(ZrOx)、氧化铪(HfOx)、钛锆氧化物(ZrTiOx)、氧化钌(RuOx)、氧化锑(SbOx)、氧化铝(AlOx)组成的群组中的至少一种所形成的叠层。所述上电极层8的材料包含由多晶硅、氮化钛、氧化钛、碳化钛以及钨组成的群组中的至少一种所形成的叠层。
优选地,于所述上电极层8的外表面形成上电极填充层9,其中,所述上电极填充层9覆盖所述上电极层8并填满所述上电极层8之间的间隙。
本发明使用氮离子等离子体扩散工艺去除下电极层6中的氯离子杂质,通过实验表明可有效降低下电极层6的电阻率。当采用氮化钛作为下电极层6时,其电阻率可从160μΩ.cm~180μΩ.cm降低至40μΩ.cm~160μΩ.cm;当分别采用钨、钛、硅化钛及硅化钴作为下电极层6时,其电阻率分别降至8μΩ.cm~15μΩ.cm、40μΩ.cm~70μΩ.cm、13μΩ.cm~16μΩ.cm、15μΩ.cm~20μΩ.cm。
实施例二
请结合实施例一继续参阅图14,本发明还提供一种电容器阵列结构,其中,所述电容器阵列结构优选采用本发明的制备方法制备,当然,并不局限于此,所述电容器阵列结构包括:
半导体衬底1;
下电极层6,形成于所述半导体衬底1上,所述下电极层6的截面形状包括U型,且所述下电极层6的内表面及外表面扩散植入氮离子;
电容介质层7,覆盖于所述下电极层6的内表面及外表面;
上电极层8,覆盖于所述电容介质层7的外表面。
其中,所述下电极层6的内表面及外表面扩散植入的氮离子可以将所述下电极层中的杂质离子挤出,尤其是所述下电极层中的杂质氯离子挤出,从而降低所述下电极层中杂质的含量,尤其是杂质氯离子的含量。
作为示例,所述半导体衬底1包含若干个位于内存数组结构中的电容接触节点(图未示)。
具体地,在一具体结构中,所述半导体衬底1还包括半导体基底(图未示),半导体基底内设置有源区及字线,半导体基底上设置位线及电容接触节点,所述电容接触节点电性连接所述内存数组结构内的晶体管源极等。
作为示例,所述下电极层7的材料包含由氮化钛、氧化钛、碳化钛以及钨组成的群组中的一种。优选地,所述下电极层7的材料包含氮化钛。
作为示例,所述电容器阵列结构还包括顶层支撑层23、中间支撑层22及底层支撑层21,均形成于所述半导体衬底1上并连接所述下电极层6,其中,所述顶层支撑层23连接所述下电极层6的开口外围,所述中间支撑层22连接所述下电极层6的中部,所述底层支撑层21形成于所述半导体衬底1表面且连接所述下电极层6的底部外围。
所述顶层支撑层23、中间支撑层22、底层支撑层21的作用是为了提高所述电容器阵列的机械强度。
优选地所述顶层支撑层23、中间支撑层22及底层支撑层21的材料包含由氮化硅、氮氧化硅组成的群组中的一种。
作为示例,所述电容器阵列结构还包括上电极填充层9,覆盖所述上电极层8的外表面,并填满所述上电极层8之间的间隙。
作为示例,所述上电极层8的材料包含由多晶硅、氮化钛、氧化钛、碳化钛以及钨组成的群组中的一种,所述电容介质层7的材料包含由氧化锆、氧化铪、钛锆氧化物、氧化钌、氧化锑、氧化铝组成的群组中的一种。
本发明提出的电容器阵列结构,通过在所述下电极层6的内表面及外表面扩散植入氮离子,通过实验表明可有效降低下电极层6的电阻率。当采用氮化钛作为下电极层6时,其电阻率可从160μΩ.cm~180μΩ.cm降低至40μΩ.cm~160μΩ.cm;当分别采用钨、钛、硅化钛及硅化钴作为下电极层6时,其电阻率分别降至8μΩ.cm~15μΩ.cm、40μΩ.cm~70μΩ.cm、13μΩ.cm~16μΩ.cm、15μΩ.cm~20μΩ.cm。
综上所述,本发明的电容器阵列结构及其制备方法,所述电容器阵列的制备方法包括如下步骤:1)提供一半导体衬底,于所述半导体衬底上形成叠层结构,所述叠层结构包括交替层叠的支撑层及牺牲层;2)于所述叠层结构上形成图形化掩膜层,基于所述图形化掩膜层于所述叠层结构中刻蚀出多个电容孔;3)于所述电容孔的底部及侧壁形成下电极层,所述支撑层连接所述下电极层;4)去除所述牺牲层,其中,所述支撑层保留在所述半导体衬底上;5)对所述下电极层进行氮离子等离子体扩散工艺,所述氮离子扩散进入所述下电极层的内表面及外表面;6)于所述下电极层的内表面及外表面形成电容介质层,其中,所述电容介质层覆盖所述下电极层,于所述电容介质层的外表面形成上电极层,其中所述上电极层覆盖所述电容介质层。本发明采用氮离子等离子体扩散工艺对下电极层进行处理,氮离子进入下电极层中将其中的杂质挤出,尤其是杂质氯离子挤出,杂质氯离子与氢离子结合生成氯化氢气体排出,从而降低下电极层中杂质氯离子的含量,使下电极层与衬底的连接稳固,提高电容器的电连接稳定性;另外氯离子和氢离子结合生成氯化氢气体排出,可有效降低杂质氯离子对下电极层的腐蚀,降低电容器的漏电率;最后,在形成电容介质层时,电容介质层中的氧元素不易浸入下电极层,从而有效保证电容器的电荷存储能力。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (24)
1.一种电容器阵列结构的制备方法,其特征在于,所述电容器阵列结构的制备方法包括如下步骤:
1)提供一半导体衬底,于所述半导体衬底上形成叠层结构,所述叠层结构包括依次层叠的底层支撑层、第一牺牲层、中间支撑层、第二牺牲层以及顶层支撑层,所述第一牺牲层的材料包含硼磷掺杂的氧化硅(BPSG),所述第二牺牲层的材料包含氧化物,其中,所述第一牺牲层包含上层第一牺牲层和下层第一牺牲层,且下层第一牺牲层的磷离子掺杂浓度大于上层第一牺牲层的磷离子掺杂浓度;
2)于所述叠层结构上形成图形化掩膜层,基于所述图形化掩膜层于所述叠层结构中刻蚀出多个电容孔;
3)于所述电容孔的底部及侧壁形成下电极层,所述支撑层连接所述下电极层;
4)去除所述牺牲层,其中,所述支撑层保留在所述半导体衬底上;
5)对所述下电极层进行氮离子等离子体扩散工艺,所述氮离子扩散进入所述下电极层的内表面及外表面;
6)于所述下电极层的内表面及外表面形成电容介质层,其中,所述电容介质层覆盖所述下电极层,于所述电容介质层的外表面形成上电极层,其中所述上电极层覆盖所述电容介质层。
2.根据权利要求1所述的电容器阵列结构的制备方法,其特征在于:步骤3)形成的所述下电极层中含有杂质氯离子,步骤5)中所述氮离子扩散进入所述下电极层的内表面及外表面,并将所述杂质氯离子挤出,以去除所述杂质氯离子。
3.根据权利要求2所述的电容器阵列结构的制备方法,其特征在于:采用化学气相沉积法于所述电容孔的底部及侧壁形成所述下电极层,其中,所述化学气相沉积法的前驱物包含金属氯化物。
4.根据权利要求3所述的电容器阵列结构的制备方法,其特征在于:所述下电极层的材料包含由氮化钛、氧化钛、碳化钛以及钨组成的群组中的至少一种。
5.根据权利要求3所述的电容器阵列结构的制备方法,其特征在于:所述下电极层包含氮化钛层,采用化学气相沉积法于所述电容孔的底部及侧壁形成所述氮化钛层,所述化学气相沉积法包含反应:TICl4+NH3→TIN+HCl+N2,其中,所述前驱物TICl4使所述下电极层含有所述杂质氯离子。
6.根据权利要求1所述的电容器阵列结构的制备方法,其特征在于:所述下层第一牺牲层的磷离子含量的重量百分比介于3%~5%之间,硼离子含量的重量百分比介于2%~7%之间,所述上层第一牺牲层的磷离子含量的重量百分比介于3%~5%之间,硼离子含量的重量百分比介于5%~10%之间,且下层第一牺牲层的磷离子掺杂浓度大于上层第一牺牲层的磷离子掺杂浓度。
7.根据权利要求1所述的电容器阵列结构的制备方法,其特征在于:步骤2)包括如下步骤:
2-1)于步骤1)得到的结构上依次形成多层阻挡层;
2-2)于步骤2-1)得到的结构上沿第一方向使用间距倍增工艺形成第一刻蚀图形;
2-3)于步骤2-2)得到的结构上沿第二方向使用间距倍增工艺形成第二刻蚀图形,从而得到双层刻蚀图形,其中,所述第一方向与第二方向具有夹角;
2-4)刻蚀所述双层刻蚀图形重叠区域以外的区域,形成所述图形化掩膜层。
8.根据权利要求7所述的电容器阵列结构的制备方法,其特征在于:所述多层阻挡层依次包含多晶硅阻挡层、氧化物阻挡层及碳化物阻挡层;及,步骤2-4)包括如下步骤:
2-4-1)刻蚀所述双层刻蚀图形所在区域的重叠区域以外的区域,形成所述电容器阵列结构的多个开口;
2-4-2)沿所述开口依次刻蚀所述多晶硅阻挡层、氧化物阻挡层及硅化物阻挡层,以形成所述图形化掩膜层。
9.根据权利要求8所述的电容器阵列结构的制备方法,其特征在于:所述氧化物阻挡层包括氧化硅阻挡层。
10.根据权利要求1所述的电容器阵列结构的制备方法,其特征在于:步骤4)包括如下步骤:
4-1)于所述顶层支撑层内形成第一开口,以暴露所述第二牺牲层;
4-2)基于所述第一开口,采用湿法刻蚀工艺去除所述第二牺牲层;
4-3)于所述中间支撑层内形成第二开口,以暴露所述第一牺牲层;
4-4)基于所述第二开口,采用湿法刻蚀工艺去除所述第一牺牲层。
11.根据权利要求10所述的电容器阵列结构的制备方法,其特征在于:步骤4-2)中的湿法刻蚀溶液包含30%~60%的氢氟酸,步骤4-4)中的湿法刻蚀溶液包含30%~60%的氢氟酸。
12.根据权利要求10所述的电容器阵列结构的制备方法,其特征在于:骤4-1)中,一个所述第一开口仅与一个所述电容孔交叠,或者一个所述第一开口同时与多个所述电容孔交叠;步骤4-3)中,一个所述第二开口仅与一个所述电容孔交叠,或者一个所述第二开口同时与多个所述电容孔交叠。
13.根据权利要求12所述的电容器阵列结构的制备方法,其特征在于:一个所述第一开口同时与三个所述电容孔交叠,一个所述第二开口同时与三个所述电容孔交叠。
14.根据权利要求1所述的电容器阵列结构的制备方法,其特征在于:所述支撑层的材料包含由氮化硅、氮氧化硅组成的群组中的至少一种,所述上电极层的材料包含由多晶硅、氮化钛、氧化钛、碳化钛以及钨组成的群组中的至少一种,所述电容介质层的材料包含由氧化锆、氧化铪、钛锆氧化物、氧化钌、氧化锑、氧化铝组成的群组中的至少一种。
15.根据权利要求1-14任一项所述的电容器阵列结构的制备方法,其特征在于:步骤5)包括如下步骤:
5-1)将步骤4)得到的结构置于氮离子产生装置内;
5-2)向所述氮离子产生装置内通入氮离子气体源,通过微波作用产生氮离子,所述氮离子通过扩散方式进入所述下电极层,以去除所述下电极层中的杂质氯离子。
16.根据权利要求15所述的电容器阵列结构的制备方法,其特征在于:所述氮离子产生装置的工作功率介于1.5KW~2.5KW之间,扩散时间介于50s~60s之间,扩散压强介于0.1TORR~0.5TORR之间,加热温度介于350℃~500℃之间。
17.根据权利要求15所述的电容器阵列结构的制备方法,其特征在于:通入的氮离子气体源包含由氮气和氨气组成的群组中的至少一种。
18.一种电容器阵列结构,其特征在于,采用如权利要求1~17任意一项所述的电容器阵列结构的制备方法制备得到,包括:
半导体衬底;
下电极层,形成于所述半导体衬底上,所述下电极层的截面形状包括U型,且所述下电极层的内表面及外表面扩散植入氮离子;
电容介质层,覆盖于所述下电极层的内表面及外表面;
上电极层,覆盖于所述电容介质层的外表面。
19.根据权利要求18所述的电容器阵列结构,其特征在于:所述下电极层的材料包含氮化钛。
20.根据权利要求18所述的电容器阵列结构,其特征在于:所述下电极层的材料包含由氧化钛、碳化钛以及钨组成的群组中的一种。
21.根据权利要求18所述的电容器阵列结构,其特征在于:所述电容器阵列结构还包括顶层支撑层、中间支撑层及底层支撑层,均形成于所述半导体衬底上并连接所述下电极层,其中,所述顶层支撑层连接所述下电极层的开口外围,所述中间支撑层连接所述下电极层的中部,所述底层支撑层形成于所述半导体衬底表面且连接所述下电极层的底部外围。
22.根据权利要求21所述的电容器阵列结构,其特征在于:所述顶层支撑层、中间支撑层及底层支撑层的材料包含由氮化硅、氮氧化硅组成的群组中的一种。
23.根据权利要求18所述的电容器阵列结构,其特征在于:所述电容器阵列结构还包括上电极填充层,覆盖所述上电极层的外表面,并填满所述上电极层之间的间隙。
24.根据权利要求18所述的电容器阵列结构,其特征在于:所述上电极层的材料包含由多晶硅、氮化钛、氧化钛、碳化钛以及钨组成的群组中的一种,所述电容介质层的材料包含由氧化锆、氧化铪、钛锆氧化物、氧化钌、氧化锑、氧化铝组成的群组中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810466991.0A CN108538835B (zh) | 2018-05-16 | 2018-05-16 | 电容器阵列结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810466991.0A CN108538835B (zh) | 2018-05-16 | 2018-05-16 | 电容器阵列结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108538835A CN108538835A (zh) | 2018-09-14 |
| CN108538835B true CN108538835B (zh) | 2024-02-06 |
Family
ID=63471587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810466991.0A Active CN108538835B (zh) | 2018-05-16 | 2018-05-16 | 电容器阵列结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108538835B (zh) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109148427B (zh) * | 2018-09-29 | 2024-02-09 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
| CN112133625B (zh) * | 2019-06-24 | 2024-05-21 | 长鑫存储技术有限公司 | 掩膜结构及其形成方法、存储器及其形成方法 |
| CN112397509A (zh) * | 2019-08-16 | 2021-02-23 | 长鑫存储技术有限公司 | 电容阵列结构及其形成方法、半导体存储器 |
| CN113496953B (zh) * | 2020-04-08 | 2023-12-05 | 长鑫存储技术有限公司 | 半导体存储器件及其制备方法 |
| CN113659075B (zh) * | 2020-05-12 | 2023-07-11 | 长鑫存储技术有限公司 | 电容打开孔的形成方法和存储器电容的形成方法 |
| EP4002504A4 (en) | 2020-05-12 | 2023-03-01 | Changxin Memory Technologies, Inc. | METHOD OF FORMING A CAPACITOR OPENING AND METHOD OF FORMING A STORAGE CAPACITOR |
| US11869932B2 (en) | 2020-09-10 | 2024-01-09 | Changxin Memory Technologies, Inc. | Manufacturing method of capacitive structure, and capacitor |
| US11784216B2 (en) | 2020-09-10 | 2023-10-10 | Changxin Memory Technologies, Inc. | Manufacturing method of capacitive structure, and capacitor |
| CN114171461B (zh) * | 2020-09-10 | 2022-10-28 | 长鑫存储技术有限公司 | 电容结构的制备方法及电容器 |
| EP3998627B1 (en) | 2020-09-17 | 2024-06-26 | Changxin Memory Technologies, Inc. | Manufacturing method for a semiconductor structure |
| CN114203637B (zh) * | 2020-09-17 | 2024-10-29 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN114373756B (zh) * | 2020-10-15 | 2025-05-02 | 长鑫存储技术有限公司 | 电容结构及其制作方法 |
| CN112466875A (zh) * | 2020-11-25 | 2021-03-09 | 长江存储科技有限责任公司 | 三维存储器及氮化钛粘合层的形成方法 |
| US12183586B2 (en) | 2021-01-29 | 2024-12-31 | Changxin Memory Technologies, Inc. | Method for forming semiconductor structure |
| CN112786537B (zh) * | 2021-02-05 | 2022-07-05 | 长鑫存储技术有限公司 | 存储器的制备方法及存储器 |
| US12082393B2 (en) | 2021-02-05 | 2024-09-03 | Changxin Memory Technologies, Inc. | Method for manufacturing memory and memory |
| CN113035836B (zh) * | 2021-03-01 | 2022-03-08 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| US12170201B2 (en) | 2021-03-01 | 2024-12-17 | Changxin Memory Technologies, Inc. | Method for preparing semiconductor structure and semiconductor structure |
| CN113506772B (zh) * | 2021-07-08 | 2023-10-24 | 长鑫存储技术有限公司 | 电容阵列的形成方法及半导体结构 |
| CN116133389A (zh) * | 2021-09-06 | 2023-05-16 | 中国科学院微电子研究所 | 半导体结构、dram以及半导体结构的制作方法 |
| CN115020344A (zh) * | 2022-05-06 | 2022-09-06 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
| US12309995B2 (en) * | 2022-08-08 | 2025-05-20 | Nanya Technology Corporation | Method of forming semiconductor structure |
| CN117939875A (zh) * | 2022-10-12 | 2024-04-26 | 长鑫存储技术有限公司 | 半导体结构、半导体结构制作方法以及存储器的制作方法 |
| US20250031387A1 (en) * | 2023-07-21 | 2025-01-23 | Nanya Technology Corporation | Method of forming capacitor structure |
| CN118507335A (zh) * | 2024-05-15 | 2024-08-16 | 福建省晋华集成电路有限公司 | 半导体结构的制作方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228736B1 (en) * | 1998-08-07 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM) |
| CN101297391A (zh) * | 2005-09-01 | 2008-10-29 | 美光科技公司 | 具有用于间距倍增的间隔物的掩膜图案及其形成方法 |
| CN101447398A (zh) * | 2007-11-29 | 2009-06-03 | 海力士半导体有限公司 | 在半导体器件中形成硬掩模图案的方法 |
| CN101740519A (zh) * | 2008-11-20 | 2010-06-16 | 海力士半导体有限公司 | 制造半导体器件中电容器的方法 |
| CN102403230A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件结构的制作方法 |
| TW201330285A (zh) * | 2012-01-04 | 2013-07-16 | Inotera Memories Inc | 具有強健型環溝結構的記憶體電容及其製造方法 |
| CN103515197A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 自对准多重图形化的掩膜层及其形成方法 |
| CN104218001A (zh) * | 2013-05-30 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 闪存栅极的制造方法 |
| US9305937B1 (en) * | 2014-10-21 | 2016-04-05 | Sandisk Technologies Inc. | Bottom recess process for an outer blocking dielectric layer inside a memory opening |
| CN107301976A (zh) * | 2017-07-25 | 2017-10-27 | 睿力集成电路有限公司 | 半导体存储器及其制造方法 |
| CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10006035A1 (de) * | 2000-02-10 | 2001-08-16 | Bosch Gmbh Robert | Verfahren zur Herstellung eines mikromechanischen Bauelements sowie ein nach dem Verfahren hergestelltes Bauelement |
| KR100487519B1 (ko) * | 2002-02-05 | 2005-05-03 | 삼성전자주식회사 | 반도체 장치의 커패시터 및 그 제조 방법 |
| JP2003273330A (ja) * | 2002-03-15 | 2003-09-26 | Matsushita Electric Ind Co Ltd | 容量素子の製造方法 |
| US20050112876A1 (en) * | 2003-11-26 | 2005-05-26 | Chih-Ta Wu | Method to form a robust TiCI4 based CVD TiN film |
| US7030012B2 (en) * | 2004-03-10 | 2006-04-18 | International Business Machines Corporation | Method for manufacturing tungsten/polysilicon word line structure in vertical DRAM |
| KR100681274B1 (ko) * | 2004-11-25 | 2007-02-09 | 삼성전자주식회사 | 커패시터 및 그 제조 방법 |
| KR101790097B1 (ko) * | 2011-04-18 | 2017-10-26 | 삼성전자주식회사 | 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법 |
| CN112151511A (zh) * | 2020-08-17 | 2020-12-29 | 中国科学院微电子研究所 | 一种半导体结构及其制备方法 |
-
2018
- 2018-05-16 CN CN201810466991.0A patent/CN108538835B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6228736B1 (en) * | 1998-08-07 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM) |
| CN101297391A (zh) * | 2005-09-01 | 2008-10-29 | 美光科技公司 | 具有用于间距倍增的间隔物的掩膜图案及其形成方法 |
| CN101447398A (zh) * | 2007-11-29 | 2009-06-03 | 海力士半导体有限公司 | 在半导体器件中形成硬掩模图案的方法 |
| CN101740519A (zh) * | 2008-11-20 | 2010-06-16 | 海力士半导体有限公司 | 制造半导体器件中电容器的方法 |
| CN102403230A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件结构的制作方法 |
| TW201330285A (zh) * | 2012-01-04 | 2013-07-16 | Inotera Memories Inc | 具有強健型環溝結構的記憶體電容及其製造方法 |
| CN103515197A (zh) * | 2012-06-26 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 自对准多重图形化的掩膜层及其形成方法 |
| CN104218001A (zh) * | 2013-05-30 | 2014-12-17 | 上海华虹宏力半导体制造有限公司 | 闪存栅极的制造方法 |
| US9305937B1 (en) * | 2014-10-21 | 2016-04-05 | Sandisk Technologies Inc. | Bottom recess process for an outer blocking dielectric layer inside a memory opening |
| CN107301976A (zh) * | 2017-07-25 | 2017-10-27 | 睿力集成电路有限公司 | 半导体存储器及其制造方法 |
| CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 樊尚春等.新型传感技术及应用.中国电力出版社,2005,第 22-23页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108538835A (zh) | 2018-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108538835B (zh) | 电容器阵列结构及其制备方法 | |
| CN108717936A (zh) | 双面电容器结构及其制备方法 | |
| CN102646640B (zh) | 形成存储节点的方法及使用其形成电容器的方法 | |
| CN108110005A (zh) | 晶体管结构、存储单元阵列及其制备方法 | |
| CN207852674U (zh) | 晶体管及存储单元阵列 | |
| US12526981B2 (en) | Semiconductor structure with a high depth-width ratio capacitor and manufacturing method thereof | |
| KR100818267B1 (ko) | 커패시터, 이를 구비한 반도체 소자 및 그 제조 방법 | |
| CN116056558B (zh) | 一种半导体结构的制作方法及其结构 | |
| CN208336219U (zh) | 双面电容器结构 | |
| US20110024874A1 (en) | Semiconductor device having a 3d capacitor and method for manufacturing the same | |
| CN112563271A (zh) | 电容孔形成方法、电容器制造方法、电容器及半导体存储器 | |
| JP5265848B2 (ja) | 半導体メモリ素子のキャパシタ及びその製造方法 | |
| US11411071B1 (en) | Capacitor array structure and method for manufacturing a capacitor array structure, and semiconductor memory device | |
| US20230232607A1 (en) | Semiconductor device structure and method making the same | |
| TW202349673A (zh) | 半導體結構及其製作方法 | |
| CN116782757A (zh) | 一种半导体结构及其制造方法 | |
| CN117479545A (zh) | 一种低接触电阻电容制备工艺 | |
| US20220052053A1 (en) | Capacitor structure, method for manufacturing same, and memory | |
| WO2023155262A1 (zh) | 接触结构及其制备方法、半导体结构 | |
| US20230223428A1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN209993622U (zh) | 电容器、存储单元及存储器 | |
| CN208873721U (zh) | 电容器阵列结构 | |
| CN100511685C (zh) | 电容器装置及其制造方法 | |
| KR100677769B1 (ko) | 캐패시터 및 그 제조 방법 | |
| CN111599919A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20181008 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |