[go: up one dir, main page]

CN108400115A - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN108400115A
CN108400115A CN201710064325.XA CN201710064325A CN108400115A CN 108400115 A CN108400115 A CN 108400115A CN 201710064325 A CN201710064325 A CN 201710064325A CN 108400115 A CN108400115 A CN 108400115A
Authority
CN
China
Prior art keywords
dielectric layer
layer
manufacturing
annealing
gate trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710064325.XA
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710064325.XA priority Critical patent/CN108400115A/zh
Publication of CN108400115A publication Critical patent/CN108400115A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D64/01332—
    • H10D64/01354—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P95/94—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制造方法和电子装置，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极沟槽；在栅极沟槽的底部形成高k介电层，其中，还包括以下步骤：在形成高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化从栅极沟槽中露出的半导体衬底中的悬挂键，和/或，在形成高k介电层之后，进行第二退火，以钝化高k介电层中的氧空穴。本发明的制造方法，在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化露出的所述半导体衬底中的悬挂键，改善器件的HCI性能和NBTI，在形成所述高k介电层之后，进行第二退火处理，以钝化所述高k介电层中的氧空穴，进而改善PBTI，提高器件的性能和可靠性。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
对于更小纳米技术工艺节点，例如7nm及其以下纳米技术工艺节点，PMOS器件可以使用Ge沟道，而NMOS器件可以使用III-V族化合物半导体(例如InGaAs)作为沟道，以提高载流子迁移率。由于技术节点的不断缩小，应用高k介电层可以在保持栅电容不变的情况下，增大栅极介电层薄膜的物理厚度，从而达到降低栅极介电层漏电流、提高器件可靠性的目的，另外为了改善高k介电层和衬底之间的界面特性还通常在高k介电层和衬底之间形成界面层(IL)，然而使用现有的制备工艺，形成的高k介电层中往往具有很多缺陷例如氧空穴缺陷等，该些缺陷的存在对于器件的可靠性，例如，热载流子注入效应HCI(hot carrierinjection)、负偏压温度不稳定性(Negative Bias Temperature Instability，简称NBTI)，正偏压温度不稳定性(Positive Bias Temperature Instability，简称PBTI)等造成负面影响。因此如何进一步提高界面层和高k电介质的质量是业界内的一个研究热点。另外，NMOS器件和PMOS器件沟道材料的表面存在大量的悬挂键，该些悬挂键对于器件性能和可靠性等造成负面影响，因此如何消除悬挂键也是亟待解决的技术问题之一。
鉴于上述技术问题的存在，有必要提出一种新的半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明一方面提供一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有栅极沟槽；
在所述栅极沟槽的底部形成高k介电层，其中，还包括以下步骤：在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键，和/或，在形成所述高k介电层之后，进行第二退火，以钝化所述高k介电层中的氧空穴。
进一步，所述含氢元素的气氛包括D2、H2和HD中的至少一种。
进一步，所述第一退火为高压退火，所述第一退火的压强范围为100Torr～3atm。
进一步，所述第二退火为高压氟退火处理。
进一步，所述高压氟退火处理的压强范围为1atm至25atm。
进一步，在所述第二退火处理之后，还包括在含氮元素的气氛下对所述高k介电层进行第三退火处理的步骤。
进一步，所述含氮元素的气氛包括N2、NH3中的至少一种。
进一步，所述第三退火处理的温度范围为300℃～600℃。
进一步，所述第三退火处理为高压退火处理，其中，所述第三退火处理的压强范围为100Torr～3atm。
进一步，在形成所述高k介电层之后，还包括对所述高k介电层进行第四退火的步骤。
进一步，所述高k介电层还形成在所述栅极沟槽的侧壁上。
进一步，所述半导体衬底包括NMOS器件区和PMOS器件区，其中，在所述NMOS器件区中和所述PMOS器件区中均形成有所述栅极沟槽和所述高k介电层。
进一步，在所述NMOS器件区内的栅极沟槽下方的沟道材料包括III-V族化合物半导体，所述PMOS器件区内的栅极沟槽下方的沟道材料包括元素半导体。
进一步，所述III-V族化合物半导体包括InGaAs，所述元素半导体包括Ge。
进一步，在形成所述高k介电层之前，还包括在所述栅极沟槽的底部形成界面层的步骤。
进一步，在所述第二退火步骤之后，还包括以下步骤：
在所述高k介电层的表面上形成覆盖层。
本发明另一方面提供一种半导体器件，包括：
半导体衬底；
栅极沟槽，形成在所述半导体衬底上，其中，所述栅极沟槽底部的所述半导体衬底表面内掺杂有氢元素，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键；
高k介电层，形成在所述栅极沟槽的底部。
进一步，所述高k介电层中掺杂有氟元素，以钝化所述高k介电层中的氧空穴。
进一步，所述高k介电层中掺杂有氮元素。
本发明再一方面提供一种电子装置，包括前述的半导体器件。
根据本发明的制造方法，在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化露出的所述半导体衬底中的悬挂键，改善器件的HCI性能和NBTI，在形成所述高k介电层之后，进行第二退火处理，以钝化所述高k介电层中的氧空穴，进而改善PBTI，从而进一步提高器件的性能和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1E示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图；
图2示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图；
图3示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
为了解决前述的技术问题，提高器件的性能，本发明实施例中提供一种半导体器件的制造方法，如图2所述，所述方法主要包括：
步骤S1，提供半导体衬底，所述半导体衬底上形成有栅极沟槽；
步骤S2，在所述栅极沟槽的底部形成高k介电层，其中，还包括以下步骤：在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键，和/或，在形成所述高k介电层之后，进行第二退火，以钝化所述高k介电层中的氧空穴。
根据本发明的制造方法，在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化露出的所述半导体衬底中的悬挂键，改善器件的HCI性能和NBTI，在形成所述高k介电层之后，进行第二退火处理，以钝化所述高k介电层中的氧空穴，进而改善PBTI，从而进一步提高器件的性能和可靠性。
具体地，下面参考图1A-图1E对本发明的半导体器件的制造方法做详细描述，其中，图1A至图1E示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图。
首先，执行步骤一，提供半导体衬底，所述半导体衬底上形成有栅极沟槽。
具体地，如图1A所示，所述半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在一个示例中，所述半导体衬底包括NMOS器件区和PMOS器件区，其中，在所述NMOS器件区中形成有栅极沟槽1021，在所述PMOS器件区中形成有栅极沟槽1022。
示例性地，所述NMOS器件区内的栅极沟槽下方的沟道材料可以包括III-V族化合物半导体，例如，III-V族二元或者三元化合物半导体，本实施例中，所述III-V族化合物半导体为InGaAs，所述PMOS器件区内的栅极沟槽下方的沟道材料包括元素半导体，其中，元素半导体材料可以为本领域技术人员熟知的任何使用的元素半导体，包括但不限于Ge或者Si，或者PMOS器件区内的栅极沟槽下方的沟道材料包括SiGe，本实施例中，所述元素半导体为Ge，使用III-V族化合物半导体作为NMOS器件的沟道，而使用元素半导体作为PMOS器件的沟道，可以提高载流子迁移率。示例性地，在NMOS器件区和PMOS器件区内的沟道材料还可以使用常用的Si半导体材料。
值得一提的是，元素半导体是指以单一元素组成的半导体。
示例性地，本发明的半导体器件为FinFET器件，则在所述NMOS器件区的半导体衬底上形成有第一鳍片结构，在每个所述PMOS器件区的半导体衬底上形成有第二鳍片结构，所述栅极沟槽1021露出部分所述第一鳍片结构的表面，栅极沟槽1022露出部分所述第二鳍片结构的表面。
在一个示例中，以FinFET器件为例，为了获得如图1A所示的结构，可以执行以下步骤A1至A5：
在一个示例中，为了获得如图1A所示的结构，可以执行下列工艺步骤：
首先，执行步骤A1，在半导体衬底上形成多个鳍片结构，例如，在所述半导体衬底上的所述NMOS器件区和所述PMOS器件区内分别形成有第一鳍片结构和第二鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。
具体地，所述鳍片结构的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
随后，还可执行步骤A2，沉积隔离材料层，以覆盖前述的所有鳍片结构。
具体地，沉积隔离材料层，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层的材料可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
然后回蚀刻所述隔离材料层，至所述鳍片结构的目标高度，以形成隔离结构，所述隔离结构的顶面低于第一鳍片结构和所述第二鳍片结构的顶面。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片结构，进而形成具有特定高度的鳍片结构。
接着，执行步骤A3，形成横跨所述第一鳍片结构的第一伪栅极结构和横跨第二鳍片结构的第二伪栅极结构，其中伪栅极结构均包括伪栅极介电层和伪栅极材料层。
需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片结构(例如第一鳍片结构、第二鳍片结构等)的伪栅极结构，是指在鳍片结构的部分的上表面和侧面均形成有伪栅极结构，并且该伪栅极结构还形成在半导体衬底的部分表面上。
在一个示例中，可先在半导体衬底上依次沉积形成伪栅极介电层和伪栅极材料层。
其中，所述伪栅极介电层可以选用常用的氧化物，例如SiO2，所述伪栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述伪栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述伪栅极介电层和伪栅极材料层，以形成所述第一伪栅极结构和第二伪栅极结构。具体地，在所述伪栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述伪栅极材料层，最后去除光刻胶层。
之后，还可选择性地，在所述第一伪栅极结构和第二伪栅极结构的侧壁上形成偏移侧墙(Spacer)。
具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述偏移侧墙为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成偏移侧墙。也可以在伪栅极结构的顶面和侧壁上均形成侧墙材料层，在之后的步骤中通过平坦化的方法，例如化学机械研磨，将顶面上的侧墙材料层去除，形成仅仅位于侧壁上的偏移侧墙。
可选地，对第一伪栅极结构以及第二伪栅极结构两侧执行LDD离子注入步骤并活化。
可选地，在所述伪栅极结构的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
接着，执行步骤A4，还可选择性地执行源漏注入，并在前述的第一伪栅极结构的两侧的第一鳍片结构中形成NMOS器件的源/漏极，在第二伪栅极结构的两侧的第二鳍片结构中形成PMOS器件的源/漏极。
还包括步骤：在第一伪栅极结构和第二伪栅极结构两侧源/漏区生长应力层，在CMOS晶体管中，通常在NMOS晶体管上形成具有拉应力的应力层，在PMOS晶体管上形成具有压应力的应力层，CMOS器件的性能可以通过将所述拉应力作用于NMOS，压应力作用于PMOS来提高。现有技术中在NMOS晶体管中通常选用SiC作为拉应力层，在PMOS晶体管中通常选用SiGe作为压应力层。
较佳地，生长所述SiC作为拉应力层时，可以在所述衬底上外延生长，在离子注入后形成抬升源漏，在形成所述SiGe层时，通常在所述衬底中形成凹槽，然后在所述凹槽中沉积形成SiGe层。更优选，在所述衬底中形成“∑”形凹槽。
接着，执行步骤A5，沉积层间介电层101并平坦化，以填充各个伪栅极结构之间的间隙。
具体地，沉积层间介电层101并平坦化，平坦化所述对层间介电层101至第一伪栅极结构和第二伪栅极结构的顶部。
其中，所述层间介电层101可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层可以选用SiO2，其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
之后，去除第一伪栅极结构和第二伪栅极结构，包括依次去除伪栅极介电层和伪栅极材料层，以在NMOS器件区的半导体衬底100上形成栅极沟槽1021，在PMOS器件区的半导体衬底100上形成栅极沟槽1022，该NMOS器件区内的栅极沟槽在所述第一鳍片结构的延伸方向上露出部分所述第一鳍片结构，PMOS器件区的栅极沟槽在所述第二鳍片结构的延伸方向上露出部分所述第二鳍片结构。
接着，执行步骤二，在含氢元素的气氛下进行第一退火，以钝化露出的所述半导体衬底中的悬挂键。
可选地，所述含氢元素的气氛包括D2、HT、DT、T2、H2和HD中的至少一种。其中，D和T表示重氢，重氢只是指氢(H)的同位素(核素)，由核素再构成氢气分子，氢气分子中包括各种核构成的分子。
其中，第一退火可以采用炉管退火、快速退火、峰值退火(spike anneal)或激光退火等退火工艺。
示例性地，所述第一退火为高压退火，所述第一退火的压强范围为100Torr～3atm(标准大气压)，也可以为其他适合的压强，该压强数值范围仅作为示例而不作为限制。
在一个示例中，第一退火的温度范围可以温度范围为700℃～900℃，也可以为其他适合的温度，在此不做具体限制。
在一个示例中，在含氢元素的气氛下进行第一退火，该退火过程中氢原子(或氢离子)和露出的半导体衬底中的悬挂键结合，以钝化露出的所述半导体衬底中的悬挂键，例如在衬底材料为Si材料时，氢原子和Si的悬挂键结合，形成化学键D-Si和/或H-Si等，实现对露出的所述半导体衬底中悬挂键的钝化，进而改善器件的HCI性能(尤其是n-FET的HCI性能)和NBTI(例如p-FET的NBTI)。
接着，执行步骤三，在所述栅极沟槽的底部形成界面层。
具体地，如图1B所示，在所述PMOS器件区中的所述栅极沟槽1022的底部形成界面层103，形成界面层(IL))103的作用是改善高k介电层与半导体衬底之间的界面特性。
IL层的可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。可以采用热氧化、化学氧化、化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成界面层。
本实施例中，所述界面层103可以为化学氧化层。例如，可以使用臭氧(Ozone)处理液的化学氧化方法来形成化学氧化层作为界面层103。具体地界面层103的材料可以根据栅极沟槽1022底部的沟道材料而定，本实施例中，所述PMOS器件的沟道为Ge，则所述界面层103为锗的氧化物，例如GeO2。
界面层103的厚度可根据实际工艺需要进行合理设定，例如，界面层103的厚度范围可以为5埃至10埃。
在本实施例中，仅在PMOS器件区内的栅极沟槽底部形成界面层，而在NMOS器件区内的栅极沟槽底部不形成界面层。
其中，对于PMOS器件来说，其使用例如Ge沟道或者SiGe沟道，在沟道的表面需要IL来改善PMOS器件的NBTI，而NMOS的沟道是InGaAs等III-V族化合物半导体，沟道的表面非常不容易形成氧化物，例如，InGaAs的氧化物，一般情况下，NMOS的PBTI本身不是大问题，比较容易满足器件的需求，所以对于NMOS来说可以不在沟槽的表面上制作界面层。
在一个示例中，在所述NMOS器件区内和PMOS器件区内的沟槽材料为其他的例如Si等半导体材料时，还可在NMOS器件区内和PMOS器件区内的栅极沟槽中均形成界面层。
接着，执行步骤四，在栅极沟槽的底部形成高k介电层。
具体地，如图1C所示，在NMOS器件区的栅极沟槽1021和所述PMOS器件区的栅极沟槽1022的侧壁和底部均形成高k介电层104，进一步地，该高k介电层覆盖层间介电层101的表面。
在一个示例中，还可仅在NMOS器件区的栅极沟槽和所述PMOS器件区的栅极沟槽的底部形成高k介电层。
高k介电层104的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成高k介电层104。
高k介电层104的厚度范围为10埃至30埃，也可以为其他适合的厚度。
在一个示例中，在形成所述高k介电层104之后，还可选择性地进行第四退火的步骤。
可选地，在形成高k介电层104之后，还可对高k介电层104进行退火处理。本步骤的退火处理可以为本领域技术人员熟知的任何适合的退火方法，例如快速热退火、炉管退火等。例如，使用原子层沉积法沉积氧化铪作为高k介电层104，为了获得氧化铪的纯结晶结构，需要对高k介电层进行退火处理，例如400℃～600℃，退火30s～600s，该退火处理被称为后沉积退火(PDA)。
接着，执行步骤五，进行第二退火，以钝化所述高k介电层中的氧空穴。
可选地，第二退火为在含氟元素的气氛下对器件进行退火工艺处理。
进一步地，所述第二退火为高压氟退火。
其中，高压氟退火，是指在高压的含氟(一般为氟或氟化硼等含氟化合物)气体环境中对器件进行退火工艺处理。在本实施例中，“高压氟退火处理”中的“高压”指压强大于等于1个标准大气压。高压氟退火工艺，可以在引入氟离子的同时完成对氟离子的活化。
该高压氟退火处理所采用的退火温度一般控制在350℃-500℃，即小于传统的高温退火的温度。退火时间一般控制在大于等于5分钟。并且，退火时所采用的压强一般控制在大于等于1个标准大气压(atm)小于等于25个标准大气压(atm)。
氟离子被渗透到高k介电层中，钝化高k介电层中的氧空穴，以改善器件的PBTI性能。
接着，执行步骤六，在含氮元素的气氛下对所述高k介电层进行第三退火处理。
在一个示例中，在含氮元素的气氛下对所述高k介电层进行第三退火处理，以氮化所述高k介电层，提高所述高k介电层的介电常数。
示例性地，所述含氮元素的气氛包括N2或NH3或它们的组合。
可选地，所述第三退火处理的温度范围为300℃～600℃，也可以为其他适合的温度。
进一步地，所述第三退火处理为高压退火处理，其中，所述第三退火处理的压强范围为100Torr～3atm。
其中，第三退火处理也可以为其他的普通压强范围内的退火处理。
通过本步骤的退火过程可以更进一步地对高k介电层中的缺陷例如氧空穴缺陷进行钝化，其中在含氮元素的气氛下还可以使高k介电层氮化，以提高其介电常数k。
接着，执行步骤七，在高k介电层上形成覆盖层。
具体地，如图1D所示，在所述高k介电层104上形成覆盖层105。
示例性地，所述覆盖层105形成于所述栅极沟槽底部和侧壁上的高k介电层104的表面上，并且进一步还形成在所述层间介电层101上的高k介电层104的表面上。
覆盖层105的材料可以为La2O3、AL2O3、Ga2O3、In2O3、MoO、Pt、Ru、TaCNO、Ir、TaC、MoN、WN、TixN1-x或者其他适合的薄膜层。本实施例中，覆盖层105的材料为TiN。可以采用CVD、ALD或者PVD等适合的工艺形成覆盖层105。
其中，覆盖层105的厚度范围为0埃至20埃，也可以为其他适合的厚度。
最后，进行常规的金属栅极结构工艺，在一个示例中，如图1E所示，进行工艺步骤B1至步骤B5：
步骤B1，在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第一扩散阻挡层106；
具体地，第一扩散阻挡层106也可选择性设置，第一扩散阻挡层106的材料可以选择为但不限于TaN、Ta、TaAl或者其他适合的薄膜层。本实施例中，第一扩散阻挡层106的材料使用TaN。可以采用CVD、ALD或者PVD等适合的工艺形成第一扩散阻挡层106。第一扩散阻挡层106的厚度范围为0埃至20埃。
进一步地，所述第一扩散阻挡层106位于所述覆盖层的表面上。
步骤B2，在所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成P型功函数层107，所述P型功函数层107位于所述第一扩散阻挡层106表面上。
具体地，P型功函数层107其材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者它们的组合或者其他适合的薄膜层。本实施例中，P型功函数层107选用TiN。可以采用CVD、ALD或者PVD等适合的工艺形成P型功函数层107。P型功函数层的厚度范围为10埃至580埃，但并不限于该数值范围。
步骤B3，在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成N型功函数层108，其中，在NMOS器件区内所述N型功函数层108位于所述第一扩散阻挡层106表面上，所述PMOS器件区内所述N型功函数层108位于所述P型功函数层107表面上。
N型功函数层108的材料可以选择为但不限于TaAlC、TaC、Ti、Al、TixAl1-x或者其他适合的薄膜层。N型功函数层的材料较佳地为TiAl。可以采用CVD、ALD或者PVD等适合的工艺形成N型功函数层。N型功函数层的厚度范围可以为10埃至80埃。
步骤B4，在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽的底部和侧壁上形成第二扩散阻挡层109，所述第二扩散阻挡层109位于所述N型功函数层108表面上。
第二扩散阻挡层109也可选择性设置，第二扩散阻挡层109的材料可以选择为但不限于TaN、Ta、TaAl或者其他适合的薄膜层。
形成上述膜层后，还可进行平坦化工艺，例如化学机械研磨等，停止于层间介电层101的表面上，以将层间介电层101的表面上多余的膜层去除。
步骤B5，在所述NMOS器件区和所述PMOS器件区内的所述栅极沟槽中填充栅电极层110，以最终在NMOS器件区和PMOS器件区均形成了金属栅极结构。
栅电极层110填充满栅极沟槽，栅电极层110的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成栅电极层110。
在一个示例中，可首先沉积栅电极层填充栅极沟槽并覆盖层间介电层表面，再执行平坦化工艺，例如化学机械研磨，停止于层间介电层表面上。
至此完成了对本发明的半导体器件的制造方法的详细描述，对于完整的器件的制作还可能需要其他的工艺步骤，在此不做赘述。
综上所述，根据本发明的制造方法，在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化露出的所述半导体衬底中的悬挂键，改善器件的HCI性能和NBTI，在形成所述高k介电层之后，进行第二退火处理，以钝化所述高k介电层中的氧空穴，进而改善PBTI，从而进一步提高器件的性能和可靠性。
另外，通过在含氮元素的气氛下对所述高k介电层进行第三退火处理，可以更进一步地对高k介电层中的缺陷例如氧空穴缺陷进行钝化，其中在含氮元素的气氛下还可以使高k介电层氮化，提高其介电常数K。
因此，本发明的方法改善了器件的可靠性(例如，HCI、PBTI和NBTI等可靠性)，提高了器件的性能。
实施例二
本发明还提供一种半导体器件，所述半导体器件由前述的实施例一中的制造方法制备获得。
下面参考图1E对本发明的半导体器件的结构做详细描述。其中，本实施例中主要以FinFET器件为例。
具体地，所述半导体器件包括半导体衬底100，所述半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在一个示例中，所述半导体衬底包括NMOS器件区和PMOS器件区，其中，在所述NMOS器件区中形成有栅极沟槽，在所述PMOS器件区中形成有栅极沟槽。
示例性地，所述NMOS器件区内的栅极沟槽下方的沟道材料可以包括III-V族化合物半导体，例如，III-V族二元或者三元化合物半导体，本实施例中，所述III-V族化合物半导体为InGaAs，所述PMOS器件区内的栅极沟槽下方的沟道材料包括元素半导体，其中，元素半导体材料可以为本领域技术人员熟知的任何使用的元素半导体，包括但不限于Ge或者Si，或者PMOS器件区内的栅极沟槽下方的沟道材料包括SiGe，本实施例中，所述元素半导体为Ge，使用III-V族化合物半导体作为NMOS器件的沟道，而使用元素半导体作为PMOS器件的沟道，可以提高载流子迁移率。示例性地，在NMOS器件区和PMOS器件区内的沟道材料还可以使用常用的Si半导体材料。
值得一提的是，元素半导体是指以单一元素组成的半导体。
示例性地，本发明的半导体器件为FinFET器件，则在所述NMOS器件区的半导体衬底上形成有第一鳍片结构，在每个所述PMOS器件区的半导体衬底上形成有第二鳍片结构，所述栅极沟槽露出部分所述第一鳍片结构的表面，栅极沟槽露出部分所述第二鳍片结构的表面。
其中，在所述NMOS器件区内的栅极沟槽中形成有第一金属栅极结构，在所述PMOS器件区内的栅极沟槽中形成有第二金属栅极结构，第一金属栅极结构横跨所述第一鳍片结构，第二金属栅极结构横跨所述第二鳍片结构。
示例性地，所述第一金属栅极结构包括形成在所述NMOS器件区内的栅极沟槽底部的界面层，该界面层可以选择性设置，对于例如NMOS器件区内的沟道材料为InGaAs等III-V族化合物半导体，可以不设置界面层。
进一步地，第一金属栅极结构还包括依次形成在所述NMOS器件区内的栅极沟槽的底部和侧壁上的高k介电层104、覆盖层105、第一扩散阻挡层106、N型功函数层108和第二扩散阻挡层109，以及填充所述栅极沟槽的栅电极层110。
示例性地，所述第二金属栅极结构包括形成在所述PMOS器件区内的栅极沟槽底部的界面层103，依次形成在所述PMOS器件区内的栅极沟槽底部和侧壁上的高k介电层104、覆盖层105、第一扩散阻挡层106、P型功函数层107、N型功函数层108和第二扩散阻挡层109，以及填充所述栅极沟槽的栅电极层110。
在一个示例中，所述高k介电层104还可以仅形成在所述栅极沟槽底部。
在一个示例中，所述栅极沟槽底部的所述半导体衬底表面内掺杂有氢元素，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键。
可通过如前述实施例一中的在含氢元素的气氛下进行第一退火的步骤，所述栅极沟槽底部的所述半导体衬底表面内掺杂有氢元素，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键。
可选地，所述含氢元素的气氛包括D2、HT、DT、T2、H2和HD中的至少一种。其中，D和T表示重氢，重氢只是指氢(H)的同位素(核素)，由核素再构成氢气分子，氢气分子中包括各种核构成的分子。
在一个示例中，在含氢元素的气氛下进行第一退火，该退火过程中氢原子(或氢离子)和露出的半导体衬底中的悬挂键结合，以钝化露出的所述半导体衬底中的悬挂键，例如在衬底材料为Si材料时，氢原子和Si的悬挂键结合，形成化学键D-Si和/或H-Si等，实现对露出的所述半导体衬底中悬挂键的钝化，进而改善器件的HCI性能(尤其是n-FET的HCI性能)和NBTI(例如p-FET的NBTI)。
进一步地，所述高k介电层中还掺杂有氟元素，以钝化所述高k介电层中的氧空穴。
可通过前述实施例一中的第二退火的步骤在含氟元素的气氛下对器件进行退火工艺处理，以在所述高k介电层中掺杂氟元素，钝化所述高k介电层中的氧空穴。
进一步地，所述第二退火为高压氟退火。
氟离子被渗透到高k介电层中，钝化高k介电层中的氧空穴，以改善器件的PBTI性能。
进一步地，在所述高k介电层中还掺杂有氮元素。可通过例如前述实施例一中的在含氮元素的气氛下对所述高k介电层进行第三退火处理的方法氮化所述高k介电层，使所述高k介电层中掺杂有氮元素，以进一步钝化所述高k介电层中的氧空穴等缺陷，并提高其介电常数k。
至此完成了对本发明的半导体器件的关键结构的解释和说明，对于完整的器件结构，还包括其他的构成部分，在此不做赘述。
由于本发明的半导体器件采用前述实施一中的制造方法制备获得，因此其具有与前述实施一中的方法相同的优点，因此，本发明的器件的具有更高可靠性(例如，HCI、PBTI和NBTI等可靠性)和性能。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例二所述的半导体器件，所述半导体器件包括：
半导体衬底；
栅极沟槽，形成在所述半导体衬底上，其中，所述栅极沟槽底部的所述半导体衬底表面内掺杂有氢元素，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键；
高k介电层，形成在所述栅极沟槽的底部。
进一步，所述高k介电层中掺杂有氟元素，以钝化所述高k介电层中的氧空穴。
进一步，所述高k介电层中掺杂有氮元素。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (20)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有栅极沟槽；
在所述栅极沟槽的底部形成高k介电层，其中，还包括以下步骤：在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键，和/或，在形成所述高k介电层之后，进行第二退火，以钝化所述高k介电层中的氧空穴。
2.如权利要求1所述的制造方法，其特征在于，所述含氢元素的气氛包括D2、H2和HD中的至少一种。
3.如权利要求1所述的制造方法，其特征在于，所述第一退火为高压退火，所述第一退火的压强范围为100Torr～3atm。
4.如权利要求1所述的制造方法，其特征在于，所述第二退火为高压氟退火处理。
5.如权利要求4所述的制造方法，其特征在于，所述高压氟退火处理的压强范围为1atm至25atm。
6.如权利要求1所述的制造方法，其特征在于，在所述第二退火处理之后，还包括在含氮元素的气氛下对所述高k介电层进行第三退火处理的步骤。
7.如权利要求6所述的制造方法，其特征在于，所述含氮元素的气氛包括N2、NH3中的至少一种。
8.如权利要求6所述的制造方法，其特征在于，所述第三退火处理的温度范围为300℃～600℃。
9.如权利要求6所述的制造方法，其特征在于，所述第三退火处理为高压退火处理，其中，所述第三退火处理的压强范围为100Torr～3atm。
10.如权利要求1所述的制造方法，其特征在于，在形成所述高k介电层之后，还包括对所述高k介电层进行第四退火的步骤。
11.如权利要求1所述的制造方法，其特征在于，所述高k介电层还形成在所述栅极沟槽的侧壁上。
12.如权利要求1或2所述的制造方法，其特征在于，所述半导体衬底包括NMOS器件区和PMOS器件区，其中，在所述NMOS器件区中和所述PMOS器件区中均形成有所述栅极沟槽和所述高k介电层。
13.如权利要求12所述的制造方法，其特征在于，在所述NMOS器件区内的栅极沟槽下方的沟道材料包括III-V族化合物半导体，所述PMOS器件区内的栅极沟槽下方的沟道材料包括元素半导体。
14.如权利要求13所述的制造方法，其特征在于，所述III-V族化合物半导体包括InGaAs，所述元素半导体包括Ge。
15.如权利要求1所述的制造方法，其特征在于，在形成所述高k介电层之前，还包括在所述栅极沟槽的底部形成界面层的步骤。
16.如权利要求1所述的制造方法，其特征在于，在所述第二退火步骤之后，还包括以下步骤：
在所述高k介电层的表面上形成覆盖层。
17.一种半导体器件，其特征在于，包括：
半导体衬底；
栅极沟槽，形成在所述半导体衬底上，其中，所述栅极沟槽底部的所述半导体衬底表面内掺杂有氢元素，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键；
高k介电层，形成在所述栅极沟槽的底部。
18.如权利要求17所述的半导体器件，其特征在于，所述高k介电层中掺杂有氟元素，以钝化所述高k介电层中的氧空穴。
19.如权利要求17所述的半导体器件，其特征在于，所述高k介电层中掺杂有氮元素。
20.一种电子装置，其特征在于，包括如权利要求17至19任一项所述的半导体器件。
CN201710064325.XA 2017-02-04 2017-02-04 一种半导体器件及其制造方法和电子装置 Pending CN108400115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710064325.XA CN108400115A (zh) 2017-02-04 2017-02-04 一种半导体器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710064325.XA CN108400115A (zh) 2017-02-04 2017-02-04 一种半导体器件及其制造方法和电子装置

Publications (1)

Publication Number Publication Date
CN108400115A true CN108400115A (zh) 2018-08-14

Family

ID=63093457

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710064325.XA Pending CN108400115A (zh) 2017-02-04 2017-02-04 一种半导体器件及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN108400115A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164878A (zh) * 2019-06-10 2019-08-23 惠科股份有限公司 阵列基板及其制备方法
CN110444472A (zh) * 2019-08-27 2019-11-12 上海华力集成电路制造有限公司 Si基Mosfet器件及其制备方法
CN112071760A (zh) * 2020-10-16 2020-12-11 山东傲天环保科技有限公司 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515223A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 FinFET制造方法
CN104347503A (zh) * 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104810280A (zh) * 2014-01-27 2015-07-29 北大方正集团有限公司 半导体器件的制造方法
CN106373886A (zh) * 2015-07-24 2017-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515223A (zh) * 2012-06-20 2014-01-15 中芯国际集成电路制造(上海)有限公司 FinFET制造方法
CN104347503A (zh) * 2013-07-30 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104810280A (zh) * 2014-01-27 2015-07-29 北大方正集团有限公司 半导体器件的制造方法
CN106373886A (zh) * 2015-07-24 2017-02-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164878A (zh) * 2019-06-10 2019-08-23 惠科股份有限公司 阵列基板及其制备方法
CN110444472A (zh) * 2019-08-27 2019-11-12 上海华力集成电路制造有限公司 Si基Mosfet器件及其制备方法
CN110444472B (zh) * 2019-08-27 2021-10-15 上海华力集成电路制造有限公司 Si基Mosfet器件及其制备方法
CN112071760A (zh) * 2020-10-16 2020-12-11 山东傲天环保科技有限公司 一种半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN103311281B (zh) 半导体器件及其制造方法
TW201729263A (zh) 半導體裝置
CN104752447B (zh) 一种半导体器件及其制作方法
CN104517842B (zh) 一种制作半导体器件的方法
CN106257620B (zh) 一种半导体器件及其制造方法、电子装置
CN108400115A (zh) 一种半导体器件及其制造方法和电子装置
CN106601619B (zh) 一种半导体器件及其制备方法、电子装置
CN106601685B (zh) 一种半导体器件及其制备方法、电子装置
US9984882B2 (en) Semiconductor structures and fabrication method thereof
CN108447826B (zh) 一种半导体器件及其制造方法和电子装置
CN107978565B (zh) 一种半导体器件及其制造方法和电子装置
CN104752316B (zh) 一种制作半导体器件的方法
CN104752349B (zh) 一种制作半导体器件的方法
CN104766883B (zh) 一种半导体器件及其制作方法
CN107240573B (zh) 一种半导体器件及其制作方法和电子装置
CN106601741A (zh) 一种半导体器件及其制备方法、电子装置
CN106981417B (zh) 一种半导体器件及其制造方法、电子装置
CN108206160B (zh) 一种半导体器件及其制造方法和电子装置
CN107093581B (zh) 一种半导体器件及其制作方法和电子装置
CN106601684B (zh) 一种半导体器件及其制备方法、电子装置
TWI859921B (zh) 半導體裝置及其製造方法
CN108630538A (zh) 一种半导体器件及其制造方法和电子装置
CN110649091B (zh) 一种半导体器件及其制造方法和电子装置
CN108573850B (zh) 一种半导体器件的制造方法
CN107706099B (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180814

RJ01 Rejection of invention patent application after publication