[go: up one dir, main page]

CN108206160B - 一种半导体器件及其制造方法和电子装置 - Google Patents

一种半导体器件及其制造方法和电子装置 Download PDF

Info

Publication number
CN108206160B
CN108206160B CN201611187661.5A CN201611187661A CN108206160B CN 108206160 B CN108206160 B CN 108206160B CN 201611187661 A CN201611187661 A CN 201611187661A CN 108206160 B CN108206160 B CN 108206160B
Authority
CN
China
Prior art keywords
offset
semiconductor substrate
layer
oxide layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611187661.5A
Other languages
English (en)
Other versions
CN108206160A (zh
Inventor
江涛
李付军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611187661.5A priority Critical patent/CN108206160B/zh
Publication of CN108206160A publication Critical patent/CN108206160A/zh
Application granted granted Critical
Publication of CN108206160B publication Critical patent/CN108206160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法和电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构以及覆盖所述栅极结构和所述半导体衬底的偏移侧墙材料层；对所述偏移侧墙材料层进行蚀刻，以在所述栅极结构的侧壁上形成偏移侧墙并露出所述半导体衬底；对所述偏移侧墙和露出的所述半导体衬底进行灰化，以在所述半导体衬底表面形成偏移氧化物层；执行清洗步骤；执行氧化步骤，以增加半导体衬底表面的所述偏移氧化物层的厚度。所述工艺与目前工艺可以很好的兼容，工艺简单、容易实现，并可以避免等待时间小于50分钟时器件偏移的影响，通过增加该氧化步骤可以修复栅极蚀刻过程中造成的缺陷，进一步提高半导体器件的性能和良率。

Description

一种半导体器件及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸、以提高它的速度来实现的。目前，追求高器件密度、高性能和低成本的半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到更低纳米级别时，半导体器件的制备受到各种物理极限的限制。
当半导体器件的尺寸降到更低纳米级别时，器件中栅极关键尺寸 (gate CD)相应的缩小为24nm。随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，同时避免高温处理过程，现有技术提供一种将高K金属栅极替代多晶硅栅极的解决方案。
在高K金属栅极制备过程中，对于NFET器件中的参数具有类似的趋势，例如各个参数均表现为增长趋势或者下降趋势，仅典型的 NFET器件受到影响，其他器件则不受影响。其中，在NFET器件中基底上的间隙壁剩余氧化物厚度和工艺等待时间(例如间隙壁蚀刻灰化至清洗步骤之间的等待时间)具有很大的关联。所述间隙壁剩余氧化物厚度将显著的影响器件的性能，当所述间隙壁剩余氧化物厚度小于25埃时器件将遭受偏移的风险，甚至使器件失效。
因此，为了解决上述问题，有必要提出一种新的半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明实施例一中提供了一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构以及覆盖所述栅极结构和所述半导体衬底的偏移侧墙材料层；
对所述偏移侧墙材料层进行蚀刻，以在所述栅极结构的侧壁上形成偏移侧墙并露出所述半导体衬底；
对所述偏移侧墙和露出的所述半导体衬底进行灰化，以在所述半导体衬底表面形成偏移氧化物层；
执行清洗步骤；
执行氧化步骤，以增加所述半导体衬底表面的所述偏移氧化物层的厚度。
可选地，所述氧化步骤使用炉内氧化工艺。
可选地，所述氧化步骤的温度为650-750℃。
可选地，所述氧化步骤的时间为1.5-2.5分钟。
可选地，在所述氧化步骤中所述偏移氧化物层增加的厚度在5埃以上。
可选地，在所述氧化步骤之后所述偏移氧化物层的总厚度在25 埃以上。
可选地，所述方法还进一步包括对所述偏移氧化物层的厚度进行测量的步骤。
可选地，所述栅极结构包括依次形成的界面层、高K介电层和虚拟栅极，所述方法还进一步包括去除所述虚拟栅极，然后形成金属栅极的步骤。
可选地，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域中形成有NMOS栅极，在所述PMOS区域中形成有 PMOS栅极。
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
栅极结构，位于所述半导体衬底上；
偏移侧墙，位于所述栅极结构的侧壁上；
偏移氧化物层，位于所述偏移侧墙外侧的所述半导体衬底上，所述偏移氧化物层的厚度在25埃以上。
可选地，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域中形成有NMOS栅极，在所述PMOS区域中形成有 PMOS栅极。
本发明还提供了一种电子装置，包括上述的半导体器件。
为了解决目前工艺中偏移侧壁灰化至清洗过程等待时间过短，所述偏移氧化物层的厚度小，使器件性能受到影响等问题，本发明提供了一种半导体器件及其制造方法，在所述半导体器件的制备过程中在所述偏移侧壁灰化、清洗之后增加一再氧化步骤，以使所述半导体衬底中的所述偏移氧化物层的厚度增加，所述氧化步骤不仅可以避免对高K栅极介电层的影响，而且所述工艺与目前工艺可以很好的兼容，工艺简单、容易实现，并可以避免等待时间小于50分钟时器件偏移的影响，通过增加该氧化步骤可以修复栅极蚀刻过程中造成的缺陷，进一步提高所述半导体器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明的一实施例的一种半导体器件的制造方法的示意性流程图；
图2A-图2C示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图3示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在... 下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/ 或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和 /或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前半导体器件的制备工艺主要包括以下步骤：首先，提供半导体衬底，在所述半导体衬底上形成栅极结构以及覆盖所述栅极结构和所述半导体衬底的偏移侧墙材料层；对所述偏移侧墙材料层进行蚀刻，以在所述栅极结构的侧壁上形成偏移侧墙并露出所述半导体衬底；对所述偏移侧墙和露出的所述半导体衬底进行灰化，以在所述半导体衬底表面形成偏移氧化物层；执行清洗步骤。其中，所述灰化步骤和所述清洗步骤之间的等待时间与所述器件的性能之间具有很大的关联，当所述灰化步骤和所述清洗步骤之间的等待时间小于50分钟时，所述器件可靠性风险显著增加。
为了解决该问题，本发明的发明人通过大量的实验以及分析发现所述半导体器件中所述偏移氧化物层的厚度与所述灰化步骤和所述清洗步骤之间的等待时间具有很大的关联性，当所述灰化步骤和所述清洗步骤之间的等待时间大于50分钟时，所述器件的偏移氧化物层的厚度通常能够达到25埃以上，因此不会对器件性能造成影响，而当所述灰化步骤和所述清洗步骤之间的等待时间小于50分钟时，引起所述器件的偏移氧化物层的厚度在25埃以下的可能性极大增高，当所述器件的偏移氧化物层的厚度在25埃以下时会引起器件阈值电压偏移等问题，使器件的可靠性和良率降低。
为此，本发明提供了一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构以及覆盖所述栅极结构和所述半导体衬底的偏移侧墙材料层；
对所述偏移侧墙材料层进行蚀刻，以在所述栅极结构的侧壁上形成偏移侧墙并露出所述半导体衬底；
对所述偏移侧墙和露出的所述半导体衬底进行灰化，以在所述半导体衬底表面形成偏移氧化物层；
执行清洗步骤；
对所述偏移侧墙和露出的所述半导体衬底进行氧化步骤，以增加所述半导体衬底表面的所述偏移氧化物层的厚度。
在本发明中通过增加该氧化步骤可以修复栅极蚀刻过程中造成的缺陷，进一步提高所述半导体器件的性能和良率。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图 1示出了本发明所述半导体器件的制备工艺流程图；图2A-2C示出了本发明一实施例所述半导体器件的制备方法实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有栅极结构以及覆盖所述栅极结构和所述半导体衬底的偏移侧墙材料层；
步骤S2：对所述偏移侧墙材料层进行蚀刻，以在所述栅极结构的侧壁上形成偏移侧墙并露出所述半导体衬底；
步骤S3：对所述偏移侧墙和露出的所述半导体衬底进行灰化，以在所述半导体衬底表面形成偏移氧化物层；
步骤S4：执行清洗步骤；
步骤S5：执行氧化步骤，以增加所述半导体衬底表面的所述偏移氧化物层的厚度。
下面结合附图对本发明所述方法作进一步的说明。
首先，执行步骤一，提供半导体衬底201，在所述半导体衬底上形成有栅极结构202以及覆盖所述栅极结构和所述半导体衬底的偏移侧墙材料层203。
具体地，如图2A所示，提供半导体衬底201，在所述半导体衬底201上形成有源区，包括NMOS区域以及PMOS区域，所述NMOS 区域以及PMOS区域上分别形成有NMOS栅极结构以及PMOS栅极结构。
其中，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)等。
此外，半导体衬底201上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
然后在所述衬底上形成浅沟槽隔离，以将所述半导体衬底划分为有源区和隔离区。
其中，所述浅沟槽隔离的形成方法可以选用现有技术中常用的方法，例如，首先，在半导体衬底201上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底进行刻蚀以形成沟槽。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺已为本领域所熟知，因此不再做进一步描述。
然后，在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成具有浅沟槽隔离结构。
在本发明中所述浅沟槽隔离可以将所述半导体衬底分为NMOS 区域以及PMOS区域。
接着，在所述NMOS区域形成NMOS栅极，在所述PMOS区域形成PMOS栅极。
具体地，在所述半导体衬底上依次沉积氧化物层、高K介电层和栅极材料层。
其中，所述氧化物层可选为二氧化硅，其形成方法可以为沉积二氧化硅材料层或者高温氧化所述半导体衬底来形成。
所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种。
可选地，在该实施例中所述栅极材料层选用多晶硅。
所述多晶硅选用外延方法形成，具体地，在具体实施例中以硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4) 或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子得以外延生长。
其中，所述高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。
所述高k介电层可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成。
然后对所述的氧化物层、高K介电层和栅极材料层进行刻蚀得到栅极结构202。
所述方法还进一步包括在所述NMOS栅极以及PMOS栅极两侧形成偏移侧墙材料层203。
所述偏移侧墙材料层203例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
在该实施例中所述偏移侧墙材料层203使用氮化硅。
执行步骤二，对所述偏移侧墙材料层进行蚀刻，以在所述栅极结构的侧壁上形成偏移侧墙并露出所述半导体衬底。
具体地，如图2B所示，在该步骤中蚀刻去除所述有源区和所述浅沟槽隔离上的所述偏移侧墙材料层，保留所述栅极结构侧壁上的所述偏移侧墙材料层，以形成偏移侧墙2031。
可选地，在该步骤中，选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻去除所述有源区和所述浅沟槽隔离上的所述偏移侧墙材料层。
执行步骤三，对所述偏移侧墙和露出的所述半导体衬底进行灰化，以在所述半导体衬底表面形成偏移氧化物层。
具体地，如图2B所示，在该步骤中对所述偏移侧墙和露出的所述半导体衬底进行灰化，其中所述灰化的温度可以为800-1200℃，所述灰化的时间为1-300s。
通过所述灰化步骤可以在所述半导体衬底的表面形成偏移氧化物层204。
执行步骤四，执行清洗步骤。
可选地，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)对所述器件的表面进行预清洗。
所述半导体器件中所述偏移氧化物层的厚度与所述灰化步骤和所述清洗步骤之间的等待时间具有很大的关联性，当所述灰化步骤和所述清洗步骤之间的等待时间大于50分钟时，所述器件的偏移氧化物层的厚度通常能够达到25埃以上，因此不会对器件性能造成影响，而当所述灰化步骤和所述清洗步骤之间的等待时间小于50分钟时，引起所述器件的偏移氧化物层的厚度在25埃以下的可能性极大增高，当所述器件的偏移氧化物层的厚度在25埃以下时会引起器件阈值电压偏移等问题，使器件的可靠性和良率降低。
当所述灰化步骤和所述清洗步骤之间的等待时间大于50分钟时虽然可以使偏移氧化物层厚度增加，但是会大大降低所述半导体器件的产量。
为了解决该问题，执行步骤五，对所述偏移侧墙和露出的所述半导体衬底进行氧化步骤，以增加所述半导体衬底表面的所述偏移氧化物层的厚度。
具体地，如图2C所示，所述氧化步骤使用炉内氧化工艺。
可选地，所述氧化步骤的温度为650-750℃，例如所述氧化步骤的温度为700℃。
可选地，所述氧化步骤的时间为1.5-2.5分钟，例如所述氧化步骤的时间为2分钟。
可选地，在所述氧化步骤中形成的所述偏移氧化物层205的厚度在5埃以上，以在所述氧化步骤中使所述偏移氧化物层的厚度增加5 埃以上。
可选地，在所述氧化步骤之后所述偏移氧化物层的总厚度在25 埃以上。
在本发明所述方法中在所述偏移侧壁灰化、清洗之后增加一再氧化步骤，以使所述半导体衬底中的所述偏移氧化物层的厚度增加，可以避免等待时间小于50分钟时器件偏移的影响，而且通过增加该氧化步骤可以修复栅极蚀刻过程中造成的缺陷，进一步提高所述半导体器件的性能和良率。
执行步骤六，对所述偏移氧化物层的厚度进行测量。
具体地，所述方法还进一步包括对所述偏移氧化物层的厚度进行测量，以确定所述偏移氧化物层符合目标厚度的要求。
在该步骤之后，所述方法还可以进一步包括但不限于以下步骤：
在所述NMOS栅极以及PMOS栅极两侧执行LDD离子注入步骤并活化。
具体地，形成轻掺杂源极/漏极(LDD)于NMOS栅极以及PMOS 栅极两侧的衬底中。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS 器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。
可选地，执行完所述LDD之后，还进一步包含热退火的步骤，以激活所述LDD离子，所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体可选为氮气或惰性气体，所述热退火步骤的温度为 800-1200℃，可选为1050℃，所述热退火步骤时间为1-300s。
在所述NMOS栅极结构和所述PMOS栅极结构的偏移侧壁上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
在栅极的每个侧壁上形成间隙壁，包括氮化物、氧氮化物或它们的组合，是通过沉积和刻蚀形成的。间隙壁结构可以具有不同的厚度，但从底表面开始测量，间隙壁结构的厚度通常为10到30nm。需要说明的是，间隙壁是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。
去除所述栅极结构，以形成开口，进而形成金属栅极结构，具体地：在该步骤中去除所述NMOS栅极结构和PMOS栅极结构之后，分别在NMOS和PMOS区域中形成开口。
在该步骤中通过干法蚀刻或者湿法蚀刻去除所述NMOS栅极结构和PMOS栅极结构，例如在本发明中可以选择N2作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，功率为200-600W，在本发明中所述蚀刻时间为 5-80s。
在去除所述栅极结构之后露出所述高K介电层，并在所述高K 介电层上形成功函数材料层。
功函数材料层为P型或N型功函数材料层，其材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者它们的组合或者其他适合的薄膜层。
本实施例中，功函数材料层可以选用TiN。可以采用CVD、ALD 或者PVD等适合的工艺形成功函数材料层。
在所述N功函数层上沉积形成扩散阻挡层(未示出)的步骤，所述扩散阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN 或上述的组合。所述沉积扩散阻挡层方法非限制性实例包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积 (PECVD)。
随后，在所述半导体衬底上形成金属栅电极层。
在一个示例中，形成所述金属栅电极层的方法包括：首先，在所述半导体衬底上沉积形成金属栅电极层；随后，平坦化所述金属栅电极层以最终形成金属栅极结构。
金属栅电极层的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成金属栅电极层。
在一个示例中，使用化学气相沉积工艺形成金属W作为金属栅电极层。其中，CVD工艺使用WF6作为反应气体，分解WF6沉积形成金属W。
至此完成了对本发明的半导体器件的制造方法的主要步骤的介绍，对于完整的器件的制作还需其他的前序步骤、中间步骤或后续步骤，在此不再一一赘述。
为了解决目前工艺中偏移侧壁灰化至清洗过程等待时间过短，所述偏移氧化物层的厚度小，使器件性能受到影响等问题，本发明提供了一种半导体器件及其制造方法，在所述半导体器件的制备过程中在所述偏移侧壁灰化、清洗之后增加一再氧化步骤，以使所述半导体衬底中的所述偏移氧化物层的厚度增加，所述氧化步骤不仅可以避免对高K栅极介电层的影响。
所述工艺与目前工艺可以很好的兼容，工艺简单、容易实现，而且可以避免等待时间小于50分钟时器件偏移的影响，通过增加该氧化步骤可以修复栅极蚀刻过程中造成的缺陷，进一步提高所述半导体器件的性能和良率。
实施例二
本发明还提供一种采用前述方法制造获得的半导体器件，该半导体器件包括：
半导体衬底；
栅极结构，位于所述半导体衬底上；
偏移侧墙，位于所述栅极结构的侧壁上；
偏移氧化物层，位于所述偏移侧墙外侧的所述半导体衬底中，所述偏移氧化物层的厚度在25埃以上。
所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)等。
此外，半导体衬底201上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
然后在所述衬底上形成浅沟槽隔离，以将所述半导体衬底划分为有源区和隔离区。
在本发明中所述浅沟槽隔离可以将所述半导体衬底分为NMOS 区域以及PMOS区域。
在所述NMOS区域形成有NMOS栅极，在所述PMOS区域形成有PMOS栅极。
具体地，在所述半导体衬底上依次沉积有氧化物层、高K介电层和栅极材料层。
其中，所述氧化物层可选为二氧化硅，其形成方法可以为沉积二氧化硅材料层或者高温氧化所述半导体衬底来形成。
所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种。
可选地，在该实施例中所述栅极材料层选用多晶硅。
其中，所述高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。
所述高k介电层可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成。
在所述NMOS栅极以及PMOS栅极两侧形成有偏移侧墙2031。
所述偏移侧墙2031例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
在所述半导体器件的制备过程中增加对所述偏移侧墙和露出的所述半导体衬底进行氧化步骤，以增加所述半导体衬底表面的所述偏移氧化物层的厚度。
可选地，所述氧化步骤的温度为650-750℃，例如所述氧化步骤的温度为700℃。
可选地，所述氧化步骤的时间为1.5-2.5分钟，例如所述氧化步骤的时间为2分钟。
可选地，在所述氧化步骤中所述偏移氧化物层增加的厚度在5埃以上。
可选地，在所述氧化步骤之后所述偏移氧化物层的总厚度在25 埃以上。
在所述NMOS栅极结构和所述PMOS栅极结构的偏移侧壁上形成有间隙壁。
所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
所述半导体器件在去除虚拟栅极之后在所述高K介电层上形成功函数材料层。
功函数材料层为P型或N型功函数材料层，其材料可以选择为但不限于TixN1-x、TaC、MoN、TaN或者它们的组合或者其他适合的薄膜层。
本实施例中，功函数材料层可以选用TiN。可以采用CVD、ALD 或者PVD等适合的工艺形成功函数材料层。
在所述N功函数层上沉积形成有扩散阻挡层(未示出)，所述扩散阻挡层包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的组合。所述沉积扩散阻挡层方法非限制性实例包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积 (LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积 (PECVD)。
在所述扩散阻挡层上形成有金属栅电极层。
金属栅电极层的材料可以选择为但不限于Al、W或者其他适合的薄膜层。可以采用CVD、ALD或者PVD等适合的工艺形成金属栅电极层。
在一个示例中，使用化学气相沉积工艺形成金属W作为金属栅电极层。其中，CVD工艺使用WF6作为反应气体，分解WF6沉积形成金属W。
由于本发明的半导体器件采用前述的制造方法形成，因此也具有相同的优点。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括实施例二所述的半导体器件，所述半导体器件包括：半导体衬底；栅极结构，位于所述半导体衬底上；偏移侧墙，位于所述栅极结构的侧壁上；偏移氧化物层，位于所述偏移侧墙外侧的所述半导体衬底中，所述偏移氧化物层的厚度在25埃以上。
本发明的电子装置包括前述的半导体器件，因此也具有与所述半导体器件相同的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构以及覆盖所述栅极结构和所述半导体衬底的偏移侧墙材料层；
对所述偏移侧墙材料层进行蚀刻，以在所述栅极结构的侧壁上形成偏移侧墙并露出所述半导体衬底；
对所述偏移侧墙和露出的所述半导体衬底进行灰化，以在所述半导体衬底表面形成偏移氧化物层；
执行清洗步骤；
执行氧化步骤，在所述偏移氧化物层上再次形成偏移氧化物层，以增加所述半导体衬底表面的偏移氧化物层的厚度。
2.根据权利要求1所述的制造方法，其特征在于，所述氧化步骤使用炉内氧化工艺。
3.根据权利要求1所述的制造方法，其特征在于，所述氧化步骤的温度为650-750℃。
4.根据权利要求1所述的制造方法，其特征在于，所述氧化步骤的时间为1.5-2.5分钟。
5.根据权利要求1所述的制造方法，其特征在于，在所述氧化步骤中所述偏移氧化物层增加的厚度在5埃以上。
6.根据权利要求1所述的制造方法，其特征在于，在所述氧化步骤之后所述偏移氧化物层的总厚度在25埃以上。
7.根据权利要求1所述的制造方法，其特征在于，所述方法还进一步包括在所述氧化步骤之后对所述偏移氧化物层的厚度进行测量的步骤。
8.根据权利要求1所述的制造方法，其特征在于，所述栅极结构包括依次形成的界面层、高K介电层和虚拟栅极，所述方法还进一步包括去除所述虚拟栅极，然后形成金属栅极的步骤。
9.根据权利要求1所述的制造方法，其特征在于，所述半导体衬底包括NMOS区域和PMOS区域，在所述NMOS区域中形成有NMOS栅极，在所述PMOS区域中形成有PMOS栅极。
CN201611187661.5A 2016-12-20 2016-12-20 一种半导体器件及其制造方法和电子装置 Active CN108206160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611187661.5A CN108206160B (zh) 2016-12-20 2016-12-20 一种半导体器件及其制造方法和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611187661.5A CN108206160B (zh) 2016-12-20 2016-12-20 一种半导体器件及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN108206160A CN108206160A (zh) 2018-06-26
CN108206160B true CN108206160B (zh) 2020-11-03

Family

ID=62604257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611187661.5A Active CN108206160B (zh) 2016-12-20 2016-12-20 一种半导体器件及其制造方法和电子装置

Country Status (1)

Country Link
CN (1) CN108206160B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725221B (zh) * 2021-08-30 2024-04-26 上海华虹宏力半导体制造有限公司 闪存器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606798A (zh) * 2001-12-20 2005-04-13 先进微装置公司 通过应用多再氧化层作为蚀刻终止层以最小化硅凹部的氮化物偏移间隔
CN102270572A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 侧墙及mos晶体管的形成方法
US20130280878A1 (en) * 2012-04-19 2013-10-24 Tsai-Yu Wen Semiconductor process
CN103972063A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种优化离子注入区域形貌的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606798A (zh) * 2001-12-20 2005-04-13 先进微装置公司 通过应用多再氧化层作为蚀刻终止层以最小化硅凹部的氮化物偏移间隔
CN102270572A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 侧墙及mos晶体管的形成方法
US20130280878A1 (en) * 2012-04-19 2013-10-24 Tsai-Yu Wen Semiconductor process
CN103972063A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 一种优化离子注入区域形貌的方法

Also Published As

Publication number Publication date
CN108206160A (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
US8828814B2 (en) Integrated semiconductor device and fabrication method
CN101667541B (zh) 半导体装置的金属栅极堆叠的形成方法
JP2009033032A (ja) 半導体装置及び半導体装置の製造方法
CN103545185B (zh) 一种采用伪栅极制造半导体器件的方法
CN104752447A (zh) 一种半导体器件及其制作方法
CN106257620B (zh) 一种半导体器件及其制造方法、电子装置
CN108010835B (zh) 一种半导体器件及其制作方法、电子装置
CN107919282B (zh) 一种半导体器件及其制造方法和电子装置
CN118099097B (zh) 一种半导体器件的制作方法
CN104681440A (zh) 一种半导体器件及其制备方法
CN108206160B (zh) 一种半导体器件及其制造方法和电子装置
CN104752316B (zh) 一种制作半导体器件的方法
CN104752348B (zh) 半导体器件的形成方法
CN103456614A (zh) 一种采用高k金属栅的半导体器件的制造方法
CN108400115A (zh) 一种半导体器件及其制造方法和电子装置
CN109087890B (zh) 一种半导体器件及其制造方法、电子装置
CN107240573B (zh) 一种半导体器件及其制作方法和电子装置
CN104752349A (zh) 一种制作半导体器件的方法
CN106298668A (zh) 一种半导体器件及其制作方法和电子装置
CN105826199A (zh) 半导体结构的形成方法
CN104425231B (zh) 一种半导体器件的制备方法
CN106158640A (zh) 一种半导体器件及其制备方法、电子装置
CN106033746A (zh) 一种半导体器件及其制作方法
CN106298662B (zh) 一种半导体器件及其制作方法和电子装置
CN104465378A (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant