CN107527816A - 制造用于鳍式场效应晶体管的源极‑漏极接触件的方法 - Google Patents

Abstract

提供了一种用于对鳍式场效应晶体管器件的源极‑漏极结构形成低寄生电容接触件的方法。在一些实施例中所述方法包括将长沟槽向下刻蚀至源极‑漏极结构，沟槽足够长以延伸横跨器件的所有源极‑漏极区。导电层形成在源极‑漏极结构上，沟槽填充有第一填充材料。第二、较窄沟槽沿第一沟槽的长度的一部分开口，并且填充有第二填充材料。第一填充材料可以是导电的，并且可以形成所述接触件。如果第一填充材料不是导电的，则第三沟槽可以在第一沟槽的未填充有第二填充材料的部分中开口，并且填充有导电材料以形成所述接触件。

Description

制造用于鳍式场效应晶体管的源极-漏极接触件的方法

本申请要求于2016年6月16日提交的第62/351,251号美国临时申请和于2016年9月26日提交的第15/276,748号美国申请的优先权和权益，所述申请的全部内容通过引用包含于此。

技术领域

根据本发明的实施例的一个或更多个方面涉及场效应晶体管中的接触件，更具体地涉及一种用于形成低寄生电容源极和漏极接触件的方法。

背景技术

对在多鳍式场效应晶体管中的源极-漏极接触件的低电容接触件可以是不沿合并的源极-漏极结构的整个长度延伸的垂直结构(由用于晶体管的各个鳍的源极-漏极区组成)。用于制造具有低寄生电容的自对准源极-漏极(SD)接触件的现有技术工艺可以将栅极间隔件(可以由氮化物组成)暴露于氧化物刻蚀两次：第一次用于使用于在SD结构上形成金属层的长SD接触件沟槽开口，第二次用于使用于对金属层形成垂直接触件的较短SD接触件沟槽开口。介电SD接触件沟槽填充物(例如氧化物)对栅极间隔件(例如氮化物)的边缘刻蚀选择性会导致损坏间隔件的风险。

因此，需要用于形成低寄生电容源极和漏极接触件的改善的方法。

发明内容

本公开的实施例的方面针对一种用于对鳍式场效应晶体管器件的源极-漏极结构形成低寄生电容接触件的方法。在一些实施例中所述方法包括将长沟槽向下刻蚀至源极-漏极结构，沟槽足够长以横跨器件的所有源极-漏极区。导电层形成在源极-漏极结构上，沟槽填充有第一填充材料。第二、较窄沟槽沿第一沟槽的长度的一部分开口，并且填充有第二填充材料。第一填充材料可以是导电的，并且可以形成所述接触件。如果第一填充材料不是导电的，则第三沟槽可以在第一沟槽的未填充有第二填充材料的部分开口，并且填充有导电材料以形成所述接触件。

根据本发明的实施例，提供了一种用于制造用于具有多个鳍和源极-漏极结构的鳍式场效应晶体管(FinFET)器件的源极-漏极接触件的方法，所述方法包括：将第一沟槽刻蚀至源极-漏极结构，第一沟槽在第一方向上具有第一长度；在第一沟槽中形成第一导电层；在第一沟槽中且在第一导电层上形成刻蚀停止层；用第一填充材料填充第一沟槽；在第一填充材料的第一部分之上形成掩模，掩模不在填充材料的第二部分之上延伸；用各向异性刻蚀来刻蚀第一填充材料的第二部分，以形成在第一方向上具有比第一长度小的第二长度的第二沟槽；用第二填充材料填充第二沟槽，第二填充材料是电介质。

在一个实施例中，源极-漏极结构包括多个源极-漏极区，每个源极-漏极区与所述多个鳍中的一个对应，其中，第一导电层与源极-漏极区中的每个的一部分叠置。

在一个实施例中，第一填充材料包括半导体作为主要成分。

在一个实施例中，第一填充材料包括选自于由：硅、硅-锗、锗和它们的组合组成的组的半导体作为主要成分。

在一个实施例中，刻蚀停止层包括氧化物作为主要成分。

在一个实施例中，刻蚀停止层包括选自于由：二氧化硅、氧化铝和它们的组合组成的组的氧化物作为主要成分。

在一个实施例中，第一填充材料包括钨作为主要成分。

在一个实施例中，刻蚀停止层包括导体作为主要成分。

在一个实施例中，所述方法包括：在用第一填充材料填充第一沟槽的剩余部分之后，使第一填充材料的顶表面平坦化。

在一个实施例中，所述方法包括在用各向异性刻蚀来刻蚀第一填充材料的第二部分之后，去除掩模。

在一个实施例中，用各向异性刻蚀来刻蚀第一填充材料的第二部分以形成第二沟槽的步骤包括：去除在第二部分中的第一填充材料的至少90％。

在一个实施例中，所述方法包括在用第二填充材料填充第二沟槽之后，使第二填充材料的顶表面平坦化。

在一个实施例中，所述方法包括在用第二填充材料填充第二沟槽之后，刻蚀第一填充材料的第一部分以形成在第一方向上具有比第一长度小的第三长度的第三沟槽。

在一个实施例中，所述方法包括：在形成第三沟槽之后，用第三填充材料填充第三沟槽，第三填充材料是导体。

在一个实施例中，所述方法包括：在形成第三沟槽之后，并且在用第三填充材料填充第三沟槽之前，从第三沟槽的底部去除刻蚀停止层。

在一个实施例中，第三填充材料包括选自于由：钨、钴和它们的组合组成的组的导体作为主要成分。

在一个实施例中，所述方法包括：在形成第三沟槽之后，并且在用第三填充材料填充第三沟槽之前，在第三沟槽中形成导电衬里。

在一个实施例中，导电衬里包括选自于由：钛、氮化钛和它们的组合组成的组的材料作为主要成分；第三填充材料包括选自于由：钨、钴和它们的组合组成的组的材料作为主要成分。

根据本发明的实施例，提供了一种用于制造用于具有多个鳍和源极-漏极结构的鳍式场效应晶体管(FinFET)装置的源极-漏极接触件的方法。所述方法包括：将第一沟槽刻蚀至源极-漏极结构，第一沟槽在第一方向上具有第一长度，在第一沟槽中形成第一导电层；在第一沟槽中且在第一导电层上形成刻蚀停止层；用第一填充材料填充第一沟槽；在第一填充材料的第一部分之上形成掩模，掩模不在填充材料的第二部分之上延伸；用各向异性刻蚀来刻蚀第一填充材料的第二部分以形成在第一方向上具有比第一长度小的第二长度的第二沟槽；用第二填充材料填充第二沟槽，第二填充材料是电介质，其中，第一填充材料包括选自于由硅、硅-锗、锗和它们的组合组成的组的材料作为主要成分，其中，刻蚀停止层包括选自于由二氧化硅、氧化铝和它们的组合组成的组的材料作为主要成分。

根据本发明的实施例，提供了一种用于制造用于具有多个鳍和源极-漏极结构的鳍式场效应晶体管(FinFET)装置源极-漏极接触件的方法，所述方法包括：将第一沟槽刻蚀至源极-漏极结构，第一沟槽在第一方向上具有第一长度，在第一沟槽中形成第一导电层，第一导电层包括：选自于由硅化钛、硅化镍、硅化钴和它们的组合组成的组的材料作为主要成分，或者双层包括：下子层，包括硅化物作为主要成分；上子层，包括导电氮化物作为主要成分；在第一沟槽中且在第一导电层上的形成导电刻蚀停止层，其中，形成刻蚀停止层的步骤包括化学气相沉积工艺和/或物理气相沉积工艺，刻蚀停止层包括钴作为主要成分；在第一沟槽中形成第一衬里，其中，形成第一衬里的步骤包括化学气相沉积工艺和/或物理气相沉积工艺；用包括钨作为主要成分的第一填充材料填充第一沟槽；在第一填充材料的第一部分之上形成掩模，掩模不在填充材料的第二部分之上延伸；用各向异性刻蚀来刻蚀第一填充材料的第二部分以形成在第一方向上具有比第一长度小的第二长度的第二沟槽；用第二填充材料填充第二沟槽，其中，第二填充材料是电介质；刻蚀第一填充材料的第一部分以形成在第一方向上具有比第一长度小的第三长度的第三沟槽；在第三沟槽中形成第二衬里，其中，形成第二衬里的步骤包括化学气相沉积工艺和/或物理气相沉积工艺，第二衬里包括选自于由钛、氮化钛和它们的组合组成的组的材料作为主要成分；用第三填充材料填充第三沟槽，其中，第三填充材料包括选自于由钨、钴和它们的组合组成的组的材料作为主要成分。

附图说明

将参照说明书、权利要求书和附图领会和理解本发明的这些以及其他特征和优点，在附图中：

图1是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图2是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图3是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图4是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图5是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图6是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图7是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图8是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图9是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图10是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图11是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图12是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图13是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图14是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图15是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图16是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图17是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图18是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图19a是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图19b是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构；

图19c是根据本发明的实施例的在用于形成源极-漏极接触件结构的工艺期间所形成的中间结构。

具体实施方式

下面结合附图阐述的详细描述意图描述根据本发明而提供的用于形成低寄生电容源极和漏极接触件的方法的示例性实施例，而不意图代表可以构建或使用本发明的唯一的形式。描述结合示出的实施例阐述本发明的特征。然而，将理解的是，相同或等同的功能和结构可以由也意图包含在本发明的精神和范围内的不同的实施例来实现。如本文中别处所表示的，同样的元件标号意图表示同样的元件或特征。

本发明的实施例涉及用于制造源极-漏极(SD)接触件结构的方法。虽然公开了一些用于制造用于具有合并的SD结构的多鳍式场效应晶体管(FinFET)装置的源极-漏极接触件的实施例，但是可以在其他器件(诸如水平纳米线或水平纳米片或者具有未合并的SD结构的多FinFET器件)的制造中使用相同的方法或相似的方法。

用于制造具有低寄生电容的自对准SD接触件的现有技术工艺可以将栅极间隔件(栅极间隔件可以由氮化物组成)暴露于氧化物刻蚀两次：第一次用于使用于在SD结构上形成金属层的长SD接触件沟槽开口，第二次用于使用于对金属层形成垂直接触件的短SD接触件沟槽开口。介电SD接触件沟槽填充物(例如，氧化物)对栅极间隔件(例如，氮化物)的边缘刻蚀选择性会导致损坏间隔件的风险。本发明的实施例通过仅使用用于使长SD接触件沟槽开口的一次氧化物刻蚀来减小这个风险。然后可以使用适合于具有更高选择性刻蚀的刻蚀的填充材料，从而在第二次刻蚀中减小对间隔件的风险。

如这里使用的，各向异性刻蚀是指可以优先在垂直方向上刻蚀的刻蚀，而没有太多横向欠刻蚀，例如以与水平表面形成75-90度的角度形成壁。这些各向异性刻蚀可以通过反应离子刻蚀(RIE)来执行，这里可交换地使用两个术语；将理解的是，可以使用另一合适的各向异性刻蚀代替提及的反应离子刻蚀。

虽然详细地描述了均具有很多可能的变化的两个主要实施例，但是将理解的是，许多其他的实施方式是可能的。通常，要求保护的方法可以适用于用作第一填充材料的不同的材料，并且关键的材料性能是第一填充材料选自于相对于间隔材料(例如，SiN)具有高选择性的可以通过RIE(反应离子刻蚀)刻蚀的材料。可以使用相对于氧化物具有至少2.5:1或至少4:1的刻蚀选择性的第一填充材料(即，对氧化物具有一定选择性的可以通过RIE刻蚀的第一填充材料)。可以使用相对于刻蚀停止层(ESL)具有高刻蚀选择性(即，至少4:1，或至少大约6:1，在一些实施例中至少10:1)的第一填充材料(例如，如果氧化物用作ESL，则可以使用对氧化物具有高刻蚀选择性的第一填充材料)。

如果湿法刻蚀提供比RIE高的选择性，则去除第一填充材料的最后部分(在第一填充材料被去除的任何步骤)可以通过湿法刻蚀实现。各向异性回刻蚀步骤可以涉及两步回刻蚀工艺顺序的使用，第一步是使用各向异性回刻蚀步骤，第二步是随后的各向同性回刻蚀。在这种情况下，最后的各向同性刻蚀可以设计为仅刻蚀第一填充材料的小部分，在一些实施例中小于大约15nm或小于大约10nm。当各向同性刻蚀的选择性(刻蚀第一填充材料而不刻蚀ESL的能力)显著高于各向异性刻蚀的选择性时，这可以是有用的。

SD区107(图1)可以由诸如Si、Si-Ge合金或其他半导体的半导体材料形成。如这里使用的“硅化物”是指由金属与在SD区107中的半导体材料反应形成的任何金属间化合物；该术语不限于Si-金属间化合物(缺少现有定义的Si-金属间化合物可以认为是硅化物)，而是也包括硅化锗以及其他半导体的金属间合金。如这里使用的“自对准硅化物”或“SALICIDE”工艺通常是指涉及使金属与半导体形成金属的半导体-金属金属间化合物的热反应，选择性去除(例如刻蚀)未反应的材料和除了金属的半导体-金属金属间化合物(例如氮化物)之外的反应的其他可能的产物的工艺，所述选择性去除(即不侵蚀)是对金属的半导体-金属金属间化合物具有选择性；在所述选择性去除步骤之后执行的第二热反应是可选择的。

仅示出各个工艺流程中的关键步骤，以允许本领域的技术人员实施相应的、完整的制造流程。如本领域的技术人员将理解的，很多变化是可能的。

还将理解的是，当在沟槽的底部沉积层，而在侧壁上没有显著的层的沉积时，使用了定向沉积技术(即如定向物理气相沉积(PVD))。贯穿本公开，除非另外指示，否则PVD沉积是指高度定向PVD沉积。

图1-10示出用于一个实施例的工艺或制造流程的一组简化的示意图。简化了附图并且尺寸未按照比例绘制。示出了示出具有三个鳍105的器件的示例，但是所述方法适用于具有2个、3个、4个鳍等的任何多鳍器件(以及诸如水平纳米线(NW)等的其他器件)。每个鳍105可以具有相应的源极-漏极区107；这些区域可以合并到一起以形成如所示的单个源极-漏极结构。

图1-10示出与在鳍沟道中流动的电流垂直的对于沿SD区的切割平面的剖视图。初始制造流程可以初始地包括鳍形成、虚设栅极和间隔件形成、SD形成，替代金属栅极(RMG)模块以及SD(长)接触件沟槽开口。在SD接触件沟槽开口之后，可以在SD接触件沟槽开口的底部处形成导电层100。在一些实施例中，可以使用硅化物工艺以在SD接触件沟槽的底部处形成导电层100。用于在接触件沟槽的底部处形成导电层的不同的选择是可能的。在一些实施例中，在接触件沟槽的底部处形成导电层100之后，在接触件沟槽开口的底部区域的内侧壁上不存在导电层。

用于在接触件沟槽的底部处形成导电层100的工艺的示例包括使用自对准硅化物(SALICIDE)工艺(诸如Ti-SALICIDE或Co-SALICIDE或者Ni-SALICIDE)的实施例。在其他实施例中，衬里金属(诸如钛(Ti))通过PVD沉积并且具有也通过PVD沉积的可选的氮化钛(TiN)盖；对于这些实施例，沟槽侧壁的形状可以是这样的，使得PVD沉积不在沟槽的底部区域的侧面(例如关于具有基本垂直的壁的沟槽)上产生显著数量的导电材料。在一些实施例中，一定量的导电材料可以沉积在接触件沟槽开口的侧壁上并且可以在侧壁上形成导电层(例如，可以使用化学气相沉积(CVD)Ti沉积；或者可以使用随后是CVD TiN沉积的PVD Ti沉积)；在这种情况下，存在于区域B(图5)的侧壁处的导电材料在步骤5(下面更详细地讨论)中去除。

在图1-10的描述中，每个步骤标号表示产生在具有相同标号的附图中示出的结构的工艺步骤；例如，步骤5是产生图5的结构的步骤。参照图1，在步骤1之后，在沟槽的底部处的导电材料可以是硅化物、具有TiN盖层的硅化物或诸如具有TiN盖的Ti的金属等。在与半导体SD区接触地沉积金属的实施例中(当形成导电层100时)，在这个步骤内没有用于形成硅化物的热处理，用于形成硅化物(通过金属和半导体的反应)的热步骤可以在流程中的其他的随后的步骤中执行。底导电层100可以是大约2nm至大约10nm厚。在一些实施例中，底导电层100是大约5nm至大约20nm厚。在一些实施例中，底导电层100具有低于大约600欧姆/平方(ohm/sq)的薄层电阻。在一些实施例中，底导电层100具有低于大约300ohm/sq的薄层电阻。

参照图2，在随后的步骤(步骤2)中，在SD接触件沟槽开口中形成介电刻蚀停止层(ESL)110(例如，氧化物层)。ESL选自于可以有效地停止(具有足够的选择性)硅(Si)刻蚀的材料和厚度。在一些实施例中，刻蚀停止层110通过共形沉积形成，并且也形成在沟槽的侧面上(如图2中所示)。在一些实施例中，可以使用非共形沉积工艺并且ESL 110可以仅形成在沟槽的底部处。在一些实施例中，ESL可以包括二氧化硅(例如，SiO₂)或氧化铝(例如，Al₂O₃)或其他氧化物或者绝缘氮化物作为主要成分。在一些实施例中，ESL110的形成没有显著降低底导电层100的电导率。刻蚀停止层110可以在大约1nm和8nm厚之间。

参照图3，在随后的步骤(步骤3)中，可以用填充材料120填充SD接触件沟槽开口的剩余部分，填充材料120可以是非晶或多晶半导体材料或者它们的组合。在一些实施例中，填充材料的沉积在低于500℃的温度下执行。在一些实施例中，填充材料的沉积在低于400℃的温度下执行。在一些实施例中，填充材料是Si(非晶硅(a-Si)或多晶硅(poly-Si)或者它们的组合)。在一些实施例中，填充材料选自于非晶Si、非晶锗(Ge)、非晶Si-Ge合金、多晶Si、多晶Ge、多晶Si-Ge合金或它们的组合。合适的平坦化步骤也可以应用在步骤3中以产生图3的结构。

参照图4，在随后的步骤(步骤4)中，利用包括例如光刻图案化(lithographicpatterning)的合适的技术形成掩模130以覆盖接触件沟槽的一部分(区域A，也示出在图5中)。用于形成掩模130的步骤和在这些步骤中形成的中间结构未单独示出。掩模130在与附图的平面垂直的方向上延伸穿过整个接触件沟槽。因此，掩模130将接触沟槽分成两个区域(也示出在图5中)，区域A(在掩模130的下方的区域)和区域B(不在掩模130的下方的区域)。可以选择这两个区域的尺寸(沿第一方向，即，附图的平面中的水平方向，在图5中指示为LA和LB)以调节专用电路的AC性能。

参照图5，在随后的步骤(步骤5)中，执行各向异性刻蚀以从未被掩蔽的区域B中去除填充材料120(例如，90％的填充材料)，从而形成第二沟槽。在一些实施例中，刻蚀恰当地停止在ESL 110上而基本没有穿通并且基本没有从区域B的底部去除底导电层100。在一些实施例中，导电层100可能已经由于介电ESL 110的沉积或由于区域B的刻蚀而劣化；在这些实施例中，可以在这个步骤使用额外的PVD金属沉积以降低底导电层的薄层电阻，注意以避免在区域B的底部上沉积任何大量的导电材料(以避免显著增加寄生电容)。

如上所述的步骤4和步骤5仅表示实现本发明的实施例的很多可能的选择中的一种选择。SD沟槽接触件的被掩蔽的部分的位置和尺寸可以变化并且可以调节以实现各种AC性能益处、使用的掩模的数量、工艺成本等。此外，对于源极结构和对于漏极结构可以采用不同的设计(即，用于源极的包括区域A的掩蔽的区域的设计可以与用于漏极的不同)。此外，在一些设计中，这里描述的方法仅应用于晶体管的一侧，即，或者应用于源极或者应用于漏极，但是不对两者都应用。在一些设计中，掩模可以覆盖整个源极接触件沟槽，从而在源极中的区域A包括整个源极接触件沟槽，同时仅掩蔽漏极接触件沟槽的部分。在一些设计中，掩模可以覆盖整个漏极接触件沟槽，从而在漏极中的区域A包括整个漏极接触件沟槽，同时仅掩蔽源极接触件沟槽的部分。此外，可以对电路中的不同的器件分别调节设计和掩模，从而不同的器件(例如在不同的单元中)可以具有区域A和区域B的不同的设计。此外，本发明的实施例可以应用于集成电路的一些器件而不应用于同一集成电路中的其他器件(即，对于后一种情况中的器件，掩蔽整个源极和漏极接触件沟槽)。如本领域的技术人员还将理解的是，图案化步骤的数量可以不只一个(例如，如果不同的颜色用于具体的图案)，所以可以合并工艺步骤的不同的组合以实现转移到所述结构中的期望的图案。

参照图6，在随后的步骤(步骤6)中，去除掩模130，用诸如SiO₂的电介质150填充区域B，随后是合适的平坦化步骤。参照图7，在随后的步骤(步骤7)中，从区域A回刻蚀填充材料，例如，Si，从而形成第三沟槽或局部SD接触件开口160，并且刻蚀停止在ESL 110上。

参照图8，在随后的步骤(步骤8)中，从局部SD接触件开口160的底部去除ESL 110。在一些实施例中，从局部SD接触件开口160的底部去除ESL层110是对底导电层100选择性地进行。在一些实施例中，从局部SD接触件开口160的底部去除ESL 110不会使局部SD接触件开口160的区域中的底导电层100的电导率降低超过20％。在一些实施例中，从局部SD接触件开口160的底部去除ESL 110不会使局部SD接触件开口160的区域中的底导电层100的电导率降低超过50％。

参照图9和图10，在随后的步骤(步骤9和步骤10)中，在局部SD接触件开口160中形成接触件以向底导电层100提供导电通路。可以使用合适的清洁步骤以确保接触件为底导电层100提供低电阻通路。在一些实施例中，可以在步骤9中利用例如PVD Ti、化学气相沉积(CVD)Ti或CVD TiN或它们的组合或者其他材料来沉积接触件衬里170。具体地，在从局部SD接触件开口160去除ESL 110导致局部SD接触件开口160的区域中的底导电层100的性能的劣化的实施例中，在这个步骤，新的底导电层可以形成在局部SD接触件开口160的底部处，可选择地随后是沉积接触件衬里170。

参照图10，在步骤9之后的步骤(步骤10)中，随后是接触件金属填充以完成接触件的形成。可以使用钴(Co)或钨(W)金属填充物以及其他金属。可以在形成接触件之后执行平坦化步骤。可以根据现有技术方法随后是其余的制造流程。

图11-18示出用于另一实施例的工艺或制造流程的一组简化的示意图。初始制造流程可以初始地包括鳍形成、虚设栅极和间隔件形成、SD形成、替代金属栅极(RMG)模块，SD接触件沟槽开口。在SD接触件沟槽开口之后，在接触件沟槽开口中形成诸如Ti的金属层200(例如通过PVD或CVD)，随后是由诸如PVD TiN、CVD Ti或CVD TiN的工艺和材料形成可选的金属衬里205。金属层200可以优先形成在SD接触件沟槽开口的底部处(例如利用定向PVD技术)。衬里205可以利用共形沉积技术仅形成在接触件沟槽开口的底部处(利用定向PVD)或者形成在接触件沟槽开口的底部和侧面处。金属层200可以在流程中的形成金属层200之后的任何步骤反应以形成硅化物。在一些实施例中，在沉积Ti层(具有可选的TiN盖)之后立即执行硅化物反应，所述工艺产生可以仍然作为衬里材料的Ti-硅化物和TiN盖层。在一些实施例中，在沉积定向PVD Ti层(具有可选的定向PVD TiN盖)之后立即执行硅化物反应，所述工艺产生仅形成在接触沟槽开口的底部处的Ti-硅化物和TiN盖层。在一些实施例中，使用SALICIDE工艺，没有大量的金属材料保留在侧壁上。在一些实施例中，也使用CVD衬里材料的沉积。虽然在图11中，衬里205示出为形成在SD接触件沟槽开口的底部处和侧面上两者，但是在一些实施例中，它仅优先形成在接触件沟槽的底部处。

当使用定向PVD沉积(例如用于金属层200或衬里205)时，沉积的金属在SD接触件沟槽的底表面处形成膜，它也在位于结构的顶层处的平坦表面的顶部上形成膜，并且可以在SD接触件沟槽开口的最上部分的侧壁上形成膜(在一些实施例中，SD接触件沟槽开口的这个最上部分可以是延伸如从SD接触件沟槽开口的顶部测量的大约5nm至大约40nm的部分)；并且可以基本不在SD接触件沟槽开口的底部(在一些实施例中，SD接触件沟槽开口的底部在SD接触件沟槽开口的底表面上方垂直地延伸大约10nm至大约40nm)的侧壁上形成膜(在一些实施例中小于大约1nm，在一些实施例中小于大约2nm，在一些实施例中没有可检测出的膜(例如通过TEM不可检测出的))。

如这里使用的，提到的通过诸如PVD的定向沉积技术优先形成在沟槽的底部处的膜意思是膜具有以上刚刚描述的特性。如这里使用的，提到的SD接触件沟槽开口的底部意思是在SD接触件沟槽开口内部的底表面，在SD接触件沟槽开口内部的底表面可以是平坦的或弯曲的。如这里使用的，提到的SD接触件沟槽开口的上区域或上部分或者最上区域或最上部分意思是SD接触件沟槽开口的更接近结构的顶部的区域或部分，例如，如从结构的顶部测量的大约5nm至大约40nm的垂直长度，但是不向下延伸至金属栅极的顶部(即，SD接触件沟槽开口的上区域的最低点在金属栅极的顶部上方(至少大约5nm至大约20nm))。如这里使用的，提到的SD接触件沟槽开口的底部区域或底部分或者最底部区域或最底部分表示SD接触件沟槽开口的更接近结构的底部的区域或部分，例如，如从结构的底部测量的大约10nm至大约40nm的垂直长度。SD接触件沟槽开口的底部区域可以至少与金属栅极一样高(即，至少大约与金属栅极相同的垂直高度，在一些实施例中，比金属栅极高至少大约5nm)。

在SD接触件沟槽开口的上部和底部叠置的情况下(例如，如果整个SD接触件沟槽高度小于大约80nm)，并且仅在这些情况下，这里SD接触件沟槽开口的底部限定为意思是从结构的底部延伸至金属栅极结构的顶部上方大约5nm的部分，这里SD接触件沟槽开口的上区域限定为意思是从金属栅极结构的顶部上方大约5nm延伸到SD接触件沟槽结构的顶部的区域。

金属层200可以是大约2至10nm厚。在一些实施例中，金属层200是大约5nm至大约20nm厚。在一些实施例中，金属层200具有低于大约600ohm/sq的薄层电阻。在一些实施例中，金属层200具有低于大约300ohm/sq的薄层电阻。

在图11-18的描述中，每个步骤标号表示产生具有超过步骤标号10的图标号的附图中示出的结构的工艺步骤。因此，例如，步骤2是产生图12中示出的结构的步骤。

参照图12，在随后的步骤(步骤2)中，在SD接触件沟槽开口中形成导电刻蚀停止层(ESL)210。导电ESL 210选自于使得可以有效地停止(具有足够的选择性)W刻蚀的材料和厚度。在一些实施例中，刻蚀停止层210通过共形沉积形成，并且也形成在沟槽的侧面上(如附图中所示)。在一些实施例中，可以使用非共形沉积工艺并且导电ESL 210仅形成在沟槽的底部处(或者优先形成在沟槽的底部处)。在一些实施例中，ESL 210可以包括Co作为主要成分。在一些实施例中，导电ESL 210的形成没有显著降低底导电层(金属层200和衬里205)的电导率。当形成导电ESL时，可以进行处理(诸如合适的清洁操作或者沉积系统的聚集或者合适的等待时间)以向在下面的金属或硅化物提供良好的低电阻率界面。导电刻蚀停止层210可以在大约2nm与大约6nm厚之间。

在一些实施例中，CVD工艺可以用于沉积导电ESL 210而在SD接触件沟槽开口的底部区域的侧壁上基本不具有衬里205(例如，当没有衬里被沉积(即跳过层205的形成)时，或者当定向PVD沉积用于形成衬里205时，或者当衬里205在氮气(N₂)环境或在氮化环境中通过硅化工艺形成，从而金属氮化物形成在金属层200的顶部上时)；在一些实施例中，这会导致层210在SD接触件沟槽开口的底部区域的侧壁上的不良形成。例如，CVD可以具有一定的共形性，并且会在侧壁上产生一些沉积。但是在一些情况下，CVD膜可以仅在衬里上良好地生长(例如，因为成核问题)。所以，如果侧壁上不存在衬里，则CVD工艺对在侧壁上形成良好的层会是无效的(但是因为底部上存在衬里，所以CVD工艺可以虽然如此也有效地在底部上形成层)。

参照图13，在随后的步骤(步骤3)中，用W填充SD接触件沟槽开口的其余部分，随后是合适的平坦化步骤。在一些实施例中，在形成导电ESL 210之后(即在步骤2之后)并且在W沉积之前，可以形成额外的金属衬里材料(诸如TiN)。在一些实施例中，填充SD接触件沟槽开口包括利用诸如CVD TiN的共形沉积技术形成诸如TiN的衬里层，然后继续用W完成填充(W填充物的形成可以涉及利用不同的方法、技术或前驱体来沉积W的不只一种沉积)。

参照图14，在随后的步骤(步骤4)中，利用合适的技术(例如，光刻图案化)形成掩模230以覆盖接触件沟槽的一部分(区域A)。用于形成掩模230的步骤和在这些步骤中形成的中间结构未单独示出。掩模230可以在与附图的平面垂直的方向上延伸穿过整个接触件沟槽。因此，掩模230将接触件沟槽分成两个区域，区域A(在掩模230下方的区域)和区域B(不在掩模230下方的区域)。可以选择两个区域的尺寸(在附图的平面中的水平方向上，在图14中指示为LA和LB)以调节专用电路的AC性能。

然后执行各向异性刻蚀以从未被掩蔽的区域去除W，且停止在导电ESL210上。附图示出在W回刻蚀之后。随后是掩模去除。

如上所述的步骤4仅表示实施本发明的实施例的很多可能的选择中的一种选择。SD沟槽接触件的被掩蔽的部分(所有组合包括‘区域A’，SD沟槽接触的剩余的未掩蔽的其余部分包括‘区域B’)的位置和尺寸可以变化并且可以调节以实现各种AC性能益处、使用的掩模的数量、工艺成本等。此外，对于源极结构和对于漏极结构可以采用不同的设计(即用于源极的包括区域A的掩蔽区域的设计可以与用于漏极的不同)。此外，在一些设计中，这里描述的方法仅应用于晶体管的一侧，即或者应用于源极或者应用于漏极，但是不对两者都应用。在一些设计中，掩模可以覆盖整个源极接触件沟槽，从而源极中的区域A包括整个源极接触件沟槽，同时仅掩蔽漏极接触件沟槽区域的部分。在一些设计中，掩模可以覆盖整个漏极接触件沟槽，从而漏极中的区域A包括整个漏极接触件沟槽，同时仅掩蔽源极接触件沟槽的部分。此外，可以对电路中的不同的器件分别调节设计和掩模，从而不同的器件(例如在不同的单元中)可以具有区域A和区域B的不同的设计。此外，本发明的实施例可以应用于集成电路的一些器件而不应用于同一集成电路中的其他器件(即，对于后一种情况中的器件，掩蔽整个源极和漏极接触件沟槽)。如本领域的技术人员还将理解的是，图案化步骤的数量可以不只一个(例如不同的颜色切割用于具体的图案)，所以可以合并工艺步骤的不同的组合以实现转移到所述结构中的期望的图案。

参照图15，在随后的步骤(步骤5)中，在步骤2中使用共形沉积技术以形成导电ESL210的实施例中，可以从沟槽的侧面去除导电ESL 210。这可以例如利用湿法刻蚀实现。对于使用Co作为导电ESL 210的材料的实施例，可以使用选择性地刻蚀Co至硅化物的湿法刻蚀。在一些实施例中，也可以以湿法刻蚀去除尤其是如果保留在SD接触件沟槽开口的底部区域的侧壁处的TiN层。步骤5的目的是从SD接触件沟槽开口的底部区域的侧壁消除导电层。在一些实施例中，这可以通过湿法或干法刻蚀实现。在一些实施例中，如果在步骤4结束时在SD接触件沟槽开口的底部区域的侧壁上不存在导电层，则可以跳过步骤5。

在一些实施例中，从SD接触件沟槽开口的底部区域的侧壁消除导电层可以通过氧化存在于SD接触件沟槽开口的底部区域的侧壁处的导电层实现；虽然这个工艺未物理地消除所述层，但是它可以转变它们的材料性能并且使它们不导电；在这样的实施例中，可以进行处理以不降低在SD接触件沟槽开口的底部的底导电层的电导率(在一些实施例中，TiN层可以保护在下面的硅化物免受氧化的影响)。这样的实施例的示例用于在SD接触件沟槽开口的底部区域的侧壁上的导电层包括Co作为主要成分的情况。

参照图16，在随后的步骤(步骤6)中，用诸如SiO₂的电介质250填充区域B，随后是合适的平坦化步骤。

参照图17，在随后的可选的步骤(步骤7)中，在一些实施例中，回刻蚀来自区域A的W，并且刻蚀停止在导电ESL 210上。

参照图18，在如果执行步骤7则可以执行的随后的步骤(步骤8)中，在一些实施例中，利用诸如Co的除了W之外的填充材料来形成新的接触件。执行合适的清洁、表面准备、衬里形成、热步骤等以确保低电阻接触。平坦化步骤可以在形成新的接触件之后执行。根据现有技术方法随后是其余的制造流程。

图19a-19c示出区域A和区域B的可替代的布置。图19a示出在已经去除掩模之后并且在已经完成步骤6(产生图6的结构)的填充之前的图5的结构。这样，图19a示出产生例如图10和图18的结构的区域A和区域B的布置。图19b示出可以导致两个短沟槽和两个对应的垂直接触件结构的形成的可替代的中间结构，在长接触件沟槽的每个端部处分别形成所述两个短沟槽中的一个。第一区域A(LA1)的尺寸和第二区域A(LA2)的尺寸(在附图的平面中的水平方向上，在图19b中指示为LA1和LA2)可以相同，或者LA1可以大于或小于LA2。图19c示出可以导致短沟槽和对应的垂直接触件结构的形成的可替代的中间结构，所述短沟槽在长接触件沟槽的中间处或在长接触件沟槽的中间附近。第一区域B(LB1)的尺寸和第二区域B(LB2)的尺寸(在附图的平面中的水平方向上，在图19c中指示为LB1和LB2)可以相同，或者LB1可以大于或小于LB2。图19b-19c的说明示出如果修改图5的掩模130以改变与将形成的接触件结构对应的区域(图15中的区域A)的尺寸、数量或位置则可以产生的结构。将理解的是，可以类似地修改图14的掩模230以产生在例如图18中示出的接触件结构中的类似的变化。

如这里使用的，各向异性回刻蚀步骤可以涉及两步回刻蚀工艺顺序的使用，首先使用各向异性回刻蚀步骤，随后是各向同性回刻蚀。在这种情况下，最后的各向同性刻蚀可以设计为仅刻蚀第一填充材料的小部分，在一些实施例中小于大约15nm(例如小于大约10nm)。当各向同性刻蚀的选择性(即，刻蚀第一填充材料而不刻蚀停止层的能力)显著高于各向异性刻蚀的选择性时，这是有用的。

在一些实施例中，刻蚀停止层用于允许第一填充材料的回刻蚀的控制。如果不使用刻蚀停止层，则可以使用定时回刻蚀。在这种情况下，如这里使用的，“基本去除所述第一填充材料”的刻蚀意思是填充材料被完全去除，或者剩余的填充材料的顶表面在鳍沟道的顶部的水平面上方最多10nm，例如，在鳍沟道的顶部的水平面上方最多5nm。

当指示的是源极-漏极接触件沟槽结构基本与装置中的所有鳍的源极-漏极区叠置时，本公开意思是通过俯视图，源极-漏极接触件沟槽结构(所述结构纵向垂直于鳍沟道中传输的方向)横跨穿过器件中的所有中心鳍(除了器件的外部鳍之外的鳍)并且到达器件的外部鳍的源极-漏极区。在一些实施例中，它还与器件的外部鳍的源极-漏极区的大约一半叠置。在一些实施例中，它还与器件的外部鳍的源极-漏极区完全叠置。

如这里使用的，刻蚀在刻蚀停止层处“基本停止”是指选择性足够高以防止在刻蚀期间穿通刻蚀停止层。在一些实施例中，选择性高的不足以防止穿通，但是与没有刻蚀停止层的情况相比显著改善了刻蚀控制。

如这里使用的，“基本不侵蚀底导电层的湿法刻蚀”意思是其结果是底导电层的薄层电阻相对于它的在湿法刻蚀之前的薄层电阻在暴露于刻蚀的区域中增大不多于2倍的刻蚀。

第一填充材料可以选自于可以例如通过RIE(反应离子刻蚀)各向异性地刻蚀并对栅极间隔件的材料(该材料可以是氮化物(例如，SiN))具有高选择性的材料。这样的填充材料的示例是W和Si。高的刻蚀选择性可以是指至少大约6:1的选择性(即第一填充物的刻蚀速率比SiN的刻蚀速率高至少6倍)，或者在一些实施例中，是指大约4:1的选择性或更高。在一些实施例中，选择性可高达20:1或更高。

将理解的是，虽然这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明构思的精神和范围的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。

为了易于描述，可以在这里使用诸如“在……之下”、“在……下方”、“下”、“在……下面”、“在……上方”和“上”等的空间相对术语来描述如附图中所示的一个元件或特征与另一元件或特征的关系。将理解的是，除了在图中描绘的方位之外，这样的空间相对术语意图包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其他元件或特征“下方”或“之下”或“下面”的元件随后将被定位为“在”所述其他元件或特征“上方”。因此，示例术语“在……下方”和“在……下面”可以包含上方和下方两种方位。装置可以被另外定位(例如，旋转90度或在其他方位处)，并应相应地解释在这里使用的空间相对描述语。另外，将理解的是，当层被称作“在”两层“之间”时，它可以是所述两层之间的唯一层，或者也可以存在一个或更多个中间层。

这里使用的术语仅用于描述具体实施例的目的，而不意图限制本发明构思。如这里使用的，术语“基本上”、“大约”和相似的术语是用作近似的术语而不是用作程度的术语，并且意图解释本领域的普通技术人员将认识到的测量值或计算值中的固有偏差。如在这里使用的，术语“主要成分”意思是构成组成物的至少一半重量的成分，当术语“主要部分”应用于多个项目时，其意思是至少一半的项目。

如这里使用的，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包括”和/或“包含”时，说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是并不排除存在或附加一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任何组合和所有组合。当诸如“……中的至少一个”的表述位于一系列元件之后时，修饰整列元件而不是修饰该列的单个元件。此外，当使用“可以”描述本发明构思的实施例时是指“本发明的一个或更多个实施例”。另外，术语“示例性”意图表示示例或说明。如这里使用的，术语“使用”和“步骤”可以被分别视为与术语“利用”和“行为”同义。

将理解的是，当元件或层被称作“在”另一元件或层“上”、“连接到”另一元件或层、“结合到”另一元件或层或者“与”另一元件或层相邻时，它可以直接在所述另一元件或层上、直接连接到、结合到所述另一元件或层或者直接与所述另一元件或层相邻，或者可以存在一个或更多个中间元件或层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”另一元件或层、“直接结合到”另一元件或层或者“直接与”另一元件或层“相邻”时，不存在中间元件或层。

这里所述的数值范围意图包括归入所述范围内的相同的数值精度的所有子范围。例如，“1.0至10.0”的范围意图包括在所述最小值1.0与所述最大值10.0之间的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值，诸如例如2.4至7.6。这里所述的任何最大数值限度意图包括归入其中的所有下数值限度并且本说明书中所述的任何最小数值限度意图包括归入其中的所有更高数值限度。

虽然这里已经具体地描述并示出了用于形成低寄生电容源极和漏极接触件的方法的示例性实施例，但是许多修改和变化对本领域的技术人员来说将是明显的。因此，将理解的是，根据本发明的原理构造的用于形成低寄生电容源极和漏极接触件的方法可以不同于这里具体描述的那样来实施。本发明还限定在权利要求和它们的等同物中。

Claims (20)

1.一种用于制造用于具有多个鳍和源极-漏极结构的鳍式场效应晶体管器件的源极-漏极接触件的方法，所述方法包括：

将第一沟槽刻蚀至源极-漏极结构，第一沟槽在第一方向上具有第一长度；

在第一沟槽中形成第一导电层；

在第一沟槽中且在第一导电层上形成刻蚀停止层；

用第一填充材料填充第一沟槽；

在第一填充材料的第一部分之上形成掩模，掩模不在第一填充材料的第二部分之上延伸；

用各向异性刻蚀来刻蚀第一填充材料的第二部分以形成在第一方向上具有比第一长度小的第二长度的第二沟槽；以及

用第二填充材料填充第二沟槽，第二填充材料是电介质。

2.根据权利要求1所述的方法，其中，源极-漏极结构包括多个源极-漏极区，所述多个源极-漏极区中的每个与所述多个鳍中的一个鳍对应，其中，第一导电层与所述多个源极-漏极区中的每个的一部分叠置。

3.根据权利要求1所述的方法，其中，第一填充材料包括半导体作为主要成分。

4.根据权利要求3所述的方法，其中，第一填充材料包括选自于由硅、硅-锗、锗和它们的组合组成的组的半导体作为主要成分。

5.根据权利要求1所述的方法，其中，刻蚀停止层包括氧化物作为主要成分。

6.根据权利要求5所述的方法，其中，刻蚀停止层包括选自于由二氧化硅、氧化铝和它们的组合组成的组的氧化物作为主要成分。

7.根据权利要求1所述的方法，其中，第一填充材料包括钨作为主要成分。

8.根据权利要求7所述的方法，其中，刻蚀停止层包括导体作为主要成分。

9.根据权利要求1所述的方法，所述方法还包括：在用第一填充材料填充第一沟槽之后，使第一填充材料的顶表面平坦化。

10.根据权利要求1所述的方法，所述方法还包括：在用各向异性刻蚀来刻蚀第一填充材料的第二部分之后，去除掩模。

11.根据权利要求1所述的方法，其中，用各向异性刻蚀来刻蚀第一填充材料的第二部分以形成第二沟槽的步骤包括：去除在第二部分中的至少90％的第一填充材料。

12.根据权利要求1所述的方法，所述方法还包括：在用第二填充材料填充第二沟槽之后，使第二填充材料的顶表面平坦化。

13.根据权利要求1所述的方法，所述方法还包括：在用第二填充材料填充第二沟槽之后，刻蚀第一填充材料的第一部分以形成在第一方向上具有比第一长度小的第三长度的第三沟槽。

14.根据权利要求13所述的方法，所述方法还包括：在形成第三沟槽之后，用第三填充材料填充第三沟槽，第三填充材料是导体。

15.根据权利要求14所述的方法，所述方法还包括：在形成第三沟槽之后并且在用第三填充材料填充第三沟槽之前，从第三沟槽的底部去除刻蚀停止层。

16.根据权利要求14所述的方法，其中，第三填充材料包括选自于由：钨、钴和它们的组合组成的组的导体作为主要成分。

17.根据权利要求14所述的方法，所述方法还包括：在形成第三沟槽之后并且在用第三填充材料填充第三沟槽之前，在第三沟槽中形成导电衬里。

18.根据权利要求17所述的方法，其中，

导电衬里包括选自于由钛、氮化钛和它们的组合组成的组的材料作为主要成分；

第三填充材料包括选自于由钨、钴和它们的组合组成的组的材料作为主要成分。

19.一种用于制造用于具有多个鳍和源极-漏极结构的鳍式场效应晶体管器件的源极-漏极接触件的方法，所述方法包括：

将第一沟槽刻蚀至源极-漏极结构，第一沟槽在第一方向上具有第一长度；

在第一沟槽中形成第一导电层；

在第一沟槽中且在第一导电层上形成刻蚀停止层；

用第一填充材料填充第一沟槽；

在第一填充材料的第一部分之上形成掩模，掩模不在第一填充材料的第二部分之上延伸；

用各向异性刻蚀来刻蚀第一填充材料的第二部分，以形成在第一方向上具有比第一长度小的第二长度的第二沟槽；以及

用第二填充材料填充第二沟槽，第二填充材料是电介质，

其中，第一填充材料包括选自于由硅、硅-锗、锗和它们的组合组成的组的材料作为主要成分，

其中，刻蚀停止层包括选自于由二氧化硅、氧化铝和它们的组合组成的组的材料作为主要成分。

20.一种用于制造用于具有多个鳍和源极-漏极结构的鳍式场效应晶体管器件的源极-漏极接触件的方法，所述方法包括：

将第一沟槽刻蚀至源极-漏极结构，第一沟槽在第一方向上具有第一长度；

在第一沟槽中形成第一导电层，其中，第一导电层包括：选自于由硅化钛、硅化镍、硅化钴和它们的组合组成的组的材料作为主要成分，或者包含包括硅化物作为主要成分的下子层和包括导电氮化物作为主要成分的上子层的双层；

在第一沟槽中且在第一导电层上使用化学气相沉积工艺和/或物理气相沉积工艺形成导电刻蚀停止层，其中，导电刻蚀停止层包括钴作为主要成分；

在第一沟槽中使用化学气相沉积工艺和/或物理气相沉积工艺形成第一衬里；

用包括钨作为主要成分的第一填充材料填充第一沟槽；

在第一填充材料的第一部分之上形成掩模，掩模不在第一填充材料的第二部分之上延伸；

用各向异性刻蚀来刻蚀第一填充材料的第二部分以形成在第一方向上具有比第一长度小的第二长度的第二沟槽；

用第二填充材料填充第二沟槽，第二填充材料是电介质；

刻蚀第一填充材料的第一部分以形成在第一方向上具有比第一长度小的第三长度的第三沟槽；

在第三沟槽中使用化学气相沉积工艺和/或物理气相沉积工艺形成第二衬里，其中，第二衬里包括选自于由钛、氮化钛和它们的组合组成的组的材料作为主要成分；

用第三填充材料填充第三沟槽，其中，第三填充材料包括选自于由钨、钴和它们的组合组成的组的材料作为主要成分。