CN107316907A - 共面型薄膜晶体管及其制造方法 - Google Patents
共面型薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN107316907A CN107316907A CN201710491023.0A CN201710491023A CN107316907A CN 107316907 A CN107316907 A CN 107316907A CN 201710491023 A CN201710491023 A CN 201710491023A CN 107316907 A CN107316907 A CN 107316907A
- Authority
- CN
- China
- Prior art keywords
- layer
- titanium
- copper
- gate
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010936 titanium Substances 0.000 claims abstract description 87
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 87
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 85
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 79
- 229910052802 copper Inorganic materials 0.000 claims abstract description 73
- 239000010949 copper Substances 0.000 claims abstract description 73
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000010408 film Substances 0.000 claims description 29
- 229910004205 SiNX Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种共面型薄膜晶体管，包括：覆于基板上的栅极；覆于栅极上的栅极绝缘层；覆于栅极绝缘层上的源极和漏极，位于源极和漏极之间的沟道区，源极和漏极为两层结构，底层为铜层，顶层为钛层，钛层位于铜层上且部分位于沟道区侧面；沟道区内设有半导体层，钛层与半导体层接触，钛层包括钛阻挡层，钛阻挡层隔离铜层和半导体层。本发明解决了沟道区处铜层与半导体层接触的问题，避免了铜原子向半导体层扩散，从而起到隔离铜和半导体层的目的。
Description
技术领域
本发明属于薄膜晶体管技术领域，尤其涉及一种共面型薄膜晶体管及其制造方法、阵列基板、液晶面板、显示装置。
背景技术
在平板显示装置中，薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，简称TFT-LCD)具有体积小、功耗低、制造成本相对较低和低辐射等特点。
在共面型薄膜晶体管结构中，如图1所示，共面型薄膜晶体管10，包括覆于基板01上的栅极02、覆于栅极02上的栅极绝缘层03、覆于栅极绝缘层03上的源极和漏极，其中，源极和漏极均为两层结构，底层铜层041，顶层为钛层042、覆于源极和漏极上的半导体层05，其中，半导体层05为IGZO半导体层、覆于半导体层05上的绝缘层06。其中，沟道区07位于源极和漏极之间。在沟道区07处，由于铜层、钛层同时刻蚀，在沟道区处的侧面，源极和漏极会与半导体层发生接触，即，铜层041直接与半导体层05接触。而对于IGZO半导体而言，存在铜原子在IGZO薄膜的扩散问题，这个会导致TFT器件的短路，开关失效。
在这种情况下，针对铜原子的扩散问题，本发明提出一种新的共面型薄膜晶体管结构：在沟道处的侧面设置阻挡层，将铜层与半导体层隔离开来。
发明内容
本发明的目的在于提供一种解决因铜层中的铜原子在半导体层中扩散而导致薄膜晶体管器件短路的共面型薄膜液晶管。
本发明提供一种共面型薄膜晶体管，包括：栅极；源极；漏极；以及沟道区，位于源极和漏极之间；其中，所述源极和漏极均包括位于底部的铜层、以及位于所述铜层上方且部分位于所述沟道区侧面的钛层；所述沟道区内设有半导体层，所述钛层与所述半导体层接触。
优选地，所述钛层包括钛阻挡层，所述钛阻挡层设置于所述沟道区侧面，所述钛阻挡层覆盖所述铜层，且隔离所述铜层和半导体层。
优选地，所述源极的铜层和漏极的铜层之间的距离大于所述源极的钛层和漏极的钛层之间的距离。
优选地，还包括栅极绝缘层，所述栅极绝缘层的下方是所述栅极，所述栅极绝缘层的上方是所述源极、漏极和半导体层。
优选地，所述栅极绝缘层采用SiOX和SiNX组合膜层,其中，SiNX膜层位于所述栅极的上方，所述SiOX膜层位于所述SiNX膜层的上方。
优选地，所述半导体层为IGZO半导体层
本发明又提供一种阵列基板，包括纵横交错的栅极线和数据线，还包括前述的共面型薄膜晶体管，所述共面型薄膜晶体管位于所述栅极线和数据线的交叉处。
本发明又提供一种制造共面型薄膜晶体管的方法，该方法包括：
第一步：形成栅极；
第二步：形成覆于所述栅极上的栅极绝缘层；
第三步：形成覆于所述栅极绝缘层的源极和漏极，所述源极和漏极至少由金属钛形成的钛层构成，并在源极和漏极之间形成沟道区，所述钛层位于沟道区；
第四步：形成位于沟道区内的半导体层，半导体层与源极的钛层和漏极的钛层接触。
优选地，所述第三步的具体步骤为：
在栅极绝缘层上沉积由金属铜形成的铜层；
在铜层上涂布一层第一光阻层；
对第一光阻层进行曝光，光阻层上曝光的长度为a；同时对位于光阻层下方的铜层进行过刻处理，铜层刻蚀的长度为b，其中，b>a>0；
移除第一光阻层；
在铜层上沉积由金属钛形成的钛层，且钛层位于铜层的表面和侧面；
在钛层上涂布一层第二光阻层；
对第二光阻层进行曝光，光阻层上曝光的长度为a；同时对位于光阻层下方的钛层进行刻蚀处理，形成沟道区且沟道区侧面设有钛阻挡层；
移除第二光阻层；
在沟槽区溅射半导体层。
优选地，所述第二步的具体步骤为：
在栅极上覆盖SiNX膜层；
在SiNX膜层上形成SiOX膜层。
本发明在沟道区处将铜层与半导体层隔离开来，从而在后续钛层图案化过程中，将沟道区处的铜层覆盖起来，从而阻挡铜层与半导体层接触。
附图说明
图1为现有共面型薄膜晶体管的结构示意图；
图2为本发明共面型薄膜晶体管的结构示意图；
图3-图8为本发明共面型薄膜晶体管的制造方法的分解结构示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
如图2所示，本发明的共面型薄膜晶体管100，包括覆于基板1上的栅极2、覆于栅极2上的栅极绝缘层3、覆于栅极绝缘层3上的源极和漏极、形成在源极和漏极之间的沟道区7，其中，源极和漏极均为两层结构，包括位于底层的铜层41和位于顶层的钛层42，其中，钛层42位于铜层41上且部分位于沟道区7的侧面，沟道区7内设有半导体层5，半导体层5覆于源极和漏极上，钛层42与半导体层5接触。源极的铜层和漏极的铜层之间的距离大于源极的钛层和漏极的钛层之间的距离。
优选地，栅极所用金属为Mo、AL、Cu、Ti或其他金属中的单一金属或复合金属；栅极绝缘层3采用SiOX和SiNX组合膜层,在栅极上覆盖SiNX膜层，在SiNX膜层上形成SiOX膜层。其中，SiNX的防水性能优越，将SiOx置于上层能够为IGZO提供氧原子，防止SiNx中H的扩散影响。半导体层5为IGZO半导体层。
共面型薄膜晶体管100还包括覆于半导体层5上的绝缘层6，优选地，绝缘层6可采用SiOx或SiNx或二者的组合。
钛层42包括钛阻挡层8，钛阻挡层8位于沟道区7处，钛阻挡层8隔离铜层41和半导体层5，避免铜层41的铜原子扩散到半导体层5中。具体地，钛阻挡层8设置在沟道区7的侧面，能够覆盖沟道区7处的铜层41的侧面。由于钛与IGZO半导体之间的接触电阻为0.001欧姆，因此本发明选用钛作为铜层和IGZO半导体层之间的阻挡层。优选地，由于钛本来就是源极和漏极中已有的金属，因此，钛阻挡层8为钛层42的一部分，不需要额外的增加阻挡层，节省了生产成本。
铜层41采用过刻工艺，留出钛阻挡层8的位置，从而能够将钛阻挡层8沉积在铜层41的外侧，避免与半导体层5接触，
图3-图8是制造的本发明共面型薄膜晶体管的方法示意图，该方法包括：
S01：如图3所示，栅极2图案化形成，形成覆于基板1上的栅极2，具体步骤为：成膜、曝光、刻蚀。其中，栅极2所用的材料为金属Mo，AL，Cu，Ti等单一金属或复合金属。
S02：如图4所示，栅极绝缘层3成膜，形成覆于栅极2上的栅极绝缘层3。优选地，栅极绝缘层3采用SiOX和SiNX组合膜层,在栅极上覆盖SiNX膜层，在SiNX膜层上形成SiOX膜层。将防水性优越的SiNX置于下层,将SiOX置于上层，从而为IGZO半导体提供氧原子，防止SiNX中H的扩散影响。
S03：形成覆于栅极绝缘层3上的源极和漏极，源极和漏极至少由金属钛形成的钛层构成，并在源极和漏极之间形成沟道区，所述钛层位于沟道区。
优选地，源极和漏极为两层结构，底层为铜层41，顶层为钛层42。
具体步骤为：
S031：在栅极绝缘层上沉积由金属铜形成的铜层。
S032：在铜层上涂布一层第一光阻层91。
S033：对第一光阻层91进行曝光，光阻层上曝光的长度为a；同时对位于光阻层下方的铜层进行过刻处理，铜层图案化形成，铜层刻蚀的长度为b，其中，b>a>0；如图5所示，从而留出沉积钛阻挡层的空间。操作时，可以适当降低光刻胶与铜层间的密着性，从而促进铜层的过刻。
S034：移除第一光阻层91。
S035：在铜层41上沉积由金属钛形成的钛层42，且钛层位于铜层的表面和侧面。
S036：在钛层上涂布一层第二光阻层92。
S037：对第二光阻层92进行曝光，光阻层上曝光的长度为a；同时对位于光阻层下方的钛层进行刻蚀处理，钛层图案化形成，并形成沟道区7且沟道区侧面设有钛阻挡层8，如图6所示。在沟道区7的侧面沉积钛，形成铜层41和IGZO半导体层5之间的钛阻挡层8，从而覆盖沟道区7处的铜层41，使得源极和漏极的钛层42在沟道区7处之间的距离b小于源极和漏极的铜层41在沟道区7处的间隙a。操作时，可以适当提升光刻胶与钛层间的密着性，从而避免钛层的过刻。
S038：移除第二光阻层；
S04：如图7所示，IGZO成膜，在沟道区溅射半导体层，形成覆于源极和漏极上的半导体层5。半导体层5位于沟道区7内，利用沟道区7处的钛阻挡层8，避免与铜层41接触，防止铜原子扩散到半导体层中。
S05：如图8所示，形成覆于半导体层5上的绝缘层6；具体步骤为成膜、曝光、刻蚀。其中，绝缘层6的材料可采用SiOX或SiNX或二者的组合。
本发明的制造方法，其工艺共需5道光罩，其中形成铜层和形成钛层时共用同一张光罩，相对于Lift-off工艺(剥离工艺)，少了1道光罩，优化了生产工艺，节约了制造成本。
本发明基于铜与IGZO之间的扩散问题，通过在铜层图案化过程中，将沟道区处的铜进行适当的过刻，在沟道区处的侧面设置阻挡层，从而使钛覆盖沟道区处的铜。由于铜与钛之间的应力刚好匹配，复合薄膜的中和应力减少，提高了金属铜与介质薄膜间的结合力，而钛与IGZO之间的接触电阻为0.001欧姆，因此选用钛作为铜和IGZO层之间的阻挡层。并且由于钛本来就是源极和漏极中已有的金属，不需要额外的增加阻挡层。解决了铜原子向IGZO薄膜中扩散，导致TFT器件的漏电流增大，开关失效的问题，达到了避免铜原子向IGZO薄膜中扩散的技术效果。
Claims (10)
1.一种共面型薄膜晶体管，包括：
栅极(2)；
源极；
漏极；以及
沟道区(7)，位于源极和漏极之间；其中，
所述源极和漏极均包括位于底部的铜层(41)、以及位于所述铜层(41)上方且部分位于所述沟道区(7)侧面的钛层(42)；所述沟道区(7)内设有半导体层(5)，所述钛层(42)与所述半导体层(5)接触。
2.根据权利要求1所述的共面型薄膜晶体管，其特征在于，所述钛层(42)包括钛阻挡层(8)，所述钛阻挡层(8)设置于所述沟道区(7)侧面，所述钛阻挡层(8)覆盖所述铜层(41)，且隔离所述铜层(41)和半导体层(5)。
3.根据权利要求1所述的共面型薄膜晶体管，其特征在于，所述源极的铜层和漏极的铜层(41)之间的距离大于所述源极的钛层和漏极的钛层(42)之间的距离。
4.根据权利要求1所述的共面型薄膜晶体管，其特征在于，还包括栅极绝缘层(3)，所述栅极绝缘层的下方是所述栅极，所述栅极绝缘层的上方是所述源极、漏极和半导体层。
5.根据权利要求4所述的共面型薄膜晶体管，其特征在于，所述栅极绝缘层(3)采用SiOX和SiNX组合膜层,其中，SiNX膜层位于所述栅极的上方，所述SiOX膜层位于所述SiNX膜层的上方。
6.根据权利要求1所述的共面型薄膜晶体管，其特征在于，所述半导体层(5)为IGZO半导体层。
7.一种阵列基板，包括纵横交错的栅极线和数据线，其特征在于，还包括权利要求1-6中任一项所述的共面型薄膜晶体管，所述共面型薄膜晶体管位于所述栅极线和数据线的交叉处。
8.一种制造共面型薄膜晶体管的方法，该方法包括：
第一步：形成栅极(2)；
第二步：形成覆于所述栅极(2)上的栅极绝缘层(3)；
第三步：形成覆于所述栅极绝缘层(3)的源极和漏极，所述源极和漏极至少由金属钛形成的钛层构成，并在源极和漏极之间形成沟道区(7)，所述钛层位于沟道区；
第四步：形成位于沟道区内的半导体层(5)，半导体层与源极的钛层和漏极的钛层接触。
9.根据权利要求8所述的方法，其特征在于，所述第三步的具体步骤为：
在栅极绝缘层(3)上沉积由金属铜形成的铜层；
在铜层上涂布一层第一光阻层；
对第一光阻层进行曝光，光阻层上曝光的长度为a；同时对位于光阻层下方的铜层进行过刻处理，铜层刻蚀的长度为b，其中，b>a>0；
移除第一光阻层；
在铜层上沉积由金属钛形成的钛层，且钛层位于铜层的表面和侧面；
在钛层上涂布一层第二光阻层；
对第二光阻层进行曝光，光阻层上曝光的长度为a；同时对位于光阻层下方的钛层进行刻蚀处理，形成沟道区且沟道区侧面设有钛阻挡层；
移除第二光阻层。
10.根据权利要求8所述的方法，其特征在于，所述第二步的具体步骤为：
在栅极上覆盖SiNX膜层；
在SiNX膜层上形成SiOX膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710491023.0A CN107316907A (zh) | 2017-06-23 | 2017-06-23 | 共面型薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710491023.0A CN107316907A (zh) | 2017-06-23 | 2017-06-23 | 共面型薄膜晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107316907A true CN107316907A (zh) | 2017-11-03 |
Family
ID=60180728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710491023.0A Pending CN107316907A (zh) | 2017-06-23 | 2017-06-23 | 共面型薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107316907A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109616524A (zh) * | 2018-11-28 | 2019-04-12 | 南京中电熊猫平板显示科技有限公司 | 薄膜晶体管及其制造方法 |
| CN114185209A (zh) * | 2022-02-17 | 2022-03-15 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218221B1 (en) * | 1999-05-27 | 2001-04-17 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure and a method of manufacturing the same |
| CN1731562A (zh) * | 2004-08-06 | 2006-02-08 | 台湾薄膜电晶体液晶显示器产业协会 | 防止金属层扩散的tft电极结构与其制程 |
| CN101136339A (zh) * | 2007-10-09 | 2008-03-05 | 友达光电股份有限公司 | 显示元件及其制造方法 |
| JP2013214537A (ja) * | 2010-06-29 | 2013-10-17 | Hitachi Ltd | 半導体装置 |
-
2017
- 2017-06-23 CN CN201710491023.0A patent/CN107316907A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218221B1 (en) * | 1999-05-27 | 2001-04-17 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure and a method of manufacturing the same |
| CN1731562A (zh) * | 2004-08-06 | 2006-02-08 | 台湾薄膜电晶体液晶显示器产业协会 | 防止金属层扩散的tft电极结构与其制程 |
| CN101136339A (zh) * | 2007-10-09 | 2008-03-05 | 友达光电股份有限公司 | 显示元件及其制造方法 |
| JP2013214537A (ja) * | 2010-06-29 | 2013-10-17 | Hitachi Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109616524A (zh) * | 2018-11-28 | 2019-04-12 | 南京中电熊猫平板显示科技有限公司 | 薄膜晶体管及其制造方法 |
| CN114185209A (zh) * | 2022-02-17 | 2022-03-15 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板和显示装置 |
| CN114185209B (zh) * | 2022-02-17 | 2022-05-27 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101630098B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102569307B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN103715137A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104183648B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2013131380A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| WO2013127202A1 (zh) | 阵列基板的制造方法及阵列基板、显示器 | |
| WO2016061940A1 (zh) | 薄膜晶体管阵列基板及其制作方法、显示装置 | |
| CN111293153B (zh) | 一种显示面板及显示面板制程方法 | |
| KR20150004536A (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| CN101770121A (zh) | Tft-lcd阵列基板及其制造方法 | |
| WO2013181915A1 (zh) | Tft阵列基板及其制造方法和显示装置 | |
| CN102903674B (zh) | 显示面板及其制作方法 | |
| US20190051713A1 (en) | Manufacturing method of tft substrate, tft substrate, and oled display panel | |
| CN105990332B (zh) | 薄膜晶体管基板及其显示面板 | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| US9905434B2 (en) | Method for fabricating array substrate, array substrate and display device | |
| CN111627933A (zh) | 主动元件基板及其制造方法 | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
| CN107735853A (zh) | 薄膜晶体管制造方法及阵列基板 | |
| CN107316907A (zh) | 共面型薄膜晶体管及其制造方法 | |
| TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
| CN106997903A (zh) | 薄膜晶体管及其制作方法 | |
| KR20160084923A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| WO2020019557A1 (zh) | 薄膜晶体管的制作方法及薄膜晶体管 | |
| TWI459447B (zh) | 顯示面板及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171103 |
|
| RJ01 | Rejection of invention patent application after publication |