CN107111970B - 显示装置、显示装置的制造方法及电子设备 - Google Patents
显示装置、显示装置的制造方法及电子设备 Download PDFInfo
- Publication number
- CN107111970B CN107111970B CN201580059162.5A CN201580059162A CN107111970B CN 107111970 B CN107111970 B CN 107111970B CN 201580059162 A CN201580059162 A CN 201580059162A CN 107111970 B CN107111970 B CN 107111970B
- Authority
- CN
- China
- Prior art keywords
- substrate
- oxide
- layer
- display device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/842—Containers
- H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6733—Multi-gate TFTs
- H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/40—OLEDs integrated with touch screens
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Optical Filters (AREA)
- Control Of El Displays (AREA)
- Led Device Packages (AREA)
Abstract
提供一种外围电路部的工作稳定性高的显示装置。本发明的一个方式是一种显示装置包括第一衬底以及第二衬底。在第一衬底的第一面上设置有第一绝缘层。在第二衬底的第一面上设置有第二绝缘层。第一衬底的第一面与第二衬底的第一面相对。在第一绝缘层与第二绝缘层之间设置有粘合层。在第一衬底及第二衬底的边缘部附近形成有与第一衬底、第一绝缘层、粘合层、第二绝缘层、第二衬底接触的保护膜。
Description
技术领域
本发明的一个方式涉及一种显示装置、显示装置的制造方法。
注意,本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。另外,本发明的一个方式涉及一种程序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。具体而言,本说明书所公开的本发明的一个方式的技术领域的例子包括半导体装置、显示装置、发光装置、蓄电装置、存储装置、输入装置、输入/输出装置、这些装置的驱动方法或这些装置的制造方法。
注意,在本说明书等中,半导体装置是指能够利用半导体特性而工作的所有装置。除了晶体管等的半导体元件,半导体电路、运算装置或存储装置也是半导体装置的一个方式。成像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池或有机薄膜太阳能电池等)及电子设备可以包括半导体装置。
背景技术
使用薄膜晶体管的显示器广泛普及,现已成为人们生活必不可缺的。另外,这些显示器在携带用途上重要,并且在便携式终端等中也是不可缺少的。
另外,在同一衬底内设置有显示区域(像素部)和外围电路(驱动部)的显示装置广泛使用。例如,专利文献1公开了将使用氧化物半导体的晶体管用于显示区域及外围电路的技术。通过同时形成显示区域和外围电路,可以减少制造成本。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-123861号公报
显示装置被要求在目视的一侧(显示面一侧)尽可能地确保大的显示区域。
另外,使显示面一侧的边框部分变窄的需求极高。
另一方面,当扩大显示区域且使边框部分变窄时,设置于显示区域周边的驱动电路进一步位于外侧,因此有可能外围电路的晶体管特性的可靠性降低且电路工作变得不稳定。
发明内容
本发明的一个方式的目的之一是提供一种外围电路部的工作稳定性高的显示装置。
本发明的一个方式的目的之一是提供一种边框窄的显示装置。
本发明的一个方式的目的之一是提供一种轻量的显示装置。
本发明的一个方式的目的之一是提供一种高清晰的显示装置。
本发明的一个方式的目的之一是提供一种可靠性高的显示装置。
本发明的一个方式的目的之一是提供一种大面积的显示装置。
本发明的一个方式的目的之一是提供一种耗电量低的显示装置。
本发明的一个方式的目的之一是提供一种新颖的显示装置等。
本发明的一个方式的目的之一是提供一种上述显示装置的制造方法。
注意,这些目的的记载并不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。上述目的以外的目的从说明书、附图、权利要求书等的描述中看来是显而易见的,并且可以从该描述中抽取上述目的以外的目的。
本发明的一个方式是一种显示装置,包括:第一衬底;以及第二衬底。在第一衬底的第一面上设置有第一绝缘层。在第二衬底的第一面上设置有第二绝缘层。第一衬底的第一面与第二衬底的第一面相对。在第一绝缘层与第二绝缘层之间设置有粘合层。在第一衬底及第二衬底的边缘部附近形成有与第一衬底、第一绝缘层、粘合层、第二绝缘层、第二衬底接触的保护膜。
另外,在第一衬底的第一面与第二衬底的第一面之间可以设置晶体管、电容元件、显示元件、遮光层、着色层及间隔物。
另外,保护膜可以包含氧化物、氮化物或金属。
另外,作为保护膜,可以使用氧化铝、氧化铪、氧化锆、氧化钛、氧化锌、氧化铟、氧化锡、铟锡氧化物、氧化钽、氧化硅、氧化锰、氧化镍、氧化铒、氧化钴、氧化碲、钛酸钡、氮化钛、氮化钽、氮化铝、氮化钨、氮化钴、氮化锰、氮化铪、钌、铂、镍、钴、锰或铜。
另外,显示装置可以包括液晶元件。
另外,显示装置可以包括有机EL元件。
另外,可以采用使用显示装置、麦克风和扬声器的结构。
本发明的一个方式是一种显示装置的制造方法,包括如下步骤:在第一衬底的第一面上形成晶体管、电容元件、像素电极及第一绝缘层;在第二衬底的第一面上形成遮光层、着色层、绝缘层、间隔物及第二绝缘层;以密封晶体管、电容元件及液晶的方式将第一衬底与第二衬底由粘合层粘合;以及在第一衬底及第二衬底的边缘部附近设置与第一衬底、第一绝缘层、粘合层、第二绝缘层及第二衬底接触的保护膜。
本发明的一个方式是一种显示装置的制造方法,包括如下步骤:在第一衬底的第一面上形成晶体管、电容元件、像素电极及第一绝缘层;在第二衬底的第一面上形成遮光层、着色层、绝缘层、间隔物及第二绝缘层;以密封晶体管、电容元件及显示元件的方式将第一衬底与第二衬底由粘合层粘合;通过对第二衬底进行第一切削处理形成槽部;在槽部、第一衬底及第二衬底的边缘部附近形成与第一衬底、第一绝缘层、粘合层、第二绝缘层及第二衬底接触的保护膜;以及对第一衬底进行第二切削处理,由此可以制造多个显示装置。
另外,保护膜可以利用ALD(Atomic Layer Deposition:原子层沉积)法形成。
另外,利用ALD法,可以使用如下材料形成保护膜:氧化铝、氧化铪、氧化锆、氧化钛、氧化锌、氧化铟、氧化锡、铟锡氧化物、氧化钽、氧化硅、氧化锰、氧化镍、氧化铒、氧化钴、氧化碲、钛酸钡、氮化钛、氮化钽、氮化铝、氮化钨、氮化钴、氮化锰、氮化铪、钌、铂、镍、钴、锰或铜。
注意,在以下所示的实施方式的记载及附图中示出本发明的其他方式。
本发明的一个方式可以提供一种外围电路部的工作稳定性高的显示装置。
本发明的另一个方式可以提供一种边框窄的显示装置。
本发明的另一个方式可以提供一种轻量的显示装置。
本发明的另一个方式可以提供一种高清晰的显示装置。
本发明的另一个方式可以提供一种可靠性高的显示装置。
本发明的另一个方式可以提供一种大面积的显示装置。
本发明的另一个方式可以提供一种耗电量低的显示装置。
本发明的另一个方式可以提供一种新颖的显示装置等。
另外,可以提供一种上述显示装置的制造方法。
注意,这些效果的记载并不妨碍其他效果的存在。此外,本发明的一个方式并不需要具有所有上述效果。上述效果以外的效果从说明书、附图、权利要求书等的描述中看来是显而易见的,并且可以从该描述中抽取上述效果以外的效果。
附图说明
图1A至图1C是说明本发明的一个方式的显示装置的俯视图及截面图;
图2A及图2B是说明本发明的一个方式的显示装置的截面图;
图3A至图3C是说明本发明的一个方式的显示装置的制造方法的截面图;
图4A至图4D是说明本发明的一个方式的显示装置的制造方法的截面图;
图5A至图5D是说明成膜原理的截面示意图;
图6A及图6B是成膜装置的截面示意图及包含相当于一个成膜装置的处理室的制造装置的顶面示意图;
图7A及图7B是成膜装置的截面示意图;
图8A及图8B是说明本发明的一个方式的显示装置的俯视图及截面图;
图9是说明本发明的一个方式的显示装置的截面图;
图10是说明本发明的一个方式的显示装置的截面图;
图11是说明本发明的一个方式的显示装置的截面图;
图12是说明本发明的一个方式的显示装置的截面图;
图13是说明本发明的一个方式的显示装置的截面图;
图14是说明本发明的一个方式的显示装置的截面图;
图15是说明本发明的一个方式的显示装置的截面图;
图16A至图16D是说明本发明的一个方式的输入装置的俯视图;
图17A至图17D是说明本发明的一个方式的输入装置的俯视图;
图18A至图18C是说明本发明的一个方式的输入装置的俯视图;
图19A至图19F是说明本发明的一个方式的输入装置的俯视图;
图20A及图20B是说明本发明的一个方式的输入装置的电路图;
图21A及图21B是说明本发明的一个方式的输入装置的电路图;
图22是说明本发明的一个方式的显示装置的截面图;
图23是说明本发明的一个方式的显示装置的截面图;
图24是说明本发明的一个方式的显示装置的截面图;
图25是说明本发明的一个方式的显示装置的俯视图;
图26A及图26B是说明本发明的一个方式的晶体管的截面图;
图27A及图27B是说明本发明的一个方式的晶体管的截面图;
图28A至图28C是说明本发明的一个方式的晶体管的俯视图及截面图;
图29A至图29C是说明本发明的一个方式的显示装置的俯视图及电路图;
图30A至图30D是CAAC-OS的截面中的Cs校正高分辨率TEM图像以及CAAC-OS的截面示意图;
图31A至图31D是CAAC-OS的平面的Cs校正高分辨率TEM图像;
图32A至图32C是说明通过XRD得到的CAAC-OS以及单晶氧化物半导体的结构分析的图;
图33A及图33B是示出CAAC-OS的电子衍射图案的图;
图34是示出电子照射所引起的In-Ga-Zn氧化物的结晶部的变化的图;
图35A及图35B是说明CAAC-OS以及nc-OS的成膜模型的示意图;
图36A至图36C是说明InGaZnO4的结晶及颗粒的图;
图37A至图37D是说明CAAC-OS的成膜模型的示意图;
图38A至图38F是示出本发明的一个方式的电子设备的图;
图39A至图39D是示出本发明的一个方式的电子设备的图。
具体实施方式
参照附图对实施方式进行详细说明。注意,本发明不限定于以下说明,而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此,本发明不应该被解释为仅限定于以下的实施方式所记载的内容中。注意,在以下说明的本发明结构中,在不同的附图中使用相同的参照符号来表示相同的部分或具有相同功能的部分,而不进行反复说明。
<关于说明附图的记载的附记>
在本说明书中,为了方便起见,使用“上”“下”等表示配置的词句以参照附图说明构成要素的位置关系。另外,构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于本说明书中所说明的词句,根据情况可以适当地更换词句。
“上”或“下”这样的词句不限定于构成要素的位置关系为“正上”或“正下”且直接与其他构成要素接触的情况。例如,“绝缘层A上的电极B”的表述,则不一定必须在绝缘层A上直接接触地形成有电极B,也可以表示在绝缘层A与电极B之间设置有其他构成要素的情况。
在本说明书中,“平行”是指两条直线所形成的角度-10°以上且10°以下的状态,因此,也包括该角度-5°以上且5°以下的情况。“大致平行”是指两条直线所形成的角度为以上-30°以上且30°以下的状态。“垂直”是指两条直线所形成的角度80°以上且100°以下的状态,因此,也包括该角度85°以上且95°以下的情况。“大致垂直”是指两条直线所形成的角度60°以上且120°以下的状态。
另外,在本说明书中,六方晶系包括三方晶系和菱方晶系。
为了便于说明,在附图中,任意决定大小、层的厚度或区域。因此,大小、层的厚度或区域并不局限于表示的尺寸。附图是为了明确起见而示意性地示出的,而本发明的实施方式不局限于附图所示的形状或数值。
在俯视图(也称为平面图、布局图)或透视图等的附图中,为了明确起见,有时省略部分构成要素。
<关于可更换的记载的附记>
在本说明书等中,当说明晶体管的连接关系时,表达为“源极和漏极中的一个”(或者第一电极或第一端子)或“源极和漏极中的另一个”(或者第二电极或第二端子)。这是因为晶体管的源极和漏极根据晶体管的结构或工作条件等而可互换的缘故。注意,根据情况可以将晶体管的源极和漏极适当地换称为源极(漏极)端子或源极(漏极)电极等。
注意,在本说明书等中,“电极”或“布线”这样的词句不局限于其构成要素的功能。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”这样的词句还表示多个“电极”及“布线”的组合被形成为一体的情况等。
在本说明书等中,晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区或漏电极)与源极(源极端子、源区或源电极)之间具有沟道区域,并且电流能够流过漏极、沟道区域以及源极。
在此,因为源极和漏极根据晶体管的结构或工作条件等而调换,所以很难规定哪个是源极哪个是漏极。因此,有时不将用作源极的部分或部分称为源极或漏极,而将源极和漏极中的一个称为第一电极并将源极和漏极中的另一个称为第二电极。
在本说明书中,“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附记的,而不是用于在数目方面上进行限制的。
另外,在本说明书等中,在显示面板的衬底上安装有例如FPC(Flexible PrintedCircuits:柔性印刷电路)或TCP(Tape Carrier Package:带载封装)等的装置或在衬底上以COG(Chip On Glass:玻璃覆晶封装)方式直接安装有IC(集成电路)的装置有时被称为显示装置。
在本说明书等中,根据情形或状况,可以互相调换“膜”和“层”的词句。例如,有时可以将“导电层”换称为“导电膜”。此外,有时可以将“绝缘膜”换称为“绝缘层”。
<关于词句的定义的附记>
下面,对在上述实施方式中没有提及的词句的定义进行说明。
《关于连接》
在本说明书中,“A与B彼此连接”除了包括A与B直接连接的情况以外,还包括A与B电连接的情况。在此,“A与B电连接”是指当在A与B之间存在具有某种电作用的对象物时,能够在A和B之间进行电信号的授受。
注意,这些表达方法只是一个例子而已,不局限于上述表达方法。在此,X、Y、Z1及Z2表示对象物(例如,装置、元件、电路、布线、电极、端子、导电膜和层)。
注意,在一个实施方式中说明的内容(或者其一部分)可以应用于、组合于或者替换成在该实施方式中说明的其他内容(或者其一部分)和/或在其他的一个或多个实施方式中说明的内容(或者其一部分)。
注意,在实施方式中描述的内容是指在各实施方式中参照各种附图说明的内容或在说明书的文章中记载的内容。
另外,通过在一个实施方式中示出的附图(或者其一部分)与该附图的其他部分、在该实施方式中示出的其他附图(或者其一部分)和/或在一个或多个其他实施方式中示出的附图(或者其一部分)组合,可以构成更多附图。
实施方式1
在本实施方式中,说明显示面板的结构例子。
《保护膜对衬底表面部及侧面部的保护》
图1A示出显示装置的俯视图。在图1A中,显示装置10可以使用显示区域21、设有外围电路22的显示面板20、FPC42来构成。在本发明的一个方式中,可以将保护膜23在显示面板20上形成得均匀。例如,保护膜23优选利用原子层沉积(ALD:Atomic Layer Deposition)法形成。另外,作为保护膜23等保护膜,例如具有保护显示元件或晶体管的功能。并且,保护膜23等保护膜有时例如也具有其他功能。因此,有时将保护膜23等保护膜简单地称为膜。例如,有时将保护膜23等保护膜称为第一膜、第二膜等。
图1B示出显示面板20的边缘部的截面图。显示面板20在设置有晶体管、电容元件、显示元件等的显示面板20的边缘部包括衬底100、衬底300、绝缘层130、绝缘层131、绝缘层170、绝缘层180、遮光层18、绝缘层330、间隔物240,并且显示面板20被保护膜23覆盖。
《利用ALD法在显示面板上形成保护膜的方法》
图3A、图3B及图3C示出利用ALD法在显示面板20上形成保护膜的方法。
在衬底100上形成晶体管、电容元件、显示元件的一部分等,由此形成区域11。另外,在衬底300上形成遮光层18、绝缘层330、着色层、显示元件的一部分等,由此形成区域12(参照图3A)。
接着,使衬底100的区域11与衬底300的区域12相对,使用粘合层370将衬底100与衬底300粘合,由此可以形成显示面板20(参照图3B)。
可以利用ALD法在显示面板20上形成保护膜23(参照图3C)。另外,通过遮蔽与FPC42的连接部,可以防止保护膜23形成在该连接部上。
ALD法可以在形成有保护膜的表面上极均匀地进行成膜。通过利用ALD法,例如可以形成氧化铝、氧化铪、氧化锆、氧化钛、氧化锌、氧化铟、氧化锡、铟锡氧化物(ITO)、氧化钽、氧化硅、氧化锰、氧化镍、氧化铒、氧化钴、氧化碲、钛酸钡、氮化钛、氮化钽、氮化铝、氮化钨、氮化钴、氮化锰、氮化铪等作为保护膜。另外,保护膜不局限于绝缘膜,也可以是导电膜。例如,可以使用钌、铂、镍、钴、锰、铜等形成。
另外,优选遮蔽与FPC42等电连接的部分以使该部分不被形成保护膜。作为遮蔽的方法,可以使用有机膜、无机膜、金属等。例如,可以使用氧化物绝缘膜如氧化硅、氧氮化硅、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等、氮化物绝缘膜如氮化硅、氮化铝等、有机材料如光致抗蚀剂、聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等。当将这些膜用作掩模时,优选在形成保护膜后去除该掩模。
另外,可以在ALD法中用金属掩模遮蔽由被形成保护膜的区域。该金属掩模可以使用选自铁、铬、镍、钴、钨、钼、铝、铜、钽、钛中的金属元素、包含上述金属元素的合金或组合上述金属元素的合金等形成。金属掩模可以与显示面板接近,也可以与显示面板接触。
利用ALD法形成的膜极均匀而且致密。通过在显示面板的侧面部利用ALD法形成保护膜23,可以抑制水分等外部成分的进入。其结果是,可以抑制晶体管特性的变动,并使外围电路的工作稳定。另外,可以实现窄边框化,扩大像素区域,并且使显示装置高清晰化。
另外,通过使用保护膜23,即使将外围电路22端部与显示面板20端部的距离A-A3变窄,阻隔性也高,从而晶体管特性稳定,也就是说外围电路的工作稳定,因此可以使显示面板的边框变窄。例如,可以使从外围电路22到显示面板20端部(面板的加工切断部)的距离为300μm以下,优选为200μm以下。另外,显示面板20端部的结构也可以为图1C所示那样的没有凹凸的形状。
《形成保护膜的其他结构例子》
图2A及图2B示出图1B的其他结构例子。保护膜23的成膜区域可以通过进行遮蔽来控制。在这种情况下,既可以如图2A所示那样将保护膜23少量地设置在背面一侧(区域13),又可以如图2B那样不在背面一侧(区域14)形成保护膜23。
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。
实施方式2
在本实施方式中,说明制造多个实施方式1所说明的显示面板的方法。
图4A、图4B、图4C及图4D示出显示面板20的制造方法。在图4A至图4D中,作为显示元件示出液晶元件80和粘合层370,作为显示面板,可以将在衬底100上具有像素、晶体管、电容元件等的元件衬底与在衬底300上具有遮光层、着色层等的对置衬底以密封液晶的方式粘合来使用。注意,省略与图3A至图3C所示的制造方法同样的部分。
在具有多个显示面板20的结构中(参照图4A),通过切断衬底300(上侧),可以形成槽部30(参照图4B)。在形成槽部30后,利用ALD法从上侧形成保护膜23(参照图4C),最后通过切断衬底100一侧,可以制造多个显示面板(参照图4D)。在这种情况下,可以防止保护膜23形成在衬底100的背面(没有设置液晶元件80的一侧)。
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。
实施方式3
《成膜方法的说明》
下面,说明可用于本发明的一个方式的半导体层、绝缘层、导电层等的成膜的成膜装置。
《CVD和ALD》
现有的利用CVD法的成膜装置在进行成膜时将用于反应的源气体(前体(precursor))同时供应到处理室。在利用ALD法的成膜装置中,将用于反应的前体依次引入处理室,并且,按该顺序反复地引入气体。例如,通过切换各开关阀(也称为高速阀)来将两种以上的前体依次供应到处理室内。在引入第一前体之后引入惰性气体(氩或氮等)等,以便防止多种前体混合,然后引入第二前体。另外,也可以利用真空抽气将第一前体排出来代替引入惰性气体,然后引入第二前体。图5A至图5D示出ALD法的成膜过程。第一前体601附着到衬底表面(参照图5A),形成第一单层(参照图5B),之后引入的第二前体602与该第一单层起反应(参照图5C),由此第二单层层叠在第一单层上而形成薄膜(参照图5D)。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止,可以形成台阶覆盖性良好的薄膜。由于薄膜的厚度可以根据按顺序反复引入气体的次数来进行调节,所以ALD法可以准确地调节膜厚度。
ALD法有使用热的ALD法(热ALD法)及使用等离子体的ALD法(等离子体ALD法)。在热ALD法中,利用热能量使前体互相起反应,在等离子体ALD法中,在自由基的状态下使前体互相起反应。
通过利用ALD法,可以准确地形成极薄的膜。另外,对具有凹凸的面的表面覆盖率及膜密度高。
另外,在采用热ALD法时不会发生等离子体损伤。
《等离子体ALD》
另外,在采用等离子体ALD法时可以以比采用热ALD法时低的温度进行成膜。例如,等离子体ALD法即使在100℃以下也能够进行成膜而不降低成膜速度。另外,在等离子体ALD法中,可以利用等离子体形成氮自由基,因此除了氧化物以外还可以进行氮化物的成膜。
另外,当将发光元件(有机EL元件等)用于显示元件时,若加工温度高,则有可能促进发光元件的劣化。在此,通过利用等离子体ALD法,可以降低加工温度,因此可以抑制发光元件的劣化。
另外,当采用等离子体ALD时,为了使自由基种生成,使用ICP(InductivelyCoupled Plasma:电感耦合等离子体)。由此可以在离开衬底的位置上使等离子体生成,从而抑制等离子体损伤。
如上述那样,通过利用等离子体ALD法,与其他成膜方法相比,可以降低加工温度,并且提高表面的覆盖率,由此可以在制造显示面板后在衬底的侧面部形成保护膜。由此可以抑制水从外部进入。因此,在面板的端部外围电路的驱动工作的可靠性得到提高(晶体管特性的可靠性得到提高),所以即使边框窄,也可以实现稳定的工作。
《ALD装置的说明》
图6A示出利用ALD法的成膜装置的一个例子。利用ALD法的成膜装置包括:成膜室(处理室1701);原料供应部1711a、1711b;用作流量控制器的高速阀1712a、1712b;原料导入口1713a、1713b;原料排出口1714;排气单元1715。设置在处理室1701内的原料导入口1713a、1713b通过供应管或阀分别连接到原料供应部1711a、1711b。原料排出口1714通过排出管、阀或压力调节器连接到排气单元1715。
处理室内部设置有具备加热器的衬底支架1716,将形成有膜的衬底1700配置在该衬底支架上。
在原料供应部1711a、1711b中,利用汽化器或加热单元等由固态或液态的原料形成前体。或者,原料供应部1711a、1711b也可以供应前体。
虽然示出设置有两个原料供应部1711a、1711b的一个例子,但是不局限于此,也可以设置三个以上的原料供应部。另外,高速阀1712a、1712b可以按时间准确地进行控制,以供应前体和惰性气体。高速阀1712a、1712b为前体的流量控制器,并且也可以被称为惰性气体的流量控制器。
在图6A所示的成膜装置中,经过如下步骤将薄膜形成在衬底1700的表面上:将衬底1700设置在衬底支架1716上,使处理室1701处于密闭状态,然后使用加热器对衬底支架1716进行加热来将衬底1700加热至所希望的温度(例如,100℃以上或150℃以上),反复地进行前体的供应、利用排气单元1715的排气、惰性气体的供应以及利用排气单元1715的排气。
在图6A所示的成膜装置中,通过适当地选择用于原料供应部1711a、1711b的原料(挥发性有机金属化合物等),可以形成包含含有铪、铝、钽和锆等中的一种以上的元素的氧化物(也包括复合氧化物)的绝缘层。具体而言,可以形成使用氧化铪的绝缘层、使用氧化铝的绝缘层、使用硅酸铪的绝缘层或使用硅酸铝的绝缘层。此外,通过适当地选择用于原料供应部1711a、1711b的原料(挥发性有机金属化合物等),也可以形成钨层或钛层等金属层、氮化钛层等氮化物层等的薄膜。
例如,当使用利用ALD法的成膜装置形成氧化铪层时,使用如下两种气体:通过使包含溶剂和铪前体化合物的液体(铪醇盐,四二甲基酰胺铪(TDMAH)等铪酰胺)气化而得到的前体;以及用作氧化剂的臭氧(O3)。此时,从原料供应部1711a供应的第一前体为TDMAH,从原料供应部1711b供应的第二前体为臭氧。注意,四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。另外,作为其它材料有四(乙基甲基酰胺)铪等。注意,氮具有使电荷俘获能级消失的功能。因此,当前体含有氮时,可以形成电荷俘获能级密度低的氧化铪。
例如,当使用利用ALD法的成膜装置形成氧化铝层时,使用如下两种气体:通过使包含溶剂和铝前体化合物的液体(三甲基铝(TMA)等)气化而得到的前体;以及用作氧化剂的H2O。此时,从原料供应部1711a供应的第一前体为TMA,从原料供应部1711b供应的第二前体为H2O。注意,三甲基铝的化学式为Al(CH3)3。另外,作为其它材料液有三(二甲基酰胺)铝、三异丁基铝、铝三(2,2,6,6-四甲基-3,5-庚二酮)等。
《多室成膜装置》
图6B示出具备至少一个图6A所示的成膜装置的多室制造装置的一个例子。
在图6B所示的制造装置中,可以以不接触于大气的方式连续地形成叠层膜,由此实现杂质混入的防止及处理量的提高。
图6B所示的制造装置至少包括装载室1702、传送室1720、预处理室1703、作为成膜室的处理室1701、卸载室1706。在制造装置的处理室(也包括装载室、传送室、成膜室、卸载室等)中,为了防止水分的附着等,优选充填具有调整了的露点的惰性气体(氮气体等),更优选保持减压状态。
另外,处理室1704、处理室1705也可以是与处理室1701同样的利用ALD法的成膜装置,还可以是利用等离子体CVD、溅射法或有机金属化学气相沉积(MOCVD:Metal OrganicChemical Vapor Deposition)法的成膜装置。
例如,以下示出在将处理室1704作为利用等离子体CVD法的成膜装置且将处理室1705作为利用MOCVD法的成膜装置的情况下形成叠层膜的例子。
图6B示出传送室1720的俯视图为六角形的例子,但是根据叠层膜的层数也可以采用具有六个以上的角的多角形的顶面形状且连接更多处理室的制造装置。在图6B中,衬底的顶面形状为矩形,但是对衬底的顶面形状没有特别的限制。另外,虽然图6B示出单片式(single wafer type)成膜装置的例子,但是也可以采用同时形成多个衬底的成批式(batch-type)成膜装置。
《大面积的ALD成膜装置》
另外,通过利用等离子体ALD法也可以对大面积的衬底进行成膜。图7A及图7B示出ALD成膜装置的其他结构的示意图。可以将被等离子体化的气体(前体)从导入口810导入处理室820内,并从上下方向利用ALD法对衬底800进行成膜。另外,作为成膜方法,既可以如图7A所示那样将衬底固定在处理室内进行成膜,又可以如图7B所示那样以串列方式(in-linemethod)传送衬底来进行成膜。通过利用等离子体ALD法,可以以高生产量大面积地进行成膜。
实施方式4
在本实施方式中,参照附图对实施方式1及实施方式2所说明的显示装置进行详细说明。
图8A及图8B是显示装置的俯视图及截面图的一个例子。图8A示出包括显示面板20、显示区域21、外围电路22及FPC42的典型的结构。
图8B示出沿着图8A中的点划线A-A’、B-B’、C-C’及D-D’的截面图。
《液晶面板》
如图8B所示那样,作为包括于显示装置的显示面板,可以使用液晶面板。在图8B所示的显示装置中,作为显示元件包括液晶元件80。另外,显示装置还包括偏振片103、偏振片303及背光源104,它们分别由粘合层373、374、375粘合。另外,在比偏振片303更近于目视的一侧的位置设置有保护衬底302,保护衬底302由粘合层376粘合。
《衬底100》
虽然对衬底100的材料等没有特别的限制,但至少需要能够承受后面的加热处理的耐热性。该材料优选具有高透光性。
可以将有机材料、无机材料或有机材料和无机材料等的复合材料等用于衬底100。例如,可以将玻璃、陶瓷、金属等无机材料用于衬底100。
具体而言,可以将无碱玻璃、钠钙玻璃、钾钙玻璃或水晶玻璃等用于衬底100。具体而言,可以将无机氧化物膜、无机氮化物膜或无机氧氮化物膜等用于衬底100。例如,可以将氧化硅、氮化硅、氧氮化硅、氧化铝、不锈钢或铝等用于衬底100。
另外,可以将单层材料或层叠有多个层的叠层材料用于衬底100。例如,也可以将层叠有基材与防止包含在基材中的杂质扩散的绝缘膜等的材料用于衬底100。具体而言,可以将层叠有玻璃与防止包含在玻璃中的杂质扩散的选自氧化硅层、氮化硅层或氧氮化硅层等中的一种或多种的膜的叠层材料应用于衬底100。或者,可以将层叠有树脂与防止透过树脂的杂质的扩散的氧化硅膜、氮化硅膜或氧氮化硅膜等的叠层材料应用于衬底100。
注意,可被用作上述衬底100的衬底也可被用作衬底300。
《晶体管50、52》
晶体管50可以使用导电层120、绝缘层130、绝缘层131、半导体层140、导电层150、导电层160、绝缘层170、绝缘层180形成。晶体管52也可以包含同样的构成要素。
《绝缘层110》
注意,具有基底膜的功能的绝缘层110使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化镓、氧化铪、氧化钇、氧化铝、氧氮化铝等形成。另外,通过将氮化硅、氧化镓、氧化铪、氧化钇、氧化铝等用于绝缘层110,可以抑制碱金属、水、氢等杂质从衬底100扩散到半导体层140中。绝缘层110形成于衬底100上。绝缘层110并不需要设置。
《导电层120》
具有栅电极的功能的导电层120使用选自铝、铬、铜、钽、钛、钼、镍、铁、钴、钨中的金属元素、以上述金属元素为成分的合金或组合上述金属元素的合金等形成。另外,也可以使用选自锰和锆中的任一种或多种的金属元素形成。此外,导电层120可以具有单层结构或者两层以上的叠层结构。例如,有包含硅的铝膜的单层结构、包含锰的铜膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、在包含锰的铜膜上层叠铜膜的两层结构、依次层叠钛膜、铝膜及钛膜的三层结构、依次层叠包含锰的铜膜、铜膜及包含锰的铜膜的三层结构等。此外,也可以使用包含铝及选自钛、钽、钨、钼、铬、钕和钪中的一种或多种而成的合金膜或氮化膜。
《绝缘层130》
绝缘层130具有栅极绝缘膜的功能。绝缘层130例如可以使用包含氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽中的一种以上的绝缘膜形成。绝缘层130也可以是上述材料的叠层体。另外,绝缘层130也可以包含镧(La)、氮或锆(Zr)作为杂质。
《绝缘层131》
另外,栅极绝缘膜可以为绝缘层130与绝缘层131的叠层体。绝缘层131例如可以使用包含氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪和氧化钽中的一种以上的绝缘膜形成。绝缘层131也可以是上述材料的叠层体。另外,绝缘层131也可以包含镧(La)、氮、锆(Zr)等作为杂质。使用绝缘层131可以防止氢、水等从外部进入半导体层140。
《半导体层140》
半导体层140使用至少包含In或Zn的金属氧化物形成。半导体层140的顶面的面积优选与导电层120的顶面的面积相同或比导电层120的顶面的面积小。
《氧化物半导体》
作为用作上述半导体层140的氧化物半导体,例如可以使用In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物、In-Ga类氧化物。
注意,在此,In-Ga-Zn类氧化物是指作为主要成分包含In、Ga和Zn的氧化物,对In、Ga和Zn的比率没有限制。此外,也可以包含In、Ga、Zn以外的金属元素。
另外,在半导体层140使用In-M-Zn氧化物形成的情况下,In和M之和为100atomic%时的In和M的原子个数比优选为如下:In高于25atomic%,并且M低于75atomic%,更优选为如下:In高于34atomic%,并且M低于66atomic%。
半导体层140的能隙为2eV以上,优选为2.5eV以上,更优选为3eV以上。如此,通过使用能隙较宽的氧化物半导体,能够降低晶体管50的关态电流(off-state current)。
半导体层140的厚度优选为3nm以上且200nm以下,更优选为3nm以上且100nm以下,进一步优选为3nm以上且50nm以下。
当使用In-M-Zn氧化物(M为Al、Ga、Y、Zr、La、Ce或Nd)形成半导体层140时,用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In≥M及Zn≥M。这种溅射靶材的金属元素的原子个数比优选为In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1。另外,所形成的半导体层140的金属元素的原子个数比各自包括上述溅射靶材中包含的金属元素的原子个数比的±40%的变动作为误差。通过使用包含In-Ga-Zn氧化物的靶材,优选为包含In-Ga-Zn氧化物的多晶靶材,可以形成后面说明的CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)膜及微晶氧化物半导体膜。
半导体层140所含有的氢与键合于金属原子的氧起反应而生成水,与此同时在发生氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。当氢进入该氧缺陷时,有时会生成作为载流子的电子。另外,有时氢的一部分和键合于金属原子的氧发生键合,这导致生成作为载流子的电子。因此,具有含有氢的氧化物半导体的晶体管容易具有常开启特性。
由此,优选尽可能地减少半导体层140中的氧缺陷及氢。具体而言,在半导体层140中,通过二次离子质谱法(SIMS:Secondary Ion Mass Spectrometry)得到的氢浓度为5×1019atoms/cm3以下,优选为1×1019atoms/cm3以下,更优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,更优选为5×1017atoms/cm3以下,进一步优选为1×1016atoms/cm3以下。其结果是,晶体管50具有正的阈值电压(也称为常关闭特性)。
另外,当半导体层140包含第14族元素之一的硅或碳时,半导体层140中的氧缺陷增加,会使得半导体层140变为n型。因此,将半导体层140中的硅或碳的浓度(通过二次离子质谱分析法得到的浓度)设定为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。其结果是,晶体管50具有正的阈值电压(也称为常关闭特性)。
另外,在半导体层140中,将通过二次离子质谱分析法得到的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。碱金属及碱土金属在与氧化物半导体键合时有时会生成载流子,而使晶体管的关态电流增大。因此,优选降低半导体层140的碱金属或碱土金属的浓度。其结果是,晶体管50具有正的阈值电压(也称为常关闭特性)。
另外,当在半导体层140中含有氮时,生成作为载流子的电子,并且载流子密度增加,从而容易使半导体层140具有n型。其结果是,晶体管容易具有常开启特性。因此,在半导体层140中,优选尽可能地减少氮,例如,通过二次离子质谱分析法得到的氮浓度优选为5×1018atoms/cm3以下。
通过减少半导体层140中的杂质,能够降低半导体层140的载流子密度。因此,半导体层140的载流子密度为1×1015个/cm3以下,优选为1×1013个/cm3以下,更优选小于8×1011个/cm3,进一步优选小于1×1011个/cm3,最优选小于1×1010个/cm3,并且为1×10-9个/cm3以上。
通过将杂质浓度低且缺陷态密度低的氧化物半导体用于半导体层140,可以使晶体管具有更优良的电特性。在此,将杂质浓度较低且缺陷态密度较低(氧缺陷少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为高纯度本征或实质上高纯度本征的氧化物半导体的载流子发生源较少,所以有时可以降低载流子密度。由此,沟道区域形成在使用该氧化物半导体形成的半导体层140中的晶体管容易具有正的阈值电压(也称为常关闭特性)。此外,高纯度本征或实质上高纯度本征的氧化物半导体具有较低的缺陷态密度,因此有时其陷阱态密度也变低。此外,包括包含高纯度本征或实质上高纯度本征的氧化物半导体的半导体层140的晶体管具有极小的关态电流,在源电极与漏电极间的电压(漏极电压)在1V至10V的范围内时,关态电流可以为半导体参数分析仪的测量极限以下,即1×10-13A以下,从而能够进一步抑制特性的变动。
在将氧化物半导体用于半导体层140的晶体管50中,例如,当将其源极与漏极之间的电压设定为0.1V、5V或10V左右时,可以使以晶体管的沟道宽度标准化的关态电流降低到几yA/μm至几zA/μm。
当将关闭状态下的泄漏电流极小的晶体管用作与显示元件(例如液晶元件80)连接的晶体管50时,可以延长用来保持图像信号的时间。例如,在图像信号的写入频率为11.6μHz(1天1次)以上且低于0.1Hz(1秒0.1次),优选为0.28mHz(1小时1次)以上且低于1Hz(1秒1次)时,也可以保持图像。由此,可以降低图像信号的写入频率。其结果是,可以减少显示面板20的耗电量。当然,图像信号的写入频率也可以为1Hz以上,优选为30Hz(1秒30次)以上,更优选为60Hz(1秒60次)以上且低于960Hz(1秒960次)。
鉴于上述理由,通过使用包括氧化物半导体的晶体管,可以制造高可靠性及低耗电量的显示面板。
在包括氧化物半导体的晶体管中,可以利用溅射法、MOCVD法、PLD(脉冲激光沉积:Pulsed Laser Deposition)法等形成半导体层140。在利用溅射法进行成膜时,可以将其用于大面积的显示装置。
另外,可以使用包含硅或硅锗的半导体层代替半导体层140。包含硅或硅锗的半导体层可以适当地具有非晶结构、多晶结构或单晶结构。
《绝缘层170》
绝缘层170具有保护晶体管的沟道区域的功能。绝缘层170使用氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等的氧化物绝缘膜、氮化硅、氮化铝等的氮化物绝缘膜形成。绝缘层170可以采用单层结构或叠层结构。
另外,绝缘层170优选使用包含超过化学计量组成的氧的氧化物绝缘膜形成。由于包含超过化学计量组成的氧的氧化物绝缘膜被加热,所以释放一部分的氧。包含超过化学计量组成的氧的氧化物绝缘膜是在进行加热处理以使膜表面温度为100℃以上且700℃以下或100℃以上且500℃以下的TDS(Thermal Desorption Spectroscopy:热脱附谱)分析中,氧原子脱离量为1.0×1018atoms/cm3以上,优选为3.0×1020atoms/cm3以上的氧化物绝缘膜。通过加热处理能够将包含在绝缘层170中的氧移动到半导体层140,由此能够减少半导体层140的氧缺陷量。
《绝缘层180》
通过作为绝缘层180设置具有阻挡氧、氢、水等的效果的绝缘膜,能够防止氧从半导体层140扩散到外部,并能够防止氢、水等从外部进入半导体层140。例如,绝缘层180可以使用包含氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪及氧化钽中的一种以上的绝缘膜形成。另外,绝缘层180也可以是上述材料中的任一个的叠层体。另外,绝缘层180也可以包含镧(La)、氮、锆(Zr)等作为杂质。
《电容元件61、63》
电容元件61包括导电层400、绝缘层180、导电层190。导电层400具有电容元件61的一个电极的功能。导电层190具有电容元件61的另一个电极的功能。在导电层400与导电层190之间设置有绝缘层180。电容元件63也可以具有与电容元件61同样的结构。
《导电层400》
另外,通过晶体管50包括半导体层140中的氧化物半导体,可以在绝缘层130上以与半导体层140相同的材料形成导电层400。在这种情况下,对与半导体层140同时形成的膜进行加工来形成导电层400。因此,导电层400包含与半导体层140同样的元素。另外,与半导体层140具有同样的结晶结构或不同的结晶结构。另外,通过使与半导体层140同时形成的膜包含杂质或氧缺陷,能够对其赋予导电性,由此成为导电层400。作为包含在导电层400中的杂质的典型例子,有稀有气体、氢、硼、氮、氟、铝及磷。作为稀有气体的典型例子,有氦、氖、氩、氪及氙。注意,虽然示出导电层400具有导电性作为例子,但是本发明的一个方式并不局限于此。根据情形或状况,导电层400并不一定需要具有导电性。也就是说,导电层400也可以具有与半导体层140同样的特性。
如上所述,半导体层140及导电层400虽然都形成在绝缘层130上,但杂质浓度不同。具体而言,导电层400的杂质浓度高于半导体层140。例如,在半导体层140中,通过二次离子质谱分析法得到的氢浓度为5×1019atoms/cm3以下,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下,更进一步优选为1×1016atoms/cm3以下。另一方面,导电层400的通过二次离子质谱分析法得到的氢浓度为8×1019atoms/cm3以上,优选为1×1020atoms/cm3以上,更优选为5×1020atoms/cm3以上。另外,导电层400所含的氢浓度是半导体层140的2倍以上或10倍以上。
通过将半导体层140的氢浓度设定在上述范围内,能够抑制在半导体层140中作为载流子的电子的生成。
通过将与半导体层140同时形成的氧化物半导体膜暴露于等离子体,对氧化物半导体膜造成损伤而可以形成氧缺陷。例如,当在氧化物半导体膜上利用等离子体CVD法或溅射法形成膜时,氧化物半导体膜被暴露于等离子体而形成氧缺陷。或者,在用来在绝缘层170中形成开口部的蚀刻处理中,氧化物半导体膜被暴露于等离子体而形成氧缺陷。或者,在氧化物半导体膜被暴露于氧和氢的混合气体、氢、稀有气体、氨等的等离子体时,形成氧缺陷。另外,通过对氧化物半导体膜添加杂质,可以在将杂质添加到氧化物半导体膜中的同时形成氧缺陷。通过利用离子掺杂法、离子注入法、等离子体处理法等可以添加杂质。在等离子体处理法中,在包含所添加的杂质的气体气氛下使等离子体产生,并进行等离子体处理,而使加速的杂质离子碰撞氧化物半导体膜,由此可以在氧化物半导体膜中形成氧缺陷。
当在因添加杂质元素而产生氧缺陷的氧化物半导体膜中包含杂质,作为一个例子包含氢时,氢进入氧缺陷位点(site)而在导带附近形成施主能级。其结果是,氧化物半导体膜的导电率变高,而成为导电体。可以将成为导电体的氧化物半导体膜称为氧化物导电体膜。即,可以说半导体层140由氧化物半导体形成,导电层400由氧化物导电体膜形成。另外,可以说导电层400由导电性高的氧化物半导体膜形成或者由导电性高的金属氧化物膜形成。
注意,绝缘层180优选包含氢。因为导电层400接触于绝缘层180,所以通过使绝缘层180包含氢,能够使绝缘层180中的氢扩散到与半导体层140同时形成的氧化物半导体膜中。其结果是,可以对与半导体层140同时形成的氧化物半导体膜添加杂质。
再者,绝缘层170优选使用包含超过化学计量组成的氧的氧化物绝缘膜形成,并且绝缘层180优选使用包含氢的绝缘膜形成。通过使包含在绝缘层170中的氧移动到晶体管50的半导体层140中,可以减少半导体层140的氧缺陷量,而能够降低晶体管50的电特性变动,并且,使包含在绝缘层180中的氢移动到导电层400中,以提高导电层400的导电性。
如上述方法那样,与半导体层140同时形成导电层400,并在形成后对其赋予导电性。通过采用该结构,可以减少制造成本。
一般而言,氧化物半导体膜的能隙大,因此对可见光具有透光性。另一方面,氧化物导电体膜是在导带附近具有施主能级的氧化物半导体膜。因此,起因于该施主能级的吸收的影响小,而对可见光具有与氧化物半导体膜相同程度的透光性。
《导电层190》
导电层190使用对可见光具有透光性的导电膜形成。例如,可以将包含选自铟(In)、锌(Zn)和锡(Sn)中的一种的材料用于对可见光具有透光性的导电膜。另外,作为对可见光具有透光性的导电膜典型例子,有铟锡氧化物、含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锌氧化物、含有氧化硅的铟锡氧化物等导电性氧化物。
如上所述,导电层190及导电层400具有透光性。因此,可以使电容元件61成为整体具有透光性的电容元件。
《导电层380》
导电层380使用对可见光具有透光性的导电膜形成。例如,可以将包含选自铟(In)、锌(Zn)和锡(Sn)中的一种的材用于对可见光具有透光性的导电膜。另外,作为对可见光具有透光性的导电膜的典型例子,有铟锡氧化物、含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锌氧化物、含有氧化硅的铟锡氧化物等导电性氧化物。
《液晶元件80》
液晶元件80例如可以以FFS(Fringe Field Switching:边缘电场转换)模式驱动。可以由来自导电层190的电场控制液晶层390中的液晶分子的取向,由此使液晶层390具有液晶元件80的功能。
注意,虽然在图8A及图8B中未图示,但是也可以分别在导电层190、导电层380的与液晶层390接触的一侧设置取向膜。
另外,液晶层390夹在导电层190与导电层380之间,可以由在其间产生的电场来控制液晶分子的取向。作为包括液晶元件的显示装置的驱动方法,有TN模式、STN模式、VA模式、ASM(Axially Symmetric Aligned Micro-cell:轴对称排列微单元)模式、OCB(Optically Compensated Birefringence:光学补偿弯曲)模式、FLC(FerroelectricLiquid Crystal:铁电性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal:反铁电液晶)模式、MVA模式、PVA(Patterned Vertical Alignment:垂直取向构型)模式、IPS(Inplane Switching:平面内转换)模式或TBA(Transverse BendAlignment:横向弯曲取向)模式等。另外,作为显示装置的驱动方法,除了上述驱动方法之外,还有ECB(ElectricallyControlled Birefringence:电控双折射)模式、PDLC(Polymer Dispersed LiquidCrystal:聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal:聚合物网络液晶)模式、宾主模式等。但是,本发明的一个方式不局限于此,可以采用各种液晶元件及驱动方式。
另外,也可以使用包含呈现向列相的液晶和手性试剂的液晶组成物形成液晶元件80。在这种情况下,呈现胆甾相或蓝相(Blue Phase)。呈现蓝相的液晶具有1msec以下的短的响应时间,并具有光学各向同性,因此无需取向处理,并且视角依赖性小。
《遮光层18》
可以将具有遮光性的材料用于遮光层18。例如,除了分散有颜料的树脂、包含染料的树脂以外,还可以将黑色铬膜等无机膜用于遮光层18。可以将碳黑、无机氧化物、包括多个无机氧化物的固溶体的复合氧化物等用于遮光层18。
《着色层360》
着色层360使特定波长范围的光透射。例如,可以使用使红色、绿色、蓝色或黄色的波长范围的光透射的滤色片等。各着色层通过使用各种材料并利用印刷法、喷墨法、使用光刻法的蚀刻方法等在所希望的位置形成。此外,在白色像素中,也可以与发光元件重叠地设置透明或白色等的树脂。
《间隔物240》
可以将绝缘材料用于间隔物240。例如,可以使用无机材料、有机材料或无机材料与有机材料而成的叠层材料等。具体而言,可以使用包括氧化硅或氮化硅等的膜、丙烯酸、聚酰亚胺或光敏树脂等。
《粘合层370》
可以将无机材料、有机材料或无机材料与有机材料的复合材料等用于粘合层370。
例如,可以将光固化粘合剂、反应固化粘合剂、热固化粘合剂或/及厌氧粘合剂等有机材料用于粘合层370。注意,每个粘合剂都可以单独使用或者组合使用。
光固化型粘合剂例如是指由紫外线、电子束、可见光、红外线等而固化的粘合剂。
具体而言,可以将包含环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂、EVA(乙烯-醋酸乙烯酯)树脂、二氧化硅等的粘合剂用于粘合层370。
尤其是,当使用光固化粘合剂时,材料的固化速度快,从而可以缩短工作时间。另外,由于固化因照射光而开始,所以可以抑制成膜工序所带来的影响。另外,由于固化因照射光而开始,所以可以抑制起因于环境的粘合剂的非意图的固化。并且可以在低温下进行固化,因此容易控制工作环境。如上所述,通过使用光固化型粘合剂,工序变短,并减少成本。
《绝缘层330》
绝缘层330具有平坦化的功能。作为绝缘层330,可以使用无机材料或有机材料。例如,使用氧化物绝缘膜如氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等、氮化物绝缘膜如氮化硅、氮化铝等、具有耐热性的有机材料如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等形成。
《FPC42》
FPC42通过各向异性导电膜510与导电层160电连接。导电层160可以通过形成晶体管50等的电极层的工序形成。可以将图像信号等从FPC42供应到包括晶体管50及电容元件61等的驱动电路。
《显示装置的衬底端部形状的其他结构》
图9示出图8A及图8B中的显示装置的其他结构的截面图。衬底端部可以采用如图1C所示的没有凹凸的形状,并且保护膜可以利用ALD法形成。
《形成于显示装置10的保护膜23的其他结构》
在显示装置10中形成保护膜时,可以选择性地在表面、侧面形成。图10、图11及图12示出显示装置的截面图。
如图2A所示,在图10及图11中可以采用利用掩模使保护膜不形成在衬底100及衬底300的外侧的结构。例如,在图10中,可以抑制衬底100的背面一侧及FPC42附近的顶面一侧的保护膜的形成。在图11中,可以抑制衬底100的背面及衬底300的顶面的两面一侧的保护膜的形成。另外,在这种情况下,也可以如区域13那样衬底100、衬底300边缘部的以保护膜包围边缘部的方式形成。另外,也可以如图12所示的那样,利用图4A至图4D所示的方法设置将保护膜没有形成在衬底100的背面一侧的区域14。
《显示装置与触摸传感器的组合》
显示装置与触摸传感器组合而可以形成触摸面板。图13、图14及图15示出触摸面板的截面图。可以使用导电层410、导电层430、绝缘层420及绝缘层440形成触摸传感器用的电极(布线)。另外,作为触摸传感器用的布线,可以使用显示面板中所用的导电层190及导电层380,将其组合可以形成触摸传感器。触摸传感器的电极既可以形成在衬底300的目视的一侧(表面一侧),又可以形成在内侧(显示元件一侧)。
《传感器电极等的结构例子》
下面,参照附图说明具有触摸传感器的功能的输入装置90的更具体的结构例子。
图16A示出输入装置90的顶面示意图。输入装置90在衬底930上包括多个电极931、多个电极932、多个布线941及多个布线942。另外,在衬底930上设置有分别与多个布线941及多个布线942电连接的FPC950。另外,图16A示出在FPC950中设置有IC951的例子。
图16B示出图16A中的由点划线包围的区域的放大图。电极931具有菱形的电极图案在附图上横向连接的形状。排为一列的菱形的电极图案互相电连接。电极932也是同样的,具有多个菱形的电极图案在附图上纵向连接的形状,排为一列的菱形的电极图案互相电连接。另外,电极931的一部分与电极932的一部分重叠,并互相交叉。在该交叉部分夹有绝缘体,以防止电极931与电极932发生电短路。
另外,如图16C所示,电极932也可以形成菱形的多个电极933和桥型电极934。岛状的电极933在附图上纵向排列配置,由桥型电极934电连接邻接的两个电极933。通过采用这种结构,可以通过对同一导电膜进行加工来同时形成电极933和电极931。由此可以抑制它们的厚度不均匀,从而可以抑制每个电极的各处的电阻值及光的透射率不均匀。注意,在此虽然示出电极932包括桥型电极934,但是电极931也可以具有该结构。
如图16D所示,也可以具有将图16B所示的电极931及电极932的菱形的电极图案的内侧打穿而只留下轮廓部的形状。此时,在电极931及电极932的宽度窄得不能被使用者看到的情况下,如后面所述电极931及电极932可以使用金属或合金等遮光材料形成。此外,图16D所示的电极931或电极932也可以具有上述桥型电极934。
一个电极931与一个布线941电连接。此外,一个电极932与一个布线942电连接。这里,电极931和电极932中的一个相当于行布线,另一个相当于列布线。
作为例子,图17A至图17D示出扩大电极931或电极932的一部分的示意图。电极可以具有各种各样的形状。
图18A至图18C示出使用顶面形状为细线状的电极936及电极937代替电极931及电极932的例子。图18A示出直线状的电极936及电极937排列为格子状的例子。在图18B及图18C中电极936及电极937配置为锯齿形状。
图19A至图19C示出图18B中的由点划线包围的区域的放大图,图19D至图19F示出图18C中的由点划线包围的区域的放大图。各附图还示出电极936、电极937及它们交叉的交叉部938。如图19B及图19E所示,图19A及图19D中的电极936及电极937的直线部分既可以是具有角部的蜿蜒形状,另外,如图19C及图19F所示,又可以是具有连续的曲线的蜿蜒形状。
《In-Cell型触摸面板的结构例子》
下面,将对在具有多个像素的显示部中安装了触摸传感器的触摸面板的结构例子进行说明。这里,示出使用液晶元件作为设置于像素中的显示元件的例子。
图20A是设置于本结构例子所例示出的触摸面板的显示部中的像素电路的一部分的等效电路图。
每个像素至少包括晶体管3503和液晶元件3504。另外,晶体管3503的栅极与布线3501电连接,晶体管3503的源极和漏极中的一个与布线3502电连接。
像素电路包括在X方向上延伸的多个布线(例如,布线3510_1、布线3510_2)以及在Y方向上延伸的多个布线(例如,布线3511)。它们以彼此交叉的方式设置,并且在其间形成电容。
另外,在设置于像素电路中的像素中,一部分彼此相邻的多个像素的液晶元件的电极彼此电连接而形成一个区块。该区块分为两种,即岛状区块(例如,区块3515_1或区块3515_2)和在Y方向上延伸的线状区块(例如,区块3516)。注意,虽然图20A及图20B只示出了像素电路的一部分,但是实际上,这些两种区块在X方向及Y方向上重复排列。
在X方向上延伸的布线3510_1(或布线3510_2)与岛状区块3515_1(或区块3515_2)电连接。虽然未图示,但是在X方向上延伸的布线3510_1通过它们之间的线状区块使沿着X方向上不连续地配置的多个岛状区块3515_1电连接。另外,在Y方向上延伸的布线3511与线状区块3516电连接。
图20B是示出在X方向上延伸的多个布线3510与在Y方向上延伸的多个布线3511的连接的等效电路图。输入电压或公共电位可以被输入到在X方向上延伸的各布线3510。另外,接地电位可以被输入到在Y方向上延伸的各布线3511或者可以使布线3511与检测电路电连接。
下面,参照图21A及图21B将对上述触摸面板的工作进行说明。
这里,将一个帧期间分为写入期间和检测期间。写入期间是对像素进行图像数据写入的期间,布线3510(也称为栅极线)被依次选择。另一方面,检测期间是利用触摸传感器进行感测的期间,并且在X方向上延伸的布线3510被依次选择并且输入电压被输入。
图21A是写入期间中的等效电路图。在写入期间中,公共电位都被输入到在X方向上延伸的布线3510与在Y方向上延伸的布线3511。
图21B是检测期间的某时刻的等效电路图。在检测期间中,在Y方向上延伸的各布线3511与检测电路电连接。另外,输入电压被输入到在X方向上延伸的布线3510中的被选择的布线,公共电位被输入到其他的布线。
这里所示的驱动方法除了可以应用于In-Cell型触摸面板以外还可以应用于上述所示的触摸面板,并且可以与上述驱动方法实例所示的方法组合而使用。
像这样,优选分别设置图像被写入的期间以及利用触摸传感器进行感测的期间。由此,可以抑制因向像素写入数据时产生的噪音所引起的触摸传感器的灵敏度的降低。
《导电层410、导电层430》
导电层410使用选自铝、铬、铜、钽、钛、钼、镍、铁、钴、钨中的金属元素、以上述金属元素为成分的合金或组合上述金属元素的合金等形成。另外,也可以使用选自锰和锆中的一种或多种的金属元素形成。此外,导电层410可以具有单层结构或者两层以上的叠层结构。例如,可以使用包含硅的铝膜的单层结构、包含锰的铜膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、在包含锰的铜膜上层叠铜膜的两层结构、依次层叠钛膜、铝膜及钛膜的三层结构、依次层叠包含锰的铜膜、铜膜及包含锰的铜膜的三层结构等中的任一个。此外,也可以使用组合铝与选自钛、钽、钨、钼、铬、钕和钪中的一种或多种而成的合金膜或氮化膜。或者,作为导电层410等的导电膜,即用于构成触摸面板的布线及电极的材料,可以举出含有氧化铟、氧化锡或氧化锌等的透明导电膜(例如,ITO膜等)。另外,作为触摸面板的布线及电极的材料,例如优选使用低电阻材料。例如可以使用银、铜、铝、碳纳米管、石墨烯、卤化金属(卤化银等)等。并且,也可以使用包含多个极细(例如,直径为几nm)的导电体的金属纳米线。或者,也可以使用将导电体形成为网状的金属丝网(metalmesh)。上述材料的例子包括Ag纳米线、Cu纳米线、Al纳米线、Ag丝网、Cu丝网以及Al丝网等。例如,在将Ag纳米线用于触摸面板的布线及电极的情况下,可以实现89%以上的可见光透射率以及40Ω/□以上且100Ω/□以下的薄层电阻值。此外,作为可用于上述触摸面板的布线及电极的材料的一个例子举出的金属纳米线、金属丝网、碳纳米管、石墨烯等,由于可见光透射率较高,所以可以用作用于显示元件的电极(例如,像素电极或公共电极等)。另外,导电层430也可以使用同样的膜。
《绝缘层420、绝缘层440》
作为绝缘层420,可以使用无机材料或有机材料。例如,使用氧化物绝缘膜如氧化硅、氧氮化硅、氧化铝、氧氮化铝、氧化镓、氧氮化镓、氧化钇、氧氮化钇、氧化铪、氧氮化铪等、氮化物绝缘膜如氮化硅、氮化铝等、具有耐热性的有机材料如聚酰亚胺树脂、丙烯酸树脂、聚酰亚胺酰胺树脂、苯并环丁烯类树脂、聚酰胺树脂、环氧树脂等形成。另外,绝缘层440可以使用与绝缘层420同样的膜形成。
《有机EL面板》
另外,可以制造作为显示元件使用发光元件70的显示装置10。
图22至图24示出使用发光元件的显示装置的截面图。晶体管等也包括在液晶面板中的部分可以同样地形成。
《发光元件70》
作为发光元件70,可以使用自发光元件,并且在其范畴内包括由电流或电压控制亮度的元件。例如,可以使用发光二极管(LED)、有机EL元件以及无机EL元件等。例如,可以将包括下部电极、上部电极以及在下部电极与上部电极之间包含发光性有机化合物的层(以下也称为EL层250)的有机元件用作发光元件70。
发光元件可以为顶部发射元件、底部发射元件或双面发射元件。将对可见光具有透光性的导电膜用作提取光的一侧的电极。另外,将反射可见光的导电膜用作不提取光的一侧的电极。
当对包括导电层220的下部电极与包括导电层260的上部电极之间施加高于发光元件的阈值电压的电压时,空穴从阳极一侧注入到EL层250中,电子从阴极一侧注入到EL层250中。被注入的电子和空穴在EL层250中重新结合,由此,包含在EL层250中的发光物质发光。
EL层250至少包括发光层。作为发光层以外的层,EL层250也可以还包括包含空穴注入性高的物质、空穴传输性高的物质、空穴阻挡材料、电子传输性高的物质、电子注入性高的物质或双极性的物质(电子传输性及空穴传输性高的物质)等的层。
EL层250可以使用低分子化合物或高分子化合物,还可以使用无机化合物。包含于EL层250的每一个层分别可以通过蒸镀法(包括真空蒸镀法)、转印法、印刷法、喷墨法、涂敷法等方法形成。
发光元件也可以包含两种以上的发光物质。由此,例如能够实现白色发光的发光元件。例如,通过以两种以上的发光物质的各发光成为补色关系的方式选择发光物质,能够获得白色发光。例如,可以使用呈现R(红)、G(绿)、B(蓝)、Y(黄)或O(橙)等的发光的发光物质或呈现包含R、G及B中之两种以上的颜色的光谱成分的发光的发光物质。例如,也可以使用呈现蓝色发光的发光物质及呈现黄色发光的发光物质。此时,呈现黄色发光的发光物质的发光光谱优选包含绿色及红色的光谱成分。另外,发光元件70的发光光谱优选在可见区域的波长(例如为350nm以上且750nm以下,或400nm以上且800nm以下等)的范围内具有两个以上的峰值。
EL层250也可以包括多个发光层。在EL层250中,可以以彼此接触的方式或以隔着分离层的方式层叠多个发光层。例如,也可以在荧光发光层与磷光发光层之间设置分离层。
分离层例如可以设置以防止从在磷光发光层中生成的磷光材料等的激发状态到荧光发光层中的荧光材料等的因Dexter机理而引起的能量转移(尤其是三重态能量转移)。分离层也可以具有几nm左右的厚度。具体而言,分离层的厚度也可以是0.1nm以上且20nm以下、1nm以上且10nm以下或1nm以上5nm以下。分离层包含单体材料(优选为双极性物质)或多个材料(优选为空穴传输性材料及电子传输性材料)。
分离层也可以使用与该分离层接触的发光层所包含的材料来形成。这使发光元件的制造变得容易,并且可以降低驱动电压。例如,当磷光发光层包含主体材料、辅助材料及磷光材料(客体材料)时,分离层也可以包含该主体材料及辅助材料。换言之,在上述结构中,分离层包括不包含磷光材料的区域,磷光发光层包括包含磷光材料的区域。由此,可以根据磷光材料的使用还是不使用来分别蒸镀分离层及磷光发光层。另外,通过采用这种结构,可以在同一处理室中形成分离层及磷光发光层。由此,可以降低制造成本。
《微腔》
图22所示的发光元件70是具有微谐振器结构的发光元件的例子。例如,也可以使用发光元件70的下部电极及上部电极构成微谐振器结构,因此从发光元件高效地提取指定波长的光。
具体而言,将反射可见光的反射膜用作下部电极,将使可见光的一部分透射且使一部分反射的半透射及半反射膜用作上部电极。并且,以高效地提取具有指定波长的光的方式配置上部电极及下部电极。
例如,下部电极具有发光元件的下部电极或阳极的功能。或者,下部电极具有调整光学距离的功能以使来自发光层的所希望的光谐振而增强其波长。调整光学距离的层230不局限于下部电极。包括于发光元件的层中的至少一个层可以调整光学距离。作为调整光学距离的层230,例如可以使用氧化铟、铟锡氧化物(ITO:Indium Tin Oxide)、铟锌氧化物、氧化锌(ZnO)、添加有镓的氧化锌等形成。
在利用微谐振器结构时,可以将半透射及半反射电极用作发光元件的上部电极。使用具有反射性的导电材料及具有透光性的导电材料形成半透射及半反射电极。作为该导电材料,可以举出可见光的反射率为20%以上且80%以下,优选为40%以上且70%以下,且电阻率为1×10-2Ω·cm以下的导电材料。半透射及半反射电极可以使用一种或多种导电金属、导电合金和导电化合物等形成。尤其是,优选使用功函数小(3.8eV以下)的材料。例如,可以使用铝、银、属于元素周期表中的第1族或第2族元素(例如,锂或铯等碱金属、钙或锶等碱土金属、镁等)、包含上述元素的合金(例如,Ag-Mg或Al-Li)、铕或镱等稀土金属、包含上述稀土金属的合金等。
电极可以通过利用蒸镀法或溅射法形成。除此之外,也可以通过利用喷墨法等喷出法、丝网印刷法等印刷法或者镀法形成。
另外,有机EL的结构也可以采用微谐振器结构以外的结构。例如,可以采用使发光元件的发光颜色不同的分别着色方式、使用发射白色光的材料发光的白色EL方式。
《导电层200》
导电层200使用选自铝、铬、铜、钽、钛、钼、镍、铁、钴、钨中的金属元素、以上述金属元素为成分的合金或组合上述金属元素的合金等形成。另外,也可以使用选自锰和锆中的任一种或多种的金属元素形成。此外,导电层200可以具有单层结构或者两层以上的叠层结构。例如,有包含硅的铝膜的单层结构、包含锰的铜膜的单层结构、在铝膜上层叠钛膜的两层结构、在氮化钛膜上层叠钛膜的两层结构、在氮化钛膜上层叠钨膜的两层结构、在氮化钽膜或氮化钨膜上层叠钨膜的两层结构、在包含锰的铜膜上层叠铜膜的两层结构、依次层叠钛膜、铝膜及钛膜的三层结构、依次层叠包含锰的铜膜、铜膜及包含锰的铜膜的三层结构等。此外,也可以使用包含铝及选自钛、钽、钨、钼、铬、钕和钪中的一种或多种而成的合金膜或氮化膜。
《导电层220》
作为反射可见光的导电层220,例如可以使用铝、金、铂、银、镍、钨、铬、钼、铁、钴、铜或钯等金属材料或包含这些金属材料的合金。另外,也可以在上述金属材料或合金中添加有镧、钕或锗等。此外,也可以使用:铝和钛的合金、铝和镍的合金、铝和钕的合金、以及铝、镍及镧的合金(Al-Ni-La)等包含铝的合金(铝合金);以及银和铜的合金、银、钯和铜的合金(也称为Ag-Pd-Cu、APC)、银和镁的合金等包含银的合金来形成。包含银和铜的合金具有高耐热性,所以是优选的。并且,通过在铝合金膜上层叠金属膜或金属氧化物膜,可以抑制铝合金膜的氧化。作为该金属膜、该金属氧化膜的材料,例如可以举出钛、氧化钛。另外,也可以层叠上述使可见光透射的导电膜与包含金属材料的膜。例如,可以使用银与ITO的叠层膜、银和镁的合金与ITO的叠层膜等。
《导电层260》
作为使可见光透射的导电层260,例如可以使用氧化铟、铟锡氧化物(ITO:IndiumTin Oxide)、铟锌氧化物、氧化锌(ZnO)、添加有镓的氧化锌等形成。另外,也可以通过将金、银、铂、镁、镍、钨、铬、钼、铁、钴、铜、钯或钛等金属材料、包含这些金属材料的合金或这些金属材料的氮化物(例如,氮化钛)等形成得薄到具有透光性来使用。此外,可以使用上述材料的叠层体作为导电层。例如,当使用银和镁的合金与ITO的叠层体等时,可以提高导电性,所以是优选的。另外,也可以使用石墨烯等。
《利用分别着色方式的有机EL面板》
如图23所示,有机EL元件也可以利用分别着色方式制造。图23与图22的不同之处在于:在导电层220上以分别着色方式形成有EL层250。
《柔性显示装置》
另外,如图24所示,也可以在具有柔性的衬底101或301上形成显示装置。可以利用粘合层370粘合具有柔性的衬底与显示装置。由此,可以制造可弯曲的柔性面板或具有曲面的触摸面板。并且,还可以减薄衬底的厚度,由此可以实现触摸面板的轻量化。
《柔性显示装置的制造方法例子》
在此,对制造具有柔性的显示装置的方法进行说明。
在此,为了方便起见,将包括像素或电路的结构、包括滤色片等光学部件的结构或包括触摸传感器的结构称为元件层。元件层例如包括显示元件,除了显示元件以外还可以具备与显示元件电连接的布线、用于像素或电路的晶体管等元件。
在此,将具备形成有元件层的绝缘表面的支撑体(例如衬底101或者衬底301)称为基材。
作为在具备绝缘表面的柔性基材上形成元件层的方法可以举出:在该基材上直接形成元件层的方法;以及在与该基材不同的具有刚性的支撑基材上形成元件层后,从支撑基材剥离元件层来将元件层转置于基材的方法。
当基材的材料对元件层的形成工序中的加热具有耐热性时,若在基材上直接形成元件层,则可简化工序,所以是优选的。此时,若在将基材固定于支撑基材的状态下形成元件层,装置内及装置之间的搬运则变得容易,所以是优选的。
另外,当采用在将元件层形成在支撑基材上后,将其转置于基材的方法时,首先在支撑基材上层叠剥离层和绝缘层,在该绝缘层上形成元件层。接着,从支撑基材剥离元件层,并将元件层转置于基材。此时,只要选择在支撑基材与剥离层的界面、剥离层与绝缘层的界面或剥离层中产生剥离的材料即可。
例如,优选的是,作为剥离层使用包含钨等高熔点的金属材料的层与包含该金属材料的氧化物的层的叠层,并且在剥离层上使用层叠多个氮化硅或氧氮化硅的层。当使用熔点高的金属材料时,可以提高元件层的形成工序的自由度,所以是优选的。
可以通过施加机械力量、对剥离层进行蚀刻或者使液体滴落到剥离界面的一部分并使其渗透整个剥离界面等来进行剥离。或者,也可以利用热膨胀系数的差异对剥离界面进行加热来进行剥离。
另外,当能够在支撑基材与绝缘层的界面进行剥离时,不需要设置剥离层。例如,也可以作为支撑基材使用玻璃,作为绝缘层使用聚酰亚胺等有机树脂,使用激光等对有机树脂的一部分局部性地进行加热来形成剥离的起点,由此在玻璃与绝缘层的界面进行剥离。或者,也可以在支撑基材与由有机树脂构成的绝缘层之间设置金属层,通过使电流流过该金属层来加热该金属层,由此在该金属层与绝缘层的界面进行剥离。此时,可以将由有机树脂构成的绝缘层用作基材。
作为具有柔性的基材,例如可以举出如下材料:聚酯树脂诸如聚对苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈树脂、聚酰亚胺树脂、聚甲基丙烯酸甲酯树脂、聚碳酸酯(PC)树脂、聚醚砜(PES)树脂、聚酰胺树脂、环烯烃树脂、聚苯乙烯树脂、聚酰胺-酰亚胺树脂或聚氯乙烯树脂等。尤其优选使用热膨胀系数低的材料,例如,可以使用热膨胀系数为30×10-6/K以下的聚酰胺-酰亚胺树脂、聚酰亚胺树脂、PET等。另外,也可以使用将树脂浸渗于纤维体中的衬底(也称为预浸料)或将无机填料混合到有机树脂中来降低热膨胀系数的衬底。
当上述材料中含有纤维体时,作为纤维体使用有机化合物或无机化合物的高强度纤维。具体而言,高强度纤维是指拉伸弹性模量或杨氏模量高的纤维。其典型例子为聚乙烯醇类纤维、聚酯类纤维、聚酰胺类纤维、聚乙烯类纤维、芳族聚酰胺类纤维、聚对苯撑苯并双噁唑纤维、玻璃纤维或碳纤维。作为玻璃纤维可以举出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纤维。将上述纤维体以织布或无纺布的状态使用,并且,也可以使用在该纤维体中浸渗树脂并使该树脂固化而成的结构体作为柔性衬底。通过作为具有柔性的衬底使用包含纤维体和树脂的结构体,可以提高抵抗弯曲或局部挤压所引起的破损的可靠性,所以是优选的。
或者,可以将其厚度薄得足以具有柔性的玻璃、金属等用于基材。或者,可以使用粘合玻璃与树脂材料的复合材料。
例如,在图24所示的结构中,在第一支撑基材上依次形成第一剥离层、绝缘层112后,形成这些层的上方的层的结构物。除此之外,在第二支撑基材上依次形成第二剥离层、绝缘层312后,形成这些层的上方的结构物。接着,用粘合层370粘合第一支撑基材与第二支撑基材。然后,在第二剥离层与绝缘层312的界面进行剥离来去除第二支撑基材及第二剥离层,并用粘合层372粘合绝缘层312与衬底301。另外,在第一剥离层与绝缘层112的界面进行剥离来去除第一支撑基材及第一剥离层,并用粘合层371粘合绝缘层112与衬底101。注意,剥离及粘合对哪一侧进行都可以。
以上是具有柔性的显示装置的制造方法的说明。
《晶体管与触摸传感器的布线的位置关系》
图25是示出像素、晶体管、触摸传感器的布线的位置关系的俯视图。作为触摸传感器用电极的导电层410例如可以以与源极线91及栅极线92重叠的方式配置,也可以不与源极线91及栅极线92重叠而平行于它们。另外,虽然示出作为触摸传感器的布线的导电层410不与晶体管50及电容元件61重叠的例子,但是也可以与它们重叠地配置。另外,虽然在此导电层410不与像素24重叠,但是也可以与其重叠地配置。可以具有触摸传感器的电极的功能的导电层430、380也可以同样地配置。
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。
实施方式5
在本实施方式中,示出在实施方式4中说明的晶体管结构的变形例子。
《叠层氧化物半导体》
半导体层140也可以层叠有多个金属元素的原子个数比不同的氧化物半导体膜。例如,如图26A所示,在晶体管51中,也可以在绝缘层130上依次层叠有氧化物半导体层141、氧化物半导体层142。或者,如图26B所示,也可以在绝缘层130上依次层叠有氧化物半导体层142、氧化物半导体层141、氧化物半导体层143。氧化物半导体层142及氧化物半导体层143的金属元素的原子个数比与氧化物半导体层141不同。
《沟道保护型和顶栅结构》
虽然图8B所示的晶体管50等是底栅结构的晶体管,但是并不局限于此。作为晶体管50的变形例子,图27A示出晶体管53,图27B示出晶体管54。虽然图8B示出沟道蚀刻型的晶体管50,但是也可以是如图27A的截面图所示的包括绝缘层165的沟道保护型晶体管53,还可以是如图27B的截面图所示的顶栅结构的晶体管54。
《双栅结构》
参照图28A至图28C对作为晶体管50的变形例子的晶体管55进行说明。图28A至图28C所示的晶体管具有双栅结构。
图28A至图28C示出晶体管55的俯视图及截面图。图28A是晶体管55的俯视图,图28B是沿着图28A中的点划线A-A’的截面图,图28C是沿着图28A中的点划线B-B’的截面图。注意,在图28A中,为了明确起见,省略衬底100、绝缘层110、绝缘层130、绝缘层170、绝缘层180等。
图28A至图28C所示的晶体管55包括:绝缘层110上的能够用作栅电极的导电层120;导电层120上的能够用作栅极绝缘膜的绝缘层130;隔着绝缘层130与导电层120重叠的半导体层140;与半导体层140接触的一对导电层150、160;半导体层140、一对导电层150、160上的绝缘层170;绝缘层170上的绝缘层180;绝缘层180上的能够用作背栅电极的导电层520。导电层120也可以在绝缘层130、170、180的开口部530中与导电层520连接。
《导电层520》
导电层520使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜形成。例如,可以将包含选自铟(In)、锌(Zn)和锡(Sn)中的一种的材料用于对可见光具有透光性的导电膜。另外,作为对可见光具有透光性的导电膜的典型例子,有铟锡氧化物、含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锌氧化物、含有氧化硅的铟锡氧化物等导电性氧化物。作为对可见光具有反射性的导电膜,例如可以使用包含铝或银的材料。
注意,如图28C所示,在沟道宽度方向上半导体层140的侧面面对导电层520,因此在半导体层140中,载流子不仅流过绝缘层170及绝缘层130与半导体层140的界面处,还流过半导体层140的内部,由此晶体管55中的载流子的移动量增加。其结果是,晶体管55的通态电流增大,并且场效应迁移率也得到提高。另外,导电层520的电场影响到半导体层140的侧面或包含侧面及其附近的端部,因此能够抑制在半导体层140的侧面或端部的寄生沟道的产生。
另外,通过在像素部中设置图28A至图28C所示的晶体管,即便在大型显示装置或高清晰显示装置中布线数量增加,也能够减少各布线中的信号延迟并抑制显示不均匀等的显示不良。
注意,外围电路(栅极驱动器等)所包括的晶体管52既可以全部具有相同的结构,也可以具有两种以上的结构。另外,像素部所包括的多个晶体管50既可以全部具有相同的结构,也可以具有两种以上的结构。
此外,虽然在本实施方式中示出了使用包括氧化物半导体的晶体管的情况的例子,但是本发明的一个方式不局限于此。根据情形或状况,在本发明的一个方式中可以利用包括与氧化物半导体不同的半导体材料的晶体管。
例如,可以使用将第14族元素、化合物半导体或氧化物半导体等用于半导体层140的晶体管。具体而言,可以使用具有包含硅的半导体、包含砷化镓的半导体或有机半导体等的晶体管。
例如,可以将单晶硅、多晶硅或非晶硅等用于晶体管的半导体层。
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。
实施方式6
在本实施方式中,参照图29A至图29C对本发明的一个方式的显示面板的结构例子进行说明。
[结构例子]
图29A是本发明的一个方式的显示装置的俯视图,图29B是说明在将液晶元件用于本发明的一个方式的显示装置的像素时可以使用的像素电路的电路图。另外,图29C是说明在将有机EL元件用于本发明的一个方式的显示装置的像素时可以使用的像素电路的电路图。
可以根据上述实施方式形成像素部中的晶体管。此外,因为该晶体管容易形成为n沟道晶体管,所以将驱动电路中的可以使用n沟道晶体管形成的驱动电路的一部分与像素部的晶体管形成在同一衬底上。如上所述,通过将上述实施方式所示的晶体管用于像素部或驱动电路,可以提供可靠性高的显示装置。
图29A示出有源矩阵型显示装置的俯视图的一个例子。在显示装置的衬底700上包括:像素部701;扫描线驱动电路702;扫描线驱动电路703;以及信号线驱动电路704。在像素部701中配置有从信号线驱动电路704延伸的多个信号线以及从扫描线驱动电路702及扫描线驱动电路703延伸的多个扫描线。此外,在扫描线与信号线的交叉区域中以矩阵状设置有具有显示元件的像素。另外,显示装置的衬底700通过FPC等的连接部连接到时序控制电路(也称为控制器、控制IC)。
在图29A中,在形成有像素部701的衬底700上形成有扫描线驱动电路702、扫描线驱动电路703、信号线驱动电路704。由此,设置在外部的驱动电路等的构件的数量减少,从而能够实现成本的降低。另外,如果在衬底700的外部设置驱动电路,就需要使布线延伸,且布线之间的连接数量增加。当在衬底700上设置驱动电路时,可以减少该布线之间的连接数量,从而可以实现提高可靠性或成品率。
[液晶显示装置]
另外,图29B示出像素的电路结构的一个例子。在此,作为一个例子示出可用于VA方式的液晶显示装置的像素的像素电路。
可以将该像素电路应用于一个像素包括多个像素电极层的结构。各像素电极层与不同的晶体管连接,以能够通过不同栅极信号驱动各晶体管。由此,可以独立地控制施加到以多畴设计的像素中的各像素电极层的信号。
晶体管716的栅极布线712和晶体管717的栅极布线713彼此分离,以便能够被提供不同的栅极信号。另一方面,晶体管716和晶体管717共同使用数据线714。作为晶体管716及晶体管717,可以适当地使用上述实施方式所示的晶体管。由此可以提供可靠性高的液晶显示装置。
以下说明与晶体管716电连接的第一像素电极层及与晶体管717电连接的第二像素电极层的形状。第一像素电极与第二像素电极是分开的。另外,对第一像素电极及第二像素电极的形状没有特别的限制。例如,第一像素电极可以具有V字状。
晶体管716的栅电极连接到栅极布线712,而晶体管717的栅电极连接到栅极布线713。通过对栅极布线712和栅极布线713施加不同的栅极信号,可以使晶体管716及晶体管717的工作时序互不相同来控制液晶取向。
另外,也可以使用电容布线710、用作电介质的栅极绝缘膜以及与第一像素电极层及第二像素电极层电连接的电容电极形成存储电容器。
多畴结构像素包括第一液晶元件718和第二液晶元件719。第一液晶元件718包括第一像素电极层、对置电极层以及它们之间的液晶层,而第二液晶元件719包括第二像素电极层、对置电极层以及它们之间的液晶层。
此外,本发明的像素电极不局限于图29B所示的像素电路。例如,也可以对图29B所示的像素电路追加开关、电阻元件、电容元件、晶体管、传感器或逻辑电路等。
[有机EL显示装置]
图29C示出像素的电路结构的其他例子。在此,示出使用有机EL元件的显示装置的像素结构。
在有机EL元件中,通过对发光元件施加电压,电子和空穴分别从一对电极中的一个电极或另一个电极注入到包含发光有机化合物的层,而产生电流。然后,通过使电子和空穴重新结合,发光有机化合物达到激发态,并且当该激发态恢复到基态时,获得发光。根据这种机理,该发光元件被称为电流激发型发光元件。
图29C示出可以应用的像素电路的一个例子。这里示出一个像素包括两个n沟道晶体管的例子。本发明的一个方式的金属氧化物膜可以用于n沟道晶体管的沟道形成区域。另外,该像素电路可以采用数字时间灰度级驱动。
以下说明可以应用的像素电路的结构及采用数字时间灰度级驱动时的像素的工作。
像素720包括开关晶体管721、驱动晶体管722、发光元件724以及电容元件723。在开关晶体管721中,栅电极层与扫描线726连接,第一电极(源电极层和漏电极层中的一个)与信号线725连接,并且第二电极(源电极层和漏电极层中的另一个)与驱动晶体管722的栅电极层连接。在驱动晶体管722中,栅电极层通过电容元件723与电源线727连接,第一电极与电源线727连接,第二电极与发光元件724的第一电极(像素电极)连接。发光元件724的第二电极相当于共同电极728。共同电极728与形成在同一衬底上的共同电位线电连接。
作为开关晶体管721及驱动晶体管722,可以适当地利用上述实施方式所示的晶体管。由此可以提供可靠性高的有机EL显示装置。
将发光元件724的第二电极(共同电极728)的电位设定为低电源电位。注意,低电源电位是指低于供应到电源线727的高电源电位的电位,例如可以以GND、0V等为低电源电位。将高电源电位与低电源电位设定为发光元件724的正向阈值电压以上,将其电位差施加到发光元件724上来使电流流过发光元件724,以使发光元件724发光。发光元件724的正向电压是指获得所希望的亮度时的电压,至少包含正向阈值电压。
另外,还可以使用驱动晶体管722的栅极电容代替电容元件723而省略电容元件723。可以在沟道形成区域与栅电极层之间形成驱动晶体管722的栅极电容。
接着,说明输入到驱动晶体管722的信号。当采用电压输入电压驱动方式时,对驱动晶体管722输入使驱动晶体管722充分处于导通状态或关闭状态的两个状态的视频信号。为了使驱动晶体管722在线性区域中工作,所以将比电源线727的电压高的电压施加到驱动晶体管722的栅电极层。另外,对信号线725施加电源线电压和驱动晶体管722的阈值电压Vth的总和以上的电压。
当进行模拟灰度级驱动时,对驱动晶体管722的栅电极层施加发光元件724的正向电压和驱动晶体管722的阈值电压Vth的总和以上的电压。另外,通过输入使驱动晶体管722在饱和区域中工作的视频信号,使电流流过发光元件724。为了使驱动晶体管722在饱和区域中工作,使电源线727的电位高于驱动晶体管722的栅极电位。通过采用模拟方式的视频信号,可以使与视频信号对应的电流流过发光元件724中,而进行模拟灰度级驱动。
注意,像素电路的结构不局限于图29C所示的像素结构。例如,还可以对图29C所示的像素电路追加开关、电阻元件、电容元件、传感器、晶体管或逻辑电路等。
当将上述实施方式所例示的晶体管用于图29A至图29C所示的电路时,源电极(第一电极)电连接到低电位一侧并漏电极(第二电极)电连接到高电位一侧。再者,可以由控制电路等控制第一栅电极的电位,并且可以通过未图示的布线将比供应到源电极的电位低的电位等上述电位输入到第二栅电极。
例如,在本说明书等中,显示元件、作为包括显示元件的装置的显示装置、发光元件以及作为包括发光元件的装置的发光装置可以采用各种方式或者包括各种元件。显示元件、显示装置、发光元件或发光装置例如包括EL(电致发光)元件(包含有机和无机材料的EL元件、有机EL元件或无机EL元件)、LED(白色LED、红色LED、绿色LED、蓝色LED等)、晶体管(根据电流而发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、光栅光阀(GLV)、等离子体显示器(PDP)、使用微电机系统(MEMS)的显示元件、数字微镜设备(DMD)、数字微快门(DMS)、MIRASOL(注册商标)、干涉测量调节(IMOD)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、电润湿(electrowetting)元件、压电陶瓷显示器、使用碳纳米管的显示元件等中的至少一个。除了上述以外,也可以包括对比度、亮度、反射率、透射率等因电作用或磁作用而发生变化的显示媒体,如作为使用EL元件的显示装置的一个例子,有EL显示器等。作为包括电子发射元件的显示装置的一个例子,有场发射显示器(FED)或SED方式平面型显示器(SED:Surface-conduction Electron-emitter Display:表面传导电子发射显示器)等。作为包括液晶元件的显示装置的例子,有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为包括电子墨水、电子粉流体(注册商标)或电泳元件的显示装置的一个例子,有电子纸等。注意,当采用透反式液晶显示器或反射式液晶显示器时,使像素电极的一部分或全部具有反射电极的功能,即可。例如,像素电极的一部分或全部包含铝、银等,即可。并且,此时也可以将SRAM等存储电路设置在反射电极下。因而,可以进一步降低耗电量。注意,当使用LED时,也可以在LED的电极或氮化物半导体下配置石墨烯或石墨。石墨烯或石墨也可以为层叠有多个层的多层膜。如此,通过设置石墨烯或石墨,可以更容易地在其上形成氮化物半导体膜,如具有结晶的n型GaN半导体层等。并且,在其上设置具有结晶的p型GaN半导体层等,由此能够构成LED。另外,也可以在石墨烯或石墨与具有结晶的n型GaN半导体层之间设置AlN层。此外,LED所包括的GaN半导体层也可以通过MOCVD形成。注意,也可以通过设置石墨烯,以溅射法形成LED所包括的GaN半导体层。
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。
实施方式7
在本实施方式中,对氧化物半导体膜的结构进行说明。
<氧化物半导体的结构>
下面说明氧化物半导体的结构。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体的例子有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor:c轴取向结晶氧化物半导体)、多晶氧化物半导体、微晶氧化物半导体以及非晶氧化物半导体等。
从其他观点看来,氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体的例子有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及微晶氧化物半导体等。
<CAAC-OS>
首先,对CAAC-OS进行说明。注意,也可以将CAAC-OS称为包括CANC(C-AxisAligned nanocrystals:c轴取向纳米晶)的氧化物半导体。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒(pellet))的氧化物半导体之一。
在利用透射电子显微镜(TEM:Transmission Electron Microscope)所得到的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中,可以观察到多个颗粒。然而,在高分辨率TEM图像中,观察不到颗粒与颗粒之间的明确的边界,即晶粒边界(grain boundary)。因此,可以说在CAAC-OS中,不容易发生起因于晶粒边界的电子迁移率的降低。
下面,对利用TEM观察的CAAC-OS进行说明。图30A示出从大致平行于样品表面的方向观察所得到的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(SphericalAberration Corrector)功能得到高分辨率TEM图像。将利用球面像差校正功能所得到的高分辨率TEM图像特别称为Cs校正高分辨率TEM图像。例如可以使用JEOL(日本电子株式会社)制造的原子分辨率分析型电子显微镜JEM-ARM200F等得到Cs校正高分辨率TEM图像。
图30B示出图30A中的区域(1)的放大的Cs校正高分辨率TEM图像。图30B示出在颗粒中金属原子层状排列。各金属原子层具有反映了其上形成CAAC-OS的面(也称为被形成面)或CAAC-OS的顶面的凸凹(不均匀性)的配置,并且各金属原子层以平行于CAAC-OS的被形成面或顶面的方式排列。
如图30B所示,CAAC-OS具有特征的原子排列。在图30C中,以辅助线示出特征的原子排列。由图30B和图30C可知,颗粒的尺寸为1nm以上且3nm以下左右,由颗粒与颗粒之间的倾斜产生的空隙的尺寸为0.8nm左右。因此,也可以将颗粒称为纳米晶(nc:nanocrystal)。
在此,根据Cs校正高分辨率TEM图像,将衬底5120上的CAAC-OS的颗粒5100的配置示意性地表示为堆积砖块或块体的结构(参照图30D)。在图30C中观察到的在颗粒产生倾斜的部分对应于图30D所示的区域5161。
图31A示出从大致垂直于样品面的方向观察所得到的CAAC-OS的平面的Cs校正高分辨率TEM图像。图31B、图31C和图31D分别是将图31A中的区域(1)、区域(2)和区域(3)放大的Cs校正高分辨率TEM图像。图31B、图31C和图31D示出在颗粒中金属原子以三角形状、四角形状或六角形状配置排列。但是,在不同的颗粒之间金属原子的排列没有规律性。
接着,说明使用X射线衍射(XRD:X-Ray Diffraction)进行分析的CAAC-OS。例如,当利用面外(out-of-plane)法分析包含InGaZnO4结晶的CAAC-OS的结构时,如图32A所示,在衍射角(2θ)为31°附近出现峰值。由于该峰值来源于InGaZnO4结晶的(009)面,由此可知CAAC-OS中的结晶具有c轴取向性,并且c轴朝向大致垂直于被形成面或顶面的方向。
注意,在利用面外(out-of-plane)法的CAAC-OS的结构分析中,除了2θ为31°附近的峰值以外,在2θ为36°附近时可能出现另一峰值。2θ为36°附近的峰值表示CAAC-OS中的一部分包含不具有c轴取向性的结晶。优选的是,在利用面外(out-of-plane)法分析CAAC-OS的结构中,在2θ为31°附近出现峰值而在2θ为36°附近不出现峰值。
另一方面,当利用从大致垂直于c轴的方向使X射线入射到样品的面内(in-plane)法分析CAAC-OS的结构时,在2θ为56°附近出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在CAAC-OS的情况下,当将2θ固定为56°附近并在以样品表面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)时,如图32B所示的那样,不能清晰地观察到峰。相比之下,在InGaZnO4的单晶氧化物半导体的情况下,在将2θ固定为56°附近来进行f扫描时,如图32C所示的那样观察到来源于等效于(110)面的结晶面的六个峰值。因此,由使用XRD的结构表明CAAC-OS中并没有规律地取向a轴和b轴方向。
接着,说明利用电子衍射进行分析的CAAC-OS。例如,当对包含InGaZnO4结晶的CAAC-OS在平行于样品面的方向上入射束径为300nm的电子束时,可以获得图33A所示的衍射图案(也称为选定区域透射电子衍射图案)。在该衍射图案中包含源于InGaZnO4结晶的(009)面的斑点。因此,该电子衍射也表明,CAAC-OS所包含的颗粒具有c轴取向性,并且c轴取向在大致垂直于被形成面或顶面的方向。另一方面,图33B示出以对相同的样品在垂直于样品表面的方向上入射束径为300nm的电子束的方式得到的衍射图案。由图33B观察到环状的衍射图案。因此,该电子衍射也表明,CAAC-OS所包含的颗粒的a轴和b轴不具有规则取向。图33B中的第一环可以被认为起因于InGaZnO4结晶的(010)面和(100)面等。另外,可以认为图33B中的第二环起因于(110)面等。
另外,CAAC-OS是缺陷态密度低的氧化物半导体。氧化物半导体中的缺陷例如是起因于杂质的缺陷、氧缺陷的缺陷。因此,可以将CAAC-OS称为杂质浓度低的氧化物半导体或者氧缺陷少的氧化物半导体。
包含于氧化物半导体的杂质有时会成为载流子陷阱或载流子发生源。另外,氧化物半导体中的氧缺陷被用作载流子陷阱或者当俘获氢时被用作载流子发生源。
此外,杂质是指氧化物半导体的主要成分以外的元素,诸如氢、碳、硅和过渡金属元素等。例如,与氧的键合力比包含于氧化物半导体的金属元素强的硅等元素会从氧化物半导体夺取氧,由此打乱氧化物半导体的原子排列,导致结晶性下降。另外,由于铁或镍等的重金属、氩、二氧化碳等具有大原子半径(或分子半径),所以会打乱氧化物半导体的原子排列,导致结晶性下降。
缺陷态密度低(氧缺陷少)的氧化物半导体可以具有低载流子密度。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。CAAC-OS的杂质浓度和缺陷态密度低。也就是说,CAAC-OS容易成为高纯度本征或实质上高纯度本征的氧化物半导体。因此,使用CAAC-OS的晶体管很少具有负阈值电压的电特性(很少成为常开启)。高纯度本征或实质上高纯度本征的氧化物半导体的载流子陷阱少。被氧化物半导体的载流子陷阱俘获的电荷需要很长时间才能被释放,并且有时像固定电荷那样动作。因此,包括杂质浓度高且缺陷态密度高的氧化物半导体的晶体管有时电特性不稳定。但是,使用CAAC-OS的晶体管电特性变动小且可靠性高。
由于CAAC-OS的缺陷态密度低,所以因光照射等而生成的载流子很少被缺陷能级俘获。因此,在使用CAAC-OS的晶体管中,起因于可见光或紫外光的照射的电特性的变动小。
<微晶氧化物半导体>
接着说明微晶氧化物半导体。
在高分辨率TEM图像中,微晶氧化物半导体具有观察到结晶部的区域和观察不到明确的结晶部的区域。微晶氧化物半导体所包含的结晶部的尺寸大多为1nm以上且100nm以下或1nm以上且10nm以下。尤其是,将包含尺寸为1nm以上且10nm以下或1nm以上且3nm以下的微晶的纳米晶的氧化物半导体称为nc-OS(nanocrystalline Oxide Semiconductor:纳米晶氧化物半导体)。例如,在nc-OS的高分辨率TEM图像中,有时无法明确地观察到晶粒边界。注意,纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此,下面有时将nc-OS的结晶部称为颗粒。
在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外,nc-OS在不同的颗粒之间没有结晶取向的规律性。因此,整个膜没有取向性。由此,nc-OS根据某些分析方法不能与非晶氧化物半导体差别。例如,当利用使用其束径比颗粒大的X射线的XRD装置通过out-of-plane法对nc-OS进行结构分析时,检测不到表示结晶面的峰值。在使用其束径比颗粒大(例如,50nm以上)的电子射线对nc-OS进行电子衍射(选区电子衍射)时,观察到类似光晕图案的衍射图案。另一方面,在使用其束径近于颗粒或者比颗粒小的电子射线对nc-OS进行纳米束电子衍射时,观察到斑点。另外,在nc-OS的纳米束电子衍射图案中,有时观察到如圆圈那样的(环状的)亮度高的区域。而且,在nc-OS的纳米束电子衍射图案中,有时示出环状的区域内的多个斑点。
如此,由于在颗粒(纳米晶)之间结晶取向都没有规律性,所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals:无规取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals:无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此,nc-OS的缺陷态密度比非晶氧化物半导体低。但是,在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以,nc-OS的缺陷态密度比CAAC-OS高。
<非晶氧化物半导体>
接着,说明非晶氧化物半导体。
非晶氧化物半导体是膜中的原子排列没有规律且不具有结晶部的氧化物半导体。非晶氧化物半导体是为具有如石英那样的无定形状态的氧化物半导体。
在非晶氧化物半导体的高分辨率TEM图像中无法发现结晶部。
在使用XRD装置通过out-of-plane法对非晶氧化物半导体进行结构分析时,检测不到表示结晶面的峰值。在对非晶氧化物半导体进行电子衍射时,观察到光晕图案。在对非晶氧化物半导体进行纳米束电子衍射时,观察不到斑点而只观察到光晕图案。
关于非晶结构有各种见解。例如,有时将原子排列完全没有规律性的结构称为完全的非晶结构(completely amorphous structure)。也有时将如下结构称为非晶结构:虽不是长程有序,但可以在从某个原子到与其最接近的原子或第二接近的原子的范围内具有规律性的结构。因此,根据最严格的定义,即使是略微具有原子排列的规律性的氧化物半导体也不能被称为非晶氧化物半导体。至少不能将长程有序的氧化物半导体称为非晶氧化物半导体。因此,由于结晶部的存在,例如不能将CAAC-OS和nc-OS称为非晶氧化物半导体或完全的非晶氧化物半导体。
<amorphous-like氧化物半导体>
注意,氧化物半导体有时具有介于nc-OS与非晶氧化物半导体之间的结构。将具有这样的结构的氧化物半导体特别称为amorphous-like(类非晶)氧化物半导体(a-like OS:amorphous-like Oxide Semiconductor)。
在a-like OS的高分辨率TEM图像中可能会观察到空洞(void)。另外,在高分辨率TEM图像中,有明确地观察到结晶部的区域和观察不到结晶部的区域。
由于a-like OS包含空洞,所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构,下面示出电子照射所导致的结构变化。
作为进行电子照射的样品,准备a-like OS(样品A)、nc-OS(样品B)和CAAC-OS(样品C)。每个样品都是In-Ga-Zn氧化物。
首先,取得各样品的高分辨率截面TEM图像。这些高分辨率截面TEM图像表明,每个样品都具有结晶部。
注意,如下决定将哪个部分视作为结晶部。例如,已知InGaZnO4结晶的单位晶胞(unit cell)具有包括三个In-O层和六个Ga-Zn-O层的9个层在c轴方向上以层状层叠的结构。相邻层的距离等同于(009)面上的晶格间隔(也称为d值),由结晶结构分析求出该值为0.29nm。由此,可以将晶格条纹(lattice fringes)的晶格间隔为0.28nm以上且0.30nm以下的部分被视为InGaZnO4结晶部。每个晶格条纹对应于InGaZnO4结晶的a-b面。
图34示出各样品中的结晶部(以22个点至45个点)的平均尺寸的变化。由图34可知,在a-like OS中,结晶部尺寸随着电子的累积量而增加。具体而言,如图34中的(1)所示,可知在利用TEM开始观察时尺寸为1.2nm左右的结晶部(也称为初始晶核)在4.2×108e-/nm2的累积照射量下生长到2.6nm左右。另一方面,nc-OS和CAAC-OS中的结晶部的尺寸从开始电子照射到4.2×108e-/nm2的累积照射量显示很少的。具体而言,如图34中的(2)及(3)所示,可知无论电子的累积照射量如何,nc-OS及CAAC-OS中的平均结晶尺寸分别为1.4nm左右及2.1nm左右。
如此,电子照射引起a-like OS中的结晶部的生长。另一方面,可知在nc-OS和CAAC-OS中,几乎没有电子照射所引起的结晶部的生长。也就是说,a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
由于a-like OS包含空洞,所以其密度比nc-OS及CAAC-OS低。具体地,a-like OS的密度为具有相同组成的单晶氧化物半导体的78.6%以上且小于92.3%。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3%以上且小于100%。注意,难以沉积其密度小于单晶氧化物半导体的密度的78%的氧化物半导体。
例如,在具有In:Ga:Zn=1:1:1的原子个数比的氧化物半导体中,具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此,例如,在具有In:Ga:Zn=1:1:1的原子个数比的氧化物半导体中,a-like OS的密度为5.0g/cm3以上且小于5.9g/cm3。例如,在具有In:Ga:Zn=1:1:1的原子个数比的氧化物半导体中,nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且小于6.3g/cm3。
注意,具有相同组成的单晶可能不存在于单晶结构中。在此情况下,通过以任意比例组合组成不同的单晶氧化物半导体,这使得可以计算出与所希望的组成的单晶氧化物半导体相当的密度。可以根据具有不同组成的单晶氧化物半导体的组合比例使用加权平均计算出相当于所希望的组成的单晶氧化物半导体的密度。注意,优选适用尽可能的所组合的单晶氧化物半导体的种类来计算密度。
如上所述,氧化物半导体具有各种结构及各种特性。注意,氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、微晶氧化物半导体和CAAC-OS中的两种以上的叠层。
<成膜模型>
下面对CAAC-OS和nc-OS的成膜模型的一个例子进行说明。
图35A是示出利用溅射法形成CAAC-OS的状况的成膜室的示意图。
靶材5130被附接到背板上。在隔着背板与靶材5130相对的位置配置多个磁体。由该多个磁体产生磁场。利用磁体的磁场提高成膜速度的溅射法被称为磁控溅射法。
衬底5120以与靶材5130相对的方式配置,其距离d(也称为靶材与衬底之间的距离(T-S距离))为0.01m以上且1m以下,优选为0.02m以上且0.5m以下。成膜室的大部分充满着成膜气体(例如,氧、氩或包含5vol%以上的氧的混合气体),并且成膜室内的压力被控制为0.01Pa以上且100Pa以下,优选为0.1Pa以上且10Pa以下。在此,通过对靶材5130施加一定程度以上的电压,开始放电,并观察到等离子体。磁场在靶材5130附近形成高密度等离子体区域。在高密度等离子体区域中,成膜气体被离子化而产生离子5101。离子5101例如是氧的阳离子(O+)或氩的阳离子(Ar+)等。
这里,靶材5130具有包括多个晶粒的多晶结构,其中解理面存在于至少一个晶粒解理面。作为一个例子,图36A示出靶材5130所包含的InGaZnO4结晶的结构。注意,图36A示出从平行于b轴的方向观察InGaZnO4结晶时的结构。由图36A可知,Ga-Zn-O层中的氧原子与相邻Ga-Zn-O层中的氧原子彼此配置得很近。并且,通过氧原子具有负电荷,在靠近的两个Ga-Zn-O层之间产生斥力。其结果是,InGaZnO4结晶在相邻的两个Ga-Zn-O层之间具有解理面。
在高密度等离子体区域产生的离子5101因电场向靶材5130一侧加速,然后碰撞到靶材5130。此时,平板状或颗粒状的溅射粒子的颗粒5100a和颗粒5100b从解理面剥离而溅出。注意,颗粒5100a和颗粒5100b的结构可能会因离子5101碰撞的冲击而产生变形。
颗粒5100a是具有三角形(例如正三角形)的平面的平板状或颗粒状的溅射粒子。颗粒5100b是具有六角形(例如正六角形)的平面的平板状或颗粒状的溅射粒子。注意,将颗粒5100a和颗粒5100b等平板状或颗粒状的溅射粒子总称为颗粒5100。颗粒5100的平面的形状不局限于三角形或六角形。例如,该平面可能会具有组合多个三角形的形状。例如,还有时为组合两个三角形(例如正三角形)的四角形(例如菱形)。
根据成膜气体的种类等决定颗粒5100的厚度。颗粒5100的厚度优选为均匀的,其理由在后面说明。另外,与厚度大的骰子状(dice shape)相比,溅射粒子优选具有厚度小的颗粒状。例如,颗粒5100的厚度为0.4nm以上且1nm以下,优选为0.6nm以上且0.8nm以下。另外,例如,颗粒5100的宽度为1nm以上且3nm以下,优选为1.2nm以上且2.5nm以下。颗粒5100相当于图34中的(1)所说明的初始晶核。例如,在使离子5101碰撞包含In-Ga-Zn氧化物的靶材5130的情况下,如图36B所示地包含Ga-Zn-O层、In-O层和Ga-Zn-O层的三个层的颗粒5100剥离。图36C示出从平行于c轴的方向观察剥离的颗粒5100时的结构。颗粒5100具有称为包含两个Ga-Zn-O层(面包片)和In-O层(馅)的纳米尺寸的三明治结构。
有时颗粒5100在穿过等离子体时,其侧面带负电或带正电。例如,在颗粒5100中,位于其侧面的氧原子有可能带负电。因侧面带相同极性而电荷相互排斥,从而颗粒5100可以维持平板形状(颗粒形状)。当CAAC-OS是In-Ga-Zn氧化物时,与铟原子键合的氧原子有可能带负电。或者,与铟原子、镓原子或锌原子键合的氧原子有可能带负电。另外,颗粒5100有可能在穿过等离子体时与铟原子、镓原子、锌原子和氧原子等键合而生长。图34中的(2)和(1)的尺寸的差异相当于等离子体中的生长程度。在此,当衬底5120的温度为室温左右时,不容易产生衬底5120上的颗粒5100的生长,因此沉积nc-OS(参照图35B)。由于能够在室温左右的温度下进行成膜,所以在衬底5120的面积大时可以沉积nc-OS。注意,为了使颗粒5100在等离子体中生长,提高溅射法中的成膜功率是有效的。通过提高成膜功率,可以使颗粒5100的结构稳定。
如图35A和图35B所示,颗粒5100像风筝那样在等离子体中飞着,并轻飘飘地飞到衬底5120上。由于颗粒5100带有电荷,所以在它靠近其中已沉积其他颗粒5100的区域时产生排斥。在此,在衬底5120上方产生平行于衬底5120顶面的磁场(也称为水平磁场)。另外,由于在衬底5120与靶材5130之间有电位差,所以电流从衬底5120向靶材5130流过。因此,颗粒5100在衬底5120顶面受到磁场和电流的作用而受的力(洛伦兹力)。这可以利用弗莱明左手定则理解。
颗粒5100的质量比一个原子大。因此,为了在衬底5120顶面移动,重要的是从外部施加某些力量。该力量之一种有可能是由磁场和电流的作用产生的力量。为了对颗粒5100施加充分的力量以便颗粒5100在衬底5120顶面移动,在该区域中,在平行于衬底1120的顶面的方向的磁场为10G以上,优选为20G以上,更优选为30G以上,进一步优选为50G以上。替代地,选在衬底5120顶面设置这样的区域,在该区域中,在平行于衬底5120顶面的磁场为垂直于衬底5120顶面的方向上的磁场的1.5倍以上,优选为2倍以上,更优选为3倍以上,进一步优选为5倍以上。
此时,通过磁体与衬底5120相对地移动或旋转,衬底5120顶面的水平磁场的方向不断地变化。因此,在衬底5120顶面,颗粒5100受到各种方向的力量而可以向各种方向移动。
另外,如图35A所示,当衬底5120被加热时,颗粒5100与衬底5120之间的由摩擦等引起的电阻小。其结果是,颗粒5100在衬底5120顶面滑翔。颗粒5100的移动发生在使其平板面朝向衬底5120的状态下。然后,当颗粒5100到达已沉积的其他颗粒5100的侧面时,它们的侧面彼此接合。此时,颗粒5100的侧面的氧原子脱离。CAAC-OS中的氧缺陷有时被所脱离的氧原子填补,因此形成缺陷态密度低的CAAC-OS。注意,衬底5120的顶面温度例如为100℃以上且小于500℃、150℃以上且小于450℃或170℃以上且小于400℃即可。因此,即使衬底5120的面积大也可以沉积CAAC-OS。
另外,在衬底5120上加热颗粒5100,从而原子重新排列,可以使离子5101的碰撞所引起的结构变形得到缓和。结构变形得到缓和的颗粒5100基本上为单晶。即使当颗粒5100在彼此接合之后被加热时,也几乎不会发生颗粒5100本身的伸缩,这是由于使颗粒5100基本上为单晶而导致的。因此,不会发生颗粒5100之间的空隙扩大导致晶粒边界等缺陷的形成而成为裂缝(crevasse)的情况。
CAAC-OS不是如一张平板的单晶氧化物半导体,而是具有如砖块或块体堆积起来那样的颗粒5100(纳米晶)的集合体的排列的结构。另外,颗粒5100之间没有晶粒边界。因此,即使因成膜时的加热、成膜后的加热或弯曲等而发生CAAC-OS的收缩等变形,也能够缓和局部应力或解除变形。因此,这是适合用于具有柔性的半导体装置的结构。注意,nc-OS具有颗粒5100(纳米晶)无序地堆积起来那样的排列。
当使离子5101碰撞靶材5130时,有时不仅是颗粒5100,氧化锌等也剥离。氧化锌比颗粒5100轻,因此先到达衬底5120的顶面。并且形成0.1nm以上且10nm以下、0.2nm以上且5nm以下或0.5nm以上且2nm以下的氧化锌层5102。图37A至图37D示出截面示意图。
如图37A所示,在氧化锌层5102上沉积颗粒5105a和颗粒5105b。在此,颗粒5105a和颗粒5105b的侧面彼此接触。另外,颗粒5105c在沉积到颗粒5105b上后,在颗粒5105b上滑动。此外,在颗粒5105a的其他侧面上,与氧化锌一起从靶材剥离的多个粒子5103因来自衬底5120的热量而晶化,由此形成区域5105a1。注意,多个粒子5103有可能包含氧、锌、铟和镓等。
然后,如图37B所示,区域5105a1生长为颗粒5105a的一部分而形成颗粒5105a2。另外,颗粒5105c的侧面与颗粒5105b的其他侧面接触。
接着,如图37C所示,颗粒5105d在沉积到颗粒5105a2上和颗粒5105b上后,在颗粒5105a2上和颗粒5105b上滑动。另外,颗粒5105e在氧化锌层5102上向颗粒5105c的其他侧面滑动。
然后,如图37D所示,颗粒5105d以其侧面与颗粒5105a2的侧面接触的方式配置。另外,颗粒5105e的侧面与颗粒5105c的其他侧面接触。此外,在颗粒5105d的其他侧面上,与氧化锌一起从靶材5130剥离的多个粒子5103因来自衬底5120的热量而晶化,由此形成区域5105d1。
如上所述,通过所沉积的颗粒彼此接触,并且在颗粒的侧面发生生长,在衬底5120上形成CAAC-OS。因此,CAAC-OS的颗粒的每一个都比nc-OS的颗粒大。图34中的(3)和(2)的尺寸的差异相当于沉积之后的生长程度。
当颗粒彼此之间的空隙极小时,有时形成有一个大颗粒。一个大颗粒具有单晶结构。例如,从顶面看来颗粒的尺寸可以为10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。此时,有时在用于微细的晶体管的氧化物半导体中,沟道形成区域容纳在一个大颗粒中。也就是说,可以将具有单晶结构的区域用作沟道形成区域。另外,当颗粒变大时,有时可以将具有单晶结构的区域用作晶体管的沟道形成区域、源区域和漏区域。
如此,通过晶体管的沟道形成区域等形成在具有单晶结构的区域中,有时可以提高晶体管的频率特性。
如上述模型那样,可以认为颗粒5100沉积到衬底5120上。因此,可知即使被形成面不具有结晶结构,也能够沉积CAAC-OS,这是与外延生长不同的。此外,CAAC-OS的形成不需要激光晶化,并且在大面积的玻璃衬底等上也可以形成均匀的膜。例如,即使衬底5120的顶面(被形成面)结构为非晶结构(例如,由非晶氧化硅构成顶面),也能够形成CAAC-OS。
另外,可知即使作为被形成面的衬底5120顶面具有凹凸,在CAAC-OS中颗粒5100也根据衬底5120顶面的形状排列。例如,当衬底5120的顶面在原子级别上平坦时,颗粒5100以使其平行于a-b面的平板面朝下的方式排列。当颗粒5100的厚度均匀时,形成厚度均匀、平坦且结晶性高的层。并且,通过层叠n个(n是自然数)层,可以得到CAAC-OS。
另一方面,在衬底5120的顶面具有凹凸的情况下,CAAC-OS也具有颗粒5100沿凹凸排列的层层叠为n个(n是自然数)层的结构。由于衬底5120为不均匀,因此在某些情况下在CAAC-OS中容易在颗粒5100之间产生空隙。注意,此时,由于分子间力,颗粒5100即使在凹凸状的表面上也以尽可能地减小它们之间的空隙的方式排列。因此,即使成膜表面有凹凸也可以得到结晶性高的CAAC-OS。
因为根据这样的模型沉积CAAC-OS,所以溅射粒子优选为厚度小的颗粒状。注意,当溅射粒子为厚度大的骰子状时,朝向衬底5120上的平面不固定,所以有时不能使厚度或结晶的取向均匀。
根据上述成膜模型,即使在具有非晶结构的被形成面上也可以形成结晶性高的CAAC-OS。
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。
实施方式8
[电子设备]
在本实施方式中,参照图38A至图39D说明能够应用本发明的一个方式的显示装置的电子设备的例子。
作为包括显示装置的电子设备,有电视装置(也称为电视或电视接收机)、计算机等的显示器、数码相机及数码摄像机等相机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、音频再现装置、弹珠机等大型游戏机等。图38A至图39D示出这些电子设备的具体例子。
图38A示出一种便携式游戏机,该便携式游戏机包括框体7101、框体7102、显示部7103、显示部7104、麦克风7105、扬声器7106、操作键7107以及触屏笔7108等。根据本发明的一个方式的显示装置可用于显示部7103或显示部7104。当将根据本发明的一个方式的显示装置用作显示部7103或显示部7104时,可以提供一种用户友好且不容易发生品质降低的便携式游戏机。注意,虽然图38A所示的便携式游戏机包括两个显示部即显示部7103和显示部7104,但是便携式游戏机所包括的显示部的数量不限于两个。
图38B示出一种智能手表,包括框体7302、显示部7304、操作按钮7311、7312、连接端子7313、腕带7321、表带扣7322等。本发明的一个方式的显示装置或触摸面板可用于显示部7304。
图38C示出一种便携式信息终端,包括安装于框体7501中的显示部7502、操作按钮7503、外部连接端口7504、扬声器7505、麦克风7506等。本发明的一个方式的显示装置可用于显示部7502。
图38D示出一种摄像机,包括第一框体7701、第二框体7702、显示部7703、操作键7704、透镜7705、连接部7706等。操作键7704及透镜7705被设置在第一框体7701中,显示部7703被设置在第二框体7702中。第一框体7701和第二框体7702由连接部7706连接,第一框体7701和第二框体7702之间的角度可以由连接部7706改变。显示部7703所显示的图像也可以根据连接部7706所形成的第一框体7701和第二框体7702之间的角度切换。可以将本发明的一个方式的成像装置设置在透镜7705的焦点的位置上。本发明的一个方式的显示装置可用于显示部7703。
图38E示出曲面显示器,该曲面显示器包括安装于框体7801的显示部7802、操作按钮7803及扬声器7804等。本发明的一个方式的显示装置可用于显示部7802。
图38F是数字标牌,该数字标牌包括设置于电线杆7921上的显示部7922。本发明的一个方式的显示装置可用于显示部7922。
图39A示出笔记本型个人计算机,该笔记本型个人计算机包括框体8121、显示部8122、键盘8123及指向装置8124等。本发明的一个方式的显示装置可用于显示部8122。
图39B示出汽车9700的外观。图39C示出汽车9700的驾驶座位。汽车9700包括车体9701、车轮9702、仪表盘9703、灯9704等。本发明的一个方式的显示装置或输入/输出装置可用于汽车9700的显示部等。例如,本发明的一个方式的显示装置、输入/输出装置或触摸面板可设置于图39C所示的显示部9710至显示部9715。
显示部9710和显示部9711是设置在汽车的挡风玻璃上的显示装置或输入/输出装置。通过使用具有透光性的导电材料来制造显示装置或输入/输出装置中的电极,可以使本发明的一个方式的显示装置或输入/输出装置成为能看到对面的所谓的透明式显示装置或输入/输出装置。透明式显示装置或输入/输出装置即使在驾驶汽车9700时也不会遮挡视野。因此,可以将本发明的一个方式的显示装置或输入/输出装置设置在汽车9700的挡风玻璃中。另外,当在显示装置或输入/输出装置中设置用来驱动显示装置或输入/输出装置的晶体管等时,优选采用使用有机半导体材料的有机晶体管、使用氧化物半导体的晶体管等具有透光性的晶体管。
显示部9712是设置在立柱部分的显示装置。例如,通过将来自设置在车体的成像单元的影像显示在显示部9712,可以补充被立柱遮挡的视野。显示部9713是设置在仪表盘部分的显示装置。例如,通过将来自设置在车体的成像单元的影像显示在显示部9713,可以补充被仪表盘遮挡的视野。也就是说,通过显示来自设置在汽车外侧的成像单元的影像,可以消除死角,从而提高安全性。另外,通过显示补充看不到的部分的影像,可以更自然、更舒适地确认安全。
图39D示出采用将长座椅用于驾驶座位及副驾驶座位的汽车室内。显示部9721是设置在车门部分的显示装置。例如,通过将来自设置在车体的成像单元的影像显示在显示部9721,可以补充被车门遮挡的视野。另外,显示部9722是设置在方向盘的显示装置。显示部9723是设置在长座椅的中央部的显示装置。另外,通过将显示装置设置在被坐面或靠背部分等,并且使用显示装置的发热器作为发热源,也可以将该显示装置用作座椅取暖器。
显示部9714、显示部9715及显示部9722可以提供导航信息、速度表、转速计、行驶距离、加油量、排档状态、空调的设定等各种信息。另外,使用者可以适当地改变显示部所显示的显示内容及布局等。另外,显示部9710至显示部9713、显示部9721及显示部9723也可以显示上述信息。显示部9710至显示部9715、显示部9721至显示部9723还可以被用作照明装置。此外,显示部9710至显示部9715、显示部9721至显示部9723还可以被用作加热装置。
使用本发明的一个方式的显示装置的显示部可以为平面。在此情况下,本发明的一个方式的显示装置并不需要具有曲面或柔性。
本实施方式所示的结构及方法等可以与其他实施方式所示的结构及方法等适当地组合而实施。
符号说明
10:显示装置;11:区域;12:区域;13:区域;14:区域;18:遮光层;20:显示面板;21:显示区域;22:外围电路;23:保护膜;24:像素;30:槽部;36:电极;42:FPC;50:晶体管;51:晶体管;52:晶体管;53:晶体管;54:晶体管;55:晶体管;61:电容元件;63:电容元件;70:发光元件;80:液晶元件;90:输入装置;91:源极线;92:栅极线;100:衬底;101:衬底;103:偏振片;104:背光源;110:绝缘层;112:绝缘层;120:导电层;130:绝缘层;131:绝缘层;140:半导体层;141:氧化物半导体层;142:氧化物半导体层;143:氧化物半导体层;150:导电层;160:导电层;165:绝缘层;170:绝缘层;180:绝缘层;190:导电层;200:导电层;220:导电层;230:层;240:间隔物;250:EL层;260:导电层;300:衬底;301:衬底;302:保护衬底;303:偏振片;312:绝缘层;330:绝缘层;360:着色层;370:粘合层;371:粘合层;372:粘合层;373:粘合层;374:粘合层;375:粘合层;376:粘合层;380:导电层;390:液晶层;400:导电层;410:导电层;411:导电层;420:绝缘层;430:导电层;440:绝缘层;510:各向异性导电膜;520:导电层;530:开口部;601:前体;602:前体;700:衬底;701:像素部;702:扫描线驱动电路;703:扫描线驱动电路;704:信号线驱动电路;710:电容布线;712:栅极布线;713:栅极布线;714:数据线;716:晶体管;717:晶体管;718:液晶元件;719:液晶元件;720:像素;721:开关晶体管;722:驱动晶体管;723:电容元件;724:发光元件;725:信号线;726:扫描线;727:电源线;728:共同电极;800:衬底;810:导入口;820:处理室;830:发光元件;930:衬底;931:电极;932:电极;933:电极;934:桥型电极;936:电极;937:电极;938:交叉部;941:布线;942:布线;950:FPC;951:IC;1700:衬底;1701:处理室;1702:装载室;1703:预处理室;1704:处理室;1705:处理室;1706:卸载室;1711a:原料供应部;1711b:原料供应部;1712a:高速阀;1712b:高速阀;1713a:原料导入口;1713b:原料导入口;1714:原料排出口;1715:排气单元;1716:衬底支架;1720:传送室;3501:布线;3502:布线;3503:晶体管;3504:液晶元件;3510:布线;3510_1:布线;3510_2:布线;3511:布线;3515_1:区块;3515_2:区块;3516:区块;5100:颗粒;5100a:颗粒;5100b:颗粒;5101:离子;5102:氧化锌层;5103:粒子;5105a:颗粒;5105a1:区域;5105a2:颗粒;5105b:颗粒;5105c:颗粒;5105d:颗粒;5105d1:区域;5105e:颗粒;5120:衬底;5130:靶材;5161:区域;7101:框体;7102:框体;7103:显示部;7104:显示部;7105:麦克风;7106:扬声器;7107:操作键;7108:触屏笔;7302:框体;7304:显示部;7311:操作按钮;7312:操作按钮;7313:连接端子;7321:腕带;7322:表带扣;7501:框体;7502:显示部;7503:操作按钮;7504:外部连接端口;7505:扬声器;7506:麦克风;7701:框体;7702:框体;7703:显示部;7704:操作键;7705:透镜;7706:连接部;7801:框体;7802:显示部;7803:操作按钮;7804:扬声器;7921:电线杆;7922:显示部;8121:框体;8122:显示部;8123:键盘;8124:指向装置;9700:汽车;9701:车体;9702:车轮;9703:仪表盘;9704:灯;9710:显示部;9711:显示部;9712:显示部;9713:显示部;9714:显示部;9715:显示部;9721:显示部;9722:显示部;9723:显示部。
本申请基于2014年10月28日提交到日本专利局的日本专利申请No.2014-219635,通过引用将其完整内容并入在此。
Claims (19)
1.一种显示装置,包括:
第一衬底;以及
第二衬底,
其中,在所述第一衬底的第一面上设置有第一绝缘层,
在所述第二衬底的第一面上设置有第二绝缘层,
所述第一衬底的所述第一面与所述第二衬底的所述第一面相对,
所述第一衬底具有与所述第一面相反的第二面,
所述第二衬底具有与所述第一面相反的第二面,
粘合层位于所述第一绝缘层与所述第二绝缘层之间,
并且,保护膜在所述第一衬底及所述第二衬底的边缘部附近覆盖所述第一衬底的所述第一面、所述第一衬底的侧面、所述第一衬底的所述第二面、所述粘合层的侧面、以及所述第二衬底的所述第一面,但所述保护膜不覆盖所述第二衬底的侧面。
2.根据权利要求1所述的显示装置,
其中所述保护膜与所述第一衬底的所述侧面接触,但所述保护膜不与所述第二衬底的所述侧面接触。
3.根据权利要求1所述的显示装置,其中晶体管、电容元件、显示元件、遮光层、着色层以及间隔物在所述第一衬底的所述第一面与所述第二衬底的所述第一面之间。
4.根据权利要求1所述的显示装置,其中所述保护膜包括氧、氮以及金属中的任一个。
5.根据权利要求4所述的显示装置,其中所述保护膜包括选自由氧化铝、氧化铪、氧化锆、氧化钛、氧化锌、氧化铟、氧化锡、铟锡氧化物、氧化钽、氧化硅、氧化锰、氧化镍、氧化铒、氧化钴、氧化碲、钛酸钡、氮化钛、氮化钽、氮化铝、氮化钨、氮化钴、氮化锰、氮化铪、钌、铂、镍、钴、锰以及铜构成的组中的一个。
6.根据权利要求2所述的显示装置,
其中所述保护膜不与所述第二衬底的所述第二面接触。
7.根据权利要求3所述的显示装置,其中所述显示元件是液晶元件。
8.根据权利要求3所述的显示装置,其中所述显示元件是有机EL元件。
9.一种显示装置,包括:
权利要求1所述的显示装置;以及
麦克风或扬声器。
10.一种显示装置的制造方法,包括如下步骤:
在第一衬底的第一面上形成晶体管、电容元件、像素电极以及第一绝缘层;
在第二衬底的第一面上形成遮光层、着色层、绝缘层、间隔物以及第二绝缘层;
由粘合层将所述第一衬底与所述第二衬底粘合以密封所述晶体管、所述电容元件以及液晶;
通过在粘合所述第一衬底与所述第二衬底之后对所述第二衬底进行第一切削处理,形成槽部;
在形成所述槽部之后,在所述第一衬底及所述第二衬底的边缘部附近形成保护膜,所述保护膜在所述槽部附近与所述第一衬底、所述第一绝缘层、所述粘合层、所述第二绝缘层以及所述第二衬底接触;以及
通过对所述第一衬底执行第二切削处理来切削所述槽部。
11.根据权利要求10所述的显示装置的制造方法,
其中所述保护膜与所述第一衬底的所述第一面以及所述第一衬底的第二面接触,
并且所述第一衬底的所述第二面是与所述第一衬底的所述第一面相反的面。
12.根据权利要求10所述的显示装置的制造方法,其中所述保护膜利用原子层沉积法形成。
13.根据权利要求10所述的显示装置的制造方法,其中所述保护膜包括选自由氧化铝、氧化铪、氧化锆、氧化钛、氧化锌、氧化铟、氧化锡、铟锡氧化物、氧化钽、氧化硅、氧化锰、氧化镍、氧化铒、氧化钴、氧化碲、钛酸钡、氮化钛、氮化钽、氮化铝、氮化钨、氮化钴、氮化锰、氮化铪、钌、铂、镍、钴、锰以及铜构成的组中的一个。
14.根据权利要求11所述的显示装置的制造方法,
其中所述保护膜不与所述第二衬底的第二面接触,
并且所述第二衬底的所述第二面是与所述第二衬底的所述第一面相反的面。
15.一种显示装置的制造方法,包括如下步骤:
在第一衬底的第一面上形成晶体管、电容元件、像素电极以及第一绝缘层;
在第二衬底的第一面上形成遮光层、着色层、绝缘层、间隔物以及第二绝缘层;
由粘合层将所述第一衬底与所述第二衬底粘合以密封所述晶体管、所述电容元件以及显示元件;
通过对所述第二衬底进行第一切削处理来形成槽部;
在所述槽部、所述第一衬底及所述第二衬底的边缘部附近形成保护膜,所述保护膜与所述第一衬底、所述第一绝缘层、所述粘合层、所述第二绝缘层以及所述第二衬底接触;以及
通过对所述第一衬底进行第二切削处理来制造多个显示装置。
16.根据权利要求15所述的显示装置的制造方法,
其中所述保护膜与所述第一衬底的所述第一面以及所述第一衬底的第二面接触,
并且所述第一衬底的所述第二面是与所述第一衬底的所述第一面相反的面。
17.根据权利要求15所述的显示装置的制造方法,其中所述保护膜利用原子层沉积法形成。
18.根据权利要求15所述的显示装置的制造方法,其中所述保护膜包括选自由氧化铝、氧化铪、氧化锆、氧化钛、氧化锌、氧化铟、氧化锡、铟锡氧化物、氧化钽、氧化硅、氧化锰、氧化镍、氧化铒、氧化钴、氧化碲、钛酸钡、氮化钛、氮化钽、氮化铝、氮化钨、氮化钴、氮化锰、氮化铪、钌、铂、镍、钴、锰以及铜构成的组中的一个。
19.根据权利要求16所述的显示装置的制造方法,
其中所述保护膜与所述第二衬底的第二面接触,
并且所述第二衬底的所述第二面是与所述第二衬底的所述第一面相反的面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110822972.9A CN113540130A (zh) | 2014-10-28 | 2015-10-15 | 显示装置、显示装置的制造方法及电子设备 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014219635 | 2014-10-28 | ||
| JP2014-219635 | 2014-10-28 | ||
| PCT/IB2015/057902 WO2016067144A1 (en) | 2014-10-28 | 2015-10-15 | Display device, manufacturing method of display device, and electronic device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110822972.9A Division CN113540130A (zh) | 2014-10-28 | 2015-10-15 | 显示装置、显示装置的制造方法及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107111970A CN107111970A (zh) | 2017-08-29 |
| CN107111970B true CN107111970B (zh) | 2021-08-13 |
Family
ID=55792610
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110822972.9A Pending CN113540130A (zh) | 2014-10-28 | 2015-10-15 | 显示装置、显示装置的制造方法及电子设备 |
| CN201580059162.5A Expired - Fee Related CN107111970B (zh) | 2014-10-28 | 2015-10-15 | 显示装置、显示装置的制造方法及电子设备 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110822972.9A Pending CN113540130A (zh) | 2014-10-28 | 2015-10-15 | 显示装置、显示装置的制造方法及电子设备 |
Country Status (6)
| Country | Link |
|---|---|
| US (5) | US10367014B2 (zh) |
| JP (6) | JP6606395B2 (zh) |
| KR (1) | KR102439023B1 (zh) |
| CN (2) | CN113540130A (zh) |
| TW (3) | TWI791939B (zh) |
| WO (1) | WO2016067144A1 (zh) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6144335B2 (ja) * | 2013-04-19 | 2017-06-07 | 本田技研工業株式会社 | 調光パネル構造体 |
| CN113540130A (zh) * | 2014-10-28 | 2021-10-22 | 株式会社半导体能源研究所 | 显示装置、显示装置的制造方法及电子设备 |
| WO2016067159A1 (en) | 2014-10-28 | 2016-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Functional panel, method for manufacturing the same, module, data processing device |
| KR102456654B1 (ko) | 2014-11-26 | 2022-10-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| KR102352284B1 (ko) * | 2015-02-02 | 2022-01-18 | 삼성디스플레이 주식회사 | 롤러블 디스플레이 장치 |
| JP6474337B2 (ja) * | 2015-08-27 | 2019-02-27 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
| JP6612613B2 (ja) * | 2015-12-24 | 2019-11-27 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102550696B1 (ko) * | 2016-04-08 | 2023-07-04 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| TW201813147A (zh) * | 2016-07-15 | 2018-04-01 | 半導體能源研究所股份有限公司 | 顯示裝置、顯示模組、電子裝置及顯示裝置的製造方法 |
| KR20180028850A (ko) * | 2016-09-09 | 2018-03-19 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| JP6931985B2 (ja) * | 2016-10-21 | 2021-09-08 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| CN107045231A (zh) * | 2016-12-29 | 2017-08-15 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| US20180188861A1 (en) * | 2017-01-03 | 2018-07-05 | Innolux Corporation | Display device |
| EP3591655B1 (en) | 2017-02-28 | 2022-06-01 | FUJIFILM Corporation | Medication assist device, medication assist system, medication assist method, and program |
| CN108336108B (zh) * | 2017-03-03 | 2020-09-25 | 上海天马微电子有限公司 | 一种触控显示面板和触控显示装置 |
| US11444255B2 (en) * | 2017-05-18 | 2022-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing display device, display device, display module, and electronic device |
| KR102400648B1 (ko) * | 2017-08-18 | 2022-05-23 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| JP6597740B2 (ja) * | 2017-08-30 | 2019-10-30 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| CN107561760A (zh) * | 2017-09-19 | 2018-01-09 | 惠科股份有限公司 | 内嵌式触控显示装置 |
| JP6942602B2 (ja) * | 2017-10-19 | 2021-09-29 | 株式会社ジャパンディスプレイ | 表示装置の製造方法 |
| US20190252637A1 (en) * | 2018-02-13 | 2019-08-15 | Innolux Corporation | Foldable display device |
| JP7127802B2 (ja) | 2018-04-18 | 2022-08-30 | 三国電子有限会社 | タッチ検出機能付き表示装置及びその製造方法 |
| KR102546667B1 (ko) | 2018-05-15 | 2023-06-23 | 삼성디스플레이 주식회사 | 폴더블 표시 장치 |
| KR102275404B1 (ko) * | 2018-08-03 | 2021-07-09 | 황장환 | 흡광투과필름 및 이를 포함하는 디스플레이 장치 |
| CN109148694A (zh) * | 2018-08-27 | 2019-01-04 | 领旺(上海)光伏科技有限公司 | 用于柔性钙钛矿太阳能电池的ito电极表面修饰方法 |
| CN110943066A (zh) * | 2018-09-21 | 2020-03-31 | 联华电子股份有限公司 | 具有高电阻晶片的半导体结构及高电阻晶片的接合方法 |
| CN209570767U (zh) * | 2018-11-06 | 2019-11-01 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| CN209167760U (zh) * | 2019-01-30 | 2019-07-26 | 京东方科技集团股份有限公司 | 显示模组及显示装置 |
| CN109637447B (zh) * | 2019-02-27 | 2020-09-25 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示面板 |
| CN114127973B (zh) | 2019-07-10 | 2025-12-23 | 科迪华公司 | 沉积机的基底定位 |
| CN112689789B (zh) * | 2019-08-19 | 2023-04-04 | 京东方科技集团股份有限公司 | 可折叠显示屏及其制作方法和显示装置 |
| US12414284B2 (en) | 2019-12-27 | 2025-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR102752707B1 (ko) * | 2020-05-29 | 2025-01-13 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN113937236B (zh) * | 2020-06-29 | 2023-04-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| US11780242B2 (en) | 2020-10-27 | 2023-10-10 | Kateeva, Inc. | Substrate positioning for deposition machine |
| US11581334B2 (en) * | 2021-02-05 | 2023-02-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cocktail layer over gate dielectric layer of FET FeRAM |
| CN113121120B (zh) * | 2021-05-31 | 2022-11-22 | 四川华炫新材料科技有限公司 | 一种高耐碱玄武岩纤维及其制备方法 |
| TWI870799B (zh) * | 2023-03-13 | 2025-01-21 | 元太科技工業股份有限公司 | 觸控顯示裝置 |
Family Cites Families (180)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357557A (en) * | 1979-03-16 | 1982-11-02 | Sharp Kabushiki Kaisha | Glass sealed thin-film electroluminescent display panel free of moisture and the fabrication method thereof |
| US4640583A (en) * | 1983-07-22 | 1987-02-03 | Kabushiki Kaisha Seiko Epson | Display panel having an inner and an outer seal and process for the production thereof |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPH0672540B2 (ja) | 1985-10-16 | 1994-09-14 | マツダ株式会社 | エンジンの吸気装置 |
| JPS6291623U (zh) | 1985-11-28 | 1987-06-11 | ||
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH055890A (ja) | 1991-06-27 | 1993-01-14 | Sanyo Electric Co Ltd | 液晶表示パネルおよびその製造方法 |
| JP3158667B2 (ja) * | 1991-08-01 | 2001-04-23 | セイコーエプソン株式会社 | 液晶表示素子の製造方法及び液晶表示素子の再生方法 |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| US5966652A (en) * | 1996-08-29 | 1999-10-12 | Qualcomm Incorporated | System and method for the insertion and extraction of telephone numbers from a wireless text message |
| JP4307574B2 (ja) * | 1996-09-03 | 2009-08-05 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置 |
| JPH10172757A (ja) | 1996-12-13 | 1998-06-26 | Idemitsu Kosan Co Ltd | 有機el発光装置 |
| JPH11202349A (ja) | 1998-01-12 | 1999-07-30 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| US7402467B1 (en) | 1999-03-26 | 2008-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2001222017A (ja) | 1999-05-24 | 2001-08-17 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
| TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP3942770B2 (ja) | 1999-09-22 | 2007-07-11 | 株式会社半導体エネルギー研究所 | El表示装置及び電子装置 |
| US6580094B1 (en) | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| US7579203B2 (en) | 2000-04-25 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US6605826B2 (en) | 2000-08-18 | 2003-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and display device |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| US7222981B2 (en) | 2001-02-15 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | EL display device and electronic device |
| JP4101529B2 (ja) * | 2001-02-22 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| US6992439B2 (en) | 2001-02-22 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device with sealing structure for protecting organic light emitting element |
| JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP2002333848A (ja) * | 2001-05-10 | 2002-11-22 | Sharp Corp | 複合アクティブマトリクス基板、その製造方法、及び電磁波撮像装置 |
| JP4181495B2 (ja) * | 2001-06-29 | 2008-11-12 | シチズンホールディングス株式会社 | 液晶表示パネル |
| JP3761843B2 (ja) | 2001-07-03 | 2006-03-29 | 株式会社半導体エネルギー研究所 | 発光装置及び電子機器 |
| TW546857B (en) | 2001-07-03 | 2003-08-11 | Semiconductor Energy Lab | Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment |
| US7701130B2 (en) | 2001-08-24 | 2010-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Luminous device with conductive film |
| JP4260440B2 (ja) | 2001-08-24 | 2009-04-30 | 株式会社半導体エネルギー研究所 | 発光装置及び電気器具 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| WO2003040441A1 (fr) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin |
| KR100652045B1 (ko) | 2001-12-21 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
| CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
| JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| JP2004103337A (ja) * | 2002-09-06 | 2004-04-02 | Semiconductor Energy Lab Co Ltd | 発光装置およびその作製方法 |
| US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP2004140267A (ja) | 2002-10-18 | 2004-05-13 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| CN101882668B (zh) | 2002-12-19 | 2012-05-09 | 株式会社半导体能源研究所 | 显示装置 |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| SG142140A1 (en) | 2003-06-27 | 2008-05-28 | Semiconductor Energy Lab | Display device and method of manufacturing thereof |
| US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| CN102867855B (zh) | 2004-03-12 | 2015-07-15 | 独立行政法人科学技术振兴机构 | 薄膜晶体管及其制造方法 |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7619258B2 (en) | 2004-03-16 | 2009-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| TWI333081B (en) * | 2004-08-27 | 2010-11-11 | Fih Hong Kong Ltd | Glass-surface protecting film and the method of making it |
| JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| RU2358355C2 (ru) | 2004-11-10 | 2009-06-10 | Кэнон Кабусики Кайся | Полевой транзистор |
| CA2585190A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
| US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
| US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
| TWI505473B (zh) | 2005-01-28 | 2015-10-21 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| TWI313368B (en) * | 2005-06-03 | 2009-08-11 | Chi Mei Optoelectronics Corp | Method of manufacturing liquid crystal display |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP4142064B2 (ja) * | 2005-08-05 | 2008-08-27 | セイコーエプソン株式会社 | 液晶装置、電気光学装置、プロジェクタ、及びマイクロデバイス |
| JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| EP1998373A3 (en) | 2005-09-29 | 2012-10-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| JP5089139B2 (ja) | 2005-11-15 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20090130089A (ko) | 2005-11-15 | 2009-12-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 다이오드 및 액티브 매트릭스 표시장치 |
| TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| KR100673765B1 (ko) | 2006-01-20 | 2007-01-24 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
| JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
| KR100688795B1 (ko) | 2006-01-25 | 2007-03-02 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그 제조방법 |
| US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
| US8013943B2 (en) | 2006-03-08 | 2011-09-06 | Sharp Kabushiki Kaisha | Display device |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
| WO2008069219A1 (en) | 2006-12-05 | 2008-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Antireflective film and display device |
| KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| US7968382B2 (en) | 2007-02-02 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| KR100872709B1 (ko) | 2007-02-26 | 2008-12-05 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
| KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
| JP4508219B2 (ja) * | 2007-07-19 | 2010-07-21 | コニカミノルタホールディングス株式会社 | 有機エレクトロルミネッセンス表示装置及び有機エレクトロルミネッセンス表示素子の封止方法 |
| TWI354153B (en) | 2007-11-19 | 2011-12-11 | Au Optronics Corp | Flat display panel having strength enhancing struc |
| JP5121432B2 (ja) * | 2007-12-11 | 2013-01-16 | キヤノン株式会社 | 液晶表示装置及びその製造方法並びに液晶プロジェクション装置 |
| JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP5304232B2 (ja) * | 2008-02-01 | 2013-10-02 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| TWI380089B (en) * | 2008-12-03 | 2012-12-21 | Au Optronics Corp | Method of forming a color filter touch sensing substrate |
| JP2010243556A (ja) * | 2009-04-01 | 2010-10-28 | Hitachi Displays Ltd | 表示装置の製造方法 |
| JP2011018479A (ja) | 2009-07-07 | 2011-01-27 | Panasonic Corp | 有機エレクトロルミネッセンス表示装置及びその製造方法 |
| KR101414926B1 (ko) | 2009-07-18 | 2014-07-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치 제조 방법 |
| DE102009035640A1 (de) | 2009-07-31 | 2011-02-03 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Bauteils mit mindestens einem organischen Material und Bauteil mit mindestens einem organischen Material |
| JP5052577B2 (ja) | 2009-09-07 | 2012-10-17 | 株式会社半導体エネルギー研究所 | El表示装置 |
| EP2476149B1 (en) | 2009-09-11 | 2018-11-14 | Koninklijke Philips N.V. | Oled devices with protection cover |
| CN102549480B (zh) * | 2009-10-02 | 2014-12-17 | 夏普株式会社 | 液晶显示面板的制造方法和液晶显示面板 |
| TWI408448B (zh) * | 2009-10-08 | 2013-09-11 | Innolux Corp | 母面板及顯示面板的製作方法 |
| JP5771365B2 (ja) * | 2009-11-23 | 2015-08-26 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 中小型液晶表示装置 |
| KR101806271B1 (ko) | 2010-05-14 | 2017-12-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| JP5537308B2 (ja) * | 2010-07-14 | 2014-07-02 | 東レエンジニアリング株式会社 | 封止構造、その製造装置及びその製造方法 |
| JPWO2012039310A1 (ja) * | 2010-09-22 | 2014-02-03 | 株式会社アルバック | 有機el素子の製造方法、成膜装置、有機el素子 |
| US8877468B2 (en) * | 2010-09-24 | 2014-11-04 | Anaergia Inc. | Method for converting biomass to methane or ethanol |
| JP5733502B2 (ja) * | 2011-01-17 | 2015-06-10 | ソニー株式会社 | 有機el表示装置および電子機器 |
| WO2013031509A1 (en) | 2011-08-26 | 2013-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, electronic device, lighting device, and method for manufacturing the light-emitting device |
| FR2980907B1 (fr) * | 2011-09-30 | 2013-11-01 | Thales Sa | Procede d'encapsulation d'un dispositif electro-optique |
| KR101976212B1 (ko) | 2011-10-24 | 2019-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| JP2013161895A (ja) | 2012-02-03 | 2013-08-19 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
| JP2015121829A (ja) * | 2012-04-18 | 2015-07-02 | シャープ株式会社 | カラーフィルター一体型タッチパネル |
| JP2013251255A (ja) | 2012-05-04 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | 発光装置の作製方法 |
| JP6142151B2 (ja) * | 2012-07-31 | 2017-06-07 | 株式会社Joled | 表示装置および電子機器 |
| KR20140026257A (ko) | 2012-08-23 | 2014-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| US9625764B2 (en) | 2012-08-28 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| KR102161078B1 (ko) | 2012-08-28 | 2020-09-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 제작 방법 |
| JP5949334B2 (ja) * | 2012-08-30 | 2016-07-06 | 株式会社Jvcケンウッド | 貼り合わせ基板、及び製造方法 |
| KR20240090453A (ko) | 2012-09-03 | 2024-06-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| KR101977708B1 (ko) * | 2012-09-04 | 2019-08-29 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| US20150277170A1 (en) * | 2012-11-21 | 2015-10-01 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| CN103353695B (zh) * | 2013-06-28 | 2015-12-09 | 北京京东方光电科技有限公司 | 一种阵列基板及显示装置 |
| TWI726843B (zh) * | 2014-05-30 | 2021-05-11 | 日商半導體能源研究所股份有限公司 | 觸控面板 |
| WO2016067159A1 (en) | 2014-10-28 | 2016-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Functional panel, method for manufacturing the same, module, data processing device |
| CN113540130A (zh) * | 2014-10-28 | 2021-10-22 | 株式会社半导体能源研究所 | 显示装置、显示装置的制造方法及电子设备 |
| KR102456654B1 (ko) | 2014-11-26 | 2022-10-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
-
2015
- 2015-10-15 CN CN202110822972.9A patent/CN113540130A/zh active Pending
- 2015-10-15 CN CN201580059162.5A patent/CN107111970B/zh not_active Expired - Fee Related
- 2015-10-15 WO PCT/IB2015/057902 patent/WO2016067144A1/en not_active Ceased
- 2015-10-15 KR KR1020177013837A patent/KR102439023B1/ko active Active
- 2015-10-23 TW TW109101738A patent/TWI791939B/zh not_active IP Right Cessation
- 2015-10-23 TW TW104134902A patent/TWI684052B/zh active
- 2015-10-23 TW TW111123076A patent/TWI878689B/zh active
- 2015-10-26 US US14/922,658 patent/US10367014B2/en not_active Expired - Fee Related
- 2015-10-27 JP JP2015210751A patent/JP6606395B2/ja not_active Expired - Fee Related
-
2019
- 2019-07-25 US US16/522,182 patent/US11075232B2/en not_active Expired - Fee Related
- 2019-10-18 JP JP2019190883A patent/JP2020076981A/ja not_active Withdrawn
-
2021
- 2021-05-03 US US17/246,788 patent/US11824068B2/en active Active
- 2021-12-24 JP JP2021210309A patent/JP7129540B2/ja active Active
-
2022
- 2022-08-22 JP JP2022131923A patent/JP7495964B2/ja active Active
-
2023
- 2023-11-17 US US18/512,392 patent/US12230647B2/en active Active
-
2024
- 2024-05-24 JP JP2024084580A patent/JP2024110977A/ja not_active Withdrawn
-
2025
- 2025-01-03 US US19/008,793 patent/US20250151393A1/en active Pending
- 2025-06-06 JP JP2025094610A patent/JP2025126184A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US10367014B2 (en) | 2019-07-30 |
| JP7129540B2 (ja) | 2022-09-01 |
| KR20170074950A (ko) | 2017-06-30 |
| JP2016085461A (ja) | 2016-05-19 |
| CN107111970A (zh) | 2017-08-29 |
| KR102439023B1 (ko) | 2022-08-31 |
| US12230647B2 (en) | 2025-02-18 |
| US11824068B2 (en) | 2023-11-21 |
| JP7495964B2 (ja) | 2024-06-05 |
| TW202026727A (zh) | 2020-07-16 |
| US20250151393A1 (en) | 2025-05-08 |
| JP6606395B2 (ja) | 2019-11-13 |
| TWI878689B (zh) | 2025-04-01 |
| US20160118416A1 (en) | 2016-04-28 |
| JP2022171682A (ja) | 2022-11-11 |
| JP2022050475A (ja) | 2022-03-30 |
| TWI791939B (zh) | 2023-02-11 |
| JP2025126184A (ja) | 2025-08-28 |
| US11075232B2 (en) | 2021-07-27 |
| US20210257394A1 (en) | 2021-08-19 |
| JP2020076981A (ja) | 2020-05-21 |
| JP2024110977A (ja) | 2024-08-16 |
| US20240088172A1 (en) | 2024-03-14 |
| TW202240256A (zh) | 2022-10-16 |
| TWI684052B (zh) | 2020-02-01 |
| WO2016067144A1 (en) | 2016-05-06 |
| CN113540130A (zh) | 2021-10-22 |
| US20190348448A1 (en) | 2019-11-14 |
| TW201627734A (zh) | 2016-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7495964B2 (ja) | 表示装置 | |
| JP7558236B2 (ja) | 表示装置 | |
| TW201631817A (zh) | 顯示裝置及其製造方法 | |
| JP2016127155A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210813 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |