JP5771365B2 - 中小型液晶表示装置 - Google Patents

Description

本発明は、中小型液晶表示装置及びその製造方法に関する。より詳細には、画像を具現することができ、ノートブックサイズ以下の大きさを持つ中小型液晶表示装置及びその製造方法に関する。

液晶表示装置は、電界を利用して液晶の光透過率を調節することによって画像を表示する。このような液晶表示装置は、薄膜トランジスタが形成された下部基板とカラーフィルターが形成された上部基板に互いに対向するように配置された画素電極と共通電極との間の電界を制御して液晶を駆動する。

このために、液晶表示装置は互いに対向されるように合着された下部基板及び上部基板と、下部基板及び上部基板との間でセルギャップを一定に維持するためのスペーサと、セルギャップに満たされた液晶を備える。

上部基板は、カラー具現のためのカラーフィルター、光漏れ防止のためのブラックマトリックス及び電界を制御するための共通電極と、液晶配向のために塗布された配向膜で構成される。

下部基板は、複数の信号配線及び薄膜トランジスタと、薄膜トランジスタと接続された画素電極と、液晶配向のために塗布された配向膜で構成される。また、下部基板は画素電極に充電された画素電圧信号が、次の電圧信号が充電されるまで安定的に維持されるようにするストーリッジキャパシタをさらに備える。

ストーリッジキャパシタは、絶縁膜を間に置いてストーリッジ下部電極及びストーリッジ上部電極が重畳されることで形成される。ここで、ストーリッジキャパシタは、画素電圧信号を安定的に維持すると同時に高解像度に適用可能な大きい容量値が要求される。しかし、ストーリッジキャパシタの容量値を増やすためにストーリッジ上/下部電極の重畳面積を広げることになれば、上/下部電極が占める面積ほど開口率が低下されるという問題がある。

一方、液晶表示装置の動作モードの中でＶＡモードの液晶表示装置の一種であるＰＶＡモード（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）は、パターニングされた透明電極を利用して液晶分子を互いに異なる方向に配列させて、液晶ドメインを形成することで、液晶表示装置の視野角を向上させることができる。この際、前記ＰＶＡモードの液晶表示装置を製造するためには、前記パターニングされた透明電極を形成する工程を伴う必要がある。

また、ＰＶＡモードの他の形態で、対向基板に突起を形成し、前記突起の形成された基板上に共通電極層を形成して液晶ドメインを形成することで液晶表示装置の視野角を向上させることができる。しかし、この場合にもまた前記突起を形成するための別途の工程を伴う必要がある。

上記のように液晶表示装置の液晶ドメインを形成するためには、透明電極をパターニングする工程及び/または突起を形成する工程をさらに遂行しなければならないので、液晶表示装置の製造工数が増加する。また、表示基板及び対向基板のアセンブリー工程で前記表示基板と前記対向基板のミスアラインは、前記表示基板の画素電極と前記対向基板の共通電極のパターンのミスアラインにつながって正常な液晶ドメインを形成することができない。さらに、前記透明電極のパターニング及び前記突起の形成は、液晶表示装置の開口率を低下させる要因となる。

そこで、本発明は前記問題を鑑みてなされたものであって、その目的は、開口率及び静電容量を向上させる中小型液晶表示装置及びその製造方法を提供することである。

上記目的を達成するために本発明の実施例による中小型液晶表示装置によれば、第１基板と、前記第１基板の第１領域に形成される薄膜トランジスタと、前記第１基板の第２領域に形成されるストーリッジキャパシタとを備え、前記ストーリッジキャパシタの第１電極及び第２電極は透明導電性物質で形成される。

また、前記ストーリッジキャパシタの第１及び２電極と重畳される第２領域上に画素電極がさらに形成されて、前記ストーリッジキャパシタの第２電極と画素電極との間に液晶ドメインを形成するための陥入パターンを含むドメイン形成層が形成される。

また、前記第１基板と対向する全面に形成された共通電極を含む第２基板と、前記第１基板と前記第２基板との間に位置し、液晶ドメインを形成する液晶分子を固定させる反応性メソゲン（Ｒｅａｃｔｉｖｅ ｍｅｓｏｇｅｎ；ＲＭ）を持つ液晶層が含まれる。

また、前記薄膜トランジスタは、ゲート電極と、前記ゲート電極及び絶縁層を間に置いて形成されるソース電極及びドレイン電極が含まれて構成され、前記ゲート電極は前記第１電極と同一層に形成されて、前記ゲート電極は透明導電性物質及び低抵抗金属の積層構造で具現される。

また、前記ドレイン電極は前記第２電極の一部領域と重畳されるように形成され、前記第２電極と前記ドレイン電極が電気的に接続され、前記陥入パターンによって露出される第２電極の領域上にコンタクト電極がさらに形成される。

また、前記コンタクト電極は、前記薄膜トランジスタのソース電極及びドレイン電極と同一物質で形成され、、前記透明導電性物質はインジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）、と、スズ酸化物（Ｔｉｎ Ｏｘｉｄｅ；ＴＯ）と、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）、インジウムスズ亜鉛酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＴＺＯ）のうち、いずれか一つで具現される。

また、本発明の実施例による液晶表示装置の製造方法は、第１基板上に薄膜トランジスタのゲート電極及びストーリッジキャパシタの第１電極を形成する段階と、前記第１電極と重畳される第１絶縁層上にストーリッジキャパシタの第２電極を形成する段階と、前記第２電極の一部を露出させる陥入パターンが形成された第２絶縁層及びドメイン形成層を形成する段階と、前記第２電極と重畳される前記ドメイン形成層上に画素電極を形成する段階とが含まれ、前記ストーリッジキャパシタの第１電極及び第２電極は透明導電性物質で形成されることを特徴とする。

また、前記第１基板と対向する全面に共通電極を含む第２基板が位置される段階と、前記第１基板と前記第２基板との間に位置し、液晶ドメインを具現する液晶分子を固定させる反応性メソゲンを持つ液晶層が形成される段階とがさらに含まれる。

また、前記ゲート電極及び第１電極はハーフトーンマスク工程を利用して同一層上で具現され、前記ゲート電極は透明導電性物質及び低抵抗金属の積層構造でなる。

また、前記ゲート電極と重畳される上部または下部に半導体層が形成される段階と、前記半導体層と電気的に連結されるソース及びドレイン電極が形成される段階とがさらに含まれ、前記陥入パターンによって露出する第２電極の領域上にコンタクト電極を形成する段階がさらに含まれる。ここで、前記コンタクト電極は薄膜トランジスタのソース電極及びドレイン電極と同一物質で形成される。

さらに、本発明の他の実施例による中小型液晶表示装置は、非透過領域に位置する薄膜トランジスタと、透過領域に順次位置する透明な第１電極、誘電膜及び透明な第２電極を含むストーリッジキャパシタ及び画素電極を含む第１基板と、第２基板と対向して共通電極を含む第２基板、及び前記第１基板と前記第２基板との間に位置する液晶層を含み、前記透過領域は前記画素電極と前記共通電極が重畳する領域に定義される。

また、前記画素電極は透明な導電性物質を含み、前記第１電極及び前記第２電極の中で少なくとも一つと重畳してストーリッジキャパシタとともにキャパシタンスを形成する。

また、前記第１基板の下方に位置するバックライトをさらに含み、前記バックライトから入射されて前記透過領域内で前記第１基板、前記液晶層及び前記第２基板を通過した光の透過率は、８０％ないし９９.５％であり、誘電膜はシリコン窒化物及びシリコン酸化物からなる群より選択された少なくとも一つを含む膜でなる。

また、前記第１電極の厚さは１５０Åないし１５００Åで、前記絶縁膜の厚さは４００Åないし６０００Åであり、前記第２電極の厚さは１５０Åないし１５００Åである。

また、前記第１電極及び前記第２電極の中で少なくとも一つは、前記透過領域の外部まで延長され、前記液晶表示装置は１１インチ以下の中小型液晶表示装置である。

以上のように、本発明の実施例によれば、ストーリッジキャパシタの下部電極及び上部電極を透明導電性物質で形成して画素の透過領域Ｐ全体に対応される広さを持つように形成することができ、これによって開口率及び充分な静電容量を確保することができる。

また、共通電極に別途のパターンなしにも液晶ドメインを形成することができ、これによって液晶表示装置の上下版ミスアラインの原因を源泉的にとり除くことで、製造工程の信頼性を向上させることができる。さらに、共通電極にパターンを形成するための別途のパターニング工程を省略することで、製造工程を単純化させることができる。これによって、表示装置の生産性及び表示品質を向上させることができる。

本発明の実施例による液晶表示装置の断面図である。 本発明の他の実施例による液晶表示装置の平面図である。 図２のＩ−Ｉ’線に沿って切った断面図である。 図２のＩＩ−ＩＩ’線に沿って切った断面図である。 図３Ｂに示された表示装置に電圧が印加された状態の断面図である。 図１の実施例による液晶表示装置の製造工程を示す断面図である。 図１の実施例による液晶表示装置の製造工程を示す断面図である。 図１の実施例による液晶表示装置の製造工程を示す断面図である。 図１の実施例による液晶表示装置の製造工程を示す断面図である。 図１の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の他の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の他の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の他の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の他の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の他の実施例による液晶表示装置の製造工程を示す断面図である。 図２及び図３に示された本発明の他の実施例による液晶表示装置の製造工程を示す断面図である。

以下、添付された図面を参照して本発明の実施例による中小型液晶表示装置及びその製造方法について詳細に説明する。ここで、ｉ）添付された図面に示された形状、大きさ、割合、角度、個数などは、概略的なこもので多少変更されることもありえる。ｉｉ）図面は、観察者の視線から図示されるから図面を説明する方向や位置は観察者の位置によって多様に変更されうる。ｉｉｉ）図面番号が違っても同一部分に対しては同一の図面符号が使われることがある。ｉｖ）‘含む'、‘持つ'、‘からなる'などが使われる場合、‘〜のみ'が使われない以上、他の部分が加えられることがあり得る。ｖ）単数に説明される場合複数にも解釈されることがある。ｖｉ）形状、大きさの比較、位置関係などが‘略'、‘実質的'などに説明されなくても通常の誤差範囲が含まれるように解釈される。ｖｉｉ）‘〜後'、‘〜前'、‘次いでに'、‘そして'、‘ここで'、‘後続して'、‘この時'などの用語が使われても時間的位置を限定する意味として使われるのではない。ｖｉｉｉ）‘第１'、‘第２'、‘第３'などの用語は、単に区分の便宜のために選択的、交換的または反復的に使われており、限定的意味として解釈されない。ｉｘ）‘〜上に'、‘〜上部に'、‘〜下部に'、‘〜横に'など、二つの部分の位置関係が説明される場合‘すぐ'が使われない以上二つの部分の間に一つ以上の他の部分が位置することもできる。ｘ）部分らが‘~または'で連結される場合部分ら単独のみならず、組合せも含まれるように解釈されるが、‘〜または、〜のうちいずれか１つ'で連結される場合、部分ら単独のみに解釈される。

（中小型液晶表示装置）
図１は、本発明の実施例による液晶表示装置の断面図である。図１に示された実施例は、ＴＮ、ＶＡモードなどで具現される液晶表示装置をその例にして、説明の便宜のために薄膜トランジスタ及びストーリッジキャパシタを含む下部基板を図示する。

図１を参照すれば、本発明の実施例による液晶表示装置は、下部基板１０と、下部基板１０の第１領域に形成される薄膜トランジスタＴＦＴ、及び第２領域に形成されるストーリッジキャパシタＣｓｔとを備える。

薄膜トランジスタＴＦＴは、下部基板１０上に形成されるゲート電極１２と、ゲート電極１２上に形成されるゲート絶縁膜１８、ゲート絶縁膜１８上に形成される半導体層２３と、半導体層２３上に形成されるソース電極２６及びドレイン電極２８を備える。

ゲート電極１２は、ゲートライン（図示せず）と電気的に接続され、前記ゲートラインからゲート信号の供給を受ける。ゲート絶縁膜１８は、ゲート電極１２上に形成されてゲート電極１２とソース/ドレイン電極２６、２８を電気的に絶縁する。

半導体層２３は、ソース電極２６及びドレイン電極２８の間に導通チャネルを形成する。このために、半導体層２３は活性層２０と、活性層２０とソース電極２６及びドレイン電極２８の間に形成されるオミック接触層２２を備える。活性層２０は、不純物がドーピングされていない非晶質シリコンで形成され、オミック接触層２２は、Ｎ型またはＰ型不純物がドーピングされた非晶質シリコンで形成される。このような半導体層２３は、ゲート電極１２にゲート信号が供給される時、ソース電極２６に供給された電圧をドレイン電極２８に供給する。

ストーリッジキャパシタＣｓｔは、ゲート絶縁膜１８を間に置いてストーリッジ下部電極３０とストーリッジ上部電極２５が重畳されて形成される。ストーリッジ下部電極３０はゲート電極１２と同一層に透明導電性物質で形成される。例えば、ストーリッジ下部電極３０は、ＩＴＯ、ＴＯ、ＩＺＯ、ＩＴＺＯで形成することができる。

ストーリッジ上部電極２５は、ストーリッジ下部電極３０と重畳されるように位置され、ドレイン電極２８と電気的に接続される。ストーリッジ上部電極２５は、ストーリッジ下部電極３０と同一の透明導電性物質で形成される。このようなストーリッジ上部電極２５はコンタクトホール４０を介して画素電極４２と電気的に接続される。このために、ストーリッジ上部電極２５上にはコンタクトホール４０によって露出するようにコンタクト電極３２が追加に形成される。

コンタクト電極３２は、透明導電性物質より抵抗の低い物質で形成される。例えば、コンタクト電極３２はドレイン電極２８と同一物質で形成されてストーリッジ上部電極２５の抵抗を低める役目を遂行する。コンタクト電極３２は、画素電極４２と電気的に接続される。

ストーリッジ上部電極２５と画素電極４２との間には、保護膜３８が形成される。実際に、保護膜３８はソース電極２６、ドレイン電極２８、ストーリッジ上部電極２５及びコンタクト電極３２を覆うように形成される。すなわち、図１に示された実施例はストーリッジキャパシタを構成する電極２５、３０が透明導電性物質で具現されることを特徴とする。

一般に、液晶表示装置は画面の大きさに対して１１インチを基準とし、これより大きければ大型液晶表示装置、これより小さければ中小型液晶表示装置に区分する。この時、前記中小型液晶表示装置はＴＶなどに採用される大型液晶表示装置に比べて画素の大きさが小さく、このため、前記ストーリッジキャパシタが画素の透過領域に位置される。ここで、前記透過領域は下部基板１０に形成された画素電極４２と上部基板（図示せず）に形成された共通電極（図示せず）が重畳される領域を意味する。すなわち、前記ストーリッジキャパシタを構成する電極等が不透明金属で形成される場合、前記中小型液晶表示装置の透過領域が減ることになり、開口率が顕著に低下されるという短所がある。

そこで、本発明の実施例では前記ストーリッジキャパシタを構成する電極２５、３０が透明導電性物質で具現されることによって前記開口率低下の問題を解決できるようになる。

図２は、本発明の他の実施例による中小型液晶表示装置の平面図である。図３Ａは、図２のＩ−Ｉ’線に沿って切った断面図である。図３Ｂは図１のＩＩ−ＩＩ’線に沿って切った断面図である。

この時、図２及び図３に示された実施例は、液晶ドメインを形成して視野角を向上させるＨＶＡモード（Ｈｉｇｈ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ Ｍｏｄｅ）をその例として説明する。

また、図３Ａ及び３Ｂでの液晶層は、画素電極と共通電極の間に電圧が印加されていない状態を示す。説明の便宜のために図３Ａ及び３Ｂでは非晶質シリコンを含む半導体層を持って、ボトム（Ｂｏｔｔｏｍ）ゲートの構造を持つ薄膜トランジスタを説明する。ただし、本発明の実施例は前記薄膜トランジスタに限定されるのではない。

図２、３Ａ及び３Ｂを参照すれば、表示装置は第１基板１００、第２基板２００及び液晶層３００を含む。第１基板１００は、第１ベース部材１１０、第１ゲート線ＧＬ１、第２ゲート線ＧＬ２、ストーリッジ線ＳＴＬ、第１絶縁層１２０、第１データ線ＤＬ１、第２データ線ＤＬ２、スイッチング素子である薄膜トランジスタＳＷ、第２絶縁層１４０、ドメイン形成層１５０、画素電極ＰＥ及び第１配向膜ＡＬ１を含む。

ストーリッジ線ＳＴＬは、画素電極ＰＥと重畳されるストーリッジキャパシタの第１電極１６０と連結されうる。第１電極１６０と画素電極ＰＥとの間に第１電極１６０と少なくとも一部が重畳されるように前記ストーリッジキャパシタの第２電極１７０が位置することができる。前記ストーリッジキャパシタに含まれた第１電極１６０及び第２電極１７０によって各画素のストーリッジキャパシタンスＣｓｔが具現されうる。

前述したように中小型サイズ（１１インチ以下）の液晶表示装置は、ＴＶサイズ以上の大型液晶表示装置より画素のサイズが小さい。また、ストーリッジキャパシタが画素の透過領域Ｐに位置する。これによりストーリッジキャパシタの第１電極１６０及び第２電極１７０が不透明導電性物質を含む場合、透過率が顕著に低下される。

液晶表示装置では、有機電界発光表示装置とは違って第１基板１００の下方に位置して光を提供するバックライトユニット（図示せず）を採用する。したがって、有機発光物質から直接光が発光される有機発光装置とは違って、液晶表示装置ではバックライトユニットから提供された光が透過される透過率が相対的に重要である。

したがって、所望の透過率を維持するためには、不透明導電性物質を含む第１電極１６０及び第２電極１７０の広さを充分に拡張させることができないか、制限的に拡張させるしかない。このような不透明導電性物質を含む第１電極１６０及び第２電極１７０の制限的拡張によってストーリッジキャパシタのキャパシタンスを充分に確保しにくい。

本発明の実施例によれば、ストーリッジキャパシタの第１電極１６０及び第２電極１７０のうち、少なくとも一つは透明導電性物質を含むことができる。一例として、第１電極１６０及び第２電極１７０はそれぞれ透明導電性物質及び不透明導電性物質を含むことができる。

他の例として、第１電極１６０及び第２電極１７０はそれぞれ不透明導電性物質及び透明導電性物質を含むことができる。また、他の例として、第１電極１６０及び第２電極１７０はすべて透明導電性物質を含むことができる。この場合、第１電極１６０及び第２電極１７０のうち少なくとも一つの広さを増加させても透過率の低下が相対的に少ない。したがって、透過率の低下による問題を相対的に少なく考慮しながら第１電極１６０及び第２電極１７０の間のキャパシタンスを高めるために、第１電極１６０及び第２電極１７０の広さを増加させることができる。

画素電極ＰＥは、実質的に透過領域Ｐに対応されうる。ここで、第１電極１６０及び第２電極１７０のうち少なくとも一つを画素電極ＰＥと実質的に対応するように延長することができる。これと異なるように、第１電極１６０及び第２電極１７０のうち少なくとも一つが画素電極ＰＥより広く形成されう。この場合、第１電極１６０及び第２電極１７０のうち少なくとも一つは非透過領域に位置するブラックマトリックスパターン２２０と重畳することができる。

画素の透過領域Ｐに実質的に対応する画素電極ＰＥと重畳されるように透過領域Ｐ全体に対応される広さで、第１電極１６０及び第２電極１７０のうち少なくとも一つを形成しても透過率の低下が相対的に少ない。したがって、透過率の低下による問題を相対的に少なく考慮して設計を変更することができるという長所がある。また、第１電極１６０及び第２電極１７０のうち一つを非透過領域まで拡張させてキャパシタンスを伸ばすこともできる。

前記透明導電性物質の例としては、インジウムスズ酸化物、スズ酸化物、インジウム亜鉛酸化物、インジウムスズ亜鉛酸化物などを含むことができる。これらは単独または混合して使用することができる。

第１及び第２ゲート線ＧＬ１、ＧＬ２は、第１ベース部材１１０上に第１方向Ｄ１に沿って延長することができる。第１及び第２データ線ＤＬ１、ＤＬ２は、第１方向Ｄ１と異なる第２方向Ｄ２に互いに実質的に平行に配列されうる。第２方向Ｄ２は、例えば、第１方向Ｄ１と垂直方向でありえる。ストーリッジ線ＳＴＬは、第１及び第２ゲート線ＧＬ１、ＧＬ２の間に配置され、第１方向Ｄ１に沿って延長されうる。第１絶縁層１２０は、第１及び第２ゲート線ＧＬ１、ＧＬ２とストーリッジ線ＳＴＬ及び第１電極１６０を覆うように第１ベース部材１１０上に形成されうる。

第１及び第２データ線ＤＬ１、ＤＬ２は、第１絶縁層１２０上に第２方向Ｄ２に沿って延長され、第１及び第２データ線ＤＬ１、ＤＬ２はそれぞれ第１及び第２ゲート線ＧＬ１、ＧＬ２及びストーリッジ線ＳＴＬと交差することができる。第１基板１００は第１及び第２ゲート線ＧＬ１、ＧＬ２と第１及び第２データ線ＤＬ１、ＤＬ２によって画素領域が区画されうる。前記画素領域のうち透過領域Ｐに画素電極ＰＥが形成されうる。

上述したように第１及び第２ゲート線ＧＬ１、ＧＬ２と第１及び第２データ線ＤＬ１、ＤＬ２に画素領域が区画されうるが、本発明の実施例がこれに限定されるのではない。

前記画素領域は、画素電極ＰＥ及び第１及び第２電極１６０、１７０が形成された透過領域Ｐと、薄膜トランジスタＳＷが形成された薄膜トランジスタ領域に分けることができる。

薄膜トランジスタＳＷは、第１ゲート線ＧＬ１と連結されたゲート電極ＧＥ、ゲート電極ＧＥと対応されるように第１絶縁層１２０上に形成された半導体層１３０、第１データ線ＤＬ１と連結されて半導体層１３０と重畳されたソース電極ＳＥ、ソース電極ＳＥ１と離隔されて半導体層１３０と重畳されたドレイン電極ＤＥを含むことができる。

半導体層１３０は、第１絶縁層１２０上に順次形成されたアクティブ層１３０a及びオミックコンタクト層１３０ｂを含むことができる。

本発明の実施例の場合、ドレイン電極ＤＥの端はストーリッジキャパシタの上部電極である第２電極１７０と電気的に連結されうる。

第２絶縁層１４０は、第１及び第２データ線ＤＬ１、ＤＬ２、ソース電極ＳＥ、ドレイン電極ＤＥを覆うように第１絶縁層１２０上に形成されうる。

ドメイン形成層１５０は、第１基板１００を平坦化させる役目をするもので、第２絶縁層１４０上に形成されうる。ドメイン形成層１５０は、表面から下部方向に陥入されて形成された陥入パターン１５２を含むことができる。

陥入パターン１５２は、透過領域Ｐに形成され、透過領域Ｐの液晶ドメインを形成することができる。陥入パターン１５２はドット型（Ｄｏｔ Ｔｙｐｅ）で具現されうるし、陥入パターン１５２が位置された領域に対応されるドメイン形成層１５０及び第２絶縁層１４０は開口されて第２電極１７０が露出されうる。

ただし、本発明の実施例の場合、開口形状を持つ陥入パターン１５２領域の下部にコンタクト電極ＣＮＴが形成されうる。コンタクト電極ＣＮＴは、第２電極１７０上に島（Ｉｓｌａｎｄ）形態で形成されうる。ここで、コンタクト電極ＣＮＴは陥入パターン１５２によって開口形状を持つ領域に対応される。また、コンタクト電極ＣＮＴは前記薄膜トランジスタのソース電極ＳＥ及びドレイン電極ＤＥと同一の物質を含むことができる。すなわち、コンタクト電極ＣＮＴは低抵抗の金属を含むことができる。

陥入パターン１５２は、コンタクト電極ＣＮＴの一部を露出させるドット型のホールに形成されうる。陥入パターン１５２は、有機物質または無機物質を含むことができる。他の実施例において、ドメイン形成層１５０は、前記有機物質で形成された有機層及び前記無機物質で形成された無機層を含み、前記有機層または無機層に陥入パターン１５２が形成されうる。

画素電極ＰＥは、透過領域Ｐのドメイン形成層１５０上に形成される。画素電極ＰＥは、透明導電性物質を含むことができる。画素電極ＰＥは、陥入パターン１５２を全体的に覆うように形成されうる。画素電極ＰＥは、陥入パターン１５２を介してコンタクト電極ＣＮＴと接触することで、薄膜トランジスタＳＷと電気的に連結されうる。

また、コンタクト電極ＣＮＴは、低抵抗の金属を含むことで透明導電性物質を含む第１及び２電極１６０、１７０の抵抗値が高くて発生される問題を解決することができる。

平面的に同一の面積を持つ領域で、陥入パターン１５２上の画素電極ＰＥの面積がドメイン形成層１５０の平坦な領域上に形成された画素電極ＰＥの面積に比べて相対的に広い。これによって、第１基板１００と第２基板２００との間に電界が形成される場合、陥入パターン１５２と近い領域の電界の強さが陥入パターン１５２の形成されていない前記平坦な領域の電界の強さに比べて相対的に大きくなることがあり得る。

第１配向膜ＡＬ１は、画素電極ＰＥを含む第１ベース部材１１０の全面に形成されうる。第２基板２００は、第１基板１００と対向する第２ベース部材２１０、ブラックマトリックスパターン２２０、第１、第２及び第３カラーフィルター２３２、２３４、２３６、オーバーコーティング層２４０、共通電極層２５０及び第２配向膜ＡＬ２を含むことができる。第２基板２００はオーバーコーティング層２４０を含まないこともある。

ブラックマトリックスパターン２２０は、第１及び第２ゲート線ＧＬ１、ＧＬ２、第１及び第２データ線ＤＬ１、ＤＬ２及び薄膜トランジスタＳＷが形成された領域と対応する第２ベース部材２１０上に形成されうる。第１、第２及び第３カラーフィルター２３２、２３４、２３６は、ブラックマトリックスパターン２２０によって区画される第２ベース部材２１０の領域に形成されうる。例えば、画素電極ＰＥが形成された透過領域Ｐと対応する領域の第２ベース部材２１０上に第１カラーフィルター２３２が形成されうる。

第１カラーフィルター２３２の第１方向Ｄ１に第２カラーフィルター２３４が形成されうるし、第１カラーフィルター２３２の第１方向Ｄ１の反対方向に第３カラーフィルター２３６が形成されうる。

オーバーコーティング層２４０は、ブラックマトリックスパターン２２０及び第１、第２及び第３カラーフィルター２３２、２３４、２３６が形成された第２ベース部材２１０上に形成され、第２基板２００を平坦化させることができる。

共通電極２５０はオーバーコーティング層２４０上に形成されうる。共通電極２５０は、透明導電性物質を含むことができる。

本発明の実施例の場合、共通電極２５０は別途のパターンなしに第２基板２００の全面に形成されうる。すなわち、陥入パターン１５２によって電界の強さを変更することができる画素電極ＰＥとパターンのない共通電極２５０によって液晶層３００の液晶ドメインを形成することができる。

第２配向膜ＡＬ２は、共通電極２５０が形成された第２ベース部材２１０上に形成されうる。第２配向膜ＡＬ２は、第２基板２００の全面に形成されうる。

液晶層３００は、第１基板１００と第２基板２００との間に位置することができる。液晶層３００は、液晶分子３１０及び反応性メソゲン硬化物（Ｒｅａｃｔｉｖｅ Ｍｅｓｏｇｅｎ；３２０、以下‘ＲＭ硬化物’と称する）を含むことができる。

液晶分子３１０は、画素電極ＰＥと共通電極２５０との間に形成される電界によって配列が変更されることによって光の透過率を調節することができる。液晶分子３１０は、例えば、負の誘電率異方性を持つことができる。

画素電極ＰＥと共通電極２５０との間に電圧が印加されていない状態で、第１基板１００及び/または第２基板２００と近い液晶分子３１０は、液晶分子３１０の長軸が第１ベース部材１１０及び/または第２ベース部材２１０の表面を基準に垂直状態に配列されうる。陥入パターン１５２と近い液晶分子３１０の長軸は陥入パターン１５２を形成するドメイン形成層１５０の側壁の表面を基準として前記側壁の表面と垂直方向に配列されうる。

ＲＭ硬化物３２０は、液晶分子３１０の間に位置することができる。ＲＭ硬化物３２０は、画素電極ＰＥ及び/または共通電極２５０と近い液晶分子３１０との間に位置することができる。具体的に、ＲＭ硬化物３２０は第１配向膜ＡＬ１と近い液晶分子３１０の間に位置することができる。また、ＲＭ硬化物３２０は第２配向膜ＡＬ２と近い液晶分子３１０の間に位置することができる。

ＲＭ硬化物３２０は、画素電極ＰＥと共通電極２５０との間に電界が印加されていない場合でも、第１基板１００及び/または第２基板２００と近い液晶分子３１０が第１ベース部材１１０及び/または第２ベース部材２１０の表面を基準にプレチルト（Ｐｒｅｔｉｌｔ）された状態を維持させることができる。ＲＭ硬化物３２０は、前記表示装置を製造する工程の中で外部光によってＲＭモノマーらが重合されて形成されうる。

前記外部光としては、例えば、紫外線（Ｕｌｔｒａ Ｖｉｏｌｅｔ Ｒａｙ、ＵＶ）がある。前記外部光によってＲＭモノマーらが光反応して前記ＲＭモノマーらが重合されることで液晶分子ら３１０の間に位置したＲＭ硬化物３２０が形成される。

より具体的に、画素電極ＰＥと共通電極２５０に電圧を印加した状態で約６ないし７分間約１０ないし１５ジュールの紫外線を照射し、画素電極ＰＥと共通電極２５０に電圧を印加していない状態で約５０分ないし約６０分間約１５ジュールの強い紫外線を照射してＲＭモノマーらを画素電極ＰＥと共通電極２５０に付着されたＲＭ硬化物３２０に変化させる。

もしも、第１電極１６０及び第２電極１７０がすべて透明な導電性物質でない反射性または不透明性導電性物質を含む場合、２次にわたった紫外線照射にもＲＭ硬化物３２０を完全に形成しいないか、あるいは、第１電極１６０及び第２電極１７０が重畳する領域ではＲＭ硬化物３２０が付着されないという問題が発生し得る。したがって、本発明の実施例によれば、第１電極１６０及び第２電極１７０のうち少なくとも一つを透明な導電性物質を含むようにすることで、ＲＭ硬化物の完全たる付着ないし形成をはかっている。

このような構造による場合、共通電極２５０に別途のパターンを形成しなくともドメイン形成層１５０の陥入パターン１５２によって液晶ドメインを形成することができる。また、共通電極２５０に別途のパターンがないので、第１基板１００と第２基板２００のミスアラインの原因をとり除くことができる。また、共通電極２５０をパターニングするための別途のパターニング工程を略することで、製造工程を単純化させることができる。これによって、表示装置の生産性及び表示品質を高めることができる。

図２及び図３に示された実施例では、前記第１電極１６０及び第２電極１７０の厚さは１５０Åないし１５００Åに具現されることが好ましく、前記第１、２電極の間に形成された第１絶縁膜１２０の厚さは４００Åないし６０００Åに具現されることが好ましい。すなわち、前記第１、２電極１６０、１７０の厚さが１５０Å以下の場合には厚さがあまり薄くて信頼性の側面から短所があり、１５００Å以上の場合には厚さがあまり厚くて透過率の側面から短所がある。

また、前記第１絶縁膜１２０の厚さが４００Å以下の場合には、厚さがあまり薄くて静電気流入の際、前記第１、２電極が短絡される原因となることがあり、６０００Å以上の場合には厚さがあまり厚くて誘電率の側面から前記第１、２電極によるキャパシタンスが低くなるという短所がある。

上記のように第１、２電極１６０、１７０及び第１絶縁膜１２０の厚さが最適化された状態で液晶表示装置が具現される場合、第１基板１００下部に位置したバックライト（図示せず）が前記第１、２基板を透過して測定された光透過率は８０％ないし９９.５％に至る。

図３Ｃは、図３Ｂに示された表示装置に電圧が印加された状態の断面図である。図３Ｃを参照すれば、画素電極ＰＥと共通電極２５０との間に電界が形成された場合、前記画素領域内部での前記電界の方向は第１基板１００及び/または第２基板２００の表面と垂直した方向である。

画素電極ＰＥの端部と共通電極２５０との間では、前記電界の方向がしなうことがある。画素電極ＰＥ隣近した他の画素電極の端部と共通電極２５０との間においても前記電界の方向がしなうことがある。これによって、互いに隣近する画素電極ＰＥの間では、液晶分子３１０が共通電極２５０の互いに異なる地点に向けて発散されるように配列されることで、互いに隣近した画素領域の間の液晶ドメインが分割されうる。

陥入パターン１５２と近い領域の電界模様は、陥入パターン１５２の側壁によるプレチルトによって共通電極２５０の一地点、例えば、陥入パターン１５２と対応する領域の共通電極２５０に向けて収斂するような形状を持つことができる。

すなわち、上記のような本発明の実施例による場合、液晶ドメインを形成することで視野角を向上させるＨＶＡモード液晶表示装置を具現するにあたり、各画素のストーリッジキャパシタの電極として使用される第１電極１６０及び第２電極１７０をすべて透明導電性物質で形成し、画素領域Ｐに当たる画素電極と重畳されるように前記画素領域全体に対応される広さで形成することにより、透過率が低下されることを減らし、充分な静電容量を確保することができるようになる。

（液晶表示装置の製造方法）
以下、図４ないし図６を参照して本発明の実施例による液晶表示装置の製造方法を説明する。ます、図４Ａないし４Ｅは、図１に示された実施例による液晶表示装置の製造工程を示す断面図である。

図４Ａを参照すれば、ます、下部基板１０上の薄膜トランジスタＴＦＴの形成領域にゲート電極１２が形成される。ゲート電極１２はスパッタリング方法などの蒸着方法によって下部基板１０上に積層される。このようなゲート電極１２は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、銅（Ｃｕ）などで形成される。

ゲート電極１２が形成された以後に蒸着方法によって下部基板上のストーリッジキャパシタＣｓｔの形成領域にストーリッジ下部電極３０が形成される。このようなストーリッジ下部電極３０は、透明導電性物質で形成される。例えば、ストーリッジ下部電極３０は、ＩＴＯ、ＴＯ、ＩＺＯ及びＩＴＺＯのうちいずれか一つで形成されうる。

ストーリッジ下部電極３０が形成された後、図４Ｂのように下部基板１０上にゲート絶縁膜１８が形成され、薄膜トランジスタＴＦＴの形成領域に活性層２０及びオミック接触層２２を含む半導体層２３が形成される。

ゲート絶縁膜１８は、下部基板１０上にＰＥＣＶＤ（ＰｌａｓｍａＥｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｏｎ）などの蒸着方法によって窒化シリコンＳｉＯｘ、及び酸化シリコンＳｉＮｘなどのような無機絶縁物質が全面蒸着されることで形成される。ゲート絶縁膜１８が形成された後、非晶質シリコン層、不純物がドーピングされた非晶質シリコン層が順次形成される。

次に、フォトリソグラフィー工程、及びエッチング工程で非晶質シリコン層及び不純物がドーピングされた非晶質シリコン層がパターニングされることにより、活性層２０及びオミック接触層２２を含む半導体層２３が形成される。

半導体層２３が形成された後、蒸着方法によって図４ＣのようにストーリッジキャパシタＣｓｔ形成領域にストーリッジ上部電極２５が形成される。このようなストーリッジ上部電極２５は、透明導電性物質で形成される。例えば、ストーリッジ上部電極２５は、ＩＴＯ、ＴＯ、ＩＺＯ及びＩＴＺＯのうちいずれか一つで形成されうる。

ストーリッジ上部電極２５が形成された以後、ソース電極２６、ドレイン電極２８及びコンタクト電極３２が形成される。ソース電極２６、ドレイン電極２８及びコンタクト電極３２はスパッタリングなどの蒸着方法によって形成される。実質的にソース電極２６、ドレイン電極２８、及びコンタクト電極３２は金属物質（例えば、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ））などで蒸着された後、フォトリソグラフィー工程、及びエッチング工程によってパターニングされることによって形成される。

ここで、ソース電極２６とドレイン電極２８をマスクとして二つの電極２６、２８の間に露出されたオミック接触層２２を除去して活性層２０が露出される。そして、ドレイン電極２８はストーリッジ上部電極２５と電気的に接触されうるようにストーリッジ上部電極２５と一部重畳されるように形成される。つまり、ソース電極２６を経由してドレイン電極２８に供給された画素電圧がストーリッジキャパシタＣｓｔに充電されるようにドレイン電極２８とストーリッジ上部電極２５は電気的に接続される。また、コンタクト電極３２は、ストーリッジ上部電極２５の一部領域に形成される。実際に、コンタクト電極３２は以後に形成される保護膜３８のコンタクトホール４０と重畳される領域に位置される。

ソース電極２６及びドレイン電極２８が形成された後、図４Ｄのようにソース電極２６、ドレイン電極２８及びストーリッジ上部電極２５を覆うように保護膜３８が形成される。保護膜はＰＥＣＶＤ、スピンコーティング（Ｓｐｉｎ Ｃｏａｔｉｎｇ）、スピンリスコーティング（Ｓｐｉｎｌｅｓｓ Ｃｏａｔｉｎｇ）などの方法によって形成される。そして、保護膜３８がフォトリソグラフィ工程及びエッチング工程によってパターニングされることで、コンタクトホール４０が形成される。ここで、コンタクトホール４０はコンタクト電極３２と重畳される領域に位置される。

保護膜３８は、ゲート絶縁膜１８のような無機絶縁物質で形成されるか、アクリルなどのような有機絶縁物質で形成される。保護膜３８が形成された後、図４Ｅのように保護膜３８上に画素電極４２が形成される。

画素電極４２は、スパッタリングなどのような蒸着方法によって形成される。このような画素電極４２は、コンタクトホール４０を経由してコンタクト電極３２と電気的に接触される。すなわち、画素電極４２はコンタクト電極３２を経由してストーリッジ上部電極２５と電気的に接触され、ストーリッジキャパシタＣｓｔに充電された電圧に対応する液晶の電界を制御する。一方、画素電極４２はＩＴＯ、ＴＯ、ＩＺＯ及びＩＴＺＯのような透明導電性物質で形成される。

前述のように、ストーリッジ上部電極２５及びストーリッジ下部電極３０が透明導電性物質で形成される場合、開口率に関係なく、ストーリッジ上部電極２５及びストーリッジ下部電極３０の重畳面積を広く設定することができる。したがって、高い容量のストーリッキャパシタＣｓｔを形成することができ、これによって駆動の信頼性を高めることができる。

また、ストーリッジ上部電極２５及びストーリッジ下部電極３０が透明導電性物質で形成されると、高い開口率を確保することができるという長所がある。同時に、本願発明ではストーリッジ上部電極２５と画素電極４２とが接触される部分に金属物質で形成されたコンタクト電極３２を追加形成することで透明導電性物質による抵抗の増加を最小化する。

図５Ａないし図５Ｅは、図３Ａに示された断面領域の中で第１基板の製造工程を示す断面図である。図５Ａを参照すれば、基板１１０上に透明導電性物質１６２及び低抵抗金属１６４を順次蒸着する。次に、パターニング工程を遂行してゲート線ＧＬ、ゲート電極ＧＥ及びストーリッジキャパシタの第１電極１６０を形成する。

前に説明したように本発明の実施例の場合、第１電極１６０はストーリッジ線ＳＴＬと一体型に形成されて透明導電性物質を含む。

第１電極１６０がゲート線ＧＬ及びゲート電極ＧＥと同一層上に位置し、ゲート線ＧＬ及びゲート電極ＧＥと互いに異なる物質で形成される場合、第１電極１６０を形成する時ゲート線ＧＬ及びゲート電極ＧＥを形成する時、使用されるマスク工程以外に他のマスク工程が加えられる。

例えば、ゲート線ＧＬ及びゲート電極ＧＥは、モリブデンなどのような低抵抗の不透明金属を含み、第１電極１６０はインジウムスズ酸化物ＩＴＯなどのような透明導電性物質を含む場合、ゲート線ＧＬ及びゲート電極ＧＥを形成するマスクで第１電極１６０を形成することが工程の面から難しい。したがって、この場合第１電極１６０を形成するためにマスク工程を追加しなければならないので、製造コストが上昇したり、工程時間が増加されることがある。

そこで、本発明の実施例では、ゲート線ＧＬ/ゲート電極ＧＥと第１電極１６０を形成するにあたり、ハーフトーンマスク工程を用いてマスクが加えられることなく、ゲート線ＧＬ/ゲート電極ＧＥと第１電極が同時に形成される。ただし、このようにハーフトーンマスク工程を利用する場合、ゲート線ＧＬ/ゲート電極ＧＥは図示されたように透明導電性物質１６２と低抵抗の金属１６４の積層構造に具現される。

具体的に、基板上に透明導電性物質及び低抵抗金属を順次蒸着した後、フォトリソグラフィー工程を進行するにあたり、第１電極１６０が形成される領域上に位置するフォトレジスタＰＲの厚さをゲート線/ゲート電極が形成される領域上に位置するフォトレジスタの厚さより薄くすることで、後ほど露光及びエッチング工程進行の際、ゲート線ＧＬ/ゲート電極ＧＥは透明導電性物質１６２と低抵抗金属１６４の積層構造でなるが、第１電極１６０は上部に位置した低抵抗の金属がすべて除去されるので、結果的には図示のように透明導電性物質のみを含む第１電極１６０のみが残留することになる。

これによって別途のマスク工程が加えられなくともゲート線ＧＬ/ゲート電極ＧＥと第１電極１６０を同時に形成することができる。ここで、前記透明導電性物質の例としては、インジウムスズ酸化物ＩＴＯ、スズ酸化物ＴＯ、インジウム亜鉛酸化物ＩＺＯ、インジウムスズ亜鉛酸化物ＩＴＺＯなどを含むことができる。これらは単独または混合して使用することができる。また、低抵抗金属の例としては、モリブデンＭｏ、アルミニウムＡｌ、アルミニウムニオブＡｌＮｂ、チタンＴｉなどを含むことができ、これらは単独または混合して使用されるか、積層構造として使用されうる。

次に、図５Ｂのようにゲート線ＧＬ/ゲート電極ＧＥ、及び第１電極１６０が形成された基板１１０上に第１絶縁層１２０が形成され、薄膜トランジスタ形成領域に活性層１３０a及びオミック接触層１３０ｂを含む半導体層１３０を形成する。

第１絶縁層１２０は、基板１１０上に窒化シリコンＳｉＯｘ及び酸化シリコンＳｉＮｘなどのような無機絶縁物質をＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｏｎ）などの蒸着方法によって蒸着して形成する。

第１絶縁層１２０が形成された後、非晶質シリコン層、不純物がドーピングされた非晶質シリコン層が順次形成される。次に、フォトリソグラフィー工程で非晶質シリコン層及び不純物がドーピングされた非晶質シリコン層がパターニングされて活性層１３０a及びオミック接触層１３０ｂを含む半導体層１３０を形成する。

半導体層１３０を形成した後、蒸着方法をによって図３Ｃのように透過領域Ｐ、すなわち、第１電極１６０と重畳される領域にストーリッジキャパシタの第２電極１７０が形成される。第２電極１７０は、透明導電性物質で形成することができる。前記透明導電性物質の例としてはＩＴＯ、ＴＯ、ＩＺＯ、ＩＴＺＯなどを含むことができる。これらは単独または混合して使用することができる。

このように本発明の実施例の場合、ストーリッジキャパシタの電極として使用される第１電極１６０及び第２電極１７０がすべて透明導電性物質を含むので、第１電極１６０及び第２電極１７０を画素の透過領域Ｐに当たる画素電極ＰＥと重畳されるように前記透過領域全体に対応される広さで形成することができる。したがって、透過率が低下されることを減らしつつ充分な静電容量を確保することができる。

また、第２電極１７０が形成された以後にデータ線ＤＬ、ソース電極ＳＥ、ドレイン電極ＤＥ、及びコンタクト電極ＣＮＴを形成することができる。ソース電極ＳＥ、ドレイン電極ＤＥ、及びコンタクト電極ＣＮＴはスパッタリングなどの蒸着方法で形成することができる。

ソース電極ＳＥ、ドレイン電極ＤＥ及びコンタクト電極ＣＮＴは金属物質（例えば、モリブデンＭｏ、モリブデンタングステンＭｏＷ）などで蒸着した後、フォトリソグラフィー工程を遂行して形成することができる。ここで、ソース電極ＳＥとドレイン電極ＤＥをマスクとして二つの電極の間に露出されたオミック接触層１３０ｂを除去して活性層１３０aを露出させることができる。そして、ドレイン電極ＤＥは、第２電極１７０と電気的に接触するように第２電極１７０と一部重畳するように形成することができる。

すなわち、ソース電極ＳＥを経由してドレイン電極ＤＥに供給された画素電圧がストーリッジキャパシタＣｓｔに充電されうるようにドレイン電極ＤＥと第２電極１７０は電気的に接続されうる。また、コンタクト電極ＣＮＴは、第２電極１７０の一部領域に形成されうる。コンタクト電極ＣＮＴは、以後に形成される第２絶縁層１４０及びドメイン形成層１５０の陥入パターン１５２によって露出される領域と重畳されるように位置することができる。

ソース電極ＳＥ及びドレイン電極ＤＥが形成された後、図５Ｄのようにソース電極ＳＥ、ドレイン電極ＤＥ及び第２電極１７０を覆うように第２絶縁層１４０及びドメイン形成層１５０が形成されう。

第２絶縁層１４０及びドメイン形成層１５０は、ＰＥＣＶＤ、スピンコーティング、スピンリスコーティングなどの方法によって形成されうる。そして、前記第２絶縁層及びドメイン形成層がフォトリソグラフィ工程及びエッチング工程によってパターニングされることで、陥入パターン１５２が形成されうる。ここで、陥入パターン１５２は、コンタクト電極ＣＮＴと重畳される領域に位置することができる。

第２絶縁層１４０を形成する物質の例としては、酸化シリコン、窒化シリコンなどを含むことができる。ドメイン形成層１５０に含まれた物質の例としてはポジティブ型フォトレジスト組成物、またはネガティブ型フォトレジスト組成物などの有機物質を含むことができる。これとは違って、ドメイン形成層１５０に含まれた物質の例としては酸化シリコン、窒化シリコンなどの無機物質を含むことができる。

図５Ｅを参照すれば、陥入パターン１５２が形成されたドメイン形成層１５０上に透明電極層（図示せず）を形成する。そして、前記透明電極層をパターニングして画素電極ＰＥを形成する。

画素電極ＰＥは、陥入パターン１５２を介してコンタクト電極ＣＮＴと接触することで薄膜トランジスタＳＷと電気的に連結されうる。

前記透明電極層に含まれた物質の例としてはインジウムチンオキサイドＩＴＯ、インジウムジンクオキサイドＩＺＯなどを含むことができる。また、画素電極ＰＥ上には第１配向膜ＡＬ１を形成することができる。この時、第１配向膜ＡＬ１は、液晶分子３１０を垂直配向することができる垂直配向物質を含むことができる。

図５に示された実施例は、薄膜トランジスタが非晶質シリコンで半導体層が具現されたボトムゲート構造であることをその例として説明したが、本発明の実施例がこれに限定されるのではない。すなわち、前記薄膜トランジスタがポリシリコンで半導体層が具現されたトップゲート構造に具現されることもでき、前記構造による実施例を以下でより詳しく説明する。

図６Ａないし図６Ｆは、本発明の他の実施例による液晶表示装置の製造方法を示す断面図である。ただし、これは図３Ａに示された断面領域の中で第１基板の製造工程を示す断面図で、説明の便宜のためにゲート線及びデータ線によって区画される画素領域に限定して説明する。この時、前記画素領域は薄膜トランジスタ領域と透過領域に分けられる。

まず、図６Ａを参照すれば、基板１１０上の薄膜トランジスタ領域ＳＷ上にポリシリコンで具現される半導体層４３０が形成されうる。

前記ポリシリコンからなる半導体層４３０は、非晶質シリコン層を蒸着した後、エキシマーレーザーを利用したＥＬＡ（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）法、またはＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）結晶化法、または熱処理法、またはＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法などの結晶化工程を進行し、前記非晶質シリコン層をポリシリコン層に結晶定化することができる。

また、半導体層４３０は、中央の純粋ポリシリコンを含むアクティブ領域４３０aとアクティブ領域両側にドーピングされたソース/ドレイン領域４３０ｂを持つことができる。

図６Ｂを参照すれば、半導体層４３０が形成された基板１１０全面に第１絶縁層４２０が形成されうる。半導体層４３０と重畳される領域及び透過領域Ｐにそれぞれゲート電極ＧＥ及びストーリッジキャパシタの第１電極１６０が形成されうる。ただし、これは透明導電性物質及び低抵抗金属を順次蒸着した後、これをパターニングして形成することで、前述の図５Ａを通じて説明したようにハーフトーンマスク工程を使用してマスクが加えられることなく、前記ゲート電極と第１電極が同時に形成されうる。ただし、このようにハーフトーンマスク工程を使用する場合、前記ゲート電極は図示のように透明導電性物質４６２と低抵抗の金属４６４の積層構造を持つことができる。

具体的に、基板１１０上に透明導電性物質４６２及び低抵抗金属４６４を順次蒸着した後、フォトリソグラフィー工程を進行することにおいて、第１電極が形成される領域上に位置するフォトレジスタＰＲの厚さをゲート電極が形成される領域上に位置するフォトレジスタの厚さより薄くすることで、後ほど露光及びエッチング工程進行の時ゲート電極ＧＥは透明導電性物質４６２と低抵抗金属４６４の積層構造からなるが、第１電極４６０は上部に位置した低抵抗の金属がすべて除去されるので、結果的には図示されたように透明導電性物質のみで具現されるのである。

これによってマスク工程が加えられなくともゲート電極ＧＥと第１電極４６０を同時に形成することができる。ここで、前記透明導電性物質の例としてはインジウムスズ酸化物ＩＴＯ、スズ酸化物ＴＯ、インジウム亜鉛酸化物ＩＺＯ、インジウムスズ亜鉛酸化物ＩＴＺＯなどを含むことができる。これらは単独または混合して使用されうる。また、低抵抗金属の例としてはモリブデンＭｏ、アルミニウムＡｌ、アルミニウムニオブＡｌＮｂ、チタンＴｉなどを含むことができる。これらは単独または混合されうる。また、これらは単一構造または積層構造で使用されうる。

図６Ｃのように、ゲート電極ＧＥ及び第１電極４６０を含む基板上に第２絶縁層４２２を形成し、第１電極４６０と重畳される第２絶縁層上の領域にストーリッジキャパシタの第２電極４７０を形成する。この時、第２電極４７０は第１電極４６０のような透明導電性物質で形成されうる。すなわち、本発明の実施例の場合、ストーリッジキャパシタの電極として使用される第１電極及び第２電極がすべて透明導電性物質で具現されるので、これは画素の透過領域Ｐに当たる画素電極と重畳されるように前記透過領域全体に対応される広さに形成されうるし、これによって透過率が低下されることを減らしつつ充分な静電容量を確保することができる。

また、第２電極４７０が形成された以後には、図６Ｄに示されたようにソース電極ＳＥ、ドレイン電極ＤＥ及びコンタクト電極ＣＮＴが形成されうる。ソース電極ＳＥ、ドレイン電極ＤＥ及びコンタクト電極ＣＮＴは、スパッタリングなどの蒸着方法によって形成されうる。実質的にソース電極、ドレイン及びコンタクト電極は金属物質（例えば、モリブデンＭｏ、モリブデンタングステンＭｏＷなどに蒸着された後、フォトリソグラフィー工程及びエッチング工程によってパターニングされることで形成されうる。

この時、ソース電極ＳＥ及びドレイン電極ＤＥは、半導体層４３０のソース/ドレイン領域４３０ｂとそれぞれ電気的に連結され、これは前記ソース領域及びドレイン領域上に形成された第２絶縁層４２２にコンタクトホールが形成されることを通じて具現されうる。そして、ドレイン電極ＤＥは第２電極４７０と電気的に接触されうるように第２電極４７０と一部重畳されるように形成されうる。

言い換えれば、ソース電極ＳＥを経由してドレイン電極ＤＥに供給された画素電圧がストーリッジキャパシタＣｓｔに充電されうるようにドレイン電極ＤＥと第２電極４７０は電気的に接続されうる。また、コンタクト電極ＣＮＴは、第２電極４７０の一部領域に形成されうる。実際に、コンタクト電極ＣＮＴは、以後形成される第３絶縁層４４０及びドメイン形成層４５０の陥入パターン４５２によって露出される領域と重畳されるように位置することができる。

ソース電極ＳＥ及びドレイン電極ＤＥが形成された後、図６Ｅのようにソース電極、ドレイン電極及び第２電極４７０を覆うように第３絶縁層４４０及びドメイン形成層４５０が形成されうる。第３絶縁層４４０及びドメイン形成層４５０は、ＰＥＣＶＤ、スピンコーティング、スピンリスコーティングなどの方法によって形成されうる。そして、第３絶縁層４４０及びドメイン形成層４５０がフォトリソグラフィー工程、及びエッチング工程によってパターニングされることで、陥入パターン４５２が形成されうる。ここで、陥入パターン４５２はコンタクト電極ＣＮＴと重畳される領域に位置することができる。

第３絶縁層４４０を形成する物質の例としては、酸化シリコン、窒化シリコンなどをあげることができる。ドメイン形成層４５０を形成する物質の例としては、ポジティブ型フォトレジスト組成物またはネガティブ型フォトレジスト組成物などの有機物質や、酸化シリコン、窒化シリコンなどの無機物質を挙げることができる。

以後、図６Ｆを参照すれば、陥入パターン４５２が形成されたドメイン形成層４５０上に透明電極層（図示せず）を形成し、前記透明電極層をパターニングして画素電極ＰＥを形成する。画素電極ＰＥは、陥入パターン４５２を介してコンタクト電極ＣＮＴと接触することで、薄膜トランジスタＳＷと電気的に連結されうる。

前記透明電極層を形成する物質の例としては、インジウムチンオキサイドＩＴＯ、インジウムジンクオキサイドＩＺＯなどをあげることができる。また、画素電極ＰＥ上には第１配向膜ＡＬ１を形成し、この時、第１配向膜ＡＬ１は液晶分子３１０を垂直配向することができる垂直配向物質を含むことができる。

以上のように、本発明の最も好ましい実施形態について説明したが、本発明は、上記記載に限定されるものではなく、特許請求の範囲、又は明細書に開示された発明の要旨に基づき、当業者が様々な変形や変更が可能であり、斯かる変形や変更が、本発明の範囲に含まれることは言うまでもない。

１３０、４３９ 半導体層
１５０、４５０ ドメイン形成層
１５２、４５２ 陥入パターン
１６０、４６９ 第１電極
１７０、４７０ 第２電極

Claims (15)

1. 第１基板と、
   前記第１基板の第１領域に形成される薄膜トランジスタと、
   前記第１基板の第２領域に形成されるストーリッジキャパシタと、
   前記第１基板と対向する全面に形成され、パターンのない共通電極を含む第２基板と、
   前記第１基板と前記第２基板との間に位置し、液晶ドメインを形成する液晶分子を固定させる反応性メソゲンと、を備え、
   前記ストーリッジキャパシタの第１電極及び第２電極は透明導電性物質で形成され、
   前記ストーリッジキャパシタの第１及び２電極と重畳される第２領域上に画素電極が形成され、
   前記ストーリッジキャパシタの第２電極と前記画素電極との間に液晶ドメインを形成するための陥入パターンを含み、
   前記陥入パターンによって露出される第２電極の領域上にコンタクト電極がさらに形成され、
   平面的に同一の面積を持つ領域で、前記陥入パターン上の前記画素電極の面積は、前記陥入パターン以外の平坦な領域上の前記画素電極の面積よりも大きい、中小型液晶表示装置。
2. 前記薄膜トランジスタは、
   ゲート電極と、
   前記ゲート電極及び絶縁層を間に置いて形成されるソース電極及びドレイン電極が含まれて構成されることを特徴とする請求項１に記載の中小型液晶表示装置。
3. 前記ゲート電極は、
   前記第１電極と同一層に形成されることを特徴とする請求項２に記載の中小型液晶表示装置。
4. 前記ゲート電極は、
   透明導電性物質及び低抵抗金属の積層構造で具現されることを特徴とする請求項２に記載の中小型液晶表示装置。
5. 前記ドレイン電極は、
   前記第２電極の一部領域と重畳されるように形成され、前記第２電極と前記ドレイン電極が電気的に接続されることを特徴とする請求項２に記載の中小型液晶表示装置。
6. 前記コンタクト電極は、
   前記薄膜トランジスタのソース電極及びドレイン電極と同一物質で形成されることを特徴とする請求項１に記載の中小型液晶表示装置。
7. 前記透明導電性物質は、
   インジウムスズ酸化物、スズ酸化物、インジウム亜鉛酸化物、インジウムスズ亜鉛酸化物のうち、いずれか一つを含むことを特徴とする請求項１に記載の中小型液晶表示装置。
8. 前記第１領域は非透過領域であり、前記第２領域は透過領域であることを特徴とする請求項１に記載の中小型液晶表示装置。
9. 第１基板と、
   前記第１基板の第１領域に形成される薄膜トランジスタと、
   前記第１基板の第２領域に形成されるストーリッジキャパシタと、
   前記第１基板と対向する全面に形成され、パターンのない共通電極を含む第２基板と、を備え、
   前記ストーリッジキャパシタの第１電極及び第２電極は透明導電性物質で形成され、
   前記ストーリッジキャパシタの第１及び２電極と重畳される第２領域上に画素電極が形成され、
   前記ストーリッジキャパシタの第２電極と前記画素電極との間に液晶ドメインを形成するための陥入パターンを含み、
   前記陥入パターンによって露出される第２電極の領域上にコンタクト電極がさらに形成され、
   平面的に同一の面積を持つ領域で、前記陥入パターン上の前記画素電極の面積は、前記陥入パターン以外の平坦な領域上の前記画素電極の面積よりも大きい中小型液晶表示装置であって、
   第１基板は、非透過領域に位置する前記薄膜トランジスタと透過領域に順次位置する透明な前記第１電極、誘電膜及び透明な前記第２電極を含む前記ストーリッジキャパシタ及び前記画素電極を含み、
   前記第１基板と前記第２基板との間に位置する液晶層および液晶ドメインを形成する液晶分子を固定させる反応性メソゲンを含み、
   前記透過領域は前記画素電極と前記共通電極が重畳する領域に定義されることを特徴とする中小型液晶表示装置。
10. 前記画素電極は透明な導電性物質を含み、
    前記第１電極及び前記第２電極の中で少なくとも一つと重畳してストーリッジキャパシタとともにキャパシタンスを形成することを特徴とする請求項９に記載の中小型液晶表示装置。
11. 前記第１基板の下方に位置するバックライトをさらに含み、
    前記バックライトから入射されて前記透過領域内で前記第１基板、前記液晶層及び前記第２基板を通過した光の透過率は、８０％ないし９９.５％であることを特徴とする請求項９に記載の中小型液晶表示装置。
12. 前記誘電膜はシリコン窒化物及びシリコン酸化物からなる群より選択された少なくとも一つを含む膜でなることを特徴とする請求項１１に記載の中小型液晶表示装置。
13. 前記第１電極の厚さは１５０Åないし１５００Åであり、
    絶縁膜の厚さは４００Åないし６０００Åであり、
    前記第２電極の厚さは１５０Åないし１５００Åであることを特徴とする請求項１２に記載の中小型液晶表示装置。
14. 前記第１電極及び前記第２電極の中で少なくとも一つは、
    前記透過領域の外部まで延長されることを特徴とする請求項９に記載の中小型液晶表示装置。
15. 前記液晶表示装置のサイズは、１１インチ以下であることを特徴とする請求項９に記載の中小型液晶表示装置。

Images