[go: up one dir, main page]

CN107004724A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107004724A
CN107004724A CN201580058266.4A CN201580058266A CN107004724A CN 107004724 A CN107004724 A CN 107004724A CN 201580058266 A CN201580058266 A CN 201580058266A CN 107004724 A CN107004724 A CN 107004724A
Authority
CN
China
Prior art keywords
layer
electrode
semiconductor device
substrate
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580058266.4A
Other languages
English (en)
Other versions
CN107004724B (zh
Inventor
深泽晓
大内澄人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Water Inc
Original Assignee
Air Water Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Water Inc filed Critical Air Water Inc
Publication of CN107004724A publication Critical patent/CN107004724A/zh
Application granted granted Critical
Publication of CN107004724B publication Critical patent/CN107004724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10P14/24—
    • H10P14/2905—
    • H10P14/2926—
    • H10P14/3208—
    • H10P14/3216—
    • H10P14/3248—
    • H10P14/3416—
    • H10P14/3458—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H10P14/3251—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一种能够降低耗电的半导体装置及其制造方法。半导体装置具备：Si(硅)基板、在Si基板的表面所形成的SiC(碳化硅)层、在SiC层的表面所形成的AlN(氮化铝)层、在AlN层的表面所形成的n型GaN(氮化镓)层、在GaN层的表面侧所形成的第1电极、以及在Si基板1的背面侧所形成的第2电极。在第1电极与第2电极之间流过的电流的大小依赖于第1电极与第2电极之间的电压。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法，特别地涉及具备SiC(碳化硅)层的半导体装置及其制造方法。
背景技术
与Si(硅)相比，SiC的带隙较大，具有较高的绝缘击穿电场强度。因此，SiC作为具有高耐压的半导体装置的材料而被期待。此外，由于3C-SiC(具有3C型的结晶构造的SiC)与GaN(氮化镓)的晶格常数接近，因此能够作为用于使GaN生长的缓冲层而使用。由于GaN的绝缘击穿电场强度大于SiC的绝缘击穿电场，因此通过将3C-SiC作为缓冲层，能够实现更高耐压的GaN的半导体装置。
作为用于使SiC层生长的基底基板，Si基板或者块材的SiC基板被广泛使用。其中，SiC基板现在仅存在4英寸左右的基板，具有难以大口径化的这种问题。为了获得廉价且大口径的SiC层，优选作为基底基板而采用Si基板。
包含GaN的现有的半导体装置例如在下述专利文献1中有所公开。下述专利文献1中公开了一种半导体装置，其具备：Si基板、在Si基板上所形成的缓冲层、在缓冲层上所形成的由GaN构成的n形半导体层、在n型半导体层上所形成的由InGaN(氮化铟镓)构成的活性层、在活性层上所形成的由GaN构成的p形半导体层、在p形半导体层上所形成的阳极电极、以及在Si基板所形成的阴极电极。缓冲层是将由AlN(氮化铝)构成的第1层、由GaN构成的第2层交替层叠而形成的。
此外，下述专利文献2以及3中公开了向SiC层上形成GaN层的方法。专利文献2中公开了一种半导体基板的制造方法，其具备：第1工序，在SiC上在比GaN成膜温度高的温度下对AlxInyGa1-x-yN(0＜x≤1，0≤y≤1，x+y≤1)层进行成膜，之后以GaN成膜温度对GaN进行成膜；第2工序，在比GaN成膜温度低的温度下对AlxInyGa1-x-yN(0＜x≤1，0≤y≤1，x+y≤1)层进行成膜，之后以GaN成膜温度对GaN进行成膜。
专利文献3中公开了一种半导体基板的制造方法，其具备：准备在表面形成有膜厚2nm以上且3.5μm以下的SiC单晶薄膜的Si基板，将形成有SiC单晶薄膜的Si基板加热至规定的生长温度，形成由Al、In、Ga以及N之中的至少2个成分构成的缓冲层的工序；在缓冲层上，在比缓冲层的生长温度低的温度下，形成基于GaN结晶的三维核，使其成为规定的密度的工序；以及在比缓冲层的生长温度低的温度下，使基于GaN结晶的三维核横向生长来形成为连续的GaN单晶膜的工序。缓冲层的膜厚低于15nm，组成为AlxInyGa1-x-yN(0.05≤x≤1，0≤y≤0.5，x+y≤1)。
在先技术文献
专利文献
专利文献1：日本特开2003-60234号公报
专利文献2：日本特开2013-179121号公报
专利文献3：日本特开2014-76925号公报
发明内容
-发明要解决的课题-
在利用GaN层来制作包含纵型的器件的半导体装置的情况下，现有技术中，存在纵向(与基板表面垂直的方向)的电阻高、耗电大的这种问题。
本发明用于解决上述课题，其目的在于提供一种能够降低耗电的半导体装置及其制造方法。
-解决课题的手段-
基于本发明的一个方面的半导体装置具备：导电体层、在导电体层的表面所形成的SiC层、在SiC层的表面所形成的AlxGa1-xN(0＜x≤1)层、在AlxGa1-xN层的表面所形成的第1导电型的AlyGa1-yN(0≤y＜1、y＜x)层、在AlyGa1-yN层的表面侧所形成的第1电极、以及在导电体层的背面侧所形成的第2电极，在第1电极与第2电极之间流过的电流的大小依赖于第1电极与第2电极之间的电压。
上述半导体装置中优选进一步具备在AlyGa1-yN层的表面所形成的复合层，复合层包含AlmGa1-mN(0＜m≤1、y＜m)层、以及在AlmGa1-mN层的表面所形成的AlnGa1-nN(0≤n＜1、n＜x、n＜m)层，第1电极形成在离导电体层最远的AlnGa1-nN层的表面侧。
上述半导体装置中优选AlyGa1-yN层以及AlnGa1-nN层分别具有n型的导电型，AlyGa1-yN层以及AlnGa1-nN层分别被掺杂Si。
上述半导体装置中优选AlyGa1-yN层以及AlnGal-nN层各自的厚度为50nm以上且5μm以下。
上述半导体装置中优选AlxGa1-xN层以及AlmGa1-mN层各自的厚度大于0且为15nm以下。
上述半导体装置中优选复合层为1层以上且4层以下。
上述半导体装置中优选导电体层为Si基板。
基于本发明的另一方面的半导体装置的制造方法具备：准备包含导电体层和在导电体层的表面所形成的SiC层的基板的工序；在SiC层的表面对AlxGa1-xN(0＜x≤1)层进行成膜的工序；在AlxGa1-xN层的表面对第1导电型的AlyGa1-yN层(0≤y＜1、y＜x)进行成膜的工序；在AlyGa1-yN层的表面，以比AlyGa1-yN层的成膜温度低的温度，对AlmGa1-mN(0＜m≤1、y＜m)层进行成膜的工序；在AlmGa1-mN层的表面，以比AlmGa1-mN层的成膜温度高的温度，对AlnGa1-nN层(0≤n＜1、n＜x、n＜m)层进行成膜的工序；在AlnGa1-nN层的表面侧形成第1电极的工序；以及在AlnGa1-nN层的背面侧形成第2电极的工序，在第1电极与第2电极之间流过的电流的大小依赖于第1电极与第2电极之间的电压。
上述制造方法中优选在对AlyGa1-yN层进行成膜的工序中，在AlyGa1-yN层的成膜中掺杂Si。
上述制造方法中优选在对AlnGa1-nN层进行成膜的工序中，在AlnGa1-nN层的成膜中掺杂Si。
上述制造方法中，优选还具备对AlxGa1-xN层、AlyGa1-yN层、AlmGa1-mN层、以及AlnGa1-nN层进行成膜之后除去导电体层的工序，在除去导电体层之后，在形成第2电极的工序中，在AlnGa1-nN层的背面侧形成第2电极。
上述制造方法中优选在除去导电体层的工序中除去基板。
上述制造方法中优选在除去导电体层的工序中，保留离基板最远的AlnGa1-nN层，除去在AlnGa1-nN层的背面侧所形成的全部的层。
-发明效果-
根据本发明，能够提供一种能降低耗电的半导体装置及其制造方法。
附图说明
图1是表示本发明的第1实施方式中的半导体装置的构成的剖视图。
图2是表示本发明的第2实施方式中的半导体装置的构成的剖视图。
图3是表示本发明的第2实施方式中的半导体装置的制造方法的第1工序的剖视图。
图4是表示本发明的第2实施方式中的半导体装置的制造方法的第2工序的剖视图。
图5是表示本发明的第2实施方式中的半导体装置的制造方法的第3工序的剖视图。
图6是表示本发明的第2实施方式中的半导体装置的制造方法的第4工序的剖视图。
具体实施方式
以下，基于附图来说明本发明的实施方式。在以下的说明中，构成半导体装置的所谓各层的“表面”是指图中上侧的面，所谓“背面”是指图中下侧的面。所谓“在表面形成”是指与表面接触地形成，所谓“在背面形成”是指与背面接触地形成。所谓“表面侧”，意味着包括与“表面”接触的位置、以及包含与“表面”隔开距离的图中上侧的位置在内的位置。所谓“背面侧”，意味着包括与“背面”接触的位置、以及与“背面”隔开距离的图中下侧的位置。
[第1实施方式]
图1是表示本发明的第1实施方式中的半导体装置的构成的剖视图。
参照图1，本实施方式中的半导体装置包含肖特基势垒二极管。半导体装置具备：Si基板1、SiC层2、AlN层3、GaN层4、AlN层5、GaN层6、电极9以及10。
Si基板1(导电体层的一例)由n型的Si构成。Si基板1具有表面1a以及背面1b。Si基板1的表面1a由Si结晶的(111)面构成。
SiC层2形成在Si基板1的表面1a。Si基板1由例如3C-SiC、4H-SiC或者6H-SiC等构成。特别地，在SiC层2是在Si基板1上进行外延生长而得到的情况下，一般来说，SiC层2由3C-SiC构成。SiC层2的厚度例如为2nm以上且3.5μm以下。
可以在通过使Si基板1的表面碳化而得到的SiC所构成的基底层上，利用MBE(分子束外延)法、CVD(化学蒸镀)法、或者LPE(液相外延)法等使SiC同质外延生长，来形成SiC层2。SiC层2也可以仅通过使Si基板1的表面碳化来形成。进而，SiC层2还可以通过夹着缓冲层而在Si基板1的表面上使SiC异质外延生长来形成。
AlN层(HT(High Temperature：高温)-AlN层)3形成在SiC层2的表面。AlN层3作为缓和SiC层2与GaN层4的晶格常数之差的缓冲层来发挥功能。AlN层3利用例如MOCVD(MetalOrganic Chemical Vapor Deposition：金属有机化学气相沉积)法来形成。AlN层3的生长温度被设为例如1100℃以上且1300℃以下。AlN层3的成膜温度是任意的，可以是与后述的GaN层4的成膜温度相同程度的温度，但优选比后述的GaN层4的成膜温度高。AlN层3的生长温度被设为例如1100℃以上且1300℃以下。此时，作为Al源气体，采用例如TMA(Tri MethylAluminium：三甲基铝)、TEA(Tri Ethyl Aluminium：三乙基铝)等。作为N源气体，采用例如NH3(氨气)。优选AlN层3的厚度大于0且15nm以下。由此，能够降低在AlN层3内形成的错位，使得GaN层4的结晶性良好。除此以外，还能够缩短AlN层3的形成所需的时间。
再有，AlN层3也可以通过以Ga原子置换Al原子的一部分从而形成为AlxGa1-xN(0＜x≤1)层。不过，为了确保GaN层4的结晶性，优选AlxGa1-xN层为AlN(没有以Ga原子来置换Al原子)。
GaN层4形成在AlN层3的表面。GaN层4被掺杂Si，具有n型的导电型。优选GaN层4的厚度为50nm以上且5μm以下。进一步优选GaN层4的厚度为200nm以上且2μm以下。由此，能够抑制基板的弯曲的同时获得高品质的GaN层。
GaN层4例如采用MOCVD法通过如下的方法来形成。首先，形成基于GaN结晶的三维核，使得成为规定的密度。接下来，在比AlN层3的生长温度低的温度下，使基于GaN结晶的三维核横向生长来形成连续的GaN单晶膜。此时，作为Ga源气体，利用例如TMG(Tri MethylGallium：三甲基镓)、TEG(Tri Ethyl Gallium：三乙基镓)等。作为N源气体，利用例如NH3。作为Si源气体，利用例如SiH4(硅烷)。如该方法那样，通过在GaN层4的成膜中掺杂Si，能够以简易的方法制作n型的GaN层4。
形成三维核的工序、以及使基于GaN结晶的三维核横向生长的工序中的处理温度(GaN层4的成膜温度)为例如900℃以上且1200℃以下。
再有，GaN层4可以通过以Al原子置换Ga原子的一部分来形成为AlyGa1-yN层(0≤y＜1、y＜x、优选y≤0.2、进一步优选y≤0.1)。不过，为了确保GaN层4的结晶性，优选AlyGa1- yN层为GaN(没有以Al原子来置换Ga原子)。
AlN层(LT(Low Temperature：低温)-AlN层)5形成在GaN层4的表面。AlN层5作为维持GaN的结晶性的状态下抑制基板的弯曲的中间层来发挥功能。AlN层5采用例如MOCVD法来形成。AlN层5的生长温度被设为比GaN层4以及6的成膜温度低的温度。优选AlN层5的厚度大于0且20nm以下。进一步优选AlN层5的厚度为15nm以下。
再有，AlN层5可以通过以Ga原子置换Al原子的一部分来形成为AlmGa1-mN(0＜m≤1、y＜m)层。不过，为了确保GaN层6的结晶性，优选AlmGa1-mN层为AlN(没有以Ga原子置换Al原子)。x的值与m的值可以相同，也可以彼此不同。
GaN层6形成在AlN层5的表面。GaN层4被掺杂了Si，具有n型的导电型。对于GaN层6，也包括成膜温度来采用与GaN层4同样的方法形成。优选GaN层6的厚度为50nm以上且5μm以下。再有，GaN层6的Si掺杂浓度根据所形成的器件的种类而设为与其他的GaN层2以及GaN层4不同的值。
再有，GaN层6可以通过以Al原子置换Ga原子的一部分来形成为AlnGa1-nN层(0≤n＜1、n＜x、n＜m)。不过，为了确保GaN层4的结晶性，优选AlnGa1-nN层为GaN(没有以Al原子置换Ga原子)。GaN层6的n型杂质浓度可以比GaN层4的n型杂质浓度低。此外，GaN层6的上部的n型杂质浓度可以比GaN层6的下部的n型杂质浓度低。y的值与n的值可以相同，也可以彼此不同。
AlN层5和GaN层6构成复合层7。在GaN层4的表面侧所形成的复合层的数量(在此为1层)是任意的，但优选1层以上且4层以下。在层叠多个复合层而形成的情况下，电极9形成在存在于离SiC层2最远的位置处的复合层的GaN层6的表面侧。多个复合层中的各层的m的值或者n的值可以彼此不同。
电极9是阳极电极，形成在GaN层6的表面。电极9与GaN层6肖特基接触。电极9由例如Au(金)构成。电极9通过例如蒸镀法、MOCVD法、或者溅射法等来形成。
电极10是阴极电极，形成在Si基板1的背面1b。电极10例如由Al等构成。电极10通过例如蒸镀法、MOCVD法、或者溅射法等来形成。
本实施方式中的半导体装置如下那样进行动作。在电极10被接地的状态下，若对电极9付与正的电位，则从电极9向电极10流过电流I。由于AlN层3以及5较薄，因此电子通过隧道效应而能够分别通过AlN层3以及5。电流I的大小取决于电极9与电极10之间的电压。
本实施方式中的半导体装置通过如下方法来制造。准备包括Si基板1、SiC层2的构造(基板)8。在SiC层2的表面形成AlN层3。在AlN层3的表面，以比AlN层3的成膜温度低的温度对GaN层4进行成膜。在GaN层4的表面形成AlN层5。在AlN层5的表面，以比AlN层5的成膜温度低的温度对GaN层6进行成膜。在GaN层6的表面(AlN层3的表面侧)形成电极9。在Si基板1的背面1b(AlN层3的背面侧)形成电极10。
AlN的晶格常数比GaN的晶格常数略小。因此，如本实施方式那样，若将AlN层3作为基底来形成GaN层4，则对GaN层4施加压缩应力，在GaN层4难以产生裂缝。由此，能够获得良好品质的结晶的GaN层4，能够降低GaN层4的电阻。另一方面，AlN层3具有比其他的层高的电阻。本实施方式中，通过在SiC层2上形成AlN层3，能够品质良好地确保在AlN层3的表面形成的GaN层4的结晶，同时能够减小AlN层3的厚度。其结果，电极9与电极10之间的电阻被降低，能够减少半导体装置的耗电。此外，通过在Si基板1上形成SiC层2，能够获得廉价且大口径的半导体装置。进而，通过在Si基板1上形成SiC层2，即便使得AlN层3较薄，也能够防止基于因Ga与Si的反应所引起的回熔蚀刻(Melt back etching)的缺陷产生。
[第2实施方式]
图2是表示本发明的第2实施方式中的半导体装置的构成的剖视图。
参照图2，本实施方式中的半导体装置与第1实施方式的半导体装置的构成的不同点在于，除去了Si基板以及SiC层。电极10形成在AlN层3的背面侧。电极10与AlN层3可以直接接触，也可以夹着任意的导电体。
由于本实施方式中的半导体装置的上述以外的构成与第1实施方式中的半导体装置的构成相同，因此对于同一部件付与同一符号，不进行其反复的说明。
接下来，利用图3～图6说明本实施方式中的半导体装置的制造方法。
参照图3，利用与第1实施方式的制造方法同样的方法，形成Si基板1、SiC层2、AlN层3、GaN层4、AlN层5、GaN层6、以及电极9。在对电极9进行图案化时在电极9的表面9a形成有抗蚀剂的情况下，优选不除去该抗蚀剂而作为保护膜保留。
参照图4，例如使用电子蜡(Electron wax)等的粘结剂，在电极9的表面9a粘贴支撑基板21。支撑基板21由例如Si或者SiC等构成。
参照图5，通过利用了例如热硝酸或者沸硝酸等的湿法蚀刻，除去Si基板1。接下来，通过干法蚀刻等，除去SiC层2。由此，基板8被除去，AlN层3的背面3a露出。再有，也可以不除去SiC层2而保留。基板8的除去只要在形成了AlN层3以及GaN层4之后进行即可。进而，也可以保留离基板8最远的GaN层(图中处于最上方的GaN层)，而除去在GaN层的背面侧所形成的全部的层。
参照图6，利用Ag(银)糊膏等的导电性粘结剂，在AlN层3的背面3a(在保留SiC层的情况下为SiC层2的背面，在除去了离基板8最远的GaN层的背面侧所形成的全部的层的情况下为离基板8最远的GaN层的背面)粘贴电极10。接着，例如通过加热来除去支撑基板21。接下来，利用例如丙酮等的溶剂，除去在电极9的表面9a所残留的粘结剂以及保护膜。通过以上，得到图2所示的半导体装置。再有，作为电极10，也能够粘贴导电性比基板1高的基板。
根据本实施方式，能够获得与第1实施方式同样的效果。除此以外，由于半导体装置的厚度为除去了Si基板以及SiC层之后的厚度，因此能够实现半导体装置的薄型化，能够降低纵向的电阻。
[其他]
构成半导体装置的各层的厚度利用分光椭偏仪(Ellipsometer)来测量。分光椭偏仪将作为偏振光的入射光照射至测量对象，接受来自测量对象的反射光。对于S偏振光和P偏振光而言，由于存在相位的偏差、反射率的差异，因此反射光的偏振光状态与入射光的偏振光状态不同。该偏振光状态的变化依赖于入射光的波长、入射角度、膜的光学常数、以及膜厚等。分光椭偏仪根据所得到的反射光，基于入射光的波长、入射角来计算膜的光学常数、膜厚。
在上述的实施方式中，导电体层可以是Si基板以外的基板。导电体层可以由例如Cu(铜)或者Al等的金属、GaAs(砷化镓)、Ge(锗)、或者Si等的导电性的半导体层构成。
在上述的各个实施方式中，可以省略AlN层5以及GaN层6，而在GaN层4的表面直接形成电极9。该情况下，能够简化制造工序，能够使半导体装置成为简易的构成。此外，可以在GaN层6的表面侧进一步层叠AlN层以及GaN层。该情况下，能够提高GaN层的结晶的品质。
在半导体装置所形成的器件只要是任意的纵型的器件即可，除了上述肖特基势垒二极管之外，还可以是MOSFET、LED(Light Emitting Diode：发光二极管)、闸流晶体管、或者半导体激光器等。半导体装置只要是形成在AlyGa1-yN层的表面侧的第1电极与形成在Si基板的背面侧的第2电极之间所流过的电流的大小依赖于第1电极与第2电极之间的电压的装置即可。
应该认为上述实施方式的全部方面仅仅是例示而不是限制。本发明的范围并不是上述的说明而由权利要求书示出，意图包含与权利要求书等同的意义以及范围内的全部变更。
符号说明
1 Si(硅)基板
1a Si基板的表面
1b Si基板的背面
2 SiC(碳化硅)层
3、5 AlN(氮化铝)层
3a AlN层的背面
4、6 GaN(氮化镓)层
7a、7b 复合层
8 包含Si基板和SiC层的构造(基板)
9、10 电极
9a 电极的表面
21 支撑基板
I 电流

Claims (13)

1.一种半导体装置，其具备：
导电体层；
SiC层，形成在所述导电体层的表面；
AlxGa1-xN层，形成在所述SiC层的表面，其中，0＜x≤1；
第1导电型的AlyGa1-yN层，形成在所述AlxGa1-xN层的表面，其中，0≤y＜1，y＜x；
第1电极，形成在所述AlyGa1-yN层的表面侧；和
第2电极，形成在所述导电体层的背面侧，
所述第1电极与所述第2电极之间流过的电流的大小依赖于所述第1电极与所述第2电极之间的电压。
2.根据权利要求1所述的半导体装置，其中，
还具备在所述AlyGa1-yN层的表面所形成的复合层，
所述复合层包含AlmGa1-mN层以及在所述AlmGa1-mN层的表面所形成的AlnGal-nN层，其中，0＜m≤1，y＜m，0≤n＜1，n＜x，n＜m，
所述第1电极形成在离所述导电体层最远的所述AlnGa1-nN层的表面侧。
3.根据权利要求2所述的半导体装置，其中，
所述AlyGa1-yN层以及所述AlnGa1-nN层分别具有n型的导电型，所述AlyGa1-yN层以及所述AlnGa1-nN层分别被掺杂Si。
4.根据权利要求2所述的半导体装置，其中，
所述AlyGa1-yN层以及所述AlnGa1-nN层各自的厚度为50nm以上且5μm以下。
5.根据权利要求2所述的半导体装置，其中，
所述AlxGa1-xN层以及所述AlmGa1-mN层各自的厚度为大于0且15nm以下。
6.根据权利要求2所述的半导体装置，其中，
所述复合层为1层以上且4层以下。
7.根据权利要求1所述的半导体装置，其中，
所述导电体层是Si基板。
8.一种半导体装置的制造方法，其具备：
准备包含导电体层和在所述导电体层的表面所形成的SiC层的基板的工序；
在所述SiC层的表面对AlxGa1-xN层进行成膜的工序，其中0＜x≤1；
在所述AlxGa1-xN层的表面对第1导电型的AlyGa1-yN层进行成膜的工序，其中0≤y＜1，y＜x；
在所述AlyGa1-yN层的表面，以比所述AlyGa1-yN层的成膜温度低的温度对AlmGa1-mN层进行成膜的工序，其中0＜m≤1，y＜m；
在所述AlmGa1-mN层的表面，以比所述AlmGa1-mN层的成膜温度高的温度对AlnGa1-nN层进行成膜的工序，其中0≤n＜1，n＜x，n＜m；
在所述AlnGa1-nN层的表面侧形成第1电极的工序；和
在所述AlnGa1-nN层的背面侧形成第2电极的工序，
所述第1电极与所述第2电极之间流过的电流的大小依赖于所述第1电极与所述第2电极之间的电压。
9.根据权利要求8所述的半导体装置的制造方法，其中，
在对所述AlyGa1-yN层进行成膜的工序中，所述AlyGa1-yN层的成膜中掺杂Si。
10.根据权利要求8所述的半导体装置的制造方法，其中，
在对所述AlnGa1-nN层进行成膜的工序中，所述AlnGa1-nN层的成膜中掺杂Si。
11.根据权利要求8所述的半导体装置的制造方法，其中，
还具备：在对所述AlxGa1-xN层、所述AlyGa1-yN层、所述AlmGa1-mN层、以及所述AlnGa1-nN层进行成膜之后，除去所述导电体层的工序，
在除去所述导电体层之后，在形成所述第2电极的工序中，在所述AlnGa1-nN层的背面侧形成所述第2电极。
12.根据权利要求11所述的半导体装置的制造方法，其中，
在除去所述导电体层的工序中，除去所述基板。
13.根据权利要求12所述的半导体装置的制造方法，其中，
在除去所述导电体层的工序中，保留离所述基板最远的所述AlnGa1-nN层，而除去在所述AlnGa1-nN层的背面侧所形成的全部的层。
CN201580058266.4A 2014-11-04 2015-08-12 半导体装置及其制造方法 Active CN107004724B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014224076A JP6266490B2 (ja) 2014-11-04 2014-11-04 半導体装置およびその製造方法
JP2014-224076 2014-11-04
PCT/JP2015/072863 WO2016072122A1 (ja) 2014-11-04 2015-08-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN107004724A true CN107004724A (zh) 2017-08-01
CN107004724B CN107004724B (zh) 2020-10-30

Family

ID=55908853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580058266.4A Active CN107004724B (zh) 2014-11-04 2015-08-12 半导体装置及其制造方法

Country Status (7)

Country Link
US (1) US10186585B2 (zh)
EP (1) EP3217436B8 (zh)
JP (1) JP6266490B2 (zh)
KR (1) KR102510589B1 (zh)
CN (1) CN107004724B (zh)
TW (1) TWI688106B (zh)
WO (1) WO2016072122A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6925117B2 (ja) * 2016-11-18 2021-08-25 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
WO2018177552A1 (en) * 2017-03-31 2018-10-04 Cambridge Enterprise Limited Zincblende structure group iii-nitride
US11521964B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Schottky diode structures and integration with III-V transistors
EP3823034A1 (en) * 2019-11-12 2021-05-19 Infineon Technologies AG High voltage semiconductor device with step topography passivation layer stack
JP7619349B2 (ja) 2022-09-16 2025-01-22 信越半導体株式会社 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138448A1 (en) * 2004-12-24 2006-06-29 Toshiba Ceramics Co., Ltd. Compound semiconductor and compound semiconductor device using the same
JP2007036010A (ja) * 2005-07-28 2007-02-08 Toshiba Corp ショットキーバリアダイオード装置及びその製造方法
US20080224268A1 (en) * 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
CN102651309A (zh) * 2012-04-09 2012-08-29 中国电子科技集团公司第五十五研究所 低成本宽禁带单晶薄膜的结构及制备方法
JP2014076925A (ja) * 2012-10-12 2014-05-01 Air Water Inc 半導体基板の製造方法および半導体基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JP3606015B2 (ja) * 1997-07-23 2005-01-05 豊田合成株式会社 ３族窒化物半導体素子の製造方法
JP2002208729A (ja) * 2001-01-11 2002-07-26 Sanken Electric Co Ltd 発光素子及びその製造方法
JP4058595B2 (ja) 2001-08-20 2008-03-12 サンケン電気株式会社 半導体発光素子及びその製造方法
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
JP4929882B2 (ja) * 2006-07-11 2012-05-09 富士電機株式会社 半導体装置
US7834367B2 (en) * 2007-01-19 2010-11-16 Cree, Inc. Low voltage diode with reduced parasitic resistance and method for fabricating
JP2009081269A (ja) * 2007-09-26 2009-04-16 Nippon Telegr & Teleph Corp <Ntt> 縦型窒化物半導体デバイス及びその製造方法
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
JP6052570B2 (ja) 2012-02-28 2016-12-27 エア・ウォーター株式会社 半導体基板の製造方法
WO2014041736A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 窒化物半導体構造物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138448A1 (en) * 2004-12-24 2006-06-29 Toshiba Ceramics Co., Ltd. Compound semiconductor and compound semiconductor device using the same
JP2007036010A (ja) * 2005-07-28 2007-02-08 Toshiba Corp ショットキーバリアダイオード装置及びその製造方法
US20080224268A1 (en) * 2007-03-13 2008-09-18 Covalent Materials Corporation Nitride semiconductor single crystal substrate
CN102651309A (zh) * 2012-04-09 2012-08-29 中国电子科技集团公司第五十五研究所 低成本宽禁带单晶薄膜的结构及制备方法
JP2014076925A (ja) * 2012-10-12 2014-05-01 Air Water Inc 半導体基板の製造方法および半導体基板

Also Published As

Publication number Publication date
CN107004724B (zh) 2020-10-30
EP3217436A4 (en) 2018-06-20
EP3217436A1 (en) 2017-09-13
TWI688106B (zh) 2020-03-11
TW201630198A (zh) 2016-08-16
US10186585B2 (en) 2019-01-22
US20170236907A1 (en) 2017-08-17
JP2016092169A (ja) 2016-05-23
EP3217436B8 (en) 2021-03-10
KR20170108939A (ko) 2017-09-27
EP3217436B1 (en) 2020-12-30
WO2016072122A1 (ja) 2016-05-12
JP6266490B2 (ja) 2018-01-24
KR102510589B1 (ko) 2023-03-17

Similar Documents

Publication Publication Date Title
CN102308370B (zh) 外延晶片、氮化镓系半导体器件的制作方法、氮化镓系半导体器件及氧化镓晶片
TWI712075B (zh) 化合物半導體基板
US8981382B2 (en) Semiconductor structure including buffer with strain compensation layers
CN103137446B (zh) 硅衬底上氮化镓生长方法
US8519414B2 (en) III-nitride based semiconductor structure with multiple conductive tunneling layer
CN103828030B (zh) 半导体元件、hemt元件、以及半导体元件的制造方法
US20150349064A1 (en) Nucleation and buffer layers for group iii-nitride based semiconductor devices
CN107004724B (zh) 半导体装置及其制造方法
US20150084163A1 (en) Epitaxial substrate, semiconductor device, and method for manufacturing semiconductor device
US8772800B2 (en) Semiconductor light-emitting device
WO2017041661A1 (zh) 一种半导体元件及其制备方法
US20110248241A1 (en) Nitride semiconductor element
KR101274211B1 (ko) 반도체 기판, 이를 이용한 발광소자 및 그 제조방법
CN102576679A (zh) 半导体元件、hemt元件以及半导体元件的制造方法
CN102414848A (zh) 半导体元件及制作半导体元件的方法
US20120292648A1 (en) Nitride semiconductor device, nitride semiconductor wafer, and method for manufacturing nitride semiconductor layer
WO2012090254A1 (ja) ｎ型ＩＩＩ族窒化物半導体層とのオーミック接触用の電極とその製造方法
KR101901932B1 (ko) 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법
CN100547818C (zh) 垂直结构的非极化的氮化镓基器件及侧向外延生产方法
JP2003060229A (ja) 半導体発光素子及びその製造方法
US8895328B2 (en) Fabrication method of light-emitting device
CN121399308A (zh) GaN外延膜的制造方法及半导体器件的制造方法
JP2015176955A (ja) 導電性を有する絶縁体層およびその製造方法ならびに窒化物半導体素子およびその製造方法
JPH1032365A (ja) 窒化化合物半導体レーザ素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant