CN106920846A - 功率晶体管及其制造方法 - Google Patents
功率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN106920846A CN106920846A CN201710093833.0A CN201710093833A CN106920846A CN 106920846 A CN106920846 A CN 106920846A CN 201710093833 A CN201710093833 A CN 201710093833A CN 106920846 A CN106920846 A CN 106920846A
- Authority
- CN
- China
- Prior art keywords
- region
- current blocking
- hole current
- power transistor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 21
- 230000000903 blocking effect Effects 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000000206 photolithography Methods 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 210000003850 cellular structure Anatomy 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 230000001939 inductive effect Effects 0.000 abstract description 8
- 238000002513 implantation Methods 0.000 description 22
- 230000001965 increasing effect Effects 0.000 description 13
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 6
- 210000000746 body region Anatomy 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种功率晶体管及其制造方法。所述功率晶体管的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源极区、以及所述阱区上方的栅极，所述第一导电类型和第二导电类型为相反的导电类型；其特征在于，所述元胞结构还包括将所述阱区至少部分包裹的空穴电流阻碍区，所述空穴电流阻碍区为第二导电类型、且掺杂浓度小于所述阱区的掺杂浓度，所述空穴电流阻碍区从一所述栅极的下方延伸至所述栅极的相邻栅极的下方。本发明能够提高功率晶体管的雪崩耐量，在不影响器件常规参数的同时提高了器件在感性负载环境下工作的可靠性。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种功率晶体管，还涉及一种功率晶体管的制造方法。
背景技术
现代电子电路由于使用环境和使用条件的特殊性，对功率半导体器件的可靠性要求越来越高。功率半导体器件(功率VDMOS、功率IGBT等)由于使用的需要，常常接在感性负载电路中。在器件关断时，感性负载上的电感能够产生负载电路所加电源电压两倍大小的电压，加在器件的漏源极之间，使器件的漏源极之间承受很大的电流冲击。当漏极电压增加且无法被夹断时器件就进入雪崩区，此时的漏-体二极管将产生电流载流子，所有的漏极电流(雪崩电流)将通过漏-体二极管并且受控于电感负载。如果流向体区的电流足够大，它将导通寄生晶体管，使器件产生雪崩击穿，器件可能被烧毁而永久失效。
因此，迫切需要增大器件的雪崩耐量(EAS)，以使器件能工作在感性负载电路中。传统的增大器件雪崩耐量的方法有：1.增大P阱注入剂量；2.N+注入后再一次进行P+注入；3.增加元胞个数；4.接触孔刻蚀后进行P+注入。前两种方法是通过减小体区电阻，使寄生NPN晶体管的PN结两端的电压低于PN结的开启电压而使寄生晶体管难以导通，从而消除雪崩击穿。第三种方法是通过增大器件的工作电流，从而增大雪崩耐量。第四种方法是改善接触电阻以增大雪崩耐量。但以上方法存在以下缺点：
1、增大P阱注入剂量虽然能增大雪崩耐量，但会增大开启电压VTH，更严重的是会增大导通电阻Rdon，使器件的温升增大，从而使器件的可靠性降低。
2、N+注入后再一次进行P+注入也会增大开启电压VTH，并且增大导通电阻Rdon，使器件的温升增大，从而使器件的可靠性降低。原因是该次P+注入时注入的杂质硼离子紧挨着器件的沟道，在后续的扩散工艺中硼离子会扩散到沟道中，从而增大开启电压VTH，并且增大导通电阻Rdon。
3、增加元胞个数会使芯片的面积增大，从而增大制造成本。
4、接触孔刻蚀后进行P+注入虽然会改善器件中个别元胞接触不良所引起的器件烧毁的情况，但由于一般而言接触孔大小的有限性，通过接触孔注入的P型杂质的区域不够大，对器件体区电阻Rb的减小是有限的，使雪崩耐量的提高幅度不够大，故这种方法提高器件雪崩耐量的效率不高。
发明内容
基于此，有必要提供一种能够提高雪崩耐量的功率晶体管。
一种功率晶体管，所述功率晶体管的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源极区、以及所述阱区上方的栅极，所述第一导电类型和第二导电类型为相反的导电类型；所述元胞结构还包括将所述阱区至少部分包裹的空穴电流阻碍区，所述空穴电流阻碍区为第二导电类型、且掺杂浓度小于所述阱区的掺杂浓度，所述空穴电流阻碍区从一所述栅极的下方延伸至所述栅极的相邻栅极的下方。
在其中一个实施例中，所述空穴电流阻碍区将所述阱区完全包裹。
在其中一个实施例中，所述空穴电流阻碍区的结深比所述阱区的结深大0.5微米～1微米。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
在其中一个实施例中，所述功率晶体管是垂直双扩散金属氧化物半导体场效应晶体管或绝缘栅双极型晶体管。
还有必要提高一种功率晶体管的制造方法。
一种功率晶体管的制造方法，包括：涂覆光刻胶，对所述光刻胶进行空穴电流阻碍区光刻，进行空穴电流阻碍区离子注入，以及对注入的离子进行热扩散的步骤；所述热扩散的步骤之后所述注入的离子形成空穴电流阻碍区，所述空穴电流阻碍区将功率晶体管的阱区至少部分包裹，所述空穴电流阻碍区的导电类型与所述阱区的导电类型相同，所述空穴电流阻碍区的掺杂浓度小于所述阱区的掺杂浓度。
在其中一个实施例中，所述进行空穴电流阻碍区离子注入的步骤之后还包括形成终端场限环的步骤和形成有源区的步骤，所述终端场限环与所述空穴电流阻碍区和阱区的导电类型相同，空穴电流阻碍区的掺杂浓度小于所述终端场限环的掺杂浓度。
在其中一个实施例中，所述涂覆光刻胶的步骤之前还包括在晶圆的表面形成预氧化层的步骤，所述进行空穴电流阻碍区离子注入的步骤之后、所述形成终端场限环的步骤之前还包括去除所述光刻胶的步骤和腐蚀所述预氧化层的步骤。
在其中一个实施例中，所述功率晶体管为结终端扩展结构或横向变掺杂结构，所述对光刻胶进行空穴电流阻碍区光刻的步骤与终端光刻采用同一块光刻版、在同一步骤中进行，所述功率晶体管的终端场限环与所述空穴电流阻碍区的导电类型相同，空穴电流阻碍区的掺杂浓度等于所述终端场限环的掺杂浓度。
在其中一个实施例中，所述空穴电流阻碍区将所述阱区完全包裹，所述空穴电流阻碍区的结深比所述阱区的结深大0.5微米～1微米。
上述功率晶体管及功率晶体管的制造方法，通过在阱区的外面增加一个与阱区导电类型相同但掺杂浓度小于阱区的空穴电流阻碍区，能较好地阻挡进入阱区的雪崩电流(主要是空穴电流)，从而大大提高功率器件的雪崩耐量。同时因为阱区外面增加的空穴电流阻碍区掺杂浓度较低，不会对器件的开启电压VTH和导通电阻Rdon产生明显的影响，在不影响器件常规参数的同时提高了器件在感性负载环境下工作的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1是一实施例中功率晶体管的制造方法的部分步骤的流程图；
图2是一实施例中空穴电流阻碍区离子注入的示意图；
图3是一实施例中功率晶体管的制造方法中形成终端场限环的步骤的流程图；
图4是一实施例中功率晶体管的制造方法中终端扩散完成后的流程图；
图5是一实施例中功率晶体管的元胞结构的剖面示意图；
图6是图5所示的功率晶体管在栅极上加栅极电压使器件导电沟道形成后的剖面示意图；
图7为功率晶体管有源区和终端区的位置关系示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易地将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
以一个N型的功率晶体管为实施例介绍发明思路：在功率晶体管制造过程中，在源区进行P-注入。P-注入的离子经扩散过程后形成较深的P-区，其结深大于P阱注入后所形成的P+阱区的结深，这样外层的P-区与内层的P+阱区之间就形成了P-P+结。由于P-P+结对进入P基区的空穴电流的阻碍作用，能较大地减小进入P基区的电流，从而有效地增大雪崩耐量。
以下通过具体的实施例来说明功率晶体管的制造方法。参见图1，该方法在传统的功率晶体管制造中增加了以下步骤：
S110，涂覆光刻胶。
在晶圆正面涂覆光刻胶。在本实施例中，晶圆包括第一导电类型的衬底和在衬底上外延形成的第一导电类型的外延层，衬底和外延层的导电类型相同且衬底的掺杂浓度大于外延层的掺杂浓度，外延层后续作为器件的漂移区。在N型的功率晶体管的实施例中，晶圆包括N+衬底和N-外延层。
S120，对光刻胶进行空穴电流阻碍区光刻。
参见图2，光刻胶30经光刻后在有源区中每相邻的两条栅极之间形成极窄的空穴电流阻碍区注入窗口。在一个实施例中，空穴电流阻碍区注入窗口的宽度以1微米左右为宜，可以兼顾光刻工艺难度与器件性能。在本实施例中，步骤S110和S120安排在形成终端场限环和形成有源区的步骤之前，因此图2中尚未形成多晶硅栅和栅氧化层，图2中用虚线表示栅氧化层11和多晶硅栅21预计形成的位置。图7为功率晶体管有源区和终端区的位置关系示意图，包括有源区100和有源区100外围的终端区200。
S130，进行空穴电流阻碍区离子注入。
注入第二导电类型的离子。本实施例中是注入P型离子(进行P-注入)，在外延层90中形成P-区40。注入后应去除光刻胶。
S140，对注入的离子进行热扩散。本实施例中，空穴电流阻碍区离子注入安排在形成终端场限环和形成有源区的步骤之前，因此注入的离子后续会经历多个扩散步骤(例如终端扩散、JFET扩散、P阱扩散等)，形成结深较深的空穴电流阻碍区。由于经历的扩散步骤比后续阱区(本实施例中为P阱)注入的离子所经历的扩散步骤更多，因此扩散后的结深也比P阱要深。注入的离子在扩散后形成空穴电流阻碍区，空穴电流阻碍区将后续步骤形成的P阱至少部分包裹，且空穴电流阻碍区的掺杂浓度小于P阱的掺杂浓度。
在其他实施例中，上述步骤S110～S140也可以安排在功率晶体管制造流程中更靠后的位置，也可以与传统的制造工艺中的一些步骤同时进行。但安排在越前面，空穴电流阻碍区注入的离子经历的扩散次数会越多，也就可以采用更低的注入能量和注入剂量。
上述功率晶体管的制造方法，通过在P阱的外面增加P-区作为空穴电流阻碍区，与P阱形成P-P+结，通过P-P+结的阻挡作用，能较好地阻挡进入P阱体区的雪崩电流(主要是空穴电流)，从而大大提高功率器件的雪崩耐量。同时因为P阱外面增加的P-区掺杂浓度较低，不会对器件的开启电压VTH和导通电阻Rdon产生明显的影响，在不影响器件常规参数的同时提高了器件在感性负载环境下工作的可靠性。
在一个实施例中，步骤S110之前还包括在晶圆的表面形成预氧化层的步骤。步骤S130之后、形成终端场限环的步骤之前还包括去除步骤S110涂覆的光刻胶的步骤和腐蚀预氧化层的步骤。预氧化形成的薄层氧化层作为离子注入的缓冲层，能减小由于直接在晶圆表面进行离子注入所带来的注入损伤。
在一个实施例中，步骤S130的注入剂量为1E12cm-2—5E12cm-2，注入能量为60keV—100keV。
参见图3，在一个实施例中，形成终端场限环的步骤具体包括如下步骤：
S210，生长场氧化层。
在晶圆正面(即外延层正面)生长场氧化层。
S220，终端光刻与刻蚀。
在场氧化层上涂覆光刻胶，光刻后刻蚀场氧化层，露出需要注入形成终端场限环的区域。
S230，进行终端注入。
注入第二导电类型的离子。在一些实施例中，终端场限环为P+掺杂，终端注入是进行剂量较大的P+注入。在其他一些实施例中，例如采用结终端扩展(JTE)或横向变掺杂(VLD)的功率晶体管，终端场限环为P-掺杂，终端注入是进行剂量较小的P-注入。注入后应去除光刻胶。
S240，进行终端扩散。
在功率晶体管为结终端扩展结构或横向变掺杂结构的实施例中，步骤S120可以与步骤S220采用同一块光刻版、在同一步骤中进行，步骤S130与步骤S230在同一步骤中进行，即在终端P-注入的同时进行空穴电流阻碍区离子注入，这样就可以节省一道光刻工序，省去一块光刻版以降低成本。这样得到的功率晶体管的终端场限环的掺杂浓度与空穴电流阻碍区的掺杂浓度相同。
在一个实施例中，空穴电流阻碍区将阱区完全包裹。功率晶体管在实际制造时，如果由于工艺波动等原因，空穴电流阻碍区会出现不能将阱区完全包裹的情况。但即使这样，功率晶体管的雪崩耐量也是增大的。原因是步骤S130的注入使阱区的离子浓度增大，使体电阻减小，从而使雪崩耐量增大。只不过这时的雪崩耐量没有空穴电流阻碍区将阱区完全包裹住时大而已。在一个实施例中，空穴电流阻碍区的结深比阱区的结深大0.5微米～1微米。
参见图4，在一个实施例中，终端扩散完成后还包括下列步骤：
S310，有源区光刻和刻蚀。
再次涂覆光刻胶进行光刻，从而将多余的场氧化层刻蚀掉，露出有源区的注入窗口。
S320，JFET注入。
JFET注入完成后可以进行热扩散。
S330，生长栅氧化层。
在晶圆正面(即外延层正面)生长栅氧化层。
S340，形成多晶硅栅。
在栅氧化层上淀积多晶硅后，进行N型离子掺杂(例如磷扩散或磷离子注入)，然后进行多晶光刻与刻蚀，形成多晶硅栅。
S350，阱区注入。
注入第二导电类型离子(本实施例中为P型离子)形成阱区，注入完成后可以进行阱区热扩散。
在一个实施例中，步骤S350的注入剂量为3E13cm-2—1E14cm-2，注入能量为60KEV—100KEV。
S360，第一、第二导电类型离子注入。
注入完成后可以进行热扩散。
之后进行介质层淀积，接触孔光刻和刻蚀，金属溅射，金属层光刻与刻蚀，背面减薄，背面注入，背银等工序。
本发明还提供一种功率晶体管。参见图5，该功率晶体管的元胞结构包括：第一导电类型的衬底(图5中未示)，衬底上第一导电类型的外延层90，衬底上、外延层90内的第二导电类型的阱区70，阱区70内的第一导电类型的源极区60，阱区70斜上方的栅极(栅极包括栅氧化层12和栅氧化层12上的多晶硅栅22)，将阱区70至少部分包裹的空穴电流阻碍区80。空穴电流阻碍区80为第二导电类型、且掺杂浓度小于阱区70的掺杂浓度。空穴电流阻碍区80从一栅极的下方沿弧形轨迹延伸至相邻栅极的下方。外延层90作为器件的漂移区。在图5所示实施例中，第一导电类型为N型，第二导电类型为P型。图5中省略了栅极上方的介质层(例如磷硅玻璃层、未掺杂硅玻璃层)等结构。
上述功率晶体管，通过在P阱的外面增加P-区作为空穴电流阻碍区80，与P阱形成P-P+结，通过P-P+结的阻挡作用，能较好地阻挡进入P阱体区的雪崩电流(主要是空穴电流)，从而大大提高功率器件的雪崩耐量。同时因为P阱区外面增加的P-区掺杂浓度较低，不会对器件的开启电压VTH和导通电阻Rdon产生明显的影响，在不影响器件常规参数的同时提高了器件在感性负载环境下工作的可靠性。
在图5所示实施例中，空穴电流阻碍区80将阱区70完全包裹。功率晶体管在实际制造时，如果由于工艺波动等原因，空穴电流阻碍区80可能会出现不能将阱区70完全包裹的情况。但即使这样，功率晶体管的雪崩耐量也是增大的。
在一个实施例中，空穴电流阻碍区80的结深比阱区70的结深大0.5微米～1微米。也就是说空穴电流阻碍区80的“宽度”(空穴电流阻碍区80的外边缘到阱区70的外边缘的距离)优选为0.5微米～1微米。这是因为如果空穴电流阻碍区80太宽，则总的沟道长度就会很大，这会较大地增大沟道电阻，从而使器件总电阻增大。空穴电流阻碍区80太宽甚至会使同一栅极两侧下方的两个阱区70连到一起而使JFET区消失，从而使器件应导通电阻无穷大(OVER)而失效。
图6是图5所示的功率晶体管在栅极上加栅极电压使器件导电沟道形成后的剖面示意图。导电沟道由沟道A和沟道B组成，沟道A表示空穴电流阻碍区80上方的沟道，沟道B表示阱区70上方的沟道。由于空穴电流阻碍区80的掺杂浓度远小于阱区70的掺杂浓度，故反型层沟道中沟道A中的电子浓度远大于沟道B中的电子浓度，从而使得A的沟道电阻远小于B的沟道电阻，所以P-区对导通电阻的影响很小甚至可以忽略不计。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种功率晶体管，所述功率晶体管的元胞结构包括第一导电类型的衬底、所述衬底上的第二导电类型的阱区、所述阱区内的第一导电类型的源极区、以及所述阱区上方的栅极，所述第一导电类型和第二导电类型为相反的导电类型；其特征在于，所述元胞结构还包括将所述阱区至少部分包裹的空穴电流阻碍区，所述空穴电流阻碍区为第二导电类型、且掺杂浓度小于所述阱区的掺杂浓度，所述空穴电流阻碍区从一所述栅极的下方延伸至所述栅极的相邻栅极的下方。
2.根据权利要求1所述的功率晶体管，其特征在于，所述空穴电流阻碍区将所述阱区完全包裹。
3.根据权利要求2所述的功率晶体管，其特征在于，所述空穴电流阻碍区的结深比所述阱区的结深大0.5微米～1微米。
4.根据权利要求1-3中任一项所述的功率晶体管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
5.根据权利要求1-3中任一项所述的功率晶体管，其特征在于，所述功率晶体管是垂直双扩散金属氧化物半导体场效应晶体管或绝缘栅双极型晶体管。
6.一种功率晶体管的制造方法，其特征在于，包括：涂覆光刻胶，对所述光刻胶进行空穴电流阻碍区光刻，进行空穴电流阻碍区离子注入，以及对注入的离子进行热扩散的步骤；所述热扩散的步骤之后所述注入的离子形成空穴电流阻碍区，所述空穴电流阻碍区将功率晶体管的阱区至少部分包裹，所述空穴电流阻碍区的导电类型与所述阱区的导电类型相同，所述空穴电流阻碍区的掺杂浓度小于所述阱区的掺杂浓度。
7.根据权利要求6所述的功率晶体管的制造方法，其特征在于，所述进行空穴电流阻碍区离子注入的步骤之后还包括形成终端场限环的步骤和形成有源区的步骤，所述终端场限环与所述空穴电流阻碍区和阱区的导电类型相同，空穴电流阻碍区的掺杂浓度小于所述终端场限环的掺杂浓度。
8.根据权利要求6所述的功率晶体管的制造方法，其特征在于，所述涂覆光刻胶的步骤之前还包括在晶圆的表面形成预氧化层的步骤，所述进行空穴电流阻碍区离子注入的步骤之后、所述形成终端场限环的步骤之前还包括去除所述光刻胶的步骤和腐蚀所述预氧化层的步骤。
9.根据权利要求6所述的功率晶体管的制造方法，其特征在于，所述功率晶体管为结终端扩展结构或横向变掺杂结构，所述对光刻胶进行空穴电流阻碍区光刻的步骤与终端光刻采用同一块光刻版、在同一步骤中进行，所述功率晶体管的终端场限环与所述空穴电流阻碍区的导电类型相同，空穴电流阻碍区的掺杂浓度等于所述终端场限环的掺杂浓度。
10.根据权利要求6所述的功率晶体管的制造方法，其特征在于，所述空穴电流阻碍区将所述阱区完全包裹，所述空穴电流阻碍区的结深比所述阱区的结深大0.5微米～1微米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710093833.0A CN106920846A (zh) | 2017-02-21 | 2017-02-21 | 功率晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710093833.0A CN106920846A (zh) | 2017-02-21 | 2017-02-21 | 功率晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106920846A true CN106920846A (zh) | 2017-07-04 |
Family
ID=59453920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710093833.0A Pending CN106920846A (zh) | 2017-02-21 | 2017-02-21 | 功率晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106920846A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420758A (zh) * | 2021-12-08 | 2022-04-29 | 西安理工大学 | 具有高阈值电压的SiC MOSFET及制造方法 |
| CN115954377A (zh) * | 2023-03-10 | 2023-04-11 | 广东芯聚能半导体有限公司 | 半导体结构及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1156328A (zh) * | 1996-01-26 | 1997-08-06 | 三星电子株式会社 | 功率半导体器件及其制造方法 |
| JPH09213930A (ja) * | 1996-01-30 | 1997-08-15 | Hitachi Ltd | Ｍｉｓｆｅｔ制御型半導体装置 |
| US20010020719A1 (en) * | 1997-10-22 | 2001-09-13 | Kim Tae-Hoon | Insulated gate bipolar transistor |
| US20080012040A1 (en) * | 2004-05-12 | 2008-01-17 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor Devices |
| CN102254935A (zh) * | 2011-08-08 | 2011-11-23 | 上海宏力半导体制造有限公司 | 绝缘栅双极晶体管 |
| US20130009205A1 (en) * | 2011-07-04 | 2013-01-10 | Denso Corporation | Semiconductor device |
| CN102969243A (zh) * | 2012-12-07 | 2013-03-13 | 株洲南车时代电气股份有限公司 | 一种平面栅型igbt芯片制作方法 |
| JP2013084905A (ja) * | 2011-09-27 | 2013-05-09 | Denso Corp | 縦型半導体素子を備えた半導体装置 |
| CN104810287A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 双扩散金属氧化物晶体管制作方法及晶体管器件 |
| CN206619598U (zh) * | 2017-02-21 | 2017-11-07 | 深圳深爱半导体股份有限公司 | 功率晶体管 |
-
2017
- 2017-02-21 CN CN201710093833.0A patent/CN106920846A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1156328A (zh) * | 1996-01-26 | 1997-08-06 | 三星电子株式会社 | 功率半导体器件及其制造方法 |
| KR970060534A (ko) * | 1996-01-26 | 1997-08-12 | 김광호 | 전력반도체장치 및 그의 제조방법 |
| JPH09213930A (ja) * | 1996-01-30 | 1997-08-15 | Hitachi Ltd | Ｍｉｓｆｅｔ制御型半導体装置 |
| US20010020719A1 (en) * | 1997-10-22 | 2001-09-13 | Kim Tae-Hoon | Insulated gate bipolar transistor |
| US20080012040A1 (en) * | 2004-05-12 | 2008-01-17 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor Devices |
| US20130009205A1 (en) * | 2011-07-04 | 2013-01-10 | Denso Corporation | Semiconductor device |
| CN102254935A (zh) * | 2011-08-08 | 2011-11-23 | 上海宏力半导体制造有限公司 | 绝缘栅双极晶体管 |
| JP2013084905A (ja) * | 2011-09-27 | 2013-05-09 | Denso Corp | 縦型半導体素子を備えた半導体装置 |
| CN102969243A (zh) * | 2012-12-07 | 2013-03-13 | 株洲南车时代电气股份有限公司 | 一种平面栅型igbt芯片制作方法 |
| CN104810287A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 双扩散金属氧化物晶体管制作方法及晶体管器件 |
| CN206619598U (zh) * | 2017-02-21 | 2017-11-07 | 深圳深爱半导体股份有限公司 | 功率晶体管 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420758A (zh) * | 2021-12-08 | 2022-04-29 | 西安理工大学 | 具有高阈值电压的SiC MOSFET及制造方法 |
| CN114420758B (zh) * | 2021-12-08 | 2023-02-03 | 西安理工大学 | 具有高阈值电压的SiC MOSFET及制造方法 |
| CN115954377A (zh) * | 2023-03-10 | 2023-04-11 | 广东芯聚能半导体有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10439025B2 (en) | Method for producing a semiconductor body having a recombination zone, semiconductor component having a recombination zone, and method for producing such a semiconductor component | |
| CN102903633B (zh) | 用于制备阳极短路的场阑绝缘栅双极晶体管的方法 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| US9954078B2 (en) | Method for manufacturing a semiconductor device having a super junction MOSFET | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| US9054075B2 (en) | Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof | |
| CN103035730B (zh) | 射频ldmos器件及其制造方法 | |
| US20100140700A1 (en) | Semiconductor device and method for manufacturing the same | |
| TWI388011B (zh) | 半導體裝置及其形成方法 | |
| CN103165604B (zh) | 具有节省空间的边缘结构的半导体部件 | |
| KR20090031194A (ko) | 반도체 장치 | |
| JPWO2012032735A1 (ja) | 半導体装置およびその製造方法 | |
| JP2020004876A (ja) | 炭化珪素半導体装置 | |
| US20190245069A1 (en) | Lateral insulated-gate bipolar transistor and manufacturing method therefor | |
| CN103872108A (zh) | 一种igbt结构及其制备方法 | |
| CN103943671A (zh) | 一种功率半导体器件及其形成方法 | |
| US20230047794A1 (en) | Multi-trench Super-Junction IGBT Device | |
| CN100561751C (zh) | 无负阻ldmos器件结构及其生产方法 | |
| CN118263290A (zh) | 半导体器件及其制备方法 | |
| CN104253152A (zh) | 一种igbt及其制造方法 | |
| CN106920846A (zh) | 功率晶体管及其制造方法 | |
| CN107134478A (zh) | 功率半导体器件及其制造方法 | |
| CN116646387A (zh) | 半导体器件、集成电路以及用于制作半导体器件的方法 | |
| CN104409500B (zh) | 射频ldmos及其制作方法 | |
| CN104253154A (zh) | 一种具有内置二极管的igbt及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170704 |
|
| RJ01 | Rejection of invention patent application after publication |