[go: up one dir, main page]

CN104253152A - 一种igbt及其制造方法 - Google Patents

一种igbt及其制造方法 Download PDF

Info

Publication number
CN104253152A
CN104253152A CN201310268284.8A CN201310268284A CN104253152A CN 104253152 A CN104253152 A CN 104253152A CN 201310268284 A CN201310268284 A CN 201310268284A CN 104253152 A CN104253152 A CN 104253152A
Authority
CN
China
Prior art keywords
main surface
semiconductor substrate
active region
type
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310268284.8A
Other languages
English (en)
Inventor
邓小社
张硕
芮强
王根毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi CSMC Semiconductor Co Ltd
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201310268284.8A priority Critical patent/CN104253152A/zh
Priority to PCT/CN2014/078203 priority patent/WO2014206160A1/zh
Publication of CN104253152A publication Critical patent/CN104253152A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种IGBT及其制造方法，其中，所述IGBT包括：具有第一主面和第二主面的第一导电类型的半导体衬底，其中，所述半导体衬底包括有源区和设置于所述有源区外侧的终端保护区；形成于所述有源区的第一主面侧的绝缘栅型晶体管单元；在半导体衬底的第二主面侧形成的沟槽和第二导电类型的半导体层，其中，沟槽和半导体层相互间隔的形成于所述有源区的第二主面侧，仅有半导体层形成于终端保护区的第二主面侧。与现有技术相比，本发明中的IGBT及其制造方法，可以减少当内置二极管反向恢复时，存储于该终端保护区下方的半导体衬底内的载流子数量，从而可以很好的优化内置二极管的反向恢复特性，同时可以降低IGBT导通之初的压降。

Description

一种IGBT及其制造方法
【技术领域】
本发明涉及半导体设计及制造技术领域，特别涉及一种IGBT（Insulated GateBipolar Transistor，绝缘栅双极晶体管）及其制造方法。
【背景技术】
IGBT是由BJT（Bipolar Junction Transistor，双极结型晶体管）和MOSFET（Metal-Oxide-Semiconductor-Field-Effect-Transistor，金属氧化物半导体场效应晶体管）组成的复合全控型电压驱动式功率半导体器件，兼有MOSFET的高输入阻抗和BJT的低导通压降两方面的优点，具有工作频率高，控制电路简单，电流密度高，通态压低等特点，广泛应用于功率控制领域。在实际应用中，IGBT很少作为一个独立器件使用，尤其在感性负载的条件下，IGBT需要一个快恢复二极管续流。因此，现有的绝缘栅双极晶体管产品，一般采用并联一个续流二极管（Freewheeling diode，简称FWD）以保护IGBT。为了降低成本，并联的续流二极管可以集成在IGBT芯片内，即反向导通IGBT。
现有技术中对反向导通IGBT通常采用背面两次光刻技术，分别有选择性的注入、扩散来形成间隔性的N+区域和P+区域，且该N+区域和P+区域遍布整个IGBT的背面区域(整个背面区域包括有源区和终端保护区)，导致该类型IGBT的内置二极管的恢复特性较差。
因此，有必要提供一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的在于提供一种IGBT及其制造方法，其可以改善内置二极管的恢复特性。
为了解决上述问题，根据本发明的一个方面，本发明提供一种IGBT，其包括：具有第一主面和第二主面的第一导电类型的半导体衬底，其中，所述半导体衬底包括有源区和设置于所述有源区外侧的终端保护区；形成于所述有源区的第一主面侧的绝缘栅型晶体管单元，在其导通时其形成有第一导电类型的沟道；在所述半导体衬底的第二主面侧形成的沟槽和第二导电类型的半导体层，其中，所述沟槽和所述半导体层相互间隔的形成于所述有源区的第二主面侧，仅有半导体层形成于所述终端保护区的第二主面侧。
进一步的，本发明中的IGBT还包括：在所述终端保护区的第一主面侧形成的保护终端；在形成有绝缘栅型晶体管单元的第一导电类型的半导体衬底的第一主面上形成的IGBT用第一主电极；在所述沟槽和所述半导体层上形成的IGBT用第二主电极，第二主电极穿过所述沟槽与所述半导体衬底电性接触。
进一步的，所述沟槽的深度大于所述半导体层的厚度。
进一步的，所述第一导电类型为Ｎ型，所述第二导电类型为Ｐ型。所述绝缘栅型晶体管单元为N型沟道MOSFET单元，所述第一导电类型的半导体衬底为N-型的半导体衬底，所述半导体层为P+型集电极层，所述第一主电极为发射极，所述第二主电极为集电极，其中，N-、P+中的“+”表示掺杂浓度高，“-”表示掺杂浓度低。
更进一步的，所述N型沟道MOSFET单元包括：自所述有源区中的第一主面向所述N-型半导体衬底内有选择的形成的P阱；自所述P阱的表面向该P阱内有选择的形成的N+有源区；在所述有源区的第一主面上有选择的形成的栅氧化层，其中，所述栅氧化层位于P阱的边缘部分的第一主面和所述有源区的未形成P阱的第一主面上；在所述栅极氧化层的上表面上形成的多晶硅栅电极；覆盖所述栅极氧化层和多晶硅栅电极露出表面的介质层。其中，第一主电极形成于所述介质层的外侧并与所述N+有源区和所述P阱电性接触。
根据本发明的另一个方面，本发明提供一种IGBT的制造方法，其包括：制备具有第一主面和第二主面的第一导电类型的半导体衬底，所述半导体衬底包括有源区和设置于所述有源区外侧的终端保护区；在所述半导体衬底的有源区的第一主面侧形成绝缘栅型晶体管单元；从所述半导体衬底的第二主面起减薄该绝缘栅型晶体管单元形成后的半导体衬底；自减薄后的半导体衬底的第二主面向所述半导体衬底内形成沟槽和第二导电类型的半导体层，其中所述沟槽和第二导电类型的半导体层相互间隔的形成于所述有源区的第二主面侧，仅有第二导电类型的半导体层形成于所述终端保护区的第二主面侧。
进一步的，本发明中的IGBT的制造方法，还包括：在所述终端保护区的第一主面侧形成保护终端；在形成绝缘栅型晶体管单元的所述半导体衬底的第一主面上形成IGBT用第一主电极；在所述沟槽和第二导电类型的半导体层形成后的半导体衬底的第二主面上形成穿过所述沟槽与所述半导体衬底电性接触的。同时，也与第二导电类型的半导体层接触的IGBT用第二主电极。
进一步的，在形成沟槽和半导体层时，先形成所述半导体层，后形成所述沟槽。
进一步的，所述第一导电类型为Ｎ型，所述第二导电类型为Ｐ型。所述绝缘栅型晶体管单元为N型沟道MOSFET单元，所述第一导电类型的半导体衬底为N-型的半导体衬底，所述半导体层为P+型集电极层，所述第一主电极为发射极，所述第二主电极为集电极，其中，N-、P+中的“+”表示掺杂浓度高，“-”表示掺杂浓度低。
更进一步的，所述在所述半导体衬底的有源区的第一主面侧形成绝缘栅型晶体管单元包括：在N-型半导体衬底的第一主面上生成场氧化层，并刻蚀出所述有源区的区域；在所述有源区的第一主面上生成栅氧层，并在所述栅氧层上淀积多晶硅栅极；选择性的刻蚀栅氧层和多晶硅栅极以刻蚀P阱的注入窗口，并沿刻蚀出的该P阱窗口向N-型半导体衬底内形成P阱；选择性的自所述P阱表面向所述N-型半导体衬底内形成N+有源区；在有源区的第一主面上淀积介质层，并刻蚀出短接N+有源区和所述P阱的接触孔，其中第一主电极形成于所述介质层的外侧并与所述N+有源区和所述P阱电性接触。
与现有技术相比，本发明中的IGBT及其制造方法，在所述半导体衬底的有源区的第二主面侧相互间隔的形成有Trench（沟槽）和第二导电类型的半导体层，而在所述半导体衬底的终端保护区的第二主面侧仅形成有第二导电类型的半导体层，这样，可以减少当内置二极管反向恢复时，存储于该终端保护区下方的半导体衬底内的载流子数量，从而可以很好的优化内置二极管的反向恢复特性，同时可以降低IGBT导通之初的压降。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明在一个实施例中的IGBT的一部分的纵剖面图；
图2至图12为图1中的IGBT在一个实施例中的各个制造工序的纵剖面图；
图13为图1中的IGBT的制造方法在一个实施例中的流程图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。
请参考图1所示，其为本发明在一个实施例中的IGBT的一部分的纵剖面图。所述IGBT包括：具有第一主面1S1和第二主面1S2的第一导电类型的半导体衬底1，其中，所述半导体衬底1包括有源区100和设置于所述有源区100外侧的终端保护区200；形成于所述有源区100的第一主面1S1侧的绝缘栅型晶体管单元，在其导通时，其形成有第一导电类型的沟道；形成于所述终端保护区200的第一主面1S1侧的保护终端；在所述半导体衬底1的第二主面1S2侧形成的沟槽(Trench)11和第二导电类型的半导体层10，其中，所述Trench11和所述半导体层10相互间隔的形成于所述有源区200的第二主面1S2侧，仅有半导体层10形成于所述终端保护区200的第二主面1S2侧。且所述Trench11的深度大于所述半导体层10的厚度。
下面以所述第一导电类型为N型，所述第二导电类型为P型为例，结合图1对本发明中的IGBT的结构进行具体介绍。
在图1所示的实施例中，所述第一导电类型的半导体衬底1为N-型半导体衬底（也称为N-层），所述保护终端为场限环终端结构，该场限环终端结构包括自终端保护区200中的第一主面1S1向所述N-型半导体衬底1内选择性的进行P型杂质掺杂以形成的P型层2。在所述终端保护区200内的第一主面1S1上还形成有场氧化层13。易于思及的是，所述保护终端也可以为现有技术中的其他保护终端结构，比如，场限环加场板终端结构。
所述绝缘栅型晶体管单元为具有第一导电类型的沟道（在此为N型沟道）的MOSFET。具体的说，该N型沟道的MOSFET为DMOS（Double-diffused MetalOxide Semiconductor，双扩散MOS）结构的MOSFET，其包括：自所述有源区100的第一主面1S1向所述N-型半导体衬底1内有选择的扩散P型杂质形成的P阱5；自P阱5的表面向该P阱5内有选择的扩散高浓度的N型杂质形成的N+有源区（或者称为N+发射极）6；在所述有源区100的第一主面上有选择的形成的栅极氧化层（简称栅氧层）3，其中，所述栅极氧化层3位于P阱5的边缘部分的第一主面和所述有源区的未形成P阱的第一主面上；在栅极氧化层3的上表面上形成的多晶硅栅电极4；覆盖栅极氧化层3和多晶硅栅电极4露出表面的介质层7，其中，多晶硅栅电极4正下方的P阱5的部分称为沟道区。
在图1所示的实施例中，所述第二导电类型的半导体层10为自所述第二主面1S2向所述N-型半导体衬底1内注入P型杂质形成的P+层（或者称为P+集电极层），所述Trench11为自所述第二主面1S2向所述N-型半导体衬底1内选择性的刻蚀出的沟槽。其中，P+集电极层10和Trench11相互间隔的形成于所述有源区200的第二主面1S2侧，而在所述终端保护区200的第二主面1S2侧只有P+集电极层10。
图1中的IGBT还包括：在有源区100的第一主面1S1上覆盖所述介质层7形成的第一主电极（在本实施例中为发射极）8；在Trench11和第二导电类型的半导体层10上形成的第二主电极（在本实施例中为集电极）12，即第二主电极12包括填充Trench11的金属和覆盖所述第二主面1S2的金属层；覆盖于第一主电极8和场氧化层13上的用于保护芯片表面不受外界离子玷污的钝化层9。该第二主电极12与所述Trench11周边的第一导电类型半导体衬底1部分和第二导电类型的半导体层10电性接触，该第一主电极8与所述N+有源区6和所述P阱5电性接触。
以下具体介绍图1中的IGBT的工作原理。
在图1所示的结构中，如果在发射极8与集电极12之间施加规定的集电极电压VCE，而且在发射极8与栅电极4之间施加规定的栅电压VGE，则沟道区反型为N型区，在P阱5内形成电性的连接N-层1与N+有源区6的沟道，通过该沟道将电子从发射极8注入到N-型半导体衬底1内，利用该被注入的电子，使P+集电极层10与N-型半导体衬底1间形成正向偏置，从P+集电极层10注入空穴，N-型半导体衬底1的电阻大幅度地下降，IGBT的电流容量增大，即所述IGBT导通。由于Trench11填充金属，没有PN结势垒的存在，因此，只要有很小的集电极电压VCE就会使得IGBT导通，即可以降低IGBT导通之初的压降，它的工作原理是小电流时是DMOS效应，大电流时是IGBT特性。
如果在导通状态时，使发射极8与栅电极4之间施加的栅电压VGE为0V，或者使发射极8与栅电极4之间成为反向偏置，则该沟道区重新返回为P型区，由于来自发射极8的电子的注入停止的缘故，来自P+集电极层10的空穴的注入也停止了。其后，在N-型半导体衬底1中停留的电子和空穴分别向集电极12和发射极8退出，或在N-型半导体衬底1内相互复合而消失，即所述IGBT关断。
此外，由P阱5和N-型半导体衬底1构成二极管（即所述IGBT中的内置二极管），当对本IGBT施加极性相反的电压VEC时，该内置二极管流过正向电流（即导通），此正向电流来自P阱5注入的空穴和Trench11周边的N-型半导体衬底1部分注入的电子。当该内置二极管反向恢复时，来自P阱5的空穴的注入停止，而且来自Trench11周边的N-型半导体衬底1部分电子的注入也停止，其后，作为在N-型半导体衬底1内停留的电子和空穴分别从集电极12和发射极8退出，或者在N-型半导体衬底1内互相复合而消失，此时流过内置二极管的电流称为恢复电流，其与内置二极管导通状态时流过的电流方向相反。通过减少该恢复电流就可以改善该内置二极管的恢复特性。
在现有技术相比，本发明中的IGBT中，Trench11和P+集电极层10相互间隔的形成于所述有源区200的第二主面1S2侧，只有P+集电极层10形成于所述终端保护区200的第二主面1S2侧。这样，可以减少当内置二极管反向恢复时存储于该终端保护区200下方的所述半导体衬底1内的载流子数量，从而可以很好的优化内置二极管的反向恢复特性，同时可以降低IGBT导通之初的压降。
在图1所示的实施例中，所述绝缘栅性晶体管为DMOS结构的MOSFET，在其他实施例中，其还可以为沟槽型MOSFET或V字形的MOSFET。
以下介绍本发明中的IGBT的制造方法，该制造方法包括：制备具有第一主面1S1和第二主面1S2的第一导电类型的半导体衬底1，其中，所述半导体衬底1包括有源区100和设置于所述有源区外侧的终端保护区200；在所述半导体衬底1的终端保护区200的第一主面1S1侧形成保护终端；在所述半导体衬底1的有源区100的第一主面1S1侧形成绝缘栅型晶体管单元；在形成绝缘栅型晶体管单元的半导体衬底1的第一主面1S1上形成IGBT用第一主电极8；从所述半导体衬底1的第二主面1S2起减薄该绝缘栅型晶体管单元形成后的半导体衬底1，使其符合规定的厚度要求；自减薄后的半导体衬底1的第二主面1S2向所述半导体衬底1内形成Trench11和第二导电类型的半导体层10，其中，Trench11和第二导电类型的半导体层10相互间隔的形成于所述有源区100的第二主面1S2侧，仅有所述半导体层10形成于所述终端保护区200的第二主面1S2侧；在所述Trench11和半导体层10形成后的半导体衬底1的第二主面1S2上形成与所述Trench11周边的第一导电类型半导体衬底1部分和第二导电类型的半导体层10电性接触的IGBT用第二主电极12。
接下来，以所述第一导电类型为N型，所述第二导电类型为P型为例，结合图2-12详细介绍图1中的IGBT的制造方法。
步骤110，制备具有第一主面1S1和第二主面1S2的N-型半导体衬底1。
步骤120，如图2所示，在所述N-型半导体衬底1的终端保护区200的第一主面1S1侧形成保护终端。具体为，在所述N-型半导体衬底1的第一主面1S1通过光刻工艺选择性的注入P型杂质，通过扩散在终端保护区200中形成P型层2以得到场限环终端结构。
步骤130，如图3所示，在所述N-型半导体衬底1的第一主面1S1上生成场氧化层13，并刻蚀出有源区100的区域。具体为，在N-型半导体衬底1的第一主面1S1上生成场氧化层13，并通过光刻、刻蚀工艺选择性的刻蚀出有源区100的区域。
步骤140，如图4所示，在所述有源区100中的第一主面1S1上生成栅极氧层3，并在所述栅极氧层3上淀积多晶硅栅极4。具体为，通过热氧化的方式在有源区100的第一主面1S1上生成栅极氧层3，该栅极氧层3的厚底约为随后在所述栅极氧层3的上表面淀积一定厚度的多晶硅栅极4。
步骤150，如图5所示，选择性的刻蚀栅极氧层3和多晶硅栅极4以刻蚀出P型基区或P阱5的注入窗口，并自刻蚀出的该窗口向N-型半导体衬底1内进行P型扩散以形成P型基区或P阱5。具体为，沿纵剖面方向，通过光刻、刻蚀工艺选择性的刻蚀栅极氧层3和多晶硅栅极4以刻蚀出P阱5的注入窗口，通过自对准注入工艺注入P型杂质，并通过推阱在N-型半导体衬底1中形成P阱5。
步骤160如图6所示，选择性的自P阱5的表面向N-型半导体衬底1内形成N型的有源区6。具体为，通过光刻工艺在所述P阱5的表面选择性的制作出N+注入窗口，并通过注入和推阱形成N+有源区（或者N+发射极）6。
步骤170如图7所示，在有源区100的第一主面1S1上淀积形成有覆盖多晶硅栅极4的介质层7，并通过光刻、刻蚀工艺刻蚀出短接N+有源区6和P阱5的接触孔。
步骤180，如图8所示，在有源区100的第一主面1S1上形成覆盖介质层7的露出表面的第一主电极（在此为发射极）金属8，其中所述第一主电极金属8与所述P阱5和N+有源区6电性连接。具体为，通过溅射的方式形成所述发射极金属8，并通过光刻、刻蚀工艺选择性的刻蚀去部分金属，当然也可以通过其他方式形成发射极金属8，比如通过淀积金属的方式。
步骤190，如图9所示，在第一主电极金属8和场氧化层13上淀积钝化层9。具体为，通过化学气相淀积的方式，在第一主电极金属8和场氧化层13上淀积用于保护芯片表面不受外界离子玷污的钝化层9，并通过光刻、刻蚀工艺，刻蚀出用于引出栅电极4和发射极8的PAD（焊盘）区域（未示出）。
步骤210通过背面减薄工艺，将N-型半导体衬底1的厚底减薄。具体为，从N-型半导体衬底1的第二主面起研磨该半导体衬底1，使其符合规定的厚度要求。
步骤220，如图10所示，从减薄后的N-型半导体衬底1的第二主面起朝向半导体衬底1内进行P型杂质注入，并进行低温退火以形成P型的半导体层（或称P+集电极层）10。
步骤230，如图11所示，通过光刻、刻蚀工艺从有源区100的第二主面1S2起，穿过P+集电极层10向N-型半导体衬底1内选择型的刻蚀出一定深度和宽度的Trench11。
步骤240，在形成有所述Trench11和P+集电极层10的N-型半导体衬底1的第二主面1S2侧形成一定厚度的金属层(比如Al-Ti-Ni-Ag)12，此金属层12即为IGBT用第二主电极，此金属层12穿过所述Trench11与N-型的半导体衬底1电性接触。
这样就可以制造出图1中的IGBT。普通领域内的技术人员根据上述制造方法的精神，还可以对其进行各种各样的改变或替换。比如，在一个改变的实施例中，也可以先在Trench11和半导体层10上形成金属层12，然后再激活半导体层10。步骤140至步骤180为在N-型半导体衬底1的有源区的第一主面形成绝缘栅型晶体管的过程，因此，假如绝缘栅型晶体管为其他类型的MOSFET，那么相应的制造步骤也需要相应的改变。
在上述实施例中，以所述第一导电类型为N型，所述第二导电类型为P型为例进行介绍，在其他改变的实施例中，也可以使得第一导电类型为P型，所述第二导电类型为N型，此时采用P-型的半导体衬底1，所述绝缘栅型晶体管为P沟道的MOSFET单元，第二主电极12为发射极，第一主电极8为集电极，具体结构和原理与上文的中IGBT相似，这里不在赘述。
综上所述，本发明中的IGBT及其制造方法，在所述半导体衬底1的有源区100的第二主面侧相互间隔的形成有Trench11和第二导电类型的半导体层10，而在所述半导体衬底1的终端保护区200的第二主面侧仅形成有第二导电类型的半导体层10，这样，可以减少当内置二极管反向恢复时，存储于该终端保护区下方的半导体衬底内的载流子数量，从而可以很好的优化内置二极管的反向恢复特性，同时可以降低IGBT导通之初的压降。
需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种IGBT，其特征在于，其包括：
具有第一主面和第二主面的第一导电类型的半导体衬底，其中，所述半导体衬底包括有源区和设置于所述有源区外侧的终端保护区；
形成于所述有源区的第一主面侧的绝缘栅型晶体管单元，在其导通时其形成有第一导电类型的沟道；
在所述半导体衬底的第二主面侧形成的沟槽和第二导电类型的半导体层，其中，所述沟槽和所述半导体层相互间隔的形成于所述有源区的第二主面侧，仅有半导体层形成于所述终端保护区的第二主面侧。
2.根据权利要求1所述的IGBT，其特征在于，其还包括：在所述终端保护区的第一主面侧形成的保护终端；
在形成有绝缘栅型晶体管单元的第一导电类型的半导体衬底的第一主面上形成的IGBT用第一主电极；
在所述沟槽和所述半导体层上形成的IGBT用第二主电极，第二主电极穿过所述沟槽与所述半导体衬底电性接触。
3.根据权利要求2所述的IGBT，其特征，所述沟槽的深度大于所述半导体层的厚度。
4.根据权利要求2所述的IGBT，其特征，所述第一导电类型为Ｎ型，所述第二导电类型为Ｐ型，
所述绝缘栅型晶体管单元为N型沟道MOSFET单元，所述第一导电类型的半导体衬底为N-型的半导体衬底，所述半导体层为P+型集电极层，所述第一主电极为发射极，所述第二主电极为集电极，
其中，N-、P+中的“+”表示掺杂浓度高，“-”表示掺杂浓度低。
5.根据权利要求4所述的IGBT，其特征，所述N型沟道MOSFET单元包括：
自所述有源区中的第一主面向所述N-型半导体衬底内有选择的形成的P阱；
自所述P阱的表面向该P阱内有选择的形成的N+有源区；
在所述有源区的第一主面上有选择的形成的栅氧化层，其中，所述栅氧化层位于P阱的边缘部分的第一主面和所述有源区的未形成P阱的第一主面上；
在所述栅极氧化层的上表面上形成的多晶硅栅电极；
覆盖所述栅极氧化层和多晶硅栅电极露出表面的介质层，
其中，第一主电极形成于所述介质层的外侧并与所述N+有源区和所述P阱电性接触。
6.一种IGBT的制造方法，其特征在于，其包括：
制备具有第一主面和第二主面的第一导电类型的半导体衬底，所述半导体衬底包括有源区和设置于所述有源区外侧的终端保护区；
在所述半导体衬底的有源区的第一主面侧形成绝缘栅型晶体管单元；
从所述半导体衬底的第二主面起减薄该绝缘栅型晶体管单元形成后的半导体衬底；
自减薄后的半导体衬底的第二主面向所述半导体衬底内形成沟槽和第二导电类型的半导体层，其中所述沟槽和第二导电类型的半导体层相互间隔的形成于所述有源区的第二主面侧，仅有第二导电类型的半导体层形成于所述终端保护区的第二主面侧。
7.根据权利要求6所述的IGBT的制造方法，其特征在于，其还包括：
在所述终端保护区的第一主面侧形成保护终端；
在形成绝缘栅型晶体管单元的所述半导体衬底的第一主面上形成IGBT用第一主电极；
在所述沟槽和第二导电类型的半导体层形成后的半导体衬底的第二主面上形成穿过所述沟槽与所述半导体衬底电性接触的，同时，也与第二导电类型的半导体层接触的IGBT用第二主电极。
8.根据权利要求6或者7所述的IGBT的制造方法，其特征在于，
在形成沟槽和半导体层时，先形成所述半导体层，后形成所述沟槽。
9.根据权利要求6或者7所述的IGBT的制造方法，其特征在于，所述第一导电类型为Ｎ型，所述第二导电类型为Ｐ型，
所述绝缘栅型晶体管单元为N型沟道MOSFET单元，所述第一导电类型的半导体衬底为N-型的半导体衬底，所述半导体层为P+型集电极层，所述第一主电极为发射极，所述第二主电极为集电极，
其中，N-、P+中的“+”表示掺杂浓度高，“-”表示掺杂浓度低。
10.根据权利要求9所述的IGBT的制造方法，其特征在于，所述在所述半导体衬底的有源区的第一主面侧形成绝缘栅型晶体管单元包括：
在N-型半导体衬底的第一主面上生成场氧化层，并刻蚀出所述有源区的区域；
在所述有源区的第一主面上生成栅氧层，并在所述栅氧层上淀积多晶硅栅极；
选择性的刻蚀栅氧层和多晶硅栅极以刻蚀P阱的注入窗口，并沿刻蚀出的该P阱窗口向N-型半导体衬底内形成P阱；
选择性的自所述P阱表面向所述N-型半导体衬底内形成N+有源区；
在有源区的第一主面上淀积介质层，并刻蚀出短接N+有源区和所述P阱的接触孔，其中第一主电极形成于所述介质层的外侧并与所述N+有源区和所述P阱电性接触。
CN201310268284.8A 2013-06-28 2013-06-28 一种igbt及其制造方法 Pending CN104253152A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310268284.8A CN104253152A (zh) 2013-06-28 2013-06-28 一种igbt及其制造方法
PCT/CN2014/078203 WO2014206160A1 (zh) 2013-06-28 2014-05-23 绝缘栅双极晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310268284.8A CN104253152A (zh) 2013-06-28 2013-06-28 一种igbt及其制造方法

Publications (1)

Publication Number Publication Date
CN104253152A true CN104253152A (zh) 2014-12-31

Family

ID=52141000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310268284.8A Pending CN104253152A (zh) 2013-06-28 2013-06-28 一种igbt及其制造方法

Country Status (2)

Country Link
CN (1) CN104253152A (zh)
WO (1) WO2014206160A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660668A (zh) * 2019-09-03 2020-01-07 全球能源互联网研究院有限公司 一种绝缘栅双极晶体管及其制备方法
CN113224164A (zh) * 2021-04-21 2021-08-06 电子科技大学 一种超结mos器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649072B (zh) * 2018-02-09 2024-02-02 江苏捷捷微电子股份有限公司 一种低导通电阻的沟槽mosfet器件及其制造方法
CN108598151B (zh) * 2018-05-28 2024-02-02 江苏捷捷微电子股份有限公司 能提高耐压能力的半导体器件终端结构及其制造方法
CN113284940B (zh) * 2021-05-13 2023-03-14 乐山无线电股份有限公司 一种电力电子用半导体器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249654A (ja) * 2002-02-26 2003-09-05 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
CN101026161A (zh) * 2006-02-24 2007-08-29 株式会社电装 具有igbt和二极管的半导体器件
US20080135870A1 (en) * 2006-11-02 2008-06-12 Sanyo Electric Co., Ltd. Semiconductor Device and Method of Manufacturing the Same
CN102034707A (zh) * 2009-09-29 2011-04-27 比亚迪股份有限公司 一种igbt的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008047772A (ja) * 2006-08-18 2008-02-28 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
CN101887913B (zh) * 2010-06-04 2013-01-02 无锡新洁能功率半导体有限公司 一种具有改善型集电极结构的igbt
CN103035694B (zh) * 2012-12-04 2014-08-13 国网智能电网研究院 一种具有终端保护结构的igbt芯片及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249654A (ja) * 2002-02-26 2003-09-05 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
CN101026161A (zh) * 2006-02-24 2007-08-29 株式会社电装 具有igbt和二极管的半导体器件
US20080135870A1 (en) * 2006-11-02 2008-06-12 Sanyo Electric Co., Ltd. Semiconductor Device and Method of Manufacturing the Same
CN102034707A (zh) * 2009-09-29 2011-04-27 比亚迪股份有限公司 一种igbt的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660668A (zh) * 2019-09-03 2020-01-07 全球能源互联网研究院有限公司 一种绝缘栅双极晶体管及其制备方法
CN110660668B (zh) * 2019-09-03 2024-03-12 全球能源互联网研究院有限公司 一种绝缘栅双极晶体管及其制备方法
CN113224164A (zh) * 2021-04-21 2021-08-06 电子科技大学 一种超结mos器件
CN113224164B (zh) * 2021-04-21 2022-03-29 电子科技大学 一种超结mos器件

Also Published As

Publication number Publication date
WO2014206160A1 (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
CN101345243B (zh) 半导体器件
US10903202B2 (en) Semiconductor device
CN106098762B (zh) 一种rc-igbt器件及其制备方法
JP7127389B2 (ja) 炭化珪素半導体装置
CN104332495B (zh) 一种绝缘栅双极晶体管及其制造方法
CN106129110B (zh) 一种双通道rc-igbt器件及其制备方法
US9263560B2 (en) Power semiconductor device having reduced gate-collector capacitance
CN106067481B (zh) 一种双通道rc-igbt器件及其制备方法
CN104253152A (zh) 一种igbt及其制造方法
CN103872097B (zh) 功率半导体设备及其制造方法
CN107534053A (zh) 半导体装置及其制造方法
CN104795438B (zh) 一种能抑制负阻效应的sa‑ligbt
JP6658955B2 (ja) 半導体装置
JP2014112625A (ja) 電力半導体素子およびその製造方法
US9496332B1 (en) Semiconductor device
CN104253154A (zh) 一种具有内置二极管的igbt及其制造方法
CN111370479A (zh) 沟槽栅功率器件及其制造方法
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
JP6362925B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10644145B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9147757B2 (en) Power semiconductor device and method for manufacturing the same
KR102013226B1 (ko) 절연 게이트 바이폴라 트랜지스터
US9356116B2 (en) Power semiconductor device and method of fabricating the same
CN104347405B (zh) 一种绝缘栅双极晶体管的制造方法
CN109148606B (zh) 高压元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141231