TWI388011B - 半導體裝置及其形成方法 - Google Patents
半導體裝置及其形成方法 Download PDFInfo
- Publication number
- TWI388011B TWI388011B TW098101580A TW98101580A TWI388011B TW I388011 B TWI388011 B TW I388011B TW 098101580 A TW098101580 A TW 098101580A TW 98101580 A TW98101580 A TW 98101580A TW I388011 B TWI388011 B TW I388011B
- Authority
- TW
- Taiwan
- Prior art keywords
- vertical
- type
- drift region
- region
- insulated gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 title description 25
- 238000007667 floating Methods 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 17
- 230000000149 penetrating effect Effects 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 17
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 16
- 238000002347 injection Methods 0.000 description 13
- 239000007924 injection Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000035515 penetration Effects 0.000 description 7
- 210000002381 plasma Anatomy 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- 238000001465 metallisation Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 108010074506 Transfer Factor Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
- H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
- H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明係有關於一絕緣閘極雙極電晶體，更詳而言之，係有關於一垂直絕緣閘極雙極電晶體及其形成方法。
絕緣閘極雙極電晶體IGBT(Insulated Gate Bipolar Transistor，IGBT)之特色為利用一用於高阻抗電壓控制之MOS閘極、以及用以降低漂移導通電阻(透過“導電率調變”)之雙極導電。絕緣閘極雙極電晶體將功率MOSFET與雙極電晶體成功結合。絕緣閘極雙極電晶體之通常操作範圍為500V至8kV，其電流控制能力範圍從用於功率IC之幾百毫安培至用於高壓直流HVDC應用之5000A。其主要市場係在於電動機控制，電壓為從500V至1.2kV而電流為5A至500A。
按漂移區之結構及陽極結構，特別是崩潰時空乏區之延伸至漂移區之結構，可將絕緣閘極雙極電晶體IGBTs分成三種類型：(a)穿透型PT(Punch Through)；(b)非穿透型NPT(NON Punch-Through)；及(c)軟穿透型SPT(Soft Punch Through)，此亦可稱為場中止型絕緣閘極雙極電晶體(Field Stop IGBT，FS IGBT)或弱穿透型絕緣閘極雙極電晶體(Light Punch Through IGBT,LPT IGBT)。
穿透型絕緣閘極雙極電晶體之主要特徵為，於阻斷狀態之時或先於累增崩潰(avalance breakdown)發生之前，空乏區將填滿所有之漂移區。為了阻止空乏區接近p+型陽極區，將與漂移區為相同導電率型但具有較高摻雜之緩衝層置於漂移區與p+型陽極層間。對裝置額定為600V、1.2KV、及1.7KV而言，穿透型裝置(PT)為於高摻雜p+型基座上生成(grown)一磊晶漂移/緩衝層。漂移層為非常薄且對於導通狀態與截斷截止狀態拖尾(turn-off trail)具有潛在的優點，但是該裝置需要電子輻射(electron irradiation)或具有高能量植入物之控制良好的局部離子佈植(ion irradiation)，藉以增加其導通截止之切換速度並因而減少瞬變損耗。
“非穿透型”絕緣閘極雙極電晶體(NPT-IGBT)以一均質(homogeneous)基座材料作為漂移區(浮動區法(float zone))。對一n型通道裝置(實際上目前所有之絕緣閘極雙極電晶體IGBTs均為n型通道裝置)而言，漂移區為n型。漂移區為整體所有區中之最低摻雜區，且其確切之摻雜程度(doping level)與長度將決定所抵抗之額定崩潰電壓。於大部份的用以形成裝置之頂部之製程步驟(例如，擴散、植佈、閘極氧化等等)完成後，p+型陽極通常為薄、且相對而言為低摻雜層(仍相當程度地相較於漂移區為高摻雜)。空乏區於崩潰時不會填滿所有之漂移區。漂移區之保護裕度(protective margin)通常為20至40微米，介於崩潰時之空乏區末端與p+型陽極層之間。僅管增加了漂移長度，“非穿透型”絕緣閘極雙極電晶體(NPT IGBT)於短路情況之時顯示其所增加之強度，而於導通之時，離子分佈仍令人更為滿意，整體減少了切換損失。緣於，於“非穿透型”絕緣閘極雙極電晶體(NPT IGBTs)之雙極增益可藉由陽極層之注入效率(pnp電晶體之射極)而予以調整，而並非藉由如於穿透型絕緣閘極雙極電晶體(PT IGBT)情形中的基極傳輸因素(取決於載子壽命)來予以調整。因而，非穿透型絕緣閘極雙極電晶體中(NPT IGBT)之電荷分佈，於陽極端較為均勻且具有較低之峰值，而導致較少之截止損失。然而，如前所提及之，於降低導通狀態時之耗損上，穿透型絕緣閘極雙極電晶體結構具有潛力，因為減少了漂移長度。
軟穿透型絕緣閘極雙極電晶體(SPT IGBT)結合穿透型絕緣閘極雙極電晶體(PT IGBT)及非穿透型絕緣閘極雙極電晶體(NPT IGBT)二結構之優點，於幾年之前被提出，並被稱為軟穿透型(SPT)，場中止型(FS)，或弱穿透型(LPT)。
軟穿透型絕緣閘極雙極電晶體(SPT IGBT)具有穿透型漂移區(類似於穿透型絕緣閘極雙極電晶體中之)，但不同於穿透型絕緣閘極雙極電晶體(PT IGBT)，其特色為一輕摻雜之緩衝層、以及一輕摻雜且透明之陽極。其主要構想為藉由控制陽極接面之注入速率而調整於漂移區內之等離子(plasma)(例如，多餘電荷)，而並非藉由雙極電晶體之基極傳輸因素。當緩衝層相較而言為低摻雜時，緩衝層不再壓制電洞注入，而其角色僅為，藉由防止空乏區(高電場)抵至陽極接面，而阻止寄生穿透崩潰。緩衝層之摻雜應為低，但不至於影響電洞之注入，且緩衝層之摻雜亦應為高，而可阻止電場，因此，其角色為確保於漂移區發生累積崩潰之前，不會產生穿透崩潰。緩衝區亦可被設計成該兩個作用(例如，穿透或累積崩潰)幾乎相伴地發生。軟穿透之名稱來自於，在切換時(與PT結構比較)，為較軟性之特徵。低摻雜緩衝層之使用，提供了緩衝層中之空乏區的一“軟性”延伸，相對地，一突然中止可能產生雜訊、過衝(overshoots)及/或電磁干擾EMI問題。
第1a圖為一示意圖，用以顯示說明按習知技術的一穿透型絕緣閘極雙極電晶體。第1b圖為一示意圖，用以顯示說明按習知技術的一非穿透型絕緣閘極雙極電晶體。第1c圖為一示意圖，用以顯示說明按習知技術的一軟穿透型絕緣閘極雙極電晶體。如第1a至第1c圖所示之，分別為穿透型絕緣閘極雙極電晶體結構、非穿透型絕緣閘極雙極電晶體結構、以及軟穿透型絕緣閘極雙極電晶體結構，於圖中之該些尺寸大小為用於1.2KV等級。可得知，穿透型絕緣閘極雙極電晶體之基座(晶圓)為P+型摻雜，而n型緩衝層與n-型漂移層為磊晶生成。介於導通狀態損失與截止狀態損失間之權衡得失(trade-off)，通常可藉由整個n-型漂移區的電子輻射來予以調整。於非穿透型絕緣閘極雙極電晶體之基座(晶圓)為n-型漂移區，可經由於p+型陽極/n-型漂移層間之p-n接面的注入效率，而調整介於導通狀態損耗與截止狀態損耗間之權衡得失。p+型陽極相對地為低摻雜(即1×1017
cm-3
)且為薄(即1微米)，然而，非穿透型絕緣閘極雙極電晶體所具有之漂移區較穿透型絕緣閘極雙極電晶體所具有之漂移區為厚。於導通狀態損耗與截止狀態損耗裝置，n-型漂移區即為基座(晶圓)，而該n-型漂移區與於穿透型絕緣閘極雙極電晶體中之n-型漂移區之厚薄度約相同。藉由p+型陽極/n-型緩衝層間之p-n接面之注入效率，而可調整導通狀態損耗與截止狀態損耗。
表一用以顯示該3種裝置之相對定性表現，惟在多數定性比較中，軟穿透型絕緣閘極雙極電晶體具有較佳之性質。
注入效率之調整，可藉由利用於軟穿透型絕緣閘極雙極電晶體裝置中之低摻雜透明陽極，非常類似於在非穿透型絕緣閘極雙極電晶體(NPT IGBT)所使用之概念。然而，不同於非穿透型絕緣閘極雙極電晶體，軟穿透型絕緣閘極雙極電晶體所具有之漂移區較非穿透型絕緣閘極雙極電晶體所具有之為薄，因此，考慮“最接近理想值”耗損曲線，軟穿透型絕緣閘極雙極電晶體之電荷分布較為有利。可知，藉由降低於陽極側之電荷(為絕緣閘極雙極電晶體之長截止狀態拖尾的原因)而獲得相當程度之好處，且維持不受影響或甚而增加於漂移區之另一側的多餘電荷，俾使能減小導通狀態耗損。當在漂移區中維持一高載子壽命，陽極注入效率之控制可精確地完成此目的。電荷不再深入中間，其為均一載子壽命減少之情形，導致於導通狀態效能與切換耗損間難以權衡得失，但僅降低於陽極側之電荷，此其將導致沿著漂移區(參見第3圖)之一幾乎平滑之曲線。結果，於軟穿透型絕緣閘極雙極電晶體中，導通狀態損耗與切換損耗二者均可予以減小。相較於穿透型絕緣閘極雙極電晶體與非穿透型絕緣閘極雙極電晶體二者，軟穿透型絕緣閘極雙極電晶體之截止為相當程度地快速，而可減少10-30%的切換耗損。因其短漂移長度，軟穿透型絕緣閘極雙極電晶體亦可以同時減少10-20%的導通狀態損耗，相較於先進之非穿透型絕緣閘極雙極電晶體。
依據MOS通道的幾何配置所達到之功能，可將絕緣閘極雙極電晶體IGBTs分為兩類。於雙重擴散金氧半電晶體(DMOS)絕緣閘極雙極電晶體(IGBT)，通道為水平，而於溝槽(trench)絕緣閘極雙極電晶體(IGBT)，通道則為垂直。溝槽技術遠較雙重擴散金氧半電晶體(DMOS)具有優勢，例如，較高之電子注入於n-型漂移區頂部，較自然，一維方向電流流向，無寄生JFET作用，更高之通道密度等等。例如，如第1a至1c圖顯示於雙重擴散金氧半電晶體(DMOS)技術之非穿透型絕緣閘極雙極電晶體結構、穿透型絕緣閘極雙極電晶體結構、以及軟穿透型絕緣閘極雙極電晶體結構。所有之該些結構亦可使用溝槽閘極結構。如第二圖所示之，為以溝槽技術之一軟穿透型絕緣閘極雙極電晶體結構。溝槽不僅是改進通道密度(如此減小於通道之導通狀態壓降)，而溝槽之強PIN二極體效應(注入增強效應)，亦增加漂移區之陰極側的電荷，因此導致一較低之導通狀態而無須於截止速度上妥協。第3圖用以顯示於一非穿透型絕緣閘極雙極電晶體(基於透明陽極)、於一穿透型絕緣閘極雙極電晶體(基於均一壽命(載子)減少)、於雙重擴散金氧半電晶體軟穿透型絕緣閘極雙極電晶體(DMOS SPT IGBT)、以及於溝槽軟穿透型絕緣閘極雙極電晶體(Trench SPT IGBT)中的載子分佈。軟穿透型絕緣閘極雙極電晶體結構結合溝槽之使用，使一幾乎理想之等離子分佈，於陽極側具一相對低之峰值，而於陰極側之峰值稍微增加。另外，溝槽亦可幫助減少栓鎖(latch-up)作用及抑制寄生JFET效應。有利之載子曲線，軟穿透型絕緣閘極雙極電晶體結構載子之好處係SPT結構提供一明確較好之介於導通狀態與截止能量耗損間的權衡得失。第4圖為一示意圖，用以顯示說明於1.2KV下，介於溝槽穿透型絕緣閘極雙極電晶體(Trench PT IGBT)、溝槽非穿透型絕緣閘極雙極電晶體(Trench NPT IGBT)、溝槽軟穿透型絕緣閘極雙極電晶體(Trench SPT IGBT)、以及雙重擴散金氧半電晶體穿透型絕緣閘極雙極電晶體(DMOS PT IGBT)(DMOS)之間的權衡得失。類似之圖表可用以顯示其他額定電壓，例如，600V，1.7kV，3.3kV，4.5kV或6.5kV。
以上述習知之絕緣閘極雙極電晶體(IGBTs)技藝，可知，相較於非穿透型絕緣閘極雙極電晶體(NPT IGBT)與穿透型絕緣閘極雙極電晶體(PT IGBT)二者，軟穿透型絕緣閘極雙極電晶體(SPT IGBT)能提供相當程度之較好效能。然而，軟穿透型絕緣閘極雙極電晶體(SPT IGBT)使用極薄之晶圓(例如，100微米)，其於製程時處理十分困難。且，如是之晶圓製程所使用之晶圓特別處理及設備之更新，將導致相當可觀程度之成本增加。於此同時，低摻雜n-型緩衝層之形成及p+型陽極之形成，為非常難以控制之製程步驟，於裝置頂部之幾乎所有層數已形成之後，才可完成該些動作。因此，n-型緩衝層及p-型陽極以”冷”製程(‘cold’processes)來予以完成，而溫度為低於500℃。
另一方面，穿透型結構便於製作以及於製作上相對便宜，且無須處理薄晶圓。然而，使用電子輻射將導致較低之整體電子效能。另，電子輻射影響裝置之臨界電壓。必須以額外之退火(annealing)步驟來恢復臨界電壓，然，臨界電壓之變化，從晶圓到晶圓及從批次到批次，仍為相當程度之大，一般而言，整體之良率將受到影響。
第5圖為一示意圖，用以顯示說明按美國專利第7,301,220號之實施例的一水平絕緣閘極雙極電晶體。如圖中所示之，美國專利第7,301,220號之技術係藉由於一水平絕緣閘極雙極電晶體(第5圖)中之n型緩衝層，引入高摻雜n+型島狀區(islands)而來調整注入效率。此技術被構思用於積體電路之橫向結構。於陰極n+型、以及CMOS n+型源極與汲極層之製程時，可形成n+型島狀區。
本發明之主要目的便是在於提供一垂直絕緣閘極雙極電晶體，具有由在一p+型陽極層中之高摻雜n+型島區所形成的注入效率調整，及其製造方法。
不同於美國專利第7,301,220號，本發明在於針對垂直絕緣閘極雙極電晶體裝置，且形成n+型島區之製程起始，先於漂移區之形成、及先於頂部複數層(例如，n+型陰極)之形成。形成為於製程，於n+島狀於製程開始時形成，且在漂移區與最上層(即n+陰極)形成前。同時，本發明之較佳實施例為n+型離散層直接形成於p+型基座內。
本發明之另一目的在於提供一可行方式，用以調整介於導通狀態與截止耗損間的權衡得失效能，而不使用電子輻射及不使用成本高之薄晶圓技術。
為使熟悉該項技藝人士瞭解本發明之目的、特徵及功效，茲藉由下述具體實施例，並配合所附之圖式，對本發明詳加說明如後：
第6圖為一示意圖，用以顯示說明按本發明之一實施例的一垂直絕緣閘極雙極電晶體。按本發明之一實施例及第6圖，係提供以一絕緣閘極雙極電晶體(IGBT)結構的一垂直裝置1，其包含有一p+型基座2、一n型緩衝層4、離散n+型層3、n-型漂移層5、p型井6、n+型陰極/源極區7、p+型陰極短區8、一絕緣閘極9、陽極101、以及陰極102；其中，離散n+型層3被安置於複數區域，該些複數區域與p+型基座2及n型緩衝層4重疊；絕緣閘極9由一閘極氧化物、以及多晶矽層所組成，陽極101及陰極102為金屬化層；該離散n+型層3之幾何/佈局尺寸可調整於導通狀態時多餘電荷(等離子)程度，且從而調整n-型漂移層5之導電率調整程度，因而得出，導通狀態與裝置1之切換效能之相對關係。
較佳之離散n+型層3之摻雜程度為較p+型基座2之摻雜程度為高。
根據本發明，該離散n+型層3調整pnp雙極結構之有效注入效率，而該離散n+型層3包含複數個n+型島31。n+型島31之寬度及間距決定電洞之數量，該些電洞為自p+型基座2所注入，且因而可調整多餘電荷數量，在導通狀態操作於一所給之電流密度，該些多餘電荷形成於n-型漂移區5。較高之多餘電荷將導致較佳之導通狀態效能，然以較差之切換效能為代價所換得。本裝置1之不同系統應用，需要不同之介於導通狀態效能與切換效能之間的權衡得失取捨。一般而言，較高之操作頻率應用需要較快之切換效能，因而，於n-型漂移區5將減少多餘電荷。
習知技藝之垂直絕緣閘極雙極電晶體(IGBTs)，於漂移層內之多餘電子的調整，將可藉由調整p型陽極層之摻雜，或，可藉由調整n型緩衝層之摻雜，或，可藉由調整於n-型漂移層5中之載子壽命，來予以完成。本發明之垂直絕緣閘極雙極電晶體，於漂移層內之多餘電子的調整，為經由控制n+型島31之佈局幾何來予以完成，部份之n+型島31為形成於p+型基座2中，而部份之n+型島31為形成於n型緩衝層4中。第7圖為一示意圖，用以顯示說明，按本發明之一實施例的一裝置，於裝置為導通狀態時，電洞電流注入路徑的情形。如第7圖中所示之，電洞電流僅流經n+型島3之鄰近區域，而不會貫穿流經n+型島3。
第8圖為一示意圖，用以顯示說明複數個橫向浮置島的形狀、配置與位置。如第8圖中所示之，n+型島3為複數個橫向浮置島，若w為一n+型島31之寬度且s為兩相鄰之n+型島31間之間距(圖中所示之)，於一定電流密度下，則一較高之w/s比將導致較低之注入效率、於n-型漂移區較少之多餘電荷、以及較快之切換於導通狀態時在高電壓降損耗。相對的，於一定電流密度下，一較低之w/s將導致高注入效率、較多之多餘電荷於n-型漂移層5、及導通狀態操作時一較低之壓降(如第9圖中所示之)。此其之代價為較慢與較多之切換損耗。
本發明技術之優點為，無須使用薄晶圓技術，例如，此些應用於軟穿透型絕緣閘極雙極電晶體(SPT IGBT)或場中止型(FS)絕緣閘極雙極電晶體(IGBT)之技術，亦無須使用較不可靠之電子輻射技術。相反地，可藉由改變該些n+型島31之光罩佈局，而簡單地調整注入效率。相較於載子壽命減少之標準技術，例如，藉由電子輻射，按本發明之技術，可提供介於導通狀態效能與切換效能取捨之間的一較佳之權衡得失。第9圖為一示意圖，用以顯示說明，可藉由改變於一垂直絕緣閘極雙極電晶體中之垂直島的島寬與島間距的比值，能如何調整介於導通狀態效能與切換能量損耗間的權衡得失取捨。如第9圖中所示之，一利用本發明之技術的裝置，相較於一利用載子壽命減少技術的裝置而言，於相同導通狀態壓降，具有較低之狀態切換轉換能量損耗。本發明技術之另一優點為，注入效率並非由p-型陽極101之摻雜所決定，而是藉由n+型島31之佈局尺寸大小來予以決定，因p-型陽極101之摻雜從一晶圓到另一晶圓或從一批次半導體到另一批次半導體，可能有相當程度上的變化。該些n+型島31之尺寸大小可利用微影製程來予以準確地控制。按本發明，於p+型基座2摻雜或於n+型島31摻雜的小偏差，將不會對注入效率具有重大影響。
第10圖為一示意圖，用以顯示說明，按本發明之另一實施例的一裝置，於裝置為導通狀態時，電洞電流注入路徑的情形。按本發明之另一實施例並參考第10圖，係提供以一絕緣閘極雙極電晶體結構的一垂直裝置1，其包含有一p+型基座2、一可有可無之n型緩衝層4(非為必須的)、一連續之n+型層3a/n型層3b、n-型漂移層5、p型井6、n+型陰極/源極區7、p+型陰極短區8、一絕緣閘極9、陽極101、以及陰極102；其中，連續之n+型層3a/n型層3b被交錯安置於複數個區域，該些複數個區域與p+型基座2重疊，且可隨意地與n型緩衝層4重疊；絕緣閘極9由一閘極氧化物、以及多晶矽層所組成，陽極101及陰極102為金屬化層；該連續之連續之n+型層3a/n型層3b可調整於導通狀態時多餘電荷(等離子)之程度，且從而調整n-型漂移層5之導電率調整程度，因而得出，導通狀態與裝置1之切換效能之相對關係。離散之n+型層3a形成複數個n+型島31a，而離散之n型層3b將形成複數個n型島31b。
可選取使n+型島31a之摻雜程度高於p+基座2中之摻雜程度，而n型島31b之摻雜程度為相當於或較低於p+基座2中之摻雜程度。可選取於n+型層3a橫向擴散時，形成n型島31b。對n型層3b而言，無須額外之光罩，然，於進行n+型層3a光罩植入、於驅入(drive-in)時n+型層3a橫向擴散、以及於此結構中之其他層形成之後，再形成n型層3b。可選取相鄰之n+型層3a的橫向擴散，俾使能形成一連續之n+型層3a/n型層3b。
由於n+型層3a/n型層3b覆蓋了介於p+型基座2與n-型漂移層5之間的全部接面，將不再需要一緩衝層(非必要的)而避免了穿透情形，因此，連續之n+型層3a/n型層3b於裝置阻隔模式(blocking mode)時阻止空乏區接觸p+型基座2，因而，可避免過早發生崩潰穿透。
第11圖為一示意圖，用以顯示說明，按本發明之再一實施例的一裝置，於裝置為導通狀態時，電洞電流注入路徑的情形。按本發明之再一實施例並參考第11圖，係提供以一絕緣閘極雙極電晶體結構的一垂直裝置1，其包含有一p+型基座2、一n型緩衝層4、離散之n+型層3、一n-型漂移層5、p型井6、n+型陰極/源極區7、p+型陰極短區8、一絕緣閘極9、陽極101、以及陰極102；其中，離散n+型層3被安置於複數區域，該些複數區域與n型緩衝層4及n-型漂移層5重疊；絕緣閘極9由一閘極氧化物、以及多晶矽層所組成，陽極101及陰極102為金屬化層；該離散n+型層3之幾何/佈局尺寸可調整於導通狀態時多餘電荷(等離子)程度，且從而調整n-型漂移層5之導電率調整程度，因而得出，導通狀態與裝置1之切換效能之相對關係。該離散之n+型層3包含複數個n+型島31。
第12圖為一示意圖，用以顯示說明，按本發明之所有實施例，於一半導體晶圓，該離散之n+型層配置分佈情形之一例。如第12圖中所示之，該離散n+型層3於半導體晶圓上之配置分佈。在此，以此些線條之間距及寬度來顯示n+線條之分佈情形，並決定於該漂移區之最理想的等離子數量。其他幾何樣式亦適用於n+型島31，例如，方形、圓形等等。
第13a至第13d圖為示意圖，用以顯示說明，按本發明之實施例，本發明裝置1的製造方法。第13a圖為一示意圖，用以顯示說明，按本發明之所有實施例，裝置1的製造方法中之經由一於p+型基座2上之阻罩11，而進行n型雜質植入的情形。如第13a圖中所示之，以離子植入方式將未被阻罩11所阻擋之砷(As)或磷(Ph)植入p+型基座2中。以一阻罩(未圖示出)來設定於漂移區所得出之等離子之最理想數量。第13b圖為一示意圖，用以顯示說明，按本發明之所有實施例，裝置製造方法中之n型緩衝層的磊晶生成情形。第13b圖中所示之，該n型緩衝層之磊晶生成情形。第13c圖為一示意圖，用以顯示說明，按本發明之所有實施例，裝置製造方法中之n-型漂移層5的磊晶生成情形。如第13c圖中所示之，n-型漂移層5之磊晶生成。第13d圖為一示意圖，用以顯示說明，按本發明之所有實施例，裝置製造方法中之金屬化與頂部數層之形成的情形。如第13d圖中所示之，以絕緣閘極雙極電晶體所知技術，形成所有其他層。於磊晶生成與所有其他層形成時，n+型島31垂直地與橫向地擴散進入p+型基座2與n型緩衝層4中。
若兩相鄰之n+型層3橫向擴散接觸，按本發明之一實施例，則n型緩衝層4無須必定存在。
另，根據本發明之一實施例，裝置1之製造方法結合了，n型緩衝層4之磊晶生成之製程步驟、以阻罩方式將砷(As)或Ph植入n型緩衝層藉以形成離散之n+型層3的製程步驟、n-型漂移層5之磊晶生成的製程步驟、以及以絕緣閘極雙極電晶體所知技術來形成所有其他層的製程步驟。於磊晶生成與所有其他層形成時，n+型島31垂直地與橫向地擴散進入n型緩衝層4與n-型漂移層5中。
根據本發明，對於600V額定裝置而言，其幾何尺寸大小及主要層數導電率之範例如下：．p+基座2之電阻率為介於0.01-0.04Ω-cm，其晶圓厚度介於200-500μm；．n+島31之n+阻罩植佈：砷(As)，劑量：1-4x1015
cm-2
，10-50KeV；．w=4μm，s=0.5-4μm；．n型緩衝層4，電阻率=0.05-0.2Ω-cm，厚度：5-15μm；．n-型漂移層5，電阻率=75-90Ω-cm(對600V裝置而言)，厚度為50-60μm。
雖所示之裝置1係為使用溝槽幾何型式，然，本發明亦可應用於絕緣閘極為其他種類之幾何型式，例如平面(DMOS)或V型。其它種類之垂直絕緣閘極雙極電晶體(IGBTs)，例如雙閘極IGBTs，或具有額外p+型集極之絕緣閘極雙極電晶體IGBT，皆可應本發明之技術。
以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之專利範圍內。
1．．．絕緣閘極雙極電晶體(IGBT)結構的一垂直裝置
2．．．p+型基座
3．．．離散n+型層
4．．．n型緩衝層
5．．．n-型漂移層
6．．．P型井
7．．．n+型陰極/源極區
8．．．p+型陰極短區
9．．．絕緣閘極
11．．．阻罩
31．．．n+型島
31a．．．複數個n+型島
31b．．．複數個n型島
101．．．陽極
102．．．陰極
第1a圖為一示意圖，用以顯示說明按習知技術的一穿透型絕緣閘極雙極電晶體；
第1b圖為一示意圖，用以顯示說明按習知技術的一非穿透型絕緣閘極雙極電晶體；
第1c圖為一示意圖，用以顯示說明按習知技術的一軟穿透型絕緣閘極雙極電晶體
第2圖為一示意圖，用以顯示說明習知之按溝槽技術之軟穿透型絕緣閘極雙極電晶體結構
第3圖為一示意圖，用以顯示於一非穿透型絕緣閘極雙極電晶體(基於透明陽極)、於一穿透型絕緣閘極雙極電晶體(基於均一壽命(載子)減少)、於雙重擴散金氧半電晶體軟穿透型絕緣閘極雙極電晶體(DMOS SPT IGBT)、以及於溝槽軟穿透型絕緣閘極雙極電晶體(Trench SPT IGBT)中的載子分佈；
第4圖為一示意圖，用以顯示說明於1.2KV下，介於溝槽穿透型絕緣閘極雙極電晶體(Trench PT IGBT)、溝槽非穿透型絕緣閘極雙極電晶體(Trench NPT IGBT)、溝槽軟穿透型絕緣閘極雙極電晶體(Trench SPT IGBT)、以及雙重擴散金氧半電晶體穿透型絕緣閘極雙極電晶體(DMOS PT IGBT)(DMOS)之間的權衡得失；
第5圖為一示意圖，用以顯示說明按美國專利第7,301,220號之實施例的一水平絕緣閘極雙極電晶體；
第6圖為一示意圖，用以顯示說明按本發明之一實施例的一垂直絕緣閘極雙極電晶體；
第7圖為一示意圖，用以顯示說明，按本發明之一實施例的一裝置，於裝置為導通狀態時，電洞電流注入路徑的情形；
第8圖為一示意圖，用以顯示說明複數個橫向浮置島的形狀、配置與位置；
第9圖為一示意圖，用以顯示說明，可藉由改變於一垂直絕緣閘極雙極電晶體中之垂直島的島寬與島間距的比值，能如何調整介於導通狀態效能與切換能量損耗間的權衡得失取捨；
第10圖為一示意圖，用以顯示說明，按本發明之另一實施例的一裝置，於裝置為導通狀態時，電洞電流注入路徑的情形；
第11圖為一示意圖，用以顯示說明，按本發明之再一實施例的一裝置，於裝置為導通狀態時，電洞電流注入路徑的情形；
第12圖為一示意圖，用以顯示說明，按本發明之所有實施例，於一半導體晶圓，該離散之n+型層配置分佈情形之一例；以及
第13a圖為一示意圖，用以顯示說明，按本發明之所有實施例，裝置的製造方法中之經由一於p+型基座上之阻罩，而進行n型雜質植入的情形；
第13b圖為一示意圖，用以顯示說明，按本發明之所有實施例，裝置製造方法中之n型緩衝層的磊晶生成情形；
第13c圖為一示意圖，用以顯示說明，按本發明之所有實施例，裝置製造方法中之n-型漂移層的磊晶生成情形；以及
第13d圖為一示意圖，用以顯示說明，按本發明之所有實施例，裝置製造方法中之金屬化與頂部數層之形成的情形。
1．．．絕緣閘極雙極電晶體(IGBT)結構的一垂直裝置
2．．．p+型基座
3．．．離散n+型層
4．．．n型緩衝層
5．．．n-型漂移層
6．．．P型井
7．．．n+型陰極/源極區
8．．．p+型陰極短區
9．．．絕緣閘極
31．．．n+型島
101．．．陽極
102．．．陰極
Claims (12)
- 一種垂直雙極高電壓/功率半導體裝置，係包含：一低電壓端；一高電壓端；一為第一導電率型之垂直漂移區，該第一導電率型之垂直漂移區具有垂直之第一端與第二端；該垂直漂移區垂直之該第一端鄰接至為該第一導電率型之一垂直區，而該垂直區垂直地直接連接該低電壓端，或為一第二導電率型之一垂直區垂直地間接經由一垂直較遠區而連接至該低電壓端；一為該第二導電率型之垂直區，於該垂直漂移區之該垂直第二端，垂直地直接連接至該高電壓端；以及複數個浮置水平島區，於該垂直漂移區內之該些複數個浮置水平島區為位於或朝向該垂直漂移區之該垂直第二端，該些複數個浮置水平島區為該第一導電率型且相較於該垂直漂移區為較高之摻雜。
- 一種縱向雙極高電壓/功率半導體裝置，係包括：一低電壓端；一高電壓端；一為第一導電率型之垂直漂移區，該第一導電率型之垂直漂移區具有垂直之第一端與第二端；該垂直漂移區垂直之該第一端鄰接至為該第一導電率型之一垂直區，而該垂直區垂直地直接連接該低電壓端，或為一第二導電率型之一垂直區垂直地間接經由一垂直較遠區而連接至該低電壓端；一為第一導電率型之垂直緩衝區，位於該垂直漂移區之該垂直第二端；一為該第二導電率型之垂直區，於該垂直漂移區之另一側，垂直地連接至該高電壓端；致使該垂直緩衝區為介於該垂直漂移區之該垂直第二端以及為第二導電率型之該垂直區之間；以及 複數個浮置水平島區，該些複數個浮置水平島區至少部份為位於該垂直緩衝區或至少部份為位於垂直漂移區，並位於或朝向該垂直漂移區之該垂直第二端，該些複數個浮置水平島區為該第一導電率型且相較於該垂直漂移區為較高之摻雜。
- 如申請專利範圍第2項所述之該裝置，其中，至少有一浮置水平島區為全部在該垂直緩衝區內。
- 如申請專利範圍第2項所述之該裝置，其中，至少有一浮置水平島區為部份在該垂直緩衝區內以及部份在該垂直漂移區內。
- 如申請專利範圍第2項所述之該裝置，其中，該裝置為一600V額定裝置。
- 如申請專利範圍第5項所述之該裝置，其中，為該第二導電率型之該垂直區之厚度為介於200-500μm。
- 如申請專利範圍第6項所述之該裝置，其中，為該第二導電率型之該垂直區之電阻率範圍為0.01-0.04 Ω-cm。
- 如申請專利範圍第5項所述之該裝置，其中，使用砷進行該些複數個浮置水平島區之植入。
- 如申請專利範圍第5項所述之該裝置，其中，該垂直緩衝區為具有電阻率0.05-0.2 Ω-cm之n-型緩衝層。
- 如申請專利範圍第9項所述之該裝置，其中，該垂直緩衝區為厚度5-15μm之n-型緩衝層。
- 如申請專利範圍第5項所述之該裝置，其中，該垂直漂移區之電阻率範圍為75-90 Ω-cm。
- 如申請專利範圍第11項所述之該裝置，其中，該垂直漂移區之厚度範圍為5-15 μm。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US5347508P | 2008-05-15 | 2008-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200947564A TW200947564A (en) | 2009-11-16 |
| TWI388011B true TWI388011B (zh) | 2013-03-01 |
Family
ID=41315314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098101580A TWI388011B (zh) | 2008-05-15 | 2009-01-16 | 半導體裝置及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7994569B2 (zh) |
| TW (1) | TWI388011B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI402985B (zh) * | 2009-06-02 | 2013-07-21 | Anpec Electronics Corp | 絕緣閘雙極電晶體與二極體之整合結構及其製作方法 |
| US8525276B2 (en) | 2009-06-17 | 2013-09-03 | The Board of Trustees of the University of California | Hybrid plasma-semiconductor electronic and optical devices |
| US9105682B2 (en) * | 2011-02-28 | 2015-08-11 | Infineon Technologies Austria Ag | Semiconductor component with improved dynamic behavior |
| JP5776485B2 (ja) * | 2011-10-12 | 2015-09-09 | 三菱電機株式会社 | 半導体装置 |
| CN103489903A (zh) * | 2012-06-11 | 2014-01-01 | 北大方正集团有限公司 | 一种沟道型绝缘栅双极型晶体管及其制造方法 |
| US9070735B2 (en) * | 2013-07-02 | 2015-06-30 | Cambridge Microelectronics Ltd. | Lateral power semiconductor transistors |
| CN104299900A (zh) * | 2013-07-15 | 2015-01-21 | 无锡华润上华半导体有限公司 | 制造场截止型绝缘栅双极晶体管的方法 |
| CN103811336B (zh) * | 2014-02-21 | 2017-01-25 | 成都方舟微电子有限公司 | 低功率应用的igbt功率器件及其制造方法 |
| CN105405874A (zh) * | 2015-09-30 | 2016-03-16 | 深圳市可易亚半导体科技有限公司 | 分流器结构型横向沟槽电极绝缘栅双极型晶体管 |
| US10297684B2 (en) * | 2017-09-29 | 2019-05-21 | Nxp Usa, Inc. | Bidirectional power MOSFET structure with a cathode short structure |
| KR102288862B1 (ko) * | 2017-11-01 | 2021-08-11 | 수 조우 오리엔탈 세미컨덕터 콤퍼니 리미티드 | 전력 mosfet 소자 |
| US20240405107A1 (en) * | 2023-05-31 | 2024-12-05 | Pakal Technologies, Inc. | Insulated gate power device with epitaxially grown substrate layers |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5319222A (en) * | 1992-04-29 | 1994-06-07 | North Carolina State University | MOS gated thyristor having on-state current saturation capability |
| US6137122A (en) * | 1999-12-02 | 2000-10-24 | Analog And Power Electronics Corp. | Latch-up controllable insulated gate bipolar transistor |
| US7301220B2 (en) * | 2005-05-20 | 2007-11-27 | Cambridge Semiconductor Limited | Semiconductor device and method of forming a semiconductor device |
-
2008
- 2008-08-06 US US12/186,966 patent/US7994569B2/en not_active Expired - Fee Related
-
2009
- 2009-01-16 TW TW098101580A patent/TWI388011B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US20090283796A1 (en) | 2009-11-19 |
| TW200947564A (en) | 2009-11-16 |
| US7994569B2 (en) | 2011-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI388011B (zh) | 半導體裝置及其形成方法 | |
| JP6817443B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
| US20220376107A1 (en) | Mosfet in sic with self-aligned lateral mos channel | |
| US7719086B2 (en) | Lateral insulated gate bipolar transistor having a retrograde doping profile in base region and method of manufacture thereof | |
| US9685523B2 (en) | Diode structures with controlled injection efficiency for fast switching | |
| US6946705B2 (en) | Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device | |
| KR102246570B1 (ko) | 전력 반도체 장치 | |
| US11139292B2 (en) | Conductivity modulated drain extended MOSFET | |
| US7238987B2 (en) | Lateral semiconductor device and method for producing the same | |
| CN103378142A (zh) | 功率器件及其制造方法 | |
| US9543405B2 (en) | Method of manufacturing a reduced free-charge carrier lifetime semiconductor structure | |
| KR20000029577A (ko) | 선형전류-전압특성을가지는반도체부품 | |
| KR20120140411A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| TWI739252B (zh) | 溝槽式mosfet元件及其製造方法 | |
| KR20210009006A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2012191053A (ja) | 半導体装置およびその製造方法 | |
| CN113517332A (zh) | 基于圆柱型超结区的复杂超结半导体器件及其制备方法 | |
| CN107039512A (zh) | 抗闩锁晶体管 | |
| US8928045B2 (en) | Semiconductor device | |
| JP7721982B2 (ja) | 半導体装置 | |
| US7602025B2 (en) | High voltage semiconductor device and method of manufacture thereof | |
| KR20190124894A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20190115423A1 (en) | Insulated gate power devices with reduced carrier injection in termination area | |
| US20230163167A1 (en) | Semiconductor device including a trench gate structure | |
| KR101870824B1 (ko) | 전력 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |