[go: up one dir, main page]

CN106486572B - 发光二极管芯片 - Google Patents

发光二极管芯片 Download PDF

Info

Publication number
CN106486572B
CN106486572B CN201610790955.0A CN201610790955A CN106486572B CN 106486572 B CN106486572 B CN 106486572B CN 201610790955 A CN201610790955 A CN 201610790955A CN 106486572 B CN106486572 B CN 106486572B
Authority
CN
China
Prior art keywords
semiconductor layer
type doped
layer
doped semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610790955.0A
Other languages
English (en)
Other versions
CN106486572A (zh
Inventor
黄琮训
黄靖恩
郭佑祯
兰彦廷
康凯舜
吕飞龙
赖腾宪
黄逸儒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Genesis Photonics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesis Photonics Inc filed Critical Genesis Photonics Inc
Publication of CN106486572A publication Critical patent/CN106486572A/zh
Application granted granted Critical
Publication of CN106486572B publication Critical patent/CN106486572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates

Landscapes

  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管芯片，包括半导体元件层、凹陷部、第一电极、以及第二电极。半导体元件层包括第一型掺杂半导体层、量子井层以及第二型掺杂半导体层。凹陷部在发光二极管芯片上定义出第一区域以及第二区域。第一区域以及第二区域分别包含部分第一型掺杂半导体层、部分量子井层以及部分第二型掺杂半导体层。第一电极配置于第一区域内且至少位在部分第一型掺杂半导体层与至少部分第二型掺杂半导体层上。第二电极位于第二区域内并与第二型掺杂半导体层电性连接。另一种发光二极体晶片亦被提供。本发明提供的发光二极管芯片具有较高的发光效率。

Description

发光二极管芯片
技术领域
本发明涉及一种发光元件，尤其涉及一种发光二极管(Light Emitting Diode，LED)芯片。
背景技术
随着半导体科技的进步，现今的发光二极管已具备了高亮度与高演色性等特性，加上发光二极管具有省电、体积小、低电压驱动以及不含汞等优点，发光二极管已广泛地应用在显示器与照明等领域。
然而，对于现阶段发光二极管的发展来说，如何提升发光二极管的发光效率系为在发光二极管的领域中最受瞩目的议题之一。总的来说，发光二极管的发光效率与电流在发光二极管表面的分布均匀度有关。具体而言，当要操作已知的发光二极管时，会在两电极上提供驱动电压，以驱动电子与空穴在两电极之间流动，并在量子井层内进行复合以放出光子。由于外部输入的电流(或电子流)会沿着电阻最小的路径行进至量子井层，而电流(或电子流)的电阻与电极的位置有关。举例来说，电流(或电子流)会从最靠近量子井层的部分电极，并行进至最靠近对应电极的部分的量子井层。由于上述特性，造成发光二极管表面的电流难以达到均匀分布，进而造成发光区域不均匀的现象，进一步使发光二极管的整体发光效率不佳。因此，如何解决上述问题，实为目前研发人员研发的重点之一。
发明内容
本发明提供一种发光二极管芯片，其具有较高的发光效率。
本发明的发光二极管芯片包括半导体元件层、第一电极、第二电极以及基板。半导体元件层包括第一型掺杂半导体层、量子井层以及第二型掺杂半导体层，其中量子井层位于第一型掺杂半导体层与第二型掺杂半导体层之间。第一电极与第一型掺杂半导体层电性连接，其中第一电极包括焊部以及从焊部延伸的支部。第二电极与第二型掺杂半导体层电性连接。半导体元件层、第一电极以及第二电极配置于基板的同一侧。焊部与基板的接面或焊部与第一型掺杂半导体层之间形成非欧姆接触。
在本发明的一实施例中，上述的基板还包括半导体层与基材。半导体层的掺杂浓度落在1015/立方公分至5x1017/立方公分的范围内。半导体层位于第一型掺杂半导体层与基材之间，其中焊部配置于半导体层上，且焊部与半导体层的接面形成非欧姆接触。
本发明的一实施例中，上述的第一型掺杂半导体层还包括至少一开口，至少一开口暴露出部分半导体层，其中焊部配置于至少一开口内并配置于半导体层上。
本发明的一实施例中，上述的至少一开口为一个开口，开口位于第二电极往第一电极的方向上，且部分支部配置于开口内并配置于半导体层上，其中部分支部与半导体层的接面形成非欧姆接触。
本发明的一实施例中，上述的至少一开口为一开口，且开口位于第二电极往第一电极的方向上，而支部配置于第一型掺杂半导体层上。
本发明的一实施例中，上述的至少一开口为多个开口，这些开口的其中之一位于第二电极往第一电极的方向上，其他的这些开口则沿着支部的延伸方向排列，支部配置于沿着支部的延伸方向上排列的其他这些开口内并配置于半导体层上，其中支部与半导体层的接面形成非欧姆接触。
本发明的一实施例中，上述的半导体层的材料为氮化铝镓。
本发明的一实施例中，上述的第一型掺杂半导体层的掺杂浓度落在1017/立方公分至1019/立方公分范围内。
本发明的一实施例中，上述的基板包括基材，其中焊部以及部分支部配置于基材上，且焊部与基材的接面以及部分支部与基材的接面形成非欧姆接触。
本发明的一实施例中，上述的第一型掺杂半导体层还包括一开口，开口暴露出部分基材，开口位于第二电极往第一电极的方向上，其中焊部与部分支部配置于开口内。
本发明的一实施例中，上述的基材的材料包括绝缘材料。
本发明的一实施例中，上述的量子井层配置于第一型掺杂半导体层上，以暴露出部分第一型掺杂半导体层，且焊部与支部配置于量子井层所暴露出的部分第一型掺杂半导体层上。
本发明的一实施例中，上述的发光二极管芯片还包括至少一电流阻障层，至少一电流阻障层配置于焊部与第一型掺杂半导体层之间，其中焊部与至少一电流阻障层的接面形成非欧姆接触。
本发明的一实施例中，上述的至少一电流阻障层为一个电流阻障层。
本发明的一实施例中，上述的焊部包覆电流阻障层，且部分焊部与第一型掺杂半导体层接触。
本发明的一实施例中，上述的焊部使部分电流阻障层暴露。
本发明的一实施例中，上述的至少一电流阻障层为多个电流阻障层，这些电流阻障层的其中之一配置于焊部与第一型掺杂半导体层之间，其他的这些电流阻障层则沿着支部的延伸方向排列，支部配置于各电流阻障层上，其中支部与各电流阻障层的接面形成非欧姆接触。
本发明的一实施例中，上述的第一电极的材料包括金或铝，且电流阻障层的材料包括镍、铝、铂、金或其组合。
本发明的一实施例中，上述的发光二极管芯片还包括电流阻挡层与电流分散层。电流阻挡层配置于第二型掺杂半导体层上，电流阻挡层包括主体以及从主体延伸的延伸部。电流分散层配置于第二型掺杂半导体层上以覆盖电流阻挡层。
本发明的一实施例中，上述的半导体元件层、第一电极、电流阻挡层、电流分散层以及第二电极配置于基板的同一侧。
本发明的一实施例中，上述的第二电极经由电流分散层与第二型掺杂半导体层电性连接。
本发明的发光二极管芯片包括上述所提到的发光二极管芯片以及绝缘层。绝缘层覆盖部分第一型掺杂半导体层以及部分第二型掺杂半导体层，且绝缘层分别与第一电极之间与第二电极之间各具有一间距。
本发明的发光二极管芯片包括半导体元件层、第一电极以及第二电极。半导体元件层，包括第一型掺杂半导体层、第二型掺杂半导体层以及量子井层，量子井层位于第一型掺杂半导体层与第二型掺杂半导体层之间，其中半导体元件层中形成有一凹陷部，凹陷部分隔第二型掺杂半导体层、量子井层以及部分第一型掺杂半导体层并暴露出第一型掺杂半导体层，而在半导体元件层上定义出第一区域以及第二区域，其中第一区域及第二区域分别包含部分第二型掺杂半导体层、部分量子井层以及部分第一型掺杂半导体层，并以第一型掺杂半导体层相互连接。第一电极位于第一区域内，并与至少部分第一型掺杂半导体层及至少部分第二型掺杂半导体层电性连接。第二电极位于第二区域内，并与第二型掺杂半导体层电性连接。
在本发明的一实施例中，在第一区域内，第一电极的焊部的面积小于第二型掺杂半导体层的面积。
在本发明的一实施例中，上述的第一电极的支部覆盖第二型掺杂半导体层的部分上表面、第二型掺杂半导体层的侧面、量子井层的侧面以及部分第一型掺杂半导体层的部分上表面。
在本发明的一实施例中，上述的发光二极管芯片还包括电流阻挡层以及电流分散层。电流阻挡层配置于第二型掺杂半导体层上。电流阻挡层包括主体以及从主体延伸的延伸部。电流分散层配置于第二型掺杂半导体层上以覆盖电流阻挡层。
在本发明的一实施例中，上述的电流阻挡层与电流分散层还包含第一开口。第一开口暴露出部分第二型掺杂半导体层。
在本发明的一实施例中，在第一区域内，第一型掺杂半导体层、量子井层以及第二型掺杂半导体层在剖面上的形状为梯形。
在本发明的一实施例中，上述的发光二极管芯片还包括绝缘层。绝缘层覆盖部分第一型掺杂半导体层、量子井层以及第二型掺杂半导体层。
在本发明的一实施例中，上述的绝缘层分别具有第二开口、第三开口以及至少一第四开口。第二开口位于第二区域内且与第一开口连通。第三开口位于第一区域内且暴露出第一区域内的部分第二型掺杂半导体层，且至少一第四开口则沿着第一电极的支部的延伸方向排列。
在本发明的一实施例中，上述的第二电极设置于第二开口以及第一开口内。第一电极的焊部设置于第三开口内，且第一电极的支部覆盖于部分的绝缘层且延伸于至少一第四开口内。
在本发明的一实施例中，上述的绝缘层与第二电极之间具有间距。
基于上述，由于在本发明的实施例的发光二极管芯片中，第一电极的焊部与基板的接面或者是第一电极的焊部与第二型掺杂半导体层之间形成非欧姆接触。因此，当发光二极管芯片操作时，由于形成非欧姆接触的接面的电阻较大，外部驱动电源提供至发光二极管芯片的电流(或电子流)较不容易由形成非欧姆接触的接面通过。因而可以使电流(或电子流)朝向远离第一电极的焊部的支部流动，并且电流(或电子流)扩散后能在发光二极管芯片的表面分布均匀，使发光二级体芯片的整体的发光效率提升。另外，本发明的实施例藉由在形成绝缘层以使电极(第一电极与第二电极)与绝缘层之间具有间隙，可以进一步地降低在发光二极管芯片表面漏电的现象，以提升发光二极管芯片的发光效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A与图1B分别显示本发明的第一实施例的发光二极管芯片的上视示意图与剖面示意图；
图1C至图1F为根据本发明第一实施例的发光二级体芯片制作方法的流程示意图；
图2A与图2B分别显示本发明的第二实施例的发光二极管芯片的上视示意图与剖面示意图；
图3A与图3B分别显示本发明的第三实施例的发光二极管芯片的上视示意图与剖面示意图；
图4A与图4B分别显示本发明的第四实施例的发光二极管芯片的上视示意图与剖面示意图；
图4C至图4F为根据本发明第四实施例的发光二级体芯片制作方法的流程示意图；
图5A与图5B分别显示本发明的第五实施例的发光二极管芯片的上视示意图与剖面示意图；
图6A与图6B分别显示本发明的第六实施例的发光二极管芯片的上视示意图与剖面示意图；
图7A与图7B分别显示本发明的第七实施例的发光二极管芯片的上视示意图与剖面示意图；
图8A与图8B分别显示本发明的第八实施例的发光二极管芯片的上视示意图与剖面示意图；
图8C至图8E为根据本发明第八实施例的发光二级体芯片制作方法的流程示意图；
图9A与图9B分别显示本发明的第九实施例的发光二极管芯片的上视示意图与剖面示意图；
图9C至图9F为根据本发明第九实施例的发光二级体芯片制作方法的流程示意图；
图10A与图10B分别显示本发明的第十实施例的发光二极管芯片的上视示意图与剖面示意图。
附图标记：
100a、100b、100c、100d、100e、100f、100g、100h、100i、100j：发光二极管芯片；
110：半导体元件层；
112：第一型掺杂半导体层；
1122：开口；
114：量子井层；
116：第二型掺杂半导体层；
120：第一电极；
122：焊部；
124：支部；
130：第二电极；
132：焊部；
134：指部；
140：基板；
142：半导体层；
144：基材；
150：电流分散层；
160：电流阻挡层；
162：主体；
164：延伸部；
180：电流阻障层；
190：绝缘层；
G：间距；
C：凹陷部；
H1：第一开口；
H2：第二开口；
H3：第三开口；
H4：第四开口；
R1：第一区域；
R2：第二区域；
A-A、B-B、C-C、D-D、E-E、F-F、H-H、I-I、J-J、K-K：切线。
具体实施方式
【第一实施例】
图1A是依照本发明的第一实施例的发光二极管芯片的上视示意图，而图1B是沿着切线A-A的本发明的第一实施例的发光二极管芯片的剖面示意图。
请同时参照图1A与图1B，本实施例的发光二极管芯片100a包括一半导体元件层110、一第一电极120、一第二电极130以及一基板140。半导体元件层110包括一第一型掺杂半导体层112(例如是N型掺杂半导体层，N-GaN)、一量子井层114以及一第二型掺杂半导体层116(例如是P型掺杂半导体层，P-GaN)，其中量子井层114位于第一型掺杂半导体层112与第二型掺杂半导体层116之间。第一电极120与第一型掺杂半导体层112电性连接。第一电极120(例如是N型电极)与第一型掺杂半导体层112电性连接，其中第一电极120包括一焊部122以及一从焊部122延伸的支部124，焊部122与支部124例如是一体成型。第二电极130(例如是P型电极)与第二型掺杂半导体层116电性连接。半导体元件层110、第一电极120、第二电极130配置于基板140的同一侧。在本实施例中，焊部122与基板140的接面形成非欧姆接触(Non-Ohmic Contact)，举例而言，非欧姆接触例如是萧特基(Schottky)接触。
在本实施例中，发光二极管芯片100a还包括电流分散层150(Current SpreadingLayer)与电流阻挡层160(Current Blocking Layer)。电流阻挡层160配置于第二型掺杂半导体层116上，且电流阻挡层160包括一主体162以及一从主体162延伸的延伸部164。另一方面，电流分散层150配置于第二型掺杂半导体层116上以覆盖电流阻挡层160。此外，第二电极130还包括一焊部132以及从焊部132延伸的指部134，其中焊部132与指部134例如是一体成型。焊部132位于主体162上，而指部134位于延伸部164上，且指部134的部分区域未与延伸部164重叠。指部134的数量,例如是两个或两个以上。进一步来说，第二电极130经由电流分散层160与第二型掺杂半导体层116电性连接。因此，本实施例的发光二极管芯片100a可藉由电流分散层150以及电流阻挡层160控制发光二极管芯片100a中电流聚集区域的位置，使来自第二电极130的电流均匀地进入量子井层114，进而提升发光二极管芯片100a的发光效率。
值得一提的是，在本实施例中，支部124的数量例如是两个，且支部124延伸的方向为实质上平行于发光二极管芯片100a的边缘方向。在其他的实施例中，支部124的数量也可以是两个以上或两个以下，而延伸的方向也可以是相对于发光二极管芯片100a的边缘倾斜的方向，本发明不以此为限。
请再参照图1B，由图1B可看出，本实施例中的半导体元件层110、第一电极120、电流分散层150、电流阻挡层160配置于基板140的同一侧。
在本实施例中，第一电极120例如是与第一型掺杂半导体层112具有良好欧姆接触的金属材质，且第二电极130例如是与电流分散层150具有良好欧姆接触的金属材质。举例而言，第一电极120的材质包括铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、金(Au)或铝(Al)等导电材料或是包含上述的任意二材质交互堆叠组成，而第二电极150的材质包括铬(Cr)、钛(Ti)、镍(Ni)、铂(Pt)、金(Au)或铝(Al)等导电材料或是包含上述的任意二材质交互堆叠组成。另一方面，电流阻挡层160的材质例如是介电层，电流分散层150的材质例如是透明导电材料。举例而言，电流阻挡层160的材质包括氧化硅(SiOx)、氮化硅(SiNx)等介电材料，电流分散层150的材质包括铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)等透明导电材料，本发明并不以此为限。
在本实施例中，量子井层114例如由多个交替堆叠的井层(Well Layers)以及阻障层(Barrier Layer)所构成的多重量子井层(Multiple Quantum Well，MQW)，本发明并不以此为限。在其他实施例中，量子井层114也可以是单一量子井层(Single Quantum Well，SQW)。此外，本实施例的发光二极管芯片100a所发出的光线的波长范围由量子井层114的材料所决定，其中构成量子井层114的材料例如是氮化镓(GaN)、氮化铟镓(InGaN)或氮化铝铟镓(AlInGaN)等材料，本发明并不以此为限。
请再参照图1A。具体而言，本实施例的基板140还包括一半导体层142与一基材144，其中半导体层142的掺杂浓度落在1015/立方公分至5x1017/立方公分的范围内。进一步来说，当半导体层142的掺杂浓度落在1015/立方公分至5x1016/立方公分时，半导体层142是未刻意掺杂(Unintentionally doped)的半导体层；而当半导体层142的掺杂浓度落在1016/立方公分至5x1017/立方公分时，半导体层142则是相对较低掺杂浓度(Low-dopedconcentration)的半导体层142。另一方面，第一型掺杂半导体层112的掺杂浓度则是落在1017/立方公分至1019/立方公分范围内。换言之，第一型掺杂半导体层112相对于半导体层142的掺杂浓度为高(Highly-doped concentration)。此外，关于半导体层142的位置则是位于第一型掺杂半导体层112与基材144之间。
在本实施例中，半导体层142的材料例如是高能阶的半导体层(例如是氮化铝镓(AlGaN))；而基材144的材料为绝缘材料，其中绝缘材料例如是蓝宝石(Sapphire)。
具体而言，第一型掺杂半导体层112包括至少一开口1122。至少一开口1122为一开口1122，且开口1122位于第二电极130往第一电极120的方向上。开口1122暴露出部分半导体层142，其中第一电极122的焊部122与部分支部124配置于开口1122内并配置于半导体层142上。应注意的是，第一电极122的焊部122并未与部分第一型掺杂半导体层112接触。换言之，第一电极122的焊部122与第一型掺杂半导体层112之间具有间隙。以避免电子流(或电流)直接由第一电极122的焊部122经由第一型掺杂半导体层112流往量子井层114。
请再参照图1A，在本实施例中，由于第一电极122的焊垫122与部分支部124配置于低掺杂浓度或未刻意掺杂的半导体层142上，而第一电极122的另一部分的支部124则是配置在较高掺杂浓度的第一型掺杂半导体层122上。因此第一电极120的焊部122与半导体层142的接面以及部分支部124与半导体层142的接面形成非欧姆接触。应注意的是，鉴于形成非欧姆接触的接面其电阻较大，电流(或电子流)较不易从上述形成非欧姆接触的接面通过。因此上述具有非欧姆接触的接面具有一种限制电流方向(Current-Blocking)的功能。
接着，请再参照图1A与图1B。以电子流的观点为例，当外部电源提供驱动电压至发光二极管芯片100a时，电子流由第一电极120进入发光二极管芯片100a。由于第一电极120的焊部122与半导体层142的接面以及部分支部124与半导体层142的接面是非欧姆接触接面，大部分的电子流会经由第一电极120的焊部122流向距离焊部122较远的位置的支部124，以流入对应位置的第一型掺杂半导体层112。简言之，第一型掺杂半导体层112接收到电子流的区域至少包括支部124与第一型掺杂半导体层112相接触的区域，电子流再经由第一型掺杂半导体层112流入量子井层114。换言之，电子流经由上述的路径能在发光二极管芯片100a的表面分布均匀。另一方面，第二电极130所提供的空穴也从第二电极130流入量子井层114，使得发光二极管芯片100a的发光区域较为均匀，以使电子与空穴在量子井层114内复合(Recombination)而产生更多光子，同时也提升了整体的发光效率。
图1C至图1F是图1A与图1B所显示的发光二极管芯片制作方法的流程示意图。请先参照图1C，在本实施例中，图1A与图1B所显示的发光二极管芯片100a的制作方法包括成长半导体元件层110于基板140上，半导体元件层110具有第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116。具体而言，第一型掺杂半导体层112形成于基板140上，量子井层114形成于第一型掺杂半导体层112上，而第二型掺杂半导体层116形成于量子井层114上。上述成长半导体元件层110的方法例如是采用金属有机化学气相沉积法(MetalOrganic Chemical Vapor Deposition，MOCVD)。接着，通过蚀刻(Etching)使部分第一型掺杂半导体层112、部分量子井层114以及部分第二型掺杂半导体层116被移除，并使部分第一型掺杂半导体层112暴露而出。具体的蚀刻方式如下所述：先在第二型掺杂半导体层116上涂布光阻层(Photo Resist Layer)，然后采用曝光显影的方式对未被光阻层覆盖的区域进行蚀刻，其中蚀刻的方式可以是感应耦合式等离子体(Inductively-Coupled Plasma，ICP)。另外，在本实施例中，基板140上则包括半导体层142与基材144，其中半导体层142形成于基材144上。
接着，请参照图1C与图1D，具体而言，第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116例如是通过磊晶而形成。另外，通过蚀刻(Etching)，使部分第一型掺杂半导体层112被移除，并形成开口1122。开口1122使部分半导体层142暴露而出。
然后，请参照图1E，在本实施例中，发光二极管芯片100a的制作方法包括形成电流阻挡层160于第二型掺杂半导体层116上以及形成电流分散层150于第二型掺杂半导体层116上，并使电流分散层150覆盖电流阻挡层160，其中电流阻挡层160包括一主体162以及一从主体162延伸的延伸部164。形成电流阻挡层160与电流分散层150的方法例如是溅镀法(Sputtering)。其中在形成电流阻挡层160于第二型掺杂半导体层116后，还可包含一高温工艺，以增加电流阻挡层160的密度与抗蚀刻的特性。高温工艺温度可高于电流阻挡层160的成长沉积作业温度，较佳的高温制程温度为150度到600度之间。
接着，请参照图1F，在本实施例中，发光二极管芯片100a的制作方法包括形成第一电极120于开口1122内，且形成第二电极130于电流分散层150上且电性连接第二型掺杂半导体层116，其中第一电极120包括一焊部122以及一从焊部122延伸的支部124，且使第一电极120与第二电极130分别电性连接于第一型掺杂半导体层112以及电流分散层150。在本实施例中，焊部122与部分支部124配置于开口1122内，并配置于半导体层142上。在本实施例中，形成(沉积)第一电极120与第二电极130的方法可以是利用等离子体辅助化学气相沉积(Plasma-enhanced Chemical Vapor Deposition，PECVD)、电子束(Electron Beam，E-beam)、溅镀法(Sputtering)、真空蒸镀(Vacuum Evaporating)或电镀(Electroplating)的方式。至此，发光二极管芯片100a大体上已制作完成。
【第二实施例】
图2A是依照本发明第二实施例的发光二极管芯片的上视示意图，而图2B是沿着切线B-B的本发明第二实施例的发光二极管芯片的剖面示意图。在本实施例中，图2A与图2B所显示的发光二极管芯片100b类似于图1A与图1B所显示的发光二极管芯片100a，发光二极管芯片100a与发光二极管芯片100b中的相同标号的构件与相关叙述可参考第一实施例的发光二极管芯片100a，在此便不再赘述。在本实施例中，发光二极管芯片100b与发光二极管芯片100a的主要差异在于：支部124配置于第一型掺杂半导体层112上，第一电极120的焊部122则完全填满开口1122，且部分第一电极120的焊部122设置于第一型掺杂半导体层112上。而对于发光二极管芯片100b的制作方法，大致上类似于发光二极管100a的制作方法，其主要差异在于：通过改变上述图1F中工艺中的光罩的技术手段，而控制支部124形成于第一型掺杂半导体层112上，本发明并不以此为限。
【第三实施例】
图3A是依照本发明第三实施例的发光二极管芯片的上视示意图，而图3B是沿着切线C-C的本发明第三实施例的发光二极管芯片的剖面示意图。在本实施例中，图3A与图3B所显示的发光二极管芯片100c类似于图2A与图2B所显示的发光二极管芯片100a，发光二极管芯片100c与发光二极管芯片100a中的相同标号的构件与相关叙述可参考第一实施例的发光二极管芯片100a，在此便不再赘述。在本实施例中，发光二极管芯片100c与发光二极管芯片100b的主要差异在于：至少一开口1122为多个开口1122，且这些开口1122的其中之一位于第二电极130往第一电极120的方向上，其他的这些开口1122则沿着支部124的延伸方向排列。支部124配置于沿着支部124的延伸方向上排列的其他这些开口1122并配置于半导体层142上，其中支部124与半导体层142的接面形成非欧姆接触。而对于发光二极管芯片100c的制作方法，大致上类似于发光二极管100a的制作方法，其主要差异在于：通过改变上述图1E中工艺中的蚀刻的技术手段，而控制多个开口1122形成于第一型掺杂半导体层112上，开口1122形成的位置如上所述，本发明并不以此为限。
【第四实施例】
图4A是依照本发明第四实施例的发光二极管芯片的上视示意图，而图4B是沿着切线D-D的本发明第四实施例的发光二极管芯片的剖面示意图。在本实施例中，图4A与图4B所显示的发光二极管芯片100d类似于图1A与图1B所显示的发光二极管芯片100a，发光二极管芯片100d与发光二极管芯片100a中的相同标号的构件与相关叙述可参考第一实施例的发光二极管芯片100a，在此便不再赘述。在本实施例中，发光二极管芯片100d与发光二极管芯片100a的主要差异在于：量子井层114配置于第一型掺杂半导体层112上，以暴露出部分第一型掺杂半导体层112，且焊部122与支部124配置于量子井层114所暴露出的部分第一型掺杂半导体层112上。接着，在本实施例中，基板140则是包括基材144。此外，在本实施例中，发光二极管芯片100d还包括至少一电流阻障层180(在本实施例中例如是一个)，且电流阻障层180配置于焊部122与第一型掺杂半导体层112之间，其中焊部122与第一型掺杂半导体层112之间形成非欧姆接触。具体而言，焊部122与电流阻障层180的接面形成非欧姆接触。此外，在本实施例中，焊部122包覆电流阻障层180，而少部分的焊部122也与第一型掺杂半导体层112接触。
应注意的是，在本实施例中，虽然少部分焊部122与第一型掺杂半导体层112接触，但是其所对应接触的面积较小，大部分的电子流还是会由焊垫122流往距离焊部122较远位置的支部124，以流入对应位置的第一型掺杂半导体层112。
值得一提的是，在本实施例中，由于第一电极120的材料例如是包含铬(Cr)的单层或多层材料，以利第一电极120与第一型掺杂半导体层112之间形成欧姆接触，其中多层材料还可包含钛(Ti)、镍(Ni)、铂(Pt)、金(Au)或铝(Al)。而对应的电流阻障层180的材料例如是镍(Ni)、铝(Al)、铂(Pt)、金(Au)或其非欧姆接触材料的组合。因此，基于电流阻障层180的材料特性，电流阻障层180与第一型掺杂半导体层112之间形成非欧姆接触。
图4C至图4F是图4A与图4B所显示的发光二极管芯片制作方法的流程示意图。请先参照图4C，在本实施例中，图4A与图4B所显示的发光二极管芯片100d的制作方法包括成长半导体元件层110于基板140上，半导体元件层110具有第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116。具体而言，第一型掺杂半导体层112形成于基板140上，量子井层114形成于第一型掺杂半导体层112上，而第二型掺杂半导体层116形成于量子井层114上。举例来说，形成半导体元件层110的方法例如是采用金属有机化学气相沉积法(Metal Organic Chemical Vapor Deposition，MOCVD)。进一步来说，通过蚀刻(Etching)，使部分第一型掺杂半导体层112、部分量子井层114以及部分第二型掺杂半导体层116被移除，使部分第一型掺杂半导体层112暴露而出。具体的蚀刻方式如下所述：先在第二型掺杂半导体层116上涂布光阻层(Photo Resist Layer)，然后采用曝光显影的方式对未被光阻层覆盖的区域进行蚀刻，其中蚀刻的方式可以是感应耦合式等离子体(Inductively-Coupled Plasma，ICP)。另外，在本实施例中，基板140上则包括基材144，其中第一型掺杂半导体层112形成于基材144上。
接着，请参照图4C与图4D，具体而言，在本实施例中，发光二极管芯片100d的制作方法包括形成电流阻挡层160于第二型掺杂半导体层116上以及形成电流分散层150于第二型掺杂半导体层116上，并使电流分散层150覆盖电流阻挡层160，其中电流阻挡层160包括一主体162以及一从主体162延伸的延伸部164。
然后，请参照图4E，在本实施例中，发光二极管芯片100d的制作方法包括形成电流阻障层180于第一型掺杂半导体层112上。形成电流阻障层180的方法例如是溅镀法(Sputtering)。
接着，请参照图4F，在本实施例中，发光二极管芯片100d的制作方法包括形成第一电极120于第一型掺杂半导体层112上，其中第一电极120包括一焊部122以及一从焊部122延伸的支部124，而第二电极130包括一焊部132以及一从焊部132延伸的指部134，且使第一电极120与第二电极130分别电性连接于第一型掺杂半导体层112以及电流分散层150。在本实施例中，形成(沉积)第一电极120与第二电极130的方法可以是利用等离子体辅助化学气相沉积(Plasma-enhanced Chemical Vapor Deposition，PECVD)、电子束(Electron Beam，E-beam)、溅镀法(Sputtering)、真空蒸镀(Vacuum Evaporating)或电镀(Electroplating)的方式。至此，发光二极管芯片100d大体上已制作完成。
【第五实施例】
图5A是依照本发明第五实施例的发光二极管芯片的上视示意图，而图5B是沿着切线E-E的本发明第五实施例的发光二极管芯片的剖面示意图。在本实施例中，图5A与图5B所显示的发光二极管芯片100e类似于图4A与图4B所显示的发光二极管芯片100d，发光二极管芯片100e与发光二极管芯片100d中的相同标号的构件与相关叙述可参考第一实施例的发光二极管芯片100a与第四实施例的发光二极管芯片100d，在此便不再赘述。在本实施例中，发光二极管芯片100e与发光二极管芯片100d的主要差异在于：焊部122使部分电流阻障层180暴露。而对于发光二极管芯片100e的制作方法，大致上类似于发光二极管100d的制作方法，其主要差异在于：通过改变上述图4F中工艺中的光罩的技术手段，而控制焊部122使部分电流阻障层180暴露，本发明并不以此为限。
【第六实施例】
图6A是依照本发明第五实施例的发光二极管芯片的上视示意图，而图6B是沿着切线F-F的本发明第六实施例的发光二极管芯片的剖面示意图。在本实施例中，图6A与图6B所显示的发光二极管芯片100f类似于图4A与图4B所显示的发光二极管芯片100d，发光二极管芯片100f与发光二极管芯片100d中的相同标号的构件与相关叙述可参考第一实施例的发光二极管芯片100a与第四实施例的发光二极管芯片100d，在此便不再赘述。在本实施例中，发光二极管芯片100f与发光二极管芯片100d的主要差异在于：至少一电流阻障层180为多个电流阻障层180，这些电流阻障层180的其中之一配置于焊部122与第一型掺杂半导体层122之间，其他的电流阻障层180则沿着支部124的延伸方向排列，支部124配置于各电流阻障层180上，其中支部124与各电流阻障层180的接面形成非欧姆接触。而对于发光二极管芯片100f的制作方法，大致上类似于发光二极管100d的制作方法，其主要差异在于：通过改变上述图4E中工艺中的光罩的技术手段，而形成多个电流阻障层180于第一型掺杂半导体层112上，本发明并不以此为限。
【第七实施例】
图7A是依照本发明第七实施例的发光二极管芯片的上视示意图，而图7B是沿着切线H-H的本发明第七实施例的发光二极管芯片的剖面示意图。在本实施例中，图7A与图7B所显示的发光二极管芯片100g类似于图1A与图1B所显示的发光二极管芯片100a，发光二极管芯片100g与发光二极管芯片100a中的相同标号的构件与相关叙述可参考第一实施例的发光二极管芯片100a，在此便不再赘述。在本实施例中，发光二极管芯片100g与发光二极管芯片100a的主要差异在于：在本实施例中，基板140包括基材144，其中第一电极120的焊部124以及部分支部124配置于基材144上，且焊部122与基材144的接面以及部分支部124与基材144的接面非欧姆接触。此外，在本实施例中，第一型掺杂半导体层112包括开口1122，开口1122暴露出部分基材，开口1122位于第二电极130往第一电极120的方向上，其中焊部122与部分支部124配置于开口1122内。
【第八实施例】
图8A是依照本发明第八实施例的发光二极管芯片的上视示意图，而图8B是沿着切线I-I的本发明第八实施例的发光二极管芯片的剖面示意图。在本实施例中，图8A与图8B所显示的发光二极管芯片100h类似于图1A与图1B所显示的发光二极管芯片100a，发光二极管芯片100h与发光二极管芯片100a中的相同标号的构件与相关叙述可参考第一实施例的发光二极管芯片100a，在此便不再赘述。在本实施例中，发光二极管芯片100h与发光二极管芯片100a的主要差异在于：在本实施例中，基板140包括基材144，而不包括半导体层142。发光二极管芯片100g还包括凹陷部C。凹陷部C分隔第二型掺杂半导体层116、量子井层114以及部分第一型掺杂半导体层112，并在凹陷部C的底部暴露出第一型掺杂半导体层112，凹陷部C在发光二极管芯片100h上定义出第一区域R1以及第二区域R2。第一区域R1以及第二区域R2分别包含部分第一型掺杂半导体层112、部分量子井层114以及部分第二型掺杂半导体层116，各自底部并以第一型掺杂半导体层112相互连接。第一电极120配置于第一区域R1内，且位在至少部分第一型掺杂半导体层112与至少部分第二型掺杂半导体层116上，并与至少部分第一型掺杂半导体层112及至少部分第二型掺杂半导体层116电性连接。第二电极130位于第二区域R2内的第二型掺杂半导体层116上，并与第二型掺杂半导体层116电性连接。第一区域R1内的量子井层114不发出光束。第二区域R2内的量子井层114则用以发出光束。第一电极120位于第一区域R1内。第二电极130位于第二区域R2内。在第一区域R1内，第一电极120的焊部122位于第二型掺杂半导体层116上。第一电极120的支部124配置于部分第一型掺杂半导体层112上。非欧姆接触形成于第一区域R1内的焊部122与第二型掺杂半导体层116之间。
请再参照图8B，详细来说，在本实施例中，在第一区域R1内，第一电极120的焊部122的面积小于第二型掺杂半导体层116的面积。并且，第一电极120的支部124覆盖第二型掺杂半导体层116的部分上表面、第二型掺杂半导体层116的侧面、量子井层114的侧面以及部分第一型掺杂半导体层112的部分上表面。此外，在第一区域R1内，第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116在此剖面上的形状为梯形。另一方面，电流阻挡层160以及电流分散层150皆位于第二区域R2内。电流阻挡层160配置于第二型掺杂半导体层116上。电流分散层150配置于电流阻挡层160上以覆盖电流阻挡层160。第二电极130经由电流分散层150与第二型掺杂半导体层116电性连接。电流阻挡层160与电流分散层150还包含第一开口H1。第一开口H1暴露出部分第二型掺杂半导体层116。第二电极130设置于第一开口H1。更具体来说，第二电极130的焊部132设置于第一开口H1内，且第二电极130由第一开口H1向外延伸至电流分散层150上。
请参照图8A以及图8B，以电子流的观点为例，在第一区域R1内，若电子流要从第一电极120的焊部122流至第一型掺杂半导体层112有两种可能的路径。第一路径为第一电极120的焊部122、第二型掺杂半导体层116、量子井层114至第一型掺杂半导体层112。第二路径为第一电极120的焊部122、第一电极的支部124至第一型掺杂半导体层116。由于第一路径需通过较多的半导体层，因此大部分的电子流会沿着第二路径以流入对应位置的第一型掺杂半导体层112。焊部122与第二型掺杂半导体层116的接面所具有的电阻相较于支部124与第一型掺杂半导体层112的接面所具有的电阻为大，也就是说，非欧姆接触形成于第一区域R1内的焊部122与第二型掺杂半导体层116之间。简言之，第一型掺杂半导体层112接收到电子流的区域至少包括支部124与第一型掺杂半导体层112相接触的区域，电子流再经由第一型掺杂半导体层112流入第二区域R2内的量子井层114。如此一来，电子流经由上述的路径能在发光二极管芯片100h的表面分布均匀。另一方面，第二电极130所提供的空穴也从第二电极130流入第二区域R2内的量子井层114，使得发光二极管芯片100h的发光区域较为均匀，以使电子与空穴在第二区域R2内的量子井层114内复合(Recombination)而产生更多光子，同时也提升了整体的发光效率。
图8C至图8E是图8A与图8B所显示的发光二极管芯片制作方法的流程示意图。请先参照图8C，在本实施例中，图8A与图8B所显示的发光二极管芯片100h的制作方法包括成长半导体元件层110于基板140上，半导体元件层110具有第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116。具体而言，第一型掺杂半导体层112形成于基板140上，量子井层114形成于第一型掺杂半导体层112上，而第二型掺杂半导体层116形成于量子井层114上。上述成长半导体元件层110的方法例如是采用金属有机化学气相沉积法(MetalOrganic Chemical Vapor Deposition，MOCVD)。接着，通过蚀刻(Etching)使部分第一型掺杂半导体层112、部分量子井层114以及部分第二型掺杂半导体层116被移除，并使部分第一型掺杂半导体层112暴露而出，并且蚀刻出凹陷部C以定义出第一区域R1以及第二区域R2。在第二区域R2内，第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116形成主要发光区域。在第一区域R1内，第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116在此剖面上的形状例如是梯形。具体的蚀刻方式如下所述：先在第二型掺杂半导体层116上涂布光阻层(Photo Resist Layer)，然后采用曝光显影的方式对未被光阻层覆盖的区域进行蚀刻，其中蚀刻的方式可以是感应耦合式等离子体(Inductively-CoupledPlasma，ICP)。
接着，请参照图8D，在第二区域R2内，形成电流阻挡层160于第二型掺杂半导体层116上。接着，形成电流分散层150于第二型掺杂半导体层116上，并使电流分散层150覆盖电流阻挡层160。形成电流阻挡层160与电流分散层150的方法例如是溅镀法(Sputtering)。然后，在第二区域R2内，形成第一开口H1。第一开口H1贯穿电流阻挡层160以及电流分散层150。形成第一开口H1的方式例如是蚀刻的方式。
最后，请参照图8E，形成第一电极120于第一区域R1内。具体而言，第一电极120的焊部122形成于第一区域R1内的第二型掺杂半导体层116上，且第一电极120的支部124形成于第一区域内R1的第二型掺杂半导体层116的部分上表面、第二型掺杂半导体层116的侧面、量子井层114的侧面，并且第一电极120的支部124延伸至部分第一型掺杂半导体层112的部分上表面。在本实施例中，形成(沉积)第一电极120与第二电极130的方法可以是利用等离子体辅助化学气相沉积(Plasma-enhanced Chemical Vapor Deposition，PECVD)、电子束(Electron Beam，E-beam)、溅镀法(Sputtering)、真空蒸镀(Vacuum Evaporating)或电镀(Electroplating)的方式。至此，发光二极管芯片100h大体上已制作完成。
【第九实施例】
图9A是依照本发明第九实施例的发光二极管芯片的上视示意图，而图9B是沿着切线J-J的本发明第九实施例的发光二极管芯片的剖面示意图。图9A与图9B所显示的发光二极管芯片100i类似于图8A与图8B所显示的发光二极管芯片100h，发光二极管芯片100h与发光二极管芯片100a中的相同标号的构件与相关叙述可参考第八实施例的发光二极管芯片100h，在此便不再赘述。在本实施例中，发光二极管芯片100i与发光二极管芯片100h的主要差异在于：发光二极管芯片100还包括绝缘层190。绝缘层190覆盖部分第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116。绝缘层190具有第二开口H2、第三开口H3以及至少一第四开口H4。第二开口H2位于第二区域内R2且与第一开口H1连通。第三开口H3位于第一区域R1内且暴露出第一区域R1内的部分第二型掺杂半导体层116，且至少一第四开口H4则沿着第一电极120的支部124的延伸方向排列。在本实施例中，至少一第四开口H4例如是多个第四开口H4，在其他的实施例中，至少一第四开口H4也可以是一个第四开口H4，本发明并不以此为限。接着，第二电极130设置于第二开口H2以及第一开口H1内。第一电极120的焊部122设置于第三开口H3内，且第一电极120的支部124覆盖于部分的绝缘层190且延伸于至少一第四开口H4内。
在本实施例中，在第二区域R2内，第二电极130与绝缘层190之间具有间隙G。在其他的实施例中，第二电极130也可以布满第二开口H2，并覆盖部分的绝缘层190，本发明并不以此为限。
图9C至图9E是图9A与图9B所显示的发光二极管芯片制作方法的流程示意图。请先参照图9C，在本实施例中，图9A与图9B所显示的发光二极管芯片100i的制作方法包括成长半导体元件层110于基板140上，半导体元件层110具有第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116。具体而言，第一型掺杂半导体层112形成于基板140上，量子井层114形成于第一型掺杂半导体层112上，而第二型掺杂半导体层116形成于量子井层114上。上述成长半导体元件层110的方法例如是采用金属有机化学气相沉积法(MetalOrganic Chemical Vapor Deposition，MOCVD)。接着，通过蚀刻(Etching)使部分第一型掺杂半导体层112、部分量子井层114以及部分第二型掺杂半导体层116被移除，并使部分第一型掺杂半导体层112暴露而出，并且蚀刻出凹陷部C以定义出第一区域R1以及第二区域R2。在第二区域R2内，第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116在此剖面上的形状例如是矩形，在另一实施例中可以是梯形。在第一区域R1内，第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116在此剖面上的形状例如是梯形。具体的蚀刻方式如下所述：先在第二型掺杂半导体层116上涂布光阻层(Photo Resist Layer)，然后采用曝光显影的方式对未被光阻层覆盖的区域进行蚀刻，其中蚀刻的方式可以是感应耦合式等离子体(Inductively-Coupled Plasma，ICP)。
接着，请参照图9D，在第二区域R2内，形成电流阻挡层160于第二型掺杂半导体层116上。接着，形成电流分散层150于第二型掺杂半导体层116上，并使电流分散层150覆盖电流阻挡层160。形成电流阻挡层160与电流分散层150的方法例如是溅镀法(Sputtering)。然后，在第二区域R2内，形成第一开口H1。第一开口H1贯穿电流阻挡层160以及电流分散层150。形成第一开口H1的方式例如是蚀刻的方式。
接着，请参照图9E，形成绝缘层190覆盖部分第一型掺杂半导体层112、量子井层114以及第二型掺杂半导体层116。绝缘层190分别具有第二开口H2、第三开口H3以及至少一第四开口H4。第二开口H2位于第二区域R2内且与第一开口H1连通。第三开口H3位于第一区域R1内且暴露出第一区域R1内的部分第二型掺杂半导体层116，且至少一第四开口H4则沿着第一电极120的支部124的延伸方向排列。
最后，请参照图9F，形成第一电极120于第一区域R1内，且形成第二电极130于第二区域R2内。具体而言，第一电极120的焊部122形成于第一区域R1内的第二型掺杂半导体层116上，且焊部122设置于第三开口H3内。第二电极130设置于第二开口H2以及第一开口H1内。在本实施例中，形成(沉积)第一电极120与第二电极130的方法可以是利用等离子体辅助化学气相沉积(Plasma-enhanced Chemical Vapor Deposition，PECVD)、电子束(Electron Beam，E-beam)、溅镀法(Sputtering)、真空蒸镀(Vacuum Evaporating)或电镀(Electroplating)的方式。至此，发光二极管芯片100i大体上已制作完成。
【第十实施例】
图10A是依照本发明第十实施例的发光二极管芯片的上视示意图，而图10B是沿着切线K-K的本发明第八实施例的发光二极管芯片的剖面示意图。在本实施例中，图10A与图10B所显示的发光二极管芯片100h包括一半导体元件层110、一第一电极120、一第二电极130、一基板140以及一绝缘层190。半导体元件层110包括一第一型掺杂半导体层112、一量子井层114以及一第二型掺杂半导体层116，其中量子井层114位于第一型掺杂半导体层112与第二型掺杂半导体层116之间。第一电极120与第一型掺杂半导体层112电性连接，其中第一电极120包括一焊部122以及一从焊部延伸的支部124(未在图8A与图8B显示)。第一电极120与第一型掺杂半导体层112电性连接。第二电极130与第二型掺杂半导体层116电性连接。半导体元件层110、第一电极120、第二电极130配置于基板140的同一侧。应注意的是，本实施例中的图8A与图8B仅为示例性地显示，其可以是前述第一实施例至第七实施例的发光二极管芯片。其中，绝缘层190覆盖部分第一型掺杂半导体层112以及部分第二型掺杂半导体层116，且绝缘层190分别与第一电极120之间与第二电极130之间各有一间距G。应注意的是，在本实施例中，第一电极120与绝缘层190之间的间距的值不一定是相同的，间距G也可以彼此不同，本发明并不以此为限。
在本实施例中，绝缘层190的材质包括氧化硅(SiOx)、氮化硅(SiNx)等介电材料。在一些实施例中，绝缘层480的材质也可以是其他类型的介电材料，本发明不以此为限。
承上述，在本实施例中，由于第一电极120与第二电极130与绝缘层190之间分别具有一间隙G。换言之，也就是电极与绝缘层之间不相连接。因此当外部电源提供驱动电压至发光二极管芯片100h时，可以进一步地避免发光二极管芯片100h的表面电流流经绝缘层190造成表面漏电的现象。因此，本实施例的发光二极管芯片100h可以提升电子与空穴在量子井层114内复合的机率，进一步的提升发光二极管芯片100h的发光效率。
综上所述，由于在本发明的实施例的发光二极管芯片中，第一电极的焊部与基板的接面或者是第一电极的焊部与第二型掺杂半导体层之间形成非欧姆接触。因此，当发光二极管芯片操作时，由于形成非欧姆接触的接面电阻较大，外部驱动电源提供至发光二极管芯片的电流(或电子流)较不容易由形成非欧姆接触的接面通过。因而可以使电流(或电子流)朝向远离第一电极的焊垫的支部流动，并且电流(或电子流)在扩散后能在发光二极管芯片的表面分布均匀，使整体发光二级体芯片的发光效率提升。另外，本发明的实施例藉由在形成绝缘层以使电极(第一电极与第二电极)与绝缘层之间具有间隙，可以进一步地降低在发光二极管芯片表面漏电的现象，以提升发光二极管芯片的发光效率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，均在本发明范围内。

Claims (7)

1.一种发光二极管芯片，其特征在于，包括：
一基板；
一半导体元件层，包括一第一型掺杂半导体层、一第二型掺杂半导体层以及一量子井层，所述第一型掺杂半导体层设置在所述基板上，所述第二型掺杂半导体层设置在所述第一型掺杂半导体层上，所述量子井层位于所述第一型掺杂半导体层与所述第二型掺杂半导体层之间，其中所述半导体元件层包括一第一区域以及一第二区域，所述第一区域包括暴露的部分所述第一型掺杂半导体层，且在部分所述第一型掺杂半导体层中形成有一开口，所述开口暴露部分所述基板，所述第二区域包括相互堆叠的部分所述第一型掺杂半导体层、部分所述量子井层及暴露的部分所述第二型掺杂半导体层，所述第一区域及所述第二区域中的部分所述第一型掺杂半导体层相互连接；
一第一电极，位于所述第一区域内，所述第一电极包括一焊部及一从所述焊部延伸的支部，所述焊部位于所述开口中并与所述基板直接接触，所述支部配置于部分所述第一型掺杂半导体层上并与其连接和电性连接；以及
一第二电极，位于所述第二区域内，并与部分所述第二型掺杂半导体层电性连接。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一电极的所述支部覆盖部分所述第一型掺杂半导体层位于所述开口中的部分侧表面。
3.根据权利要求1所述的发光二极管芯片，其特征在于，还包括：
一电流分散层，配置于部分所述第二型掺杂半导体层与所述第二电极之间，并电性连接所述第二型掺杂半导体层与所述第二电极。
4.根据权利要求3所述的发光二极管芯片，其特征在于，还包括：
一电流阻挡层，配置于部分所述第二型掺杂半导体层上，所述电流阻挡层包括一主体以及一从所述主体延伸的延伸部，所述电流分散层覆盖所述电流阻挡层并与部分所述第二型掺杂半导体层连接。
5.根据权利要求4所述的发光二极管芯片，其特征在于，还包括：
一第一开口，贯穿所述电流阻挡层与所述电流分散层，所述第二电极通过所述第一开口直接连接部分所述第二型掺杂半导体层。
6.根据权利要求1所述的发光二极管芯片，其特征在于，还包括一绝缘层，覆盖所述半导体元件层，并暴露所述第一电极与所述第二电极。
7.根据权利要求6所述的发光二极管芯片，其特征在于，所述绝缘层与所述第一电极及所述第二电极之间分别具有一间隙，而未直接接触所述第一电极及所述第二电极。
CN201610790955.0A 2015-09-02 2016-08-31 发光二极管芯片 Active CN106486572B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562213592P 2015-09-02 2015-09-02
US62/213592 2015-09-02

Publications (2)

Publication Number Publication Date
CN106486572A CN106486572A (zh) 2017-03-08
CN106486572B true CN106486572B (zh) 2020-04-28

Family

ID=58095966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610790955.0A Active CN106486572B (zh) 2015-09-02 2016-08-31 发光二极管芯片

Country Status (3)

Country Link
US (2) US10326047B2 (zh)
CN (1) CN106486572B (zh)
TW (1) TW201711224A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731747B (zh) 2020-07-15 2021-06-21 利佳精密科技股份有限公司 發光二極體磊晶成長基體製法及製品

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102354871B1 (ko) 2016-12-21 2022-01-21 니치아 카가쿠 고교 가부시키가이샤 발광 장치의 제조 방법
TWD191816S (zh) 2017-12-12 2018-07-21 新世紀光電股份有限公司 發光二極體晶片
US11342488B2 (en) 2018-08-03 2022-05-24 Genesis Photonics Inc. Light emitting diode chip and light emitting diode device
TWI721340B (zh) * 2018-12-04 2021-03-11 榮創能源科技股份有限公司 發光二極體及其製作方法
CN112582512B (zh) * 2019-09-30 2022-02-15 成都辰显光电有限公司 微发光二极管芯片及显示面板
US11990559B2 (en) * 2019-11-12 2024-05-21 Korea Advanced Institute Of Science And Technology Method of manufacturing micro-light emitting diode-based display and micro-light emitting diode-based display
CN111525009B (zh) * 2020-04-27 2022-02-22 开发晶照明（厦门）有限公司 半导体发光器件
CN113707779A (zh) * 2021-08-30 2021-11-26 安徽三安光电有限公司 发光二极管及发光装置
CN113871519B (zh) * 2021-09-30 2024-03-08 安徽三安光电有限公司 一种发光二极管及其制作方法
WO2024007108A1 (zh) * 2022-07-04 2024-01-11 厦门三安光电有限公司 发光二极管及发光装置
CN115799418B (zh) * 2022-11-04 2025-09-19 厦门三安光电有限公司 发光二极管及发光装置
CN115799419A (zh) * 2022-12-02 2023-03-14 厦门三安光电有限公司 一种发光二极管及发光装置
CN116111021A (zh) * 2022-12-30 2023-05-12 厦门三安光电有限公司 发光二极管及发光装置
CN116978999B (zh) * 2023-09-22 2024-01-02 南昌凯捷半导体科技有限公司 一种电流限域Micro-LED芯片及其制作方法
CN118983379A (zh) * 2024-08-29 2024-11-19 厦门三安光电有限公司 一种发光二极管及发光装置
CN118983380A (zh) * 2024-08-29 2024-11-19 厦门三安光电有限公司 一种发光二极管及其制造方法及发光装置
CN119789626B (zh) * 2024-12-31 2025-11-21 聚灿光电科技（宿迁）有限公司 一种输出电压可调的led芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0675552A1 (en) * 1994-03-22 1995-10-04 Toyoda Gosei Co., Ltd. Light emitting semiconductor device using group III nitrogen compound
JP2003110139A (ja) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd 窒化物系半導体発光素子
CN103222074A (zh) * 2010-11-18 2013-07-24 首尔Opto仪器股份有限公司 具有电极焊盘的发光二极管芯片
CN104600166A (zh) * 2013-10-31 2015-05-06 无锡华润华晶微电子有限公司 一种发光二极管芯片结构及其制备方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112455A (en) 1977-01-27 1978-09-05 The United States Of America As Represented By The Secretary Of The Navy Field-effect transistor with extended linear logarithmic transconductance
JPH07254732A (ja) 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US8097897B2 (en) 2005-06-21 2012-01-17 Epistar Corporation High-efficiency light-emitting device and manufacturing method thereof
JP2007165611A (ja) 2005-12-14 2007-06-28 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子及びその製造方法
TWI370560B (en) 2007-12-14 2012-08-11 Delta Electronics Inc Light-emitting diode device and manufacturing method thereof
JPWO2009088084A1 (ja) * 2008-01-11 2011-05-26 ローム株式会社 半導体発光装置
TWI373153B (en) 2008-09-22 2012-09-21 Ind Tech Res Inst Light emitting diode, and package structure and manufacturing method therefor
TWI473292B (zh) * 2008-12-15 2015-02-11 Lextar Electronics Corp 發光二極體晶片
TWI418060B (zh) 2008-12-26 2013-12-01 Lextar Electronics Corp 發光二極體晶片的製造方法
US7939847B2 (en) * 2009-03-31 2011-05-10 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Quasi-vertical light emitting diode
KR100999806B1 (ko) 2009-05-21 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101047739B1 (ko) 2010-04-28 2011-07-07 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템
KR101110937B1 (ko) * 2010-05-17 2012-03-05 엘지이노텍 주식회사 질화물 반도체 발광소자
KR101556324B1 (ko) * 2010-07-15 2015-09-30 (주)테크윙 테스트핸들러용 인서트
US8664684B2 (en) 2010-08-31 2014-03-04 Micron Technology, Inc. Solid state lighting devices with improved contacts and associated methods of manufacturing
EP2439793B1 (en) 2010-10-11 2016-03-16 LG Innotek Co., Ltd. Light emitting device and lighting instrument including the same
KR101169036B1 (ko) 2010-10-21 2012-07-26 갤럭시아포토닉스 주식회사 전류 저지층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
KR101300781B1 (ko) * 2011-01-04 2013-08-29 갤럭시아포토닉스 주식회사 개구부가 형성된 전류 분산층을 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101054169B1 (ko) 2011-02-22 2011-08-03 (주)더리즈 질화갈륨계 반도체 발광소자
JP5754173B2 (ja) 2011-03-01 2015-07-29 ソニー株式会社 発光ユニットおよび表示装置
JP2012186195A (ja) 2011-03-03 2012-09-27 Toshiba Corp 半導体発光素子及びその製造方法
TW201238043A (en) 2011-03-11 2012-09-16 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
CN102856454B (zh) 2011-06-30 2015-02-04 展晶科技(深圳)有限公司 Led磊晶结构
JP5949294B2 (ja) 2011-08-31 2016-07-06 日亜化学工業株式会社 半導体発光素子
TW201322489A (zh) 2011-11-29 2013-06-01 Genesis Photonics Inc 發光二極體元件及覆晶式發光二極體封裝元件
TW201324863A (zh) 2011-12-13 2013-06-16 Genesis Photonics Inc 發光二極體元件以及覆晶式發光二極體封裝元件
TW201407747A (zh) 2012-08-03 2014-02-16 奇力光電科技股份有限公司 發光二極體結構及其製造方法
US20130292719A1 (en) 2012-05-04 2013-11-07 Chi Mei Lighting Technology Corp. Light-emitting diode structure and method for manufacturing the same
GB2502303A (en) 2012-05-22 2013-11-27 Applied Microengineering Ltd Method of handling a substrate using a pressure variance
TW201401558A (zh) 2012-06-28 2014-01-01 Lextar Electronics Corp 發光二極體結構及其製作方法
CN103579436A (zh) 2012-07-18 2014-02-12 广东量晶光电科技有限公司 一种半导体发光结构及其制作方法
CN102881797B (zh) 2012-10-18 2015-02-25 安徽三安光电有限公司 具有电流扩展结构的氮化镓基发光二极管
KR101493321B1 (ko) 2012-11-23 2015-02-13 일진엘이디(주) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
TWI618268B (zh) 2012-12-07 2018-03-11 晶元光電股份有限公司 發光裝置
US9202753B2 (en) 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
TWI565097B (zh) 2013-02-08 2017-01-01 隆達電子股份有限公司 發光二極體及其製造方法
US20140231852A1 (en) 2013-02-15 2014-08-21 Seoul Viosys Co., Ltd. Led chip resistant to electrostatic discharge and led package including the same
KR102086365B1 (ko) 2013-04-19 2020-03-09 삼성전자주식회사 반도체 발광소자
US9312453B2 (en) 2013-04-30 2016-04-12 Semicon Light Co., Ltd. Semiconductor light emitting device
CN104282816A (zh) 2013-07-05 2015-01-14 大连徳豪光电科技有限公司 具有布拉格反射层的倒装芯片发光二级管及其制备方法
US9087764B2 (en) 2013-07-26 2015-07-21 LuxVue Technology Corporation Adhesive wafer bonding with controlled thickness variation
JP2015060886A (ja) 2013-09-17 2015-03-30 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
JP2015092529A (ja) 2013-10-01 2015-05-14 ソニー株式会社 発光装置、発光ユニット、表示装置、電子機器、および発光素子
TWI478387B (zh) 2013-10-23 2015-03-21 Lextar Electronics Corp 發光二極體結構
JP6280400B2 (ja) 2014-03-07 2018-02-14 日東電工株式会社 アンダーフィル材、積層シート及び半導体装置の製造方法
JP2015192100A (ja) 2014-03-28 2015-11-02 豊田合成株式会社 発光素子および発光素子の製造方法
US20160111618A1 (en) 2014-05-07 2016-04-21 Sensor Electronic Technology, Inc. Optoelectronic device including improved thermal management
KR102239625B1 (ko) 2014-10-29 2021-04-13 엘지이노텍 주식회사 발광 소자
KR20160051394A (ko) 2014-11-03 2016-05-11 엘지이노텍 주식회사 발광소자 및 조명시스템
KR102255214B1 (ko) 2014-11-13 2021-05-24 삼성전자주식회사 발광 소자
KR102256632B1 (ko) 2015-01-21 2021-05-26 엘지이노텍 주식회사 발광 소자 및 이를 제조하는 전자 빔 증착 장치
CN110993765A (zh) 2015-02-17 2020-04-10 新世纪光电股份有限公司 具有布拉格反射镜的发光二极管及其制造方法
US9847258B2 (en) 2015-09-30 2017-12-19 Nxp B.V. Plasma dicing with blade saw patterned underside mask
US9911629B2 (en) 2016-02-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated passive device package and methods of forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0675552A1 (en) * 1994-03-22 1995-10-04 Toyoda Gosei Co., Ltd. Light emitting semiconductor device using group III nitrogen compound
JP2003110139A (ja) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd 窒化物系半導体発光素子
CN103222074A (zh) * 2010-11-18 2013-07-24 首尔Opto仪器股份有限公司 具有电极焊盘的发光二极管芯片
CN104600166A (zh) * 2013-10-31 2015-05-06 无锡华润华晶微电子有限公司 一种发光二极管芯片结构及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI731747B (zh) 2020-07-15 2021-06-21 利佳精密科技股份有限公司 發光二極體磊晶成長基體製法及製品

Also Published As

Publication number Publication date
US10326047B2 (en) 2019-06-18
US20170062653A1 (en) 2017-03-02
CN106486572A (zh) 2017-03-08
US20190312176A1 (en) 2019-10-10
TW201711224A (zh) 2017-03-16

Similar Documents

Publication Publication Date Title
CN106486572B (zh) 发光二极管芯片
CN102456799B (zh) 半导体发光器件及其制造方法
US7821026B2 (en) Light emitting diode device and manufacturing method therof
US11430934B2 (en) Light-emitting diode device
US20190103515A1 (en) Light-emitting device and manufacturing method thereof
US20120228580A1 (en) Light-emitting diode device and method for manufacturing the same
US20080230792A1 (en) Semiconductor Light-Emitting Device with Electrode for N-Polar Ingaain Surface
KR100999726B1 (ko) 발광소자 및 그 제조방법
US8450765B2 (en) Light emitting diode chip and method for manufacturing the same
KR101763072B1 (ko) 광 추출 효율 및 전류 주입 효율 개선을 위한 led 소자
TW201427075A (zh) 具有優異電流分佈效果之發光裝置及其製造方法
US8829558B2 (en) Semiconductor light-emitting device
US11705539B2 (en) Optoelectronic device with transparent insulated current blocking region and uniform current spreading
US11784210B2 (en) Light-emitting device and manufacturing method thereof
CN116053381B (zh) 倒装发光二极管及其制备方法
JP5772213B2 (ja) 発光素子
KR20130113267A (ko) 발광효율이 우수한 발광소자 어레이
KR20130113268A (ko) 발광효율이 우수한 발광소자 어레이
KR100687527B1 (ko) 발광다이오드 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240120

Address after: Tokushima County, Japan

Patentee after: NICHIA Corp.

Country or region after: Japan

Address before: Taiwan, China Tainan, south of science and Technology Industrial Park, No. 5, No. three

Patentee before: Genesis Photonics Inc.

Country or region before: China

TR01 Transfer of patent right