[go: up one dir, main page]

CN106128504B - 储存设备及其操作方法 - Google Patents

储存设备及其操作方法 Download PDF

Info

Publication number
CN106128504B
CN106128504B CN201510673462.4A CN201510673462A CN106128504B CN 106128504 B CN106128504 B CN 106128504B CN 201510673462 A CN201510673462 A CN 201510673462A CN 106128504 B CN106128504 B CN 106128504B
Authority
CN
China
Prior art keywords
latch unit
program
data
read
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510673462.4A
Other languages
English (en)
Other versions
CN106128504A (zh
Inventor
千东烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106128504A publication Critical patent/CN106128504A/zh
Application granted granted Critical
Publication of CN106128504B publication Critical patent/CN106128504B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Read Only Memory (AREA)

Abstract

一种储存设备包括：存储器控制器，适用于输出编程命令或读取命令；以及存储器件，适用于响应于编程命令来执行编程操作，以及当在编程操作期间接收到读取命令时立即执行读取操作。

Description

储存设备及其操作方法
相关申请的交叉引用
本申请要求2015年5月6日提交的申请号为10-2015-0063233的韩国专利申请的优先权，其全部内容通过引用其整体合并于此。
技术领域
各种示例性实施例总体而言涉及一种储存设备及其操作方法，更具体而言，涉及一种储存设备的读取操作和编程操作。
背景技术
储存设备包括存储器控制器和存储器件。储存设备由主机控制。存储系统包括主机和储存设备。
主机通过接口协议(诸如外设组件互连-快速(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、串行连接SCSI(SAS)、通用串行总线(USB)、多媒体卡(MMC)、增强小型磁盘接口(ESDI)和集成驱动电路(IDE)等)与储存设备通信。
存储器控制器控制储存设备的全部操作，以及在主机与存储器件之间交换命令、数据和地址。
存储器件响应于从存储器控制器提供的命令、数据和地址来执行编程操作、读取操作和/或擦除操作。
发明内容
各种实施例针对一种储存设备，当储存设备在编程操作期间接收到读取命令时，该储存设备停止编程操作并且执行读取操作。
根据实施例，一种储存设备包括：存储器控制器，适用于输出编程命令或读取命令；以及存储器件，适用于响应于编程命令来执行编程操作，以及当在编程操作期间接收到读取命令时立即执行读取操作。
根据实施例，一种操作储存设备的方法可以包括：响应于编程命令来将编程数据输入至第一锁存单元；当在输入编程数据期间接收到读取命令时，临时暂停输入编程数据，并立即将第一锁存单元中的编程数据传送至第二锁存单元；以及使用第一锁存单元来执行读取操作。
根据实施例，一种操作储存设备的方法可以包括：响应于编程命令来将编程数据输入至第一锁存单元；当在输入编程数据期间接收到读取命令时，立即将第一锁存单元中的编程数据传送至第二锁存单元；以及在将编程数据输入至第二锁存单元期间使用第一锁存单元来执行读取操作。
根据实施例，一种存储器件可以包括：外围电路，适用于分别响应于编程命令和读取命令来执行编程操作和读取操作；以及控制逻辑，适用于控制外围电路以在编程操作期间立即响应读取命令。
附图说明
图1是图示根据实施例的储存设备的示图；
图2是图示在图1中示出的储存设备的示图；
图3是图示在图1中示出的页缓冲器的示图；
图4是图示根据第一实施例的操作方法的流程图；
图5是图示根据第一实施例的操作时间的示图；
图6是图示根据第二实施例的操作方法的流程图；
图7是图示根据第二实施例的操作时间的示图；
图8A至图8F是图示根据第二实施例的数据传送的示图；
图9是图示根据第三实施例的操作方法的流程图；
图10是图示根据第三实施例的操作时间的示图；以及
图11A至图11F是图示根据第三实施例的数据传送的示图。
具体实施方式
在下文中，将参照附图来详细描述各种示例性实施例。在附图中，为了方便起见可能夸大组件的厚度和长度。在下面的描述中，为了简单和简明可能省略对相关功能和构成的详细解释。贯穿说明书和附图，相同的附图标记指代相同的元件。
图1是图示根据实施例的储存设备的示图。
参照图1，储存设备1000可以包括存储器控制器100和存储器件200。
存储器控制器100可以控制储存设备1000的全部操作，以及在主机与存储器件200之间交换命令、数据和地址。例如，当存储器控制器100接收用于编程操作的命令时，存储器控制器100可以将编程命令CMD_P、数据DATA和地址ADD输出至存储器件200。当存储器控制器100接收用于读取操作的命令时，存储器控制器100可以将读取命令CMD_R输出至存储器件200。即使当存储器件200执行编程操作时，存储器控制器100仍可以将读取命令CMD_R输出至存储器件200。
当在编程操作期间接收到读取命令CMD_R时，存储器件200可以临时停止执行编程操作而执行读取操作，或者可以同时执行编程操作和读取操作。
存储器件200可以包括双倍数据速率同步动态随机存取存储器(DDR SDRAM)、低功耗双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功耗DDR(LPDDR)、Rambus动态随机存取存储器(RDRAM)或快闪存储器。以下，使用快闪存储器的存储器件200将被用作示例。
图2是图示在图1中示出的存储器件的示图。
参照图2，存储器件200可以包括：存储单元阵列210，在其中数据被储存；外围电路220，被配置为对存储单元阵列210执行编程操作、读取操作或擦除操作；以及控制逻辑230，被配置为控制外围电路220。
存储单元阵列210可以包括多个存储块，以及存储块中的每个可以包括多个存储单元。
外围电路220可以包括电压发生器221、行解码器222、页缓冲器单元223、列解码器224和输入/输出电路225。
电压发生器221可以响应于编程信号PGM或读取信号READ来产生编程电压Vpgm或读取电压Vread。电压发生器221还可以产生用于各种操作的各种其他电压。
行解码器222可以响应于行地址RADD来将从电压发生器221输出的电压传送至选中存储块。例如，行解码器222可以将编程电压Vpgm或读取电压Vread传送至耦接至选中存储块的字线WL。
页缓冲器单元223可以包括多个页缓冲器PB。页缓冲器PB中的每个可以耦接至耦接至存储块的位线BL中的每个。包括在页缓冲器单元223中的页缓冲器PB可以响应于页缓冲器信号PBSIG而共同操作。
列解码器224可以响应于列地址CADD来将通过列线CL施加的数据通过页线PL传送至页缓冲器PB。
输入/输出电路225可以响应于输入/输出信号IN/OUT来输入或输出数据DATA。例如，输入/输出电路225可以将外部输入的数据DATA通过列线CL传送至列解码器224，或者向外输出通过列线CL提供的数据DATA。
控制逻辑230可以响应于编程命令CMD_P和地址ADD或读取命令CMD_R来控制外围电路220。当在响应于先前的编程命令CMD_P的编程数据输入期间读取命令CMD_R当前被提供给控制逻辑230时，控制逻辑230可以控制外围电路220使得外围电路220可以在所有编程数据被输入之后，响应于当前的读取命令CMD_R来执行读取操作，并在完成读取操作之后，响应于先前的编程命令CMD_P继续编程操作。可替代地，当在响应于先前的编程命令CMD_P的编程数据输入期间读取命令CMD_R当前被提供至控制逻辑230时，控制逻辑230可以控制外围电路220使得外围电路220可以临时停止编程数据的输入，响应于当前的读取命令CMD_R来执行读取操作，然后在完成读取操作之后响应于先前的编程命令CMD_P来执行编程操作。可替代地，当在响应于先前的编程命令CMD_P的编程命令输入期间读取命令CMD_R当前被提供给控制逻辑230时，控制逻辑230可以控制外围电路220使得外围电路220可以响应于先前的编程命令CMD_P而输入编程数据并同时响应于当前的读取命令CMD_R来执行读取操作，然后在完成读取操作和编程数据的输入之后响应于先前的编程命令CMD_P来执行编程操作。
图3是图示在图2中示出的页缓冲器的示图。
参照图3，由于包括在页缓冲器单元223中的所有页缓冲器PB可以是相同的，因此仅描述页缓冲器PB中的一个作为示例。
页缓冲器PB可以包括两个或更多个锁存单元LAT1和LAT2。第一锁存单元LAT1可以是主锁存单元，而第二锁存单元LAT2可以是高速缓存锁存单元。
响应于页缓冲器信号PBSIG的页缓冲器PB可以将经由页线PL传送来的数据DATA输入至第一锁存单元LAT1和第二锁存单元LAT2之一，或将来自第一锁存单元LAT1和第二锁存单元LAT2之一的数据输出至页线PL。此外，页缓冲器PB可以响应于页缓冲器信号PBSIG来在第一锁存单元LAT1与第二锁存单元LAT2之间传送数据。
以下描述当在响应于先前的编程命令的编程操作期间读取命令当前被输入时，操作上述存储器件的方法。
图4是图示根据第一实施例的操作方法的流程图。
参照图4，当在步骤S41处控制逻辑230接收编程命令CMD_P时，在步骤S42处控制逻辑230可以控制外围电路220来将编程数据输入至页缓冲器单元223。
当在步骤S43处控制逻辑230在编程数据响应于步骤S41处的编程命令CMD_P而正被输入时接收读取命令CMD_R时，控制逻辑230可以延缓读取操作直到所有编程数据被输入。例如，在步骤S44处可以判断针对步骤S41中的编程命令CMD_P的编程数据的输入是否完成。
当作为步骤S44处的判断的结果而编程数据的输入未完成(否)时，控制逻辑230可以继续控制外围电路220来将编程数据输入至页缓冲器单元223。
当作为步骤S44处的判断的结果而编程数据的输入完成(是)时，控制逻辑230可以在步骤S45处控制外围电路220来临时暂停针对步骤S41中的编程命令CMD_P的编程。随后在步骤S46处，控制逻辑230可以控制外围电路220来响应于步骤S43中的读取命令CMD_R来对选中存储块执行读取操作。读取操作可以包括：读取选中存储块以将读取数据临时储存在页缓冲器单元223中，以及经由页线PL输出临时储存在页缓冲器单元223中的数据。当针对步骤S43中的读取命令CMD_R的读取操作完成时，在步骤S47处控制逻辑230可以控制外围电路220继续针对步骤S41中的编程命令CMD_P的被暂停的编程操作。
图5是图示根据第一实施例的操作时间的示图。
参照图5，编程数据可以响应于编程命令CMD_P而输入。图5示例性地示出包括编程数据DATA1至DATA8(可以根据设计而变化)的编程数据。即使在编程数据DATA1至DATA8正被输入时输入读取命令CMD_R，在所有编程数据DATA1至DATA8的输入完成之前也不能执行读取操作。
当所有编程数据DATA1至DATA8的输入完成时，可以临时暂停针对编程命令CMD_P的编程操作。该暂停可以持续第一时段PGM_S。在第一时段PGM_S之后，可以响应于读取命令CMD_R来设置用于读取操作的电压，而对于第二时段可以对选中存储块执行读取操作。读取操作可以包括读取包括在选中存储块中的存储单元以及将读取的数据输入至页缓冲器单元223。
当从选中存储块读取的所有数据被输入至页缓冲器单元223时，页缓冲器单元223中的数据可以经由页线PL输出。随后，针对编程命令CMD_P的被暂停的编程操作可以继续。对于第三时段tPROG可以执行编程操作。
根据第一实施例，总操作时间可以包括编程数据输入时间、编程暂停时间、读取电压设置时间、读取操作时间、读取数据输出时间和编程操作时间。
根据本发明的第一实施例，即使在用于编程操作的编程数据正被输入至页缓冲器单元223时接收到读取命令，在所有编程数据被输入至页缓冲器单元223之前，也不可以执行读取操作。
图6是图示根据第二实施例的操作方法的示图。
参照图6，当在步骤S61处控制逻辑230接收编程命令CMD_P时，在步骤S62处控制逻辑230可以控制外围电路将编程数据输入至页缓冲器单元223。
在所有编程数据被完全输入而不存在读取命令CMD_R(步骤S63处“否”)之后，步骤S67处可以在响应于步骤S61中的编程命令CMD_P来执行编程操作。
当控制逻辑230在编程数据响应于步骤S61中的编程命令CMD_P而正被输入至页缓冲器单元223时接收到读取命令CMD_R(步骤S63处“是”)时，在步骤S64处可以临时暂停编程数据的输入以在步骤S65处响应于步骤S63中的读取命令CMD_R来立即执行读取操作。可以执行读取操作以读取包括在第一存储块的选中页中的存储单元。在输入至页缓冲器单元223的所有读取数据被输出之后读取操作可以完成。
读取操作一旦完成，在步骤S66处就可以继续被暂停的编程数据的输入，以及编程数据可以被输入至页缓冲器单元223。当所有编程数据被输入至页缓冲器单元223时，在步骤S67处可以执行第二存储块的编程操作。
读取操作的第一存储块和编程操作的第二存储块可以相同或不同。在下文中，参照第一存储块与第二存储块不同的示例做出描述。
图7是图示根据第二实施例的操作时间的示图。
参照图7，编程数据可以响应于编程命令CMD_P而输入。图7示例性地示出包括编程数据DATA1至DATA8(可以根据设计而变化)的编程数据。
当在编程数据DATA1至DATA8正被输入时输入读取命令CMD_R时，编程数据的输入可以被临时暂停，用于读取操作的电压可以响应于读取命令CMD_R来设置，以及对于第四时段tR可以对选中存储块执行读取操作。读取操作可以包括读取包括在选中存储块中的存储单元以及将读取数据输出至页缓冲器单元223。
当从选中存储块读取的所有数据被输入至页缓冲器单元223时，页缓冲器单元223中的数据可以经由页线PL输出以完成读取操作。
当读取操作完成时，可以继续被暂停的编程数据的输入。例如如图7所示，当在编程数据DATA1至DATA8中的一部分DATA1至DATA3被输入至页缓冲器单元223之后接收到读取命令CMD_R时，所有剩余数据DATA4至DATA8可以在读取操作完成之后被输入至页缓冲器单元223。当所有编程数据DATA1至DATA8被输入时，对于第五时段tPROG可以用输入的编程数据来执行针对编程命令CMD_P的编程操作。
根据第二实施例，总操作时间可以包括编程数据输入时间、读取电压设置时间、读取操作时间、读取数据输出时间和编程操作时间。
根据本发明的第二实施例，当在用于编程操作的编程数据正被输入至页缓冲器单元223时接收到读取命令时，可以暂停编程数据输入过程，而可以执行读取操作。因此，可以在编程操作之前执行读取操作。
图8A至图8F是图示根据第二实施例的数据传送的示图。
参照图8A，存储单元阵列210可以包括多个存储块。例如，第一存储块可以为读取操作而选择，以及第二存储块可以为编程操作而选择。响应于编程命令CMD_P，编程数据DATA1至DATA3可以被顺序地输入至页缓冲器PB的第一锁存单元LAT1(见图6的步骤S62)。
参照图8B，编程数据的输入可以根据中断的输入读取命令CMD_R(见图6中的步骤S63)而被暂停，以及第一锁存单元LAT1的数据DATA1至DATA3可以被传送至第二锁存单元LAT2。
参照图8C，可以对被选中用于读取操作的第一存储块执行读取操作。读取数据可以经由第一锁存单元LAT1输出。当所有读取数据经由第一锁存单元LAT1输出时，读取操作可以完成。
参照图8D，当读取操作完成时，临时传送至第二锁存单元LAT2的数据DATA1至DATA3可以被回传至第一锁存单元LAT1。
参照图8E，可以继续被暂停的编程数据的输入，使得剩余的编程数据DATA4至DATA8可以被输入至第一锁存单元LAT1。
参照图8F，当所有编程数据被输入至第一锁存单元时，可以用第一锁存单元中的编程数据DATA1至DATA8来对第二存储块执行编程操作。
图9是图示根据第三实施例的操作方法的流程图。
参照图9，当在步骤S91处控制逻辑230接收编程命令CMD_P时，在步骤S92处控制逻辑230可以控制外围电路220将编程数据输入至页缓冲器单元223。
在所有编程数据完全被输入而不存在读取命令CMD_R(步骤S93处“否”)之后，在步骤S97处可以响应于步骤S91中的编程命令CMD_P来执行编程操作。
当控制逻辑230在编程数据响应于步骤S91中的编程命令CMD_P而正被输入至页缓冲器单元223时接收到读取命令CMD_R(步骤S93处“是”)时，在步骤S95处可以同时执行针对读取命令CMD_R的读取操作以及用于编程命令CMD_P的编程数据的输入二者，这可以减少总操作时间。在步骤S95处执行的读取操作可以包括读取选中存储块以及将读取的数据输出至页缓冲器单元223。在针对读取命令CMD_R的读取操作和用于编程命令CMD_P的编程数据的输入二者完成之后，在步骤S96处可以输出页缓冲器单元223中的读取数据，以及在步骤S97处可以用页缓冲器单元223中的编程数据来执行选中存储块的编程操作。
图10是图示根据第三实施例的操作时间的示图。
参照图10，编程数据可以响应于编程命令CMD_P而输入。图10示例性地示出包括编程数据DATA1至DATA8(可以根据设计而变化)的编程数据。
当在编程数据DATA1至DATA8正被输入时输入读取命令CMD_R时，用于读取操作的电压可以响应于读取命令CMD_R来设置，对于继续编程数据的输入的第六时段tR，可以执行选中存储块的读取操作。对于第六时段tR执行的读取操作可以包括感测来自选中存储单元的数据。在读取操作期间或对于第六时段tR，编程数据(例如图10中示出的DATA4至DATA8)可以被输入至页缓冲器单元223。
当从选中存储块读取的所有数据被输入至页缓冲器单元223时，读取数据可以经由页线PL输出，从而完成读取操作。
一旦完成读取操作，就可以对于第七时段tPROG而响应于编程命令CMD_P来利用页缓冲器单元223中的编程数据来执行编程操作。
如上所述，根据第三实施例，总操作时间可以包括编程数据输入时间、读取电压设置时间、读取数据输出数据和编程操作时间。
根据本发明的第三实施例，当在用于编程操作的编程数据正被输入至页缓冲器单元223时接收到读取命令时，可以同时执行编程数据输入过程和读取操作二者，使得可以在编程操作之前执行读取操作，且可以减少操作时间。
图11A至图11F是图示根据第三实施例的数据传送的示图。
参照图11A，存储单元阵列210可以包括多个存储块。例如，第一存储块可以被选中用于读取操作，以及第二存储块可以被选中用于编程操作。响应于编程命令CMD_P，编程数据DATA1至DATA3可以被顺序地输入至页缓冲器PB的第一锁存单元LAT1(见图9中的步骤S92)。
参照图11B，编程数据的输入可以根据中断的输入读取命令CMD_R(见图9中的步骤S93)而被暂停，以及第一锁存单元LAT1中的数据DATA1至DATA3可以被传送至第二锁存单元LAT2。
参照图11C，可以对被选中用于读取操作的第一存储块执行读取操作。读取数据可以被输入至第一锁存单元LAT1。同时地，编程数据DATA4至DATA8可以被输入至第二锁存单元LAT2。因此，即使在读取操作响应于中断的输入读取命令CMD_R而被执行时，所有编程数据DATA1至DATA8仍可以被输入至第二锁存单元LAT2而不暂停编程数据的输入。
参照图11D，当所有读取数据被输入至第一锁存单元LAT1且编程数据DATA4至DATA8被输入至第二锁存单元LAT2时，第一锁存单元LAT1中的读取数据可以被输出，从而完成读取操作。
参照图11E，读取操作一旦完成，则第二锁存单元LAT2中的所有编程数据DATA1至DATA8可以被传送至第一锁存单元LAT1。
参照图11F，当所有编程数据被传送至第一锁存单元LAT1时，可以用第一锁存单元LAT1中的编程数据来对第二存储块执行编程操作。
根据本发明的各种实施例，当存储器件在编程操作期间接收读取命令时，存储器件可以立即执行读取操作，使得读取操作和编程操作所需的操作时间可以减少，以改善包括存储器件的储存设备的性能。
对于本领域技术人员来说明显的是，在不脱离本发明的精神或范围的情况下能够对本发明的上述示例性实施例做出各种修改。因此，本发明意在覆盖所有这种修改，只要这种修改落入由所附权利要求及其等同物的范围之内。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种储存设备，包括：
存储器控制器，适用于输出编程命令或读取命令；以及
存储器件，适用于响应于编程命令来执行编程操作，以及当在编程操作期间接收到读取命令时立即执行读取操作。
技术方案2.如技术方案1所述的储存设备，其中，存储器件包括：
多个存储块；
外围电路，适用于对所述多个存储块执行编程操作或读取操作；以及
控制逻辑，适用于响应于编程命令来控制外围电路执行编程操作，以及当在编程操作期间接收到读取命令时立即执行读取操作。
技术方案3.如技术方案2所述的储存设备，其中，外围电路包括：
电压发生器，适用于分别响应于编程信号和读取信号来产生编程电压和读取电压；
行解码器，适用于将编程电压和读取电压传送至存储块；
多个页缓冲器，适用于缓冲数据；
接口单元，适用于在页缓冲器与外部设备之间传送数据。
技术方案4.如技术方案3所述的储存设备，其中，页缓冲器中的每个包括两个或更多个锁存单元。
技术方案5.如技术方案4所述的储存设备，
其中，锁存单元与接口单元通过页线耦接，以及
其中，存储块与页缓冲器通过位线耦接。
技术方案6.如技术方案4所述的储存设备，其中，锁存单元彼此交换数据。
技术方案7.如技术方案4所述的储存设备，其中，锁存单元中的每个接收从接口单元提供的数据。
技术方案8.如技术方案3所述的储存设备，其中控制逻辑控制外围电路以：
响应于编程命令来将编程数据输入至页缓冲器，
当接收到读取命令时，临时暂停输入编程数据并立即执行读取操作，
读取操作一旦完成就继续输入编程数据，以及
输入编程数据一旦完成，就用页缓冲器中的编程数据来执行编程操作。
技术方案9.如技术方案8所述的储存设备，
其中，页缓冲器中的每个包括第一锁存单元和第二锁存单元，以及
其中，控制逻辑控制外围电路以：
响应于编程命令来将编程数据输入至第一锁存单元，
当在编程数据的输入期间接收到读取命令时，临时暂停编程数据的输入并将第一锁存单元中的编程数据立即传送至第二锁存单元，
使用第一锁存单元来执行读取操作，
读取操作一旦完成，就从第二锁存单元将编程数据回传至第一锁存单元，
继续将编程数据输入至第一锁存单元，以及
用第一锁存单元中的编程数据来执行编程操作。
技术方案10.如技术方案3所述的储存设备，其中控制逻辑控制外围电路以：
响应于编程命令来将编程数据输入至页缓冲器单元，
当在输入编程数据期间接收到读取命令时，在输入编程数据期间执行读取操作，以及
一旦完成读取操作和输入编程数据，就用页缓冲器单元中的编程数据来执行编程操作。
技术方案11.如技术方案10所述的储存设备，
其中，页缓冲器中的每个包括第一锁存单元和第二锁存单元，以及
其中，控制逻辑控制外围电路以：
响应于编程命令来将编程数据输入至第一锁存单元，
当在编程数据的输入期间接收到读取命令时，立即将储存在第一锁存单元中的编程数据传送至第二锁存单元，
使用第一锁存单元来执行读取操作，并在读取操作期间将编程数据输入至第二锁存单元，
一旦完成读取操作和输入编程数据，就从第二锁存单元将编程数据回传至第一锁存单元，以及
用第一锁存单元中的编程数据来执行编程操作。
技术方案12.一种操作储存设备的方法，所述方法包括：
响应于编程命令来将编程数据输入至第一锁存单元；
当在输入编程数据期间接收到读取命令时，临时暂停输入编程数据并立即将第一锁存单元中的编程数据传送至第二锁存单元；以及
使用第一锁存单元来执行读取操作。
技术方案13.如技术方案12所述的方法，其中执行读取操作包括：
将来自存储块的读取数据输入至第一锁存单元；以及
向外输出第一锁存单元中的读取数据。
技术方案14.如技术方案13所述的方法，还包括，在输出读取数据之后，
将第二锁存单元中的编程数据传送至第一锁存单元；
继续将编程数据输入至第一锁存单元；以及
用第一锁存单元中的编程数据来执行编程操作。
技术方案15.一种操作储存设备的方法，所述方法包括：
响应于编程命令来将编程数据输入至第一锁存单元；
当在输入编程数据期间接收到读取命令时，立即将第一锁存单元中的编程数据传送至第二锁存单元；以及
在将编程数据输入至第二锁存单元期间使用第一锁存单元来执行读取操作。
技术方案16.如技术方案15所述的方法，还包括：当所有读取数据被输入至第一锁存单元且所有编程数据被输入至第二锁存单元时，输出第一锁存单元中的读取数据。
技术方案17.如技术方案16所述的方法，还包括：在输出读取数据之后，将第二锁存单元中的编程数据传送至第一锁存单元。
技术方案18.如技术方案17所述的方法，还包括：在将第二锁存单元中的编程数据传送至第一锁存单元之后，用第一锁存单元中的编程数据来执行编程操作。
技术方案19.一种存储器件，包括：
外围电路，适用于分别响应于编程命令和读取命令来执行编程操作和读取操作；以及
控制逻辑，适用于控制外围电路以在编程操作期间立即响应读取命令。
技术方案20.如技术方案19所述的存储器件，
其中，外围电路包括第一锁存单元和第二锁存单元，以及
其中，控制逻辑控制外围电路以：
使用第一锁存单元来执行读取操作；
在编程操作期间根据不存在读取命令来将用于编程操作的编程数据缓存在第一锁存单元中，以及
在编程操作期间响应于读取操作来立即将编程数据临时缓存在第二锁存单元中。

Claims (12)

1.一种储存设备，包括：
存储器控制器，被配置成输出编程命令或读取命令；以及
存储器件，被配置成：响应于编程命令来将编程数据输入至第一锁存单元；当在编程数据的输入期间接收到读取命令时，临时暂停编程数据的输入并将编程数据从第一锁存单元传送至第二锁存单元；使用第一锁存单元来执行读取操作；读取操作一旦完成，就将编程数据从第二锁存单元回传至第一锁存单元；继续将编程数据输入至第一锁存单元；以及用第一锁存单元中储存的编程数据来执行编程操作。
2.如权利要求1所述的储存设备，其中，存储器件包括：
多个存储块；
外围电路，被配置成对所述多个存储块执行编程操作或读取操作；以及
控制逻辑，被配置成响应于编程命令来控制外围电路执行编程操作，以及当在编程操作期间接收到读取命令时立即执行读取操作。
3.如权利要求2所述的储存设备，其中，外围电路包括：
电压发生器，被配置成分别响应于编程信号和读取信号来产生编程电压和读取电压；
行解码器，被配置成将编程电压和读取电压传送至存储块；
多个页缓冲器，被配置成缓冲数据；
接口单元，被配置成在页缓冲器与外部设备之间传送数据。
4.如权利要求3所述的储存设备，其中，页缓冲器中的每个包括所述第一锁存单元和所述第二锁存单元。
5.如权利要求4所述的储存设备，
其中，所述第一锁存单元和所述第二锁存单元与接口单元通过页线耦接，以及
其中，存储块与页缓冲器通过位线耦接。
6.如权利要求4所述的储存设备，其中，所述第一锁存单元和所述第二锁存单元彼此交换数据。
7.如权利要求4所述的储存设备，其中，所述第一锁存单元和所述第二锁存单元中的每个接收从接口单元提供的数据。
8.一种储存设备，包括：
存储器控制器，被配置成输出编程命令或读取命令；以及
存储器件，被配置成：响应于编程命令来将编程数据输入至第一锁存单元；当在编程数据的输入期间接收到读取命令时，临时暂停编程数据的输入并将编程数据从第一锁存单元传送至第二锁存单元；使用第一锁存单元来执行读取操作；在读取操作期间将编程数据输入至第二锁存单元；读取操作一旦完成，就将编程数据从第二锁存单元回传至第一锁存单元；以及用从第二锁存单元回传至第一锁存单元的编程数据来执行编程操作。
9.一种操作储存设备的方法，所述方法包括：
响应于编程命令来将编程数据输入至第一锁存单元；
当在输入编程数据期间接收到读取命令时，临时暂停输入编程数据并将编程数据从第一锁存单元传送至第二锁存单元；
将来自存储块的读取数据输入至第一锁存单元；
向外部输出第一锁存单元中储存的读取数据；
将编程数据从第二锁存单元回传至第一锁存单元；
继续将编程数据输入至第一锁存单元；以及
用第一锁存单元中储存的编程数据来执行编程操作。
10.一种操作储存设备的方法，所述方法包括：
响应于编程命令来将编程数据输入至第一锁存单元；
当在输入编程数据期间接收到读取命令时，立即将储存在第一锁存单元中的编程数据传送至第二锁存单元；
使用第一锁存单元来执行读取操作，以及在读取操作期间将编程数据输入至第二锁存单元；
读取操作和输入编程数据一旦完成，就将编程数据从第二锁存单元回传至第一锁存单元；以及
用第一锁存单元中储存的编程数据来执行编程操作。
11.如权利要求10所述的方法，还包括：当所有读取数据被输入至第一锁存单元且所有编程数据被输入至第二锁存单元时，输出第一锁存单元中的读取数据。
12.一种存储器件，包括：
外围电路，被配置成分别响应于编程命令和读取命令来执行编程操作和读取操作；以及
控制逻辑，被配置成控制外围电路以在编程操作期间立即响应读取命令，
其中，外围电路包括第一锁存单元和第二锁存单元，以及
其中，控制逻辑控制外围电路以：
响应于编程命令来将编程数据输入至第一锁存单元；当在编程数据的输入期间接收到读取命令时，将储存在第一锁存单元中的编程数据立即传送至第二锁存单元；使用第一锁存单元来执行读取操作，并在读取操作期间将编程数据输入至第二锁存单元；一旦完成读取操作和输入编程数据，就将编程数据从第二锁存单元回传至第一锁存单元；以及用第一锁存单元中的编程数据来执行编程操作。
CN201510673462.4A 2015-05-06 2015-10-16 储存设备及其操作方法 Active CN106128504B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150063233A KR102356071B1 (ko) 2015-05-06 2015-05-06 저장 장치 및 이의 동작 방법
KR10-2015-0063233 2015-05-06

Publications (2)

Publication Number Publication Date
CN106128504A CN106128504A (zh) 2016-11-16
CN106128504B true CN106128504B (zh) 2020-12-15

Family

ID=57222881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510673462.4A Active CN106128504B (zh) 2015-05-06 2015-10-16 储存设备及其操作方法

Country Status (3)

Country Link
US (1) US9508400B1 (zh)
KR (1) KR102356071B1 (zh)
CN (1) CN106128504B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018156698A (ja) * 2017-03-15 2018-10-04 東芝メモリ株式会社 メモリシステム
CN110554971A (zh) * 2018-06-01 2019-12-10 北京兆易创新科技股份有限公司 一种在编程期间响应读操作的方法、装置及存储介质
KR102577268B1 (ko) * 2018-10-15 2023-09-12 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102833711B1 (ko) 2019-05-09 2025-07-14 에스케이하이닉스 주식회사 컨트롤러 및 이를 포함하는 메모리 시스템
KR20200139496A (ko) 2019-06-04 2020-12-14 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR102724235B1 (ko) * 2019-11-05 2024-10-31 에스케이하이닉스 주식회사 메모리 시스템, 메모리 장치 및 메모리 시스템의 동작 방법
JP7461794B2 (ja) * 2020-05-15 2024-04-04 ルネサスエレクトロニクス株式会社 半導体装置
JP2025017747A (ja) * 2023-07-25 2025-02-06 キオクシア株式会社 半導体記憶装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698131A (zh) * 2002-09-24 2005-11-16 桑迪士克股份有限公司 高度紧凑的非易失性存储器及其方法
CN1722304A (zh) * 2004-07-15 2006-01-18 海力士半导体有限公司 非易失性存储器件的页面缓冲器及其编程和读取方法
CN1901093A (zh) * 2005-07-22 2007-01-24 三星电子株式会社 用于非易失性存储设备的冗余选择器电路
CN101211661A (zh) * 2006-12-28 2008-07-02 三星电子株式会社 多级半导体存储装置及其编程方法
CN104217759A (zh) * 2013-05-31 2014-12-17 爱思开海力士有限公司 非易失性存储装置、其操作方法及包括其的系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6934816B2 (en) * 2001-08-07 2005-08-23 Integrated Device Technology, Inc. Integrated circuit memory devices having asynchronous flow-through capability
JP2003233986A (ja) * 2002-02-07 2003-08-22 Sony Corp 半導体記憶装置
JP4214978B2 (ja) * 2004-05-18 2009-01-28 ソニー株式会社 半導体記憶装置および信号処理システム
KR100680486B1 (ko) * 2005-03-30 2007-02-08 주식회사 하이닉스반도체 향상된 동작 성능을 가지는 플래시 메모리 장치의 페이지버퍼 회로 및 그 독출 및 프로그램 동작 제어 방법
CN102246240A (zh) * 2008-12-09 2011-11-16 拉姆伯斯公司 用于并发和流水线存储器操作的非易失性存储器器件
CN102598141A (zh) 2009-06-10 2012-07-18 美光科技公司 用于减少存储器阵列中的读取等待时间的存储器操作暂停
JP2013033560A (ja) * 2009-12-03 2013-02-14 Panasonic Corp 半導体記憶装置
KR101148352B1 (ko) * 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR20120069953A (ko) 2010-12-21 2012-06-29 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 제어 방법
KR102083490B1 (ko) 2012-08-08 2020-03-03 삼성전자 주식회사 비휘발성 메모리 장치, 이를 포함하는 메모리 시스템 및 비휘발성 메모리 장치의 커맨드 실행 제어 방법
KR102226367B1 (ko) * 2014-01-02 2021-03-12 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 불휘발성 메모리 시스템
KR102203298B1 (ko) * 2014-08-01 2021-01-15 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 구동 방법
US9829966B2 (en) * 2014-09-15 2017-11-28 Apple Inc. Method for preparing a system for a power loss

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1698131A (zh) * 2002-09-24 2005-11-16 桑迪士克股份有限公司 高度紧凑的非易失性存储器及其方法
CN1722304A (zh) * 2004-07-15 2006-01-18 海力士半导体有限公司 非易失性存储器件的页面缓冲器及其编程和读取方法
CN1901093A (zh) * 2005-07-22 2007-01-24 三星电子株式会社 用于非易失性存储设备的冗余选择器电路
CN101211661A (zh) * 2006-12-28 2008-07-02 三星电子株式会社 多级半导体存储装置及其编程方法
CN104217759A (zh) * 2013-05-31 2014-12-17 爱思开海力士有限公司 非易失性存储装置、其操作方法及包括其的系统

Also Published As

Publication number Publication date
US20160329082A1 (en) 2016-11-10
CN106128504A (zh) 2016-11-16
US9508400B1 (en) 2016-11-29
KR20160131268A (ko) 2016-11-16
KR102356071B1 (ko) 2022-01-27

Similar Documents

Publication Publication Date Title
CN106128504B (zh) 储存设备及其操作方法
CN110083304B (zh) 存储器控制器及其操作方法
CN110321068B (zh) 存储器控制器及操作存储器控制器的方法
CN108573730B (zh) 数据传输训练方法及执行该方法的数据存储装置
CN112542186B (zh) 存储器设备和操作存储器设备的方法
KR20190028605A (ko) 스토리지 장치 및 그것의 데이터 트레이닝 방법
CN106856097B (zh) 半导体器件和包括它的半导体系统
CN110245097A (zh) 存储器控制器及具有存储器控制器的存储器系统
CN112783433A (zh) 存储装置及其操作方法
EP3846170A1 (en) Storage device and operating method thereof
CN110678852A (zh) 控制对缓冲器的存储器操作的设备和方法
CN110058799A (zh) 存储器装置及操作存储器装置的方法
KR102806995B1 (ko) 메모리 컨트롤러 및 그 동작 방법
CN114078523A (zh) 存储器系统和包括在其中的存储器装置的操作方法
CN111951859A (zh) 存储器装置和操作该存储器装置的方法
CN113900969A (zh) 存储器装置及其操作方法
US11908532B2 (en) Memory device and method of operating the memory device
KR102693239B1 (ko) 메모리 장치 및 그 동작 방법
CN110488965B (zh) 存储器装置以及包括该存储器装置的存储器系统
CN115437973A (zh) 多平面存储器装置中的并发页高速缓存资源存取
CN115954032A (zh) 存储器装置及其操作方法
KR102369940B1 (ko) 저장 장치 및 이를 포함하는 메모리 시스템
US11237768B2 (en) Memory device changing memory area in which data is stored and operating method thereof
CN111798903B (zh) 存储器系统、存储器装置和存储器控制器
CN110413219A (zh) 存储器控制器、存储器系统及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant