[go: up one dir, main page]

CN104978997A - 非易失性存储器装置及其抹除方法 - Google Patents

非易失性存储器装置及其抹除方法 Download PDF

Info

Publication number
CN104978997A
CN104978997A CN201410507629.5A CN201410507629A CN104978997A CN 104978997 A CN104978997 A CN 104978997A CN 201410507629 A CN201410507629 A CN 201410507629A CN 104978997 A CN104978997 A CN 104978997A
Authority
CN
China
Prior art keywords
voltage
control
control signal
erasing
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410507629.5A
Other languages
English (en)
Inventor
蔡裕雄
罗俊元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN104978997A publication Critical patent/CN104978997A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种非易失性存储器装置及其抹除方法。非易失性存储器装置包括多个存储器区块以及控制电压提供器。存储器区块配置在相同的井区，其中，各存储器区块包括多个存储器胞以分别接收多个控制线信号。控制电压提供器提供控制线信号至各第一存储器区块的存储器胞。当执行抹除操作，存储器区块的其中一个被选择以进行抹除动作，且控制电压提供器提供具有抹除控制电压的控制线信号至被选择的存储器区块，以及提供具有非抹除控制电压的控制线信号至未被选择的存储器区块，抹除控制电压及非抹除控制电压的电压电平相异。

Description

非易失性存储器装置及其抹除方法
技术领域
本发明涉及一种非易失性存储器装置及其抹除方法。且特别涉及一种能够抹除配置在相同的井区的存储器区块中的至少其中一个的非易失性存储器装置。
背景技术
在现有技术，当在快闪存储器装置执行抹除操作，所有配置在相同的井区的存储器区块必须同步地抹除。请参照图1A，快闪存储器装置110包括存储器区块0MS0以及存储器区块1MS1，区块0选择器SSD0以及区块1选择器SSD1。区块0选择器SSD0对应于存储器区块0MS0，以及区块1选择器SSD1对应于存储器区块1MS1。存储器区块0MS0及存储器区块1MS1分别配置在不同的井区。区块0选择器SSD0配置在存储器区块0MS0及存储器区块1MS1之间，用以分离存储器区块0MS0及存储器区块1MS1。当在快闪存储器装置110执行抹除操作，存储器区块0MS0以及存储器区块1MS1的至少其中一个被选择以进行抹除动作，且被选择的存储器区块内所有的存储器胞同步地被抹除。也就是说，在现有技术中，抹除存储器区块0MS0或存储器区块1MS1的一部分的存储器胞是不可能的，因此，小尺寸存储器区块抹除功能无法在快闪存储器装置100实现。
另一方面，为了达到小尺寸存储器区块抹除的目的，图1B绘示另一现有技术快闪存储器装置120。图1A的存储器区块0MS0可分割为图1B的存储器区块01MS01及存储器区块02MS02，且图1A的存储器区块1MS1可分割为图1B的存储器区块11MS11及存储器区块12MS12。此外，存储器区块MS01～MS12可分别配置在四个不同的井区，且两个区块选择器SSD01与SSD02以及两个区块选择器SSD11与SSD12是必要的。区块01选择器SSD01对应于存储器区块01MS01，区块02选择器SSD02对应于存储器区块02MS02，区块11选择器SSD11对应于存储器区块11MS11，区块12选择器SSD12对应于存储器区块12MS12。也就是说，对应快闪存储器装置120的井区的数量以及区块选择装置的增加，进而使得快闪存储器装置120的芯片尺寸增加。
发明内容
本发明的目标为一种非易失性存储器装置及其抹除方法，其可抹除配置在相同的井区的多个存储器区块中的其中一个。
本发明提供一种非易失性存储器装置。所述非易失性存储器装置包括多个第一存储器区块及控制电压提供器。第一存储器区块配置在第一井区，其中，各第一存储器区块包括多个存储器胞以分别接收多个控制线信号。控制电压提供器耦接至第一存储器区块以提供控制线信号至各第一存储器区块的存储器胞。当执行抹除操作，第一存储器区块的其中一个被选择以进行抹除动作，且控制电压提供器提供具有抹除控制电压的控制线信号至被选择的存储器区块，以及提供具有非抹除控制电压的控制线信号至未被选择的存储器区块，抹除控制电压及非抹除控制电压的电压电平相异。
本发明也提供一种非易失性存储器装置的抹除方法。所述抹除方法的步骤包括：提供多个控制线信号至所述非易失性存储器装置的各多个第一存储器区块的多个存储器胞，其中第一存储器区块配置在第一井区；当执行抹除操作，选择第一存储器区块的其中一个进行抹除动作；提供具有抹除控制电压的控制线信号至被选择的存储器区块；以及提供具有非抹除控制电压的控制线信号至未被选择的存储器区块，其中抹除控制电压以及非抹除控制电压的电压电平为相异。
综上所述，本发明的抹除操作可执行于多个存储器区块配置于相同的井区的多个存储器区块中的一个或部分。考虑到小尺寸存储器区块抹除功能，存储器区块不必要配置大量的记忆胞(memory cell)。对应地，根据现有技术的应用非易失性存储器装置不必要设有分离晶体管。使得非易失性存储器装置的芯片尺寸可减少。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A及图1B为既有快闪存储器的示意图。
图2为根据本发明的实施例的非易失性存储器装置200的方块图。
图3A为根据本发明的另一实施例的非易失性存储器装置300的方块图。
图3B为根据本发明图3A的实施例的区块选择装置的方块图。
图4为根据本发明的实施例的控制电压提供器的电路图。
图5为根据本发明的另一实施例的控制电压提供器的电路图。
图6为根据本发明的另一实施例的非易失性存储器装置600的方块图。
图7为根据本发明的实施例的用于非易失性存储器装置的抹除方法的流程图。
【符号说明】
110、120：快闪存储器装置
200、300、600：非易失性存储器装置
201、601、602：井区
210、350、400、500、650：控制电压提供器
310、320、390、MS0、MS01、MS02、MS1、MS11、MS12、MSN：存储器区块
311、321：存储器胞
340：区块选择装置
410、420、510、520：电压选择器
BL0_0_0、BL0_0_1、BL1_0_0、BL1_0_1、BL0_127_0、BL0_127_1、BL1_127_0、BL1_127_1：位线
CLS1、CLS2、CLS3、CLS4：控制线信号
MI1-MI8、T1-T16：晶体管
MBL0、MBL127：主位线
PU0、PU1：操作控制信号
S710-S740：步骤
SL、SL1、SL2：源极线
SSD0、SSD1、SSD01、SSD02、SSD11、SSD12：选择器
VBCS0、VBCS1：电压线
WLS1、WLS2、WLS3、WLS4：字线信号
ZWL0_0-ZWL63_0、ZWL0_1-ZWL63_1：字线信号
ZCL0_0-ZCL63_0、ZCL0_1-ZCL63_1、ZCL1_1、ZCL1_0：控制线信号
ZCLV0、ZCLV1：垂直控制信号线
具体实施方式
请参阅图2，图2为根据本发明的实施例的非易失性存储器装置200的方块图。非易失性存储器装置200包括多个存储器区块MS1-MSN以及控制电压提供器210。存储器区块MS1-MSN配置于一个井区201中。井区201可为N型井区(well)。当在非易失性存储器装置200执行抹除操作，且存储器区块MS1～MSN中至少其中一个被选择以进行抹除动作，控制电压提供器210提供具有抹除控制电压的控制线信号至被选择的存储器区块，以及提供具有非抹除控制电压的控制线信号至未被选择的存储器区块。举例而言，若存储器区块MS1被选择以进行抹除动作且存储器区块MSN未被选择以进行抹除动作，控制线信号CLS1与CSL2由控制电压提供器210提供，其中，控制线信号CLS1的电压电平相等于抹除控制电压的电压电平，且控制线信号CLS2的电压电平相等于非抹除控制电压的电压电平。在此实施例，抹除控制电压可等于-6.5V且非抹除控制电压可等于6.5V。
另一方面，当执行抹除操作，施加于井区210的电压可相等于6.5V，且字线信号WLS1-WLS2的电压电平可相等于3.0V。也就是说，施加于井区的电压的电压电平210及非抹除控制电压的电压电平相同。非抹除控制电压的电压电平为抹除控制电压的电压电平的相反数。
请参阅图3A，图3A为根据本发明的另一实施例的非易失性存储器装置300的方块图。非易失性存储器装置300包括存储器区块310、320以及控制电压提供器350。存储器区块310及320配置在同一井区中，且施加于井区的电压耦接至位于存储器区块310、320的所有存储器胞的源极线SL。在此实施例中，井区可为N型井区。各存储器胞(例如：存储器胞311及存储器胞321)包括两个P型晶体管。多个字线信号ZWL0_0-ZWL63_0、ZWL0_1-ZWL63_1分别传输至存储器区块310、320的存储器胞。多个控制线信号ZCL0_0-ZCL63_0、ZCL0_1-ZCL63_1也分别传输至存储器区块的310、320存储器胞。当执行抹除操作时，存储器区块310、320的其中一个被选择以进行抹除动作且控制电压提供器350提供具有抹除控制电压的控制线信号ZCL0_0-ZCL63_0、ZCL0_1-ZCL63_1至被选择的存储器区块，且提供具有非抹除控制电压的控制线信号ZCL0_0-ZWL63_0、ZCL0_1-ZCL63_1至未被选择的存储器区块。
举例来说，当执行抹除操作，存储器区块310被选择以成为被选择的存储器区块，且存储器区块320被选择以成为未被选择(un-selected)的存储器区块。控制电压提供器350可提供具有抹除控制电压的控制线信号ZCL0_0-ZCL63_0，且提供具有非抹除控制电压的控制线信号ZCL0_1-ZCL63_1。其中，非抹除控制电压的电压电平可相等于源极线SL的电压电平，且抹除控制电压的电压电平可小于非抹除控制电压的电压电平。在此实施例中，抹除控制电压的电压电平以及非抹除控制电压的电压电平可分别为-6.5V与6.5V，且源极线的电压电平可为6.5V。
另一方面，当执行抹除操作，字线信号的电压电平ZWL0_0-ZWL63_0、ZWL0_1-ZWL63_1可为相同。在此实施例，字线信号的电压电平ZWL0_0-ZWL63_0、ZWL0_1-ZWL63_1可为3.0V。
以这种方式，位于存储器区块310的存储器胞被抹除，位于存储器区块320的存储器胞未被抹除。也就是说，配置在相同的井区存储器区块只有一个或部分的会被选择以抹除，可实现小尺寸存储器区块抹除功能。
请在此注意，由两个晶体管形成的存储器胞311、321仅作为参考且不限于本发明的范围。用于快闪存储器的任何存储器胞可用于存储器装置300。
另一方面，区块选择装置340也配置于非易失性存储器装置300，且区块选择装置340耦接至位于存储器区块310、320的存储器胞的位线。另外，区块选择装置340并耦接至另一存储器区块390。
请在此注意，当在存储器区块310、320至少其中一个执行抹除操作时，区块选择装置340用于将存储器区块320与存储器区块390隔离。另一方面，当在非易失性存储器装置300执行编程(program)或读取操作时，区块选择装置340用于存储器胞的选择。
请参阅图3B，图3B为根据本发明图3A的实施例的区块选择装置的方块图。在图3B，区块选择装置340包括多个晶体管MI1-MI8。晶体管MI1、MI2的第一端分别耦接至位线BL0_0_0、BL0_0_1，且晶体管MI1、MI2的第二端耦接至主位线MBL0。晶体管MI5、MI6的第一端耦接至主位线MBL0，且晶体管MI5、MI6的第二端分别耦接至位线BL1_0_0、BL1_0_1。位线BL0_0_0、BL0_0_1为来自存储器区块310、320的位线，且位线BL1_0_0、BL1_0_1为来自其他存储器区块的位线。而且，晶体管MI3、MI4的第一端分别耦接至位线BL0_127_0、BL0_127_1，且晶体管MI3、MI4的第二端耦接至主位线MBL127。晶体管MI7、MI8的第一端耦接至主位线MBL127，且晶体管MI7、MI8的第二端分别耦接至位线BL1_127_0、BL1_127_1。位线BL0_127_0、BL0_127_1为来自存储器区块310、320的位线，且位线BL1_127_0、BL1_127_1为来自其他存储器区块的位线。
请参阅图4，图4为根据本发明的实施例的控制电压提供器的电路图。控制电压提供器400包括电压选择器410、420。电压选择器410耦接至第一垂直控制信号线ZCLV0与第一电压线VBCS0。电压选择器410根据操作控制信号PU0及PU1选择第一垂直控制信号线ZCLV0与第一电压线VBCS0中其中一个的电压用以产生控制线信号ZCL0_0、ZCL1_0。电压选择器420耦接至第二垂直控制信号线ZCLV1与第二电压线VBCS1。电压选择器420根据操作控制信号PU0及PU1选择第二垂直控制信号线ZCLV1与第二电压线VBCS1其中一个的电压用以产生控制线信号ZCL0_1、ZCL1_1。在此应注意，控制线信号ZCL0_0、ZCL1_0提供至位于第一存储器区块的存储器胞且控制线信号ZCL0_1、ZCL1_1提供至位于第二存储器区块的存储器胞，其中，第一存储器区块及第二存储器区块配置在相同的井区。
在图4中，电压选择器410包括晶体管T1-T4以分别形成四个开关。晶体管T1耦接至第一垂直控制信号线ZCLV0及电压选择器410的输出端之间，且晶体管T1受控于操作控制信号PU0。晶体管T2耦接至第一电压线VBCS0及电压选择器410的输出端之间，且晶体管T2受控于操作控制信号PU0。晶体管T3耦接至第一垂直控制信号线ZCLV0及电压选择器410的另一输出端之间，且晶体管T3由操作控制信号PU1控制。晶体管T4耦接至第一电压线VBCS0及电压选择器410的输出端(晶体管T3耦接的输出端)之间，且晶体管T4受控于操作控制信号PU1。控制线信号ZCL0_0、ZCL1_0被提供至第一存储器区块。
另一方面，电压选择器420包括晶体管T5-T8所分别形成的四个开关。晶体管T5耦接至之间第二垂直控制信号线ZCLV1及电压选择器420的输出端之间，且晶体管T5受控于操作控制信号PU0。晶体管T6耦接至第二电压线VBCS1及电压选择器420的输出端之间，且晶体管T6受控于操作控制信号PU0。晶体管T7耦接至第二垂直控制信号线ZCLV1及电压选择器420的另一输出端之间，且晶体管T7受控于操作控制信号PU1。晶体管T8耦接至第二电压线VBCS1及电压选择器420的输出端(晶体管T7耦接的输出端)之间，且受控于操作控制信号PU1。控制线信号ZCL0_1与ZCL1_1被提供至第二存储器区块。
晶体管T1、T3、T5、T7可为P型晶体管，晶体管T2、T4、T6、T8则可为N型晶体管。
当执行抹除操作时，第一存储器区块被选择以被抹除，且第二存储器区块则未被选择以被抹除，电压选择器410提供具有抹除控制电压(例：-6.5V)的控制线信号ZCL0_0、ZCL1_0以及具有非抹除控制电压(例：6.5V)的控制线信号ZCL0_1、ZCL1_1。
也就是说，当执行抹除操作时，抹除控制电压被提供至第一电压线VBCS0且非抹除控制电压被提供至第二垂直控制信号线ZCLV1。第一垂直控制信号线ZCLV0与第二电压线VBCS1的电压电平为0V。此外，操作控制信号的电压电平PU0、PU1为0V。
请参阅图5，图5为根据本发明的另一实施例的控制电压提供器的电路图。控制电压提供器500包括电压选择器510、520。电压选择器510耦接至第一垂直控制信号线ZCLV0、第二垂直控制信号线ZCLV1与第一电压线VBS0。电压选择器510根据操作控制信号PU0选择第一及第二垂直控制信号线ZCLV0、ZCLV1、以及第一电压线VBCS0中其中一个的电压用以产生控制线信号ZCL0_0、ZCL1_0。电压选择器520耦接至第一及第二垂直控制信号线ZCLV0、ZCLV1以及第二电压线VBCS1。电压选择器520根据操作控制信号PU1选择第一、第二垂直控制信号线ZCLV0、ZCLV1以及第二电压线VBCS1中其中一个的电压以用以产生控制线信号ZCL0_1及ZCL1_1。
在图5，电压选择器510包括晶体管T9-T12所分别形成的四个开关。晶体管T9耦接至第一垂直控制信号线ZCLV0及电压选择器510的输出端之间，且晶体管T9受控于操作控制信号PU0。晶体管T10耦接至第一电压线VBCS0电压选择器510的输出端之间，且晶体管T10受控于操作控制信号PU0。晶体管T11耦接至第二垂直控制信号线ZCLV1及电压选择器510的另一输出端之间，且晶体管T11受控于操作控制信号PU0。晶体管T12耦接至第一电压线VBCS0及电压选择器510的输出端(晶体管T11耦接的输出端)之间，且晶体管T12受控于操作控制信号PU0。控制线信号ZCL0_0、ZCL1_0为提供至第一存储器区块。
另一方面，电压选择器520包括晶体管T13-T16所分别形成的四个开关。晶体管T13耦接至第一垂直控制信号线ZCLV0及电压选择器520的输出端之间，且晶体管T13受控于操作控制信号PU1。晶体管T14耦接至第二电压线VBCS1及电压选择器520的输出端之间，且晶体管T14受控于操作控制信号PU1。晶体管T15耦接至第二垂直控制信号线ZCLV1及电压选择器520的另一输出端之间，且晶体管T15受控于操作控制信号PU1。晶体管T16耦接至第二电压线VBCS1及电压选择器520的输出端(晶体管T15耦接的输出端)之间，且晶体管T16受控于操作控制信号PU1。控制线信号ZCL0_1、ZCL1_1被提供至第二存储器区块。
晶体管T9、T11、T13、T15可为P型晶体管，晶体管T10、T12、T14、T16则可为N型晶体管。
当执行抹除操作，第一存储器区块被选择以被抹除，且第二存储器区块未被选择以被抹除，电压选择器510提供具有抹除控制电压(例：-6.5V)的控制线信号ZCL0_0、ZCL1_0以及具有非抹除控制电压减去阈值电压(例：6.5V-Vt)的控制线信号ZCL0_1、ZCL1_1。阈值电压Vt是晶体管T14、T16的晶体管导通(turned on)电压。
也就是说，当执行抹除操作，抹除控制电压被提供至第一电压线VBCS0且非抹除控制电压被提供至第二电压线VBCS1。第一垂直控制信号线ZCLV0及第二垂直控制信号线ZCLV1的电压电平为0V。此外，操作控制信号PU0、PU1的电压电平分别为0V及6.5V。
请参阅图6，图6为根据本发明的另一实施例的非易失性存储器装置600的方块图。非易失性存储器装置600可为快闪存储器装置。非易失性存储器装置600包括存储器区块610-640以及控制电压提供器650。存储器区块610、620配置在第一井区601，且存储器区块630、640配置在第二井区602。井区601、602为不同的井区，且在此实施例，井区601、602的类型相同。
井区601耦接至位于存储器区块610、620的存储器胞的源极线SL1。井区602耦接至位于存储器区块630、640的存储器胞的源极线SL2。字线信号WLS1-WLS4为分别提供至存储器区块610-640的存储器胞。
控制电压提供器650耦接至存储器区块610-640，分别提供多个控制线信号CLS1-CLS4至存储器区块610-640。当存储器区块610、620的其中一个被抹除，控制电压提供器650可提供具有抹除控制电压的控制线信号CLS1-CLS2的其中一个(例：CLS1)用以抹除存储器区块610-620的其中一个(例：610)，且提供具有非抹除控制电压的控制线信号CLS2以防止存储器区块620被抹除。因存储器区块630、640未被选择以进行抹除动作，控制电压提供器650可提供在非抹除控制电压与抹除控制电压之间的0V至控制线信号CSL3-CLS4。
另一方面，控制电压提供器650可支持非易失性存储器装置600的编程操作。在编程操作中，在控制线其中一个的存储器胞被选择且对应的控制线信号可被设定至编程控制电压(例：6.5V)。对应至被选择的存储器胞的源极线可耦接至高电压(例：5V)，且另一源极线可耦接至耦接至低电压(例：3V)。此外，未被选择的控制线的控制线信号的电压电平可被设定至低电压。
请参阅图7，图7为根据本发明的实施例的用于非易失性存储器装置的抹除方法的流程图。此方法包括：在步骤S710，提供多个控制线信号至所述非易失性存储器装置的各第一存储器区块的多个存储器胞，其中第一存储器区块配置在第一井区；在步骤S720，当执行抹除操作，选择第一存储器区块的其中一个进行抹除动作；在步骤S730，提供具有抹除控制电压的控制线信号至被选择的存储器区块；以及在步骤S740，提供具有非抹除控制电压的控制线信号至未被选择的存储器区块。
本实施例中用以抹除非易失性存储器装置的方法的操作细节已在前面提及的参见非易失性存储器装置的实施例有详细的描述，在此恕不赘述。
总体而言，在相同的井区的各存储器区块由控制线信号的电压电平所控制。也就是说，在相同的井区的一个或部分存储器区块可通过由控制电压提供器提供的控制线信号被抹除。在不须增加非易失性存储器装置的芯片尺寸的条件下，小尺寸存储器区块的抹除功能可以被实现。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。

Claims (18)

1.一种非易失性存储器装置，包括：
多个第一存储器区块，配置于第一井区，其中，各所述第一存储器区块包括多个存储器胞以分别接收多个控制线信号；以及
控制电压提供器，耦接至所述第一存储器区块以提供所述控制线信号至各所述第一存储器区块的所述存储器胞，
其中，当执行抹除操作，所述第一存储器区块的其中一个被选择以进行抹除动作，且所述控制电压提供器提供具有抹除控制电压的所述控制线信号至被选择的所述存储器区块，以及提供具有非抹除控制电压的所述控制线信号至未被选择的所述存储器区块，所述抹除控制电压及所述非抹除控制电压的电压电平相异。
2.如权利要求1所述的非易失性存储器装置，其中当执行所述抹除操作时，施加于所述第一井区的电压电平与所述非抹除控制电压的电压电平相同。
3.如权利要求1所述的非易失性存储器装置，其中所述抹除控制电压的电压电平为所述非抹除控制电压的电压电平的相反数。
4.如权利要求1所述的非易失性存储器装置，其中当执行所述抹除操作时，全部的所述第一存储器区块中的所述存储器胞分别接收的多个字线信号的电压电平为相同。
5.如权利要求1所述的非易失性存储器装置，其中该控制电压提供器包括：
第一电压选择器，耦接至第一垂直控制信号线以及第一电压线，并根据第一操作控制信号选择在所述第一垂直控制信号线与所述第一电压线的其中一个的电压，以产生一部分所述控制线信号；以及
第二电压选择器，耦接至第二垂直控制信号线以及第二电压线，并且根据第二操作控制信号选择所述第二垂直控制信号线与所述第二电压线中其中一个的电压，以产生另一部分所述控制线信号。
6.如权利要求5所述的非易失性存储器装置，其中当执行所述抹除操作时，传输所述非抹除控制电压至所述第一垂直控制信号线或所述第二垂直控制信号线，且传输所述抹除控制电压至所述第一电压线或所述第二电压线。
7.如权利要求5所述的非易失性存储器装置，其中所述第一电压选择器包括：
至少一第一开关耦接至所述第一垂直控制信号线与所述第一电压选择器的输出端之间，且所述第一开关由所述操作控制信号控制；以及
至少一第二开关耦接至所述第一电压线与所述第一电压选择器的输出端之间，且所述第二开关由所述操作控制信号控制，
其中，所述第一电压选择器的输出端产生所述控制线信号的至少其中一个。
8.如权利要求5所述的非易失性存储器装置，其中所述第二电压选择器包括：
至少一第三开关耦接至所述第二垂直控制信号线与所述第二电压选择器的输出端之间，且所述第三开关由所述操作控制信号控制；
至少一第四开关耦接至所述第二电压线以及所述第二电压选择器的输出端之间，且所述第四开关由所述操作控制信号控制，
其中所述第二电压选择器的输出端产生至少其中一个所述控制线信号。
9.如权利要求1所述的非易失性存储器装置，其中所述控制电压提供器包括：
第一电压选择器，耦接至第一垂直控制信号线，第二垂直控制信号线及第一电压线，并根据所述第一操作控制信号选择所述第一垂直控制信号线、所述第二垂直控制信号线及所述第一电压线的其中一个的电压，以产生一部分所述控制线信号；以及
第二电压选择器，耦接至所述第一垂直控制信号线、所述第二垂直控制信号线及第二电压线，且根据所述第二操作控制信号选择所述第一垂直控制信号线、所述第二垂直控制信号线及所述第二电压线的其中一个的电压以产生另一部分所述控制线信号。
10.如权利要求9所述的非易失性存储器装置，其中当执行所述抹除操作时，所述非抹除控制电压传输至所述第一电压线及所述第二电压信号线的其中一个，且所述抹除控制电压传输至所述第一电压线及所述第二电压信号线的其中另一个。
11.如权利要求9所述的非易失性存储器装置，其中所述第一电压选择器包括：
至少一第一开关耦接至所述第一及第二垂直控制信号线的其中一个与所述第一电压选择器的输出端之间，且所述第一开关由所述第一操作控制信号控制；以及
至少一第二开关耦接至所述第一电压线与所述第一电压选择器的输出端之间，且所述第二开关由所述第一操作控制信号控制，
其中所述第一电压选择器的输出端产生所述控制线信号至少其中一个。
12.如权利要求9所述的非易失性存储器装置，其中所述第二电压选择器包括：
至少一第三开关耦接至所述第一及第二垂直控制信号线其中一个以及所述第二电压选择器的输出端之间，且所述第三开关由所述第二操作控制信号控制；以及
至少一第四开关耦接至所述第二电压线与所述第二电压选择器的输出端之间，且所述第四开关由所述第二操作控制信号控制，
其中所述第二电压选择器的输出端产生所述控制线信号的至少其中一个。
13.如权利要求1所述的非易失性存储器装置，还包括：
多个第二存储器区块，配置在第二井区，
其中，当执行所述抹除操作与所述第二存储器区块未被选择以进行抹除动作，在所述第二存储器区块的存储器胞的控制信号的电压电平与施加于所述第二井区的电压电平相同。
14.如权利要求1所述的非易失性存储器装置，还包括：
区块选择装置，耦接至所述第一存储器区块的多个位线。
15.一种非易失性存储器装置的抹除方法，包括：
提供多个控制线信号至所述非易失性存储器装置的各多个第一存储器区块的多个存储器胞，其中所述第一存储器区块配置在第一井区；
当执行抹除操作，选择所述第一存储器区块的其中一个进行抹除动作；
提供具有抹除控制电压的所述控制线信号至所述被选择的存储器区块；
提供具有非抹除控制电压的所述控制线信号至所述未被选择的存储器区块，
其中，所述抹除控制电压以及所述非抹除控制电压的电压电平为相异。
16.如权利要求15所述的非易失性存储器装置的抹除方法，当执行所述抹除操作，施加于所述第一井区的电压电平与所述非抹除控制电压的电压电平相同。
17.如权利要求15所述的非易失性存储器装置的抹除方法，其中所述抹除控制电压的电压电平为所述非抹除控制电压的电压电平的加法反元素。
18.如权利要求15所述的非易失性存储器装置的抹除方法，还包括：
提供多个字线信号至所有所述第一存储器区块的所述存储器胞，
其中当执行所述抹除操作，分别由所有所述第一存储器区块的所述存储器胞接收的所述字线信号的电压电平为相同。
CN201410507629.5A 2014-04-02 2014-09-28 非易失性存储器装置及其抹除方法 Pending CN104978997A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461973852P 2014-04-02 2014-04-02
US61/973,852 2014-04-02
US14/295,358 2014-06-04
US14/295,358 US9196367B2 (en) 2014-04-02 2014-06-04 Non-volatile memory apparatus and erasing method thereof

Publications (1)

Publication Number Publication Date
CN104978997A true CN104978997A (zh) 2015-10-14

Family

ID=54210328

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410507629.5A Pending CN104978997A (zh) 2014-04-02 2014-09-28 非易失性存储器装置及其抹除方法
CN201410848817.4A Active CN104980010B (zh) 2014-04-02 2014-12-31 具有低涟波输出信号的电荷泵电压调整器与相关控制方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410848817.4A Active CN104980010B (zh) 2014-04-02 2014-12-31 具有低涟波输出信号的电荷泵电压调整器与相关控制方法

Country Status (3)

Country Link
US (4) US9196367B2 (zh)
CN (2) CN104978997A (zh)
TW (3) TWI537961B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160072651A1 (en) * 2014-09-04 2016-03-10 Luxtera, Inc. Method and system for a multi-level encoded data path with decoder
CN105576967B (zh) * 2014-10-11 2018-07-24 中芯国际集成电路制造(上海)有限公司 升压转换电路
US9385722B2 (en) * 2014-11-25 2016-07-05 Intel Corporation Voltage level shifter circuit
CN105896962B (zh) * 2016-06-12 2018-06-05 北京兆易创新科技股份有限公司 一种电荷泵控制电路
CN106787689B (zh) * 2016-12-26 2023-09-19 格科微电子（上海）有限公司 一种电荷泵装置及其反馈控制方法
US20180196681A1 (en) * 2017-01-10 2018-07-12 Qualcomm Incorporated Selective processor wake-up in an electronic device
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
JP2018186400A (ja) * 2017-04-26 2018-11-22 ラピスセミコンダクタ株式会社 レベルシフト回路
CN107395012B (zh) * 2017-08-04 2023-05-16 杰华特微电子股份有限公司 一种电荷泵电路及其控制方法
TWI636666B (zh) * 2017-09-26 2018-09-21 北京集創北方科技股份有限公司 高速低功耗電位轉換電路
CN110233570B (zh) * 2018-03-05 2020-09-01 长鑫存储技术有限公司 控制电路及应用其的电荷泵
US10892750B2 (en) 2018-05-31 2021-01-12 SK Hynix Inc. Semiconductor apparatus
KR102519602B1 (ko) * 2018-12-17 2023-04-07 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 드라이버 회로
US10985737B2 (en) * 2018-07-20 2021-04-20 Qualcomm Incorporated High-speed low-power level-shifting clock buffer
US10804794B2 (en) * 2018-09-19 2020-10-13 Dialog Semiconductor (Uk) Limited System and method for controlling a charge pump
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
CN109671454B (zh) * 2018-11-16 2021-05-14 华南理工大学 一种差分逻辑存储器行列选择电路和芯片
CN111313694B (zh) * 2018-12-12 2024-09-27 兆易创新科技集团股份有限公司 一种电荷泵控制单元、电荷泵电路及非易失存储器
US10693367B1 (en) * 2019-02-19 2020-06-23 Rolls-Royce North American Technologies, Inc. Pre-charging circuit for power converters
CN112581997B (zh) * 2019-09-27 2022-04-12 长鑫存储技术有限公司 电源模块和存储器
US10911047B1 (en) * 2020-01-15 2021-02-02 Qualcomm Incorporated Level shifter with auto voltage-bias reliability protection
US11374400B2 (en) 2020-12-01 2022-06-28 Rolls-Royce Singapore Pte. Ltd. Topology of a solid state power controller with two mid-capacitors
KR102836000B1 (ko) * 2020-12-01 2025-07-18 에스케이하이닉스 주식회사 내부 전압 생성 회로
US12040705B2 (en) * 2021-08-20 2024-07-16 Semiconductor Components Industries, Llc Self clocked low power doubling charge pump
WO2023112466A1 (ja) * 2021-12-13 2023-06-22 ソニーセミコンダクタソリューションズ株式会社 トランジスタ回路
TWI881305B (zh) 2022-04-11 2025-04-21 力旺電子股份有限公司 電壓轉換器及其運作方法
CN115171762B (zh) * 2022-07-19 2025-10-10 珠海创飞芯科技有限公司 一种Flash存储器的存储单元编程验证方法和电路
CN117631744A (zh) * 2022-08-15 2024-03-01 长鑫存储技术有限公司 电源电路与芯片
CN116168749B (zh) * 2023-03-06 2023-08-29 北京中电华大电子设计有限责任公司 嵌入式Flash存储器的驱动电路
CN116545239B (zh) * 2023-07-06 2024-01-16 芯耀辉科技有限公司 一种电荷泵系统、电源装置、存储器及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912842A (en) * 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array
CN101183562A (zh) * 2006-11-17 2008-05-21 夏普株式会社 非易失性半导体存储装置的擦除电路
US20080144389A1 (en) * 2006-12-14 2008-06-19 Elite Semiconductor Memory Technology Inc. Word line driver design in nor flash memory
CN101842849A (zh) * 2008-01-07 2010-09-22 莫塞德技术公司 具有多个单元基底的与非闪速存储器
CN103514954A (zh) * 2013-10-11 2014-01-15 芯成半导体（上海）有限公司 闪存的擦除方法、读取方法及编程方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204666B2 (ja) 1990-11-21 2001-09-04 株式会社東芝 不揮発性半導体記憶装置
GB9921367D0 (en) 1999-09-09 1999-11-10 Sgs Thomson Microelectronics Level shifter
US6278317B1 (en) * 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
US7199638B2 (en) * 2003-12-26 2007-04-03 Stmicroelectronics Pvt. Ltd. High speed voltage level translator
JP2006121654A (ja) * 2004-09-21 2006-05-11 Renesas Technology Corp レベル変換回路
KR100632951B1 (ko) 2004-09-22 2006-10-11 삼성전자주식회사 리플 안정화 기능을 갖는 고전압 발생 회로
US7244985B2 (en) 2005-09-06 2007-07-17 Ememory Technology Inc. Non-volatile memory array
US20070164789A1 (en) * 2006-01-17 2007-07-19 Cypress Semiconductor Corp. High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting
US7400527B2 (en) * 2006-03-16 2008-07-15 Flashsilicon, Inc. Bit symbol recognition method and structure for multiple bit storage in non-volatile memories
CN100435460C (zh) * 2006-05-24 2008-11-19 立锜科技股份有限公司 电荷泵的模式转换控制电路与方法
US7596024B2 (en) * 2006-07-14 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory
US8320191B2 (en) * 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP5072731B2 (ja) * 2008-06-23 2012-11-14 株式会社東芝 定電圧昇圧電源
US8837221B2 (en) * 2010-09-03 2014-09-16 Aplus Flash Technology, Inc. Write bias condition for 2T-string NOR flash cell
CN102468747A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种电荷泵控制电路
CN102231597B (zh) * 2011-07-07 2014-01-08 中国科学院上海微系统与信息技术研究所 电荷泵及电荷泵工作方法
US8653877B2 (en) 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
CN102684481A (zh) * 2012-05-24 2012-09-19 苏州脉科库博环保科技有限公司 一种宽输入范围低纹波电荷泵降压电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912842A (en) * 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array
CN101183562A (zh) * 2006-11-17 2008-05-21 夏普株式会社 非易失性半导体存储装置的擦除电路
US20080144389A1 (en) * 2006-12-14 2008-06-19 Elite Semiconductor Memory Technology Inc. Word line driver design in nor flash memory
CN101842849A (zh) * 2008-01-07 2010-09-22 莫塞德技术公司 具有多个单元基底的与非闪速存储器
CN103514954A (zh) * 2013-10-11 2014-01-15 芯成半导体（上海）有限公司 闪存的擦除方法、读取方法及编程方法

Also Published As

Publication number Publication date
US9424939B2 (en) 2016-08-23
TWI537961B (zh) 2016-06-11
TWI538404B (zh) 2016-06-11
US20160042795A1 (en) 2016-02-11
TWI519046B (zh) 2016-01-21
US20150287467A1 (en) 2015-10-08
CN104980010A (zh) 2015-10-14
US20150288365A1 (en) 2015-10-08
US9257190B2 (en) 2016-02-09
US9219409B2 (en) 2015-12-22
TW201539955A (zh) 2015-10-16
US9196367B2 (en) 2015-11-24
TW201539982A (zh) 2015-10-16
CN104980010B (zh) 2017-11-03
US20150288278A1 (en) 2015-10-08
TW201539458A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
CN104978997A (zh) 非易失性存储器装置及其抹除方法
KR102070724B1 (ko) 비휘발성 메모리 장치 및 그것의 구동 방법
US20150221385A1 (en) Semiconductor memory device and system including the same
KR102395724B1 (ko) 반도체 메모리 장치 및 그 동작 방법
US9859009B2 (en) Semiconductor memory device for switching high voltage without potential drop
US9633731B2 (en) Semiconductor memory device including three-dimensional array structure
US9082486B2 (en) Row decoding circuit and memory
CN106653078B (zh) 外围电路、半导体存储器件及其操作方法
KR20170038504A (ko) 상태 신호를 출력하는 반도체 메모리 장치 및 그것의 동작 방법
KR102094336B1 (ko) 메모리 시스템 및 그것의 구동 방법
KR102072767B1 (ko) 고전압 스위치 및 그것을 포함하는 불휘발성 메모리 장치
US20170206966A1 (en) Semiconductor memory device and operating method thereof
CN105009220A (zh) 3d存储器中的子块解码
KR20130129638A (ko) 불휘발성 반도체 메모리 장치 및 그의 리드 방법
CN109102835B (zh) 非挥发性半导体储存装置及其读取方法
KR102442215B1 (ko) 반도체 메모리 장치
KR102509328B1 (ko) 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치
KR102020643B1 (ko) 레귤레이터 및 이를 포함한 반도체 장치
CN104715795A (zh) 行译码电路以及存储器
KR101766972B1 (ko) 메모리 동작용 시스템, 디바이스 및 방법
US8873295B2 (en) Memory and operation method thereof
TWI692761B (zh) 非揮發性記憶體裝置的操作方法
KR20240173419A (ko) 리드 동작을 수행하는 메모리 장치 및 그 동작 방법
US20170330625A1 (en) Block decoder and semiconductor memory device having the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151014

WD01 Invention patent application deemed withdrawn after publication