[go: up one dir, main page]

TWI537961B - 非揮發性記憶體裝置及其抹除方法 - Google Patents

非揮發性記憶體裝置及其抹除方法 Download PDF

Info

Publication number
TWI537961B
TWI537961B TW103127075A TW103127075A TWI537961B TW I537961 B TWI537961 B TW I537961B TW 103127075 A TW103127075 A TW 103127075A TW 103127075 A TW103127075 A TW 103127075A TW I537961 B TWI537961 B TW I537961B
Authority
TW
Taiwan
Prior art keywords
voltage
control
line
erase
memory
Prior art date
Application number
TW103127075A
Other languages
English (en)
Other versions
TW201539458A (zh
Inventor
蔡裕雄
羅俊元
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201539458A publication Critical patent/TW201539458A/zh
Application granted granted Critical
Publication of TWI537961B publication Critical patent/TWI537961B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from DC input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018514—Interface arrangements with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

非揮發性記憶體裝置及其抹除方法
本發明是關於一種非揮發性記憶體裝置及其抹除方法。且特別是關於一種能夠抹除配置於相同的井區的記憶體區塊中的至少其中之一的非揮發性記憶體裝置。
在先前技術，當於快閃記憶體裝置執行抹除操作，所有配置於相同的井區的記憶體區塊必須同步地抹除。請參照圖1A，快閃記憶體裝置110包括記憶體區塊0 MS0以及記憶體區塊1 MS1，區塊0選擇器SSD0以及區塊1選擇器SSD1。區塊0選擇器SSD0對應於記憶體區塊0 MS0，以及區塊1選擇器SSD1對應於記憶體區塊1 MS1。記憶體區塊0 MS0及記憶體區塊1 MS1分別配置於不同的井區。區塊0選擇器SSD0配置於記憶體區塊0 MS0及記憶體區塊1 MS1之間，用以分離記憶體區塊0 MS0及記憶體區塊1 MS1。當在快閃記憶體裝置110執行抹除操作，記憶體區塊0 MS0以及記憶體區塊1 MS1的至少其中之一被選擇以進行抹除動作，且被選擇的記憶體區塊內所有的記憶體胞同步地被 抹除。也就是說，在先前技術中，抹除記憶體區塊0 MS0或記憶體區塊1 MS1的一部分的記憶體胞是不可能的，因此，小尺寸記憶體區塊抹除功能無法在快閃記憶體裝置100實現。
另一方面，為了達到小尺寸記憶體區塊抹除的目的，圖1B繪示另一先前技術快閃記憶體裝置120。圖1A的記憶體區塊0 MS0可分割為圖1B的記憶體區塊01 MS01及記憶體區塊02 MS02，且圖1A的記憶體區塊1 MS1可分割為圖1B的記憶體區塊11 MS11及記憶體區塊12 MS12。此外，記憶體區塊MS01~MS12可分別配置於四個不同的井區，且兩個區塊選擇器SSD01與SSD02以及兩個區塊選擇器SSD11與SSD12是必要的。區塊01選擇器SSD01對應於記憶體區塊01 MS01，區塊02選擇器SSD02對應於記憶體區塊02 MS02，區塊11選擇器SSD11對應於記憶體區塊11 MS11，區塊12選擇器SSD12對應於記憶體區塊12 MS12。也就是說，對應快閃記憶體裝置120的井區的數量以及區塊選擇裝置的增加，進而使得快閃記憶體裝置120的晶片尺寸增加。
本發明的目標為一種非揮發性記憶體裝置及其抹除方法，其可抹除配置於相同的井區的多個記憶體區塊中的其中之一。
本發明提供一種非揮發性記憶體裝置。所述非揮發性記憶體裝置包括多個第一記憶體區塊及控制電壓提供器。第一記憶體區塊配置於第一井區，其中，各第一記憶體區塊包括多個記憶 體胞以分別接收多個控制線信號。控制電壓提供器耦接至第一記憶體區塊以提供控制線信號至各第一記憶體區塊的記憶體胞。當執行抹除操作，第一記憶體區塊的其中之一被選擇以進行抹除動作，且控制電壓提供器提供具有抹除控制電壓的控制線信號至被選擇的記憶體區塊，以及提供具有非抹除控制電壓的控制線信號至未被選擇的記憶體區塊，抹除控制電壓及非抹除控制電壓的電壓位準相異。
本發明也提供一種非揮發性記憶體裝置的抹除方法。所述抹除方法的步驟包括：提供多個控制線信號至所述非揮發性記憶體裝置的各多個第一記憶體區塊的多個記憶體胞，其中第一記憶體區塊配置於第一井區；當執行抹除操作，選擇第一記憶體區塊的其中之一進行抹除動作；提供具有抹除控制電壓的控制線信號至被選擇的記憶體區塊；以及提供具有非抹除控制電壓的控制線信號至未被選擇的記憶體區塊，其中抹除控制電壓以及非抹除控制電壓的電壓位準為相異。
綜上所述，本發明的抹除操作可執行於多個記憶體區塊配置於相同的井區的多個記憶體區塊中的一個或部分。考慮到小尺寸記憶體區塊抹除功能，記憶體區塊不必要配置大量的記憶胞(memory cell)。對應地，根據現有技術的應用非揮發性記憶體裝置不必要設有分離電晶體。使得非揮發性記憶體裝置的晶片尺寸可減少。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。
110、120‧‧‧快閃記憶體裝置
200、300、600‧‧‧非揮發性記憶體裝置
201、601、602‧‧‧井區
210、350、400、500、650‧‧‧控制電壓提供器
310、320、390、MS0、MS01、MS02、MS1、MS11、MS12、MSN‧‧‧記憶體區塊
311、321‧‧‧記憶體胞
340‧‧‧區塊選擇裝置
410、420、510、520‧‧‧電壓選擇器
BL0_0_0、BL0_0_1、BL1_0_0、BL1_0_1、BL0_127_0、BL0_127_1、BL1_127_0、BL1_127_1‧‧‧位元線
CLS1、CLS2、CLS3、CLS4‧‧‧控制線信號
MI1-MI8、T1-T16‧‧‧電晶體
MBL0、MBL127‧‧‧主位元線
PU0、PU1‧‧‧操作控制信號
S710-S740‧‧‧步驟
SL、SL1、SL2‧‧‧源極線
SSD0、SSD1、SSD01、SSD02、SSD11、SSD12‧‧‧選擇器
VBCS0、VBCS1‧‧‧電壓線
WLS1、WLS2、WLS3、WLS4‧‧‧字元線信號
ZWL0_0-ZWL63_0、ZWL0_1-ZWL63_1‧‧‧字元線信號
ZCL0_0-ZCL63_0、ZCL0_1-ZCL63_1、ZCL1_1、ZCL1_0‧‧‧控制線信號
ZCLV0、ZCLV1‧‧‧垂直控制信號線
圖1A及圖1B為既有快閃記憶體的示意圖。
圖2為根據本發明的實施例的非揮發性記憶體裝置200的方塊圖。
圖3A為根據本發明的另一實施例的非揮發性記憶體裝置300的方塊圖。
圖3B為根據本發明圖3A的實施例的區塊選擇裝置的方塊圖。
圖4為根據本發明的實施例的控制電壓提供器的電路圖。
圖5為根據本發明的另一實施例的控制電壓提供器的電路圖。
圖6為根據本發明的另一實施例的非揮發性記憶體裝置600的方塊圖。
圖7為根據本發明的實施例的用於非揮發性記憶體裝置的抹除方法的流程圖。
請參閱圖2，圖2為根據本發明的實施例的非揮發性記憶體裝置200的方塊圖。非揮發性記憶體裝置200包括多個記憶體 區塊MS1-MSN以及控制電壓提供器210。記憶體區塊MS1-MSN配置於一個井區201中。井區201可為N型井區(well)。當在非揮發性記憶體裝置200執行抹除操作，且記憶體區塊MS1~MSN中至少其中之一被選擇以進行抹除動作，控制電壓提供器210提供具有抹除控制電壓的控制線信號至被選擇的記憶體區塊，以及提供具有非抹除控制電壓的控制線信號至未被選擇的記憶體區塊。舉例而言，若記憶體區塊MS1被選擇以進行抹除動作且記憶體區塊MSN未被選擇以進行抹除動作，控制線信號CLS1與CSL2由控制電壓提供器210提供，其中，控制線信號CLS1的電壓位準相等於抹除控制電壓的電壓位準，且控制線信號CLS2的電壓位準相等於非抹除控制電壓的電壓位準。在此實施例，抹除控制電壓可等於-6.5V且非抹除控制電壓可等於6.5V。
另一方面，當執行抹除操作，施加於井區210的電壓可相等於6.5V，且字元線信號WLS1-WLS2的電壓位準可相等於3.0V。也就是說，施加於井區的電壓的電壓位準210及非抹除控制電壓的電壓位準相同。非抹除控制電壓的電壓位準為抹除控制電壓的電壓位準的相反數。
請參閱圖3A，圖3A為根據本發明的另一實施例的非揮發性記憶體裝置300的方塊圖。非揮發性記憶體裝置300包括記憶體區塊310、320以及控制電壓提供器350。記憶體區塊310及320配置於同一井區中，且施加於井區的電壓耦接至位於記憶體區塊310、320的所有記憶體胞的源極線SL。在此實施例中，井區 可為N型井區。各記憶體胞(例如：記憶體胞311及記憶體胞321)包括兩個P型電晶體。多個字元線信號ZWL0_0-ZWL63_0、ZWL0_1-ZWL63_1分別傳輸至記憶體區塊310、320的記憶體胞。多個控制線信號ZCL0_0-ZCL63_0、ZCL0_1-ZCL63_1也分別傳輸至記憶體區塊的310、320記憶體胞。當執行抹除操作時，記憶體區塊310、320的其中之一被選擇以進行抹除動作且控制電壓提供器350提供具有抹除控制電壓的控制線信號ZCL0_0-ZCL63_0、ZCL0_1-ZCL63_1至被選擇的記憶體區塊，且提供具有非抹除控制電壓的控制線信號ZCL0_0-ZWL63_0、ZCL0_1-ZCL63_1至未被選擇的記憶體區塊。
舉例來說，當執行抹除操作，記憶體區塊310被選擇以成為被選擇的記憶體區塊，且記憶體區塊320被選擇以成為未被選擇(un-selected)的記憶體區塊。控制電壓提供器350可提供具有抹除控制電壓的控制線信號ZCL0_0-ZCL63_0，且提供具有非抹除控制電壓的控制線信號ZCL0_1-ZCL63_1。其中，非抹除控制電壓的電壓位準可相等於源極線SL的電壓位準，且抹除控制電壓的電壓位準可小於非抹除控制電壓的電壓位準。在此實施例中，抹除控制電壓的電壓位準以及非抹除控制電壓的電壓位準可分別為-6.5V與6.5V，且源極線的電壓位準可為6.5V。
另一方面，當執行抹除操作，字元線信號的電壓位準ZWL0_0-ZWL63_0、ZWL0_1-ZWL63_1可為相同。在此實施例，字元線信號的電壓位準ZWL0_0-ZWL63_0、ZWL0_1-ZWL63_1可 為3.0V。
以這種方式，位於記憶體區塊310的記憶體胞被抹除，位於記憶體區塊320的記憶體胞未被抹除。也就是說，配置於相同的井區記憶體區塊只有一個或部分的會被選擇以抹除，可實現小尺寸記憶體區塊抹除功能。
請在此注意，由兩個電晶體形成的記憶體胞311、321僅作為參考且不限於本發明的範圍。用於快閃記憶體的任何記憶體胞可用於記憶體裝置300。
另一方面，區塊選擇裝置340也配置於非揮發性記憶體裝置300，且區塊選擇裝置340耦接至位於記憶體區塊310、320的記憶體胞的位元線。另外，區塊選擇裝置340並耦接至另一記憶體區塊390。
請在此注意，當在記憶體區塊310、320至少其中之一執行抹除操作時，區塊選擇裝置340用於將記憶體區塊320與記憶體區塊390隔離。另一方面，當在非揮發性記憶體裝置300執行程式化(program)或讀取操作時，區塊選擇裝置340用於記憶體胞的選擇。
請參閱圖3B，圖3B為根據本發明圖3A的實施例的區塊選擇裝置的方塊圖。在圖3B，區塊選擇裝置340包括多個電晶體MI1-MI8。電晶體MI1、MI2的第一端分別耦接至位元線BL0_0_0、BL0_0_1，且電晶體MI1、MI2的第二端耦接至主位元線MBL0。電晶體MI5、MI6的第一端耦接至主位元線MBL0，且電晶體MI5、 MI6的第二端分別耦接至位元線BL1_0_0、BL1_0_1。位元線BL0_0_0、BL0_0_1為來自記憶體區塊310、320的位元線，且位元線BL1_0_0、BL1_0_1為來自其他記憶體區塊的位元線。而且，電晶體MI3、MI4的第一端分別耦接至位元線BL0_127_0、BL0_127_1，且電晶體MI3、MI4的第二端耦接至主位元線MBL127。電晶體MI7、MI8的第一端耦接至主位元線MBL127，且電晶體MI7、MI8的第二端分別耦接至位元線BL1_127_0、BL1_127_1。位元線BL0_127_0、BL0_127_1為來自記憶體區塊310、320的位元線，且位元線BL1_127_0、BL1_127_1為來自其他記憶體區塊的位元線。
請參閱圖4，圖4為根據本發明的實施例的控制電壓提供器的電路圖。控制電壓提供器400包括電壓選擇器410、420。電壓選擇器410耦接至第一垂直控制信號線ZCLV0與第一電壓線VBCS0。電壓選擇器410根據操作控制信號PU0及PU1選擇第一垂直控制信號線ZCLV0與第一電壓線VBCS0中其中之一的電壓用以產生控制線信號ZCL0_0、ZCL1_0。電壓選擇器420耦接至第二垂直控制信號線ZCLV1與第二電壓線VBCS1。電壓選擇器420根據操作控制信號PU0及PU1選擇第二垂直控制信號線ZCLV1與第二電壓線VBCS1其中之一的電壓用以產生控制線信號ZCL0_1、ZCL1_1。在此應注意，控制線信號ZCL0_0、ZCL1_0提供至位於第一記憶體區塊的記憶體胞且控制線信號ZCL0_1、ZCL1_1提供至位於第二記憶體區塊的記憶體胞，其中，第一記憶 體區塊及第二記憶體區塊配置於相同的井區。
在圖4中，電壓選擇器410包括電晶體T1-T4以分別形成四個開關。電晶體T1耦接至第一垂直控制信號線ZCLV0及電壓選擇器410的輸出端之間，且電晶體T1受控於操作控制信號PU0。電晶體T2耦接至第一電壓線VBCS0及電壓選擇器410的輸出端之間，且電晶體T2受控於操作控制信號PU0。電晶體T3耦接至第一垂直控制信號線ZCLV0及電壓選擇器410的另一輸出端之間，且電晶體T3由操作控制信號PU1控制。電晶體T4耦接至第一電壓線VBCS0及電壓選擇器410的輸出端(電晶體T3耦接的輸出端)之間，且電晶體T4受控於操作控制信號PU1。控制線信號ZCL0_0、ZCL1_0被提供至第一記憶體區塊。
另一方面，電壓選擇器420包括電晶體T5-T8所分別形成的四個開關。電晶體T5耦接至之間第二垂直控制信號線ZCLV1及電壓選擇器420的輸出端之間，且電晶體T5受控於操作控制信號PU0。電晶體T6耦接至第二電壓線VBCS1及電壓選擇器420的輸出端之間，且電晶體T6受控於操作控制信號PU0。電晶體T7耦接至第二垂直控制信號線ZCLV1及電壓選擇器420的另一輸出端之間，且電晶體T7受控於操作控制信號PU1。電晶體T8耦接至第二電壓線VBCS1及電壓選擇器420的輸出端(電晶體T7耦接的輸出端)之間，且受控於操作控制信號PU1。控制線信號ZCL0_1與ZCL1_1被提供至第二記憶體區塊。
電晶體T1、T3、T5、T7可為P型電晶體，電晶體T2、 T4、T6、T8則可為N型電晶體。
當執行抹除操作時，第一記憶體區塊被選擇以被抹除，且第二記憶體區塊則未被選擇以被抹除，電壓選擇器410提供具有抹除控制電壓(例：-6.5V)的控制線信號ZCL0_0、ZCL1_0以及具有非抹除控制電壓(例：6.5V)的控制線信號ZCL0_1、ZCL1_1。
也就是說，當執行抹除操作時，抹除控制電壓被提供至第一電壓線VBCS0且非抹除控制電壓被提供至第二垂直控制信號線ZCLV1。第一垂直控制信號線ZCLV0與第二電壓線VBCS1的電壓位準為0V。此外，操作控制信號的電壓位準PU0、PU1為0V。
請參閱圖5，圖5為根據本發明的另一實施例的控制電壓提供器的電路圖。控制電壓提供器500包括電壓選擇器510、520。電壓選擇器510耦接至第一垂直控制信號線ZCLV0、第二垂直控制信號線ZCLV1與第一電壓線VBS0。電壓選擇器510根據操作控制信號PU0選擇第一及第二垂直控制信號線ZCLV0、ZCLV1、以及第一電壓線VBCS0中其中之一的電壓用以產生控制線信號ZCL0_0、ZCL1_0。電壓選擇器520耦接至第一及第二垂直控制信號線ZCLV0、ZCLV1以及第二電壓線VBCS1。電壓選擇器520根據操作控制信號PU1選擇第一、第二垂直控制信號線ZCLV0、ZCLV1以及第二電壓線VBCS1中其中之一的電壓以用以產生控制線信號ZCL0_1及ZCL1_1。
在圖5，電壓選擇器510包括電晶體T9-T12所分別形成 的四個開關。電晶體T9耦接至第一垂直控制信號線ZCLV0及電壓選擇器510的輸出端之間，且電晶體T9受控於操作控制信號PU0。電晶體T10耦接至第一電壓線VBCS0電壓選擇器510的輸出端之間，且電晶體T10受控於操作控制信號PU0。電晶體T11耦接至第二垂直控制信號線ZCLV1及電壓選擇器510的另一輸出端之間，且電晶體T11受控於操作控制信號PU0。電晶體T12耦接至第一電壓線VBCS0及電壓選擇器510的輸出端(電晶體T11耦接的輸出端)之間，且電晶體T12受控於操作控制信號PU0。控制線信號ZCL0_0、ZCL1_0為提供至第一記憶體區塊。
另一方面，電壓選擇器520包括電晶體T13-T16所分別形成的四個開關。電晶體T13耦接至第一垂直控制信號線ZCLV0及電壓選擇器520的輸出端之間，且電晶體T13受控於操作控制信號PU1。電晶體T14耦接至第二電壓線VBCS1及電壓選擇器520的輸出端之間，且電晶體T14受控於操作控制信號PU1。電晶體T15耦接至第二垂直控制信號線ZCLV1及電壓選擇器520的另一輸出端之間，且電晶體T15受控於操作控制信號PU1。電晶體T16耦接至第二電壓線VBCS1及電壓選擇器520的輸出端(電晶體T15耦接的輸出端)之間，且電晶體T16受控於操作控制信號PU1。控制線信號ZCL0_1、ZCL1_1被提供至第二記憶體區塊。
電晶體T9、T11、T13、T15可為P型電晶體，電晶體T10、T12、T14、T16則可為N型電晶體。
當執行抹除操作，第一記憶體區塊被選擇以被抹除，且 第二記憶體區塊未被選擇以被抹除，電壓選擇器510提供具有抹除控制電壓(例：-6.5V)的控制線信號ZCL0_0、ZCL1_0以及具有非抹除控制電壓減去閥值電壓(例：6.5V-Vt)的控制線信號ZCL0_1、ZCL1_1。閥值電壓Vt是電晶體T14、T16的電晶體導通(turned on)電壓。
也就是說，當執行抹除操作，抹除控制電壓被提供至第一電壓線VBCS0且非抹除控制電壓被提供至第二電壓線VBCS1。第一垂直控制信號線ZCLV0及第二垂直控制信號線ZCLV1的電壓位準為0V。此外，操作控制信號PU0、PU1的電壓位準分別為0V及6.5V。
請參閱圖6，圖6為根據本發明的另一實施例的非揮發性記憶體裝置600的方塊圖。非揮發性記憶體裝置600可為快閃記憶體裝置。非揮發性記憶體裝置600包括記憶體區塊610-640以及控制電壓提供器650。記憶體區塊610、620配置於第一井區601，且記憶體區塊630、640配置於第二井區602。井區601、602為不同的井區，且在此實施例，井區601、602的類型相同。
井區601耦接至位於記憶體區塊610、620的記憶體胞的源極線SL1。井區602耦接至位於記憶體區塊630、640的記憶體胞的源極線SL2。字元線信號WLS1-WLS4為分別提供至記憶體區塊610-640的記憶體胞。
控制電壓提供器650耦接至記憶體區塊610-640，分別提供多個控制線信號CLS1-CLS4至記憶體區塊610-640。當記憶體 區塊610、620的其中之一被抹除，控制電壓提供器650可提供具有抹除控制電壓的控制線信號CLS1-CLS2的其中之一(例：CLS1)用以抹除記憶體區塊610-620的其中之一(例：610)，且提供具有非抹除控制電壓的控制線信號CLS2以防止記憶體區塊620被抹除。因記憶體區塊630、640未被選擇以進行抹除動作，控制電壓提供器650可提供在非抹除控制電壓與抹除控制電壓之間的0V至控制線信號CSL3-CLS4。
另一方面，控制電壓提供器650可支持非揮發性記憶體裝置600的程式化操作。在程式化操作中，在控制線其中之一的記憶體胞被選擇且對應的控制線信號可被設定至程式化控制電壓(例：6.5V)。對應至被選擇的記憶體胞的源極線可耦接至高電壓(例：5V)，且另一源極線可耦接至耦接至低電壓(例：3V)。此外，未被選擇的控制線的控制線信號的電壓位準可被設定至低電壓。
請參閱圖7，圖7為根據本發明的實施例的用於非揮發性記憶體裝置的抹除方法的流程圖。此方法包括：在步驟S710，提供多個控制線信號至所述非揮發性記憶體裝置的各第一記憶體區塊的多個記憶體胞，其中第一記憶體區塊配置於第一井區；在步驟S720，當執行抹除操作，選擇第一記憶體區塊的其中之一進行抹除動作；在步驟S730，提供具有抹除控制電壓的控制線信號至被選擇的記憶體區塊；以及在步驟S740，提供具有非抹除控制電壓的控制線信號至未被選擇的記憶體區塊。
本實施例中用以抹除非揮發性記憶體裝置的方法的操作細節已在前面提及的參見非揮發性記憶體裝置的實施例有詳細的描述，在此恕不贅述。
總體而言，在相同的井區的各記憶體區塊由控制線信號的電壓位準所控制。也就是說，在相同的井區的一個或部分記憶體區塊可透過由控制電壓提供器提供的控制線信號被抹除。在不須增加非揮發性記憶體裝置的晶片尺寸的條件下，小尺寸記憶體區塊的抹除功能可以被實現。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
200‧‧‧非揮發性記憶體裝置
201‧‧‧井區
210‧‧‧控制電壓提供器
MS1、MSN‧‧‧記憶體區塊
CLS1、CLS2‧‧‧控制線信號
WLS1、WLS2‧‧‧字元線信號
SL‧‧‧源極線

Claims (17)

  1. 一種非揮發性記憶體裝置，包括：多個第一記憶體區塊，配置於第一井區，其中，各所述第一記憶體區塊包括多個記憶體胞以分別接收多個控制線信號；以及一控制電壓提供器，耦接至所述第一記憶體區塊以提供所述控制線信號至各所述第一記憶體區塊的所述記憶體胞，其中，當執行抹除操作，所述第一記憶體區塊的其中之一被選擇以進行抹除動作，且所述控制電壓提供器提供具有抹除控制電壓的所述控制線信號至被選擇的所述記憶體區塊，以及提供具有非抹除控制電壓的所述控制線信號至未被選擇的所述記憶體區塊，所述抹除控制電壓及所述非抹除控制電壓的電壓位準相異，當執行所述抹除操作時，施加於所述第一井區的電壓位準與所述非抹除控制電壓的電壓位準相同。
  2. 如申請專利範圍第1項所述的非揮發性記憶體裝置，其中所述抹除控制電壓的電壓位準與所述非抹除控制電壓的電壓位準的和為0伏特。
  3. 如申請專利範圍第1項所述的非揮發性記憶體裝置，其中當執行所述抹除操作時，全部的所述第一記憶體區塊中的所述記憶體胞分別接收的多個字元線信號的電壓位準為相同。
  4. 如申請專利範圍第1項所述的非揮發性記憶體裝置，更包括：多個第二記憶體區塊，配置於一第二井區， 其中，當執行所述抹除操作與所述第二記憶體區塊未被選擇以進行抹除動作，在所述第二記憶體區塊的記憶體胞的控制信號的電壓位準與施加於所述第二井區的一電壓位準相同。
  5. 如申請專利範圍第1項所述的非揮發性記憶體裝置，更包括：一區塊選擇裝置，耦接至所述第一記憶體區塊的多個位元線。
  6. 一種非揮發性記憶體裝置，包括：多個第一記憶體區塊，配置於第一井區，其中，各所述第一記憶體區塊包括多個記憶體胞以分別接收多個控制線信號；以及一控制電壓提供器，耦接至所述第一記憶體區塊以提供所述控制線信號至各所述第一記憶體區塊的所述記憶體胞，其中，當執行抹除操作，所述第一記憶體區塊的其中之一被選擇以進行抹除動作，且所述控制電壓提供器提供具有抹除控制電壓的所述控制線信號至被選擇的所述記憶體區塊，以及提供具有非抹除控制電壓的所述控制線信號至未被選擇的所述記憶體區塊，所述抹除控制電壓及所述非抹除控制電壓的電壓位準相異，該控制電壓提供器包括：一第一電壓選擇器，耦接至一第一垂直控制信號線以及一第一電壓線，並根據一第一操作控制信號選擇在所述第一垂直控制信號線與所述第一電壓線的其中之一的電壓，以產生一部分所述控制線信號；以及一第二電壓選擇器，耦接至一第二垂直控制信號線以及 一第二電壓線，並且根據一第二操作控制信號選擇所述第二垂直控制信號線與所述第二電壓線中其中之一的電壓，以產生另一部分所述控制線信號。
  7. 如申請專利範圍第6項所述的非揮發性記憶體裝置，其中當執行所述抹除操作時，傳輸所述非抹除控制電壓至所述第一垂直控制信號線或所述第二垂直控制信號線，且傳輸所述抹除控制電壓至所述第一電壓線或所述第二電壓線。
  8. 如申請專利範圍第6項所述的非揮發性記憶體裝置，其中所述第一電壓選擇器包括：至少一第一開關耦接至所述第一垂直控制信號線與所述第一電壓選擇器的輸出端之間，且所述第一開關由所述操作控制信號控制；以及至少一第二開關耦接至所述第一電壓線與所述第一電壓選擇器的輸出端之間，且所述第二開關由所述操作控制信號控制，其中，所述第一電壓選擇器的輸出端產生所述控制線信號的至少其中之一。
  9. 如申請專利範圍第6項所述的非揮發性記憶體裝置，其中所述第二電壓選擇器包括：至少一第三開關耦接至所述第二垂直控制信號線與所述第二電壓選擇器的輸出端之間，且所述第三開關由所述操作控制信號控制；至少一第四開關耦接至所述第二電壓線以及所述第二電壓選 擇器的輸出端之間，且所述第四開關由所述操作控制信號控制，其中所述第二電壓選擇器的輸出端產生至少其中之一所述控制線信號。
  10. 一種非揮發性記憶體裝置，包括：多個第一記憶體區塊，配置於第一井區，其中，各所述第一記憶體區塊包括多個記憶體胞以分別接收多個控制線信號；以及一控制電壓提供器，耦接至所述第一記憶體區塊以提供所述控制線信號至各所述第一記憶體區塊的所述記憶體胞，其中，當執行抹除操作，所述第一記憶體區塊的其中之一被選擇以進行抹除動作，且所述控制電壓提供器提供具有抹除控制電壓的所述控制線信號至被選擇的所述記憶體區塊，以及提供具有非抹除控制電壓的所述控制線信號至未被選擇的所述記憶體區塊，所述抹除控制電壓及所述非抹除控制電壓的電壓位準相異，其中所述控制電壓提供器包括：一第一電壓選擇器，耦接至一第一垂直控制信號線，一第二垂直控制信號線及一第一電壓線，並根據所述第一操作控制信號選擇所述第一垂直控制信號線、所述第二垂直控制信號線及所述第一電壓線的其中之一的電壓，以產生一部分所述控制線信號；以及一第二電壓選擇器，耦接至所述第一垂直控制信號線、所述第二垂直控制信號線及一第二電壓線，且根據所述第二操作控制信號選擇所述第一垂直控制信號線、所述第二垂直控制信號 線及所述第二電壓線的其中之一的電壓以產生另一部分所述控制線信號。
  11. 如申請專利範圍第10項所述的非揮發性記憶體裝置，其中當執行所述抹除操作時，所述非抹除控制電壓傳輸至所述第一電壓線及所述第二電壓線的其中之一，且所述抹除控制電壓傳輸至所述第一電壓線及所述第二電壓線的其中另一。
  12. 如申請專利範圍第10項所述的非揮發性記憶體裝置，其中所述第一電壓選擇器包括：至少一第一開關耦接至所述第一及第二垂直控制信號線的其中之一與所述第一電壓選擇器的輸出端之間，且所述第一開關由所述第一操作控制信號控制；以及至少一第二開關耦接至所述第一電壓線與所述第一電壓選擇器的輸出端之間，且所述第二開關由所述第一操作控制信號控制，其中所述第一電壓選擇器的輸出端產生所述控制線信號至少其中之一。
  13. 如申請專利範圍第10項所述的非揮發性記憶體裝置，其中所述第二電壓選擇器包括：至少一第三開關耦接至所述第一及第二垂直控制信號線其中之一以及所述第二電壓選擇器的輸出端之間，且所述第三開關由所述第二操作控制信號控制；以及至少一第四開關耦接至所述第二電壓線與所述第二電壓選擇器的輸出端之間，且所述第四開關由所述第二操作控制信號控制， 其中所述第二電壓選擇器的輸出端產生所述控制線信號的至少其中之一。
  14. 一種非揮發性記憶體裝置的抹除方法，包括：提供多個控制線信號至所述非揮發性記憶體裝置的各多個第一記憶體區塊的多個記憶體胞，其中所述第一記憶體區塊配置於一第一井區；當執行抹除操作，選擇所述第一記憶體區塊的其中之一進行抹除動作；提供具有抹除控制電壓的所述控制線信號至所述被選擇的記憶體區塊；提供具有非抹除控制電壓的所述控制線信號至所述未被選擇的記憶體區塊，其中，所述抹除控制電壓以及所述非抹除控制電壓的電壓位準為相異，當執行所述抹除操作，施加於所述第一井區的電壓位準與所述非抹除控制電壓的電壓位準相同。
  15. 如申請專利範圍第14項所述的非揮發性記憶體裝置的抹除方法，其中所述抹除控制電壓的電壓位準與所述非抹除控制電壓的電壓位準的和為0伏特。
  16. 如申請專利範圍第14項所述的非揮發性記憶體裝置的抹除方法，更包括：提供多個字元線信號至所有所述第一記憶體區塊的所述記憶體胞， 其中當執行所述抹除操作，分別由所有所述第一記憶體區塊的所述記憶體胞接收的所述字元線信號的電壓位準為相同。
  17. 一種非揮發性記憶體裝置，包括：多個第一記憶體區塊，配置於第一井區，其中，各所述第一記憶體區塊包括多個記憶體胞以分別接收多個控制線信號；以及一控制電壓提供器，耦接至所述第一記憶體區塊以提供所述控制線信號至各所述第一記憶體區塊的所述記憶體胞，其中，當執行抹除操作，所述第一記憶體區塊的其中之一被選擇以進行抹除動作，且所述控制電壓提供器提供具有抹除控制電壓的所述控制線信號至被選擇的所述記憶體區塊，以及提供具有非抹除控制電壓的所述控制線信號至未被選擇的所述記憶體區塊，所述抹除控制電壓及所述非抹除控制電壓的電壓位準相異，其中，當執行所述抹除操作時，所述非抹除控制電壓的電壓位準等於施加於所述第一井區的電壓位準減去一閥值電壓。
TW103127075A 2014-04-02 2014-08-07 非揮發性記憶體裝置及其抹除方法 TWI537961B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461973852P 2014-04-02 2014-04-02
US14/295,358 US9196367B2 (en) 2014-04-02 2014-06-04 Non-volatile memory apparatus and erasing method thereof

Publications (2)

Publication Number Publication Date
TW201539458A TW201539458A (zh) 2015-10-16
TWI537961B true TWI537961B (zh) 2016-06-11

Family

ID=54210328

Family Applications (3)

Application Number Title Priority Date Filing Date
TW103127075A TWI537961B (zh) 2014-04-02 2014-08-07 非揮發性記憶體裝置及其抹除方法
TW103135502A TWI538404B (zh) 2014-04-02 2014-10-14 準位切換器
TW103145745A TWI519046B (zh) 2014-04-02 2014-12-26 具低漣波輸出信號的電荷泵電壓調整器與相關控制方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW103135502A TWI538404B (zh) 2014-04-02 2014-10-14 準位切換器
TW103145745A TWI519046B (zh) 2014-04-02 2014-12-26 具低漣波輸出信號的電荷泵電壓調整器與相關控制方法

Country Status (3)

Country Link
US (4) US9196367B2 (zh)
CN (2) CN104978997A (zh)
TW (3) TWI537961B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160072651A1 (en) * 2014-09-04 2016-03-10 Luxtera, Inc. Method and system for a multi-level encoded data path with decoder
CN105576967B (zh) * 2014-10-11 2018-07-24 中芯国际集成电路制造(上海)有限公司 升压转换电路
US9385722B2 (en) 2014-11-25 2016-07-05 Intel Corporation Voltage level shifter circuit
CN105896962B (zh) * 2016-06-12 2018-06-05 北京兆易创新科技股份有限公司 一种电荷泵控制电路
CN106787689B (zh) * 2016-12-26 2023-09-19 格科微电子（上海）有限公司 一种电荷泵装置及其反馈控制方法
US20180196681A1 (en) * 2017-01-10 2018-07-12 Qualcomm Incorporated Selective processor wake-up in an electronic device
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
JP2018186400A (ja) * 2017-04-26 2018-11-22 ラピスセミコンダクタ株式会社 レベルシフト回路
CN107395012B (zh) * 2017-08-04 2023-05-16 杰华特微电子股份有限公司 一种电荷泵电路及其控制方法
TWI636666B (zh) * 2017-09-26 2018-09-21 北京集創北方科技股份有限公司 高速低功耗電位轉換電路
CN110233570B (zh) * 2018-03-05 2020-09-01 长鑫存储技术有限公司 控制电路及应用其的电荷泵
KR102519602B1 (ko) * 2018-12-17 2023-04-07 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 드라이버 회로
US10892750B2 (en) 2018-05-31 2021-01-12 SK Hynix Inc. Semiconductor apparatus
US10985737B2 (en) * 2018-07-20 2021-04-20 Qualcomm Incorporated High-speed low-power level-shifting clock buffer
US10804794B2 (en) 2018-09-19 2020-10-13 Dialog Semiconductor (Uk) Limited System and method for controlling a charge pump
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
CN109671454B (zh) * 2018-11-16 2021-05-14 华南理工大学 一种差分逻辑存储器行列选择电路和芯片
CN111313694B (zh) * 2018-12-12 2024-09-27 兆易创新科技集团股份有限公司 一种电荷泵控制单元、电荷泵电路及非易失存储器
US10693367B1 (en) * 2019-02-19 2020-06-23 Rolls-Royce North American Technologies, Inc. Pre-charging circuit for power converters
CN112581997B (zh) * 2019-09-27 2022-04-12 长鑫存储技术有限公司 电源模块和存储器
US10911047B1 (en) * 2020-01-15 2021-02-02 Qualcomm Incorporated Level shifter with auto voltage-bias reliability protection
US11374400B2 (en) 2020-12-01 2022-06-28 Rolls-Royce Singapore Pte. Ltd. Topology of a solid state power controller with two mid-capacitors
KR102836000B1 (ko) * 2020-12-01 2025-07-18 에스케이하이닉스 주식회사 내부 전압 생성 회로
US12040705B2 (en) * 2021-08-20 2024-07-16 Semiconductor Components Industries, Llc Self clocked low power doubling charge pump
KR20240115825A (ko) * 2021-12-13 2024-07-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 트랜지스터 회로
CN116896270A (zh) 2022-04-11 2023-10-17 力旺电子股份有限公司 电压转换器及其运作方法
CN115171762B (zh) * 2022-07-19 2025-10-10 珠海创飞芯科技有限公司 一种Flash存储器的存储单元编程验证方法和电路
CN117631744A (zh) * 2022-08-15 2024-03-01 长鑫存储技术有限公司 电源电路与芯片
CN116168749B (zh) * 2023-03-06 2023-08-29 北京中电华大电子设计有限责任公司 嵌入式Flash存储器的驱动电路
CN116545239B (zh) * 2023-07-06 2024-01-16 芯耀辉科技有限公司 一种电荷泵系统、电源装置、存储器及电子设备
TWI872766B (zh) * 2023-10-31 2025-02-11 新唐科技股份有限公司 電平轉換器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204666B2 (ja) 1990-11-21 2001-09-04 株式会社東芝 不揮発性半導体記憶装置
US5912842A (en) * 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array
GB9921367D0 (en) 1999-09-09 1999-11-10 Sgs Thomson Microelectronics Level shifter
US6278317B1 (en) * 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
JP4257196B2 (ja) * 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
US7199638B2 (en) * 2003-12-26 2007-04-03 Stmicroelectronics Pvt. Ltd. High speed voltage level translator
JP2006121654A (ja) * 2004-09-21 2006-05-11 Renesas Technology Corp レベル変換回路
KR100632951B1 (ko) 2004-09-22 2006-10-11 삼성전자주식회사 리플 안정화 기능을 갖는 고전압 발생 회로
US7244985B2 (en) 2005-09-06 2007-07-17 Ememory Technology Inc. Non-volatile memory array
US20070164789A1 (en) * 2006-01-17 2007-07-19 Cypress Semiconductor Corp. High Speed Level Shift Circuit with Reduced Skew and Method for Level Shifting
US7400527B2 (en) * 2006-03-16 2008-07-15 Flashsilicon, Inc. Bit symbol recognition method and structure for multiple bit storage in non-volatile memories
CN100435460C (zh) * 2006-05-24 2008-11-19 立锜科技股份有限公司 电荷泵的模式转换控制电路与方法
US7596024B2 (en) * 2006-07-14 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory
JP2008146800A (ja) * 2006-11-17 2008-06-26 Sharp Corp 不揮発性半導体記憶装置の消去回路
US8189396B2 (en) * 2006-12-14 2012-05-29 Mosaid Technologies Incorporated Word line driver in a hierarchical NOR flash memory
US8320191B2 (en) * 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US7940572B2 (en) * 2008-01-07 2011-05-10 Mosaid Technologies Incorporated NAND flash memory having multiple cell substrates
JP5072731B2 (ja) * 2008-06-23 2012-11-14 株式会社東芝 定電圧昇圧電源
US8837221B2 (en) * 2010-09-03 2014-09-16 Aplus Flash Technology, Inc. Write bias condition for 2T-string NOR flash cell
CN102468747A (zh) * 2010-11-19 2012-05-23 无锡芯朋微电子有限公司 一种电荷泵控制电路
CN102231597B (zh) * 2011-07-07 2014-01-08 中国科学院上海微系统与信息技术研究所 电荷泵及电荷泵工作方法
US8653877B2 (en) 2012-01-13 2014-02-18 National Tsing Hua University Current mirror modified level shifter
CN102684481A (zh) * 2012-05-24 2012-09-19 苏州脉科库博环保科技有限公司 一种宽输入范围低纹波电荷泵降压电路
CN103514954B (zh) * 2013-10-11 2016-08-17 芯成半导体（上海）有限公司 闪存的擦除方法、读取方法及编程方法

Also Published As

Publication number Publication date
US9219409B2 (en) 2015-12-22
TW201539458A (zh) 2015-10-16
CN104978997A (zh) 2015-10-14
US20160042795A1 (en) 2016-02-11
US9257190B2 (en) 2016-02-09
US20150288365A1 (en) 2015-10-08
US20150288278A1 (en) 2015-10-08
US9196367B2 (en) 2015-11-24
US9424939B2 (en) 2016-08-23
TWI538404B (zh) 2016-06-11
US20150287467A1 (en) 2015-10-08
CN104980010B (zh) 2017-11-03
TW201539982A (zh) 2015-10-16
TWI519046B (zh) 2016-01-21
CN104980010A (zh) 2015-10-14
TW201539955A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
TWI537961B (zh) 非揮發性記憶體裝置及其抹除方法
KR102029874B1 (ko) 세그먼트화된 sgs 라인을 위한 장치 및 방법
US9251910B2 (en) Semiconductor memory device and operating method thereof
US20150221385A1 (en) Semiconductor memory device and system including the same
US9633731B2 (en) Semiconductor memory device including three-dimensional array structure
US9792966B2 (en) Page buffer and semiconductor memory device including the same
KR20150029405A (ko) 반도체 메모리 장치 및 그 프로그램 방법
CN100474451C (zh) 编程操作时控制位线电压电平的闪存编程控制电路和方法
US9396799B2 (en) Semiconductor memory device improving threshold voltage of unselected memory block and method of operating the same
US9142310B1 (en) Nonvolatile memory device and merthod of operating the same
KR102634799B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102320830B1 (ko) 3차원 어레이 구조를 갖는 반도체 메모리 장치
US20160148690A1 (en) Semiconductor memory device and operating method thereof
TW201712688A (zh) 記憶體裝置及其操作方法
KR20170086932A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9620221B1 (en) Semiconductor memory device and operating method thereof
KR20140101985A (ko) 메모리 시스템 및 그것의 구동 방법
US9147484B2 (en) Semiconductor memory device and operating method thereof
JP6874269B2 (ja) ３ｄ ｎａｎｄメモリにおけるリーク電流低減
KR102442215B1 (ko) 반도체 메모리 장치
KR20180001407A (ko) 반도체 메모리 장치 및 그 동작 방법
US8174901B2 (en) Semiconductor integrated circuit device
US8982635B2 (en) Semiconductor memory device and writing method thereof
KR102461094B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102509328B1 (ko) 전압 스위치 장치 및 이를 구비하는 반도체 메모리 장치