[go: up one dir, main page]

CN104409511B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104409511B
CN104409511B CN201410612094.8A CN201410612094A CN104409511B CN 104409511 B CN104409511 B CN 104409511B CN 201410612094 A CN201410612094 A CN 201410612094A CN 104409511 B CN104409511 B CN 104409511B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor layer
represented
crystal grains
content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410612094.8A
Other languages
English (en)
Other versions
CN104409511A (zh
Inventor
秋元健吾
坂田淳郎
坂田淳一郎
广桥拓也
高桥正弘
岸田英幸
宫永昭治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104409511A publication Critical patent/CN104409511A/zh
Application granted granted Critical
Publication of CN104409511B publication Critical patent/CN104409511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D64/01316—
    • H10D64/01332—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/3434—

Landscapes

  • Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Dram (AREA)

Abstract

本发明涉及半导体装置及其制造方法，其目的在于提供一种适用于半导体装置的氧化物半导体。或者，本发明的另一个目的在于提供一种使用该氧化物半导体的半导体装置。公开的半导体装置在晶体管的沟道形成区域中包括In‑Ga‑Zn‑O基氧化物半导体层。在所述半导体装置中，In‑Ga‑Zn‑O基氧化物半导体层具有如下结构：在由InGaO3(ZnO)m(m>0)表示的非晶结构中包含由InGaO3(ZnO)m(m＝1)表示的晶粒。

Description

半导体装置及其制造方法
本申请是申请日为2009年11月20日、申请号为200910226491.0、发明名称为“半导体装置及其制造方法”的专利申请的分案申请。
技术领域
本发明涉及使用氧化物半导体的半导体装置以及制造半导体装置的方法。
背景技术
场效应晶体管(也称为FET)是目前使用最为广泛的半导体元件。根据场效应晶体管的用途，使用多种材料进行其制造。特别是经常使用包括硅的半导体材料。
使用硅的场效应晶体管具有满足多种用途需要的特性。例如，将单晶硅用于需要以高速运行的集成电路等，由此满足集成电路的需要。此外，使用非晶硅用于需要大面积的目的，例如显示设备，由此可以满足该目的的需要。
如上所述，硅是高度多功能化的并且可用于多种目的。然而，近年来，半导体材料趋向于希望具有更高的性能以及多功能性。例如，在提高大面积显示设备的性能方面，为了实现开关元件的高速操作，需要有助于增加显示设备面积和具有高于非晶硅的性能的半导体材料。
在这样的条件下，关于使用氧化物半导体的场效应晶体管的技术引起了人们的注意。例如，在专利文献1中，公开了一种使用同系化合物InMO3(ZnO)m(M为In、Fe、Ga或Al，且m为大于等于1并小于50的整数)的透明薄膜场效应晶体管。
此外，在专利文献2中公开了一种场效应晶体管，其中使用了电子载流子浓度小于1018/cm3并且含有In、Ga和Zn的非晶氧化物半导体。需要注意的是，在专利文献2中，非晶氧化物半导体中In:Ga:Zn等于1:1:m(m<6)。
进一步地，在专利文献3中公开了一种场效应晶体管，其中使用含有微晶的非晶氧化物半导体作为有源层。
[参考文献]
[专利文献1]日本公开专利申请JP2004-103957
[专利文献2]PCT国际公开文献WO05/088726
[专利文献3]日本公开专利申请JP2006-165529
发明内容
在专利文献3公开的内容中，其中一种结晶态的组分为InGaO3(ZnO)m(m为小于6的整数)。此外，在专利文献3的实施例1中，公开了InGaO3(ZnO)4的例子。然而实际上，即使使用这些氧化物半导体也没有获得满足要求的特性。
鉴于前述问题，目的在于提供一种适用于半导体装置的氧化物半导体。或者，另一个目的在于提供一种使用氧化物半导体的半导体装置。
在公开的发明中，制造的半导体装置中由InGaO3(ZnO)m(m>0)表示的非晶结构中包含InGaO3(ZnO)m(m＝1)表示的晶粒。具体描述如下。
公开的本发明的一个实施方案是一种半导体装置，其包括用于晶体管沟道形成区域的In-Ga-Zn-O基氧化物半导体层。在所述半导体装置中，In-Ga-Zn-O基氧化物半导体层具有这样的结构，其中，由InGaO3(ZnO)m(m>0)表示的非晶结构中包含有由InGaO3(ZnO)m(m＝1)表示的晶粒。
在上述实施方案中，In-Ga-Zn-O基氧化物半导体层中的Zn含量(原子％)优选小于In的含量(原子％)并且小于Ga的含量(原子％)。此外，氧化物半导体层优选使用Zn含量(原子％)小于或等于In的含量(原子％)并且小于或等于Ga的含量(原子％)的靶材通过溅射法形成。此外，在上文中，优选仅使用每个都具有由InGaO3(ZnO)m(m＝1)表示的结构的晶粒。然而，在晶粒中由InGaO3(ZnO)m(m＝1)表示的结构的比例为80体积％或更高的条件下，可以获得给定的特性。
公开的本发明的另一个实施方案是一种制备半导体装置的方法，其包括以下步骤：通过溅射法在衬底上形成具有非晶结构的In-Ga-Zn-O基氧化物半导体层；对氧化物半导体层进行热处理从而形成在由InGaO3(ZnO)m(m>0)表示的非晶结构中包含InGaO3(ZnO)m(m＝1)表示的晶粒的氧化物半导体层。在制备半导体装置的方法中，含有晶粒的氧化物半导体层用于晶体管沟道形成区域。
在上述实施方案中，优选形成具有非晶结构的In-Ga-Zn-O基氧化物半导体层，从而Zn的含量(原子％)小于In的含量(原子％)并且小于Ga的含量(原子％)。此外，所述具有非晶结构的In-Ga-Zn-O基氧化物半导体层优选使用Zn含量(原子％)小于或等于In的含量(原子％)并且小于或等于Ga的含量(原子％)的靶材通过溅射法形成。此外，热处理优选在350℃或更高的温度下进行。
需要注意，在本说明书中，半导体装置指任意可利用半导体的特性发挥作用的装置；显示装置，半导体电路和电子装置都包括在半导体装置中。
由InGaO3(ZnO)m(m>0)表示的非晶结构中包含由InGaO3(ZnO)m(m＝1)表示的晶粒，从而可以改善氧化物半导体的电特性。此外，通过使用氧化物半导体可以提供优异的半导体装置。
附图说明
图1A和1B是关于实施方案1的氧化物半导体层的制备方法的说明性的图。
图2中的表显示了非单晶半导体层的组成分析结果。
图3中的表显示了非单晶半导体层的组成分析结果。
图4A和4B是氧化物半导体层的明视场STEM图像。
图5A和5B分别为明视场STEM图像和HAADF-STEM图像。
图6A和6B分别为晶体结构的放大图像和晶体结构的模型图。
图7A和7B是氧化物半导体层(靶材B)的HAADF-STEM图像。
图8图示了氧化物半导体(InGaZnO4)的晶体结构。
图9A和9B图示了(Ga,Zn)O2层中Ga原子和Zn原子的分布。
图10中的表显示了元素分布模式的能量比较结果。
图11图示了电子的DOS和PDOS的计算结果。
图12A和12B是在导带底部的电子分布图。
图13中的表显示了Evo的几何最优值的计算结果。
图14A-14D图示了与计算相关的具体组合(原子分布)。
图15中的表显示了每种组合的能量。
图16是最可能的分布的模型图。
图17A-17E是关于实施方案2的半导体装置的制备方法的说明性的图。
具体实施方式
参考附图对实施方案加以具体描述。然而，本发明不局限于下文对于实施方案的描述，并且很明显对于本领域技术人员来说，在不背离本发明目的的情况下可以对其方式和细节进行各种改变和调整。此外，可以将涉及不同实施方案的结构适宜地组合使用。需要注意在下述本发明的结构中，相同部分或具有相同功能的部分使用相同的标记数字表示，并且省略对其重复性的解释。
(实施方案1)
在该实施方案中，参考附图描述了一种制备氧化物半导体层(氧化物半导体层指In-Ga-Zn-O基氧化物半导体层)的方法，其中由InGaO3(ZnO)m(m>0)表示的非晶结构中包含由InGaO3(ZnO)m(m＝1)表示的晶粒。
首先，在形成表面(这里为衬底100)上形成In-Ga-Zn-O基非单晶半导体层102(参见图1A)。例如，可以使用包含铟(In)、镓(Ga)和锌(Zn)的氧化物半导体靶材利用溅射法形成非单晶半导体层102。例如，可以采用下述溅射条件：衬底100和氧化物半导体靶材之间的距离为30mm-500mm；压力为0.1Pa-2.0Pa；DC电源为0.2kW-5.0kW(使用直径为8英寸的靶材时)；气氛为氩气氛、氧气氛或氩和氧的混合气氛。
此处，在下述条件下形成非单晶半导体层102：氧化物半导体靶材的组成设为In2O3:Ga2O3:ZnO等于1:1:1；衬底100和氧化物半导体靶材的距离为170mm；压力为0.4Pa；DC电源为0.5kW；氩气流量为10sccm；氧气流量为5sccm。
然后，通过电感耦合等离子体质谱法(ICP-MS)分析由上述方法制得的样品的组成。在氩气流量为10sccm、氧气流量为5sccm的条件下形成的非单晶半导体层102的组成为InGa0.94Zn0.40O3.31。图2显示了上述分析结果以及在氩气流量为40sccm、氧气流量为0sccm时的条件下形成的非单晶半导体层的分析结果。
进一步地，图3显示了使用卢瑟福反散射能谱法(RBS)作为分析方法的分析结果。
图2和图3显示了非单晶半导体层中的Ga和Zn的含量趋向于低于其在靶材组成中的含量。此外，非单晶半导体层的分析结果取决于制备条件和分析方法等因素是不同的。
下一步，在350℃-800℃(优选500℃-750℃)的温度下对非单晶半导体层进行热处理约10分钟-200分钟，由此获得在非晶结构中含有晶粒104的氧化物半导体层106(参见图1B)。使用氧化物半导体层106制得的薄膜晶体管具有优良的电特性：在栅压为±20V时，开关比为109或更高，迁移率为10cm2/Vs或更高。需要注意这里的热处理在700℃的温度下进行一小时。
进行热处理后，分析氧化物半导体层106的结构。具体地，利用扫描透射式电子显微镜(STEM)图像观察样品的截面。
图4A和4B是样品的明视场STEM图像。图4A为使用In2O3:Ga2O3:ZnO等于1:1:1(In:Ga:Zn＝1:1:0.5)的靶材(下文中称为靶材A)制得的样品的STEM图像。图4B为使用In2O3:Ga2O3:ZnO等于1:1:2(In:Ga:Zn＝1:1:1)的靶材(下文中称为靶材B)代替靶材A制得的样品的STEM图像，用以与上述样品进行比较。
图4A显示了通过上述方法制得的氧化物半导体层106具有在非晶结构中包含晶粒104的结构。
需要注意通过比较图4A和图4B可见，在靶材中锌含量低的情况下，晶体生长速度低于靶材中锌含量高的情况。基于该事实，可以改善晶体生长的可控性。例如，使非单晶半导体层102中的Zn含量(原子％)低于In含量(原子％)并低于Ga含量(原子％)，从而可以以优良的可控性形成具有优良性能的氧化物半导体层106。当晶体生长速度比较重要时，可以使非单晶半导体层102中的锌含量较高。
接下来，通过STEM观察样品的更微细区域。图5A和5B为使用靶材A制得的样品的STEM图像。图5A为明视场STEM图像，图5B为高角度环形暗视场(HAADF)STEM图像。图5A中，可以看见规则结构；然而难以定位每一个原子，此外，无法检测晶体取向。另一方面，在图5B中，可以精确检测到相应于每个原子的白点的位置。进一步地，如从图5B中可以看出非晶结构存在于图5B的右下部区域。
在HAADF-STEM图像中，获得与原子数的平方成比例的衬度；因此，较亮的点表示较重的原子。在图5B中，较亮的点表示In，较暗的点表示Ga或Zn。
接下来，参考图6A和图6B研究上述晶体结构。这里，图6A为图5B的放大视图(放大图像)。图6B是从[100]方向看到的InGaZnO4(相应于InGaO3(ZnO)m，m等于1)的晶体结构模型图。图6A和图6B的比较显示使用靶材A制得的样品中的晶粒具有InGaO3(ZnO)1的晶体结构。需要注意In和Ga可能对In-Ga-Zn-O基氧化物半导体的导电性有贡献。因此，为了保持良好的电特性，具有高比例In和Ga的晶体结构的比例越高，换句话说，InGaO3(ZnO)m(m＝1)晶体结构的比例越高，越为优选。
图7A和7B是使用靶材B制得的样品的HAADF-STEM图像。在图7A和图7B中，亮点规则存在从而形成线。亮点线之间的距离为约0.9nm，约1.15nm，约1.4nm，其对应于m分别为1、2以及3时，晶体结构InGaO3(ZnO)m中的In原子之间的距离。即可以说使用靶材B制备的样品含有具有多种组成的晶体，即晶体InGaO3(ZnO)m，m为至少1至3。
如上所述，在In-Ga-Zn-O基氧化物半导体中，In和Ga有助于导电性。因此，在In和Ga的比例低的条件下(即在m大的条件下)，电特性恶化。因此，通过使InGaO3(ZnO)m(m＝1)结构的比例变高，电特性可以保持优良状态。特别地，整个晶体结构中晶体结构InGaO3(ZnO)m(m＝1)的比例优选为80体积％或更高，更优选90体积％或更高。
作为一种使晶体结构InGaO3(ZnO)m(m＝1)比例变高的方法，使用具有低Zn含量的靶材形成具有低Zn含量的非单晶半导体层102。例如，非单晶半导体层102中的Zn含量(原子％)可低于非单晶半导体层102中的In含量(原子％)并低于Ga含量(原子％)。使非单晶半导体层102中的Zn含量变低可以获得具有良好电特性的晶体结构。
In-Ga-Zn-O基氧化物半导体的电子结构没有被充分地阐明，对电子结构的阐明可以理解氧化物半导体的电特性。因此，下文描述了通过基本原理计算的In-Ga-Zn-O基氧化物半导体的计算结果以及研究。需要注意尽管下面给出的结果是通过计算晶体结构获得的，但是结果同样适用于含有晶粒的非晶结构。
图8描述了通过计算获得的In-Ga-Zn-O基氧化物半导体(InGaZnO4)的晶体结构。晶体结构InGaZnO4的晶胞包括21个原子。然而，此处为了检验Ga原子的分布，利用包括84个原子(2×2×1)的放大单元进行计算。
使用CASTEP进行计算。CASTEP是基于密度泛函理论(DFT)和平面波赝势法的基本原理计算程序。为了交换相关函数，此处选择使用广义梯度近似(GGA)和Perdew-Burke-Ernzerhof(PBE)。截止能量设为500eV，并使用3×3×1的K-点格。
图8显示了包括两个(Ga,Zn)O2层和一个InO2层的晶胞。需要注意此处为简化起见，假定晶体结构具有含有特定原子分布的重复晶胞。
图9A和9B显示了在晶胞中两个(Ga,Zn)O2层中Ga原子和Zn原子的分布。图9A和9B显示了2×2倍晶胞的结构，即每个结构包括4个晶胞。此外，图9A和9B中的粗线表示晶胞。图9A显示了在每个上层和下层都存在两个Ga原子的情况，图9B显示了在上层存在一个Ga原子、在下层存在三个Ga原子的情况。
在图9A所示情况中，每一层中的Ga原子以条状分布。也就是说，每一层中的Ga原子以平行线的形式分布。
考虑到上层和下层的结合，Ga原子的分布归类为两种模式：平行分布和交叉分布。平行分布是指在分布中上层中的Ga线平行于下层中中的Ga线，交叉分布是指分布中上层中的Ga线于下层中的Ga线交叉。对于平行分布，有两种可能的组合，例如U1+L1和U1+L4。对于交叉分布，分布具有旋转对称关系；因此，只考虑如U1+L2的一种组合。即在图9A所述情况中总共有三种组合。
在图9B所示情况中，作为上层和下层的结合，有两种可能的组合，例如U7+L7和U7+L10。需要注意对于所有Ga原子进入上层或下层的情况，有一种上层和下层的组合方式(U11+L11，未示出)。因此，对于Ga分布，总共可考虑六种组合。
图10显示了六种分布模式的能量比较结果。当在每个上层和下层中存在两个Ga原子时，更具体地，对于U1+L1结构，InGaZnO4具有最低的能量。
更详细地计算该结构(具有最低能量的结构)的电子结构。图11显示了在上述结构中电子的态密度(DOS)和投影态密度(PDOS)的计算结果。根据图11，Ga原子是最占优势的，其次是In原子。
然后，由导带底部的轨道函数ψ计算导带底部的电子的存在概率|ψ|2。图12A和12B显示了其分布图。这里，图12A显示了在In平面上(在InO2层中)的电子的存在概率，图12B显示了在(Ga,Zn)O2层中的电子的存在概率。令人感兴趣的是In轨道是分离的。
图12B显示了Ga原子周围的电子存在概率高并且Zn原子周围的电子存在概率低。此外，导电通路不仅存在于In平面，还存在于(Ga,Zn)O2层中。由此，很可能Ga在很大程度上有助于InGaZnO4的导电性。似乎Ga轨道有助于In轨道并且有助于(Ga,Zn)O2层的导电性。
InGaZnO4的一个特性是电导率的宽范围。由于电导率取决于在方法中添加的氧气量而在很大范围内变化，这可能是归因于氧空位(缺陷)的形成概率。因此，为了弄清该机理，计算氧空位的形成能。
基于密度泛函理论(DFT)计算的氧空位缺陷能级仍处于争论之中。例如，使用例如局域密度近似(LDA)或GGA的函数获得的带隙趋向于小于实际测定值。由于比例法仍处于讨论之中，这里使用不包括比例法的简单GGA函数。使用该方法可以消除人为现象并掌握现象的本质。
氧空位的形成能(Evo)定义如下：Evo＝E(AmOn-1)+E(O)-E(AmOn)。这里，Evo为氧分子能量的一半，E(AmOn-1)表示具有氧空位的AmOn-1的能量，其中A表示可选元素。
图13显示了在具有氧空位的结构中Evo的几何最优值的计算结果。这里，作为晶格常数，使用理想晶体的晶格常数。高的Evo能级意味着热平衡中的氧空位的密度低。需要注意在图13中也显示了In2O3、ZnO和Ga2O3的Evo。In2O3、ZnO和Ga2O3的晶体结构分别为方铁锰矿、纤锌矿，β-Ga(gallia)。
InGaZnO4的Evo取决于氧空位周围的元素而变化。具体地，有如下三种可能的结构模型。在模型1中，氧空位被一个Zn原子和三个In原子环绕。在模型2中，氧空位被一个Ga原子和三个In原子环绕。在模型3中，氧空位被两个Zn原子和两个Ga原子环绕。图13显示了随着氧空位周围Ga原子数的增加，InGaZnO4的Evo的能级变高。并且，在图13中，Ga2O3具有最高的Evo能级；因此，可以说Ga原子与O原子紧密键合。
当InGaZnO4为非晶状态时，除了上述三种模型还具有多种可能的结构，这些结构的Evo能级彼此稍有不同。随着InGaZnO4中Ga原子的比例增加，氧空位的密度减小。随着InGaZnO4中Ga原子的比例减小，氧空位的密度增加。
因此，使非单晶半导体层102中Ga原子比例变高能使氧空位密度减小。即可以获得具有优良电特性的In-Ga-Zn-O基氧化物半导体。考虑到In的存在有助于导电性，不优选降低In的比例。因此，优选使非单晶半导体层102中的Zn的比例降低。例如，非单晶半导体层102中的Zn含量(原子％)可低于In含量(原子％)并低于Ga含量(原子％)。通过以该方式降低非单晶半导体层102中的Zn含量，可以获得具有优良电子性能的氧化物半导体层。
根据该实施方案，提供一种高性能氧化物半导体层。如果合适可以结合任意其它实施方案实施本实施方案。
(实施方案2)
在该实施方案中，参考附图描述了提升实施方案1中In-Ga-Zn-O基氧化物半导体层的研究的结果。
实施方案1中揭示了在晶体结构InGaZnO4的晶胞中包括两个(Ga,Zn)O2层和一个InO2层。与此相应，在本实施方案中更详细地研究了Ga原子和Zn原子的分布。具体地，图9A和9B中显示了上层和下层的一些结合，计算并研究了在两个(Ga,Zn)O2层中Ga原子和Zn原子分布之间的关系以及能量。
图14A-14D图示了进行计算的具体组合(原子的分布)。在该实施方案中，关注最邻近的相同种类的原子数量来选择这些组合。例如，在图14A所示的组合中，Ga原子和Zn原子分别分布于上层和下层，从而使Ga原子和Zn原子彼此分离，由此最邻近的相同种类的原子的数量为零。在图14B所示的组合中，在最邻近的位置存在两个相同种类的原子。在图14C所示的组合中，在最邻近的位置存在一个半相同种类的原子。在图14D所示的组合中，在最邻近的位置存在一个相同种类的原子。在与实施方案1相同的条件下进行计算。
图15显示了计算结果。在图15中，具有最低能量的结构被认为是显示每个结构能量的原点(能量为0eV)。
尽管在该实施方案中观察到的分布仅仅是许多分布中的一部分，从图15中可以看出Ga原子和Zn原子的分布趋势。图15中所示结果显示随着相同种类原子的聚集程度变低，从能量的角度来说，结构变得稳定。因此，可以得出结论，在InGaZnO4的晶体结构中，Ga原子和Zn原子并不作为GaO或ZnO以聚集状态存在，而是以原子状态彼此混合分布。图16显示了最可能分布的模型图(相应于图15中的分布(d))。
如果合适可以结合任意其它实施方案实施本实施方案。
(实施方案3)
在该实施方案中，参考附图17A-17E描述了使用通过实施方案1或类似方法制得的氧化物半导体层制备半导体装置的方法的实施例。需要注意在该实施方案中，省略了与实施方案1相同或基本相同的内容的详细描述。
首先，在具有绝缘表面的衬底200上形成栅电极202，在栅电极202上形成栅绝缘层204；然后，堆叠氧化物半导体层206和氧化物半导体层207(参见图17A)。
作为具有绝缘表面的衬底200，例如，可以使用用于液晶显示装置或类似物的具有可见光透射性能的玻璃衬底。玻璃衬底优选为无碱玻璃衬底。作为无碱玻璃衬底，例如，使用如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃的玻璃材料。此外，作为具有绝缘表面的衬底200，还可以使用利用绝缘体形成的绝缘衬底，例如树脂衬底、陶瓷衬底、石英衬底或蓝宝石衬底；利用例如硅的半导体材料形成的且其表面被覆绝缘材料的半导体衬底；利用例如金属或不锈钢的导体形成的且其表面被覆绝缘材料的导体衬底；或类似物。从增加半导体装置的面积角度出发，特别优选使用玻璃衬底。进一步地，具有绝缘表面的衬底200优选具有规定的耐热性。
导电层在衬底200的整个表面上形成，然后使用通过光刻法形成的抗蚀剂掩模选择性地蚀刻导电层，从而能形成栅电极202。此时，为了促进用随后形成的栅绝缘层204覆盖栅电极202并防止断路，优选蚀刻栅电极202，从而其末端部分具有减缩形状。需要注意栅电极202包括电极和配线，例如栅配线，使用导电层形成。
希望使用低电阻导电材料形成栅电极202，例如铝(Al)或铜(Cu)。需要注意当将铝用于配线和电极时，铝具有以下缺点，例如低耐热性并且单独使用铝时其易于被腐蚀；因此优选结合耐热导电材料使用铝。
作为耐热导电材料，可以使用选自钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)的元素，包含任意上述元素作为其组分的合金，包括这些元素任意组合的合金，包含任意上述元素作为其组分的氮化物，或其类似物。堆叠使用该耐热导电材料和铝(或铜)形成的薄膜，从而能形成配线和电极。
可以使用氧化硅薄膜、氧氮化硅薄膜、氮化硅薄膜、氮氧化硅薄膜、氧化铝薄膜、氧化钽薄膜或类似物形成栅绝缘层204。或者，可以使用这些薄膜的叠层形成栅绝缘层204。可以通过溅射法或类似方法形成厚度为20nm-250nm的薄膜。例如，通过溅射法形成厚度为100nm的氧化硅薄膜作为栅绝缘层204。需要注意栅绝缘层204可充当晶体管的栅绝缘层，栅绝缘层204的制备方法、厚度和类似因素不解释为限制于上述数值范围。
需要注意在栅绝缘层204之上形成氧化物半导体层206之前，可对栅绝缘层204表面进行等离子处理。通过等离子处理能除去附着于栅绝缘层204表面的灰尘。
将例如氩气(Ar)的惰性气体引入到真空室中，对处理物体(这里指其上形成有栅绝缘层204的衬底200)施加偏压，从而产生等离子状态，由此进行上述等离子处理。在该情况下，Ar的电子和阳离子存在于等离子中，并且Ar的阳离子在阴极方向(向着衬底200侧)被加速。加速的Ar阳离子与栅绝缘层204的表面相撞，由此通过溅射蚀刻栅绝缘层204的表面，从而进行重组。可以使用氦气替换氩气。或者可以在添加有氧气、氢气、氮气和/或类似物的氩气氛中进行等离子处理。进一步可选择地，可以在添加有氯气(Cl2)、四氟化碳(CF4)和/或类似物的氩气氛中进行等离子处理。上述等离子处理还称为“逆向溅射”。
可以使用In-Ga-Zn-O基非单晶半导体层形成氧化物半导体层206。例如，使用包括铟(In)、镓(Ga)和锌(Zn)的氧化物半导体靶材(In2O3:Ga2O3:ZnO＝1:1:1)利用溅射法形成氧化物半导体层206。对于溅射条件，可以参考实施方案1等。
需要注意，在溅射中优选使用脉冲DC电源，因为可以减少灰尘并使厚度均匀。此外，进行上述等离子处理，然后在不暴露于空气的情况下形成氧化物半导体层206，使得可以防止灰尘或水分附着到栅绝缘层204和氧化物半导体层206之间的界面上。氧化物半导体层206的厚度可为约5nm至500nm。
可以使用In-Ga-Zn-O基非单晶半导体层以类似于氧化物半导体层206的方式形成氧化物半导体层207。例如，可使用包括In、Ga和Zn的氧化物半导体靶材(In2O3:Ga2O3:ZnO＝1:1:1)利用溅射法在氧化物半导体层206上形成氧化物半导体层207。此时，优选在氧化物半导体层206不暴露于空气的情况下连续地形成氧化物半导体层207。例如，可以采用下述溅射条件：温度为20-100℃；压力为0.1-2.0Pa；DC电源为250W-3kW(使用直径为8英寸的靶材时)。此外，可以向气氛中引入氩气。
优选在不同的成膜条件下形成氧化物半导体层206和氧化物半导体层207。例如，在氧化物半导体层206的成膜条件下，氧气与氩气的流量比要高于氧化物半导体层207的成膜条件下的该值。具体地，氧化物半导体层207在惰性气体(例如氩气或氦气)气氛(或含有10％或更少的氧气和90％或更多的惰性气体的气氛)中形成，氧化物半导体层206在氧气气氛或氧气流量等于或高于惰性气体流量的气氛中形成。因此，可形成导电性高于氧化物半导体层206的氧化物半导体层207。
作为形成氧化物半导体层206和氧化物半导体层207的上述溅射法，可以采用使用高频电源作为溅射电源的RF溅射法，DC溅射法，以脉冲施加直流偏压的脉冲DC溅射法，或类似方法。
或者，可以使用具有多个使用不同材料形成的靶材的多靶材溅射装置。在多靶材溅射装置中，在一个腔室中可形成不同薄膜的叠层，或者可在一个腔室中同时使用多种材料通过溅射形成一种薄膜。或者，可以采用使用在腔室内部装有磁场发生系统的磁控管溅射装置的方法(磁控管溅射法)，使用微波产生等离子体的ECR溅射法，或类似方法。进一步可选择地，可以采用反应溅射法，其中靶材衬底和溅射气体组分彼此化学反应从而在成膜时形成化合物，偏压溅射法，其中在成膜时也向衬底施加电压，或类似方法。
需要注意在该实施方案中，描述了氧化物半导体层206和氧化物半导体层207堆叠的情况的实施例；然而，所公开的发明不局限于此。例如，可以使用不含有氧化物半导体层207的结构(仅形成氧化物半导体层206的结构)。
接下来，在氧化物半导体层207上形成抗蚀剂掩模208。然后，使用抗蚀剂掩模208选择性地蚀刻氧化物半导体层206和氧化物半导体层207，从而形成岛状氧化物半导体层210和岛状氧化物半导体层211(参见图17B)。
作为上述蚀刻，优选使用湿蚀刻。此处，使用ITO07N(Kanto Chemical Co.,Inc.制造)或乙酸、硝酸和磷酸的混合溶液利用湿蚀刻通过除去氧化物半导体层206和氧化物半导体层207的不必要部分形成岛状氧化物半导体层210和岛状氧化物半导体层211。需要注意在上述蚀刻之后，移除抗蚀剂掩模208。此外，湿蚀刻的蚀刻剂不局限于上述溶液，只要使用该蚀刻剂可以蚀刻氧化物半导体层206和氧化物半导体层207即可。当然对于上述蚀刻也可以使用干蚀刻。
接下来，在岛状氧化物半导体层211上形成导电层212(参见图17C)。
可以使用包括选自铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)的元素的金属，包含任意上述元素作为其组分的合金，包括这些元素任意组合的合金，或包含任意上述元素作为其组分的氮化物，通过溅射法、真空蒸发法或类似方法形成导电层212。需要注意在该实施方案中，在形成导电层212之后进行热处理(例如，在350℃-800℃(优选500℃-750℃)下进行热处理)；因此，导电层212优选具有规定的耐热性。
例如，可以以单层结构钛薄膜的形式形成导电层212。或者以叠层结构的形式形成导电层212。例如，可以以铝薄膜和钛薄膜的叠层结构的形式形成导电层212。进一步可选地，可以采用钛薄膜、包含钕的铝薄膜(Al-Nd)和钛薄膜的三层结构。进一步可选地，可以以单层结构的包含硅的铝薄膜的形式形成导电层212。
接下来在导电层212上形成抗蚀剂掩模214a、抗蚀剂掩模214b和抗蚀剂掩模214c，并且选择性地蚀刻导电层212，从而形成导电层216a、导电层216b和导电层218。此外，蚀刻岛状氧化物半导体层211，从而形成具有高导电率的半导体区域215a和具有高导电率的半导体区域215b。进一步地，移除(沟道蚀刻)部分岛状氧化物半导体210(靠近其表面的部分)(参见图17D)。
通过移除部分岛状氧化物半导体层210和部分岛状氧化物半导体层211形成的凹部220对应于导电层216a和导电层216b之间的区域，也对应于具有高导电率的半导体区域215a和具有高导电率的半导体区域215b之间的区域。因此，导电层216a充当晶体管的源极和漏极之一，而导电层216b充当源极和漏极中的另一个。如图17D所示，通过移除部分岛状氧化物半导体层210和部分岛状氧化物半导体层211形成凹部220，从而导电层216a和导电层216b之间彼此无瑕疵地电绝缘。此外，导电层218充当电连接晶体管和类似物的配线。
作为上述蚀刻，优选使用干蚀刻。使用干蚀刻与使用湿蚀刻相比，配线结构或类似物可以小型化。此外，通过使用干蚀刻，可以在高可控性下进行蚀刻；因此，可以在高可控性下移除部分岛状氧化物半导体层210(形成凹部220)。对于可用于干蚀刻的气体，可以使用氯基气体，例如氯气(Cl2)、三氯化硼(BCl3)、四氯化硅(SiCl4)或四氯化碳(CCl4)；氟基气体，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)或三氟甲烷(CHF3)；溴化氢(HBr)；氧气(O2)；其中加入例如氦气(He)或氩气(Ar)的惰性气体的任意这些气体；或类似物。当然，上述蚀刻也可使用湿蚀刻。
此外，作为导电层212的材料，优选使用蚀刻率高于岛状氧化物半导体层210或岛状氧化物半导体层211的材料。这是因为当同时蚀刻导电层212、岛状氧化物半导体层210和岛状氧化物半导体层211时，岛状氧化物半导体层210和岛状氧化物半导体层211的蚀刻速率小于导电层212的蚀刻速率，从而可以避免岛状氧化物半导体层210被过度蚀刻。
需要注意在上述蚀刻后移除抗蚀剂掩模214a、抗蚀剂掩模214b和抗蚀剂掩模214c。
之后，在设定温度下(例如，350℃-800℃(优选500℃-750℃))进行热处理。需要注意对于使用玻璃衬底作为具有绝缘表面的衬底200的情况，需要在低于或等于玻璃衬底应变点的温度下进行热处理。可以在空气气氛或氮气气氛中进行热处理。通过热处理，氧化物半导体的晶粒在岛状氧化物半导体层210中生长。因此，可以获得在由InGaO3(ZnO)m(m>0)表示的非晶结构中包含由InGaO3(ZnO)m(m＝1)表示的晶粒的氧化物半导体层(In-Ga-Zn-O基半导体层)。
在热量等因素作用下，具有非晶结构的氧化物半导体易于变为具有晶体结构的氧化物半导体。因此，当非晶结构比例高时，晶体管的可靠性降低。从增加可靠性的角度出发，应进行热处理，从而非晶结构的比例为90体积％或更低(优选80体积％或更低，更优选60体积％或更低)。
可以根据热处理温度适宜地改变热处理的时间，例如在700℃的温度下，热处理时间可为约0.5小时-2小时。进一步地，由于适于热处理的温度取决于目标氧化物半导体的组成，只要可以获得所需氧化物半导体层，对于热处理温度没有特别限制。
需要注意，对于上述热处理，可以使用扩散炉，加热炉、例如电阻加热炉，快速热退火(RTA)装置，微波加热装置或类似装置。可以用波长可被氧化物半导体吸收的光(电磁波)进行照射，以替代热处理。即，可以通过用光(电磁波)照射实现在非晶结构中包含晶粒的结构。在这种情况下，能够振荡具有短波长的光的激光器，紫外线灯或类似物可用作光源。
如上所述，在由InGaO3(ZnO)m(m>0)表示的非晶结构中包含由InGaO3(ZnO)m(m＝1)表示的晶粒的氧化物半导体层用于晶体管的沟道形成区域，由此可以提供高性能半导体装置。
此处，为了获得具有优良电特性的氧化物半导体层，氧化物半导体中的Zn含量(原子％)优选设定低于In含量(原子％)并低于Ga含量(原子％)。以这样的组成，可以获得具有优良电特性的氧化物半导体层。
需要注意，可使用组成接近于目标组成的靶材利用溅射法形成如上所述的Zn含量(原子％)低于In含量(原子％)并低于Ga含量(原子％)的氧化物半导体层。在该情况下，考虑图2和3，在形成的氧化物半导体层中的Zn的比例与靶材组成中Zn的比例相比，其降低程度要大于In和Ga的降低程度。因此，可使用Zn含量(原子％)等于In或Ga含量(原子％)的靶材，以形成Zn含量(原子％)低于In或Ga含量(原子％)的氧化物半导体层。即，可以使用Zn含量(原子％)低于或等于In或Ga含量(原子％)的靶材。
这里，在该实施方案中，显示了在岛状半导体层210形成之后进行热处理的情况的实施例。然而，只要热处理在岛状半导体层206形成之后进行，则对于实施热处理的时间无特别限制。此外，如果在成膜阶段获得在无定性结构中包含多个晶粒的结构(多个晶粒分散于非晶结构中)，则无需进行热处理。
需要注意对岛状氧化物半导体层210的暴露部分的凹部220进行氧自由基处理。通过实施氧自由基处理，其中岛状氧化物半导体层210为沟道形成区域的薄膜晶体管可以容易地正常关闭。此外，通过氧自由基处理，可以修补由于蚀刻产生的对于岛状氧化物半导体层210的损坏。自由基处理优选在下述气氛下进行：氧气气氛；N2O气氛；含氧的N2、He或Ar气氛；或类似气氛。此外，可以在向上述气氛中添加Cl2和/或CF4的气氛下进行自由基处理。需要注意自由基处理优选在不向衬底200侧施加偏压的情况下进行。
接下来，形成保护性绝缘层222以覆盖包括栅电极202、岛状氧化物半导体层210、具有高导电性的半导体区域215a、具有高导电性的半导体区域215b、导电层216a、导电层216b和类似部件的薄膜晶体管250(参见图17E)。可以使用包括氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧化铝、氧化钽或类似物的材料通过溅射法或类似方法形成保护性绝缘层222。
之后，形成各种电极和配线。从而完成半导体装置。
根据本实施方案，可以提供高性能半导体装置。需要注意本实施方案可以与任意其它实施方案适宜地组合实施。
本申请基于2008年11月20日向日本专利局提交的日本专利申请JP2008-296901，其整体通过引用并入本文。

Claims (9)

1.一种半导体装置，包括：
包含氧化物半导体层的晶体管，
其中所述氧化物半导体层含有In、Ga和Zn，
其中所述氧化物半导体层包括由InGaZnO4表示的晶粒,
其中所述氧化物半导体层具有其中由InGaO3(ZnO)m表示的非晶结构中包含所述由InGaZnO4表示的晶粒的结构，其中m>0，
其中在所述氧化物半导体层中由原子百分比表示的Zn含量低于在所述氧化物半导体层中由原子百分比表示的In含量，
其中在所述氧化物半导体层中所述由原子百分比表示的Zn含量低于在所述氧化物半导体层中由原子百分比表示的Ga含量，和
所述由InGaZnO4表示的晶粒相对于全部晶粒的比例为80体积％或更多。
2.一种半导体装置，包括：
包含氧化物半导体层的晶体管，
其中所述氧化物半导体层含有沟道形成区域，
其中所述沟道形成区域含有In、Ga和Zn，
其中所述沟道形成区域包括由InGaZnO4表示的晶粒,
其中所述氧化物半导体层具有其中由InGaO3(ZnO)m表示的非晶结构中包含所述由InGaZnO4表示的晶粒的结构，其中m>0，
其中在所述氧化物半导体层中由原子百分比表示的Zn含量低于在所述氧化物半导体层中由原子百分比表示的In含量，
其中在所述氧化物半导体层中所述由原子百分比表示的Zn含量低于在所述氧化物半导体层中由原子百分比表示的Ga含量，和
所述由InGaZnO4表示的晶粒相对于全部晶粒的比例为80体积％或更多。
3.一种半导体装置，包括：
基材；
在所述基材上的栅电极；
在所述栅电极上的栅绝缘层；
氧化物半导体层；和
与所述氧化物半导体层电连接的源电极和漏电极，
其中所述氧化物半导体层含有In、Ga和Zn，
其中所述氧化物半导体层包括由InGaZnO4表示的晶粒,
其中所述氧化物半导体层具有其中由InGaO3(ZnO)m表示的非晶结构中包含所述由InGaZnO4表示的晶粒的结构，其中m>0，
其中在所述氧化物半导体层中由原子百分比表示的Zn含量低于在所述氧化物半导体层中由原子百分比表示的In含量，
其中在所述氧化物半导体层中所述由原子百分比表示的Zn含量低于在所述氧化物半导体层中由原子百分比表示的Ga含量，和
所述由InGaZnO4表示的晶粒相对于全部晶粒的比例为80体积％或更多。
4.根据权利要求1-3的任一项所述的半导体装置，其中所述由InGaZnO4表示的晶粒通过HAADF-STEM图像来观察。
5.根据权利要求1或2所述的半导体装置，其中所述氧化物半导体层在绝缘层上且与其接触而形成。
6.根据权利要求5所述的半导体装置，其中所述绝缘层包含选自氧化硅薄膜、氧氮化硅薄膜和氮化硅薄膜的至少一种薄膜。
7.根据权利要求3所述的半导体装置，其中所述栅绝缘层包含选自氧化硅薄膜、氧氮化硅薄膜和氮化硅薄膜的薄膜或所述薄膜的叠层。
8.根据权利要求3所述的半导体装置，其还包含覆盖所述氧化物半导体层、所述源电极和所述漏电极且与它们接触的保护性绝缘层。
9.根据权利要求3所述的半导体装置，其中所述氧化物半导体层具有凹部。
CN201410612094.8A 2008-11-20 2009-11-20 半导体装置及其制造方法 Active CN104409511B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-296901 2008-11-20
JP2008296901 2008-11-20
CN200910226491.0A CN101740637B (zh) 2008-11-20 2009-11-20 半导体装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910226491.0A Division CN101740637B (zh) 2008-11-20 2009-11-20 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN104409511A CN104409511A (zh) 2015-03-11
CN104409511B true CN104409511B (zh) 2018-02-23

Family

ID=42171261

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910226491.0A Active CN101740637B (zh) 2008-11-20 2009-11-20 半导体装置及其制造方法
CN201410612094.8A Active CN104409511B (zh) 2008-11-20 2009-11-20 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910226491.0A Active CN101740637B (zh) 2008-11-20 2009-11-20 半导体装置及其制造方法

Country Status (5)

Country Link
US (5) US8329506B2 (zh)
JP (10) JP2010153802A (zh)
KR (6) KR20100056970A (zh)
CN (2) CN101740637B (zh)
TW (5) TWI535025B (zh)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR102503687B1 (ko) 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101820176B1 (ko) 2009-07-10 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102598283B (zh) 2009-09-04 2016-05-18 株式会社半导体能源研究所 半导体器件及其制造方法
EP3540772A1 (en) * 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP2011091386A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 熱処理装置、熱処理方法及び半導体装置の作製方法
KR101693544B1 (ko) 2009-09-24 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
CN105206676B (zh) 2009-11-06 2019-12-10 株式会社半导体能源研究所 半导体装置及其制造方法
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20120103676A (ko) * 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101470303B1 (ko) 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI615920B (zh) * 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI587405B (zh) * 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8664097B2 (en) 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102455591A (zh) 2010-10-14 2012-05-16 京东方科技集团股份有限公司 薄膜图案和阵列基板的制造方法
JP5666616B2 (ja) * 2010-10-25 2015-02-12 株式会社日立製作所 酸化物半導体装置の製造方法
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012081591A1 (en) 2010-12-17 2012-06-21 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8883556B2 (en) * 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8916867B2 (en) 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012169344A (ja) * 2011-02-10 2012-09-06 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20120298998A1 (en) * 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8514626B2 (en) * 2011-07-26 2013-08-20 Micron Technology, Inc. Memory cells and methods of storing information
JP6006572B2 (ja) * 2011-08-18 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
DE112012004061B4 (de) 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI527230B (zh) * 2012-10-19 2016-03-21 元太科技工業股份有限公司 薄膜電晶體結構及其製作方法
KR102072099B1 (ko) 2012-11-08 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US20150034475A1 (en) * 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
KR102317297B1 (ko) * 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
KR20170086473A (ko) * 2014-11-25 2017-07-26 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 소결체, 스퍼터링용 타겟, 및 그것을 이용하여 얻어지는 산화물 반도체 박막
WO2017134495A1 (ja) * 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
WO2017199130A1 (en) 2016-05-19 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and transistor
KR102296809B1 (ko) 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터
US10461197B2 (en) 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
JP6800092B2 (ja) * 2016-06-24 2020-12-16 株式会社半導体エネルギー研究所 トランジスタ及び表示装置
TWI715699B (zh) * 2016-10-21 2021-01-11 日商半導體能源硏究所股份有限公司 複合氧化物及電晶體
JP6392955B2 (ja) * 2017-08-24 2018-09-19 株式会社半導体エネルギー研究所 金属酸化物膜
CN107946365A (zh) * 2017-10-24 2018-04-20 华南理工大学 一种具有复合晶型的无机金属氧化物薄膜及其制造方法
JP6553266B2 (ja) * 2018-08-23 2019-07-31 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
JP6733015B2 (ja) * 2019-07-03 2020-07-29 株式会社半導体エネルギー研究所 金属酸化物膜及び半導体装置
KR102321729B1 (ko) * 2020-04-16 2021-11-05 주식회사 한솔케미칼 반도체층 및 그 제조방법, 그리고 이를 포함하는 트랜지스터.
JP6999754B2 (ja) * 2020-07-08 2022-01-19 株式会社半導体エネルギー研究所 半導体装置
KR102758098B1 (ko) 2020-12-29 2025-01-22 에이디알씨 주식회사 산화물 반도체의 결정화 방법, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 표시 패널 및 전자 장치
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2024219175A1 (ja) 2023-04-18 2024-10-24 三井化学Ictマテリア株式会社 仮固定材

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3179287B2 (ja) 1993-12-28 2001-06-25 出光興産株式会社 導電性透明基材およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6323317B1 (en) * 1996-11-01 2001-11-27 The Walter And Eliza Hall Institute Of Medical Research Therapeutic and diagnostics proteins comprising a SOCS box
JP2000026119A (ja) * 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (fr) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005129666A (ja) * 2003-10-22 2005-05-19 Canon Inc 処理方法及び装置
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4461873B2 (ja) 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US20060228898A1 (en) 2005-03-30 2006-10-12 Cory Wajda Method and system for forming a high-k dielectric layer
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP2007148601A (ja) 2005-11-25 2007-06-14 Fuji Xerox Co Ltd メッセージ公開制御プログラム、装置、方法
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP5244295B2 (ja) * 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2007148601A1 (ja) 2006-06-19 2007-12-27 Panasonic Corporation 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US7968884B2 (en) 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008171989A (ja) * 2007-01-11 2008-07-24 Toppan Printing Co Ltd 電界効果型トランジスタ及びその製造方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
CN102592977B (zh) * 2007-06-20 2015-03-25 株式会社半导体能源研究所 半导体装置的制造方法
JP2009033004A (ja) * 2007-07-30 2009-02-12 Fujifilm Corp 薄膜素子とその製造方法、半導体装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI413260B (zh) * 2008-07-31 2013-10-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010070409A (ja) * 2008-09-17 2010-04-02 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032638A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101877149B1 (ko) * 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
TWI447073B (zh) * 2011-11-23 2014-08-01 Ind Tech Res Inst 銦鎵鋅氧化物（ｉｇｚｏ）奈米粉體及其製備方法與濺鍍用靶材

Also Published As

Publication number Publication date
JP6840816B2 (ja) 2021-03-10
JP2018191013A (ja) 2018-11-29
JP2010153802A (ja) 2010-07-08
TWI656576B (zh) 2019-04-11
JP7658011B2 (ja) 2025-04-07
JP6088599B2 (ja) 2017-03-01
US9252288B2 (en) 2016-02-02
KR20160052478A (ko) 2016-05-12
TW201709329A (zh) 2017-03-01
TWI545756B (zh) 2016-08-11
KR101772410B1 (ko) 2017-08-29
JP2014039047A (ja) 2014-02-27
KR20100056970A (ko) 2010-05-28
TW201832291A (zh) 2018-09-01
CN101740637B (zh) 2014-12-10
KR101840641B1 (ko) 2018-03-21
JP6602929B2 (ja) 2019-11-06
TWI623038B (zh) 2018-05-01
KR20180074634A (ko) 2018-07-03
US8643011B2 (en) 2014-02-04
US10403763B2 (en) 2019-09-03
JP2024107294A (ja) 2024-08-08
KR101717188B1 (ko) 2017-03-16
US20100123130A1 (en) 2010-05-20
TW201631661A (zh) 2016-09-01
JP2021073746A (ja) 2021-05-13
US20180166581A1 (en) 2018-06-14
CN101740637A (zh) 2010-06-16
TWI585856B (zh) 2017-06-01
KR20170099396A (ko) 2017-08-31
US9893200B2 (en) 2018-02-13
CN104409511A (zh) 2015-03-11
US8329506B2 (en) 2012-12-11
JP2015188118A (ja) 2015-10-29
US20160111282A1 (en) 2016-04-21
JP2025089492A (ja) 2025-06-12
US20140110709A1 (en) 2014-04-24
JP5788942B2 (ja) 2015-10-07
KR20140142193A (ko) 2014-12-11
JP2017076824A (ja) 2017-04-20
US20130069060A1 (en) 2013-03-21
TW201036160A (en) 2010-10-01
JP7143461B2 (ja) 2022-09-28
TWI535025B (zh) 2016-05-21
KR20160064059A (ko) 2016-06-07
TW201523887A (zh) 2015-06-16
JP6423463B2 (ja) 2018-11-14
JP2020036020A (ja) 2020-03-05
JP2022172389A (ja) 2022-11-15

Similar Documents

Publication Publication Date Title
JP7658011B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant