KR101470303B1 - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR101470303B1 KR101470303B1 KR1020137016752A KR20137016752A KR101470303B1 KR 101470303 B1 KR101470303 B1 KR 101470303B1 KR 1020137016752 A KR1020137016752 A KR 1020137016752A KR 20137016752 A KR20137016752 A KR 20137016752A KR 101470303 B1 KR101470303 B1 KR 101470303B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- layer
- semiconductor layer
- oxide
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
- H10D30/6756—Amorphous oxide semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
- H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H10P95/94—
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Semiconductor Memories (AREA)
- Electroluminescent Light Sources (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Non-Volatile Memory (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
- Dram (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
본 발명의 일 실시예는 산화물 반도체층을 사용하는 장치에 높은 이동성을 달성하고 신뢰성이 높은 표시 장치를 제공한다. 실질적으로 표면에 수직한 방향으로 c축이 배향된 결정 영역을 포함하는 산화물 반도체층이 형성되고 상기 산화물 반도체층 위에 접하여 산화물 절연층이 형성된다. 제 3 가열 처리에 의해 상기 산화물 반도체층에 산소가 공급된다. 상기 산화물 절연층 위에 수소를 함유하는 질화물 절연층이 형성되고 제 4 가열 처리가 행해져서, 적어도 상기 산화물 반도체층과 상기 산화물 절연층 사이의 계면에 수소가 공급된다.
Description
본 발명은 트랜지스터와 같은 반도체 소자를 적어도 하나의 소자로서 포함하는 회로를 갖는 반도체 장치, 및 그의 제작 방법에 관한 것이다. 예를 들면, 본 발명은 전원 회로에 탑재된 파워 디바이스와; 메모리, 사이리스터, 컨버터, 이미지 센서 등을 포함하는 반도체 집적 회로와; 액정 표시 패널로 대표되는 전기 광학 장치 또는 유기 발광 소자를 갖는 발광 표시 장치를 부품으로서 하여 탑재한 전자 기기에 관한 것이다.
또한, 본 명세서에 있어서, 반도체 장치들은 반도체 특성들을 이용하는 것으로 기능할 수 있는 모든 장치들을 나타내며, 전기 광학 장치들, 반도체 회로들, 및 전자 기기들은 모두 반도체 장치의 카테고리에 포함된다.
액정 표시 장치들에 대표되는 바와 같이, 유리 기판 등 위에 형성된 트랜지스터들은 비정질 실리콘, 다결정 실리콘 등을 사용하여 제작된다. 비록 비정질 실리콘을 사용한 트랜지스터들은 낮은 전계 효과 이동도를 갖지만, 대면적화된 유리 기판 위에 형성될 수 있다. 다결정 실리콘을 사용한 트랜지스터들은 높은 전계 효과 이동도를 갖지만, 대면적화된 유리 기판에 적합하지 않다.
실리콘을 사용한 트랜지스터를 대신하여, 산화물 반도체를 사용한 트랜지스터를 제작하고, 전자 디바이스 또는 광 디바이스에 적용되는 기술이 주목되고 있다. 예를 들면, 특허문헌 1 및 특허문헌 2는 산화물 반도체로서 산화 아연 또는 In-GA-Zn-O계 산화물을 사용한 트랜지스터를 제작하고, 이러한 트랜지스터가 표시 장치의 화소의 스위칭 소자등으로 사용되는 기술을 개시한다.
[참조문헌]
[특허문헌]
[특허문헌 1] 일본 공개 특허 공보 제2007-123861호
[특허문헌 2] 일본 공개 특허 공보 제2007-96055호
또한, 대형의 표시 장치들이 보급되고 있다. 또한, 대각이 40 인치 내지 50 인치의 표시 화면을 갖는 텔레비전들이 가정용 텔레비전들로 보급되고 있다.
종래의 산화물 반도체를 사용한 트랜지스터는 10 ㎠/Vs 내지 20 ㎠/Vs의 전계 효과 이동도를 갖는다. 산화물 반도체를 사용한 트랜지스터의 전계 효과 이동도가 비정질 실리콘을 사용한 트랜지스터의 전계 효과 이동도의 10배 이상이기 때문에, 대형의 표시 장치에 있어서도 화소의 스위칭 소자로서 충분한 성능이 획득될 수 있다.
그러나, 산화물 반도체를 사용한 트랜지스터를 반도체 장치의 구동 장치로서, 예를 들면, 대형의 표시 장치 등의 구동 회로의 하나의 스위칭 소자로서 사용하는데에 한계가 있다.
본 발명의 일 실시예의 목적은, 대형의 표시 장치, 고성능을 갖는 반도체 장치 등의 실용화를 위해, 대면적화된 기판 위에 형성될 수 있고, 우수한 결정성을 갖는 산화물 반도체층을 포함하여 소망의 높은 전계 효과 이동도를 갖는 트랜지스터를 제작하는 것이다.
트랜지스터의 전계 효과 이동도를 높이는 하나의 방법으로서, 산화물 반도체층이 결정화된다. 제 1 산화물 반도체층이 형성된 후에 어닐링이 수행되고 그 위에 제 2 산화물 반도체층이 형성된다. 그 후, 막 표면으로부터 상위에 형성된 제 2 산화물 반도체층의 표면을 향하여 결정 성장이 된다. 제 1 결정층의 결정은 제 2 산화물 반도체층에 대한 종결정(seed crystal)에 대응한다. 그의 상측에 제 2 결정층이 형성되는 것이 중요하다. 제 1 결정층 및 제 2 결정층을 형성하기 위한 이러한 방법은 육방정을 갖는 모든 산화물 반도체들에 유효하다. 제 1 결정층 및 제 2 결정층은 판상 결정들(또한 Co-growing(CG) 결정들이라고 칭해짐)을 갖는 것을 주의한다. 이들은 각각의 결정의 a축 및 b축이 채널 형성 영역으로 배향되고 각 결정의 c축은 제 1 산화물 반도체층의 표면에 수직으로 배향된 비단결정들이다.
트랜지스터의 전계 효과 이동도를 높이는 다른 방법으로서, 산화물 반도체층이 결정화 단계와 같은 단계 또는 결정화 단계와 다른 단계에서 고순도화된다. 구체적으로는, 도너 준위를 형성하는 물 또는 수소를 제거하여, 산소 결손을 저감한 후, 산화물 반도체층의 주성분인 산소를 충분하게 공급함으로써 산화물 반도체층이 고순도화된다.
산화물 반도체층에 산소를 공급하는 방법으로서, 산화물 반도체층에 접하여 산화물 절연층의 형성 또는 산화물 절연층의 형성 후 가열 처리를 들 수 있다.
그리고 나서, 산화물 반도체층에 산소가 공급된 후, 산화물 반도체층 위에 형성된 층간막으로서 수소를 함유한 질화물 절연층을 형성한다. 가열에 의해 질화물 절연막으로부터 산화물 반도체층의 계면(구체적으로는 산화물 절연층의 계면) 또는 막에 수소가 확산되어, 특성들이 개선된다. 산화 실리콘층(SiOx 층)이 산화물 반도체층에 사용되는 경우, 가열에 의해, 질화물 절연막으로부터 확산된 수소는 산화물 반도체층과 SiOx 층 사이의 계면에서 Si의 미결합수, 산화물 반도체에서 산소 등의 미결합수 등을 종단시킨다. 본 발명의 일 실시예에 따라서, 결정화에 의해 c축 배향된 산화물 반도체층에 의도적으로 적량의 수소가 첨가되어 계면 준위를 소거한다. 본 명세서에서, "수소를 함유한다"는 산화물 반도체층에 접하는 절연층보다 많은 수소를 함유하는 것을 의미한다는 것을 주의한다. 예를 들면, 상기 막중의 수소 농도는 1×1021 atoms/㎤ 이상, 바람직하게는 1×1022 atoms/㎤ 이상, 더 바람직하게는 1×1023 atoms/㎤ 이상이다.
본 명세서에 개시된 본 발명의 일 실시예에 따라서, 반도체 장치를 제작하는 방법은, 절연 표면을 갖는 기판 위에 제 1 산화물 반도체층을 형성하는 단계와; 제 1 가열 처리를 행하여 제 1 산화물 반도체층의 표면으로부터 내부로 향하여 결정 성장시키는 단계로서, 상기 표면에 대하여 실질적으로 수직인 방향으로 c축이 배향되어 결정 영역이 형성되는, 상기 결정 성장 단계와; 상기 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 형성하는 단계와; 제 2 가열 처리를 행하여 상기 결정 영역으로부터 결정 성장시켜 상기 제 2 산화물 반도체층의 적어도 일부를 결정화하는 단계와; 상기 제 2 산화물 반도체층 위에 도전층을 형성하는 단계와; 상기 도전층을 에칭하여 소스 전극층 및 드레인 전극층을 형성하는 단계와; 상기 제 2 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층 위를 덮도록 산화물 절연층을 형성하는 단계와; 제 3 가열 처리를 행하여 상기 제 2 산화물 반도체층에 산소를 공급하는 단계와; 상기 산화물 절연층 위의 상기 제 2 산화물 반도체층과 중첩하는 영역에서 게이트 전극층을 형성하는 단계와; 상기 산화물 절연층 및 상기 게이트 전극층 위에 수소를 함유하는 질화물 절연층을 형성하는 단계와; 제 4 가열 처리를 행하여 적어도 상기 제 2 산화물 반도체층과 상기 산화물 절연층 사이에 계면에 수소를 공급하는 단계를 포함한다.
또한, 상기 방법에 의해 획득된 구조는 또한 본 발명의 일 실시예이다. 상기 구조를 갖는 반도체 장치는 절연 표면을 갖는 기판 위의 제 1 산화물 반도체층의 표면에 수직한 방향으로 c축 배향된 제 1 산화물 반도체층과; 상기 제 1 반도체층위에 접하고 상기 표면에 수직인 방향으로 c축 배향된 제 2 산화물 반도체층과; 상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층의 적층 위의 소스 전극층 및 드레인 전극층과; 상기 제 2 산화물 반도체층 위에 접하는 산화물 절연층과; 상기 산화물 절연층 위의 게이트 전극층과; 상기 게이트 전극층 위에 수소를 함유하는 질화물 절연층을 포함한다.
본 발명의 다른 실시예에 따라서, 반도체 장치를 제작하는 방법은, 절연 표면을 갖는 기판 위의 게이트 전극층을 형성하는 단계와; 상기 게이트 전극층을 덮도록 제 1 산화물 반도체층을 형성하는 단계와; 제 1 가열 처리를 행하여 상기 산화물 반도체층의 표면으로부터 내부쪽에 결정 성장시켜, c축이 상기 표면에 실질적으로 수직인 방향으로 배향되는 결정 영역이 형성되는 단계와; 상기 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 형성하는 단계와; 제 2 가열 처리를 행하여, 상기 결정 영역으로부터 결정 성장시킴으로써 상기 제 2 산화물 반도체층의 적어도 일부를 결정화하는 단계와; 상기 제 2 산화물 반도체층 위의 도전층을 형성하는 단계와; 상기 도전층을 에칭함으로써 소스 전극층 및 드레인 전극층을 형성하는 단계와; 상기 제 2 산화물 반도체층, 상기 소스 전극층, 및 상기 드레인 전극층을 덮도록 제 2 산화물 절연층을 형성하는 단계와; 제 3 가열 처리를 행하여 상기 제 2 산화물 반도체층에 산소를 공급하는 단계와; 상기 제 2 산화물 절연층 위에 수소를 함유하는 질화물 절연층을 형성하는 단계와; 제 4 가열 처리를 행하여 적어도 상기 제 1 산화물 반도체층과 상기 제 1 산화물 절연층 사이의 계면에 수소를 공급하는 단계를 포함한다.
또한 상기 방법에 의해 획득된 구조는 또한 본 발명의 일 실시예이다. 상기 구조를 갖는 반도체 장치는, 절연 표면을 갖는 기판 위의 평탄 표면을 갖는 게이트 전극층과; 상기 게이트 전극층 위의 게이트 절연층과; 상기 게이트 절연층 위에 상기 게이트 절연층의 적어도 일부와 접하고 표면에 수직인 방향으로 c축 배향된 제 1 산화물 반도체층과; 상기 제 1 산화물 반도체층 위에 접하고 표면에 수직인 방향으로 c축 배향된 제 2 산화물 반도체층과; 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층의 적층 위의 소스 전극층 및 드레인 전극층과; 상기 제 2 산화물 반도체층 위에 접하는 산화물 절연층과; 상기 산화물 절연층 위에 접하는 수소를 함유하는 질화물 절연층을 포함한다.
트랜지스터의 전계 효과 이동도가 상기 제작 방법들 중 어느 하나로 증가될 때, 예를 들면, 표시 특성들은 표시 장치에서 스위칭 시간을 축소함으로써 개선될 수 있다.
하지로서 되는 기판 재료가 산화물, 질화물, 또는 금속과 같은 임의의 재료일 때조차, 높은 전계 효과 이동도를 갖는 트랜지스터가 제작되고, 대형화된 표시 장치, 고성능 반도체 장치 등이 실현된다.
도 1은 본 발명의 일 실시예를 도시하는 단면도.
도 2a 내지 도 2e는 본 발명의 일 실시예를 도시하는 단면 공정도.
도 3a 내지 도 3d는 본 발명의 일 실시예를 도시하는 단면 공정도.
도 4a 내지 도 4e는 본 발명의 일 실시예를 도시하는 단면 공정도.
도 5a 및 도 5b는 본 발명의 일 실시예를 도시하는 단면 공정도.
도 6은 본 발명의 일 실시예를 도시하는 단면도.
도 7은 본 발명의 일 실시예를 도시하는 단면도.
도 8은 본 발명의 일 실시예를 도시하는 등가 회로도.
도 9a 및 도 9b는 본 발명의 일 실시예를 도시하는 상면도 및 단면도.
도 10a 및 도 10b는 본 발명의 일 실시예를 도시하는 상면도 및 단면도.
도 11은 본 발명의 일 실시예를 도시하는 단면도.
도 12a 내지 도 12e는 전자 기기의 예들을 도시하는 도면.
도 13은 전자 기기의 예를 도시하는 도면.
도 2a 내지 도 2e는 본 발명의 일 실시예를 도시하는 단면 공정도.
도 3a 내지 도 3d는 본 발명의 일 실시예를 도시하는 단면 공정도.
도 4a 내지 도 4e는 본 발명의 일 실시예를 도시하는 단면 공정도.
도 5a 및 도 5b는 본 발명의 일 실시예를 도시하는 단면 공정도.
도 6은 본 발명의 일 실시예를 도시하는 단면도.
도 7은 본 발명의 일 실시예를 도시하는 단면도.
도 8은 본 발명의 일 실시예를 도시하는 등가 회로도.
도 9a 및 도 9b는 본 발명의 일 실시예를 도시하는 상면도 및 단면도.
도 10a 및 도 10b는 본 발명의 일 실시예를 도시하는 상면도 및 단면도.
도 11은 본 발명의 일 실시예를 도시하는 단면도.
도 12a 내지 도 12e는 전자 기기의 예들을 도시하는 도면.
도 13은 전자 기기의 예를 도시하는 도면.
이하에서, 본 발명의 실시예들은 첨부하는 도면들을 참조하여 상세하게 설명될 것이다. 그러나, 본 발명은 이하의 설명에 한정되지 않고, 이하에 개시된 그 형태 및 상세를 다양한 방식들로 변경될 수 있는 것이 당업자에 의해 용이하게 이해될 수 있다. 그러므로, 본 발명은 실시예들의 기술에 한정되는 것으로 해석되지 않는다.
(실시예 1)
실시예 1에서, 개시된 발명의 일 실시예에 따른 반도체 장치의 구조 및 제작 방법이 도 1, 도 2a 내지 도 2e, 도 3a 내지 도 3d, 및 도 4a 내지 도 4e를 참조하여 설명될 것이다.
도 1은 반도체 장치의 구조의 일 예인 트랜지스터(150)를 도시하는 단면도이다. 상기 트랜지스터(150)는, 여기서 캐리어들이 전자들인 n채널형 절연 게이트 전계 효과 트랜지스터(IGFET)이고; 대안으로, p 채널형 IGFET가 제작될 수 있다는 것을 주의한다.
트랜지스터(150)의 제작 방법은 도 2a 내지 도 2e 및 도 3a 내지 도 3c를 참조하여 설명될 것이다.
먼저, 절연층(102)은 기판(100) 위에 형성된다. 이후, 제 1 산화물 반도체층은 상기 절연층(102) 위에 형성되고 제 1 가열 처리에 의해 적어도 상기 제 1 산화물 반도체층의 표면을 포함하는 영역이 결정화되어, 제 1 산화물 반도체층(104)이 형성된다(도 2a 참조).
기판(100)은 절연 표면을 갖는 임의의 기판일 수 있고, 예를 들면, 유리 기판일 수 있다. 특히, 대면적의 유리 기판은, 본 발명의 일 실시예에 따른 반도체 장치들이 저비용으로 대량 생산될 수 있기 때문에 바람직하다. 유리 기판은 바람직하게는 무알칼리 유리 기판이다. 무알칼리 유리 기판의 재료로서, 예를 들면, 알루미노실리케이트 유리, 알루미노브롬실리케이트 유리, 또는 바륨 보로실리케이트 유리와 같은 유리 재료가 사용된다. 대안으로, 상기 기판(100)으로서, 석영 기판 또는 사파이어 기판과 같이 절연체를 사용하여 형성된 절연 기판, 실리콘과 같은 반도체 재료를 사용하여 형성되고 절연 재료로 덮인 표면을 갖는 반도체 기판, 또는 금속 또는 스테인레스와 같은 도전체를 사용하여 형성되고 절연 재료로 덮인 표면을 갖는 도전성 기판이 사용될 수 있다.
절연층(102)은 하지로서 기능하고 CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 상기 절연층(102)은 바람직하게는 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈 등을 포함하도록 형성된다. 상기 절연층(102)은 단층 구조 또는 적층 구조를 가질 수 있다는 것을 주의한다. 상기 절연층(102)의 두께에 특별히 제한이 없고; 상기 절연층(102)은, 예를 들면, 10 ㎚ 이상 500 ㎚ 이하의 두께를 가질 수 있다. 상기 절연층(102)은 필수의 구성요소가 아니고; 그러므로, 상기 절연층(102)이 제공되지 않는 구조가 또한 가능하다는 것을 주의한다.
절연층(102) 위에 형성된 제 1 산화물 반도체층은 3원계 금속 산화물이다. In-MX-ZnY-OZ(Y=0.5 내지 5)로 나타내는 산화물 반도체 재료가 사용될 수 있다. 여기서, M은 갈륨(G), 알루미늄(Al), 및 붕소(B)와 같은 13족 원소들로부터 선택된 하나 이상의 종류의 원소들을 나타낸다. In 함유량, M 함유량, Zn 함유량, 및 O 함유량은 임의라는 것을 주의한다. M 함유량은 0일 수 있다(즉, X=0). 한편으로, In 함유량 및 Zn 함유량의 값은 0이 아니다. 다시 말해서, 상기 표기는 In-Ga-Zn-O, In-Zn-O 등을 나타낼 수 있다.
상기 제 1 산화물 반도체층으로서, 다음의 재료들 중 어느 하나가 사용될 수 있다: In-Sn-Ga-Zn-O와 같은 4원계 금속 산화물; In-Sn-Zn-O, Sn-Ga-Zn-O, Al-Ga-Zn-O, 및 Sn-Al-Zn-O와 같은 3원계 금속 산화물들; Sn-Zn-0, Al-Zn-0, Zn-Mg-0, Sn-Mg-0, 및 In-Mg-0과 같은 2원계 금속 산화물들; In-O, Sn-0, 및 Zn-0과 같은 단원계 금속 산화물들 등.
실시예 1에서, 상기 제 1 산화물 반도체층은 In-Ga-Zn-O계 산화물 반도체를 증착하기 위해 타겟을 사용하여 스퍼터링법에 의해 형성된다.
스퍼터링법에 의해 제 1 산화물 반도체층을 형성하기 위해 사용되는 타겟으로서, 예를 들면, 그의 주성분으로서 산화 아연을 함유하는 산화물 반도체를 증착하기 위한 타겟이 사용될 수 있다. 또한, In, Ga Zn를 함유하는 산화물 반도체를 성막하기 위한 타겟의 In:Ga:Zn의 조성비는 1:x:y이다(x는 0 이상이고, y는 0.5 이상 5 이하이다). 예를 들면, In:Ga:Zn의 조성비가 1:1:1[원자비]인 타겟(x=1, y=1)(즉, In2O3:Ga2O3:ZnO = 1:1:2[몰비]) 등이 사용될 수 있다. 또한, 산화물 반도체를 증착하기 위한 타겟으로서 In:Ga:Zn의 조성비가 1:1:0.5[원자비]인 타겟, In:Ga:Zn의 조성비가 1:1:2[원자비]인 타겟, 또는 In:Ga:Zn의 조성비가 1:0:1[원자비](x=0, y=1)인 타겟이 사용될 수 있다. 실시예 1에서, 상기 제 1 산화물 반도체층이 이후 공정에서 가열 처리를 수행함으로써 제 1 반도체층이 의도적으로 결정화되기 때문에, 결정화가 쉽게 일어나 산화물 반도체를 성막하기 위한 타겟이 바람직하게 사용된다.
산화물 반도체를 성막하기 위한 타겟에 함유된 산화물 반도체는 80% 이상, 바람직하게는 95% 이상, 더욱 바람직하게는 99.9% 이상의 상대 밀도를 갖는다. 치밀한 제 1 산화물 반도체층은 높은 상대 밀도를 갖는 산화물 반도체를 성막하기 위한 타겟을 사용하여 형성된다. 또한, 실시예 1에서, 이후 공정에서 가열 처리가 수행됨으로써 상기 제 1 산화물 반도체층이 의도적으로 결정화되기 때문에, 바람직하게는 결정화가 쉽게 일어나 산화물 반도체를 성막하기 위한 타겟이 사용된다.
상기 제 1 산화물 반도체층이 형성된 분위기는 바람직하게는 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는 희가스(대표적으로는 아르곤) 및 산소의 혼합된 분위기이다. 구체적으로는, 고순도 가스 분위기가 수소, 물, 수산화기, 및 수소화물과 같은 불순물들의 농도가 대략 수 ppm(바람직하게는 수 ppb)로 감소되는 것이 바람직하다.
상기 제 1 산화물 반도체층의 형성시, 예를 들면, 기판은 감압된 상태로 유지된 처리실내에 기판을 유지하고, 기판은 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하의 온도로 가열된다. 이후, 잔류 수분이 제거되고 처리실내로부터 수소 및 물이 제거된 스퍼터링 가스가 도입되고, 상기 제 1 산화물 반도체층이 금속 산화물을 타겟으로서 사용하여 형성된다. 상기 기판을 가열하면서 상기 제 1 산화물 반도체층을 형성함으로써, 상기 제 1 산화물 반도체층의 불순물들이 감소될 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 상기 스퍼터링 장치에 남아있는 수분 등은 바람직하게는 상기 제 1 산화물 반도체층의 형성 전, 형성 동안, 형성 후에 제거된다. 상기 처리실 내에 남아있는 수분을 제거하기 위해, 바람직하게는 흡착형 진공 펌프(entrapment vacuum pump)가 사용된다. 예를 들면, 크라이오펌프, 이온 펌프, 티타늄 서블리메이션 펌프 등이 사용될 수 있다. 콜드 트랩이 제공된 터보 펌프가 사용될 수 있다. 크라이오펌프를 사용하여 배기된 처리실로부터, 수소, 물 등이 제거되고; 따라서, 상기 제 1 산화물 반도체층의 불순물 농도가 감소될 수 있다.
바람직하게는, 상기 제 1 산화물 반도체층의 형성 전에 상기 스퍼터링 장치에 남아있는 수분 등을 제거하기 위해 예비 가열이 행해지는 것을 주의한다. 예비 가열 처리로서, 성막 챔버 내부가 감압하에서 200℃ 이상 600℃ 이하로 가열되는 방법, 상기 성막 챔버 내부가 가열되는 동안 질소 또는 불활성 가스가 도입과 배기가 반복되는 방법 등이 주어질 수 있다. 예비 가열 처리 후, 상기 기판 및 상기 스퍼터링 장치가 냉각된다. 이후, 산화물 반도체층이 대기중에 노출되지 않고 산화물 반도체층이 형성된다. 이 경우, 바람직하게는, 물이 아닌 오일 등이 타겟용 냉각액으로서 사용된다. 가열하지 않고 질소의 도입 및 배기가 반복될 때 특정 레벨의 효과가 획득될 수 있지만, 막 형성 챔버 내부에 가열 처리를 수행하는 것이 더 바람직하다.
예를 들면, 상기 제 1 산화물 반도체층은 다음의 조건들 하에서 형성될 수 있다: 상기 기판 및 타겟 사이의 거리는 170 ㎜이고, 상기 압력은 0.4 Pa이고, 직류(DC) 전력은 0.5 kW이고, 분위기는 산소 분위기이다(산소유량의 비율은 100%이다). 성막시 생성된 분말 물질들(또한 입자들 또는 먼지라고도 칭해짐)이 감소되고 두께 분포가 작아질 수 있기 때문에 펄스 직류 전류(DC) 전원이 바람직하게 사용된다는 것을 주의한다. 상기 제 1 산화물 반도체층의 두께는 3 ㎚ 내지 15 ㎚의 범위로 설정되고, 실시예 1에서, 예로서 5 ㎚로 설정된다. 상기 제 1 산화물 반도체층의 적절한 두께는 사용될 상기 산화물 반도체 재료, 용도 등에 의존하고; 그러므로, 상기 두께는 재료, 용도 등에 따라 적절한 것으로 결정될 수 있다는 것을 주의한다.
또한, 상기 제 1 산화물 반도체층의 결정화로서, 상기 제 1 가열 처리는 적어도 상기 제 1 산화물 반도체층의 표면을 포함하는 영역을 결정화하기 위해 수행되고, 그에 의해 상기 제 1 산화물 반도체층(104)이 형성된다. 또한, 상기 제 1 산화물 반도체층에 함유된 (수산기를 포함하는) 물, 수소 등은 상기 제 1 가열 처리에 의해 제거될 수 있다. 상기 제 1 가열 처리의 온도는 450℃ 내지 850℃, 바람직하게는 550℃ 내지 750℃의 범위로 설정된다. 가열 시간은 1분 이상 24시간 이하이다. 실시예 1에서, 제 1 가열 처리로서, 질소 분위기하에서 700℃에서 1시간 동안 가열 처리에 의해 탈수 또는 탈수소화가 행해진 후, 상기 분위기는 산소 분위기로 전환되고, 상기 제 1 산화물 반도체층의 내부에 산소가 공급된다.
상기 제 1 가열 처리에서, 질소, 산소, 또는 헬륨, 네온, 또는 아르곤과 같은 희가스에 물 수소 등이 포함되지 않는 것이 바람직하다는 것을 주의한다. 대안으로, 가열 처리 장치로 도입된 질소, 산소, 또는 헬륨, 네온, 또는 아르곤과 같은 희가스가 6N(99.9999%) 이상의 순도, 바람직하게는, 7N(99.99999%) 이상(즉, 불순물 농도는 1ppm 이하, 바람직하게는, 0.1ppm이하로 설정)의 순도를 갖는 것이 바람직하다. 또한, 상기 제 1 가열 처리는 20ppm 이하의 H2O 농도를 갖는 건조 공기, 바람직하게는 1ppm 이하의 H2O 농도를 갖는 건조 공기에서 수행될 수 있다. 상기 제 1 산화물 반도체층(104)에 포함된 (수산기를 사용하는) 물, 수소 등은 이러한 제 1 가열 처리에 의해 제거될 수 있다.
상기 제 1 가열 처리에 의해, 결정 영역을 포함하는 상기 제 1 산화물 반도체층(104)은 적어도 표면을 포함하는 영역에 형성된다. 상기 표면을 포함하는 영역에 형성된 상기 결정 영역이 상기 표면으로부터 내부로의 결정 성장에 의해 형성된다. 상기 결정 영역은 그의 평균 두께가 2㎚ 이상 10㎚ 이하인 판상 결정들을 포함한다. 결정 영역은 c축이 상기 표면에 실질적으로 수직인 방향으로 배향된 결정을 포함하는 영역이다. 여기서, "실질적으로 수직"은 수직 방향으로부터 ±10° 이내의 상태를 의미한다.
상기 제 1 가열 처리를 위해 사용되는 상기 가열 처리 장치에 특별한 제한은 없고, 저항 발열체와 같은 발열체로부터 열전도 또는 열복사에 의해 피처리물을 가열하는 장치가 사용될 수 있다. 예를 들면, 전자로, 또는 LRTA(lamp rapid thermal annealing) 장치 또는 GRTA(gas rapid thermal annealing) 장치와 같은 RTA(rapid thermal annealing) 장치가 사용될 수 있다. LRTA 장치는 할로겐 램프, 금속 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출된 광(전자파)의 복사에 의해 피처리물을 가열하는 장치이다. GRTA 장치는 고온 가스를 사용하는 가열 처리를 행하기 위한 장치이다.
다음으로, 제 2 산화물 반도체층(105)은 적어도 상기 표면을 포함하는 영역에 상기 결정 영역을 포함하는 상기 제 1 산화물 반도체층(104) 위에 형성된다(도 2b를 참조).
상기 제 1 산화물 반도체층과 유사하게, 상기 제 2 산화물 반도체층(105)은 다음의 재료들 중 임의의 것을 사용하여 형성될 수 있다: In-Sn-Ga-Zn-O와 같은 4원계 금속 산화물; In-Ga-Zn-O, In-Sn-Zn-O, In-Al-Zn-O, Sn-Ga-Zn-O, Al-Ga-Zn-O, 및 Sn-Al-Zn-O과 같은 3원계 금속 산화물들; In-Zn-O, Sn-Zn-O, Al-Zn-O, Zn-Mg-O, Sn-Mg-O, 및 In-Mg-O과 같은 2원계 금속 산화물들; In-O, Sn-O, 및 Zn-O과 같은 단원계 금속 산화물들 등.
상기 제 2 산화물 반도체층(105)은 상기 제 1 산화물 반도체층(104)와 동일한 주성분을 함유하는 재료를 사용하여 형성되거나 상기 제 1 산화물 반도체층(104)과 동일한 결정 구조 및 상기 제 1 산화물 반도체층(104)의 격자 상수와 근접한 격자 상수(격자 미스매치는 1% 이하이다)들을 갖는 것이 바람직하다는 것을 주의한다. 대안으로, 상이한 주성분을 함유한 재료가 사용될 수 있다.
동일한 주성분을 함유하는 재료들이 사용되는 경우에, 이후에 수행될 상기 제 2 산화물 반도체층(105)의 결정화에서 상기 제 1 산화물 반도체층(104)의 결정 영역의 결정을 종결정으로 사용하여 결정 성장이 쉽게 행해진다. 또한, 실제 두께는 증가될 수 있고, 이는 파워 디바이스 등에 사용하기에 적합하다. 또한, 동일한 주성분을 포함하는 재료가 사용되는 경우, 부착성과 같은 계면의 물리적 특성들 또는 전기적 특성들은 적합하다.
실시예 1에서, 상기 제 2 산화물 반도체층(105)은 산화물 반도체 성막용 In-Ga-Zn-O계 타겟을 사용하여 스퍼터링법에 의해 형성된다. 상기 제 2 반도체층(105)은 상기 제 1 산화물 반도체층의 스퍼터링법과 유사한 방식으로 스퍼터링법에 의해 형성될 수 있다. 그러나, 상기 제2 산화물 반도체층(105)의 두께는 바람직하게는 상기 제 1 산화물 반도체층(104)의 두께보다 크다. 또한, 상기 제 2 산화물 반도체층(105)은 바람직하게는 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(105)의 총 두께가 3 ㎚ 이상 50 ㎚ 이하로 형성된다. 상기 제 2 산화물 반도체층(105)의 적절한 두께는 사용될 산화물 반도체 재료, 용도 등에 의존하고; 그러므로, 상기 두께는 상기 재료, 상기 용도 등에 따라 적절하도록 결정될 수 있다는 것을 주의한다.
다음으로, 상기 제 2 산화물 반도체층(105)에 상기 제 2 가열 처리를 행함으로써, 상기 제 1 산화물 반도체층(104)의 결정 영역을 종결정 영역으로 사용하여 결정 성장이 행해지고, 제 2 산화물 반도체층(106)이 형성된다(도 2c를 참조).
상기 제 2 가열 처리의 온도는 450℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 700℃ 이하이다. 상기 제 2 가열 처리의 가열 시간은 1분 이상 100 시간 이하, 바람직하게는 5시간 이상 20시간 이하, 통상 10시간이다.
상기 제 2 가열 처리에서, 질소, 산소, 또는 헬륨, 네온, 또는 아르곤과 같은 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다는 것을 주의한다. 대안으로, 가열 처리 장치로 도입된 질소, 산소, 또는 헬륨, 네온, 또는 아르곤과 같은 희가스가 6N(99.9999%) 이상의 순도, 바람직하게는, 7N(99.99999%) 이상의 순도를 갖는 것이 바람직하다. 또한, 상기 제 2 가열 처리는 20ppm 이하의 H2O 농도를 갖는 건조 공기, 바람직하게는 1ppm 이하의 H2O 농도를 갖는 건조 공기에서 수행될 수 있다. 상기 제 2 산화물 반도체층(106)에 포함된 (수산기를 사용하는) 물, 수소 등은 이러한 제 2 가열 처리에 의해 제거될 수 있다. 따라서, 불순물들의 저감에 의해 고순도화되고 i형 또는 실질적으로 i형 산화물 반도체층들로 되는 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(106)이 형성될 수 있다.
또한, 상기 제 2 가열 처리에서 온도의 증가시, 노 내부는 질소 분위기로 설정될 수 있고, 냉각시 노 내부는 산소 분위기로 전환될 수 있다. 상기 제 2 산화물 반도체층(106)의 내부는 탈수 또는 탈수화가 상기 질소 분위기에서 행해진 후, 상기 질소 분위기로부터 상기 산소 분위기로 변경함으로써 산소가 공급될 수 있다.
이러한 방식으로, 상기 제 2 가열 처리에 의해, 제 2 산화물 반도체층(105) 전체는 상기 제 2 산화물 반도체층(105)과 상기 제 1 산화물 반도체층(104) 사이의 계면에 형성된 결정 영역으로부터 결정화되어, 상기 제 2 산화물 반도체층(106)이 형성될 수 있다. 또한, 상기 제 2 가열 처리에 의해, 높은 배향성을 갖는 결정층을 포함하는 상기 제 1 산화물 반도체층(104)이 획득될 수 있다.
상기 산화물 반도체층들에 대하여, InM03(ZnO)m(m > 0이고 m은 자연수가 아니다)으로 나타낸 박막이 사용될 수 있다. 여기서, M은 Ga, Al, Mn, 및 Co로부터 선택된 하나 이상의 금속 원소들을 나타낸다. 예를 들면, M은 Ga, Ga과 Al, Ga과 Mn, Ga과 Co 등일 수 있다. 대안으로, InGaxZnyOz로 나타낸 재료가 사용될 수 있다. 여기서, x, y, 및 z는 임의의 수들이다. 또한, x, y, 및 z는 정수일 필요는 없고 비정수일 수 있다. x는 0일 수 있고; 그러나, y는 바람직하게는 0이 아닌 것을 주의한다. 예를 들면, 상기 표시는 x가 0인 In-Zn-0의 결정을 포함한다. 이 명세서에서 In-Ga-Zn-0로 표기된 결정은 InGa03(ZnO)m(m > 0이고, m은 자연수가 아니다)이고, m이 자연수가 아닌 ICP-MS 또는 RBS 분석을 사용하여 확인될 수 있다. 또한, x 및 y 모두가 1인 결정, x는 1이고 y는 0.5인 결정 등이 포함된다. 이러한 결정은 상기 제 2 가열 처리에 의해 c축이 상기 제 2 산화물 반도체층(106)의 표면에 실질적으로 수직이도록 배향된다.
여기서, 상기 결정은 In, Ga, 및 Zn 중 어느 하나를 포함하고, a축 및 b축에 평행한 층들의 적층 구조를 갖도록 고려될 수 있다. 구체적으로, 상기 결정은 In을 함유하는 층 및 In이 없는 층(Ga 또는 Zn을 함유한 층)이 c축 방향으로 적층된 구조를 갖는다.
In-Ga-Zn-O계 산화물 반도체 결정들에서, a축 및 b축에 평행한 방향으로 In을 함유한 층의 도전성은 적합하다. 이는 In-Ga-Zn-O계 산화물 반도체 결정들의 전기 도전도가 In에 의해 주로 제어되고 하나의 In의 5s 오비탈이 인접한 In의 5s 오비탈과 중첩하여, 캐리어 경로가 형성된다.
구조가 상기 제 1 산화물 반도체층(104)이 상기 절연층(102)과의 계면에 비결정 영역을 갖는 구조의 경우, 상기 제 2 가열 처리에 의해, 상기 제 1 산화물 반도체층(104)의 표면에 형성된 결정 영역으로부터 상기 제 1 산화물 반도체층(104)의 하부면으로 향하는 결정 성장이 행해지고, 비정질 영역은 몇몇 경우들에서 결정화된다. 상기 절연층(102)의 재료 또는 가열 처리의 조건들에 의존하여 몇몇 경우들에서 상기 비정질 영역이 잔존하는 것을 주의한다.
동일한 주성분을 함유하는 재료가 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(105)에 사용되는 경우, 도 2c에 도시된 바와 같이, 상기 제 1 산화물 반도체층(104)의 결정을 종결정으로 사용하여 상기 제 2 산화물 반도체층(105)의 표면 쪽으로 결정 성장이 행해져서, 상기 제 2 산화물 반도체층(106)이 형성된다. 상기 제 1 산화물 반도체층(104)과 상기 제 2 산화물 반도체층(106)은 동일한 결정 구조를 갖는다. 그러므로, 상기 제 1 산화물 반도체층(104)과 상기 제 2 산화물 반도체층(106) 사이의 경계가 도 2c에 점선에 의해 도시된다; 그러나, 상기 제 1 산화물 반도체층(104)과 상기 제 2 산화물 반도체층(106) 사이의 경계는 결정될 수 없고 상기 제 1 산화물 반도체층(104)과 상기 제 2 산화물 반도체층(106)은 동일 경우들에서 하나의 층으로 간주될 수 있다.
상기 제 2 가열 처리에 사용되는 상기 가열 처리 장치는 상기 제 1 가열 처리의 조건들과 유사한 조건들하에서 사용될 수 있다는 것을 주의한다.
다음으로, 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(106)은 마스크의 사용으로 에칭과 같은 방법에 의해 가공되어, 섬 형상의 제 1 산화물 반도체층(104a) 및 섬 형상의 제 2 산화물 반도체층(106a)이 형성된다(도 2d를 참조).
상기 산화물 반도체층들을 에칭하는 방법으로서, 건식 에칭 또는 습식 에칭 중 어느 하나가 사용될 수 있다. 물론, 건식 에칭 및 습식 에칭이 조합되어 사용될 수 있다. 에칭 조건들(예를 들면, 에칭 가스 또는 에천트, 에칭 시간, 온도)이 상기 산화물 반도체층들이 소망의 형상으로 에칭될 수 있도록 상기 재료에 의존하여 적절하게 설정된다.
건식 에층에 사용될 수 있는 에칭 가스의 예들은 염소(염소(Cl2), 염화 붕소(BCl3), 사염화 규소(SiCl4), 또는 사염화 탄소(CCl4)와 같은 염소계 가스) 등을 함유하는 가스이다. 또한, 불소를 함유하는 가스(사불화 탄소(CF4), 육불화 유황(SF6), 삼불화 질소(NF3), 또는 트리플루오로메탄(CHF3)과 같은 불소계 가스), 브롬화 수소(HBr), 산소(O2), 이들 가스들 중 어느 것에 헬륨(He) 또는 아르곤(Ar)과 같은 희가스가 첨가된 가스들 등이 사용될 수 있다.
습식 에칭에 사용될 수 있는 에천트로서, 인산, 아세트산, 및 질산 등의 혼합 용액이 사용될 수 있다. ITO07N과 같은 에천트(칸토 화학사 제조)가 또한 사용될 수 있다.
다음으로, 상기 섬 형상 제 2 산화물 반도체층(106a)과 접촉하도록 도전층(108)이 형성된다(도 2e 참조).
상기 도전층(108)은 스퍼터링법과 같은 PVD법 또는 플라즈마 CVD법과 같은 CVD법에 의해 형성될 수 있다. 상기 도전층(108)은 성분으로서 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 및 텅스텐으로부터 선택된 원소, 이들 원소들 중 어느 것을 함유하는 합금 등을 사용하여 형성될 수 있다. 망간, 마그네슘, 지르코늄, 및 베릴륨 중 하나 이상을 함유한 재료가 상기 도전층(108)에 사용될 수 있다. 알루미늄 및 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 및 스칸듐으로부터 선택된 하나 이상의 원소들을 함유하는 재료가 사용될 수 있다. 상기 도전층(108)의 다른 재료로서, 질화 티타늄 또는 질화 탄탈과 같은 높은 배리어 특성을 갖는 재료가 사용될 수 있다. 질화 티타늄 또는 질화 탄탈과 같은 높은 배리어 특성을 갖는 재료가 상기 섬 형상 제 2 산화물 반도체층(106a)과 접하는 상기 도전층(108)의 일부가 사용될 때, 상기 섬 형상 제 2 산화물 반도체층(106a)으로의 불순물의 침입이 억제될 수 있고 트랜지스터 특성들로의 악영향이 억제될 수 있다.
상기 도전층(108)은 또한 도전성 금속 산화물을 사용하여 형성될 수 있다. 상기 도전성 재료 산화물로서, 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(Zn0), 산화 인듐-산화 주석 합금(몇몇 경우들에서, ITO로 약칭되는 In2O3-SnO2), 산화 인듐-산화 아연 합금(In2O3-Zn0), 또는 이들 금속 산화물들 중 어느 것에 실리콘 또는 산화 실리콘이 포함되어 사용될 수 있다.
상기 도전층(108)은 바람직하게는 티타늄층, 알루미늄층, 및 티티늄층이 이러한 순서로 적층된 3층 구조를 갖는다. 대안으로, 금속 도전막이 알루미늄층 및 텅스텐층이 적층된 2층 구조, 구리층 및 텅스텐층이 적층된 2층 구조, 또는 알루미늄층 및 몰리브덴층이 적층된 2층 구조를 가질 수 있다. 물론, 상기 금속 도전막은 단층 구조 또는 4개 이상의 층들을 포함하는 적층 구조를 가질 수 있다. 여기서, 티타늄막의 단층 구조가 이용된다. 티타늄막의 단층 구조가 이용될 때, 후의 에칭시에 양호한 테이퍼 형상이 형성된 에칭이 수행될 수 있다.
다음으로, 상기 도전층(108)은 소스 전극층(108a) 및 드레인 전극층(108b)을 형성하기 위해 선택적으로 에칭된다(도 3a를 참조).
여기에, 자외선들, KrF 레이저 빔, 또는 ArF 레이저 빔이 바람직하게는 에칭 마스크를 형성하기 위해 노광을 위해 사용된다. 특히 채널 길이(L)가 25 ㎚ 미만인 노광을 위해, 마스크를 형성하기 위한 노광은 바람직하게는 극도로 짧은 파장이 수 ㎚ 내지 수십 ㎚인 초자외선광으로 형성된다. 초자외선에 의한 노광은 고해상도 및 큰 초점 심도를 초래한다. 그러므로, 이후 형성되는 트랜지스터의 채널 길이(L)는 또한 10 ㎚ 이상 1000 ㎚(1㎛) 이하일 수 있다. 이러한 방법으로의 채널 길이의 감소에 의해, 동작 속도가 향상될 수 있다. 또한, 상기 산화물 반도체를 포함하는 트랜지스터의 오프 전류가 극도로 낮아서; 그러므로, 상기 트랜지스터의 소형화에 의한 소비 전력의 증가가 억제될 수 있다.
상기 도전층(108) 및 상기 섬형의 제 2 산화물 반도체층(106a)의 재료들 및 에칭 조건들은 상기 섬형의 제 2 산화물 반도체층(106a)이 상기 도전층(108)의 에칭으로 제거되지 않도록 적절하게 조절된다. 상기 재료들 및 상기 에칭 조건들에 따라 몇몇 경우들에서, 상기 섬형의 제 2 산화물 반도체층(106a)이 부분적으로 에칭 단계에 의해 에칭되어, 홈부(오목부)를 갖는다는 것을 주의한다.
상기 섬형의 제 2 산화물 반도체층(104a) 및 상기 섬형의 제 2 산화물 반도체층(106a)의 측면들의 부근에 상기 소스 전극층(108a) 또는 상기 드레인 전극층(108b)에 접하는 부분들이 비정질 상태인 경우가 있다.
다음으로, 게이트 절연층(112)은 대기에 노출되지 않고 상기 섬형의 제 2 산화물 반도체층(106a)의 일부와 접하여 형성된다(도 3b 참조). 상기 게이트 절연층(112)은 CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 상기 게이트 절연층(112)은 바람직하게는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈 등을 포함하도록 형성된다. 상기 게이트 절연층(112)은 단층 구조 또는 적층 구조를 가질 수 있다는 것을 주의한다. 적층 구조가 이용되는 경우에는, 상기 재료들 중 어느 하나가 산화물 반도체와 접하는 층에 사용되고 질화 실리콘막이 그위에 적층될 수 있다. 상기 게이트 절연층(112)의 두께에 특정한 한정은 없다; 상기 게이트 절연층(112)은, 예를 들면, 10 ㎚ 내지 500 ㎚, 바람직하게는 50 ㎚ 내지 200 ㎚의 두께를 가질 수 있다.
실시예 1에서, 산화 실리콘막이 스퍼터링법에 의해 산소 분위기에서 형성되어 상기 게이트 절연층(112)을 형성된다. 상기 게이트 절연층(112)의 형성시 산소가 상기 섬형의 제 2 산화물 반도체층(106a)의 일부에 산소를 첨가함으로써 상기 섬형의 제 2 산화물 반도체층(106a)에 산소가 공급될 수 있다.
또한, 상기 게이트 절연층(112)으로서, 1×1011 /㎤ 이상의 플라즈마 밀도를 실현할 수 있는 고밀도 플라즈마 장치로 높은 내전압을 갖는 치밀하고 고품질 게이트 절연층이 형성될 수 있다.
이후, 제 3 가열 처리는 바람직하게는 불활성 가스 분위기 또는 산소 분위기에서 형성된다. 상기 제 3 가열 처리의 온도는 200℃ 이상 450℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하로 설정된다. 예를 들면, 상기 가열 처리는 산소를 함유하는 분위기에서 250℃로 1시간 동안 수행될 수 있다. 상기 제 3 가열 처리에 의해, 산소는 상기 섬형의 제 2 산화물 반도체층(106a)에 공급되고 상기 섬형의 제 2 산화물 반도체층(106a)의 산소 결손이 감소될 수 있다.
다음으로, 상기 게이트 절연층(112) 위에 상기 섬형의 제 1 산화물 반도체층(104a) 및 상기 섬형의 제 2 산화물 반도체층(106a)과 중첩된 영역에 게이트 전극층(114)이 형성된다(도 3c를 참조). 상기 게이트 전극층(114)은 상기 게이트 절연층(112) 위에 도전층을 형성하고, 그 후 선택적으로 상기 도전층을 패터닝함으로써 형성될 수 있다.
상기 도전층은 스퍼터링법과 같은 PVD법, 또는 플라즈마 CVD법과 같은 CVD법에 의해 형성될 수 있다. 상기 도전층은 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴, 및 텅스텐, 성분으로서 이들 원소들의 어느 것을 함유하는 합금 등으로부터 선택된 원소를 사용하여 형성될 수 있다. 대안으로, 상기 도전층은 상기 원소들 중 어느 것을 함유하는 질화물인 질화 티타늄, 질화 탄탈 등을 사용하여 형성될 수 있다. 망간, 마그네슘, 지르코늄, 및 베릴륨 중 하나 이상을 함유하는 재료가 사용될 수 있다. 알루미늄과 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 및 스칸듐으로부터 선택된 하나 이상의 원소들을 함유하는 재료가 사용될 수 있다.
이후, 수소를 함유한 층간 절연층(116)이 상기 게이트 절연층(112) 및 상기 게이트 전극층(114) 위에 형성된 후, 제 4 가열 처리가 수행된다(도 3d 참조). 수소를 함유한 상기 층간 절연층(116)이 CVD법 등에 의해 형성될 수 있다. 실시예 1에서, CVD법에 의해 획득된 질화물 절연층들 중 하나인 질화 실리콘막이 사용된다.
상기 제 4 가열 처리는 질소 분위기하에서 150℃ 이상 450℃ 이하에서, 바람직하게는 250℃ 이상 440℃ 이하에서 수행된다. 또한, 상기 제 4 가열 처리는 질소 분위기에 한정되지 않고 산소 분위기, 희가스 분위기, 또는 건조 공기 분위기에서 수행될 수 있다.
수소를 함유한 상기 층간 절연층(116)이 형성된 후에 상기 제 4 가열 처리는 상기 층간 절연층(116)에 함유된 수소가 확산되어 상기 섬형의 제 1 산화물 반도체층(104a) 및 상기 섬형의 제 2 산화물 반도체층(106a)의 결함(예를 들면, 산화물 반도체의 산소 등의 미결합수들(dangling bonds)) 및 계면에서 Si의 미결합수를 종단하는 공정이다. 산화 실리콘막으로 형성된 상기 절연막(상기 게이트 절연층(112))의 존재와 관계없이, 수소는 상기 섬형의 제 1 산화물 반도체층(104a) 및 상기 섬형의 제 2 산화물 반도체층(106a), 또는 이들 산화물 반도체층들과 SiOX층(상기 게이트 절연층(112)) 사이의 계면으로 확산될 수 있다.
상기된 바와 같이, 상기 섬형의 제 1 산화물 반도체층(104a)의 결정 영역으로부터의 결정 성장에 의해 형성된 상기 섬형의 제 2 산화물 반도체층(106a)을 포함하고 상기 층간 절연층(116)에 함유된 수소를 확산시켜 결함들이 종단되는 트랜지스터(150)가 완성된다.
이후, 층간 절연층(118)은 상기 층간 절연층(116) 위에 형성된다. 이러한 스테이지에서 단면 구조가 도 1에 도시된다. 상기 층간 절연층(118)은 PVD법, CVD법 등에 의해 획득되는 산화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄, 또는 산화 탄탈과 같은 무기 절연 재료를 함유하는 재료를 사용하여 형성된다. 대안으로, 폴리이미드, 아크릴, 벤조시클로부텐, 폴리아미드, 또는 에폭시와 같은 유기 수지가 상기 층간 절연층(118)의 재료로서 사용될 수 있다. 상기 층간 절연층들(116, 118)의 적층 구조가 실시예 1에 사용되지만, 상기 개시된 발명의 일 실시예가 이러한 예에 한정되지 않는 것을 주의한다. 단층 구조 또는 3 이상의 층들을 포함하는 적층 구조가 사용될 수 있다.
상기 층간 절연층(116)은 바람직하게는 평탄면을 갖도록 형성된다는 것을 주의한다. 이는 상기 층간 절연층(118)이 평탄면을 갖도록 형성될 때 상기 층간 절연층(118) 위에 전극, 배선 등이 바람직하게 형성될 수 있기 때문이다.
도 1에 도시된 상기 트랜지스터(150)는 기판(100) 위에 상기 절연층(102)을 개재하여 제공된 상기 섬형의 제 1 산화물 반도체층(104a); 상기 섬형의 제 1 산화물 반도체층(104a) 위에 제공된 상기 섬형의 제 2 산화물 반도체층(106a); 상기 섬형의 제 2 산화물 반도체층(106a) 위에 전기적으로 접속된 소스 전극층(108a) 및 드레인 전극층(108b); 상기 섬형의 제 2 산화물 반도체층(106a), 상기 소스 전극층(108a), 및 드레인 전극층(108b)을 덮는 상기 게이트 절연층(112); 및 상기 게이트 절연층(112) 위의 상기 게이트 전극층(114)을 포함한다.
상기 섬형의 제 1 산화물 반도체층(104a) 및 상기 섬형의 제 2 산화물 반도체층(106a)에서, 일반적으로 실리콘 웨이퍼의 캐리어 농도(대략 1×1014 /㎤)와 비교하여 캐리어 농도가 충분히 낮다(예를 들면, 1×1012 /㎤ 미만, 바람직하게는 1.45×1010 /㎤ 미만). 드레인 전압이 1V 이상 10V 이하인 경우, 채널 길이는 10 ㎛이고 상기 산화물 반도체층들의 총 두께는 30 ㎚이고, 오프 전류(게이트와 소스 사이의 전압이 0V 이하일 경우, 소스와 드레인 사이에 흐르는 전류)는 1×10-13A 이하, 또는 오프 전류 밀도(오프 전류를 상기 트랜지스터의 채널 폭으로 나누어 획득된 값)는 100 aA/㎛ 이하, 바람직하게는 10 aA/㎛, 더욱 바람직하게는 1 aA/㎛ 이하(a(아토)는 10-18 배를 의미한다)일 수 있다. 오프 전류와 드레인 전압의 값들이 획득된 경우, 옴의 법칙으로부터 상기 트랜지스터가 오프일 때의 저항치(오프 저항 R)가 계산될 수 있고, 채널 형성 영역의 단면적 A와 채널 길이 L이 획득된 경우, 상기 오프 저항 ρ이 ρ=RA/L(R은 오프 저항)의 식을 사용하여 계산될 수 있다는 것을 주의한다. 상기 오프 저항률은 1×109 Ω·m(또는 1×1010 Ω·m) 이상인 것이 바람직하다. 여기서, 채널 형성 영역의 두께가 d이고 상기 채널 폭이 W인 경우 단면적 A는 수식 A=dW로부터 계산될 수 있다.
상기 층간 절연층(116)에 함유된 수소가 가열에 의해 상기 섬형의 제 1 산화물 반도체층(104a) 및 상기 섬형의 제 2 산화물 반도체층(106a)로 확산되기 때문에, 상기 캐리어 농도는 1×1014 /㎤ 이상 1×1018 /㎤ 미만일 수 있다.
비정질 실리콘을 사용하여 상기 트랜지스터의 오프 전류는 대략 1×10-12 A이고, 반면에 산화물 반도체를 사용하여 트랜지스터의 오프 전류는 비정질 실리콘의 트랜지스터의 오프 전류의 1/10000 이하이다. 극도로 우수한 오프 전류 특성을 갖는 트랜지스터(150)는 이러한 i형 또는 실질적으로 i형 산화물 반도체의 사용하여 획득될 수 있다.
상기 섬형의 제 1 산화물 반도체층(104a)과 상기 섬형의 제 2 산화물 반도체층(106a)이 동일한 재료를 사용하여 형성된 경우(즉, 호모에피텍결 성장(homoepitaxial growth)의 경우), 상기 섬형의 제 1 산화물 반도체층(104a)과 상기 섬형의 제 2 산화물 반도체층(106a) 사이의 경계는, 상기 경계가 결정될 수 없기 때문에, 도 1에 점선으로 도시된다; 그러나, 상기 섬형의 제 1 산화물 반도체층(104a)과 상기 섬형의 제 2 산화물 반도체층(106a)은 몇몇 경우들에서 하나의 층으로 간주될 수 있다(도 1 참조). 또한, 상기 섬형의 제 1 산화물 반도체층(104a)과 상기 섬형의 제 2 산화물 반도체층(106a)은 비단결정 상태로 된다.
물론, 상기 섬형의 제 1 산화물 반도체층(104a)과 상기 섬형의 제 2 산화물 반도체층(106a)은 상이한 재료들을 사용하여 형성될 수 있다. 상기 섬형의 제 1 산화물 반도체층(104a)과 상기 섬형의 제 2 산화물 반도체층(106a)이 상이한 재료들을 사용하여 형성되는 경우(즉, 헤테로에픽텍셜 성장(heteroepitaxial)의 경우), 예를 들면, 2원계 금속 산화물인 In-Zn-0는 상기 섬형의 제 1 산화물 반도체층(104a)에 대해 사용될 수 있고 3원계 금속 산화물인 In-Ga-Zn-0는 상기 섬형의 제 2 산화물 반도체층(106a)에 대해 사용될 수 있다.
또한, 상기 산화물 반도체층들의 채널 형성 영역은 바람직하게는 적어도 평탄면을 갖는다. 또한, 상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층은 c축 배향인 비단결정들을 포함한다. 상기 제 2 산화물 반도체층의 표면의 높이의 차는 바람직하게는 상기 게이트 전극층과 중첩하는 영역(채널 형성 영역)에서 1 ㎚ 이하(바람직하게는 0.2 ㎚ 이하)인 것을 주의한다.
(실시예 2)
탑-게이트형 트랜지스터를 제작하는 예가 실시예 1에 기술되지만, 보텀 게이트형 트랜지스터를 제작하는 예가 실시예 2에 기술된다.
먼저, 도전막은 절연 표면을 갖는 기판 위에 형성되고, 이후 게이트 전극층(401)이 포토마스크의 사용에 의해 포토리소그래피 단계를 사용하여 제공된다.
기판(400)으로서, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 또는 바륨 보로실리케이트 유리와 같은 기판, 실리콘 기판, 석영 기판 등이 사용된다.
실시예 2에서, 유리 기판이 상기 기판(400)으로서 사용되고, 후에 형성될 산화물 반도체층의 결정화를 위해 가열 처리가 수행되기 때문에 상기 기판(400) 상에 650℃에서 6분 동안의 가열 처리가 2회 수행된다. 성막 전에 상기 기판을 가열함으로써, 상기 기판의 수축에 의해 막 박리 또는 마스크의 오정렬이 억제될 수 있다.
하지층이 되는 절연층은 상기 기판(400)과 상기 게이트 전극층(401) 사이에 제공될 수 있다. 상기 하지층은 상기 기판(400)으로부터 불순물 소자의 확산을 방지하는 기능을 가지고, 질화 실리콘층, 산화 실리콘층, 질화산화 실리콘층, 및 산화질화 실리콘층 중 하나 이상을 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다.
금속 도전층은 상기 게이트 전극층(401)으로서 사용될 수 있다. 상기 금속 도전층의 재료로서, Al, Cr, Cu, Ta, Ti, Mo, 및 W로부터 선택된 원소; 이들 원소들 중 어느 것을 성분으로서 함유한 합금; 이들 원소들 중 어느 것을 조합하여 함유하는 합금 등이 바람직하게 이용된다. 예를 들면, 티타늄층, 알루미늄층, 및 티타늄층이 이러한 순서로 적층된 3층 구조가 바람직하게 이용된다. 물론, 상기 금속 도전층은 단층 구조, 2층 구조, 또는 4 이상의 층들을 포함하는 적층 구조를 가질 수 있다. 가열 처리가 이후에 수행되는 경우, 상기 가열 처리의 온도를 견딜 수 있는 재료가 바람직하게는 상기 게이트 전극층(401)을 위해 선택된다.
다음으로, 게이트 절연층(402)은 상기 게이트 전극층(401) 위에 형성된다. 상기 게이트 절연층(402)은 플라즈마 CVD법, 스퍼터링법 등에 의해 산화 실리콘층, 질화 실리콘층, 산화 하프늄층, 산화질화 실리콘층, 또는 질화산화 실리콘층을 사용하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 예를 들면, 질화 실리콘막 및 산화 실리콘막을 포함하는 적층이 사용된다. 상기 게이트 절연층(402)의 막 두께는 50 ㎚ 이상 200 ㎚ 이하이다.
실시예 2에서, 상기 게이트 절연층(402)은 고밀도 플라즈마 장치를 사용하여 형성된다. 여기서, 고밀도 플라즈마 장치는 1×1011 /㎤ 이상의 플라즈마 밀도를 실현할 수 있는 장치를 말한다. 예를 들면, 3kW 이상 6kW 이하의 마이크로파 전력을 인가함으로써 플라즈마가 발생되어 상기 절연막이 형성된다.
챔버에 모노실란 가스(SiH4), 아산화질소(N2O), 및 희가스가 소스 가스로서 도입되어 10Pa 이상 30 Pa 이하의 압력하에서 고밀도 플라즈마를 발생시켜 유리 기판과 같은 절연 표면을 갖는 기판 위에 절연막이 형성된다. 그 후, 모노실란 가스(SiH4)의 공급이 정지되고, 대기에 노출되지 않고 아산화질소(N2O) 및 희가스가 도입되어, 상기 플라즈마 처리가 상기 절연막의 표면상에 행해질 수 있다. 적어도 아산화질소(N2O) 및 희가스가 도입되어 상기 절연막의 표면에 행해지는 플라즈마 처리는 상기 절연막의 성막 후에 행해진다. 상기 프로세스 절차를 통해 형성된 절연막은 막 두께가 작은, 예를 들면, 100 ㎚ 미만의 두께라도 신뢰성이 보장될 수 있는 절연막에 대응한다.
실시예 2에서, 상기 고밀도 플라즈마 장치를 사용하여 형성된 100 ㎚의 두께를 갖는 산화질화 실리콘막(또한, SiOxNy 로 칭해지며, 여기서 x>y>0)은 상기 게이트 절연층(402)으로서 사용된다.
이후, 제 1 산화물 반도체층이 상기 게이트 절연층(402) 위에 2 ㎚ 이상 15 ㎚ 이하의 두께로 형성된다. 상기 제 1 산화물 반도체층은 희가스(일반적으로, 아르곤) 분위기, 산소 분위기, 또는 희가스(일반적으로, 아르곤) 및 산소의 혼합된 분위기에서 스퍼터링법에 의해 형성될 수 있다. 실시예 2에서, 결정화가 이후 공정에서 가열 처리를 수행함으로써 의도적으로 행해지기 때문에, 결정화가 쉽게 일어나는 산화물 반도체 성막용 타겟을 이용하는 것이 바람직하다.
이후, 상기 제 1 산화물 반도체층에 상기 제 1 가열 처리가 행해지고 상기 제 1 산화물 반도체층의 적어도 일부가 결정화된다. 상기 제 1 가열 처리는 450℃ 이상 850℃ 이하, 바람직하게는 600℃ 이상 700℃ 이하의 온도로 수행된다. 가열 시간은 1분 이상 24시간 이하이다. 상기 제 1 가열 처리에 의해, 표면으로부터 결정 성장에 의해 형성된 비단결정인 제 1 산화물 반도체층(404)이 형성된다(도 4c 참조). 표면 부근에 형성된 결정층은 상기 표면에 수직인 방항으로 c축 배향된다.
상기 제 1 가열 처리에서, 질소, 산소, 또는 헬륨, 네온, 또는 아르곤과 같은 희가스에 물, 수소 등이 포함되지 않는 것이 바람직하다는 것을 주의한다. 또한, 가열 처리 장치에 도입된 질소, 산소, 또는 헬륨, 네온, 또는 아르곤과 같은 희가스는 바람직하게는 6N(99.9999 %) 이상, 더 바람직하게는 7N(99.99999%) 이상의 순도를 갖는다. 또한, 상기 제 1 가열 처리는 20 ppm 이하의 H20 농도를 갖는 건조 공기 분위기에서 수행될 수 있다.
또한, 상기 제 1 가열 처리에서 온도가 증가시에, 노의 내부가 질소 분위기로 설정될 수 있고 상기 노의 내부가 냉각 수행시 산소 분위기로 전환될 수 있다. 탈수 또는 탈수소화가 질소 분위기에서 수행된 후 질소 분위기에서 산소 분위기로 변경함으로써 상기 제 1 산화물 반도체층의 내부에 산소가 공급되어 i형 산화물 반도체층이 형성된다.
다음으로, 적어도 상기 제 1 산화물 반도체층(404)의 두께보다 두꺼운 두께의 제 2 산화물 반도체층은 판상 결정을 갖는 상기 제 1 산화물 반도체층(404) 위에 형성된다. 상기 제 2 산화물 반도체층의 두께는 제작될 디바이스에 따라 적절하게 실시자에 의해 결정될 수 있다는 것을 주의한다. 예를 들면, 보텀 게이트형 트랜지스터를 제작하는 경우, 상기 제 1 산화물 반도체층(404)과 상기 제 2 산화물 반도체층의 총 두께는 10 ㎚ 이상 200 ㎚ 이하이다.
상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층은 동일한 성분들을 함유하는 재료들을 사용하여 형성되거나 동일한 결정 구조 및 근접한 격자 상수들(1% 이하의 격자 미스매치)을 갖는 것이 바람직하다. 동일한 성분들을 함유하는 상기 재료들이 사용되는 경우, 이후 수행될 결정화에서 종결정으로 상기 제 2 산화물 반도체층의 판상 결정을 사용하여 결정 성장이 쉽게 행해진다. 또한, 동일한 성분들을 함유하는 상기 재료들이 사용되는 경우, 밀착성과 같은 계면의 물리적 특성들 또는 전기적 특성들이 양호하다.
이후, 제 2 가열 처리를 수행함으로써, 상기 제 1 산화물 반도체층의 결정층에서의 결정을 종결정으로 사용하여 결정 성장이 행해진다. 상기 제 2 가열 처리는 450℃ 이상 850℃ 이하, 바람직하게는 550℃ 이상 650℃ 이하의 온도에서 수행된다. 가열 시간은 1분 이상 24시간 이하이다. 상기 제 2 가열 처리에 의해, 상기 제 2 산화물 반도체층이 결정화된다. 따라서, 결정화된 제 2 산화물 반도체층(406)이 획득될 수 있다(도 4b 참조).
다음으로, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층으로 형성된 산화물 반도체층은 포토리소그래피 공정을 통해 섬형의 제 1 산화물 반도체층(404a) 및 섬형의 제 2 산화물 반도체층(406b)으로 가공된다. 스퍼터링법 등에 의해 금속 도전막이 게이트 절연층(402), 상기 섬형의 제 1 산화물 반도체층(404a) 및 섬형의 제 2 산화물 반도체층(406b) 위에 형성된 후, 포토리소그래피 공정이 레지스트 마스크를 형성하기 위해 수행되고, 상기 금속 도전막은 선택적으로 에칭되어 상기 금속 전극층들이 형성된다.
이후 소스 전극층 및 드레인 전극층이 되는 금속 도전막으로서(상기 소스 전극층 및 상기 드레인 전극층과 동일한 층을 사용하여 형성된 배선을 포함하여), Al, Cu, Ca, Ta, Ti, Mo, 또는 W와 같은 금속 재료, 또는 상기 금속 재료를 성분으로 함유하는 합금 재료가 사용될 수 있다. 또한, Si, Ti, Ta, W, Mo, Cr, Nd, Sc, 또는 Y와 같은 Al 재료에 힐록들 및 위스커들의 생성을 방지하는 원소가 첨가된 Al 재료가 사용될 때, 내열성이 증가될 수 있다.
예를 들면, 상기 금속 도전막은 티타늄층, 알루미늄층, 및 티타늄층이 이러한 순서로 적층된 3층 구조를 갖는다. 대안으로, 상기 금속막은 알루미늄층 및 텅스텐층이 적층된 2층 구조, 구리층 및 텅스텐층이 적층된 2층 구조, 또는 알루미늄층 및 몰리브덴층이 적층된 2층 구조를 가질 수 있다. 물론, 상기 금속 도전막은 단층 구조 또는 4 이상의 층들을 포함하는 적층 구조를 가질 수 있다.
다음으로, 레지스트 마스크가 제거되고, 레지스트 마스크는 포토리소그래피 공정을 통해 형성될 수 있다. 상기 소스 전극층(408a) 및 상기 드레인 전극층(408b)를 형성하기 위해 선택적인 에칭이 수행된다. 이후, 상기 레지스트 마스크가 제거된다. 이러한 에칭 단계에서, 상기 선형 제 2 산화물 반도체층(406a)의 일부만이 에칭되고, 홈부(오목부)를 갖는 산화물 반도체층이 몇몇 경우들에서 형성된다.
포토리소그래피 공정에서 사용된 포토마스크들의 수를 감소시키고 포토리소그래피 공정들의 수를 감소시키기 위해, 에칭 단계는 투과된 광이 복수의 강도들을 갖는 노광 마스크인 다계조 마스크를 사용하여 수행될 수 있다. 다계조 마스크를 사용하여 형성된 레지스트 마스크가 복수의 두께를 갖고 또한 에칭을 수행함으로써 형상이 변형될 수 있기 때문에, 상기 레지스트 마스크는 상이한 패턴들을 제공하기 위해 복수의 에칭 단계에서 사용된다. 따라서, 적어도 2 종류 이상의 상이한 패턴들에 대응하는 레지스트 마스크는 하나의 다계조 마스크에 의해 형성될 수 있다. 그러므로, 노광 마스크들의 수가 감소될 수 있고 대응하는 포토리소그래피 공정들의 수 또한 감소될 수 있어, 공정의 간략화가 실현될 수 있다.
보호 절연막이 되는 산화물 절연층(412)이 상기 산화물 반도체층의 일부와 접하여 형성된 후, 제 3 가열 처리가 수행된다(도 4c 참조).
실시예 2에서, 산화 실리콘막이 스퍼터링법에 의해 상기 산화물 절연층(412)으로서 300 ㎚의 두께로 형성된다. 성막시 기판 온도는 실온 이상 300℃ 이하일 수 있고 실시예 2에서 100℃이다. 상기 산화 실리콘막은 희가스(일반적으로, 아르곤) 분위기, 산소 분위기, 또는 희가스(일반적으로, 아르곤) 및 산소의 혼합된 분위기에서 스퍼터링법에 의해 형성될 수 있다. 타겟으로서, 산화 실리콘 타겟 또는 실리콘 타겟이 사용될 수 있다. 예를 들면, 실리콘 타겟의 사용으로, 산화 실리콘은 스퍼터링 법에 의해 산소 및 질소의 분위기에서 형성될 수 있다. 결정화된 상기 섬형의 제 1 산화물 반도체층(404a) 및 상기 섬형의 제 2 산화물 반도체층(406b)과 접하여 형성된 상기 산화물 절연층(412)은 10 ㎚ 이상 500 ㎚ 이하의 두께를 갖는다. 일반적으로, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막 등이 사용된다.
상기 제 3 가열 처리의 온도는 200℃ 내지 450℃, 바람직하게는 250℃ 내지 350℃으로 설정된다. 예를 들면, 상기 가열 처리는 산소를 함유하는 분위기에서 250℃로 1시간 동안 수행될 수 있다. 상기 제 3 가열 처리를 통해, 상기 섬형의 제 1 산화물 반도체층(404a) 및 상기 섬형의 제 2 산화물 반도체층(406b)에 산소가 공급되어 상기 섬형의 제 1 산화물 반도체층(404a) 및 상기 섬형의 제 2 산화물 반도체층(406b)의 산소 결손을 저감시킨다.
수소를 함유하는 층간 절연층(416)이 상기 산화물 절연층(412) 위에 형성된 후, 제 4 가열 처리가 수행된다(도 4d 참조). 수소를 함유하는 상기 층간 절연층(416)이 CVD법 등에 의해 형성될 수 있다. 실시예 2에서, CVD법 등에 의해 획득된 수소를 함유하는 질화물 절연층들 중 하나인 질화 실리콘막이 사용된다.
상기 제 4 가열 처리는 150℃ 이상 450℃ 이하, 바람직하게는 250℃ 이상 440℃ 이하의 질소 분위기에서 수행된다. 또한, 상기 제 4 가열 처리는 질소 분위기로 한정되지 않고 산소 분위기, 희가스 분위기, 또는 건조 공기 분위기에서 수행될 수 있다.
수소를 함유하는 상기 층간 절연층(416)이 형성된 후의 상기 제 4 가열 처리는 상기 층간 절연층(416)에 함유된 수소가 확산되어 상기 섬형의 제 1 산화물 반도체층(404a) 및 상기 섬형의 제 2 산화물 반도체층(406b)의 결함들을 종단하는 공정이다. 산화 실리콘막으로 형성된 상기 절연막(상기 산화물 절연층(412))의 존재와 상관없이 상기 섬형의 제 1 산화물 반도체층(404a) 및 상기 섬형의 제 2 산화물 반도체층(406b) 또는 이들 산화물 반도체층들과 SiOx층(상기 산화 실리콘층) 사이의 계면에 수소가 확산될 수 있다.
상기에 기술된 바와 같이, 상기 섬형의 제 1 산화물 반도체층(404a)의 결정 영역으로부터의 결정 성장에 의해 형성된 상기 섬형의 제 2 산화물 반도체층(406b)을 포함하고 상기 층간 절연층(416)에 함유된 수소를 확산시켜 결함들이 종단되는 트랜지스터(450)가 완성된다.
이후, 상기 층간 절연층(418)은 상기 층간 절연층(416) 위에 형성된다. 이러한 단계에서 단면 구조가 도 4e에 도시된다. PVD법, CVD법 등에 의해 산화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄, 또는 산화 탄탈과 같은 무기 절연 재료를 함유하는 재료를 사용하여 상기 층간 절연층(418)이 형성된다. 대안적으로, 아크릴과 같은 유기 수지는 상기 층간 절연층(418)의 재료용으로 사용될 수 있다. 상기 층간 절연층들(416, 418)의 적층 구조가 실시예 2에서 사용되지만, 개시된 발명의 일 실시예는 이러한 예로 한정되지 않는다는 것을 주의한다. 단층 구조 또는 3 개 이상의 층들을 포함하는 적층 구조가 또한 사용될 수 있다.
또한, 도 4e에 도시된 바와 같이, 상기 게이트 전극층(401)의 일 특징은 상기 소스 전극층(408a)(또는 상기 드레인 전극층(408b))과 중첩되는 영역을 포함하는 것이다. 상기 섬형의 산화물 반도체층들은 상기 소스 전극층(408a)의 에지부와 상기 게이트 절연층(402)의 단차 사이의 영역, 다시 말해서, 상기 소스 전극층(408a)의 에지부와 단면도에서 상기 게이트 절연층의 평탄면으로부터 테이퍼면으로 변경된 지점 사이의 영역(여기서, 도 4e의 LOV 영역)을 포함한다. 상기 LOV 영역은 상기 게이트 전극층의 에지부에 생성된 결정립계에 캐리어들이 흐르는 것을 방지하는 점에서 중요하다.
더우기, 백 게이트로 기능하는 전극층은 상기 산화물 절연층(412) 위에 형성될 수 있다. 도 5a 및 도 5b는 이러한 경우의 제작예를 도시한다. 도 4c의 상태가 획득된 후, 게이트 전극층(401)에 도달하는 컨택트 홀이 형성되고(도시되지 않음) 전극층(414)이 상기 산화물 절연층(412) 위에 형성된다(도 5a 참조). 다음으로, 수소를 함유하는 상기 층간 절연층(416)이 상기 전극층(414) 및 상기 산화물 절연층(412) 위에 형성된다. 이후, 상기 제 4 가열 처리가 수행되어, 도 5b에 도시된 트랜지스터(451)가 획득될 수 있다. 상기 전극층(414)이 상기 산화물 반도체층에서 채널 형성 영역과 중첩하는 위치에 제공되어, BT 테스트(바이어스 온도 스트레스 테스트) 전과 후 사이에 상기 트랜지스터(451)의 문턱치 전압의 변화량이 감소될 수 있다. 또한, c축 배향된 비단결정층을 포함하는 상기 산화물 반도체층을 사용하여 형성된 트랜지스터에서, 상기 트랜지스터에 광이 연속적으로 조사되어 BT 테스트 전과 후 사이에 상기 트랜지스터의 문턱치 전압의 변화량이 감소될 수 있다. 결과로서, 안정한 전기적 특성들을 갖는 트랜지스터가 제작될 수 있다. 상기 전극층(414)은 상기 트랜지스터(451)의 상기 게이트 전극층(401)의 전위와 상이한 전위를 가질 수 있다. 대안적으로, 상기 전극층(414)의 전위는 접지 또는 0V이거나, 상기 전극층(414)은 플로팅 상태일 수 있다.
(실시예 3)
실시예 3에서, 채널 스톱 트랜지스터의 예가 도 6을 참조하여 도시된다.
실시예 3은 실시예 2와 단지 부분적으로 상이하기 때문에, 상세한 설명은 여기서 생략된다.
절차는 이하에 기재될 것이다. 실시예 2와 유사하게, 게이트 전극층(501) 및 게이트 절연층(502)가 기판(500) 위에 형성된다; 제 1 산화물 반도체층이 형성되고, 제 1 가열 처리가 수행되어 상기 제 1 산화물 반도체층을 결정화하고; 제 2 산화물 반도체층이 형성되고, 제 2 가열 처리가 수행되어 상기 제 2 산화물 반도체층을 결정화한다.
다음으로, 산화물 절연층이 형성되고 제 3 가열 처리가 수행된다. 상기 산화물 절연층은 실시예 2에 기술된 상기 산화물 절연층(412)과 동일한 재료를 사용하여 형성된다. 또한, 상기 제 3 가열 처리의 조건들은 실시예 2에 기술된 제 3 가열 처리의 조건과 동일하고, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에 산소가 공급되어 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층의 산소 결손이 감소된다.
다음으로, 포토리스그래피 단계를 통해 레지스트 마스크가 상기 산화물 절연층 위에 형성된다. 선택적인 에칭이 수행되어 섬형의 제 1 산화물 반도체층(504a) 및 섬형의 제 2 산화물 반도체층(506a)를 형성한다.
다음으로, 레지스트 마스크가 제거된다. 포토리스그래피 단계를 통해 레지스트 마스크가 형성되고 선택적인 에칭이 수행되어 섬형의 산화물 절연층(520)을 형성한다.
상기 섬형의 산화물 절연층(520), 상기 섬형의 제 1 산화물 반도체층(504a), 및 상기 섬형의 제 2 산화물 반도체층(506a) 위에 스퍼터링법 등에 의해 금속 도전막이 형성된 후, 포토리소그래피 단계를 통해 레지스트 마스크가 형성된다. 선택적인 에칭이 수행되어 소스 전극층(508a) 및 드레인 전극층(508b)이 형성된다.
다음으로, 수소를 함유한 층간 절연층(516)이 상기 섬형의 산화물 절연층(520), 소스 전극층(508a), 및 드레인 전극층(508b) 위에 형성되고, 이후 제 4 가열 처리가 수행된다. 상기 제 4 가열 처리의 조건들은 실시예 2에 기술된 제 4 가열 처리의 조건들과 동일하고, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에 수소가 공급되어 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에서의 결함을 저감시킨다.
상기에 기술된 바와 같이, 상기 섬형의 제 1 산화물 반도체층(504a)의 결정 영역으로부터의 결정 성장에 의해 형성된 상기 섬형의 제 2 산화물 반도체층(506a)을 포함하고 상기 층간 절연층(516)에 함유된 수소를 확산시킴으로써 결함이 종단되는 채널 스톱 트랜지스터(550)가 완성된다.
다음으로, 상기 층간 절연층(516) 위에 평탄화를 위해 층간 절연층(518)이 형성되어, 도 6에 도시된 단면 구조가 획득될 수 있다.
실시예 3은 실시예 2와 자유롭게 조합될 수 있다는 것을 주의한다.
(실시예 4)
실시예 4에서, 상기 실시예들 중 어느 것에 기재된 상기 반도체 장치가 반도체 집적 회로에 사용되는 경우의 예로서, 상기 실시예들 중 어느 하나에 기술된 상기 반도체 장치와 다른 반도체 재료를 사용하는 반도체 장치의 적층 구조를 갖는 반도체 장치가 도 7을 참조하여 기술될 것이다.
도 7은 실시예 4에 따른 반도체 장치의 구조의 예를 도시하는 단면도이다. 도 7에는, 트랜지스터(250)의 채널 길이 방향에 평행한 A1-A2선을 따라 취해진 단면 및 상기 트랜지스터(150)의 채널 길이 방향에 평행한 B1-B2선을 따라 취해진 단면이 도시된다. 도 7에 도시된 반도체 장치는 하부에는 산화물 반도체(예를 들면, 실리콘)과 다른 재료를 사용하는 상기 트랜지스터(250) 및 상부에는 산화물 반도체를 사용하는 상기 트랜지스터(150)를 포함한다. 산화물 반도체를 사용하는 상기 트랜지스터(150)는 도 1에 도시된 상기 트랜지스터(150)이다. 상기 트랜지스터들(150, 250)은 여기서 n 채널형 트랜지스터이고, p 채널형 트랜지스터들도 사용될 수 있다. 특히, p 채널형 트랜지스터가 상기 트랜지스터(250)로서 사용되기 용이하다.
상기 트랜지스터(250)는 산화물 재료를 함유하는 기판(200)에 제공되는 채널 형성 영역(216); 그 사이에 상기 채널 형성 영역(216)이 개재된 불순물 영역들(214) 및 그 사이에 상기 채널 형성 영역(216)이 개재된 고농도 불순물 영역들(220)(또한 집합적으로 불순물 영역들로 칭해짐); 상기 채널 형성 영역(216) 위에 제공된 게이트 절연층(208a); 상기 게이트 절연층(208a) 위에 제공된 게이트 전극층(210a); 및 불순물 영역들(214)에 전기적으로 접속된 소스 또는 드레인 전극층(230a) 및 소스 또는 드레인층(230b)을 포함한다.
여기서, 상기 게이트 전극층(210a)의 측면에 사이드월 절연층(218)이 제공된다. 상기 기판(200)의 주표면에 수직인 방향으로 볼 때, 상기 사이드월 절연층(218)과 중첩하지 않은 상기 기판(200)의 영역들에 상기 고농도 불순물 영역들(220)이 제공되고, 상기 고농도 불순물 영역들(220)과 접하는 금속 화합물 영역들(224)이 포함된다. 소자 분리 절연층(206)은 상기 트랜지스터(250)를 둘러싸도록 상기 기판(200) 위에 제공된다. 층간 절연층(226) 및 층간 절연층(228)이 상기 트랜지스터(250)를 덮도록 제공된다. 소스 또는 드레인 전극층(230a) 및 상기 소스 또는 드레인 전극층(230b)은 상기 층간 절연층들(226, 228)에 형성된 개구들을 통해 상기 금속 화합물 영역들(224)에 전기적으로 접속된다. 다시 말해서, 상기 소스 또는 드레인 전극층(230a) 및 상기 소스 또는 드레인 전극층(230b)은 상기 금속 화합물 영역들(224)를 통해 고농도 불순물 영역들(220) 및 불순물 영역들(214)에 전기적으로 접속된다. 상기 소스 또는 드레인 전극층(230a) 및 상기 소스 또는 드레인 전극층(230b)과 유사하게, 전극(230c)가 상기 층간 절연층들(226, 228)에 제공된 개구에 형성된다. 또한, 상기 층간 절연층(228) 위에 절연층(234)이 제공된다. 전극(236a), 전극(236b), 및 전극(236c)이 상기 절연층(234)에 매립되도록 제공된다. 여기서, 상기 전극(236a)은 상기 전극(230a)에 접하고; 상기 전극(236b)은 전극(230b)에 접하고; 상기 전극(236c)은 상기 전극(230c)에 접한다.
트랜지스터(150)는 상기 절연층(102) 위에 제공된 상기 섬형의 제 1 산화물 반도체층(104a) 및 상기 섬형의 제 2 산화물 반도체층(106a); 상기 섬형의 제 1 산화물 반도체층(104a) 및 상기 섬형의 제 2 산화물 반도체층(106a) 위에 제공되고 상기 섬형의 제 1 산화물 반도체층(104a) 및 상기 섬형의 제 2 산화물 반도체층(106a)에 전기적으로 접속된 상기 소스 전극층(108a) 및 상기 드레인 전극층(108b); 상기 섬형의 제 1 산화물 반도체층(104a), 상기 섬형의 제 2 산화물 반도체층(106a), 상기 소스 전극층(108a), 및 상기 드레인 전극층(108b)을 덮도록 제공되는 상기 게이트 절연층(112); 및 상기 섬형의 제 2 산화물 반도체층(106a)과 중첩된 영역에서 상기 게이트 절연층(112) 위에 제공된 상기 게이트 전극층(114)을 포함한다.
또한, 상기 층간 절연층(116)과 상기 층간 절연층(118)은 상기 트랜지스터(150) 위에 제공된다. 여기서, 상기 소스 전극층(108a)와 상기 드레인 전극층(108b)에 도달하는 개구들이 상기 게이트 절연층(112), 상기 층간 절연층(116), 및 상기 층간 절연층(118)에 제공된다. 개구들을 통해, 전극(254d)과 전극(254e)은 상기 소스 전극층(108a)와 상기 드레인 전극층(108b)에 각각 접하여 형성된다. 상기 전극들(254d, 254e)과 유사하게, 상기 게이트 절연층(112), 상기 층간 절연층(116), 및 상기 층간 절연층(118)에 제공된 개구들을 통해 전극(254a), 전극(254b), 및 전극(254c)은 상기 전극(236a), 상기 전극(236b), 및 상기 전극(236c)에 각각 접하여 형성된다.
절연층(256)은 상기 상기 층간 절연층(118) 위에 제공된다. 전극(258a), 전극(258b), 전극(258c), 및 전극(258d)이 상기 절연층(256)에 매립되도록 제공된다. 여기서, 상기 전극(258a)은 상기 전극(254a)에 접하고; 상기 전극(258b)은 상기 전극(254b)에 접하고; 상기 전극(258c)은 상기 전극(254c)에 접하고; 상기 전극(258d)은 상기 전극(254e)에 접한다.
다시 말해서, 상기 트랜지스터(150)의 상기 소스 전극층(108a) 또는 상기 드레인 전극층(108b)은 상기 전극(230c), 상기 전극(236c), 상기 전극(254c), 상기 전극(258c), 및 상기 전극(254d)을 통해 (산화물 반도체와 다른 재료를 사용하는 트랜지스터와 같은) 다른 소자에 전기적으로 접속된다(도 7 참조). 또한, 상기 트랜지스터(150)의 상기 소스 전극층(108a) 또는 상기 드레인 전극층(108b)은 상기 전극(254e) 및 상기 전극(258d)을 통해 다른 소자에 전기적으로 접속된다. (상기 전극(230c), 상기 전극(236c), 상기 전극(254c), 상기 전극(258c), 및 상기 전극(254d)과 같은) 접속 전극들의 구조가 상기 구조에 한정되지 않고, 적절한 추가, 생략 등이 가능하다는 것을 주의한다.
전극들의 일부로서(전극(258a), 전극(258b), 전극(258c), 및 전극(258d)), 구리를 함유하는 재료가 바람직하게 사용된다. 구리를 함유하는 재료가 그들의 일부로서 사용되는 경우, 도전성이 향상될 수 있다. 구리를 함유하는 전극 또는 배선은 소위 다마신 프로세스(damascene process) 등에 의해 형성될 수 있다.
상기된 바와 같이, 실시예 4에서, 적층 구조를 갖는 상기 반도체 장치의 일반적인 예가 기술된다; 그러나, 상기 개시된 발명의 일 실시예는 그에 한정되지 않는다. 예를 들면, 트랜지스터의 구조, 절연층들의 수, 및 그의 배치, 전극들 및 배선들의 수, 및 그 사이의 접속 관계 등이 적절하게 변경될 수 있다. 전극들 사이의 접속 관계의 예로서, 상기 트랜지스터(250)의 상기 게이트 전극층(210a) 및 상기 트랜지스터(150)의 상기 소스 전극층(108a) 또는 상기 드레인 전극층(108b)이 서로 전기적으로 접속되는 구조가 채용될 수 있다.
산화물 반도체를 사용하여 트랜지스터들의 전기적 특성들과 상이한 전기적 특성들이 제공된 반도체 장치가 산화물 반도체 및 산화물 반도체를 사용하는 트랜지스터와 다른 재료를 사용하는 트랜지스터의 조합에 의해 실현될 수 있다.
실시예 4에서 기술된 구조들, 방법들 등이 다른 실시예들에 기술된 구조들, 방법들 등의 어느 것과 적절하게 조합될 수 있다.
(실시예 5)
실시예 5에서, 메모리 장치로 기능하는 반도체 장치의 구조의 예가 개시된 발명의 일 실시예에 따른 반도체 장치의 특정예로서 기술된다. 산화물 반도체를 사용한 트랜지스터 및 산화물 반도체와 다른 재료를 사용하는 트랜지스터를 포함하는 반도체 장치가 여기에 기술되는 것을 주의한다.
도 8의 반도체 장치에서, 트랜지스터(300)의 게이트 전극 및 트랜지스터(302)의 소스 전극 및 드레인 전극 중 하나는 서로 전기적으로 접속된다. 제 1 배선(제 1 선, 또한 소스선으로 칭해짐)이 상기 트랜지스터(300)의 소스 전극에 전기적으로 접속된다. 제 2 배선(제 2 선, 또한 비트선으로 칭해짐)이 상기 트랜지스터(300)의 드레인 전극에 전기적으로 접속된다. 제 3 배선(제 3 선, 또한 제 1 신호선으로 칭해짐)이 상기 트랜지스터(302)의 상기 소스 전극 및 상기 드레인 전극 중 다른 것에 전기적으로 접속된다. 제 4 배선(제 4 선, 또한 제 2 신호선으로 칭해짐)이 상기 트랜지스터(302)의 게이트 전극에 전기적으로 접속된다. 여기서, 산화물 반도체(예를 들면, 실리콘)와 다른 재료가 상기 트랜지스터(300)를 위해 사용되고 산화물 반도체 재료가 상기 트랜지스터(302)를 위해 사용된다.
산화물 반도체와 다른 재료를 사용하는 상기 트랜지스터(300)가 산화물 반도체를 사용하는 상기 트랜지스터(302)보다 고속으로 동작할 수 있기 때문에, 저장된 데이터는 상기 트랜지스터(300)를 사용함으로써 고속으로 판독될 수 있다. 더우기, 산화물 반도체를 사용하는 상기 트랜지스터(302)는 극도로 낮은 오프 전류를 갖는다. 상기 이유로, 상기 트랜지스터(300)의 상기 게이트 전극의 전위는 상기 트랜지스터(302)를 턴 오프함으로써 극도로 긴 시간 동안 유지될 수 있다.
상기 트랜지스터(302)의 소스 전극 또는 드레인 전극은 상기 트랜지스터(300)에 전기적으로 접속되어, 비휘발성 메모리 소자에 사용된 플로팅 게이트 트랜지스터의 플로팅 게이트의 효과와 유사한 효과를 갖는다. 그러므로, 실시예 5에서, 상기 트랜지스터(302)의 상기 소스 전극 또는 상기 드레인 전극이 상기 트랜지스터(300)의 상기 게이트 전극에 전기적으로 접속되는 부분은 플로팅 게이트부(FG)로 불린다. 상기 플로팅 게이트부(FG)가 절연물에 매립되어서 전하를 저장할 수 있다. 상기 트랜지스터(302)의 오프 전류는 실리콘 반도체를 사용하여 형성된 상기 트랜지스터(300)의 오프 전류의 약 100000배 이하이고, 상기 트랜지스터(302)의 누설로 인한 상기 플로팅 게이트부(FG)에 저장된 전하의 손실이 무시될 수 있다.
이러한 구조로, 종래의 플로팅 게이트 트랜지스터에 언급된 게이트 절연막(터널 절연막)의 열화가 회피될 수 있다. 즉, 이러한 구조는 전자들이 플로팅 게이트로 주입될 때 생성된 터널링 전류 때문에 게이트 절연막의 열화를 피할 수 있다. 이 때문에, 도 1에 도시된 상기 반도체 장치들에서 기록들의 횟수의 제한이 이론적으로 무시될 수 있다.
용량 소자가 플로팅 게이트부(FG)에 추가될 수 있는 것을 주의한다. 상기 용량 소자의 상기 플로팅 게이트부(FG)로의 추가는 전하를 유지하고 각각의 배선의 전위 변경에 의한 상기 플로팅 게이트부(FG)의 전위 변경을 억제하는 것을 용이하게 한다.
도 8의 반도체 장치는 상기 트랜지스터(300)의 상기 게이트 전극의 전위가 유지될 수 있는 이점을 활용하여, 데이터의 기입, 유지, 및 판독이 이하에 기재된 바와 같이 수행될 수 있다.
첫째로, 데이터의 기록 및 유지가 기재될 것이다. 처음에, 상기 제 4 배선의 전위가 상기 트랜지스터(302)가 턴 온되는 전위로 설정되고, 상기 트랜지스터(302)가 턴 온된다. 따라서, 제 3 배선의 전위는 상기 트랜지스터(300)의 게이트 전극에 공급된다(기입). 그 후, 제 4 배선의 전위는 상기 트랜지스터(302)가 턴 오프되는 전위로 설정되고, 상기 트랜지스터(302)가 턴 오프됨으로써, 상기 트랜지스터(300)의 상기 게이트 전극의 전위가 유지된다(유지).
상기 트랜지스터(302)의 오프 전류가 극도로 낮기 때문에, 상기 트랜지스터(300)의 게이트 전극의 전위는 긴 시간 동안 유지된다. 예를 들면, 상기 트랜지스터(300)의 게이트 전극의 전위가 상기 트랜지스터(300)가 턴 온되는 전위인 경우, 상기 트랜지스터(300)의 온 상태는 긴 시간 동안 유지된다. 또한, 상기 트랜지스터(300)의 게이트 전극의 전위가 상기 트랜지스터(300)가 턴 오프되는 전위인 경우, 상기 트랜지스터(300)의 오프 상태는 긴 시간 동안 유지된다.
두 번째로, 데이터의 판독이 기술될 것이다. 상기 트랜지스터(300)의 온 상태 또는 오프 상태가 상기에 기술된 바와 같이 유지되는 상태에서 미리 결정된 전위(저전위)가 상기 제 1 배선에 공급되는 경우, 상기 트랜지스터(300)가 온 상태인지 또는 오프 상태인지에 따라 상기 제 2 배선의 전위는 변경된다. 예를 들면, 상기 트랜지스터(300)가 온 상태인 경우, 상기 제 2 배선의 전위는 상기 제 1 배선의 전위보다 낮아진다. 반대로, 상기 트랜지스터(300)가 오프 상태인 경우, 상기 제 2 배선의 전위는 변경되지 않는다.
이러한 방식으로, 데이터가 유지되는 상태에서 상기 제 1 배선의 전위 및 상기 제 2 배선의 전위가 서로 비교되어, 상기 데이터가 판독될 수 있다.
세 번째로, 데이터의 재기록이 기술될 것이다. 데이터의 재기록은 상기 데이터의 기록 및 유지의 방식과 유사한 방식으로 수행된다. 다시 말해서, 상기 제 4 전위는 상기 트랜지스터(302)가 온 상태로 되는 전위로 설정되어, 상기 트랜지스터(302)가 온 상태로 된다. 따라서, 상기 제 3 배선의 전위(새로운 데이터에 대한 전위)는 상기 트랜지스터(300)의 게이트 전극에 공급된다. 그 후, 상기 제 4 배선의 전위는 상기 트랜지스터(302)가 턴 오프되는 전위로 설정되고, 상기 트랜지스터(302)가 턴 오프되어, 상기 새로운 데이터가 저장된다.
개시된 발명의 일 실시예에 따른 상기 반도체 장치에서, 데이터는 상기에 기술된 바와 같이 데이터의 다른 기록에 의해 직접 재기록될 수 있다. 이 때문에, 플래시 메모리 등에 필요한 소거 동작이 필요하지 않아서, 소거 동작으로 인한 동작 속도의 저하가 방지될 수 있다. 다시 말해서, 상기 반도체 장치의 고속 동작이 실현될 수 있다.
실시예 5에 따른 상기 반도체 장치는 상기 트랜지스터(302)가 낮은 오프 전류 특성들을 갖기 때문에 극도로 긴 시간 동안 데이터를 저장할 수 있다. 즉, DRAM 등에 필요한 리프레시 동작이 필요하지 않아서, 전력 소비가 억제될 수 있다. 또한, 실시예 5에 따른 상기 반도체 장치는 실질적으로 비휘발성 반도체 장치로서 사용될 수 있다.
또한, 상기 트랜지스터(302)의 스위칭 동작으로 데이터 기입 등이 수행되기 때문에, 고전압이 필요없고 상기 소자의 열화가 일어나지 않는다. 또한, 상기 트랜지스터의 온 및 오프에 따라 데이터가 기입 및 소거되어, 고속 동작이 쉽게 실현될 수 있다.
산화물 반도체와 다른 재료를 사용하는 트랜지스터가 산화물 반도체를 사용하는 트랜지스터보다 고속으로 동작할 수 있기 때문에, 산화물 반도체와 다른 재료를 사용하는 상기 트랜지스터를 사용함으로써 저장된 데이터가 고속으로 판독될 수 있다.
상기 기술에서 전자들이 다수 캐리어들인 n형 트랜지스터(n 채널형 트랜지스터)가 사용되는 것을 주의한다; 물론 정공들이 다수 캐리어들인 p형 트랜지스터가 상기 n형 트랜지스터 대신에 사용될 수 있다.
실시예 5에 따른 반도체 장치는, 예를 들면, 실시예 4에 기술된 트랜지스터들의 적층 구조를 사용하여 형성될 수 있다. 물론, 상기 개시된 발명의 일 실시예는 트랜지스터들의 적층 구조에 한정할 필요는 없다. 예를 들면, 상기 트랜지스터(300)와 상기 트랜지스터(302)가 동일한 면상에 형성될 수 있다. 또한, 실시예 5에 따른 상기 반도체 장치는 상기 트랜지스터(302)의 낮은 오프 전류를 활용하기 때문에, 상기 트랜지스터(300)에 특별히 한정할 필요가 없다. 예를 들면, 상기 트랜지스터(300)가 실시예 5의 산화물 반도체와 다른 재료를 사용하여 형성되지만; 산화물 반도체가 사용될 수 있다.
실시예 5에서, 간소화를 위해 최소 저장 단위를 갖는 반도체 장치가 기술된다; 그러나, 상기 반도체 장치의 구조가 그에 한정되지 않는다. 보다 고도의 반도체 장치는 복수의 반도체 장치를 적절하게 접속함으로써 형성될 수 있다. 예를 들면, NAND형 또는 NOR형 반도체 장치가 상기 기술된 복수의 반도체 장치들을 사용하여 형성될 수 있다. 상기 배선의 구조는 도 8에 도시된 것에 한정되지 않고 적절하게 변경될 수 있다.
실시예 5에 기재된 구조들, 방법들 등이 다른 실시예들에 기술된 구조들, 방법들 등 중 어느 것과 적절하게 결합될 수 있다.
(실시예 6)
실시예 6에서, c축 배향된 산화물 반도체층을 포함하는 트랜지스터가 제작되고, 화소부, 또한 구동 회로에 대하여 상기 트랜지스터를 사용함으로써, 표시 기능을 갖는 반도체 장치(또한 표시 장치로 칭해짐)가 제작된다. 또한, 구동 회로의 전체 또는 일부가 화소부와 동일한 기판 위에 형성될 경우, 시스템-온-패널이 획득될 수 있다.
실시예 6에서, 본 발명의 일 실시예인 반도체 장치로서 액정 표시 장치의 예가 기술된다. 반도체 장치의 일 실시예인 액정 표시 패널의 외관 및 단면은 도 9a 및 도 9b를 참조하여 기술된다. 도 9a는 제 1 기판(4001) 위에 형성된 c축 배향된 산화물 반도체층을 포함하는 트랜지스터들(4010, 4011), 및 액정 소자(4013)를 상기 제 1 기판(4001)과 제 2 기판(4006)을 사이에 씰재(4505)에 의해 밀봉한, 패널의 상면도이다. 도 9b는 도 9a의 M-N선을 따른 단면도에 대응한다.
상기 씰재(4005)는 상기 제 1 기판(4001) 위에 제공된 화소부(4002), 신호선 구동 회로(4003), 및 주사선 구동 회로(4004)를 둘러싸도록 제공된다. 상기 제 2 기판(4006)은 상기 화소부(4002), 상기 주사선 구동 회로(4003), 및 상기 주사선 회로(4004) 위에 제공된다. 그러므로, 상기 화소부(4002), 상기 주사선 구동 회로(4003), 및 상기 주사선 회로(4004)는 상기 제 1 기판(4001), 상기 씰재(4005), 및 상기 제 2 기판(4006)에 의해 액정층(4008)과 함께 밀봉된다.
또한, 상기 제 1 기판(4001) 위에 제공된 상기 화소부(4002), 상기 주사선 구동 회로(4003), 및 상기 주사선 회로(4004) 각각은 복수의 트랜지스터들을 포함한다. 도 9b는 상기 화소부(4002)에 포함된 상기 트랜지스터(4010) 및 상기 주사선 구동 회로(4004)에 포함된 상기 트랜지스터(4011)를 도시한다. 상기 트랜지스터들(4010, 4011) 위에 절연층들(4020, 4014, 4021)이 제공된다.
상기 트랜지스터들(4010, 4011)에 대하여, 실시예 2의 상기 c축 배향된 산화물 반도체층을 포함하는 상기 트랜지스터가 사용될 수 있다. 실시예 6에서, 상기 트랜지스터들(4010, 4011)은 n채널형 트랜지스터들이다.
상기 구동 회로용의 상기 트랜지스터(4011)에서 산화물 반도체층의 채널 형성 영역과 중첩하는 상기 절연층(4021)의 일부 위에 도전층(4040)이 제공된다. 상기 도전층(4040)은 상기 산화물 반도체층의 채널 형성 영역과 중첩되는 위치에 제공되어, BT 테스트 전과 후 사이에 상기 트랜지스터(4011)의 문턱치 전압의 변화량이 저감될 수 있다. 또한, 상기 c축 배향된 비단결정층을 포함하는 상기 산화물 반도체층을 사용하여 형성된 상기 트랜지스터에서, 연속적으로 트랜지스터에 광이 조사되는 BT 테스트 전과 후 사이에 상기 트랜지스터의 문턱치 전압의 변화량이 감소될 수 있다. 결과로서, 안정한 전기적 특성들을 갖는 트랜지스터가 제작될 수 있다. 상기 도전층(4040)은 상기 트랜지스터(4011)의 게이트 전극층의 전위와 동일한 전위 또는 상이한 전위를 가질 수 있고 제 2 게이트 전극층으로 기능할 수 있다. 대안적으로, 상기 도전층(4040)의 전위는 GND 또는 0V일 수 있거나, 상기 도전층(4040)은 플로팅 상태일 수 있다.
액정 소자(4013)에 포함된 화소 전극층(4030)은 상기 트랜지스터(4010)에 전기적으로 접속된다. 상기 액정 소자(4013)의 대향 전극층(4031)은 상기 제 2 기판(4006)에 대해 제공된다. 상기 화소 전극층(4030), 상기 대향 전극층(4031), 및 상기 액정층(4008)이 서로 중첩하는 부분은 상기 액정 소자(4013)에 대응한다. 상기 화소 전극층(4030) 및 상기 대향 전극층(4031)에 각각이 배향막으로 기능하는 절연층(4032) 및 절연층(4033)이 각각 제공되고, 그 사이에 제공된 상기 절연층들(4032, 4033)을 갖는 상기 화소 전극층(4030)과 상기 대향 전극층(4031) 사이에 상기 액정층(4008)이 끼워진다는 것을 주의한다.
상기 제 2 기판(4006), 유리 또는 플라스틱이 사용될 수 있는 것을 주의한다.
절연층이 선택적으로 에칭되는 이러한 방식으로 획득될 수 있는 주상 스페이서(4035)는 상기 화소 전극층(4030)과 상기 대향 전극층(4031) 사이에 거리(셀 갭)를 제어하도록 제공된다. 대안으로, 구상 스페이서가 사용될 수 있다. 상기 대향 전극층(4031)은 상기 트랜지스터(4010)와 동일한 절연 기판 위에 제공된 공통 전위선에 전기적으로 접속된다. 또한, 공통 전극부의 사용으로, 상기 대향 전극층(4031) 및 공통 전위선은 한 쌍의 기판 사이에 배치된 도전 입자들에 의해 서로 전기적으로 접속될 수 있다. 상기 도전 입자들은 상기 씰재(4005)에 포함된다는 것을 주의한다.
대안적으로, 배향막이 불필요한 블루상을 나타내는 액정이 사용될 수 있다. 블루상은 액정상들 중 하나이고, 콜레스테릭 액정의 온도가 증가되는 동안 콜레스테릭상이 등방상으로 변경되기 직전에 생성된다. 상기 블루상은 단지 좁은 범위의 온도내에서 생성되기 때문에, 온도 범위를 개선하기 위해 5 wt% 이상의 키랄제를 함유하는 액정 조성물이 액정층(4008)에 사용된다. 블루상을 나타내는 액정 및 키랄제를 포함하는 액정 조성물이 1 msec 이하의 짧은 응답 속도를 갖고, 광학적 등방성을 갖기 때문에, 상기 배향 처리가 불필요하고 적은 시야각 의존성을 갖는다.
블루상을 나타내는 액정이 사용되는 경우, 배향막에 러빙 처리가 불필요하고; 따라서, 상기 러빙 처리에 의해 일어나는 전정 파괴가 방지될 수 있고 상기 제작 공정 중에 상기 액정 표시 장치의 결함들 및 파손들이 감소될 수 있다. 따라서, 상기 액정 표시 장치의 생산성은 증가될 수 있다. 특히, 산화물 반도체층을 사용하는 트랜지스터는 정전기의 영향에 의해 트랜지스터의 전기적인 특성들이 상당히 변동할 수 있고 설계 범위를 벗어날 수 있는 가능성을 갖는다. 그러므로, 산화물 반도체층을 사용하는 트랜지스터를 포함하는 상기 액정 표시 장치에 대해 블루상을 나타내는 액정 재료를 사용하는 것이 더 효과적이다.
실시예 6에 기술된 상기 액정 표시 장치는 투과형 액정 표시 장치의 예이지만; 상기 액정 표시 장치는 반사형 액정 표시 장치 또는 반투과형 액정 표시 장치일 수 있다는 것을 주의한다.
실시예 6에 기술된 상기 액정 표시 장치의 예는 기판의 외측(시인측(on the viewer side))에 평광판이 제공되고, 착색층(컬러 필터), 표시 소자에 이용된 전극층이 상기 기판의 내부에 이러한 순서로 제공된다; 그러나, 상기 편광판은 상기 기판의 내부에 제공될 수 있다. 상기 편광판 및 상기 책색층의 적층 구조는 실시예 6에 한정되지 않고 상기 편광판 및 상기 착색층의 재료들 또는 제작 공정의 조건들에 의존하여 적절하게 설정될 수 있다. 블랙 매트릭스로서 기능하는 차광층이 필요한 경우 제공될 수 있다.
실시예 6에서, 상기 트랜지스터들의 표면 요철을 저감하고 상기 트랜지스터들의 신뢰성을 향상시키기 위해, 상기 트랜지스터들이 보호층들 또는 평탄화 절연층들로서 기능하는 상기 절연층들(절연층(4020), 절연층(4013), 절연층(4021))로 덮인다. 상기 보호층은 대기 중에 부유하는 유기물, 금속물, 수분과 같은 오염 불순물의 침입을 방지하도록 제공되고 바람직하게는 치밀한 막인 것을 주의한다. 상기 보호층은 스퍼터링법에 의해 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층, 및/또는 질화산화 알루미늄층의 단층 또는 적층으로 형성될 수 있다.
여기서, 적층 구조를 갖는 상기 절연층이 상기 보호층으로서 형성된다. 여기서, 상기 절연층(4020)의 제 1 층으로서, 산화 실리콘층이 스퍼터링법에 의해 형성된다. 상기 보호층에 대해 상기 산화 실리콘층의 사용은 상기 보호층과 접하는 상기 산화물 반도체층에 산소를 첨가함으로써 산소 결손을 저감시킬 수 있다.
상기 절연층(4014)은 상기 보호층의 제 2 층으로서 형성된다. 여기서, 상기 절연층(4014)의 제 2 층으로서, 수소를 함유하는 질화물 절연층들 중 하나인 질화 실리콘층이 플라즈마 CVD법에 의해 형성되고, 이후 상기 산화물 반도체층에 수소가 확산되도록 가열 처리가 수행된다. 상기 보호층으로서 상기 질화 실리콘층의 사용은 나트륨과 같은 이온들이 산화물 영역에 침입하는 것을 방지할 수 있어, 상기 트랜지스터의 전기적 특성들의 변동들을 억제한다.
상기 절연층(4021)은 상기 평탄화 절연층으로서 형성된다. 상기 절연층(4021)으로서, 아크릴과 같은 유기 재료가 사용될 수 있다. 이러한 유기 재료들 외에, 저유전율 재료(로우-k 재료), 실록산계 수지, PSG(phosphosilicate glass), BPSG(borophosphosilicate glass) 등이 사용되는 것이 또한 가능하다. 상기 절연층(4021)이 이들 재료들로 형성된 복수의 절연층을 적층함으로써 형성될 수 있다는 것을 주의한다.
상기 화소 전극층(4030)과 상기 대향 전극층(4031)은 산화 텅스텐을 함유하는 인듐 산화물, 산화 텅스텐을 함유하는 인듐 아연 산화물, 산화 티타늄을 함유하는 인듐 산화물, 산화 티타늄을 함유하는 인듐 주석 산화물, 인듐 주석 산화물(이하, ITO로 표시됨), 인듐 아연 산화물, 산화 실리콘이 첨가된 인듐 주석 산화물 등과 같은 투광성 도전성 재료를 사용하여 형성될 수 있다.
또한, 동일한 기판 위에 형성된 상기 신호선 구동 회로(4003), 상기 주사선 구동 회로(4004), 또는 상기 화소부(4002)에 다양한 신호들 및 전위들이 FPC(4018)로부터 공급된다.
실시예 6에서, 액정 소자(4013)에 포함된 상기 화소 전극층(4030)과 동일한 도전층을 사용하여 접속 단자 전극(4015)이 형성된다. 상기 단자 전극(4016)은 상기 트랜지스터들(4010, 4011)에 포함된 소스 및 드레인 전극층들과 동일한 도전층을 사용하여 형성된다.
접속 단자 전극(4015)은 이방성 도전층(4019)를 통해 상기 FPC(4018)에 포함된 단자에 전기적으로 접속된다.
또한, 필요한 경우, 컬러 필터가 화소들의 각각에 제공된다. 또한, 상기 제 1 기판(4001) 및 상기 제 2 기판(4006)의 외측에 편광판 또는 확산판이 제공된다. 또한, 백라이트의 광원은 냉음극관 또는 LED를 사용하여 형성된다. 따라서, 액정 표시 모듈이 획득된다.
상기 액정 표시 모듈은 TN(twisted nematic) 모드, IPS(in-plane-switching) 모드, FFS(fringe field switching) 모드, MVA(multi-domain vertical alignment) 모드, PVA(patterned vertical alignment) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optical compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(anti ferroelectric liquid crystal) 모드 등을 채용할 수 있다.
상기 공정을 통해, 액정 표시 장치가 제작될 수 있다.
실시예 2에 기술된 상기 c축 배향된 산화물 반도체층을 포함하는 상기 트랜지스터는 우수한 결정성을 갖는 산화물 반도체층을 포함하고 높은 전계 효과 이동도를 갖는다; 그러므로, 액정 표시 장치는 실시예 6에 기술된 바와 같은 상기 트랜지스터를 사용하여 제작되어, 우수한 표시 특성들을 갖는 액정 표시 장치가 실현된다.
실시예 6은 다른 실시예들에 기술된 구조들과 적절한 조합으로 구현될 수 있다.
(실시예 7)
반도체 장치의 일 모드인 발광 표시 패널(또한 발광 패널로도 칭함)의 외관 및 단면이 도 10a 및 도 10b를 참조하여 기술될 것이다. 도 10a는 상기 제 1 기판 위에 형성된 c축 배향된 산화물 반도체층을 포함하는 트랜지스터 및 발광 소자가 상기 제 1 기판과 제 2 기판 사이에 씰재로 밀봉된 패널의 평면도이다. 도 10b는 도 10a의 H-I선을 따라 취해진 단면도이다.
제 1 기판(4501) 위에 제공되는 화소부(4502), 신호선 구동 회로들(4503a, 4503b), 및 주사선 구동 회로들(4504a, 4504b)을 둘러싸도록 씰재(4505)가 제공된다. 또한, 상기 화소부(4502), 상기 신호선 구동 회로들(4503a, 4503b) 및 주사선 구동 회로들(4504a, 4504b)위에 제 2 기판(4506)이 제공된다. 따라서, 상기 화소부(4502), 상기 신호선 구동 회로들(4503a, 4503b), 및 상기 주사선 구동 회로들(4504a, 4504b)이 상기 제 1 기판(4501), 상기 씰재(4504), 및 상기 제 2 기판(4506)에 의해 충전재(4507)로 함께 밀봉된다. 이러한 방식으로, 패널이 외기에 노출되지 않도록 높은 기밀성 및 적은 탈가스를 갖는 보호막이나 커버재로 상기 패널이 패키징(밀봉)되는 것이 바람직하다.
상기 제 1 기판(4501) 위에 형성된 상기 화소부(4502), 상기 신호선 구동 회로들(4503a, 4503b), 및 상기 주사선 구동 회로들(4504a, 4504b) 각각이 복수의 트랜지스터들을 포함하고, 상기 화소부(4502)에 포함된 트랜지스터(4510)와 상기 신호선 구동 회로(4503a)에 포함된 트랜지스터(4509)가 도 10b에 예로서 도시된다.
상기 트랜지스터들(4509, 4510)에 대하여, 실시예 2에 기술된 c축 배향된 산화물 반도체층을 포함하는 높은 이동도를 갖는 트랜지스터가 채용될 수 있다. 실시예 7에서, 상기 트랜지스터들(4509, 4510)은 n 채널형 트랜지스터들이다.
절연층(4544) 위에, 구동 회로에 사용된 상기 트랜지스터(4509)의 산화물 반도체층의 채널 형성 영역과 중첩되는 위치에 도전층(4540)이 제공된다. 또한, 상기 도전층(4540)의 전위는 상기 트랜지스터(4509)의 게이트 전극층의 전위와 동일하거나 상이할 수 있다. 상기 도전층(4540)은 제 2 게이트 전극층으로서도 기능할 수 있다. 대안적으로, 상기 도전층(4540)의 전위는 GND 또는 0V일 수 있거나, 상기 도전층(4540)은 플로팅 상태일 수 있다.
상기 트랜지스터(4509)에서, 보호 절연층으로서, 채널 형성 영역을 포함하는 반도체층과 접하여 절연층(4541)이 형성된다. 상기 산화물 절연층(4541)은 실시예 2에 기술된 상기 산화물 절연층(412)의 것과 유사한 재료 및 방법을 사용하여 형성될 수 있다. 또한, 보호 절연층(4514)이 상기 절연층(4541) 위에 형성된다. 상기 보호 절연층(4514)은 실시예 2에 기술된 상기 층간 절연층(416)의 것과 유사한 재료 및 방법을 사용하여 형성될 수 있다. 여기서, 상기 보호 절연층(4514)으로서, 질화 실리콘층이 PCVD법에 의해 형성된다.
또한, 상기 보호 절연층(4514) 위에, 상기 트랜지스터들의 표면 요철을 저감하는 평탄화 절연층으로서 상기 절연층(4544)이 형성된다. 실시예 6에 기술된 절연층(4021)의 것과 유사한 재료 및 방법을 사용하여 상기 절연층(4544)이 형성될 수 있다. 여기서, 상기 절연층(4544)으로서 아크릴이 사용된다.
또한, 상기 발광 소자(4511)에 포함된 화소 전극인 제 1 전극층(4517)은 상기 트랜지스터(4510)의 소스 또는 드레인 전극층에 전기적으로 접속된다. 상기 발광 소자(4511)의 구조는 상기 제 1 전극층(4517), 전계 발광층(4512), 및 제 2 전극층(4513)을 포함하는 적층 구조이지만 그에 한정되지 않는다는 것을 주의한다. 상기 발광 소자(4511)의 구조는 상기 발광 소자(4511) 등으로부터 광이 추출되는 방향에 따라 적절하게 변경될 수 있다.
격벽(4520)은 유기 수지층 또는 무기 절연층으로 형성된다. 특히 상기 격벽(4520)은 감광성의 재료를 사용하여 형성되고 제 1 전극층(4517) 위에 개구부를 형성하여 상기 개구부의 측벽이 연속한 곡률을 갖는 경사면으로 형성되는 것이 바람직하다.
상기 전계 발광층(4512)은 단일층 또는 복수의 층이 적층되어 형성될 수 있다.
상기 발광 소자(4511)에 산소, 수소, 수분, 이산화탄소 등이 침입하는 것을 방지하기 위하여 상기 제 2 전극층(4513) 및 상기 격벽(4520) 위에 보호층이 형성될 수 있다. 상기 보호층으로서, 질화 실리콘층, 질화산화 실리콘층, DCL층 등이 형성될 수 있다.
또한, 상기 신호선 구동 회로(4503a), 상기 신호선 구동 회로(4503b), 상기 주사선 구동 회로(4504a), 상기 주사선 구동 회로(4504b), 또는 상기 화소부(4502)에 다양한 신호들 및 전위들이 FPC들(4518a, 4518b)로부터 공급된다.
접속 단자 전극(4515)은 상기 발광 소자(4511)에 포함된 상기 제 1 전극층(4517)과 동일한 도전층을 사용하여 형성되고, 단자 전극(4516)은 상기 트랜지스터들(4509, 4510)에 포함된 상기 소스 및 드레인 전극층들과 동일한 도전층을 사용하여 형성된다.
상기 접속 단자 전극(4515)은 이방성 도전층(4519)을 통해 상기 FPC(4518a)에 포함된 단자에 전기적으로 접속된다.
상기 발광 소자(4511)로부터 광이 추출되는 방향에 위치된 상기 제 2 기판(4506)은 투광성을 가질 필요가 있다. 이 경우에는, 유리판, 플라스틱판, 폴리에스테르막, 또는 아크릴막과 같은 투광성 재료가 상기 제 2 기판(4506)에 사용된다.
상기 필터(4507)로서, 질소 또는 아르곤과 같은 불활성 가스 외에 자외선 경화 수지 또는 열경화 수지가 사용될 수 있다. 아크릴 수지, 에폭시 수지 등이 사용될 수 있다. 예를 들면, 질소가 충전재로서 사용될 수 있다.
또한, 필요한 경우, 상기 발광 소자의 사출면에 편광판, (타원 편광판을 포함하는)원평광판, 위상차판(λ/4판, λ/2판), 또는 컬러 필터와 같은 광학막이 적절하게 제공될 수 있다.
상기 단계들을 통해, 발광 표시 장치(표시 패널)이 제작될 수 있다.
실시예 2에 기술된 c축 배향된 산화물 반도체층을 포함하는 상기 트랜지스터는 우수한 결정성을 갖는 산화물 반도체층을 포함하고 높은 전계 효과 이동도를 갖는다; 그러므로, 실시예 7에 기술된 바와 같은 트랜지스터를 사용하여 발광 표시 장치가 제작되어, 우수한 표시 특성들을 갖는 발광 표시 장치가 실현된다.
실시예 7은 다른 실시예들에 기술된 구조들과 적절하게 조합하여 구현될 수 있다.
(실시예 8)
전자 페이퍼의 예가 반도체 장치의 일 모드로서 기술될 것이다.
실시예 2에 기술된 방법에 의해 획득된 c축 배향된 산화물 반도체층을 포함하는 트랜지스터가 전자 페이퍼에 사용될 수 있다. 상기 전자 페이퍼는 또한 전기 영동 표시 장치(전기 영동 디스플레이)라고도 불리고 일반 종이와 동일한 레벨의 읽힘성을 갖고, 다른 표시 장치들보다 낮은 소비 전력을 갖고, 얇고 가벼운 형태를 갖도록 설정될 수 있다는 이점들을 갖는다.
전기 영동 디스플레이들은 다양한 모드들을 가질 수 있다. 전기 영동 디스플레이들은 용매 또는 용질에 분산된 복수의 마이크로캡슐들을 포함하고, 각각의 마이크로캡슐은 양으로 하전된 제 1 입자들 및 음으로 하전된 제 2 입자들을 포함한다. 상기 마이크로캡슐들에 전계를 인가함으로써, 상기 마이크로캡슐들 중 입자들이 서로 반대 방향들로 이동하고 한쪽으로 집한한 입자들의 색만이 표시된다. 상기 제 1 입자들 및/또는 상기 제 2 입자들 각각은 염료를 포함하고 전계가 없는 경우에는 이동하지 않는다는 것을 주의한다. 또한, 상기 제 1 입자들과 상기 제 2 입자들은 상이한 색들을 갖는다(무색일 수 있다).
따라서, 전기 영동 디스플레이는 높은 유전 상수를 갖는 물질이 높은 전계 영역으로 이동함으로써 소위 유전 영동적 효과를 활용하는 디스플레이다.
상기 전기 영동 마이크로캡슐들이 용매 중에 분산된 용액은 전자 잉크라고 칭해진다. 이러한 전자 잉크는 유리, 플라스틱, 천, 종이 등의 표면에 인쇄될 수 있다. 또한, 컬러 필터 또는 염료를 갖는 입자들을 사용함으로써, 컬러 표시가 또한 달성될 수 있다.
또한, 액티브 매트릭스 표시 장치 위에 2 개의 전극들 사이에 개재되도록 복수의 상기 마이크로캡슐이 적절하게 배치되는 경우, 상기 액티브 매트릭스 표시 장치가 완성될 수 있고, 상기 마이크로캡슐들에 전계를 인가함으로써 표시가 수행될 수 있다. 예를 들면, 실시예 2에 기술된 c축 배향된 산화물 반도체층을 포함하는 상기 트랜지스터를 사용하여 형성된 액티브 매트릭스 기판이 사용될 수 있다.
상기 마이크로캡슐들의 상기 제 1 입자들 및 상기 제 2 입자들 각각은 도전성 재료, 절연 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, 일렉트로루미네슨스 재료, 일렉트로크로믹 재료, 및 자기 영동 재료로부터 선택된 단일 재료, 또는 이들 중 어느 것의 복합 재료로 형성될 수 있다는 것을 주의한다.
도 11은 반도체 장치의 예로서 액티브 매트릭스 전자 페이퍼를 도시한다. 상기 반도체 장치에 사용된 트랜지스터(581)는 실시예 2에 기술된 반도체의 방식과 유사한 방식으로 제작될 수 있고 c축 배향된 산화물 반도체층을 포함하는 높은 이동도를 갖는 트랜지스터이다. 또한, 절연층(584)은 수소를 함유하는 질화물 절연층이고 c축 배향된 산화물 반도체층에 수소를 공급하기 위해 제공된다.
도 11의 전자 페이퍼는 트위스트 볼 표시 방식을 사용하는 표시 장치의 예이다. 상기 트위스트 볼 표시 방식은 백색 및 흑색으로 각각 컬러링된 구형 입자가 표시 소자에 사용된 전극층들인 제 1 전극층과 제 2 전극층 사이에 배열되고, 상기 제 1 전극층과 상기 제 2 전극층 사이에 전위차가 생성되어 상기 구형 입자들의 배향을 제어하여, 표시가 수행된다.
상기 트랜지스터(581)는 보텀-게이트형 트랜지스터이고 절연층(583)으로 덮인다. 상기 트랜지스터(581)의 소스 또는 드레인 전극층은 상기 절연층들(583), 절연층(584), 및 절연층(585)에 형성된 개구를 통해 상기 제 1 전극층(587)에 전기적으로 접속된다. 상기 제 1 전극층(587)과 제 2 전극층(588) 사이에 캐비티(594)가 존재한다. 상기 캐비티(594)는 흑색 영역(590a) 및 백색 영역(590b)을 각각 갖는 구형 입자들 및 액체로 채워진다. 상기 캐비티(594) 주위의 공간은 수지와 같은 충전재(595)로 채워진다. 이들은 제 1 기판(580)과 제 2 기판(596) 사이에 제공된다(도 11 참조).
또한, 상기 제 1 전극층(587)은 화소 전극에 대응하고, 상기 제 2 전극층(588)은 공통 전극에 대응한다. 상기 제 2 전극층(588)은 상기 트랜지스터(581)와 동일한 절연 기판 위에 제공된 공통 전위선에 전기적으로 접속된다. 공통 접속부를 사용하여, 한 쌍의 기판들 사이에 제공된 도전성 입자들을 통해 상기 제 2 전극층(588)은 상기 공통 전위선과 전기적으로 접속될 수 있다.
또한, 상기 트위스트 볼 대신에, 전기 영동 소자가 또한 사용될 수 있다. 투명한 입자, 양으로 대전된 백색 미립자들, 음으로 대전된 흑색 미립자들이 캡슐화된 직경 약 10 ㎛ 내지 200 ㎛를 갖는 마이크로캡슐이 사용된다. 상기 제 1 전극층과 상기 제 2 전극층 사이에 제공된 마이크로캡슐에서, 상기 제 1 전극층 및 상기 제 2 전극층에 의해 전계가 인가될 경우, 백색 미립자들과 흑색 미립자들은 반대측들로 이동하여, 백색 또는 흑색이 표시될 수 있다. 이러한 원리를 이용하는 표시 소자는 전기 영동 표시 소자이고 전자 페이퍼에 사용될 수 있다.
이러한 공정을 통해, 전자 페이퍼가 제작될 수 있다.
실시예 8에서, 실시예 2에 기술된 c축 배향된 산화물 반도체층을 포함하는 트랜지스터를 사용하여, 소위 전자 페이퍼가 제작된다. 상기 트랜지스터는 우수한 결정성을 갖는 산화물 반도체층을 포함하고 높은 전계 효과 이동도를 갖는다; 그러므로, 전자 페이퍼가 상기 트랜지스터를 사용하여 제작되어, 우수한 표시 특성들을 갖는 전자 페이퍼가 실현된다.
실시예 8은 다른 실시예들에 기술된 구조들과 적절하게 조합하여 구현될 수 있다.
(실시예 9)
본 명세서에서 개시된 반도체 장치는 다양한 전자 기기들(게임기를 포함)에 적용될 수 있다. 전자 기기들의 예들은 텔레비전 장치(또한 텔레비전 또는 텔레비전 수신기라고도 칭함), 컴퓨터 등의 모니터, 디지털 카메라 또는 디지털 비디오 카메라와 같은 카메라, 디지털 포토 프레임, 휴대 전화기(또한 휴대 전화 또는 휴대 전화 장치라고도 칭함), 휴대용 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기와 같은 대형 게임기이다.
실시예 9에서, 실시예 6 내지 실시예 8 중 어느 것에서 획득될 수 있는 표시 장치가 탑재된 전자 기기의 예들이 도 12a 내지 도 12e 및 도 13을 참조하여 기술된다.
도 12a는 적어도 표시 장치를 일 구성요소로서 실장하여 제작된 노트형 퍼스털 컴퓨터이고, 본체(3001), 하우징(3002), 표시부(3003), 키보드(3004) 등을 포함한다. 상기 노트형 퍼스털 컴퓨터는 실시예 6에 기술된 상기 액정 표시 장치를 포함하는 것을 주의한다.
도 12b는 적어도 표시 장치를 일 구성요소로서 실장하여 제작된 휴대 정보 단말(PDA)이고, 본체(3021)에는 표시부(3023), 외부 인터페이스(3025), 조작 버튼(3024) 등을 포함한다. 조작용 부속품으로서 스타일러스(3022)가 포함된다. 상기 휴대 정보 단말은 실시예 7에 기술된 발광 표시 장치를 포함한다는 것을 주의한다.
도 12c는 실시예 8에 기술된 전자 페이퍼를 일 구성요소로서 실장한 전자 서적이다. 전자 서적(2700)은 하우징(2701) 및 하우징(2703)의 두 개의 하우징들을 포함한다. 상기 하우징(2701) 및 상기 하우징(2703)은 축부(2711)에 의해 조합되어 상기 전자 서적(2700)은 상기 축부(2711)을 축으로 하여 개폐될 수 있다. 이러한 구성으로, 상기 전자 서적(2700)은 종이 서적과 같이 동작할 수 있다.
표시부(2705) 및 표시부(2707)가 상기 하우징(2701) 및 상기 하우징(2703)에 각각 통합된다. 상기 표시부(2705) 및 상기 표시부(2707)는 하나의 화상 또는 상이한 화상들을 표시할 수 있다. 상이한 화상들이 상이한 표시부들에 표시되는 구조에서, 예를 들면, 우측 표시부(도 12c의 표시부(2705))는 텍스트를 표시할 수 있고 좌측 표시부(도 12c의 표시부(2707))는 화상들을 표시할 수 있다.
도 12c는 상기 하우징(2701)에 조작부 등이 제공되는 예를 도시한다. 예를 들면, 상기 하우징(2701)에 전력 스위치(2721), 조작키(2723), 스피커(2725) 등이 제공된다. 상기 조작키(2723)에 의해, 페이지들이 넘겨질 수 있다. 표시부가 제공되는 하우징의 표면에 키보드, 포인팅 디바이스 등이 또한 제공될 수 있다는 것을 주의한다. 또한, 하우징의 뒷면 또는 측면에 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등이 제공될 수 있다. 또한, 상기 전자 서적(2700)은 전자 사전의 기능을 가질 수 있다.
전자 서적(2700)은 무선으로 데이터를 전송 및 수신할 수 있는 구성을 가질 수 있다. 무선 통신을 통해, 전자 서적 서버로부터 원하는 서적 데이터 등이 구입되고 다운로딩될 수 있다.
도 12d는 적어도 표시 장치가 일 부품으로서 실장하여 제작된 휴대 전화이고, 하우징(2800) 및 하우징(2801)의 두 개의 하우징들을 포함한다. 상기 하우징(2800)은 표시 패널(2802), 스피커(2803), 마이크로폰(2804), 포인팅 디바이스(2806), 카메라 렌즈(2807), 외부 접속 단자(2808) 등을 포함한다. 상기 하우징(2800)에는 휴대 정보 단말을 충전하기 위한 태양 전지 셀(2810), 외부 메모리 슬롯(2811) 등이 제공된다. 또한, 안테나가 상기 하우징(2801) 내부에 내장된다.
상기 표시 패널(2802)은 터치 패널로서의 기능을 갖는다. 도 12d에는 영상들로서 표시된 복수의 조작키들(2805)이 접선으로 도시된다. 상기 표시 패널(2802)은 또한 상기 태양 전지 셀(2810)로부터 출력된 전압이 각각의 회로에 필요한 전압까지 승압하기 위한 승압 회로도 실장된다는 것을 주의한다.
상기 표시 패널(2802)에서, 상기 표시 방향은 사용 패턴에 따라 적절하게 변경될 수 있다. 또한, 상기 표시 장치에는 상기 표시 패널(2802)과 동일한 면 상에 카메라 렌즈(2807)가 제공되어, 비디오 전화로서 사용될 수 있다. 상기 스피커(2803) 및 마이크로폰(2804)은 음성 통화들뿐만 아니라 비디오 전화들, 음성의 녹음 및 재생 등에 사용될 수 있다. 또한, 상기 하우징(2800) 및 상기 하우징(2801)은 슬라이딩에 의하여 도 12d에 도시된 바와 같이 전개된 상태로부터 겹치는 상태로 할 수 있어; 상기 휴대 전화의 크기가 감소될 수 있어, 상기 휴대 전화가 휴대에 적절하게 된다.
상기 외부 접속 단자(2808)는 AC 어댑터 및 USB 케이블과 같은 다양한 타입들의 케이블들에 접속될 수 있고, 충전 및 퍼스널 컴퓨터 등의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(2811)에 저장 매체가 삽입되어 대량의 데이터가 저장될 수 있고 이동될 수 있다.
또한, 상기 기능들에 더하여, 적외선 통신 기능, 텔레비전 수신 기능 등이 제공될 수 있다.
도 12e는 표시 장치를 일 부품으로 장착하여 제작된 디지털 카메라이고, 본체(3501), 표시부(A)(3057), 접안부(3053), 조작 스위치들(3054), 표시부(B)(3055), 배터리(3056) 등을 포함한다.
도 13은 텔레비전 장치의 예를 도시한다. 상기 텔레비전 장치(9600)에서, 표시부(9603)는 하우징(9601)에 통합된다. 상기 표시부(9603)는 영상들을 표시할 수 있다. 여기서, 상기 하우징(9601)은 스탠드(9605)에 의해 지지된다.
상기 텔레비전 장치(9600)는 상기 하우징(9601)의 조작 스위치 또는 별도의 리모트 콘트롤러(9610)로 조작될 수 있다. 채널들 및 볼륨은 상기 리모트 콘트롤러(9610)의 조작키(9609)로 제어될 수 있어 상기 표시부(9603)에 표시된 영상이 제어될 수 있다. 또한, 상기 리모트 콘트롤러(9610)에는 상기 리모트 콘트롤러(9610)로부터 출력된 데이터를 표시하기 위한 표시부(9607)가 제공된다.
상기 텔레비전 장치(9600)에는 수신기, 모뎀 등이 제공된다는 것을 주의한다. 상기 수신기를 사용하여, 일반적인 텔레비전 방송이 수신된다. 더욱이, 모뎀을 통해 유선 또는 무선으로 통신 네트워크에 상기 텔레비전 장치(9600)가 접속되는 경우, 일 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자들 사이 등) 정보 통신이 수행될 수 있다.
상기 표시부(9603)에서, 실시예 2에 기술된 복수의 트랜지스터들은 화소들의 스위칭 소자들로서 제공되고, 실시예 2에 기술된 높은 이동도를 갖는 상기 트랜지스터는 상기 표시부(9603)와 동일한 절연 기판 위에 형성된 구동 회로에 제공된다.
실시예 9는 실시예 1 내지 실시예 8 중 어느 하나와 자유롭게 조합될 수 있다.
본 출원은 그 전체 내용이 참조로서 여기에 통합된 2009년 12월 8일에 일본 특허청에 출원된 일본 특허 출원 제 2009-279001 호에 기초한다.
100 : 기판 102 : 절연층
104 : 제 1 산화물 반도체층 104a : 섬형의 제 1 산화물 반도체층
105 : 제 2 산화물 반도체층 106 : 제 2 산화물 반도체층
106a : 섬형의 제 2 산화물 반도체층 108 : 도전층
108a : 소스 전극층 108b : 드레인 전극층
112 : 게이트 절연층 114 : 게이트 전극층
116 : 층간 절연층 118 : 층간 절연층
150 : 트랜지스터 200 : 기판
206 : 소자 분리 절연층 208a : 게이트 절연층
210a : 게이트 전극층 214 : 불순물 영역
216 : 채널 형성 영역 218 : 사이드월 절연층
220 : 고농도 불순물 영역 224 : 금속 화합물 영역
226 : 층간 절연층 228 : 층간 절연층
230a : 소스 또는 드레인 전극층 230b : 소스 또는 드레인 전극층
230c : 전극 234 : 절연층
236a : 전극 236b : 전극
236c : 전극 250 : 트랜지스터
254a : 전극 254b : 전극
254c : 전극 254d : 전극
254e : 전극 256 : 절연층
258a : 전극 258b : 전극
258c : 전극 258d : 전극
300 : 트랜지스터 302 : 트랜지스터
400 : 기판 401 : 게이트 전극층
402 : 게이트 절연층 404 : 제 1 산화물 반도체층
404a : 섬형의 제 1 산화물 반도체층
406 : 제 2 산화물 반도체층 404a : 섬형의 제 2 산화물 반도체층
408a : 소스 전극층 408b : 드레인 전극층
412 : 산화물 절연층 414 : 전극층
416 : 층간 절연층 418 : 층간 절연층
450 : 트랜지스터 451 : 트랜지스터
500 : 기판 501 : 게이트 전극층
502 : 게이트 절연층 504a : 섬형의 제 1 산화물 반도체층
506a : 섬형의 제 2 산화물 반도체층
508a : 소스 전극층 508b : 드레인 전극층
516 : 층간 절연층 518 : 층간 절연층
520 : 섬형의 산화물 절연층 550 : 트랜지스터
580 : 제 1 기판 581 : 트랜지스터
583 : 절연층 584 : 절연층
585 : 절연층 587 : 제 1 전극층
588 : 제 2 전극층 590a : 흑색 영역
590b : 백색 영역 594 : 캐비티
595 : 충전재 596 : 제 2 기판
2700 : 전자 서적 2701 : 하우징
2703 : 하우징 2705 : 표시부
2707 : 표시부 2711 : 축부
2721 : 전원 2723 : 조작 키
2725 : 스피커 2800 : 하우징
2801 : 하우징 2802 : 표시 패널
2803 : 스피커 2804 : 마이크로폰
2805 : 조작 키 2806 : 포인팅 디바이스
2807 : 카메라용 렌즈 2808 : 외부 접속 단자
2810 : 태양 전지 셀 2811 : 외부 메모리 슬롯
3001 : 본체 3002 : 하우징
3003 : 표시부 3004 : 키보드
3021 : 본체 3022 : 스타일러스
3023 : 표시부 3024 : 조작 버튼
3025 : 외부 인터페이스 3051 : 본체
3053 : 접안부 3054 : 조작 스위치
3055 : 표시부(B) 3056 : 배터리
3057 : 표시부(A) 4001 : 제 1 기판
4002 : 화소부 4003 : 신호선 구동 회로
4004 : 주사선 구동 회로 4005 : 씰재
4006 : 제 2 기판 4008 : 액정층
4010 : 트랜지스터 4011 : 트랜지스터
4013 : 액정 소자 4014 : 절연층
4015 : 접속 단자 전극 4016 : 단자 전극
4018 : FPC 4019 : 이방성 도전층
4020 : 절연층 4021 : 절연층
4030 : 화소 전극층 4031 : 대향 전극층
4032 : 절연층 4033 : 절연층
4035 : 스페이서 4040 : 도전층
4501 : 제 1 기판 4502 : 화소부
4503a : 신호선 구동 회로 4503b : 신호선 구동 회로
4504a : 주사선 구동 회로 4504b : 주사선 구동 회로
4505 : 씰재 4506 : 제 2 기판
4507 : 충전재 4509 : 트랜지스터
4510 : 트랜지스터 4511 : 발광 소자
4512 : 전계 발광층 4513 : 제 2 전극층
4514 : 보호 절연층 4515 : 접속 단자 전극
4516 : 단자 전극 4517 : 제 1 전극층
4518a : FPC 4518b : FPC
4519 : 이방성 전극층 4520 : 격벽
4540 : 도전층 4541 : 절연층
4544 : 절연층 9600 : 텔레비전 셋
9601 : 하우징 9603 : 표시부
9605 : 스탠드 9607 : 표시부
9609 : 조작 키 9610 : 리모콘 조작기
104 : 제 1 산화물 반도체층 104a : 섬형의 제 1 산화물 반도체층
105 : 제 2 산화물 반도체층 106 : 제 2 산화물 반도체층
106a : 섬형의 제 2 산화물 반도체층 108 : 도전층
108a : 소스 전극층 108b : 드레인 전극층
112 : 게이트 절연층 114 : 게이트 전극층
116 : 층간 절연층 118 : 층간 절연층
150 : 트랜지스터 200 : 기판
206 : 소자 분리 절연층 208a : 게이트 절연층
210a : 게이트 전극층 214 : 불순물 영역
216 : 채널 형성 영역 218 : 사이드월 절연층
220 : 고농도 불순물 영역 224 : 금속 화합물 영역
226 : 층간 절연층 228 : 층간 절연층
230a : 소스 또는 드레인 전극층 230b : 소스 또는 드레인 전극층
230c : 전극 234 : 절연층
236a : 전극 236b : 전극
236c : 전극 250 : 트랜지스터
254a : 전극 254b : 전극
254c : 전극 254d : 전극
254e : 전극 256 : 절연층
258a : 전극 258b : 전극
258c : 전극 258d : 전극
300 : 트랜지스터 302 : 트랜지스터
400 : 기판 401 : 게이트 전극층
402 : 게이트 절연층 404 : 제 1 산화물 반도체층
404a : 섬형의 제 1 산화물 반도체층
406 : 제 2 산화물 반도체층 404a : 섬형의 제 2 산화물 반도체층
408a : 소스 전극층 408b : 드레인 전극층
412 : 산화물 절연층 414 : 전극층
416 : 층간 절연층 418 : 층간 절연층
450 : 트랜지스터 451 : 트랜지스터
500 : 기판 501 : 게이트 전극층
502 : 게이트 절연층 504a : 섬형의 제 1 산화물 반도체층
506a : 섬형의 제 2 산화물 반도체층
508a : 소스 전극층 508b : 드레인 전극층
516 : 층간 절연층 518 : 층간 절연층
520 : 섬형의 산화물 절연층 550 : 트랜지스터
580 : 제 1 기판 581 : 트랜지스터
583 : 절연층 584 : 절연층
585 : 절연층 587 : 제 1 전극층
588 : 제 2 전극층 590a : 흑색 영역
590b : 백색 영역 594 : 캐비티
595 : 충전재 596 : 제 2 기판
2700 : 전자 서적 2701 : 하우징
2703 : 하우징 2705 : 표시부
2707 : 표시부 2711 : 축부
2721 : 전원 2723 : 조작 키
2725 : 스피커 2800 : 하우징
2801 : 하우징 2802 : 표시 패널
2803 : 스피커 2804 : 마이크로폰
2805 : 조작 키 2806 : 포인팅 디바이스
2807 : 카메라용 렌즈 2808 : 외부 접속 단자
2810 : 태양 전지 셀 2811 : 외부 메모리 슬롯
3001 : 본체 3002 : 하우징
3003 : 표시부 3004 : 키보드
3021 : 본체 3022 : 스타일러스
3023 : 표시부 3024 : 조작 버튼
3025 : 외부 인터페이스 3051 : 본체
3053 : 접안부 3054 : 조작 스위치
3055 : 표시부(B) 3056 : 배터리
3057 : 표시부(A) 4001 : 제 1 기판
4002 : 화소부 4003 : 신호선 구동 회로
4004 : 주사선 구동 회로 4005 : 씰재
4006 : 제 2 기판 4008 : 액정층
4010 : 트랜지스터 4011 : 트랜지스터
4013 : 액정 소자 4014 : 절연층
4015 : 접속 단자 전극 4016 : 단자 전극
4018 : FPC 4019 : 이방성 도전층
4020 : 절연층 4021 : 절연층
4030 : 화소 전극층 4031 : 대향 전극층
4032 : 절연층 4033 : 절연층
4035 : 스페이서 4040 : 도전층
4501 : 제 1 기판 4502 : 화소부
4503a : 신호선 구동 회로 4503b : 신호선 구동 회로
4504a : 주사선 구동 회로 4504b : 주사선 구동 회로
4505 : 씰재 4506 : 제 2 기판
4507 : 충전재 4509 : 트랜지스터
4510 : 트랜지스터 4511 : 발광 소자
4512 : 전계 발광층 4513 : 제 2 전극층
4514 : 보호 절연층 4515 : 접속 단자 전극
4516 : 단자 전극 4517 : 제 1 전극층
4518a : FPC 4518b : FPC
4519 : 이방성 전극층 4520 : 격벽
4540 : 도전층 4541 : 절연층
4544 : 절연층 9600 : 텔레비전 셋
9601 : 하우징 9603 : 표시부
9605 : 스탠드 9607 : 표시부
9609 : 조작 키 9610 : 리모콘 조작기
Claims (11)
- 반도체 장치에 있어서,
제 1 산화물 반도체층;
상기 제 1 산화물 반도체층 위의 제 2 산화물 반도체층으로서, 상기 제 2 산화물 반도체층의 표면과 수직인 방향으로 c축이 배향된 결정 영역을 포함하고, 상기 제 2 산화물 반도체층은 인듐 및 아연을 포함하는 산화물 반도체를 포함하는, 상기 제 2 산화물 반도체층;
상기 제 2 산화물 반도체층 위의 산화물 절연층; 및
상기 산화물 절연층 위의, 수소를 함유한 질화물 절연층을 포함하는, 반도체 장치. - 제 1 항에 있어서,
상기 제 1 산화물 반도체층은 비단결정 상태에 있고,
상기 제 2 산화물 반도체층은 비단결정 상태에 있는, 반도체 장치. - 반도체 장치에 있어서,
제 1 산화물 반도체층;
상기 제 1 산화물 반도체층 위의 제 2 산화물 반도체층으로서, 상기 제 2 산화물 반도체층은 한 방향으로 c축이 배향된 결정 영역을 포함하고, 상기 방향과 상기 제 2 산화물 반도체층의 표면 사이의 각도는 80° 내지 100°범위 내에 있고, 상기 제 2 산화물 반도체층은 인듐 및 아연을 포함하는 산화물 반도체를 포함하는, 상기 제 2 산화물 반도체층;
상기 제 2 산화물 반도체층 위의 산화물 절연층; 및
상기 산화물 절연층 위의, 수소를 함유한 질화물 절연층을 포함하고,
상기 제 2 산화물 반도체층은 비단결정 상태에 있는, 반도체 장치. - 제 1 항 또는 제 3 항에 있어서,
상기 제 1 산화물 반도체층 아래의 게이트 전극을 더 포함하는, 반도체 장치. - 제 1 항 또는 제 3 항에 있어서,
상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층을 포함하는 트랜지스터의 오프 전류 밀도(off-state current density)는 100 aA/㎛ 이하인, 반도체 장치. - 제 1 항 또는 제 3 항에 있어서,
상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층을 포함하는 트랜지스터의 오프 저항(off-state resistivity)은 1×109 Ω·m 이상인, 반도체 장치. - 삭제
- 제 1 항 또는 제 3 항에 있어서,
상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층 중 적어도 하나는 In-Ga-Zn-O 계 산화물을 포함하는, 반도체 장치. - 제 1 항 또는 제 3 항에 있어서,
상기 제 2 산화물 반도체층은 상기 제 1 산화물 반도체층과 접하는, 반도체 장치. - 제 1 항 또는 제 3 항에 있어서,
상기 제 1 산화물 반도체층은 상기 제 1 산화물 반도체층의 표면과 실질적으로 수직인 방향으로 c축이 배향된 결정 영역을 포함하는, 반도체 장치. - 제 1 항 또는 제 3 항에 있어서,
상기 제 1 산화물 반도체층은 c축이 제 2 방향으로 배향된 결정 영역을 포함하고, 상기 제 2 방향 및 상기 제 1 산화물 반도체층의 표면 사이의 각도는 80° 내지 100°범위 내에 있는, 반도체 장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2009-279001 | 2009-12-08 | ||
| JP2009279001 | 2009-12-08 | ||
| PCT/JP2010/070629 WO2011070900A1 (en) | 2009-12-08 | 2010-11-12 | Semiconductor device and manufacturing method thereof |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020127017644A Division KR101835300B1 (ko) | 2009-12-08 | 2010-11-12 | 반도체 장치 및 그 제작 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130082181A KR20130082181A (ko) | 2013-07-18 |
| KR101470303B1 true KR101470303B1 (ko) | 2014-12-09 |
Family
ID=44081148
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187004930A Active KR101945171B1 (ko) | 2009-12-08 | 2010-11-12 | 반도체 장치 |
| KR1020127017644A Active KR101835300B1 (ko) | 2009-12-08 | 2010-11-12 | 반도체 장치 및 그 제작 방법 |
| KR1020137016752A Active KR101470303B1 (ko) | 2009-12-08 | 2010-11-12 | 반도체 장치 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020187004930A Active KR101945171B1 (ko) | 2009-12-08 | 2010-11-12 | 반도체 장치 |
| KR1020127017644A Active KR101835300B1 (ko) | 2009-12-08 | 2010-11-12 | 반도체 장치 및 그 제작 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US8293661B2 (ko) |
| JP (10) | JP5707117B2 (ko) |
| KR (3) | KR101945171B1 (ko) |
| TW (3) | TWI501400B (ko) |
| WO (1) | WO2011070900A1 (ko) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8461033B2 (en) | 2009-01-13 | 2013-06-11 | Dainippon Screen Mfg. Co., Ltd. | Heat treatment apparatus and method for heating substrate by light-irradiation |
| KR101959693B1 (ko) | 2009-10-09 | 2019-03-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| MY163862A (en) | 2009-10-30 | 2017-10-31 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
| KR102009305B1 (ko) | 2009-11-06 | 2019-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR102007134B1 (ko) | 2009-11-27 | 2019-08-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| KR101963300B1 (ko) | 2009-12-04 | 2019-03-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| WO2011074409A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2011074407A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8441009B2 (en) * | 2009-12-25 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101436120B1 (ko) | 2009-12-28 | 2014-09-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| US8947337B2 (en) * | 2010-02-11 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8629438B2 (en) | 2010-05-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR101932576B1 (ko) | 2010-09-13 | 2018-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US8823092B2 (en) | 2010-11-30 | 2014-09-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8629496B2 (en) | 2010-11-30 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8809852B2 (en) | 2010-11-30 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same |
| TWI562379B (en) | 2010-11-30 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device and method for manufacturing semiconductor device |
| KR101995082B1 (ko) | 2010-12-03 | 2019-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
| JP5977523B2 (ja) | 2011-01-12 | 2016-08-24 | 株式会社半導体エネルギー研究所 | トランジスタの作製方法 |
| TWI535032B (zh) | 2011-01-12 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US8536571B2 (en) | 2011-01-12 | 2013-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| TWI541904B (zh) | 2011-03-11 | 2016-07-11 | 半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| US8878288B2 (en) | 2011-04-22 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8916868B2 (en) | 2011-04-22 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US8809854B2 (en) | 2011-04-22 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8932913B2 (en) | 2011-04-22 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8847233B2 (en) | 2011-05-12 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film |
| JP6005401B2 (ja) * | 2011-06-10 | 2016-10-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9166055B2 (en) * | 2011-06-17 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8901554B2 (en) | 2011-06-17 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including channel formation region including oxide semiconductor |
| US8952377B2 (en) | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9214474B2 (en) * | 2011-07-08 | 2015-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP6013685B2 (ja) * | 2011-07-22 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102447866B1 (ko) | 2011-09-29 | 2022-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| DE112012004307B4 (de) | 2011-10-14 | 2017-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
| KR20130040706A (ko) | 2011-10-14 | 2013-04-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR102012981B1 (ko) * | 2011-11-09 | 2019-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| TWI569446B (zh) * | 2011-12-23 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置 |
| TWI584383B (zh) * | 2011-12-27 | 2017-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| JP5917385B2 (ja) * | 2011-12-27 | 2016-05-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR102083380B1 (ko) * | 2012-01-25 | 2020-03-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| US9419146B2 (en) | 2012-01-26 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP5939812B2 (ja) * | 2012-01-26 | 2016-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9287370B2 (en) * | 2012-03-02 | 2016-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Memory device comprising a transistor including an oxide semiconductor and semiconductor device including the same |
| JP2013201211A (ja) | 2012-03-23 | 2013-10-03 | Sony Corp | 薄膜トランジスタ、薄膜トランジスタの製造方法および電子機器 |
| US8860022B2 (en) | 2012-04-27 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| US9059219B2 (en) * | 2012-06-27 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2014042004A (ja) * | 2012-07-26 | 2014-03-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP6224931B2 (ja) | 2012-07-27 | 2017-11-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TW201405828A (zh) * | 2012-07-31 | 2014-02-01 | E Ink Holdings Inc | 顯示面板、薄膜電晶體及其製造方法 |
| CN103887343B (zh) * | 2012-12-21 | 2017-06-09 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| WO2014104265A1 (en) | 2012-12-28 | 2014-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR102196949B1 (ko) * | 2013-03-29 | 2020-12-30 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치 |
| TWI515912B (zh) * | 2013-05-08 | 2016-01-01 | 友達光電股份有限公司 | 半導體元件 |
| KR102304824B1 (ko) | 2013-08-09 | 2021-09-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20160074514A (ko) * | 2013-10-22 | 2016-06-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR102132697B1 (ko) | 2013-12-05 | 2020-07-10 | 엘지디스플레이 주식회사 | 휘어진 디스플레이 장치 |
| JP2016027597A (ja) * | 2013-12-06 | 2016-02-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6537264B2 (ja) * | 2013-12-12 | 2019-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US20150263140A1 (en) * | 2014-03-14 | 2015-09-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9337030B2 (en) | 2014-03-26 | 2016-05-10 | Intermolecular, Inc. | Method to grow in-situ crystalline IGZO using co-sputtering targets |
| TWI772799B (zh) * | 2014-05-09 | 2022-08-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI652362B (zh) | 2014-10-28 | 2019-03-01 | 日商半導體能源研究所股份有限公司 | 氧化物及其製造方法 |
| JP6647841B2 (ja) | 2014-12-01 | 2020-02-14 | 株式会社半導体エネルギー研究所 | 酸化物の作製方法 |
| KR102871323B1 (ko) | 2015-03-03 | 2025-10-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치 |
| JP2017022377A (ja) | 2015-07-14 | 2017-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR102628719B1 (ko) | 2016-02-12 | 2024-01-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US20190139783A1 (en) * | 2016-04-22 | 2019-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating semiconductor device |
| KR20180011713A (ko) * | 2016-07-25 | 2018-02-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 상기 반도체 장치의 제작 방법 |
| US10498001B2 (en) | 2017-08-21 | 2019-12-03 | Texas Instruments Incorporated | Launch structures for a hermetically sealed cavity |
| US10775422B2 (en) | 2017-09-05 | 2020-09-15 | Texas Instruments Incorporated | Molecular spectroscopy cell with resonant cavity |
| US10589986B2 (en) | 2017-09-06 | 2020-03-17 | Texas Instruments Incorporated | Packaging a sealed cavity in an electronic device |
| US10444102B2 (en) | 2017-09-07 | 2019-10-15 | Texas Instruments Incorporated | Pressure measurement based on electromagnetic signal output of a cavity |
| US10551265B2 (en) | 2017-09-07 | 2020-02-04 | Texas Instruments Incorporated | Pressure sensing using quantum molecular rotational state transitions |
| US10131115B1 (en) * | 2017-09-07 | 2018-11-20 | Texas Instruments Incorporated | Hermetically sealed molecular spectroscopy cell with dual wafer bonding |
| US10549986B2 (en) | 2017-09-07 | 2020-02-04 | Texas Instruments Incorporated | Hermetically sealed molecular spectroscopy cell |
| US10424523B2 (en) | 2017-09-07 | 2019-09-24 | Texas Instruments Incorporated | Hermetically sealed molecular spectroscopy cell with buried ground plane |
| US10544039B2 (en) | 2017-09-08 | 2020-01-28 | Texas Instruments Incorporated | Methods for depositing a measured amount of a species in a sealed cavity |
| TWI767537B (zh) * | 2021-01-26 | 2022-06-11 | 隆達電子股份有限公司 | 發光二極體封裝結構的製造方法 |
| WO2022176484A1 (ja) * | 2021-02-17 | 2022-08-25 | 株式会社ジャパンディスプレイ | 半導体装置 |
| CN114883254A (zh) * | 2022-03-24 | 2022-08-09 | 广州华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板的制造方法及显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220820A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタアレイ及びその製法 |
| KR20070110320A (ko) * | 2006-02-15 | 2007-11-16 | 자이단호진 고치켄산교신코센타 | 반도체 장치 및 그 제조 방법 |
| KR20080066678A (ko) * | 2006-06-02 | 2008-07-16 | 자이단호진 고치켄산교신코센타 | 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법 |
| JP2009099944A (ja) * | 2007-09-28 | 2009-05-07 | Canon Inc | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
Family Cites Families (190)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US152506A (en) * | 1874-06-30 | Improvement in animal-traps | ||
| US51938A (en) * | 1866-01-09 | Improvement in wagon-boxes | ||
| US261444A (en) * | 1882-07-18 | gowans | ||
| US187678A (en) * | 1877-02-20 | Improvement in door-springs | ||
| US193782A (en) * | 1877-07-31 | Improvement in harness-motions for looms | ||
| US123130A (en) * | 1872-01-30 | Improvement in rotary pumps | ||
| US163874A (en) * | 1875-06-01 | Improvement in stereotype-plates | ||
| US287221A (en) * | 1883-10-23 | Manipulating and firing marine torpedoes | ||
| US246064A (en) * | 1881-08-23 | Traction-wheel | ||
| US172591A (en) * | 1876-01-25 | Improvement in indicators | ||
| US310734A (en) * | 1885-01-13 | Grain separator and cleaner | ||
| JPS59219955A (ja) * | 1983-05-30 | 1984-12-11 | Nec Corp | 半導体装置の製造方法 |
| JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
| JPS62274773A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | 半導体記憶装置 |
| JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法 |
| JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
| JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
| JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
| JPH08274195A (ja) * | 1995-03-30 | 1996-10-18 | Mitsubishi Chem Corp | 強誘電体ｆｅｔ素子 |
| JPH11505377A (ja) * | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| TWI278933B (en) * | 1997-03-05 | 2007-04-11 | Hitachi Ltd | Method of making semiconductor IC device |
| JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Ｈｏｙａ株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
| JP2000150861A (ja) * | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
| JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
| TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
| JP2001160612A (ja) * | 1999-12-01 | 2001-06-12 | Takehide Shirato | 半導体装置及びその製造方法 |
| WO2002016679A1 (en) * | 2000-08-18 | 2002-02-28 | Tohoku Techno Arch Co., Ltd. | Polycrystalline semiconductor material and method of manufacture thereof |
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| JP4144183B2 (ja) * | 2001-02-14 | 2008-09-03 | セイコーエプソン株式会社 | 電気光学装置、その製造方法及び投射型表示装置 |
| JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
| JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
| JP2003060060A (ja) * | 2001-08-21 | 2003-02-28 | Fujitsu Ltd | 半導体集積回路装置 |
| JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
| JP4090716B2 (ja) * | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| EP1443130B1 (en) * | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP4083486B2 (ja) * | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法 |
| US7049190B2 (en) * | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
| JP3933591B2 (ja) * | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
| JP2003298062A (ja) * | 2002-03-29 | 2003-10-17 | Sharp Corp | 薄膜トランジスタ及びその製造方法 |
| US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
| US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
| JP2004039690A (ja) * | 2002-06-28 | 2004-02-05 | Seiko Epson Corp | 半導体素子 |
| US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
| JP4314843B2 (ja) * | 2003-03-05 | 2009-08-19 | カシオ計算機株式会社 | 画像読取装置及び個人認証システム |
| JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| CN100568457C (zh) * | 2003-10-02 | 2009-12-09 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
| US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| KR20070116889A (ko) | 2004-03-12 | 2007-12-11 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 박막의 기상성막방법 |
| US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
| JP4660124B2 (ja) * | 2004-06-17 | 2011-03-30 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
| US7298084B2 (en) * | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
| US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
| US7791072B2 (en) * | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
| US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
| US7829444B2 (en) * | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
| AU2005302964B2 (en) * | 2004-11-10 | 2010-11-04 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
| EP1810335B1 (en) * | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
| KR100939998B1 (ko) * | 2004-11-10 | 2010-02-03 | 캐논 가부시끼가이샤 | 비정질 산화물 및 전계 효과 트랜지스터 |
| US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
| US7309895B2 (en) * | 2005-01-25 | 2007-12-18 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| TWI481024B (zh) * | 2005-01-28 | 2015-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI562380B (en) * | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
| US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4586573B2 (ja) * | 2005-02-28 | 2010-11-24 | エプソンイメージングデバイス株式会社 | 電気光学装置及びその製造方法、薄膜トランジスタ、電子機器 |
| US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
| US8681077B2 (en) * | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
| WO2006105077A2 (en) * | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
| US7645478B2 (en) * | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
| US8300031B2 (en) * | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
| JP2006324564A (ja) * | 2005-05-20 | 2006-11-30 | Sharp Corp | 半導体装置の製造方法 |
| JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
| US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
| US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
| JP2007019393A (ja) * | 2005-07-11 | 2007-01-25 | Toshiba Matsushita Display Technology Co Ltd | 薄膜トランジスタ及びその製造方法 |
| US8115206B2 (en) * | 2005-07-22 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
| JP2007059128A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | 有機ｅｌ表示装置およびその製造方法 |
| JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
| JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
| JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| JP4280736B2 (ja) * | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
| JP5064747B2 (ja) | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
| EP1998374A3 (en) * | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| US7524713B2 (en) * | 2005-11-09 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR101397571B1 (ko) * | 2005-11-15 | 2014-05-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
| TWI292281B (en) * | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
| US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
| JP4977478B2 (ja) * | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法 |
| US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
| JP5015471B2 (ja) * | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
| CN102251281B (zh) * | 2006-03-01 | 2013-01-16 | 三菱瓦斯化学株式会社 | 采用液相生长法的ZnO单晶的制造方法 |
| JP2007251100A (ja) * | 2006-03-20 | 2007-09-27 | Epson Imaging Devices Corp | 電気光学装置、電子機器および半導体装置 |
| KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ＺｎＯ ＴＦＴ |
| US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
| JP4797793B2 (ja) * | 2006-05-23 | 2011-10-19 | 三菱化学株式会社 | 窒化物半導体結晶の製造方法 |
| US20070287221A1 (en) | 2006-06-12 | 2007-12-13 | Xerox Corporation | Fabrication process for crystalline zinc oxide semiconductor layer |
| JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| US7906415B2 (en) * | 2006-07-28 | 2011-03-15 | Xerox Corporation | Device having zinc oxide semiconductor and indium/zinc electrode |
| JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
| JP5128792B2 (ja) * | 2006-08-31 | 2013-01-23 | 財団法人高知県産業振興センター | 薄膜トランジスタの製法 |
| JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
| JP4274219B2 (ja) * | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
| JP5164357B2 (ja) * | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US7622371B2 (en) * | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
| US7511343B2 (en) * | 2006-10-12 | 2009-03-31 | Xerox Corporation | Thin film transistor |
| US7772021B2 (en) * | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
| JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーｅｌディスプレイおよびその製造方法 |
| US8058675B2 (en) * | 2006-12-27 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device using the same |
| KR101303578B1 (ko) * | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
| KR20080068240A (ko) * | 2007-01-18 | 2008-07-23 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| US8207063B2 (en) * | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
| KR101312259B1 (ko) * | 2007-02-09 | 2013-09-25 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP4957297B2 (ja) * | 2007-03-06 | 2012-06-20 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| KR100851215B1 (ko) * | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
| JP5466939B2 (ja) * | 2007-03-23 | 2014-04-09 | 出光興産株式会社 | 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法 |
| JP4727684B2 (ja) | 2007-03-27 | 2011-07-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
| JP2008270313A (ja) * | 2007-04-17 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体記憶素子 |
| US7795613B2 (en) * | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
| KR101325053B1 (ko) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| KR20080094300A (ko) * | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
| US8274078B2 (en) * | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
| JP5043499B2 (ja) * | 2007-05-02 | 2012-10-10 | 財団法人高知県産業振興センター | 電子素子及び電子素子の製造方法 |
| KR101345376B1 (ko) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| JP2009076879A (ja) * | 2007-08-24 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| TWI453915B (zh) * | 2007-09-10 | 2014-09-21 | Idemitsu Kosan Co | Thin film transistor |
| US8232598B2 (en) * | 2007-09-20 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US7982250B2 (en) * | 2007-09-21 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4499774B2 (ja) * | 2007-10-24 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| JP5366517B2 (ja) * | 2007-12-03 | 2013-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5430846B2 (ja) * | 2007-12-03 | 2014-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5213422B2 (ja) * | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
| JP5215158B2 (ja) * | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
| JP5190275B2 (ja) * | 2008-01-09 | 2013-04-24 | パナソニック株式会社 | 半導体メモリセル及びそれを用いた半導体メモリアレイ |
| TWI467761B (zh) * | 2008-01-17 | 2015-01-01 | Idemitsu Kosan Co | Field effect transistor, semiconductor device and manufacturing method thereof |
| KR101412761B1 (ko) * | 2008-01-18 | 2014-07-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP5264197B2 (ja) * | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
| JP2009206508A (ja) | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
| US8586979B2 (en) * | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
| KR101513601B1 (ko) * | 2008-03-07 | 2015-04-21 | 삼성전자주식회사 | 트랜지스터 |
| JP4555358B2 (ja) | 2008-03-24 | 2010-09-29 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよび表示装置 |
| KR100941850B1 (ko) | 2008-04-03 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP5325446B2 (ja) * | 2008-04-16 | 2013-10-23 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US8106474B2 (en) | 2008-04-18 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5305730B2 (ja) * | 2008-05-12 | 2013-10-02 | キヤノン株式会社 | 半導体素子の製造方法ならびにその製造装置 |
| KR101496148B1 (ko) | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| KR101549530B1 (ko) * | 2008-05-23 | 2015-09-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US8314765B2 (en) | 2008-06-17 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, display device, and electronic device |
| KR100963027B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR100963026B1 (ko) | 2008-06-30 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP2010040552A (ja) * | 2008-07-31 | 2010-02-18 | Idemitsu Kosan Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JP5345456B2 (ja) | 2008-08-14 | 2013-11-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタ |
| US8129718B2 (en) | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
| JP4623179B2 (ja) * | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
| JP5451280B2 (ja) * | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
| JP2010153802A (ja) | 2008-11-20 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| EP2515337B1 (en) | 2008-12-24 | 2016-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
| JP5606682B2 (ja) | 2009-01-29 | 2014-10-15 | 富士フイルム株式会社 | 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法 |
| US8367486B2 (en) | 2009-02-05 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and method for manufacturing the transistor |
| JP4571221B1 (ja) | 2009-06-22 | 2010-10-27 | 富士フイルム株式会社 | Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法 |
| JP4415062B1 (ja) | 2009-06-22 | 2010-02-17 | 富士フイルム株式会社 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
| KR20120071398A (ko) * | 2009-09-16 | 2012-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| EP2544237B1 (en) * | 2009-09-16 | 2017-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Transistor and display device |
| WO2011036999A1 (en) * | 2009-09-24 | 2011-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor film and semiconductor device |
| WO2011065210A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| WO2011065216A1 (en) * | 2009-11-28 | 2011-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device |
| KR20120106786A (ko) * | 2009-12-08 | 2012-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| WO2011074409A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2011138934A (ja) | 2009-12-28 | 2011-07-14 | Sony Corp | 薄膜トランジスタ、表示装置および電子機器 |
| US8629438B2 (en) * | 2010-05-21 | 2014-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
-
2010
- 2010-11-12 KR KR1020187004930A patent/KR101945171B1/ko active Active
- 2010-11-12 WO PCT/JP2010/070629 patent/WO2011070900A1/en not_active Ceased
- 2010-11-12 KR KR1020127017644A patent/KR101835300B1/ko active Active
- 2010-11-12 KR KR1020137016752A patent/KR101470303B1/ko active Active
- 2010-11-16 TW TW102123617A patent/TWI501400B/zh active
- 2010-11-16 TW TW099139368A patent/TWI550860B/zh not_active IP Right Cessation
- 2010-11-16 TW TW104121482A patent/TWI569450B/zh active
- 2010-12-02 US US12/958,682 patent/US8293661B2/en active Active
- 2010-12-08 JP JP2010273185A patent/JP5707117B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-27 JP JP2012186067A patent/JP5127999B1/ja not_active Expired - Fee Related
- 2012-09-14 US US13/616,008 patent/US8558233B2/en active Active
-
2013
- 2013-09-09 US US14/021,406 patent/US9040989B2/en active Active
-
2015
- 2015-03-02 JP JP2015039778A patent/JP6043384B2/ja not_active Expired - Fee Related
- 2015-11-18 JP JP2015225347A patent/JP6104351B2/ja active Active
-
2017
- 2017-02-28 JP JP2017036679A patent/JP6302584B2/ja active Active
-
2018
- 2018-03-02 JP JP2018037310A patent/JP2018107470A/ja not_active Withdrawn
-
2019
- 2019-08-07 JP JP2019145093A patent/JP2019216257A/ja not_active Withdrawn
-
2021
- 2021-04-29 JP JP2021076941A patent/JP2021141333A/ja not_active Withdrawn
-
2022
- 2022-09-16 JP JP2022147870A patent/JP2022179522A/ja not_active Withdrawn
-
2024
- 2024-05-31 JP JP2024088862A patent/JP7784478B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007220820A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタアレイ及びその製法 |
| KR20070110320A (ko) * | 2006-02-15 | 2007-11-16 | 자이단호진 고치켄산교신코센타 | 반도체 장치 및 그 제조 방법 |
| KR20080066678A (ko) * | 2006-06-02 | 2008-07-16 | 자이단호진 고치켄산교신코센타 | 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법 |
| JP2009099944A (ja) * | 2007-09-28 | 2009-05-07 | Canon Inc | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101470303B1 (ko) | 반도체 장치 | |
| KR101768433B1 (ko) | 반도체 장치 제작 방법 | |
| TW201732953A (zh) | 半導體裝置之製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| PA0104 | Divisional application for international application |
St.27 status event code: A-0-1-A10-A18-div-PA0104 St.27 status event code: A-0-1-A10-A16-div-PA0104 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| E13-X000 | Pre-grant limitation requested |
St.27 status event code: A-2-3-E10-E13-lim-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U12-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| FPAY | Annual fee payment |
Payment date: 20171027 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191029 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| U11 | Full renewal or maintenance fee paid |
Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE) Year of fee payment: 12 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |