<Desc/Clms Page number 1>
Réseau d'égalisation automatiquement réglable.
Demande de brevet aux Pays-Bas n 8204087 du 22 octobre 1982 en sa faveur.
<Desc/Clms Page number 2>
"Réseau d'égalisation automatiquement réglable."
L'invention concerne un réseau d'égalisation automatiquement réglable, comportant plusieurs réseaux de réglage montés en série, qui sont commandés par une même tension de réglage dérivée d'un détecteur de crête.
Ces réseaux d'égalisation automatiques sont utilisés, par exemple pour des systèmes de transmission à modulation par impulsions codées. Dans un tel système de transmission, la caractéristique de transmission du trajet de transmission, qui est constitué par le câble dans de nombreux cas, est fonction de la distance comprise entre deux amplificateurs successifs et de la température ambiante.
Pour obtenir une réalisation aussi uniforme et aussi simple que possible de l'amplificateur, l'égalisation nécessaire pour la régénération d'impulsions dans l'amplificateur égalisateur est effectuée dans une section fixe assurant l'égalisation de la caractéristique de transmission d'un trajet de transmission de longueur nominale à la température nominale, et dans une section réglable pour l'égalisation automatique des variations par rapport à cette caractéristique de transmission nominale ces variations sont provoquées par des écarts se produisant toujours dans la pratique par rapport à la longueur nominale et à la température nominale.
Le signal de réglage pour l'égalisation automatique peut s'obtenir par exemple à l'aide d'un circuit de réglage comportant un détecteur de crête connecté à la sortie de l'amplificateur égalisateur ; le signal de sortie de ce détecteur de crête est utilisé pour régler l'amplificateur égalisateur de façon qu'à sa sortie, les signaux d'impulsions présentent une valeur de crête constante.
Dans certaines conditions, il se peut qu'une gamme de réglage exigée soit tellement étendue qu'un réseau d'égalisation simple ne suffit plus. C'est ainsi que pour un système de modulation par impulsions codées à 120 canaux, 8 M bits sur des câbles symétriques, il faut un système d'égalisation automatique présentant une excursion de réglage de 56 dB pour 4,224 MHz, c'est-à-dire la moitié de la fréquence de bit. Cette gamme de réglage étendue est nécessaire, du fait qu'outre des conditions géographiques, les longueurs de sections applicables peuvent également être fortement tributaires de la diapho-
<Desc/Clms Page number 3>
nie proche dans les câbles symétriques.
Pour la précision de conception, il importe d'obtenir surtout la linéarité de phase de l'égalisation, du fait que dans le cas de commutation entre des configurions fixes dans le cas de transmission de données, la non linéarité Drovoque l'instabilité dan la fréquence d'horloge (instabilité de commutation). Pour maintenir linéaire la phase dans toute la gamme de réglage de l'égalisation, il faut que l'atténuation de câble soit égalisée pratiquement jusqu'à la fréquence de bit. Cela implique que lorsqu'on demande une excursion de réglage de 56 dB à la moitié de fréauence de bit. il faut une excursion de réglage de 79 dB Dour toute la fréquence de bit. Il n'est pas possible de réaliser cette gamme de réglage très étendue à l'aide d'un seul réseau d'égalisation simple.
Dans ce cas, plusieurs réseaux d'égalisation sont montés en se- rire, leurs amplifications étant établies simultanément à l'aide d'un circuit de réglage.
L'établissement simultané de plusieurs réseaux Drésente le désavantage qu'une addition des défauts de réglage se produit dans les divers réseaux dans la partie supérieure de la bande de fréquence ; ce qui est indésirable.
L'invention vise à indiquer une solution pour le susdit problème et est caractérisée en ce que chaque réseau régulateur est connecté à une autre tension de référence de façon que chaque réseau régulateur ne soit actionné qu'après que le réseau précédent ait atteint sa position extrême.
La description ci-après, en se référant aux dessins annexés, le tout donné à titre d'exemple non limitatif. fera bien comprendre comment l'invention peut être réalisée.
La figure 1 représente un réseau égalisateur conforme à l'invention.
La figure 2 illustre un exemple de réalisation possible du réseau égalisateur selon la figure 1.
La figure 3 représente un diagramme illustrant le fonctionnement du réseau égalisateur conforme à l'invention.
Le réseau égalisateur selon la figure 1 comporte le montage en série des réseaux de réglage I à IV. A l'entrée 1 du réseau I est amené le signal d'entrée à égaliser. Le signal de sortie du réseau IV est amené par l'intermédiaire d'un filtre 7 à la sortie 8 du réseau
<Desc/Clms Page number 4>
EMI4.1
0 égalisateur. La sortie 8 est connectée par l'intermédiaire d'un dé- tecteur de crête 6 aux entrées de commande 2,3, 4 et 5 des réseaux de réglage respectifs I à IV. Les entrées de tension de référence 16, 14,12 et 10 des réseaux de réglage respectifs I, II, III et IV sont connectées chacune à un point différent du diviseur de tension constitué par les résistances 17,15, 13 et 11. Ledit diviseur de tension est inséré entre les points 18 et 9, auxquels est appliquée la tension d'alimentation pour le réseau égalisateur.
Dans les résistances 15,13 et 11 sont engendrées les tensions de seuil respectives U1, U2 et U3. Ces tensions de seuil coopèrent avec les signaux de réglage amenés aux entrées 2,3, 4 et 5 de façon qu'un réseau de réglage suivant ne soit actionné qu'après le réseau de réglage précédent a atteint sa position de réglage extrême. Comme il sera expliqué ci- - après, cela implique que le réseau de réglage précédent occupe sa position nominale sans erreur. Cela peut être une position maximale ou une position minimale, suivant l'égalisation demandée. Cela implique que dans les réseaux égalisateurs conformes à l'invention, seule l'erreur de réglage du réseau de réglage suivant est d'importance.
Lors du réglage du réseau régulateur suivant, tous les autres réseaux de réglage sont dans la position nominale sans erreur et ne contribuent donc pas à l'erreur de réglage totale du réseau égalisateur. Du fait que les réseaux de réglage eux-mêmes présentent également l'amplification à courant continu pour la tension de réglage. la différence entre deux tensions de référence successives ne dépasse pas nécessairement 0,2 V, valeur non critique. Pour être absolument sûr que les réseaux de réglage sont successivement actionnés, on choisit ladite différence légèrement supérieure, par exemple au moins 0, 3 V.
L'amplification élevée dans la boucle de réglage assure un actionnement automatique du réseau de réglage suivant dans le cas où l'un des réseaux de réglage a atteint sa position extrême et évite ainsi la formation d'hiatus.
Dans l'exemple de réalisation du réseau égalisateur selon la figure 2, le réseau de réglage I comprend les transistors 20 à 25, l'amplificateur 29, les résistances 26,27 et 28, ainsi que les impédances 40,41, 42,43 et 44. Les diverses tensions de réglage sont formées par le diviseur de tension constitué par le montage en série des résistances 13. 15 et 17 : ce diviseur de tension est inséré en-
<Desc/Clms Page number 5>
tre les points 12 et 18 du réseau égalisateur. Le signal d'entrée à traiter V (i) est amené à la borne d'entrée 1 d'un réseau d'impédance, constitué par les impédances 40 à 49. Ce réseau d'impédance est couplé aux deux réseaux régulateurs I et II.
La sortie du réseau d'impédance est amenée à un filtre 7 présentant la caractéristique de transmision prescrite, par exemple un filtre de Nyquist ; à la sortie 8,. est prélevé le signal de sortie et à partir de ce signal, un signal de réglage est engendré à l'aide du détecteur de crête 6 pour la commande de l'amplification des deux réseaux régulateurs I et II. Le réseau régulateur I comprend un amplificateur 29 qui présente une amplification égale ou supérieure à l'unité, dont la sortie est connectée au point de connexion des impédances 44 et 45 et dont l'entrée est connectée aux points de connexion des collecteurs des deux transistors 20 et 22.
Ledit point de connexion est également connecté au point 12 par l'intermédiaire d'une résistance 26 Les émetteurs des transistors 20 et 21 sont connectés ensemble au point 18 par l'intermédiaire du montage en série du trajet collecteur-émetteur du transistor 24 et de la résistance 26. La base du transistor 24 est connectée au point de connexion des impédances 40 et 41. Les émetteurs des deux transistors 22 et 23 sont connectés ensemble au point 18 par l'intermédiaire du montage en série du trajet collecteur-émetteur du transistor 25 et de la résistance 28. La base du transistor 25 est connectée au point de connexion des impédances 43 et 44. Le point de connexion des impédances 41 et 43 est connecté au point 18 par l'intermédiaire de l'impédance 42.
Les bases des deux transistors 21,22 sont connectées ensemble au point de connexion 16 des deux résistances 15 et 17 du diviseur de tension ; ce point de connexion constitue l'entrée de tension de référence du réseau régulateur I. Les bases des deux transistors 20 et 23 sont connectées à l'entrée de commande 2 du réseau régulateur I.
Le réseau régulateur II comprend un amplificateur 39 présentant une amplification supérieure ou égale à l'unité ; la sortie de cet amplificateur 39 est connectée au point de connexion de l'impédance 49 et l'entrée du filtre 7 tandis que son entrée, est connectée au point de connexion des collecteurs des deux transistors 30 et 32. A ce dernier point de connexion est également connectée la résistance 36 reliée au point 12. Les émetteurs des transistors 30
<Desc/Clms Page number 6>
et 31 sont connectés ensemble au point 18 par l'intermédiaire du montage en série du trajet collecteur-émetteur du transistor 34 et de la résistance 37. La base du transistor 34 est connectée au point de connexion des impédances 45 et 46.
Les émetteurs des deux transistors 32 et 33 sont connectés ensemble au point 18 par l'intermédiaire du montage en série du trajet collecteur-émetteur du transistor 35 et de la résistance 38. La base du transistor 35 est connectée au point de connexion des impédances 48 et 49. Le point de connexion des impédances 46 et 48 est connecté au point 18 par l'intermédiaire de l'impédance 47. Les bases des deux transistors 31,32 sont connectées ensemble au point de connexion 14 des deux résistances 13 et 15 du diviseur de tension ; ce point de connexion constitue l'entrée de tension de référence de l'amplificateur de réglage II. Les bases des deux transistors 30 et 33 sont connectées à l'entrée de commande 3 des réseaux régulateurs respectifs I et II et par l'intermédiaire du détecteur de crête 6 à a sortie 8 du réseau égalisateur.
Les collecteurs des transistors 31 et 33 sont connectés ensemble au point 12.
Lorsqu'on suppose que la tension de réglage du détecteur de crête 6 soit telle que le potentiel aux bases des transistors 20 et 23 soit négatif par rapport au potentiel aux bases des transistors 21,22 les transistors 20 et 23 sont bloqués et les transistors 21 et 22 conducteurs. Le signal d'entrée présenté à l'entrée 1 est appliqué aux transistors 25 et 22 à l'entrée de l'amplificateur 29 par l'intermédiaire des impédances 40,41, 42 et 43. Dans ce cas, le point de connexion 50 des impédances 43 et 44 constitue l'entrée de signal proprement dite de la partie amplificatrice du réseau de réglage I. L'amplification totale est la somme des amplifications des transistors 25 et 22 et de l'amplificateur 29. Dans ce cas, l'impédance est insérée entre la sortie et l'entrée de la partie amplificatrice du réseau de réglage I.
Le signal d'entrée V (i) arrive de fa- çon atténuée par l'intermédiaire des impédances 40, 41, 42 et 43 à l'entrée de signal proprement dite 50 de la partie amplificatrice du réseau de réglage I, alors que seule l'impédance 44 est présente dans le couplage à réaction de la partie amplificatrice du réseau de réglage I. Dans le cas en question, un affaiblissement maximal se produit par rapport à l'amplification nominale, voir la figure 3a.
Lorsqu'on suppose que la tension de réglage du détecteur de
<Desc/Clms Page number 7>
crête 6 soit telle que le potentiel au base des transistors 20 et 23 soit positif par rapport au potentiel au base des transistors 21,22, les transistors 20 et 23 sont conducteurs et les transistors 21,22 sont bloqués. Le signal d'entrée présenté à l'entrée 1 est aussi présenté à l'entrée de l'amplificateur 29 par l'intermédiaire de l'impédance 40 et des transistors 24 et 20. Dans ce cas, le point de connexion 51 des impédances 40 et 41 constitue l'entrée de signal proprement dite de la partie amplificatrice du réseau de réglage I.
L'amplification totale est la somme des amplifications des transistors 24 et 20 et de l'amplificateur 29. Dans ce cas, les impédances 41,42, 43 et 44 sont prévues entre la sortie et l'entrée de la partie amplificatrice du réseau de réglage I. Le signal d'entrée V (i) n'arrive guère atténué par l'intermédiaire de l'impédance 40 à l'entrée de signal proprement dite 51 de la partie amplificatrice du réseau de réglage I, alors que les impédances 41,42, 43 et 44 sont présentes dans le couplage à réaction de la partie amplificatrice du réseau de réglage I. Dans le cas en question, il se produit une amplification maximale par rapport à l'amplification nominale, voir la figure 3b.
Dans toutes les autres positions de réglage du réseau égalisateur, l'entrée de l'amplificateur 29 est connectée à un autre point du montage en série des impédances 41 et 43 situé entre les points 50 et 51. L'amplification nominale se produit lorsque tous les transistors 20 à 23 sont conducteurs dans la même mesure. Lorsque les deux impédances 41 et 43 présentent la même valeur, cela implique que l'entrée de l'amplificateur 29 est connectée au point de connexion 52 des impédances 41 et 43.
Pour un réglage d'égalisation idéal, on applique en général la relation suivante :
F (w) = F1 (w) + F2 (w). F3 (C > < .)... (1) expression dans laquelle F1 (w) représente un affaiblissement constant nominal qui est tributaire de la fréquence et qui peut être déjà présent dans le réglage ou qui peut être obtenu par un montage en aval ou en amont de réseaux égalisateurs fixes séparés et/ou d'amplificateurs. Dans l'exemple de réalisation selon la figure 2, F1 (w) est réalisé par exemple à l'aide du filtre de Nyquist 7. F2 (w) représente la caractéristique de réglage demandée et est réalisé à l'aide des
<Desc/Clms Page number 8>
impédances 40 à 49. F3 (o () est une fonction qui est proportionnelle à la tension de réglage ou au courant fourni par le détecteur de crête 6.
La figure 3c est un graphique donnant à caractéristique de réglage.
La caractéristique de réglage pourrit= 1 correspond à la position de réglage selon la figure 3b, la caractéristique de réglage pourC < = 0 correspond à la position de réglage selon la figure 3a et la caractéristique de réglage pour oR = 1/2 correspond dans le cas où l'entrée de l'amplificateur 29 est connectée au point 52. Dans tous ces trois cas, on a fait en sorte que l'erreur de réglage soit égale à 0 (réglage à trois points). Pour toutes les autres valeurs de , il se produit une erreur de réglage , comme on l'a indiqué par exemple sur la figure 3c pour 0 < = 3/4 et OC- = 1/4.
Cela est dû au fait que dans le cas de développemement série de la formule de transmission, il se produit, outre le terme dé- siré F2 (w) 3. F3 (cl4) également une série de termes harmoniques su-
EMI8.1
0 périeurs impairs présentant la forme F2 F3 (w) 3+...
Dans le cas d'une position intermédiaire, par exemple = 3/4, l'amplification aux fréquences supérieures diminue beaucoup plus rapidement et d'une façon non proportionnelle par suite des termes harmoniques supérieurs que dans le cas de fréquences inférieures, du fait que l'influence de ces termes est notablement plus faible. Or, lorsque plusieurs réseaux de réglage sont montés a priori successivement, les erreurs de réglage des réseaux de réglage séparés sont additionnées, ce qui peut aboutir à une erreur de réglage totale qui n'est plus admissible.
Dans l'exemple de réalisation selon la figure 2, l'entrée de tension de référence 14 du réseau de réglage II est connectée à un point du diviseur de tension constitué par les résistances 13, 15 et 17 ; ce point est. supérieur à celui de l'entrée de tension de référence 16 du réseau de réglage I. Au moyen de la résistance 15 est engendrée la tension différentielle requise entre les deux réseaux de réglage I et II. Or, cette différence est telle que l'espace de commande entre les points 13 et 16 du réseau de réglage II et celui entre les points 2 et 16 du réseau de réglage I ne présente pas de gammes de commande communes.
Cela implique que lorsque l'un des amplificateurs de réglage I ou II est réglé, l'autre amplificateur de régla-
<Desc/Clms Page number 9>
ge II ou I est établi dans l'une des positions de réglage finales sans erreur pour 0 < = 0 ou 0 < . = 1, voir la figure 3c.
Ainsi, ce n'est qu'un seul réseau de réglage qui est réglé, de sorte que l'erreur de réglage totale est toujours égale à l'erreur de réglage de ce seul réseau réglé.
Comme on le sait, le facteur de bruit d'un réseau égalisateur est augmenté par un réseau d'impédance à l'entrée d'un montant égal à l'affaiblissement de ce réseau d'impédance. Dans le cas de grandes sections de câble, c'est-à-dire d'un bas niveau d'entrée, il importe donc que le réseau de réglage à l'entrée du réseau égalisateur soit fixé dans une position maximale, voir la figure 3b. Dans ce cas, le réseau d'impédance est inséré dans la boucle de couplage à réaction du réseau de réglage. Ce réseau ne peut actionner qu'après que la longueur de câble soit devenue suffisamment courte et que les réseaux de réglage suivants aient atteint leur position minimale extrême (= 0).
Ainsi, ce principe de réglage est donc non seulement d'importance pour réduire l'erreur de réglage mais également l'influence du bruit, ce dernier étant également déterminant pour l'ordre de succession de réglage des réseaux de réglage montés en cascade.
<Desc / Clms Page number 1>
Automatically adjustable equalization network.
Patent application in the Netherlands No. 8204087 of October 22, 1982 in his favor.
<Desc / Clms Page number 2>
"Automatically adjustable equalization network."
The invention relates to an automatically adjustable equalization network, comprising several adjustment networks connected in series, which are controlled by the same adjustment voltage derived from a peak detector.
These automatic equalization networks are used, for example for transmission systems using pulse code modulation. In such a transmission system, the transmission characteristic of the transmission path, which in many cases consists of the cable, is a function of the distance between two successive amplifiers and of the ambient temperature.
In order to obtain as uniform and simple a realization as possible of the amplifier, the equalization necessary for the regeneration of pulses in the equalizing amplifier is carried out in a fixed section ensuring the equalization of the transmission characteristic of a path. nominal length transmission at nominal temperature, and in an adjustable section for automatic equalization of the variations with respect to this nominal transmission characteristic these variations are caused by deviations always occurring in practice with respect to the nominal length and at nominal temperature.
The adjustment signal for automatic equalization can be obtained for example by means of an adjustment circuit comprising a peak detector connected to the output of the equalizing amplifier; the output signal of this peak detector is used to adjust the equalizing amplifier so that at its output, the pulse signals have a constant peak value.
Under certain conditions, the range of adjustment required may be so wide that a simple equalization network is no longer sufficient. For example, for a 120-channel, 8 M bit coded pulse modulation system on balanced cables, an automatic equalization system with a 56 dB adjustment excursion for 4.224 MHz is required, i.e. - say half the bit frequency. This wide range of adjustment is necessary, since in addition to geographic conditions, the applicable section lengths can also be highly dependent on the diaphragm.
<Desc / Clms Page number 3>
denies close in symmetrical cables.
For the design accuracy, it is important to obtain above all the phase linearity of the equalization, since in the case of switching between fixed configurations in the case of data transmission, the non-linearity causes instability in the clock frequency (switching instability). To keep the phase linear across the equalization adjustment range, the cable attenuation must be almost equalized down to the bit frequency. This implies that when a setting excursion of 56 dB is requested at half the bit frequency. a setting excursion of 79 dB is required for the entire bit frequency. It is not possible to achieve this very wide range of adjustment using a single simple equalization network.
In this case, several equalization networks are mounted in laughter, their amplifications being established simultaneously by means of an adjustment circuit.
The simultaneous establishment of several networks has the disadvantage that an addition of tuning faults occurs in the various networks in the upper part of the frequency band; which is undesirable.
The invention aims to indicate a solution for the above problem and is characterized in that each regulating network is connected to another reference voltage so that each regulating network is actuated only after the previous network has reached its extreme position .
The description below, with reference to the accompanying drawings, all given by way of non-limiting example. will make it clear how the invention can be realized.
Figure 1 shows an equalizer network according to the invention.
FIG. 2 illustrates a possible embodiment of the equalizer network according to FIG. 1.
FIG. 3 represents a diagram illustrating the operation of the equalizing network according to the invention.
The equalizing network according to FIG. 1 comprises the series connection of the adjustment networks I to IV. At input 1 of network I is brought the input signal to equalize. The output signal of the network IV is brought via a filter 7 to the output 8 of the network
<Desc / Clms Page number 4>
EMI4.1
0 equalizer. The output 8 is connected via a peak detector 6 to the control inputs 2, 3, 4 and 5 of the respective adjustment networks I to IV. The reference voltage inputs 16, 14, 12 and 10 of the respective adjustment networks I, II, III and IV are each connected to a different point of the voltage divider constituted by the resistors 17, 15, 13 and 11. Said divider voltage is inserted between points 18 and 9, to which the supply voltage for the equalizer network is applied.
The resistors 15, 13 and 11 generate the respective threshold voltages U1, U2 and U3. These threshold voltages cooperate with the adjustment signals supplied to the inputs 2, 3, 4 and 5 so that a following adjustment network is not actuated until after the previous adjustment network has reached its extreme adjustment position. As will be explained below, this implies that the previous adjustment network occupies its nominal position without error. This can be a maximum position or a minimum position, depending on the requested equalization. This implies that in the equalizing networks according to the invention, only the adjustment error of the following adjustment network is of importance.
When adjusting the next regulator network, all other adjustment networks are in the nominal position without error and therefore do not contribute to the total adjustment error of the equalizing network. Because the adjustment networks themselves also have direct current amplification for the adjustment voltage. the difference between two successive reference voltages does not necessarily exceed 0.2 V, a non-critical value. To be absolutely sure that the adjustment networks are successively actuated, the slightly higher difference is chosen, for example at least 0.3 V.
The high amplification in the adjustment loop ensures automatic actuation of the following adjustment network in the event that one of the adjustment networks has reached its extreme position and thus avoids the formation of hiatus.
In the embodiment of the equalizer network according to FIG. 2, the adjustment network I comprises the transistors 20 to 25, the amplifier 29, the resistors 26, 27 and 28, as well as the impedances 40, 41, 42, 43 and 44. The various adjustment voltages are formed by the voltage divider constituted by the series connection of the resistors 13. 15 and 17: this voltage divider is inserted in-
<Desc / Clms Page number 5>
be points 12 and 18 of the equalizing network. The input signal to be processed V (i) is brought to the input terminal 1 of an impedance network, constituted by impedances 40 to 49. This impedance network is coupled to the two regulating networks I and II .
The output of the impedance network is brought to a filter 7 having the prescribed transmission characteristic, for example a Nyquist filter; at exit 8 ,. the output signal is taken and from this signal, an adjustment signal is generated using the peak detector 6 for controlling the amplification of the two regulator networks I and II. The regulator network I comprises an amplifier 29 which has an amplification equal to or greater than unity, the output of which is connected to the connection point of the impedances 44 and 45 and the input of which is connected to the connection points of the collectors of the two transistors 20 and 22.
Said connection point is also connected to point 12 via a resistor 26 The emitters of transistors 20 and 21 are connected together at point 18 by means of the series connection of the collector-emitter path of transistor 24 and of resistor 26. The base of transistor 24 is connected to the connection point of impedances 40 and 41. The emitters of the two transistors 22 and 23 are connected together at point 18 by means of the series connection of the collector-emitter path of the transistor 25 and the resistor 28. The base of the transistor 25 is connected to the connection point of the impedances 43 and 44. The connection point of the impedances 41 and 43 is connected to the point 18 via the impedance 42.
The bases of the two transistors 21, 22 are connected together at the connection point 16 of the two resistors 15 and 17 of the voltage divider; this connection point constitutes the reference voltage input of the regulator network I. The bases of the two transistors 20 and 23 are connected to the control input 2 of the regulator network I.
The regulator network II comprises an amplifier 39 having an amplification greater than or equal to unity; the output of this amplifier 39 is connected to the connection point of the impedance 49 and the input of the filter 7 while its input is connected to the connection point of the collectors of the two transistors 30 and 32. At this last connection point is also connected the resistor 36 connected to point 12. The emitters of the transistors 30
<Desc / Clms Page number 6>
and 31 are connected together at point 18 by means of the series connection of the collector-emitter path of the transistor 34 and of the resistor 37. The base of the transistor 34 is connected to the connection point of the impedances 45 and 46.
The emitters of the two transistors 32 and 33 are connected together at point 18 by means of the series connection of the collector-emitter path of the transistor 35 and of the resistor 38. The base of the transistor 35 is connected to the connection point of the impedances 48 and 49. The connection point of the impedances 46 and 48 is connected to the point 18 via the impedance 47. The bases of the two transistors 31, 32 are connected together at the connection point 14 of the two resistors 13 and 15 of the voltage divider; this connection point constitutes the reference voltage input of the control amplifier II. The bases of the two transistors 30 and 33 are connected to the control input 3 of the respective regulatory networks I and II and by means of the peak detector 6 at output 8 of the equalizing network.
The collectors of the transistors 31 and 33 are connected together at point 12.
When it is assumed that the adjustment voltage of the peak detector 6 is such that the potential at the bases of the transistors 20 and 23 is negative compared to the potential at the bases of the transistors 21, 22 the transistors 20 and 23 are blocked and the transistors 21 and 22 drivers. The input signal presented at input 1 is applied to transistors 25 and 22 at the input of amplifier 29 via impedances 40, 41, 42 and 43. In this case, the connection point 50 impedances 43 and 44 constitute the actual signal input of the amplifying part of the adjustment network I. The total amplification is the sum of the amplifications of the transistors 25 and 22 and of the amplifier 29. In this case, the impedance is inserted between the output and the input of the amplifier part of the adjustment network I.
The input signal V (i) arrives attenuated via the impedances 40, 41, 42 and 43 at the signal input proper 50 of the amplifying part of the adjustment network I, while only impedance 44 is present in the feedback coupling of the amplifier part of the adjustment network I. In the case in question, a maximum attenuation occurs with respect to the nominal amplification, see FIG. 3a.
When it is assumed that the setting voltage of the
<Desc / Clms Page number 7>
peak 6 is such that the potential at the base of the transistors 20 and 23 is positive with respect to the potential at the base of the transistors 21,22, the transistors 20 and 23 are conductive and the transistors 21,22 are blocked. The input signal presented at input 1 is also presented at the input of amplifier 29 via impedance 40 and transistors 24 and 20. In this case, the connection point 51 of the impedances 40 and 41 constitute the signal input proper of the amplifying part of the adjustment network I.
The total amplification is the sum of the amplifications of the transistors 24 and 20 and of the amplifier 29. In this case, the impedances 41, 42, 43 and 44 are provided between the output and the input of the amplifier part of the network. adjustment I. The input signal V (i) hardly arrives attenuated via the impedance 40 at the actual signal input 51 of the amplifying part of the adjustment network I, while the impedances 41 , 42, 43 and 44 are present in the feedback coupling of the amplifying part of the adjustment network I. In the case in question, there is a maximum amplification relative to the nominal amplification, see FIG. 3b.
In all the other adjustment positions of the equalizing network, the input of the amplifier 29 is connected to another point of the series connection of the impedances 41 and 43 located between the points 50 and 51. The nominal amplification occurs when all transistors 20 to 23 are conductive to the same extent. When the two impedances 41 and 43 have the same value, this implies that the input of the amplifier 29 is connected to the connection point 52 of the impedances 41 and 43.
For an ideal equalization setting, the following relationship is generally applied:
F (w) = F1 (w) + F2 (w). F3 (C> <.) ... (1) expression in which F1 (w) represents a nominal constant loss which is frequency dependent and which may already be present in the adjustment or which may be obtained by a downstream assembly or upstream of separate fixed equalizer networks and / or amplifiers. In the embodiment according to FIG. 2, F1 (w) is produced for example using the Nyquist filter 7. F2 (w) represents the requested adjustment characteristic and is carried out using the
<Desc / Clms Page number 8>
impedances 40 to 49. F3 (o () is a function which is proportional to the setting voltage or the current supplied by the peak detector 6.
Figure 3c is a graph showing setting characteristic.
The adjustment characteristic rot = 1 corresponds to the adjustment position according to FIG. 3b, the adjustment characteristic for C <= 0 corresponds to the adjustment position according to FIG. 3a and the adjustment characteristic for oR = 1/2 corresponds in the case where the input of amplifier 29 is connected to point 52. In all these three cases, it has been made so that the adjustment error is equal to 0 (three-point adjustment). For all the other values of, a setting error occurs, as indicated for example in FIG. 3c for 0 <= 3/4 and OC- = 1/4.
This is due to the fact that in the case of serial development of the transmission formula, apart from the desired term F2 (w) 3, F3 (cl4) also occurs a series of harmonic terms.
EMI8.1
0 odd periorals with the form F2 F3 (w) 3 + ...
In the case of an intermediate position, for example = 3/4, the amplification at higher frequencies decreases much more quickly and in a non-proportional way due to the higher harmonic terms than in the case of lower frequencies, because the influence of these terms is notably weaker. However, when several adjustment networks are mounted a priori successively, the adjustment errors of the separate adjustment networks are added up, which can lead to a total adjustment error which is no longer admissible.
In the exemplary embodiment according to FIG. 2, the reference voltage input 14 of the adjustment network II is connected to a point of the voltage divider constituted by the resistors 13, 15 and 17; this point is. higher than that of the reference voltage input 16 of the adjustment network I. By means of the resistor 15 is generated the required differential voltage between the two adjustment networks I and II. However, this difference is such that the control space between points 13 and 16 of the adjustment network II and that between points 2 and 16 of the adjustment network I does not have common control ranges.
This implies that when one of the control amplifiers I or II is set, the other control amplifier
<Desc / Clms Page number 9>
ge II or I is set in one of the final adjustment positions without error for 0 <= 0 or 0 <. = 1, see Figure 3c.
Thus, only one adjustment network is adjusted, so that the total adjustment error is always equal to the adjustment error of this single adjusted network.
As is known, the noise factor of an equalizing network is increased by an impedance network at the input by an amount equal to the attenuation of this impedance network. In the case of large cable sections, i.e. with a low input level, it is therefore important that the adjustment network at the input of the equalizing network is fixed in a maximum position, see figure 3b. In this case, the impedance network is inserted into the feedback coupling loop of the control network. This network can only operate after the cable length has become sufficiently short and the following adjustment networks have reached their extreme minimum position (= 0).
Thus, this adjustment principle is therefore not only of importance for reducing the adjustment error but also the influence of noise, the latter also being decisive for the order of succession of adjustment of the control networks connected in cascade.