NL194851C

NL194851C - Statisch geheugen van het RAM-type.

Info

Publication number: NL194851C
Application number: NL8802800A
Authority: NL
Original assignee: Sony Corp
Priority date: 1987-11-17
Filing date: 1988-11-14
Publication date: 2003-04-03
Also published as: GB2212683B; KR0135085B1; NL8802800A; GB2212683A; JPH01130385A; KR890008836A; FR2623321B1; GB8826773D0; KR900007388A; US4949308A; FR2623321A1; NL194851B

Description

1 194851

Statisch geheugen van het RAM-type

De uitvinding heeft betrekking op een statisch geheugen van het RAM-type, hierna ook wel aangeduid als ’’geheugen van het SRAM-type”, en meer in het bijzonder op een dergelijk geheugen met een flitswis-5 functie, omvattende: een geheugencellenarrangement met een aantal geheugencellen en ten minste één flitswisdecodeereenheid voor de geheugencellen van het geheugencellenarrangement om het geheugencellenarrangement voor flitswissing te bekrachtigen.

Een dergelijk geheugen is bekend uit US-A-4.567.578. Wanneer een dergelijk geheugen, dat flitswis-10 functie heeft, toevoer ontvangt van een bepaald stuursignaal van buitenaf aan het geheugen, wordt tegelijkertijd in alle geheugencellen van het geheugen een informatiewaarde ”0” ingeschreven. De flitswisfunctie dient om een geheugen van het SRAM-type terug te stellen of om een dergelijk geheugen te initialiseren wanneer een test wordt voorbereid.

Figuur 5 van de bijbehorende tekening toont bij wijze van voorbeeld een blokschema van een dergelijk 15 geheugen van het SRAM-type met een flitswisfunctie. Zoals figuur 5 laat zien, bevat het geheugen een geheugencellenarrangement a en een flitswisdecodeereenheid b. Indien vanaf de buitenzijde een flitswis-stuursignaal aan de flitswisdecodeereenheid b wordt toegevoerd, wordt een in het geheugencellenarrangement a aanwezige flitswis-”neertrek”-transistor (niet afgebeeld) bekrachtigd om het spanningsniveau van één van de bitlijnen van ieder paar bitlijnen B en B op aardniveau te brengen. Bij het in figuur 5 20 weergegeven geheugen van gebruikelijk SRAM-type vindt het flitswissen via de enkele decodeereenheid b tegelijkertijd voor het gehele geheugencellenarrangement a plaats.

Het feit, dat het geheugen volgens figuur 5 slechts één decodeereenheid b bevat en dat het flitswissen via deze enkele decodeereenheid b tegelijkertijd voor het gehele geheugencellenarrangement plaatsvindt, heeft het nadeel, dat de grootte van de elektrische stroom, welke bij het flitswissen door het geheugen-25 cellenarrangement en de decodeereenheid vloeit, een zeer hoge piekwaarde vertoont, zoals figuur 6 laat zien.

Aangezien de opslagcapaciteit van dergelijke geheugeninrichtingen in de laatste jaren in aanzienlijke mate is toegenomen en het waarschijnlijk is, dat dergelijke geheugencellenarrangementen nog een verdere schaalvergroting ondergaan, valt te verwachten, dat indien een dergelijk geheugencellenarrangement aan 30 flitswissing op de hiervoor beschreven wijze wordt onderworpen, de reeds genoemde stroompiek een zeer hoge waarde zal hebben. Wanneer de piekwaarde van deze stroom hoog ligt, heeft dit tot natuurlijk gevolg, dat het spanningsniveau aan de voedingsleiding of aan de aardleiding schommelingen vertoont, waardoor elektrische stoorsignalen ontstaan. Bovendien bestaat de mogelijkheid, dat de draden in een dergelijke grootschalige chip smelten, waardoor de inwendige opbouw van de chip of van het apparaat of instrument, 35 waarin de geheugeninrichting wordt toegepast, kan worden beschadigd. Het optreden van een dergelijke buitensporige hoge stroompiekwaarde bij het flitswissen vormt derhalve een probleem, waaraan niet voorbij kan worden gegaan.

De onderhavige uitvinding stelt zich ten doel, een geheugen van het SRAM-type te verschaffen, waarin de bij het flitswissen optredende stroom een lage piekwaarde vertoont.

40 Hiertoe is volgens de uitvinding een geheugen van het bovenbeschreven soort verschaft die zich onderscheidt doordat het geheugencellenarrangement is verdeeld in een aantal groepen geheugencellen dat voor elke van de groepen geheugencellen een flitswisdecodeereenheid is verschaft en dat middelen zijn verschaft voor zodanige besturing van de flitswisdecodeereenheden, dat deze op onderling verschillende tijdstippen voor flitswissing in werking treden.

45 Bij een geheugen van het SRAM-type volgens de uitvinding worden de verschillende uit de genoemde deling van het geheugencellenarrangement resulterende groepen geheugencellen de één na de ander aan flitswissing onderworpen. Als gevolg daarvan kan de grootte van de bij het flitswissen op ieder ogenblik door het geheugen vloeiende stroom worden geminimaliseerd.

50 De uitvinding zal worden verduidelijkt in de nu volgende beschrijving aan de hand van de bijbehorende tekening. Daarin tonen: figuur 1 een blokschema van een geheugen van het SRAM-type volgens een voorkeursuitvoeringsvorm van statisch geheugen, figuur 2 een detailschema van een representatief gedeelte van het geheugencellenarrangement van het 55 geheugen volgens figuur 1, figuur 3 een weergave op tijdbasis van de respectieve tijdstippen, waarop een desbetreffend stuursignaal aan de decodeereenheden van het geheugen volgens figuur 1 wordt toegevoerd, 194851 2 figuur 4 een grafiek van de golfvorm van de bij het flitswissen van het geheugen volgens figuur 1 optredende, elektrische stroom, figuur 5 een blokschema van een geheugen van gebruikelijk SRAM-type en figuur 6 een grafiek van de golfvorm van de bij het flitswissen van het in figuur 5 weergegeven geheugen 5 van gebruikelijk type optredende, elektrische stroom, waaruit een nadeel van een dergelijk geheugen van gebruikelijk SRAM-type naar voren komt.

Zoals figuur 1 laat zien, omvat een geheugen van het SRAM-type een geheugencellenarrangement, dat in een totaal van 16 groepen M0-M15 met geheugencellen is verdeeld, benevens een totaal van 16 flitswis-10 decodeereenheden DE0-DE15, welke respectievelijk aan de afzonderlijke geheugencellengroepen M0-M15 zijn toegevoegd. Bovendien is een cascadeschakeling van 15 vertragingsschakelingen DL1-DL15 aanwezig; de vertragingsschakeling DL1 aan de eerste trap ontvangt een extern stuursignaal Sc en geeft een uitgangssignaal ScT af aan de flitswisdecodeereenheid DE1. De vertragingsschakeling DL2 aan de tweede trap ontvangt het uitgangssignaal ScT van de vertragingsschakeling DL1 en levert een uitgangssignaal Sc2 15 aan de flitswisdecodeereenheid DL2. Op deze wijze voeren de vertragingsschakelingen DL1-DL15 opeenvolgend een vertraging van het externe stuursignaal Sc uit en leveren zij de aldus vertraagde signalen aan de respectieve flitswisdecodeereenheden DE1-DE15. Opgemerkt wordt, dat het externe stuursignaal Sc rechtstreeks aan de eerste decodeereenheid DEO wordt toegevoerd.

Figuur 2 toont slechts het arrangement van de geheugencellen, waarbij iedere geheugencellengroep 20 M0-M15 een aantal paren belastingstransistoren QL van het MOS-type en een aantal flitswis-”trek neer”-transistoren QfaO, Qfa1, Qfa2, ... en QfbO, Qfb1, Qfb2, ... van het MOS-type bevat. Wanneer een stuursignaal Sc wordt ontvangen, ontwikkelt iedere van de decodeereenheid DE0-DE15 een stuursignaal Sa van de waarde ”1” en een ander stuursignaal Sb van de waarde ”0” voor wijziging van de spanningswaarde aan een bitlijn B van de bijbehorende geheugencellengroep M0-M15 in een waarde, welke "0”

25 vertegenwoordigt, en voor wijziging van de spanningswaarde aan de andere bitlijn B in een waarde, welke met de digitale waarde ”1” overeenkomt. Bovendien worden, wanneer flitswissen dient te worden uitgevoerd, alle woordleidingen WLO, WL1, WL2, ... in een kiestoestand gebracht. Dit kan bijvoorbeeld worden gerealiseerd door een schakeling, welke zodanig is uitgevoerd, dat een woordsignaal wordt toegevoerd aan NIET-EN-poortschakelingen NA welke afzonderlijk voor iedere van de woordleidingen aanwezig zijn, en dat 30 een signaal ”0” wordt toegevoerd aan de andere ingangsaansluitingen van de NIET-EN-poortschakelingen NA, dat wil zeggen de andere ingangsaansluitingen dan die, waaraan de NIET-EN-poortschakelingen NA

het woordsignaal ontvangen. ___

Indien nu één van de decodeereenheden DE0-DE15 een respectief stuursignaal ScO, Sc1, ... of Sc15 ontvangt, dan worden alle geheugencellen MC binnen een bijbehorende geheugencellengroep M0-M15 aan 35 flitswissing onderworpen. De aan de respectieve flitswisdecodeereenheden DEO-DE15 toe te voeren stuursignalen ScÖ-Sc15 worden ten opzichte van elkaar vertraagd door de werking van de respectieve vertragingsschakelingen DL1-DL15. Het flitswissen vindt derhalve voor de geheugencellengroepen M0-M15 op verschillende tijdstippen, welke elkaar in de genoemde volgorde opvolgen, plaats. Bij het flitswissen varieert derhalve de elektrische stroom, zoals met een volle lijn in figuur 4 is weergegeven, met als gevolg, 40 dat de piekwaarde van de stroom door het beschreven geheugen van het SRAM-type in vergelijking met de piekwaarde van de elektrische stroom door het geheugen 5 van gebruikelijk type volgens figuur 5, welke laatstgenoemde strook met een gebroken lijn in figuur 4 is weergegeven, in aanzienlijke mate is geredu-ceerd.

Opgemerkt wordt, dat hoewel het geheugencellenarrangement bij de hiervoor beschreven uitvoerings-45 vorm in een aantal geheugencellengroepen is verdeeld door alle kolommen van het geheugencellenarrangement in een aantal kolomgroepen te verdelen, een andere verdeling kan worden toegepast, waarbij bijvoorbeeld alle rijen van het geheugencellenarrangement in een aantal rijgroepen worden verdeeld. In het geval waarin het geheugencellenarrangement in rijen is verdeeld, wordt een woordsignaal toegevoerd aan afzonderlijk voor iedere van de woordleidingen aangebrachte NIET-EN-poortschakelingen NA en wordt een 50 signaal ”0” aan de andere ingangsaansluiting van de NIET-EN-poortschakelingen NA toegevoegd, dat wil zeggen aan de andere ingangsaansluitingen dan die waaraan de NIET-EN-poortschakelingen NA het woordsignaal ontvangen; deze toevoer geschiedt op soortgelijke wijze ten opzichte van elkaar verschillend gekozen tijdstippen aan de afzonderlijke rijen van het geheugencellenarrangement. Uiteraard kan het arrangement zowel wat betreft zijn kolommen als wat betreft zijn rijen in groepen zijn verdeeld.

Claims

3 194851

1. Statisch geheugen van het RAM-type met een flitswisfunctie, omvattende: een geheugencellenarrangement met een aantal geheugencellen en 5 ten minste één flitswisdecodeereenheid voor de geheugencellen van het geheugencellenarrangement om het geheugencellenarrangement voor flitswissing te bekrachtigen, met het kenmerk, dat het geheugencellenarrangement is verdeeld in een aantal groepen geheugencellen dat voor elke van de groepen geheugencellen een flitswisdecodeereenheid is verschaft en dat middelen zijn verschaft voor zodanige besturing van de flitswisdecodeereenheden, dat deze op 10 onderling verschillende tijdstippen voor flitswissing in werking treden.

2. Statisch geheugen van het RAM-type volgens conclusie 1, met het kenmerk, dat de middelen voor besturing van de flitswisdecodeereenheden eenzelfde aantal vertragingsschakelingen als het aantal groepen geheugencellen, verminderd met één, omvatten.

3. Statisch geheugen van het RAM-type volgens conclusie 1 of 2, met het kenmerk, dat de flitswis- 15 decodeereenheden en de groepen geheugencellen ten minste bestaan uit een 0de flitswisdecodeereenheid en een daarbij behorende 0de groep geheugencellen, een eerste flitswisdecodeereenheid en een daarbij behorende eerste groep geheugencellen, een tweede flitswisdecodeereenheid en een daarbij behorende tweede groep geheugencellen, enz. Tot en met een Nde flitswisdecodeereenheid en een daarbij behorende Nde groep geheugencellen, waarbij N een vooraf bepaald geheel getal is, en dat de middelen voor besturing 20 van de flitswisdecodeereenheden een aantal met elkaar in cascade geschakelde signaalvertragings- schakelingen omvatten, waarbij een eerste van de vertragingsschakelingen een ingang voor ontvangst van een van buitenaf toegevoerd flitswisstuursignaal bevat, de uitgang van de eerste vertragingsschakeling met de eerste flitswisdecodeereenheid is gekoppeld, de uitgang van een tweede vertragingsschakeling met de tweede flitswisdecodeereenheid is gekoppeld, enz., en de uitgang van de Nde vertragingsschakeling met de 25 Nde flitswisdecodeereenheid is gekoppeld. Hierbij 3 bladen tekening