MXPA97009060A - Un sistema de transferencia de datos de barra colectora de anillo - Google Patents

Abstract

La presente invención se refiere a un sistema de barra colectora de transmisión de datos, el cual incluye una pluralidad de nodos acoplados entre sípor una barra colectora de anillo. La barra colectora de anillo trasmite en ciclos de barra colectora sucesivos, conteniendo cada ciclo de barra colectora una pluralidad de palabras de barra colectora. Una de las palabras de barra colectora en el ciclo de barra colectora es una palabra de sincronización de ciclo de barra colectora, y el resto de las cuales, sonpalabras de datos. Una pluralidad de palabras de datos se asignan a una pluralidad de canales de datos.

Description

ÜN SISTEMA DE TRANSFERENCIA DE DATOS DE BARRA COLECTORA DE ANILLO La presente invención se refiere a sistemas de barra colectora de datos, y en particular, a un sistema de transferencia de datos de barra colectora de anillo útil para interconectar equipo electrónico del consumidor. Los sistemas, tales como los sistemas de procesamiento de señales de video digitales, procesan datos a altas velocidades de datos, requieren correspondientemente de sistemas de barra colectora con una alta amplitud de banda para la comunicación de datos. Por ejemplo, los datos de video digitales en formato MPEG, exhiben velocidades de datos de 4 a 8 Mbits por segundo. Un sistema de barra colectora basado en datos en paquete, puede proporcionar suficiente amplitud de banda. Sin embargo, el hardware y el software para implementar los sistemas en paquete, pueden ser costosos, haciéndolos imprácticos para el equipo electrónico del consumidor. En adición, una barra colectora en paquete puede requerir de excesivo "excedente", tal como demoras de procesamiento de paquetes, que precluyan la provisión de las altas velocidades de datos requeridas para la transferencia de datos de MPEG. También, los descodificadores de MPEG en los sistemas de procesamiento de señales de video, se apoyan en los datos que llegan a una velocidad relativamente constante (es decir, que tienen una demora de transmisión relativamente constante) . En otras palabras, el salto de datos debe ser relativamente bajo. Un sistema de barra colectora, tal como un sistema en paquetes, puede tener también demasiada variación en la demora de transmisión de datos entre paquetes para operar apropiadamente con los descodificadores de MPEG. Es deseable una barra colectora de transferencia de datos de alta velocidad de datos, que se pueda construir con hardware y software de costo relativamente bajo, que no requiera de un alto excedente de datos, y que tenga una demora de transmisión relativamente constante, para interconectar el equipo electrónico del consumidor, en particular el equipo de procesamiento de señales de video. De conformidad con los principios de la presente invención, un sistema de barra colectora de transmisión de datos incluye una pluralidad de nodos acoplados entre sí por una barra colectora de anillo. La barra colectora de anillo transmite los datos en ciclos de barra colectora sucesivos, conteniendo cada ciclo de barra colectora una pluralidad de palabras de barra colectora. Una de las palabras de barra colectora en el ciclo de barra colectora, es una palabra de sincronización del ciclo de barra colectora, y el resto son palabras de datos. La pluralidad de palabras de datos se asignan a una pluralidad de canales de datos. Los principios de la invención se incorporan en la BeeBus (BBUS) , que es un sistema de barra colectora de alta velocidad de datos, que se puede utilizar para transferir datos de video digitales. El sistema BBUS es una barra colectora multiplexada en división de tiempo (TDM) con una capacidad total de 88 Mbits/segundo. El BBUS está diseñado para transferir datos de una manera transparente desde un nodo fuente hasta un nodo de destino sobre la barra colectora. El BBUS opera mediante la transmisión en serie de palabras de nueve bits de nodo a nodo sobre el anillo. La sincronización se mantiene entre los nodos mediante la transmisión de ciclos de barra colectora de 88 palabras de nueve bits, siendo la palabra inicial de cada ciclo de barra colectora una palabra de sincronización del ciclo de barra colectora. Debido a que se puede desear conectarse con equipo electrónico del consumidor que se haya diseñado para unirse a una barra colectora electrónica del consumidor de la técnica anterior, denominada CEBUS, el sistema BBUS incluye un canal de control compatible con CEBUS. Un bit de la palabra de sincronización del ciclo de barra colectora lleva los datos para el canal de control compatible con CEBUS. El BBUS está diseñado para llevar ocho canales de datos, que se pueden agrupar en bloques para proporcionar la capacidad necesaria para cualquier combinación de número de canales y capacidad de canales, siempre que el número total de canales sea de ocho ó menos, y que la capacidad asignada total sea de 88 Mbs ó menos.

La barra colectora de control compatible con CEBUS incluida en el sistema BBUS, tiene una estructura de mensajes que no involucra arbitraje sobre la transmisión. Cada dispositivo tiene una ranura de canal de control preasignada con una capacidad bien en exceso de 10 kbs. Cada dispositivo tiene la capacidad de canales para recibir mensajes desde otros 31 dispositivos simultáneamente. Sin embargo, se prevé que el dispositivo receptor procese solamente un mensaje a la vez. Por consiguiente, la oficina receptora hará arbitraje, y no el dispositivo transmisor. El dispositivo receptor procesará los mensajes en una forma cíclica, un mensaje a la vez. Debido a que la longitud del mensaje es de aproximadamente 32 bytes, todo los mensajes del canal de control se enviarán con esta longitud fija, y todos los mensajes empezarán con la misma ranura de tiempo del ciclo de control. Esta ranura es la sincronización básica del sistema operativo. Se presenta cada 32 ranuras del dispositivo de control por 32 ranuras de mensaje, que es aproximadamente 8 milisegundos, como se explica más adelante. Por consiguiente, se puede enviar un mensaje del canal de control cada 8 milisegundos. (Se podrían enviar simultáneamente 16 mensajes de dispositivo a dispositivo. Esto se compara con aproximadamente 25 milisegundos para un mensaje de control de CEBUS. En el dibujo: La Figura 1 es un diagrama de un sistema de barra colectora de datos de conformidad con los principios de la presente invención. La Figura 2 es un diagrama que ilustra el formato de los datos transmitidos alrededor del anillo de nodos ilustrado en la Figura 1. La Figura 3 es un diagrama de bloques de una configuración de la técnica anterior para interconectar nodos en una estructura de anillo. La Figura 4 es un diagrama de bloques de un méto.do para interconectar nodos en una estructura de anillo que incorpora la presente invención. La Figura 5 es un diagrama de bloques de los circuitos necesarios para conectar un nodo con los cables de entrada y salida. La Figura 6 es un diagrama de flujo que ilustra la operación de un sistema de barra colectora de datos de conformidad con la invención. La Figura 1 es un diagrama de bloques de un sistema de barra colectora de datos de conformidad con los principios de la presente invención. Se interconectan cinco nodos, el nodo A, el nodo B, el nodo C, el nodo D y el nodo E, mediante una barra colectora con una estructura de anillo como se muestra en la Figura 1. Los datos se transfieren desde un nodo hasta el siguiente en el anillo, en un formato ilustrado en la Figura 2. En la Figura 2, las palabras de datos están representadas por una serie de rectángulos en la parte superior de la figura. La palabra de datos básica en el sistema contienen nueve bits. Ocho bits (un byte) son la carga útil, y un bit se utiliza para el control del nivel del enlace. Hay 88 palabras de datos de nueve bits transmitidos en un ciclo de barra colectora. Con un reloj de velocidad de bits de 100 MHz (es decir, un período de 10 nanosegundos) , cada palabra de 9 bits es de 90 nanosegundos de largo. Por consiguiente, el ciclo de barra colectora fundamental en .el sistema es de 7,920 nanosegundos, u 88 cuentas de nueve ciclos de reloj de 10 nanosegundos. Se transmite una palabra de sincronización mediante el ciclo maestro de barra colectora cada 7,920 nanosegundos. Esto proporciona una carga útil de 87 palabras de datos cada 7,920 nanosegundos, ó 10,984,848 bytes/segundo. La máxima velocidad de datos del BBUS, es, por consiguiente, de 87,878,787.88 Mbits/segundo. Las palabras de datos en la corriente de datos se asignan entre 8 canales. Cada canal de datos recibe una ranura, y transmite una palabra cada 90 nanosegundos x 8 canales = .720 microsegundos. Por consiguiente, los canales de datos son canales independientes del protocolo con una demora constante y con un salto de menos de 1 microsegundo por 11 Mbs de capacidad. Haciendo referencia a la Figura 2 , la primera palabra de datos de nueve bits de un ciclo de barra colectora es una palabra de sincronización (SINC) . Esta es seguida por una palabra de datos que lleva datos para el canal 1 (CH1) . Esta es seguida por palabras de datos que llevan datos para los canales 2 a 8 (CH2 a CH8) . Este ciclo de palabras de datos para los canales respectivos se repite para las 87 ranuras de tiempo restantes en el ciclo de barra colectora. Como se describirá con mayor detalle más adelante, un bit de la palabra de sincronización se asigna al canal de control compatible con CEBUS. Por consiguiente, la barra colectora de control tiene una velocidad de datos máxima ligeramente más alta que 126 kbits/segundo. La producción del canal de control es ligeramente más alta que 10 kbits, apenas igual que CEBUS, debido al método de arbitraje CSMA-CD del CEBUS utilizado para arbitrar el acceso a la barra colectora por los dispositivos acoplados al CEBUS. La conectividad física y eléctrica básica del BBUS es un anillo encadenado en margarita con una entrada y una salida en cada dispositivo ó instrumento. La Figura 3 es un diagrama de bloques de una configuración de la técnica anterior para interconectar nodos en una estructura de anillo. Cada nodo de la Figura 3 incluye un conector de entrada, ilustrado en el lado izquierdo inferior de cada nodo, y un conector de salida, ilustrado en el lado derecho inferior de cada nodo. Se conecta un primer cable entre el conector de salida del nodo A hasta el conector de entrada del nodo B. De una manera similar, se conecta un cable entre el conector de salida del nodo B y el conector de entrada del nodo C (no mostrado) , y en general desde el conector de salida de un nodo hasta el conector de entrada del nodo sucesivo. El último nodo ilustrado en la Figura 3 es el nodo E. Para completar el anillo, se conecta un cable desde el conector de salida del nodo E hasta el conector de entrada del nodo A. Para evitar la necesidad de hacer el enlace final en la cadena de margarita para conectar el último nodo con el primer nodo, los datos de la línea de retorno se pueden multiplexar en el tiempo con la línea hacia adelante. De una manera alternativa, se puede incluir un conjunto de alambres en cada cable para la línea inversa. El último enfoque es el preferido, debido a que la multiplexión en el tiempo de líneas en reversa y hacia adelante reduce la capacidad disponible a la mitad. La Figura 4 es un diagrama de bloques de un método para interconectar nodos en una estructura de anillo que incorpora la presente invención. En la Figura 4, cada cable incluye los alambres necesarios para la línea hacia adelante desde un nodo hasta el nodo sucesivo, y los alambres para la línea de retorno desde el conector de salida del nodo final hasta el conector de entrada del primer nodo. Cuando se incluyen alambres de la línea en reversa en el cable como en la Figura 4, el cable del BBUS de la modalidad ilustrada, requiere de ocho alambres, cuatro en cada dirección. En adición, se incluye una tierra/protección, y un perno para indicar que un cable está conectado al puerto. Este perno se cablea a la tierra/protector. La Figura 5 es un diagrama de bloques de los circuitos en un nodo necesario para conectar un nodo con los cables de entrada y salida. En la Figura 5, un conector de entrada 20 recibe un cable desde un nodo precedente. Este cable está terminado en una clavija 10, y recibe a los alambres que forman la línea hacia adelante desde el nodo precedente hasta este nodo, y los alambres que forman la línea en reversa desde el nodo final hasta el primer nodo. En adición, como se describió anteriormente, un perno de la clavija se acopla a una fuente de un potencial de referencia (tierra) . Los alambres de datos y de reloj desde la línea hacia adelante en el conector de entrada 20, se acoplan con una primera terminal de entrada de un primer circuito de conmutación 30. Una terminal de salida del primer circuito de conmutación 30, se acopla con una terminal de entrada de un registrador de cambio de entrada de serie a paralelo 40, y una terminal de salida del registrador de entrada 40 se acopla con los circuitos de utilización del nodo (no mostrado) , de un diseño conocido. Los circuitos de utilización (no mostrados) del nodo también se acoplan con una terminal de entrada de un registrador de cambio de salida de paralelo a serie 50. Una terminal de salida del registrador de salida 50 se acopla con una primera terminal de entrada de un segundo circuito de conmutación 60, y con una terminal de entrada de un conector de salida 70. El conector de salida 70 recibe un cable desde el siguiente nodo sucesivo. Este cable está terminado en una clavija 90. La clavija 90 también incluye alambres que forman la línea hacia adelante hasta el siguiente nodo sucesivo, y alambres que forman la línea en reversa desde el último nodo hasta el primer nodo. La terminal de salida del registrador de salida 50 se acopla con la línea hacia adelante a través del conector de salida 70 y la clavija 90. Los alambres de la línea en reversa son recibidos en la clavija 90, y se suministran al conector de salida 70. Los alambres de entrada desde la línea en reversa se acoplan con una segunda terminal de entrada del primer conmutador 30, y con una segunda terminal de entrada del segundo conmutador 60. Una terminal de salida del segundo conmutador 60 se acopla con una terminal de salida para la línea en reversa en el conector de entrada 20. La terminal de salida del segundo conmutador 60 se acopla entonces con la línea en reversa a través del conector de entrada 20 y la clavija 10. El conector de entrada 20 y el conector de salida 70 también tienen un alambre conectado con un circuito lógico 80. El perno del conector de entrada acoplado con el alambre a tierra ilustrado en la clavija 10, y el perno del conector de salida 70 acoplado con el alambre a tierra ilustrado en la clavija 90, se acoplan con el circuito lógico 80. Este alambre será impulsado a positivo en el conector de entrada 20 y el conector de salida 70, y será impulsado a negativo por la terminal a tierra en la clavija 10 ó 90, respectivamente. Las terminales de salida de control respectivas del circuito lógico 80 se acoplan con las terminales de entrada de control correspondientes de los primero y segundo conmutadores 30 y 60. En la operación, cuando se inserta un cable en el conector de entrada 20 ó en el conector de salida 70, el circuito lógico 80 detectará esto por el potencial de tierra en la terminal de entrada correspondiente a ese conector de entrada. Esto se utiliza para dirigir la señal de entrada desde el conector apropiado (20 ó 70) hasta el registrador de entrada, y para dirigir el registrador de salida 50 hasta el conector apropiado 20 ó 50. Por ejemplo, el primer nodo de la cadena de margarita no tendrá ningún cable conectado a su conector de entrada 20, pero tendrá un cable conectado a su conector de salida 70. El circuito lógico 80 detecta esta configuración. Condiciona el primer conmutador 30 para acoplar los alambres de entrada desde la línea en reversa en la clavija 90, con el registrador de entrada 40. El registrador de salida 50 se acopla con la línea hacia adelante del conector de salida 70. Este primer dispositivo también está designado como la barra colectora maestra. De una manera similar, el último dispositivo de la cadena de margarita tendrá un cable conectado con su conector de entrada 20, pero no tendrá un cable conectado con su conector de salida 70. El circuito lógico 80 detecta esta configuración. Condiciona el primer conmutador 30 para acoplar los alambres desde la línea hacia adelante del conector de entrada 20 hasta el registrador de entrada 40. También condiciona el segundo conmutador 60 para acoplar el registrador de salida 50 con los alambres de la línea en reversa en el conector de entrada 20. Los dispositivos a la mitad de la cadena de margarita tienen cables conectados tanto al conector de entrada 20 como al conector de salida 70. El circuito lógico 80 detecta esta configuración. Condiciona el primer conmutador 30 para acoplar los alambres desde la línea hacia adelante en el conector de entrada 20 hasta el registrador de entrada 40. El registrador de salida 50 se acopla con los alambres de la línea hacia adelante en el conector de salida 70. También condiciona el segundo conmutador 60 para acoplar los alambres desde la línea en reversa en el conector de salida 70, hasta los alambres de la línea en reversa en el conector de entrada 20. No se hace ninguna conexión de procesamiento con los alambres de la línea en reversa, y simplemente se conectan a través del instrumento. Esta configuración reduce la necesidad de software que controle la operación del nodo para determinar la conectividad del puerto. Si las consideraciones del sistema no requieren de un protector en el cable, se puede utilizar un conector RJ45. En este caso, la presencia ó la ausencia de un cable en un conector será determinada mediante la detección de relojes en los alambres de entrada, y la medición de la corriente en los alambres de salida. En esta modalidad, estos circuitos de detección se conectarán entre el conector de entrada 20 y el circuito lógico 80, y entre el conector de salida 70 y el circuito lógico 80, y suministrará señales lógicas al circuito lógico 80 para indicar la presencia ó la ausencia de una conexión de barra colectora, basándose en los resultados de esa detección. El uso de un conector RJ45 permite utilizar un cable relativamente económico y un conector de tablero de circuito impreso (PCB) , que puede ser deseable en los sistemas electrónicos del consumidor. El protocolo del canal de control en el BBUS es similar a aquel utilizado para el CEBUS. La estructura de mensajes y la codificación son sustancialmente iguales a las de CEBUS. Esto da como resultado un mensaje a aproximadamente cada 25 milisegundos. El canal de control se describe con mayor detalle más adelante. La sincronización del BBUS se dirige de la siguiente manera. Un problema con una barra colectora de anillo en cadena de margarita conectado por medio de un enlace en serie, es que un nodo debe iniciar un proceso de inicialización para hacer que todos los nodos operen en sincronización, y luego manejar otras operaciones de inicialización, tales como la numeración del nodo. Este proceso se simplifica mucho, si un nodo puede llegar a ser el maestro sin discusión de la comunicación de anillo. Esto se realiza definiendo la barra colectora maestra como un nodo que no tenga ningún cable directamente conectado con su conector de entrada 20, lo cual se puede determinar como se describió anteriormente. La barra colectora maestra iniciará las siguientes operaciones (descritas con mayor detalle más adelante) : 1) Sincronización de palabra 2) Sincronización de ciclo 3) Numeración de nodo 4) Compensación de demora El formato de palabras de datos en el BBUS es como sigue. La comunicación de nodo a nodo se realiza mediante una transmisión en serie de bits, de una palabra de 9 bits desde un nodo hasta el siguiente, como se describió anteriormente. La palabra se lee en el registrador de cambio de entrada de nodo 40, se transfiere al registrador de cambio de salida 50 (como se indica en fantasma en la Figura 5) , y luego se transmite al siguiente nodo.

Un bit de la palabra, por ejemplo, el bit más significativo, es un bit de control del nivel de enlace. Un ejemplo de la definición del bit de control es: 1 = Información de sincronización 0 = Carga útil Por ejemplo, refiérase a la Figura 2. La palabra de sincronización (SINC) insertada en la corriente de datos al principio de cada ciclo de la barra colectora, indicada por el rectángulo grueso, incluye nueve bits, como se indica por la expansión de bits debajo de la representación de la corriente de datos. El bit más significativo, indicado por un rectángulo grueso en la expansión de bits, es un bit de • l' lógico. Por otra parte, la palabra de datos de nueve bits que lleva la palabra 1 del segundo canal en este ciclo, tiene un bit más significativo, también indicado por un rectángulo grueso, que es un bit de '0' lógico, como se indica en la expansión de bits debajo de la representación de la corriente de datos. La inicialización de la barra colectora de anillo de la cadena en margarita, referida anteriormente, empieza con la sincronización de palabras. La sincronización de palabras se logra mediante el nodo maestro que transmite un código de sincronización (descrito con mayor detalle más adelante) en su conexión de salida 70, después de que se aplica inicialmente energía al sistema. Luego el nodo maestro empieza a examinar los datos recibidos en su conexión de entrada 20 para el regreso del código de sincronización de palabras, mediante el examen de su registrador de entrada 40 (que, en una modalidad preferida, es un registrador de 19 bits) , hasta que se detecta el código de sincronización de palabras. La siguiente descripción se basa en el código de sincronización de palabras, que es una sola palabra de nueve bits. Sin embargo, el código de sincronización de palabras puede ser una secuencia de dos ó más palabras de código. Cuando se ha detectado el código de sincronización de palabras, se ha logrado la sincronización de palabras. Las demoras en este anillo de nodos pueden ser un número no entero de una palabra de nueve bits, como un resultado, por ejemplo, del procesamiento y de las demoras relacionadas con el cable. Para ajustar las demoras de tiempo de la palabra no entera, el registrador de cambio de entrada 40 puede contener un número de bits mayor que aquél necesario para almacenar una palabra de datos. Como un ejemplo, una modalidad preferida del registrador de cambio de entrada 40 contiene 19 bits. Para aseverar la demora, se examinan los datos en el registrador de entrada 40 en tiempos de palabra enteros. La posición de la palabra de sincronización de nueve bits en el registrador de cambio de 19 bits, indica una demora en relación con un tiempo de palabra entero. La demora se utiliza para ajustar el tiempo de las siguientes palabras. Para los nodos adyacentes, con la excepción del modo maestro, el reloj acompaña a los datos, y, por consiguiente, se demora igual que los datos, de modo que no hay demora de tiempo aparente para el nodo. Ya que el nodo maestro tiene un reloj de referencia, la demora a través del anillo completo es aparente para el nodo maestro. La extensión de la demora está limitada por la longitud del cable hasta menos de una palabra, con la excepción de las demoras de palabra enteras en cada nodo. El registrador de cambio de entrada de 19 bits 40 de cada nodo no maestro, se puede utilizar para proporcionar las demoras de palabra adicionales que sean necesarias, de una manera que se describirá con mayor detalle más adelante. Las señales de tiempo en cada nodo se proporcionan como sigue. Cada nodo tiene dos relojes. Los datos de entrada desde el conector de entrada 20 hasta el registrador de cambio de entrada 40, se cambian mediante el reloj derivado de los estrobes desde el nodo inmediatamente anterior, como se recibe en la conexión de entrada 20 (ó en la conexión de salida 70 para el modo maestro) . Cada nodo también tiene su propio reloj de cristal interno que utiliza para impulsar a su registrador de cambio de salida 50 y a su lógica interna. Por consiguiente, es posible que el reloj interno sea más rápido ó más lento que el reloj de entrada por una pequeña cantidad, y esto se debe corregir. En el caso de que el reloj de entrada sea más rápido que el reloj interno, el ciclo de reloj de entrada adicional es absorbido permitiendo que la palabra de entrada se cambie un bit adicional en el registrador de cambio de entrada 40. En el caso de que el reloj interno sea más rápido que el reloj de entrada, el ciclo de tiempo de entrada de datos, como se define por el reloj interno, se extiende un ciclo de reloj extra, mientras que se están cambiando los datos de entrada hasta el registrador de cambio de entrada 40. Lo anterior tiene el efecto acumulativo de hacer más lento el anillo hasta la velocidad del reloj interno del nodo más lento. Los contadores del ciclo de barra colectora adentro de cada nodo, se sincronizan restableciendo todos los contadores de ciclo cuando se lee una palabra de sincronización de ciclo (descrita más adelante) en un nodo al final del ciclo de entrada. Por consiguiente, cada nodo pasa a través de los mismos estados que el nodo anterior, demorado por un tiempo de palabra recibido más la demora de propagación del cable. El estado de tiempo de cada nodo, con la excepción del nodo maestro, se sincroniza mediante la recepción de la palabra de sincronización del ciclo, para compensar la demora. Por ejemplo, si la longitud del cable total está limitada a 10 metros, entonces la demora total a través del cable es del orden de 50 nanosegundos, ó cinco ciclos de reloj para un reloj de 100 MHz. Por consiguiente, se almacena menos de una palabra en el cable. La longitud del cable puede ser significativamente más larga cuando se incluye la línea de retorno, y la longitud agregada se debe considerar cuando se diseña un impulsor de cable. También, cada nodo tiene una demora adicional potencial que es menor que un ciclo de reloj. El ciclo de barra colectora básico descrito anteriormente, e ilustrado en la Figura 2, es de 88 palabras de nueve bits, u 88 x 9 = 792 ciclos de reloj de duración. El contador de canal puede diseñarse de tal manera que, si cualquier canal de datos necesita más de 1 Mbs de capacidad, se puedan asignar ranuras adicionales adentro del contador de datos de canal básico, de tal manera que se minimicen los saltos. Para realizar esto, cuando múltiples nodos utilizan canales de datos de tamaño arbitrario, la tarea de asignación de capacidad se asigna al nivel de la aplicación, y al nivel de la aplicación se le da la tarea de asignar ranuras de tiempo para cada canal de datos. De una manera alternativa, un planteamiento que reduce el excedente de la aplicación, es preasignar 8 canales principales de una capacidad de 11 Mbs, cada uno para asegurar un salto menor de 1 microsegundo/canal, como se ilustra en la Figura 2. Estos 8 canales principales pueden asignarse ahora simplemente, y el contador de canales se diseñará para extender estos 8 canales principales entre las 88 ranuras de • canales, también como se ilustra en la Figura 2. Cada una de las 8 ranuras son independientes unas de otras, en la determinación de los saltos, y se pueden asignar independien-temente mediante cada nodo (pero solamente un nodo puede utilizar cada uno de los 8 canales) . El canal de control se asigna por separado, y tiene un saldo de 8 microsegundos. Con respecto a la sincronización del nodo y a la dirección del nodo, se deben proporcionar varias características. Estas características incluyen la sincronización de palabra y la sincronización del ciclo de barra colectora (ambas descritas anteriormente, la sincronización de mensaje, la dirección del nodo, y una indicación de que no hay datos presentes en una ranura .de datos (todo descrito más adelante) . Para este fin, se proporcionan varias palabras especiales de sincronización y dirección, y se identifican teniendo un ' l' lógico como el bit más significativo en la palabra de datos de nueve bits. En la presente modalidad, el sistema está limitado a no más de 32 nodos. Por consiguiente, solamente 5 bits de un byte (por ejemplo, los bits 3 a 7 de un byte que tienen los bits designados 0 a 7) , se necesitan para identificar una dirección de nodo de destino. La identificación de una dirección de nodo fuente es implicada por la ranura de tiempo, aunque esa información se puede enviar en un byte adicional si se desea. Los 3 bits restantes de un byte (por ejemplo, los bits 0 a 2) se utilizan para identificar ocho códigos especiales de sincronización y de dirección, que definen diferentes funciones, como se muestra en la Tabla 1.

TABLA 1 La primera fila de la Tabla 1 muestra un código OOH (es decir, 00 en hexadecimal) de la palabra de sincronización especial que se utiliza para indicar que no hay datos presentes para una ranura de tiempo particular. Este código se necesita, debido a que las ranuras de tiempo siempre están presentes en la corriente de datos, y el nodo receptor de destino buscará en cada ranura de tiempo el canal asignado.

Esta palabra permite que el nodo fuente reconozca que no había datos disponibles para una ranura de tiempo particular. La segunda fila de la Tabla 1 muestra el código de sincronización de palabra, descrito anteriormente. En este código, los bits 0 a 2 son iguales a 111. La tercera fila de la Tabla 1 muestra una palabra de código de dirección para especificar una dirección de destino. Este código no se necesita cuando se utiliza el protocolo CEBUS para establecer canales de comunicaciones entre los nodos. En ese caso, ya está codificada una dirección .de destino en el mensaje del canal de control, como se describe en el estándar industrial EIA IS-60. Además, el código de dirección de nodo cero se reserva para los mensajes de radiodifusión. El nodo maestro es el nodo 1. Por consiguiente, solamente se permiten 31 nodos físicos en el sistema. Cuando se radiodifunde un mensaje, el que lo envía asume que es recibido por todos los nodos. No hay un reconocimiento, y por consiguiente, no hay certidumbre de la recepción. La cuarta fila de la Tabla 1 muestra una palabra de sincronización del ciclo de barra colectora, como se ilustra en la Figura 2. En la palabra de sincronización del ciclo de barra colectora, los bits 0-2 son iguales a 110. El bit menos significativo de la palabra de sincronización del ciclo de barra colectora lleva un bit para el canal de control, y se indica por una X en la Tabla 1, para indicar una condición de •no importa'. Cuando el contador de 88 canales = 0, el canal de control tiene una ranura. Si el contador de nodo y el contador de longitud de mensaje en el maestro son cero, el maestro envía el código de sincronización del ciclo. Cuando se recibe una palabra de sincronización del ciclo de barra colectora, cada nodo puede restablecer sus contadores si ha perdido la sincronización. Si no se detecta una palabra de sincronización del ciclo de barra colectora dentro de un tiempo razonable, el nodo puede asumir que se rompió la barra colectora. En una modalidad, el canal de control se puede asignar al trabajo de nombrar nodos. En este caso, no hay necesidad de asignar nombres ó números a los nodos. Sin embargo, en una modalidad preferida, el nodo maestro proporciona numeración de nodos como una parte del proceso de inicialización. Después de que se realiza la sincronización de palabra como se describió anteriormente, el maestro envía el comando de nombre ilustrado en la quinta fila de la Tabla 1, es decir, con los bits 0-2 iguales a 100, y con los bits de dirección de nodo (bits 3-7) establecidos en 00001. El número en los bits de dirección de nodo del nodo transmisor - el nodo maestro en este caso. Cada nodo que recibe el comando de nombre, incrementa el número representado por los bits de dirección de nodo, utiliza este número como su dirección de nodo, y envía el comando de nombre con su propia dirección de nodo en los bits de dirección de nodo al siguiente nodo. El maestro detiene la circulación del comando cuando lo recibe después de que ha circulado alrededor del ciclo. Si un nodo tiene una demora de dos tiempos de palabra (descrita con mayor detalle más adelante) , ese nodo incrementa el número representado por los bits de dirección de nodo de la palabra de nombre que recibe por 2. Por consiguiente, la dirección de nodo de cada nodo concuerda con la ranura de tiempo de demora de ese nodo. La sexta fila de la Tabla 1 representa una palabra de petición de asignación de recursos del nivel de enlace. Se puede enviar una petición de asignación de recursos del nivel de enlace en lugar de un mensaje de canal de control, estableciendo los bits 0-2 iguales a 001. Cada uno de los bits 4 a 7 representa dos canales de datos adyacentes, por ejemplo, el bit 7 representa las ranuras 0 y 1 para una capacidad total de 22 Mbs; el bit 6 representa las ranuras 2 y 3, y así sucesivamente. Se prevé que la palabra de petición de asignación de recursos del nivel de enlace se utilice para los nodos simples que no tengan capacidad para utilizar el canal de control. Cuando este nodo requiere acceso a un canal de barra colectora, transmite a la barra colectora una petición de asignación de recursos con uno de los bits que corresponden a un par deseado de canales indicados en los bits 4 a 7, en lugar de una palabra de dirección de mensaje de destino.

Cuando un nodo sucesivo recibe una petición de asignación de recursos, pasa la petición sin cambios al siguiente nodo si no tiene conflicto con la petición. Si el nodo está utilizando los recursos solicitados, pone en ceros el bit que corresponde al canal solicitado que está en uso, y envía la palabra modificada al siguiente nodo. El nodo fuente entonces debe remover la petición del anillo. No hay otra regla justa u otro arbitraje. Si la petición regresa sin que se pongan los canales en ceros, el nodo solicitante utiliza el canal. Si el canal no está disponible, el canal solicitante prueba otro de los cuatro pares de canales. Si no hay ningún canal disponible, se detiene el proceso. El proceso podría reasumirse después de una larga demora aleatoria. Este método de solicitar el uso de canales de datos se prevé para los nodos que pretendan utilizar el canal para sesiones largas, y para pocos nodos simples sin una capacidad de canal de control. La séptima fila de la Tabla 1 ilustra una palabra de ajuste de demora de anillo, en donde los bits 0-2 son iguales a 011. En general, cada nodo debe remover los mensajes que pone en el anillo. Para hacer esto, debe conocer la longitud de la demora sobre el anillo en tiempos de palabra enteros. Esto debe ser determinado por el nodo maestro durante el proceso de inicialización. El nodo maestro asume que la demora es de cuando menos el número de nodos en el sistema. El maestro cuenta el número de ciclos de reloj requeridos para el regreso del comando de nombre (descrito anteriormente) . Luego esta cuenta se redondea hasta el siguiente número entero de ciclos de palabra (de nueve ciclos de reloj) , y se denomina la demora del anillo. Como se describió anteriormente, cada nodo, con la excepción del nodo maestro, se corrige en el tiempo para la longitud del cable desde el nodo anterior, mediante la recepción de la palabra de sincronización de palabra. Por consiguiente, inclusive cuando la demora entre los nodos adyacentes (con la excepción del nodo maestro) pueda exceder a una longitud de palabra, para el nodo receptor, la demora parece ser cero. Por consiguiente, en general, cada nodo, con la excepción del nodo maestro, agrega una demora de un tiempo de palabra. El nodo maestro ve la demora total del ciclo, y ajusta esta demora a un múltiplo de ocho tiempos de palabra, a menos que se conecten menos de cuatro nodos en el ciclo. Si se conectan menos de cuatro nodos, la demora se ajusta a un múltiplo de cuatro tiempos de palabra, y el sistema se configura para tener cuatro canales de 22 Mbs cada uno. La demora del anillo se incrementa mediante la utilización de la palabra de ajuste de demora de anillo, hasta que se corrija la demora de anillo total. La última fila de la Tabla 1 ilustra una palabra de datos de carga útil. En una palabra de carga útil, el bit más significativo es un '0' lógico, y el resto de los ocho bits llevan datos que se van a transmitir desde un nodo hasta otro. Los nodos no remueven los datos del anillo (excepto como se notó) durante el proceso de inicialización, con la excepción del nodo maestro. El comando de sincronización del ciclo de barra colectora indica el final del proceso de inicialización. Cada nodo remueve sus transmisiones del número del módulo 8 (ó módulo 4) de palabras, después del comando de sincronización del ciclo de barra colectora. Una alternativa es una implementación del módulo 4, en donde cada nodo debe saber que está en un anillo de demora 4, ó solamente se permite utilizar las primeras cuatro ranuras. Lo último es relativamente fácil de implementar y razonable, debido a que, con solamente cuatro nodos, la necesidad de capacidad de canales en general no es tan grande. Es necesario considerar la demora del anillo al hacer las asignaciones de ranuras de tiempo de la barra colectora. Es decir, las ranuras de tiempo de la barra colectora deben ser un módulo de la demora de anillo total y la frecuencia de multiplexión. Un planteamiento es fijar el módulo de la demora del anillo. Cada nodo debe tener la capacidad para insertar una demora de hasta dos palabras de 9 bits en su registrador de cambio de entrada 40, en el caso de que sea el maestro. Esta demora también se puede utilizar para ajustar la demora del anillo. Por consiguiente, cada nodo se puede configurar para introducir una demora de una ó dos palabras. Para un anillo que incluye solamente dos ó tres nodos, el anillo se puede ajustar de esta manera para tener una demora de cuatro. En todos los demás casos, el anillo se puede ajustar para tener una demora que sea un módulo de 8 tiempos de palabra. En cualquier caso, el ajuste de demora de anillo se presenta como sigue. Después, el nodo maestro mide la demora de palabra total alrededor del anillo. Si no es un módulo 8 (ó 4) , se transmite una palabra de ajuste de demora de anillo mediante el maestro para incrementar la demora. El primer nodo que recibe esta palabra que no haya incrementado ya su demora (es decir, su demora todavía es de una palabra) , se condiciona para recibir su palabra de entrada desde los segundos nueve bits del registrador de cambio de entrada 40, en lugar de los primeros nueve bits. De esta manera, este nodo introduce una demora de palabra extra en el ciclo, y ahora tiene una demora de dos palabras. Este nodo luego remueve la palabra de la barra colectora. Este proceso se repite hasta que se haya agregado el número correcto de demoras de palabra al anillo, y su demora de palabra sea el módulo 8 (ó el módulo 4) . Un experto en este campo también notará que la longitud del cable del anillo debe limitarse a aproximadamente 18 metros, para evitar el caso de cablearse agregando más de una demora de palabra. Con este sistema, es relativamente simple agregar la limitación de multiplexión de 8 canales. El sistema básico (ver la Figura 2) es de 11 ciclos de 8 ranuras de palabras de 9 bits. Cada 88 ranuras, se utiliza una ranura para una palabra de sincronización que contiene un bit de canal de control. El sistema BBUS incluye un canal de control compatible con CEBUS. Como se especifica en el estándar industrial IS-60, el canal de control CEBUS proporciona una máxima amplitud de banda de lOk bits por segundo. El acceso al canal de control es arbitrado mediante la utilización de estados superior e inferior sobre la barra colectora, muy parecido a un canal de control de arbitraje ó cableado. Como se describió anteriormente y se ilustra en la Figura 2, el sistema de bus incluye un ciclo de barra colectora de 7.920 microsegundos, y se envía una palabra de sincronización del ciclo de barra colectora cada ciclo de barra colectora. La información de arbitraje del canal de control y los datos se colocan en el bit del canal de control de la palabra de sincronización del ciclo. Esta capa física permite tener una velocidad de bits de datos máxima igual a la velocidad de palabra de sincronización del ciclo de barra colectora. Los aspectos del protocolo que corresponden al Enlace de Datos conocido, la Red y las Capas de Aplicación y el Administrador de Capas del Sistema del CEBUS, se pueden utilizar para completar el modelo del canal de control. También, se puede utilizar la Sub-capa Dependiente de los Medios CEBUS para codificar y descodificar los datos. En la siguiente discusión, se utilizan los valores de bits 1 y 0 para indicar una señal de estado superior ó inferior en el canal de control. Por ejemplo, una señal de estado superior es cuando este campo se establece en una señal de "1" lógico, y la señal de estado inferior por omisión es una señal de "0" lógico. En una implementación real, se podría invertir esta correspondencia. El protocolo de acceso múltiple de detección de portadora CEBUS con el método de arbitraje de detección de contención (CSMA-CD) , y el acceso al canal de control, se pueden utilizar para determinar cual nodo tiene acceso al canal de control. En algún punto de la operación del CEBUS, se debe determinar si se inicia un arbitraje para el acceso al canal de control. Existen muchas técnicas conocidas diferentes para determinar cuando iniciar un arbitraje. Por ejemplo, se podría iniciar un arbitraje siempre que un nodo desee acceso al canal de control. De una manera alternativa, se podría iniciar un arbitraje siempre que múltiples nodos deseen simultáneamente acceso al canal de control. Si es necesario un arbitraje, se puede desencadenar de una manera conocida, mediante el monitoreo de la actividad en el canal de control, y se desencadena el arbitraje cuando la barra colectora ha estado inactiva durante más de algún período de tiempo previamente determinado.

Cuando se desencadena un arbitraje, se computa un preámbulo de ocho bits por cada nodo que desea acceso al canal de control. En una modalidad preferida, este preámbulo es generado como un número aleatorio en cada nodo, y es diferente para cada arbitraje. Esto permitirá que se conceda justamente el acceso a la barra colectora. Alternativamente, a cada nodo se le podría preasignar un preámbulo que represente la prioridad relativa de cada nodo. El preámbulo se utiliza para arbitrar el acceso al canal de control. El nodo que arbitra con éxito por el canal de control se deja terminar la transmisión de su mensaje, y todos los demás nodos deben esperar el siguiente intervalo de tiempo disponible (determinado como se describió anteriormente) antes de tratar de arbitrar por el canal de control. El preámbulo y el mensaje se codifican para transmitirse como una secuencia alternada de estados superior e inferior. Un símbolo es representado por un estado en el bit de control de la palabra de sincronización del ciclo, ó una serie de estados en los bits de control de palabras de sincronización del ciclo sucesivas. El valor del símbolo se transmite por la cantidad de tiempo hasta la siguiente transición de estado. Hay cuatro símbolos básicos: '0' lógico, '1' lógico, Fin de Campo (EOF) y Fin de Paquete (EOP) . Son posibles otros símbolos, tales como Fin de Campo de Preámbulo, y Fin de Campo de Símbolo, pero no se utilizan en el sistema de ejemplo descrito más adelante. Un ciclo de la barra colectora (7.920 microsegundos) es igual a un Tiempo de Símbolo Unitario (UST) . La codificación de símbolos es como sigue: 1 UST = 1 2 UST = 0 3 UST = EOF 4 UST = EOP Cualquiera de los símbolos que llevan información (1, 0, EOF, EOP) puede estar representado bien sea por señales de estado superiores ó inferiores, ó una serie de señales de estado superiores ó inferiores consecutivas. Por ejemplo, una señal de '1' lógico está representada por una sola señal de estado superior ' 1 ' ó una sola señal de estado inferior ' 0 ' . Una señal de '0' lógico está representada por dos señales de estado superior consecutivas '11', ó dos señales de estado inferior consecutivas '00', y así sucesivamente. Por consiguiente, los bits *0101' en el preámbulo, pueden estar representados por las señales del canal de control: 001001, es decir, dos señales de estado inferior consecutivas, que representan una señal de '0* lógico, seguida por una sola señal de estado superior que representa una señal de » 1' lógico, seguida por dos señales de estado inferior consecutivas que representan una señal de '0' lógico, seguidas por una sola señal de estado superior, que representa una señal de ' l' lógico. De una manera similar, los mismos bits del preámbulo (es decir, el ejemplo '0101') pueden estar representados por las señales de canal de control: 110110. Es el lapso de tiempo entre las transiciones de estado lo que determina el valor del símbolo. El arbitraje inicial se presenta mediante la determinación de si se cumplen las condiciones de tiempo de inactividad del canal de control. Durante los períodos de inactividad del canal de control, las señales de estado se colocan en la palabra de sincronización del ciclo. Enseguida tenemos las definiciones de ciertos términos pertinentes. El "Campo del Bit de Control" (CBF) es el bit en la palabra de sincronización del ciclo que contiene la información del canal de control de CEBUS. Un "Ciclo del Canal de Control" empieza cuando un nodo pone primero un estado superior en el CBF, y termina cuando se transmite un símbolo de "Fin de Paquete" (definido anteriormente) mediante el nodo que gana el arbitraje, ó hay un tiempo fuera del ciclo. El "Nodo de Escritura" es el primer nodo que coloca un estado superior en el CBF durante el primer ciclo del canal de control. Esto inicia el ciclo de arbitraje del canal de control. Los "Nodos Competidores" son todos los nodos que compiten por el canal de control localizado después del nodo de escritura en el ciclo. Los "Nodos Tardíos" son todos los nodos que compiten por el canal de control que se localizan antes del nodo de escritura en el ciclo, y empiezan el arbitraje durante el siguiente ciclo de sincronización de la barra colectora. Haciendo nuevamente referencia a la Figura 1, asuma que el Nodo A es el nodo maestro para la barra colectora, y asuma que el Nodo C es el "Nodo de Escritura" . Los Nodos D y E pueden ser nodos competidores en el mismo ciclo de barra colectora. Los Nodos A y B también pueden ser nodos competidores, pero son referidos como "nodos tardíos", debido a que inician el arbitraje en el siguiente ciclo de sincronización de la barra colectora. El nodo maestro A recibe al CBF desde el nodo E, una vez que algún nodo ha iniciado un Ciclo de Barra Colectora de Control. De otra manera, establece el CBF en el estado inferior, 0. Las reglas de arbitraje son como sigue: Primero, un nodo puede competir por el acceso al canal de control de CEBUS, en el entendido de que haya cumplido con todos los requerimientos de tiempo de inactividad del canal de control de IS-60. Estos requerimientos de tiempo empezarán desde el último estado superior observado en el CBF. Segundo, la salida del CBF desde un nodo debe ser un estado superior si ese nodo recibe un CBF que tenga el estado superior. Las excepciones a esta regla se dan enseguida. Los nodos que no están contendiendo por el acceso al canal de control, pasan el CBF recibido sin cambios al siguiente nodo. Tercero, si un nodo pone un CBF que tenga un estado inferior en el canal de control, y recibe de regreso un CBF que tenga un estado superior en la siguiente palabra de sincronización del ciclo de barra colectora, ese nodo deja de contender por el canal de control. Cuarto, si un nodo está (todavía) compitiendo por el canal de control, y el estado de la siguiente salida de CBF (basándose en el preámbulo aleatorio codificado) es un estado superior, este nodo establecerá el CBF en el estado superior, inclusive cuando reciba un estado superior. Quinto, el primer nodo que completa con éxito la transmisión de su preámbulo codificado, y un símbolo de "Fin de campo" (definido anteriormente) , gana el arbitraje del canal de control. Las reglas para cambiar el CBF son como sigue. Primero, el primer nodo que asevera una señal de estado superior durante el ciclo de barra colectora después de que se cumplen los requerimientos de tiempo de inactividad del canal de control, es el nodo de escritura. Segundo, el valor de CBF no se puede cambiar desde el estado superior, excepto mediante el nodo de escritura. Tercero, todos los nodos competidores pueden cambiar el CBF desde un estado inferior hasta un estado superior. Cuarto, la designación de un nodo como el nodo de escritura, puede ser heredada por cualquier nodo que cambie el CBF desde el estado inferior hasta el estado superior. Es decir, si un nodo inicialmente no es el nodo de escritura, y ese nodo recibe un CBF de estado inferior, pero lo cambia a un estado superior basándose en su preámbulo codificado, ese nodo llega a ser el nodo de escritura. Quinto, el estado del nodo de escritura es perdido por el nodo previamente designado como el nodo de escritura, si ese nodo recibe un CBF diferente de aquél que aseveró en el canal de control durante el ciclo de barra colectora anterior. En adición, ese nodo deja de contender por el acceso al canal de control. La operación descrita se puede entender mejor haciendo referencia a un ejemplo de operación de arbitraje que se muestra en forma de diagrama de flujo en la Figura 6. En la Figura 6, el arbitraje empieza en el paso 600. El paso 605 determina si un nodo está contendiendo por el acceso al canal de control, por ejemplo, si el nodo tiene que enviar un mensaje de control. Para un nodo que no está contendiendo por el acceso al canal de control, el paso 605 es seguido por los pasos 660 y 665, que pasan cada estado de CBF recibido a través del nodo sin cambios hasta el final del arbitraje. Cuando se termina el arbitraje (resulta "SI" en el paso 665) , el paso 665 es seguido por los pasos 635, en donde termina el arbitraje, y el paso 640 en donde el nodo que contiende por el acceso y gana el arbitraje, tiene acceso al canal de control. Para un nodo que está contendiendo por el acceso al canal de control, el paso 605 es seguido por el paso 610, en donde se genera un preámbulo. Un nodo que está contendiendo por el acceso al canal de control, y que recibe un CBF que exhibe un estado inferior, llega a ser un nodo de escritura, e inicia la transmisión de su preámbulo estableciendo el CBF en un estado superior en el paso 615. El siguiente CBF es recibido en el paso 620. El paso 620 es seguido por el paso 625, el cual determina si el estado del CBF anterior fue un estado inferior, mientras que el CBF recibido es un estado superior. Si es así (resulta "SI" en el paso 625) , otro nodo ha cambiado el CBF al estado superior, es decir, otro nodo ha llegado a ser el nodo de escritura. Por consiguiente, el paso 625 es seguido por el paso 660, en donde el presente nodo deja de contender por el acceso al canal de control, y, como se describió anteriormente, no cambia los siguientes valores del CBF, es decir, pasa los valores del CBF a través del nodo. Un resultado de "NO" en el paso 625, indica que el presente nodo continúa siendo un nodo de "escritura", dando como resultado la ejecución del paso 630 después del paso 625. El paso 630 determina si el estado del CBF anterior era tanto el último estado del preámbulo como el mismo estado que el CBF recibido. Un resultado de "SI" en el paso 630, indica que el nodo ha terminado con éxito de enviar su preámbulo, y por consiguiente, ha ganado el arbitraje. Un resultado de "SI" en el paso 630, es seguido por el paso 635, el cual termina el arbitraje y el paso 640, en donde el nodo que gana tiene acceso al canal de control. Un resultado de "NO" en el paso 630, indica que no se han enviado todos los bits del preámbulo, y se ejecuta el paso 650. En el paso 650, el siguiente estado del CBF producido por el nodo es determinado por el estado del siguiente preámbulo, y por las reglas estipuladas anteriormente para cambiar el estado del CBF. El paso 650 es seguido por el paso 620, en donde se recibe el siguiente estado del CBF. Como una explicación adicional de la operación de arbitraje, sigue una descripción de los primeros tres ciclos de sincronización de la barra colectora en un ciclo de arbitraje. Durante el primer ciclo de la barra colectora disponible para arbitraje, por ejemplo, significando que ha habido una ausencia de actividad del canal de control durante el período de tiempo requerido, el nodo maestro establece el Campo de Bit de Control (CBF) en la palabra de sincronización del ciclo de barra colectora en una señal de estado inferior •0'. Cualquier nodo que desee acceso al canal de control, empieza a transmitir su preámbulo codificado en el CBF, cambiando el CBF al estado superior 1, y ese nodo llega a ser el nodo de escritura. Los siguientes nodos que no están compitiendo por el acceso al canal de control (denominados nodos no competidores) , toman nota del estado superior 1 del CBF recibido, y lo pasan al siguiente nodo, sin cambios. Entonces, los nodos no competidores deben esperar la siguiente vez en que se encuentren los tiempos de inactividad del canal de control antes de que puedan competir por el canal de control. Desde este punto en adelante, en este ciclo de arbitraje, los nodos no competidores pasarán el CBF enviado a ellos al siguiente nodo sin cambios. Cualquier nodo anterior al nodo de escritura no verá el estado superior 1 en el CBF durante este primer ciclo de barra colectora en el ciclo de arbitraje. La operación de estos nodos se describirá con mayor detalle enseguida. En el caso en que dos ó más nodos estén compitiendo por el acceso al canal de control, el primer nodo empezará a transmitir su preámbulo codificado, estableciendo el CBF en el estado superior. Esto se denota más adelante de la siguiente manera: CBF (# de ciclo) = estado. En este caso, este es el ciclo 1 del ciclo de arbitraje, y el valor es una señal de estado superior, representada por un 1, y por consiguiente: CBF(l) = 1. El primer nodo que establezca el CBF en 1, sabe que éste es el nodo de escritura, debido a que recibió CBF(l) = 0. Todos los nodos de arbitraje subsecuentes serán nodos competidores, y empezarán a transmitir su preámbulo codificado de la misma manera, pasando el CBF(l) = 1 sin cambios. El valor del CBF puede no cambiar desde el estado superior hasta que termine el ciclo (es decir, hasta que sea recibido por el nodo de escritura) . Como se describió anteriormente, todos los nodos no competidores pasan el CBF como se recibió, y ya no compiten por el acceso al canal de control durante este ciclo del canal de control. Durante el segundo ciclo de barra colectora en el ciclo de arbitraje, el maestro detecta que recibió el CBF(l) = 1, y establece CBF(2) = 1 en la siguiente palabra de sincronización del ciclo de barra colectora. Puede haber un nodo entre el nodo maestro y el nodo de escritura que desee acceso al canal de control, pero que no observó CBF(l) = 1 en el ciclo de barra colectora anterior. Este nodo se denomina un nodo tardío. También, empieza a transmitir su preámbulo codificado pasando el valor CBF (2) = 1. Sin embargo, está compitiendo con el nodo de escritura anterior. El valor CBF (2) = 1 se propaga a través del anillo hasta que llega al nodo de escritura. El nodo de escritura puede cambiar el estado del CBF(2) hasta CBF (2) = 0, ó continuar con CBF (2) = 1, dependiendo del siguiente estado de su preámbulo codificado. Si el siguiente estado en el preámbulo codificado del nodo de escritura es un estado superior, entonces el nodo de escritura establece CBF (2) = 1. Por otra parte, si el siguiente estado del preámbulo codificado es un estado inferior, entonces el nodo de escritura establece CBF(2) = 0. Los nodos subsecuentes continúan similarmente tratando de transmitir sus propios preámbulos codificados. Las reglas estipuladas anteriormente gobiernan si un nodo subsecuente puede cambiar el estado del CBF(2).

Si el nodo de escritura mantiene el estado del CBF (2) como un estado superior, es decir, CBF (2) = 1, entonces, como se estipula en las reglas anteriores, cada nodo competidor sucesivo determina el siguiente estado de su preámbulo codificado. Si el siguiente estado de su preámbulo codificado es el estado superior, entonces el nodo pasa CBF (2) = 1, y permanece en conexión para el acceso al canal de control. Si el siguiente estado es el estado inferior, entonces ese nodo pasa a CBF(2) = 1, pero deja la contención por el acceso al canal de control. Desde este momento en adelante en el ciclo de arbitraje, este nodo pasa el CBF al siguiente nodo sin cambios. Si el nodo de escritura cambia el estado del CBF (2) hasta un estado inferior, es decir, CBF (2) = 0, entonces los nodos subsecuentes pueden aseverar un estado superior 1 sobre este cambio estableciendo CBF (2) = 1. Si el siguiente estado en el preámbulo codificado de un nodo subsecuente es un estado superior 1, entonces ese nodo transmite CBF (2) = 1. Cuando ocurre esto, ese nodo hereda el estado del nodo de escritura. Si el siguiente estado del preámbulo codificado del siguiente nodo es un estado inferior, entonces ese nodo pasa CBF (2) = 0, y permanece en contención por el acceso al canal de control. En el tercer ciclo de barra colectora en el ciclo de arbitraje, el maestro recibe CBF (2) = 0, y establece CBF (3) = 0, ó recibe CBF (2) = 1, y establece CBF (3) = 1. Un último nodo, de una manera similar a la descrita anteriormente para los nodos que contienden, determina el siguiente estado de su preámbulo codificado, y entonces puede establecer el CBF (3) = 0, ó CBF (3) = 1, ó se puede salir de la contención por el acceso al canal de control, todo de conformidad con las reglas descritas anteriormente. Esto ocurre para todos los nodos tardíos. En algún punto, el nodo de escritura recibe el CBF (3) . Si el nodo de escritura había establecido anteriormente el CBF (2) = 1, entonces debe recibir de regreso el CBF (3) = 1. Entonces el nodo de escritura establece el CBF (3) en el siguiente estado en su preámbulo codificado, como se hizo en el ciclo 2 del canal de control (descrito anteriormente) del ciclo de arbitraje. Si el nodo de escritura había establecido anteriormente el CBF (2) = 0, y recibe el CBF (3) = 0, entonces el nodo de escritura todavía es el nodo de escritura, todavía está en contención por el acceso al canal de control, y puede cambiar el valor de CBF (3) al siguiente estado de su preámbulo codificado. Si el nodo de escritura había establecido anteriormente el CBF (2) = 0, pero recibió el CBF (3) = 1, entonces ya no es el nodo de escritura, y ya no está en contención por el acceso al canal de control. Desde este punto en adelante en el ciclo de arbitraje, este nodo pasa el CBF recibido sin cambios al siguiente nodo. La operación descrita anteriormente continúa para los siguientes ciclos de barra colectora. Cada nodo que queda en contención por el acceso al canal de control establece el CBF en el siguiente estado en su preámbulo codificado, ó deja la contención por el acceso a la barra colectora. Después de que se ha transmitido el preámbulo, cada nodo que está todavía en contención, trata de transmitir los estados de un símbolo de fin de campo, que, como se describió anteriormente, es de tres señales de estado superior ó inferior consecutivas. El primer nodo que transmite con éxito y recibe su preámbulo codificado, seguido por el símbolo de fin de campo, ganó el arbitraje, y puede empezar a transmitir su mensaje en el CBF de las palabras de sincronización del ciclo de barra colectora. Para resumir la descripción anterior, al final del preámbulo y del símbolo de fin de campo, el nodo que queda designado como el nodo de escritura ha arbitrado con éxito por el acceso al nodo. El estado del nodo de escritura es heredado por cualquier nodo que cambie el CBF desde un estado inferior hasta un estado superior. El estado del nodo de escritura se pierde cuando el nodo de escritura cambia de regreso un CBF diferente de aquél que colocó en el canal de control. Siguen cinco ejemplos de valores de campo de bit de control. Cada ejemplo se ilustra en una tabla. Cada nodo está representado por una columna en la tabla. La segunda fila de la tabla muestra los preámbulos generados aleatoriamente para los nodos que contienden por el acceso al canal de control. La tercera fila de la tabla muestra los preámbulos codificados de acuerdo con las reglas dadas anteriormente. Como se describió en lo anterior, el primer estado para codificar los preámbulos, es el estado superior. Las filas restantes muestran los estados del CBF como fue producido por cada nodo en los siguientes ciclos de barra colectora. La cuarta fila es el ciclo cero, y representa el último ciclo de inactividad del canal de control antes de que se inicie un ciclo de arbitraje.

EJEMPLO í En el Ejemplo 1, el nodo A es el nodo maestro, el nodo D inicia el ciclo de arbitraje, y el nodo B es un último nodo que compite con el nodo D por el acceso al canal de control. El nodo maestro, el nodo A, mantiene un estado inferior 0 en el CBF en el período de tiempo anterior al ciclo de arbitraje, como se ilustra en el ciclo 0, y la primera porción del ciclo de barra colectora 1. En el ciclo de barra colectora 1, el nodo D inicia el ciclo de arbitraje aseverando un estado superior en el CBF como el primer estado de su preámbulo codificado. El nodo E y el nodo A no son nodos competidores, y pasan esta señal al nodo B en el ciclo de barra colectora 2. El nodo B es un último nodo, y pasa el estado superior al nodo C. El nodo C tampoco es un nodo competidor, y pasa el estado superior de regreso al nodo D. El nodo D, cuando recibe de regreso el CBF(2) , en el ciclo 2, lo cambia a CBF(2) = 0, representando el siguiente estado en su preámbulo codificado. Este se pasa al nodo B en el ciclo 3 mediante los nodos E y A. El nodo B recibe un 0 en el ciclo 3, pero lo cambia a un 1, como el siguiente estado de su preámbulo codificado. Ahora el nodo B llega a ser el nodo de escritura. El 1 es pasado por el nodo C al nodo D. El nodo D transmitió un 0 en el ciclo 2, pero recibió un 1 en el ciclo 3. Por consiguiente, el nodo D deja la contención por el acceso al canal de control. Todos los nodos, salvo el nodo B llegan a ser ahora pasivos, y pasan el CBF recibido al siguiente nodo sin cambios. Eventualmente, el nodo B transmite con éxito y recibe su preámbulo codificado, seguido por un símbolo de fin de campo, y adquiere acceso al canal de control.

EJEMPLO 2 En el Ejemplo 2, el nodo D inicia un ciclo de arbitraje estableciendo CBF(l) = 1 como el primer estado de su preámbulo codificado, y es el nodo de escritura. El nodo E es un nodo competidor, y pasa el CBF(l) = 1 que recibe del nodo D. Los nodos A, B y C son nodos no competidores, y pasan los valores de CBF recibidos al siguiente nodo sin cambios. En el ciclo 2, el nodo D recibe el CBF (2) = l desde el nodo C, y lo cambia a CBF (2) = 0 como el siguiente estado en su preámbulo codificado. El nodo E recibe el CBF(2) = 0 en el ciclo 2. Sin embargo, el siguiente estado en el preámbulo codificado del nodo E es 1. Por consiguiente, el nodo E establece CBF (2) = 1, y llega a ser el nodo de escritura. En el ciclo 2, el nodo D establece el CBF(2) = 0, pero en el ciclo 3, el nodo D recibe el CBF (3) = 1. Por consiguiente, el nodo D sabe que ha perdido el arbitraje, y deja la contención por el acceso al canal de control. En este punto, todos los nodos, con la excepción del nodo E, están fuera de contención por el acceso al canal de control, y pasan el valor de CBF recibido al siguiente nodo sin cambios. El nodo E eventualmente transmite su preámbulo codificado completo, y el siguiente símbolo de fin de campo, y adquiere acceso al canal de control.

EJEMPLO 3 En el Ejemplo 3, el nodo D inicia un ciclo de arbitraje en el ciclo 1, estableciendo el CBF(l) = 1. El nodo E es un nodo que contiende, y pasa el CBF(l) = 1 al nodo A. Los nodos A, B y C son nodos que no contienden, que pasan los valores de CBF recibidos al siguiente nodo sin cambios. En el ciclo 2, el nodo D recibe del CBF (2) = 1. El siguiente estado del preámbulo codificado para el nodo D es 0, de modo que el nodo D establece CBF(2) = 0. El nodo E recibe el CBF (2) = 0.

El siguiente estado del preámbulo del nodo E también es 0, de modo que el nodo E permanece en contención por el acceso al canal de control, y establece CBF(2) = 0. En el ciclo 3, ocurre lo mismo nuevamente. En el ciclo 4, el nodo D recibe el CBF (4) = 0. El siguiente estado de su preámbulo codificado es 1, de tal manera que el nodo D establece CBF (4) = 1. El nodo E recibe el CBF (4) = 1 desde el nodo D. Como en el ciclo 1, entonces el siguiente estado de su preámbulo es 1, de tal manera que el nodo E permanece en contención, y establece CBF(4) = 1. En el ciclo 5, el nodo D recibe el CBF (5) = 1. -El siguiente estado de su preámbulo es 1, de tal manera que el nodo D establece CBF(5) = 1. El nodo E recibe el CBF(5) = 1. Sin embargo, el siguiente estado de su preámbulo es 0. Por consiguiente, el nodo E deja la contención por el acceso al canal de control, y pasa el CBF recibido al nodo A sin cambios durante el resto del ciclo de arbitraje. Eventualmente, el nodo D envía con éxito su preámbulo codificado, seguido por un símbolo de fin de campo, y adquiere el acceso al canal de control.

EJEMPLO 4 En el Ejemplo 4, ambos preámbulos aleatoriamente generados son iguales. El nodo D inicia un ciclo de arbitraje en el ciclo 1, estableciendo CBF(l) = 1. El nodo E es un nodo que- contiende, y recibe el CBF(l) = 1. También, establece CBF(l) = 1. Los nodos A, B y C son nodos que no contienden, que pasan el CBF recibido al siguiente nodo sin cambios. En el ciclo 2, el nodo D recibe el CBF (2) = 1. El siguiente estado de su preámbulo codificado es 0, de modo que establece CBF (2) = 0. El nodo E recibe el CBF (2) = 0. El siguiente estado de su preámbulo es 0, de tal manera que permanece en contención, y establece CBF (2) = 0. Debido a que los preámbulos codificados son idénticos, esto continúa hasta el ciclo 9. En el ciclo 10, el nodo D establece CBF (10) = 1 como el primer estado del símbolo de fin de campo, definido anteriormente. De una manera similar, como en los primeros nueve ciclos, el nodo E también está enviando un símbolo de fin de campo, y establece CBF (10) = 1. Esto continúa hasta el ciclo 13. En el ciclo 13, el nodo D recibe de regreso el último estado del símbolo de fin de campo, y adquiere acceso al canal de control. Bien sea que el primer bit del mensaje sea un '1' lógico (que sería transmitido como un solo 0) ó un '0' lógico (que sería transmitido como dos l's consecutivos), el primer estado puesto en el canal de control es 0. El nodo E recibe CBF (13) = 0, pero había transmitido CBF (12) = 1. Por consiguiente, se sale de la contención, y el nodo D adquiere acceso al canal de control .

EJEMPLO 5 El Ejemplo 5 es similar al Ejemplo 4, con la excepción de que el nodo B es un nodo tardío. Los preámbulos de ambos nodos B y D son idénticos. El nodo D inicia el ciclo de "arbitraje estableciendo CBF(l) = 1 en el ciclo 1. Los nodos A, C y E son nodos no competidores, que pasan los valores de CBF recibidos al siguiente nodo sin cambios. Como con el Ejemplo 4, los preámbulos codificados de ambos nodos B y D son idénticos, y cada uno permanece en contención por el acceso al canal de control a través del ciclo 10. En el ciclo 10, el nodo D empieza a enviar un símbolo de fin de campo. En el ciclo 11, el nodo B también empieza a enviar un símbolo de fin de campo. Nuevamente, ambos nodos permanecen en contención por el acceso al canal de control hasta el ciclo 12. En el ciclo 13, el nodo D recibe CBF (13) = 1, lo cual indica una transmisión con éxito de su preámbulo codificado, y el siguiente símbolo de fin de campo. Por lo tanto, el nodo B adquiere acceso al canal de control. Como con el Ejemplo 4, el nodo B inicia la transmisión de su mensaje estableciendo CBF (13) = 0. El nodo D recibe CBF(13) = 0, y deja la contención por el acceso al canal de control.

Claims (17)

REIVINDICACIONES

1. Un sistema de barra colectora de transmisión de datos, el cual comprende: una pluralidad de nodos; un barra colectora de anillo que acopla la pluralidad de nodos entre sí; en donde: la barra colectora de anillo transmite los ciclos de barra colectora sucesivos, conteniendo cada ciclo de barra colectora una pluralidad de palabras de barra colectora, una de las cuales es una palabra de sincronización del ciclo de barra colectora, y el resto de las cuales son palabras de datos, en donde la pluralidad de palabras de datos se asignan a una pluralidad de canales de datos.

2. El sistema de barra colectora de la reivindicación 1, en donde: cada uno de la pluralidad de nodos incluye un conector de entrada y un conector de salida; y la barra colectora de anillo comprende una pluralidad de cables, incluyendo cada uno, una línea de datos hacia adelante, y una línea de datos en reversa, y una clavija en cada extremo del cable, acoplándose los cables respectivos entre el conector de entrada de un nodo y el conector de salida de un nodo anterior en la barra colectora de anillo, y entre el conector de salida del primer nodo y el conector de entrada de un nodo sucesivo en la barra colectora de anillo.

3. El sistema de barra colectora de la reivindicación 2, en donde: los conectores de entrada y salida en cada nodo, incluyen cada uno, una terminal de línea hacia adelante, y una terminal de línea en reversa; y cada nodo incluye además: un registrador de entrada y un registrador de salida; un detector para determinar cuando se inserta una clavija en el conector de entrada y en el conector de salida; y un interruptor para acoplar la terminal de línea en reversa en el conector de salida con el registrador de entrada, y el registrador de salida con la terminal de línea hacia adelante en el conector de salida, cuando el detector detecta que se inserta una clavija en el conector de salida, y no se inserta clavija alguna en el conector de entrada, para acoplar la terminal de la línea hacia adelante en el conector de entrada con el registrador de entrada, y el registrador de salida con la terminal de línea en reversa en el conector de entrada, cuando el detector detecta que se inserta una clavija en el conector de entrada, y no se ha insertado clavija alguna en el conector de salida, y para acoplar la terminal de línea hacia adelante en el conector de entrada con el registrador de entrada, el registrador de salida con la terminal de línea hacia adelante en el conector de salida, y la terminal de línea en reversa en el conector de salida con la terminal de línea en reversa en el conector de entrada, cuando el detector detecta que se inserta una clavija tanto en el conector de entrada como en el conector de salida.

4. El sistema de barra colectora de la reivindicación 2 , el cual incluye además un primer nodo en el sistema de barra colectora, que tiene un cable conectado solamente a su conector de salida, y un último nodo en el sistema de barra colectora que tiene un cable conectado solamente a su conector de entrada.

5. El sistema de barra colectora de la reivindicáción 4, en donde el primer nodo en el sistema de barra colectora está designado como el nodo maestro, y realiza la inicialización del sistema de barra colectora.

6. El sistema de barra colectora de la reivindicación 5, en donde: el nodo maestro asigna un número de identificación mutuamente diferente a cada tercer nodo durante la inicialización del sistema de barra colectora, enviando un comando de nombre alrededor de la barra colectora de anillo, teniendo el comando de nombre un campo de identificación; en donde: al nodo maestro se le asigna un número de identificación de 1, y transmite el comando de nombre que tiene el campo de identificación establecido en 1; y cada nodo que recibe el comando de nombre, incrementa el campo de identificación, se asigna el número de identificación del campo de identificación incrementado, y transmite el comando de nombre al siguiente nodo con su número de identificación en el campo de identificación.

7. El sistema de barra colectora de la reivindícación 5, en donde: cada nodo comprende un registrador de entrada que contiene suficientes bits para contener cuando menos dos palabras de datos, puede dirigir una palabra desde su conector de entrada hasta su conector de salida con una de una demora de una palabra y una demora de dos palabras, e inicialmente dirige una palabra desde su conector de entrada hasta su conector de salida con una demora de una palabra; el nodo maestro ajusta la demora de palabra alrededor de la barra colectora de anillo, para ser el módulo de un número previamente determinado de palabras, enviando comandos de demora de anillo sucesivos a través del anillo, recibiendo cada nodo un comando de demora de anillo que responde por la dirección de una palabra desde su conector de entrada hasta su conector de salida con demoras de dos palabras, y removiendo el comando de demora de anillo de la barra colectora.

8. El sistema de barra colectora de la reivindicación 7, en donde, si hay menos de cuatro nodos en el anillo, el nodo maestro ajusta la demora de palabra alrededor de la barra colectora de anillo para ser el módulo 4, y si hay más de tres nodos en el anillo, el nodo maestro ajusta la demora de palabra alrededor de la barra colectora de anillo para ser el módulo 8.

9. El sistema de barra colectora de la reivindícación 5, en donde: cada nodo comprende un reloj del nodo; y el nodo maestro realiza la sincronización de los relojes de palabra en la pluralidad de nodos, mediante la transmisión de un comando de sincronización de palabra a través de la barra colectora de anillo y hasta la pluralidad de nodos.

10. El sistema de barra colectora de la reivindicación 9, en donde el nodo maestro comprende un registrador de entrada que tiene cuando menos suficientes bits para contener dos palabras, y compensa las demoras de palabra que no son enteras a través de la barra colectora de anillo, mediante la detección de cuáles bits en su registrador de entrada contienen el comando de sincronización de palabra en un tiempo de palabra, y utilizando esa localización en su registrador de entrada para recibir palabras desde la barra colectora.

11. El sistema de barra colectora de la reivindicación 1, el cual comprende además un canal de control, en donde un bit del canal de control es llevado en cada palabra de sincronización del ciclo de barra colectora.

12. El sistema de barra colectora de la reivindicación 1, en donde cada palabra de barra colectora contiene un bit de sincronización, y una pluralidad de bits de datos.

13. El sistema de barra colectora de la reivindicación 12, en donde el número de bits en la pluralidad de bits de datos, es ocho bits.

14. El sistema de barra colectora de la reivindicación 12, en donde las palabras de datos tienen el bit de sincronización establecido en '0' lógico, y las palabras de comandos y de sincronización tienen el bit de sincronización establecido en '1' lógico.

15. El sistema de barra colectora de la reivindicación 1, en donde la pluralidad de palabras de barra colectora en cada ciclo de barra colectora es de 88 palabras.

16. El sistema de barra colectora de la reivindicación 1, en donde la barra colectora de anillo transmite un número constante de canales de datos, y la pluralidad de palabras de datos se dividen en grupos sucesivos, conteniendo cada grupo un número de palabras de datos igual al número constante de canales de datos, y las palabras de datos de cada grupo se asignan a un canal de datos respectivamente diferente.

17. El sistema de barra colectora de la reivindicación 16, en donde el número constante de canales de datos es de ocho canales de datos.