[go: up one dir, main page]

WO2025134299A1 - 表示装置及びその製造方法 - Google Patents

表示装置及びその製造方法 Download PDF

Info

Publication number
WO2025134299A1
WO2025134299A1 PCT/JP2023/045842 JP2023045842W WO2025134299A1 WO 2025134299 A1 WO2025134299 A1 WO 2025134299A1 JP 2023045842 W JP2023045842 W JP 2023045842W WO 2025134299 A1 WO2025134299 A1 WO 2025134299A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
frame
display device
film
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
PCT/JP2023/045842
Other languages
English (en)
French (fr)
Inventor
雅貴 山中
達 岡部
猛久 櫻井
庄治 岡崎
信介 齋田
大地 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Display Technology Corp
Original Assignee
Sharp Display Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Display Technology Corp filed Critical Sharp Display Technology Corp
Priority to PCT/JP2023/045842 priority Critical patent/WO2025134299A1/ja
Publication of WO2025134299A1 publication Critical patent/WO2025134299A1/ja
Pending legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes

Definitions

  • the manufacturing method of the display device comprises a base substrate, a thin-film transistor layer provided on the base substrate and including a lower wiring layer, an interlayer insulating film provided to cover the lower wiring layer, an upper wiring layer provided on the interlayer insulating film, and a planarization film provided to cover the upper wiring layer, a light-emitting element layer provided on the thin-film transistor layer and constituting a display area, a frame area provided around the display area, a terminal portion provided at one end of the frame area, a plurality of frame wirings formed in the same layer and made of the same material as the upper wiring layer so as to be routed from the display area to the frame area and extend toward the terminal portion, and a frame-shaped slit formed in the planarization film in the frame area.
  • a manufacturing method of a display device characterized in that in a thin film transistor layer forming process for forming the thin film transistor layer, in the frame region on the terminal portion side, in an area where the slits are formed, a plurality of connecting wires are formed in the same layer with the same material as the lower wiring layer along the direction in which the plurality of frame wires extend, the interlayer insulating film is formed so as to cover the plurality of connecting wires, a plurality of contact holes are formed in the interlayer insulating film to electrically connect the plurality of frame wires to the plurality of connecting wires, and the plurality of frame wires are formed on the display region side of the slits, thereby reconnecting the plurality of frame wires to the plurality of connecting wires through the plurality of contact holes.
  • the present invention makes it possible to prevent the frame wiring from being damaged in the manufacturing process that follows the formation of the frame wiring.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device according to a first embodiment of the present invention.
  • FIG. 2 is a plan view of a display region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a display region of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 4 is an equivalent circuit diagram of a TFT layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 5 is a cross-sectional view of an organic EL layer constituting the organic EL display device according to the first embodiment of the present invention.
  • FIG. 6 is an enlarged plan view of a main portion of an area A in FIG.
  • FIG. 7 is a cross-sectional view taken along line VII-VII in FIG. 6, showing the wiring structure in the frame region on the terminal portion side of the organic EL display device according to the first embodiment of the present invention.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. 6, showing the wiring structure in the frame region on the terminal portion side of the organic EL display device according to the first embodiment of the present invention.
  • 9 is an enlarged plan view of a main portion of an organic EL display device according to a second embodiment of the present invention, showing a wiring structure in a frame region on the terminal portion side in FIG. 1, and corresponds to FIG. 6.
  • FIG. 10 is a cross-sectional view taken along line XX in FIG. 9, showing the wiring structure in the frame region on the terminal portion side of an organic EL display device according to a second embodiment of the present invention, and corresponds to FIG.
  • FIG. 1 is a plan view showing a schematic configuration of an organic EL display device 50a of this embodiment.
  • FIG. 2 is a plan view of a display area D of the organic EL display device 50a.
  • FIG. 3 is a cross-sectional view of the display area D of the organic EL display device 50a.
  • FIG. 4 is an equivalent circuit diagram of a TFT layer 20 constituting the organic EL display device 50a.
  • FIG. 5 is a cross-sectional view of an organic EL layer 33 constituting the organic EL display device 50a.
  • FIG. 6 is a plan view of a main part in which an area A in FIG. 1 is enlarged and shows a wiring structure of a frame area F on the terminal portion T side of the organic EL display device 50a.
  • FIG. 5 is a cross-sectional view taken along line VII-VII in FIG. 6 showing a wiring structure of a frame area F on the terminal portion T side of the organic EL display device 50a.
  • FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. 6 showing a wiring structure of a frame area F on the terminal portion T side of the organic EL display device 50a.
  • the sealing film 40 is omitted in Fig. 6.
  • the first inorganic sealing film 41 and the second inorganic sealing film 43 constituting the sealing film 40 are omitted in Fig. 7 and Fig. 8.
  • the organic EL display device 50a includes, for example, a rectangular display area D for displaying an image, and a frame area F arranged in a frame shape around the display area D.
  • the rectangular display area D is exemplified, but this rectangular shape also includes an approximately rectangular shape, such as a shape with arc-shaped sides, a shape with arc-shaped corners, or a shape with a notch in one side.
  • a first direction X parallel to the substrate surface of the resin substrate 10 described later a second direction Y perpendicular to the first direction X and parallel to the substrate surface, and a third direction Z perpendicular to the first direction X and the second direction Y (see FIGS. 7 and 8).
  • a plurality of sub-pixels P are arranged in a matrix.
  • a sub-pixel P having a red light-emitting region Lr for displaying red a sub-pixel P having a green light-emitting region Lg for displaying green
  • a sub-pixel P having a blue light-emitting region Lb for displaying blue are arranged adjacent to each other.
  • one pixel is formed by three adjacent sub-pixels P having a red light-emitting region Lr, a green light-emitting region Lg, and a blue light-emitting region Lb.
  • the arrangement of the sub-pixels P is not particularly limited, and examples include a pentatile arrangement and a stripe arrangement.
  • a terminal portion T is provided at one end of the frame region F (the lower end in FIG. 1) so as to extend in one direction (first direction X, horizontal direction in FIG. 1). Also, as shown in FIG. 1, in the frame region F, a frame-shaped slit S is formed in the planarization film 19 described below so as to surround the display region D. Note that in the frame region F between the display region D and the terminal portion T, a folding portion (not shown) that can be folded, for example, 180° (in a U-shape) with the first direction X as the folding axis may be provided so as to extend in one direction (first direction X).
  • the organic EL display device 50a includes a resin substrate 10 provided as a base substrate, a thin film transistor (TFT) layer 20 provided on the resin substrate 10, an organic EL element layer 30 provided as a light emitting element layer constituting the display area D, and a sealing film 40 provided on the organic EL element layer 30 (hereinafter, the sealing film 40 provided on the display area D is also referred to as the sealing film 40d).
  • TFT thin film transistor
  • the resin substrate 10 is made of, for example, polyimide resin.
  • the TFT layer 20 comprises a base coat film 11 provided on a resin substrate 10, a plurality of first TFTs 9a, a plurality of second TFTs 9b and a plurality of capacitors 9c provided on the base coat film 11 for each sub-pixel P, and a planarization film 19 provided on each of the first TFTs 9a, each of the second TFTs 9b and each of the capacitors 9c.
  • the base coat film 11, the semiconductor layers 12a and 12b, the gate insulating film 13, the first wiring layer including the gate line 14 see Fig.
  • the TFT layer 20 is provided with a plurality of gate lines 14 extending in parallel to each other in the horizontal direction in the drawings. Also, as shown in Figs.
  • the TFT layer 20 is provided with a plurality of source lines 18f extending in a direction intersecting (orthogonal to) the plurality of gate lines 14, i.e., in the vertical direction in the drawings, in parallel to each other. 2 and 4, the TFT layer 20 is provided with a plurality of power lines 18g that extend parallel to each other in the vertical direction in the drawings. Each power line 18g is provided adjacent to each source line 18f as shown in FIG. 2. Also, in the TFT layer 20, a first TFT 9a, a second TFT 9b, and a capacitor 9c are provided in each subpixel P as shown in FIG. 4.
  • the base coat film 11, the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17 are each composed of a single layer or a laminated film of an inorganic insulating film such as silicon nitride (SiNx (x is a positive number)), silicon oxide (SiO 2 ), or silicon oxynitride (SiON).
  • the semiconductor layers 12a and 12b are composed of, for example, a low-temperature polysilicon film or an In—Ga—Zn—O-based oxide semiconductor film.
  • the first wiring layer, the second wiring layer, and the third wiring layer are each composed of, for example, a metal single layer film such as molybdenum (Mo), titanium (Ti), aluminum (Al), copper (Cu), or tungsten (W), or a metal laminated film such as Mo (upper layer)/Al (middle layer)/Mo (lower layer), Ti/Al/Ti, Al (upper layer)/Ti (lower layer), Cu/Mo, or Cu/Ti. It is preferable that the second wiring layer and the third wiring layer are formed of a metal laminated film such as Ti/Al/Ti.
  • the first TFT 9a and the second TFT 9b are p-type TFTs in which impurities such as boron are doped into the semiconductor layers 12a and 12b described below.
  • the first TFT 9a is electrically connected to the corresponding gate line 14 and source line 18f in each subpixel P.
  • the first TFT 9a includes a semiconductor layer 12a, a gate insulating film 13, a gate electrode 14a, a first interlayer insulating film 15, a second interlayer insulating film 17, a source electrode 18a, and a drain electrode 18b, which are provided in this order on the base coat film 11.
  • the semiconductor layer 12a is provided in an island shape on the base coat film 11, and has, for example, a channel region, a source region, and a drain region.
  • the gate insulating film 13 is provided so as to cover the semiconductor layer 12a.
  • the gate electrode 14a is provided on the gate insulating film 13 so as to overlap with the channel region of the semiconductor layer 12a.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are provided in this order so as to cover the gate electrode 14a.
  • the source electrode 18a and the drain electrode 18b are provided on the second interlayer insulating film 17 so as to be spaced apart from each other.
  • the source electrode 18a and the drain electrode 18b are electrically connected to the source region and the drain region of the semiconductor layer 12a, respectively, through contact holes formed in the stacked film of the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17.
  • the second TFT 9b is electrically connected to the corresponding first TFT 9a and the power line 18g in each subpixel P.
  • the second TFT 9b includes a semiconductor layer 12b, a gate insulating film 13, a gate electrode 14b, a first interlayer insulating film 15, a second interlayer insulating film 17, a source electrode 18c, and a drain electrode 18d, which are arranged in order on the base coat film 11.
  • the semiconductor layer 12b is arranged in an island shape on the base coat film 11, and has, for example, a channel region, a source region, and a drain region. As shown in FIG.
  • the gate insulating film 13 is arranged so as to cover the semiconductor layer 12b.
  • the gate electrode 14b is arranged on the gate insulating film 13 so as to overlap with the channel region of the semiconductor layer 12b.
  • the first interlayer insulating film 15 and the second interlayer insulating film 17 are arranged in order so as to cover the gate electrode 14b.
  • the source electrode 18c and the drain electrode 18d are provided on the second interlayer insulating film 17 so as to be spaced apart from each other. Also, as shown in FIG.
  • the source electrode 18c and the drain electrode 18d are electrically connected to the source region and the drain region of the semiconductor layer 12b, respectively, through contact holes formed in the stacked film of the gate insulating film 13, the first interlayer insulating film 15, and the second interlayer insulating film 17.
  • first TFT 9a and the second TFT 9b are shown as top-gate type TFTs, but the first TFT 9a and the second TFT 9b may be bottom-gate type TFTs.
  • the capacitor 9c is electrically connected to the corresponding first TFT 9a and power supply line 18g in each subpixel P.
  • the capacitor 9c includes a lower conductive layer 14c formed in the same layer as the gate electrodes 14a and 14b using the same material, a first interlayer insulating film 15 provided to cover the lower conductive layer 14c, and an upper conductive layer 16 provided on the first interlayer insulating film 15 to overlap the lower conductive layer 14c.
  • the upper conductive layer 16 is electrically connected to the power supply line 18g via a contact hole formed in the second interlayer insulating film 17 as shown in FIG. 3.
  • the organic EL element layer 30 includes a plurality of organic EL elements 35 as light-emitting elements arranged in a matrix corresponding to a plurality of sub-pixels P.
  • the first electrodes 31 are provided in a matrix on the first planarization film 19 so as to correspond to a plurality of sub-pixels P. Also, as shown in FIG. 3, each of the first electrodes 31 is electrically connected to the drain electrode 18d (or the source electrode 18c) of each of the second TFTs 9b via a contact hole formed in the first planarization film 19. Also, the first electrodes 31 have a function of injecting holes (positive holes) into the organic EL layer 33. Also, it is more preferable that the first electrodes 31 are formed of a material having a large work function in order to improve the efficiency of hole injection into the organic EL layer 33.
  • examples of materials constituting the first electrode 31 include metal materials such as silver (Ag), aluminum (Al), vanadium (V), cobalt (Co), nickel (Ni), tungsten (W), gold (Au), titanium (Ti), ruthenium (Ru), manganese (Mn), indium (In), ytterbium (Yb), lithium fluoride (LiF), platinum (Pt), palladium (Pd), molybdenum (Mo), iridium (Ir), and tin (Sn).
  • the material constituting the first electrode 31 may be, for example, an alloy such as astatine (At)/astatine oxide (AtO 2 ).
  • each organic EL layer 33 is disposed on each first electrode 31, and is arranged in a matrix so as to correspond to a plurality of sub-pixels P.
  • each organic EL layer 33 includes a hole injection layer 1, a hole transport layer 2, a light-emitting layer 3, an electron transport layer 4, and an electron injection layer 5, which are arranged in this order on the first electrode 31.
  • the hole injection layer 1 is also called an anode buffer layer, and has the function of bringing the energy levels of the first electrode 31 and the organic EL layer 33 closer together and improving the efficiency of hole injection from the first electrode 31 to the organic EL layer 33.
  • materials constituting the hole injection layer 1 include triazole derivatives, oxadiazole derivatives, imidazole derivatives, polyarylalkane derivatives, pyrazoline derivatives, phenylenediamine derivatives, oxazole derivatives, styrylanthracene derivatives, fluorenone derivatives, hydrazone derivatives, and stilbene derivatives.
  • the electron injection layer 5 has a function of bringing the energy levels of the second electrode 34 and the organic EL layer 33 closer to each other and improving the efficiency of electron injection from the second electrode 34 to the organic EL layer 33, and this function makes it possible to reduce the driving voltage of the organic EL element 35.
  • the electron injection layer 5 is also called a cathode buffer layer.
  • examples of materials constituting the electron injection layer 5 include inorganic alkali compounds such as lithium fluoride (LiF), magnesium fluoride (MgF 2 ), calcium fluoride (CaF 2 ), strontium fluoride (SrF 2 ), and barium fluoride (BaF 2 ), aluminum oxide (Al 2 O 3 ), and strontium oxide (SrO).
  • the second electrode 34 is provided so as to cover each organic EL layer 33 and the edge cover 32.
  • the second electrode 34 has a function of injecting electrons into the organic EL layer 33.
  • the second electrode 34 is more preferably made of a material having a small work function in order to improve the efficiency of electron injection into the organic EL layer 33.
  • the second electrode 34 may be formed of an alloy such as magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), astatine (At)/astatine oxide (AtO 2 ), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), or lithium fluoride (LiF)/calcium (Ca)/aluminum (Al).
  • the second electrode 34 may be formed of a conductive oxide such as tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), or indium zinc oxide (IZO).
  • the second electrode 34 may be formed by stacking a plurality of layers made of the above materials.
  • materials with a small work function include magnesium (Mg), lithium (Li), lithium fluoride (LiF), magnesium (Mg)/copper (Cu), magnesium (Mg)/silver (Ag), sodium (Na)/potassium (K), lithium (Li)/aluminum (Al), lithium (Li)/calcium (Ca)/aluminum (Al), and lithium fluoride (LiF)/calcium (Ca)/aluminum (Al).
  • the sealing film 40d (TFE film) is provided on the organic EL element layer 30 so as to cover each organic EL element 35.
  • the sealing film 40d includes a first inorganic sealing film 41 provided so as to cover the second electrode 34, an organic sealing film 42 provided on the first inorganic sealing film 41, and a second inorganic sealing film 43 provided so as to cover the organic sealing film 42, and has a function of protecting the organic EL layer 33 from moisture, oxygen, and the like.
  • the first inorganic sealing film 41 and the second inorganic sealing film 43 are made of inorganic materials such as silicon oxide (SiO 2 ), aluminum oxide (Al 2 O 3 ), silicon nitride (SiNx (x is a positive number) such as trisilicon tetranitride (Si 3 N 4 ), and silicon carbonitride (SiCN).
  • the organic sealing film 42 is made of organic materials such as acrylic resin, polyurea resin, parylene resin, polyimide resin, and polyamide resin.
  • the organic EL display device 50a includes, in the frame region F, a resin substrate 10; an inorganic insulating laminate film provided on the resin substrate 10; a plurality of frame wirings 18h, 18i (upper wiring layer UW) provided on the inorganic insulating laminate film; a first planarization film 19, 19c (planarization film TH), a first damming wall Wa, and a second damming wall Wb provided on the plurality of frame wirings 18h, 18i and the inorganic insulating laminate film; and a sealing film 40 provided on the first planarization film 19, the first damming wall Wa, and the second damming wall Wb (hereinafter, the sealing film 40 provided on the frame region F is also referred to as "sealing film 40f").
  • the inorganic insulating laminated film is composed of a base coat film 11, a gate insulating film 13, a first interlayer insulating film 15, and a second interlayer insulating film 17 (interlayer insulating film IL), which constitute the TFT layer 20.
  • the frame wiring 18h (upper wiring layer UW) refers to wiring routed from the display area D to the frame area F. As shown in FIG. 1 and FIG. 6, in the frame area F on the terminal part T side, the frame wiring 18h is provided in a plurality of ways so as to extend in the second direction Y from the display area D toward the terminal part T.
  • the frame wiring 18h (its end on the terminal part T side) is provided inside (on the display area D side) the frame-shaped slit S (first slit Sa described later).
  • the frame wiring 18h is provided up to just before the first slit Sa. In other words, the frame wiring 18h is not provided so as to reach the terminal part T, but is cut just before the first slit Sa and separated from the frame wiring 18i.
  • the frame wiring 18h is covered with the first planarization film 19 on the display area D side and is not exposed (not exposed) from the slit S (first slit Sa).
  • the frame wiring 18h is provided on the second interlayer insulating film 17 (interlayer insulating film IL) constituting the uppermost layer of the inorganic insulating laminate film. Therefore, the frame wiring 18h is formed in the same layer and made of the same material as the third wiring layer (source line 18f, source electrodes 18a, 18c, drain electrodes 18b, 18d, power line 18g, etc.) provided in the TFT layer 20 constituting the display area D.
  • the frame wiring 18h routed from the third wiring layer is preferably formed of a metal laminate film such as Ti/Al/Ti.
  • the frame wiring 18i (upper wiring layer UW) is a wiring that is separated from the frame wiring 18h by the width of the slit S (length in the second direction Y) in the frame region F on the terminal portion T side and is arranged to reach the terminal portion T. Therefore, the frame wiring 18i is covered with the first planarization film 19c (planarization film TH) on the opposite side (terminal portion T side) of the display region D and is not exposed from the slit S (third slit Sc described later).
  • a plurality of frame wirings 18i are provided so as to extend in the second direction Y toward the terminal portion T in correspondence with the plurality of frame wirings 18h.
  • the terminal portion T side end of the frame wiring 18i is electrically connected to each terminal arranged in the terminal portion T. Also, as shown in FIG. 7, the frame wiring 18i is provided on the second interlayer insulating film 17 (interlayer insulating film IL) like the frame wiring 18h. Therefore, like the frame wiring 18h, the frame wiring 18i is formed in the same layer as the third wiring layer using the same material.
  • the frame wiring 18i is preferably formed of a metal laminate film such as Ti/Al/Ti.
  • the frame wiring 18h, 18i is not provided inside the slit S.
  • the inside of the slit S refers to the area (within the frame of the slit S) between the first slit Sa, the first blocking wall Wa, the second slit Sb described below, the second blocking wall Wb, and the third slit Sc, as shown in Figs. 1 and 6.
  • the frame wiring 18h, 18i does not overlap with the slit S in a plan view.
  • the frame wiring 18h, 18i may be power supply wiring such as ELVDD or ELVSS, or may be other signal wiring.
  • the first planarization film 19 (planarization film TH) is separated into frame-shaped first planarization films 19a, 19b, and 19c in the frame region F by a frame-shaped slit S.
  • the first slit Sa separates the first planarization film 19a from the first planarization film 19 on the display area D side.
  • the second slit Sb separates the first planarization film 19b from the first planarization film 19a.
  • the third slit Sc separates the first planarization film 19c from the first planarization film 19b.
  • a connecting wire 16a (lower wiring layer LW) is provided that connects (connects) the frame wiring 18h (its end on the terminal portion T side) and the frame wiring 18i (its end on the display region D side) in the second direction Y.
  • the connecting wires 16a (lower wiring layer LW) are provided in a plurality of positions corresponding to the frame wires 18h, 18i, extending in the direction in which the frame wires 18h, 18i extend (i.e., the second direction Y).
  • the connecting wires 16a are provided in an area in which the slits S are formed.
  • the connecting wires 16a overlap with the slits S (all of the first slit Sa, the second slit Sb and the third slit Sc) in a planar view. Both ends of the connecting wires 16a in the second direction Y overlap with the terminal portion T side end of the frame wire 18h and the display area D side end of the frame wire 18i in a planar view, respectively.
  • the connecting wire 16a is provided on the first interlayer insulating film 15 constituting the inorganic insulating laminated film, as shown in Figures 7 and 8. Therefore, the connecting wire 16a is formed in the same layer and made of the same material as the second wiring layer (upper conductive layer 16, etc.) provided in the TFT layer 20 constituting the display area D.
  • the wiring layer constituting the connecting wire 16a is not limited to the second wiring layer, and may be formed in the same layer and made of the same material as the first wiring layer (gate line 14, gate electrodes 14a, 14b, lower conductive layer 14c, etc.). Below, a wiring structure in which the connecting wire 16a is formed in the same layer and made of the same material as the second wiring layer will be described as an example.
  • the organic EL display device 50a even if the first TFT 9a is turned off, the gate voltage of the second TFT 9b is held by the capacitor 9c, so that the light-emitting layer 3 continues to emit light until the gate signal for the next frame is input.
  • the connecting wire 16a is simultaneously formed in the region where the slit S is formed in the frame region F on the terminal T side.
  • the second interlayer insulating film 17 is formed so as to cover the connecting wire 16a, and then the contact holes H17a, H17b are formed in the portions of the second interlayer insulating film 17 that overlap with both ends of the connecting wire 16a in the second direction Y in a planar view (i.e., the terminal T side end of the frame wire 18h and the display region D side end of the frame wire 18i).
  • the frame wires 18h, 18i are simultaneously formed in the frame region F on the terminal T side.
  • the frame wire 18h is formed inside (to the display region D) the slit S (first slit Sa) from the display region D.
  • the first planarization film 19 is formed on the first TFT 9a, the second TFT 9b, and the frame wiring 18h, 18i, the lower layer (first planarization film 19a) of the first damming wall Wa and the lower layer (first planarization film 19b) of the second damming wall Wb are simultaneously formed in the frame region F.
  • the first planarization films 19a, 19b are formed so as to cover the contact holes H17a, H17b, respectively.
  • a first electrode 31, an edge cover 32, an organic EL layer 33 (hole injection layer 1, hole transport layer 2, light-emitting layer 3, electron transport layer 4, electron injection layer 5) and a second electrode 34 are formed using a well-known method on the first planarization film 19 of the TFT layer 20 formed in the TFT layer formation process, thereby forming an organic EL element 35, and thus forming the organic EL element layer 30.
  • the edge cover 32 when the edge cover 32 is formed, the upper layer (second planarization film 32a) of the first damming wall Wa and the upper layer (second planarization film 32b) of the second damming wall Wb are simultaneously formed in the frame region F.
  • the frame wiring (its end surface) exposed from the slits in the planarization film is exposed to (comes into contact with) the etchant (etching liquid) used to form the first electrode or the developer that develops the photosensitive resin precursor that becomes the edge cover, and the frame wiring is damaged by the liquid. Damage from the liquid is prominent, for example, when the frame wiring is formed from a Ti/Al/Ti metal laminate film and the first electrode is formed from an Ag-based material.
  • the first electrode etching liquid is a PAN-based etching liquid like the Al etching liquid
  • the part is etched and shifts to the inside, or Ag foreign matter generated by the reaction between Al and the first electrode etching liquid adheres to the part, causing a distorted shape.
  • the frame wiring 18h (upper wiring layer UW) is cut just before the first slit Sa and is covered with the first planarization film 19 (planarization film TH) on the display area D side, and is not exposed from the slit S.
  • the connecting wiring 16a (lower wiring layer LW) that is reconnected from the frame wiring 18h is covered with the second interlayer insulating film 17 (interlayer insulating film IL), and is not exposed from the slit S. Therefore, the frame wiring 18h and the connecting wiring 16a (see FIG. 8) are unlikely to come into contact with the etching solution for the first electrode 31 or the developing solution, i.e., are unlikely to be damaged by the solution, and the above-mentioned inconvenience is suppressed.
  • ⁇ Sealing film formation process First, on the substrate surface on which the organic EL element layer 30 formed in the organic EL element layer forming process is formed, an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed by a plasma CVD (Chemical Vapor Deposition) method using a CMM as a deposition mask so as to cover each organic EL element 35, to form a first inorganic sealing film 41.
  • an organic resin material such as an acrylic resin is formed on the first inorganic sealing film 41 by, for example, an inkjet method to form an organic sealing film 42.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a silicon oxynitride film is formed by a plasma CVD method using a CMM as a deposition mask so as to cover the organic sealing film 42, to form a second inorganic sealing film 43.
  • sealing films 40d and 40f in which the first inorganic sealing film 41, the organic sealing film 42, and the second inorganic sealing film 43 are laminated in order are formed.
  • the sealing film 40f in the frame region F may be formed as an organic sealing film 42 so as to reach the upper surface of the second dam wall Wb, and in the region outside the upper surface (towards the terminal portion T), it may be formed as a laminate film of a first inorganic sealing film 41 and a second inorganic sealing film 43 excluding the organic sealing film 42.
  • a protective sheet (not shown) is attached to the surface of the substrate, and then laser light is applied from the glass substrate side of the resin substrate 10 to peel the glass substrate from the underside of the resin substrate 10, and a protective sheet (not shown) is attached to the underside of the resin substrate 10 from which the glass substrate has been peeled off. In this manner, the organic EL display device 50a can be manufactured.
  • the frame wiring 18h (upper wiring layer UW) routed from the third wiring layer provided in the TFT layer 20 constituting the display region D is cut before the first slit Sa, and in the portion of the slit S where the first planarization film 19 is not disposed, it is reconnected to the connecting wiring 16a (lower wiring layer LW) formed in the second wiring layer (or the first wiring layer) lower than the third wiring layer and the second interlayer insulating film 17 (interlayer insulating film IL).
  • the above (1) and (2) prevent the organic EL elements 35 from deteriorating due to the intrusion of moisture, thereby improving the reliability of the display device.
  • FIG. 9 is a plan view of a main part in which the region A in FIG. 1 is enlarged, showing the wiring structure of the frame region F on the terminal portion T side of the organic EL display device 50b of this embodiment, and corresponds to FIG. 6.
  • FIG. 10 is a cross-sectional view taken along the line X-X in FIG. 9, showing the wiring structure of the frame region F on the terminal portion T side of the organic EL display device 50b, and corresponds to FIG. 7.
  • the sealing film 40f is omitted in FIG. 9.
  • the first inorganic sealing film 41 and the second inorganic sealing film 43 constituting the sealing film 40f are omitted.
  • the overall configuration of the organic EL display device 50b is the same as that of the first embodiment described above, except for the configuration of the frame region F on the terminal portion T side, and therefore detailed description thereof will be omitted here. Also, the same reference numerals will be used to designate the same components as those of the first embodiment described above, and description thereof will be omitted.
  • the organic EL display device 50b includes, in the frame region F, a resin substrate 10; an inorganic insulating laminate film (including a base coat film 11, a gate insulating film 13, a first interlayer insulating film 15, and a second interlayer insulating film 17) provided on the resin substrate 10; a plurality of first frame wirings 18h, 18i provided on the second interlayer insulating film 17 constituting the inorganic insulating laminate film; and a plurality of first frame wirings 18h, 18i or a plurality of insulating films provided on the inorganic insulating laminate film.
  • an inorganic insulating laminate film including a base coat film 11, a gate insulating film 13, a first interlayer insulating film 15, and a second interlayer insulating film 17
  • the organic EL display device 50b includes a first planarization film 19, 19c, a first blocking wall Waa, and a second blocking wall Wbb; a second frame wiring 21a, 21b (upper wiring layer UW) provided on the first planarization film 19, 19c, respectively; a second planarization film 22, 22c (planarization film TH) provided to cover the second frame wiring 21a, 21b; and a sealing film 40f provided on the second planarization film 22, the first blocking wall Waa, and the second blocking wall Wbb.
  • the organic EL display device 50b also includes a connecting wiring 16a (lower wiring layer LW) provided on the first interlayer insulating film 15 in the frame region F on the terminal portion T side.
  • the first frame wiring 18h is not a wiring routed from the display area D to the frame area F, but is provided in a plurality of islands in a plan view.
  • the second frame wiring 21a (upper wiring layer UW) refers to wiring routed from the display area D to the frame area F, and corresponds to the frame wiring 18h constituting the organic EL display device 50a.
  • the second frame wiring 21a is provided in a plurality of lines extending in the second direction Y from the display area D toward the terminal part T in correspondence with the plurality of island-shaped first frame wirings 18h.
  • the second frame wiring 21a (its end on the terminal part T side) is provided inside (on the display area D side) the frame-shaped slit S (first slit Sa).
  • the second frame wiring 21a is provided up to just before the first slit Sa.
  • the second frame wiring 21a is not provided so as to reach the terminal part T, but is cut just before the first slit Sa and separated from the second frame wiring 21b. Therefore, the second frame wiring 21a is covered with the second planarization film 22 on the display area D side and is not exposed (not exposed) from the slit S (first slit Sa). Also, as shown in FIG. 10, the second frame wiring 21a is provided on the first planarization film 19 on the display area D side constituting the TFT layer 20. Therefore, the second frame wiring 21a is formed in the same layer as the fourth wiring layer, which is a layer above the third wiring layer provided in the TFT layer 20 constituting the display area D, by using the same material.
  • the second frame wiring 21b (upper wiring layer UW) is a wiring that is separated from the second frame wiring 21a by the width of the slit S (length in the second direction Y) in the frame region F on the terminal portion T side as shown in FIG. 9, and is arranged to reach the terminal portion T, and corresponds to the frame wiring 18i constituting the organic EL display device 50a. Therefore, the second frame wiring 21b is covered with the second planarization film 22c and is not exposed from the slit S (third slit Sc).
  • the second frame wiring 21b is provided in a plurality of portions so as to extend in the second direction Y toward the terminal portion T in correspondence with the plurality of island-shaped first frame wirings 18i and the plurality of second frame wirings 21a.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

表示装置（５０ａ）は、下部配線層（ＬＷ）と、それを覆う層間絶縁膜（ＩＬ）と、上部配線層（ＵＷ）と、それを覆う平坦化膜（ＴＨ）と、上部配線層（ＵＷ）と同一材料により同一層に形成された額縁配線（１８ｈ）と、額縁領域（Ｆ）の平坦化膜（ＴＨ）に形成された枠状のスリット（Ｓ）とを備え、スリット（Ｓ）が形成された領域には下部配線層（ＬＷ）と同一材料により同一層に形成された繋配線（１６ａ）が設けられ、スリット（Ｓ）よりも表示領域（Ｄ）側に設けられた額縁配線（１８ｈ）は層間絶縁膜（ＩＬ）に形成されたコンタクトホール（Ｈ１７ａ）を介して繋配線（１６ａ）に繋ぎかえられる。

Description

表示装置及びその製造方法
　本発明は、表示装置及びその製造方法に関するものである。
　近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス（electroluminescence、以下「ＥＬ」とも称する）素子を用いた自発光型の有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置において、水分による信頼性低下は重要な課題である。そのため、有機ＥＬ表示装置では、水分の浸入による有機ＥＬ素子の劣化を抑制するために、有機ＥＬ素子が設けられた表示領域（アクティブ領域）を覆う封止膜（Thin Film Encapsulation、以下「ＴＦＥ膜」とも称する）を無機膜及び有機膜の積層膜で構成する封止構造が提案されている。この封止構造では、ＴＦＥ膜における有機膜をインクジェット法により形成する場合、表示領域の周囲の額縁領域には、有機膜となるインクを堰き止めるための壁（バンク）を設ける必要がある。
　例えば特許文献１には、額縁領域に、枠状の第１堰き止め壁及び第２堰き止め壁からなる２周のバンク構造を有する表示装置が提案されている。
国際公開第２０１９／１８７１２１号
　ところで、上記バンク構造を有する有機ＥＬ表示装置では、表示領域において平坦な表面を形成する平坦化膜から水分の浸入・伝達を防止するために、額縁領域においてバンク間やバンク周囲の平坦化膜には、スリットを形成して部分的に平坦化膜を配置しない構造が採用されている。この構造では、平坦化膜が配置されないスリットの部分において、平坦化膜の下層に設けられた配線（額縁領域に設けられた額縁配線）は、スリットから露出して剥き出しとなる。そのため、有機ＥＬ素子の形成工程において、例えば、有機ＥＬ素子を構成する第１電極を形成する際に用いるエッチング液等から額縁配線がダメージを受けると、額縁配線の端面（横断面）は、サイドシフトしたり、異物が付着して歪な形状になる。この場合、後続のＴＦＥ膜の形成工程において、当該額縁配線上に形成されるＴＦＥ膜の封止性能が低下し、その結果、水分の浸入により有機ＥＬ素子が劣化する、すなわち有機ＥＬ表示装置の信頼性が低下するおそれがある。
　なお、特許文献１の表示装置では、上記の不都合に対して、スリットから露出する額縁配線の少なくとも端面を覆うように各第１電極と同一層に同一材料により形成された導電層が設けられているものの、額縁配線の製造工程中に受けるダメージを抑制するためには改善の余地がある。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、額縁配線の形成後に続く製造工程において、額縁配線がダメージを受けることを抑制することにある。
　上記目的を達成するために、本発明に係る表示装置は、ベース基板と、上記ベース基板上に設けられ、下部配線層と、上記下部配線層を覆うように設けられた層間絶縁膜と、上記層間絶縁膜上に設けられた上部配線層と、上記上部配線層を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられ、表示領域を構成する発光素子層と、上記表示領域の周囲に設けられた額縁領域と、上記額縁領域の一端部に設けられた端子部と、上記表示領域から上記額縁領域に引き回され、上記端子部に向かって延びるように、上記上部配線層と同一材料により同一層に形成された複数の額縁配線と、上記額縁領域における上記平坦化膜に形成された枠状のスリットとを備えた表示装置であって、上記端子部側の上記額縁領域において、上記複数の額縁配線は上記スリットよりも上記表示領域側に設けられ、上記スリットが形成された領域には、上記複数の額縁配線の延びる方向に沿って、上記下部配線層と同一材料により同一層に形成された複数の繋配線が設けられ、上記層間絶縁膜に形成され、上記複数の額縁配線と上記複数の繋配線とをそれぞれ電気的に接続する複数のコンタクトホールが設けられており、上記複数の額縁配線は、上記複数のコンタクトホールを介して、上記複数の繋配線にそれぞれ繋ぎかえられることを特徴とする。
　本発明に係る表示装置の製造方法は、ベース基板と、上記ベース基板上に設けられ、下部配線層と、上記下部配線層を覆うように設けられた層間絶縁膜と、上記層間絶縁膜上に設けられた上部配線層と、上記上部配線層を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ層と、上記薄膜トランジスタ層上に設けられ、表示領域を構成する発光素子層と、上記表示領域の周囲に設けられた額縁領域と、上記額縁領域の一端部に設けられた端子部と、上記表示領域から上記額縁領域に引き回され、上記端子部に向かって延びるように、上記上部配線層と同一材料により同一層に形成された複数の額縁配線と、上記額縁領域における上記平坦化膜に形成された枠状のスリットとを備えた表示装置の製造方法であって、上記薄膜トランジスタ層を形成する薄膜トランジスタ層形成工程において、上記端子部側の上記額縁領域において、上記スリットが形成された領域に、上記複数の額縁配線の延びる方向に沿って、上記下部配線層と同一材料により同一層に複数の繋配線を形成し、上記複数の繋配線を覆うように上記層間絶縁膜を形成し、上記層間絶縁膜に、上記複数の額縁配線と上記複数の繋配線とをそれぞれ電気的に接続する複数のコンタクトホールを形成し、及び上記複数の額縁配線を上記スリットよりも上記表示領域側に形成することにより、上記複数の額縁配線を、上記複数のコンタクトホールを介して、上記複数の繋配線にそれぞれ繋ぎかえることを特徴とする。
　本発明によれば、額縁配線の形成後に続く製造工程において、額縁配線がダメージを受けることを抑制することができる。
図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置の概略構成を示す平面図である。 図２は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の平面図である。 図３は、本発明の第１の実施形態に係る有機ＥＬ表示装置の表示領域の断面図である。 図４は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成するＴＦＴ層の等価回路図である。 図５は、本発明の第１の実施形態に係る有機ＥＬ表示装置を構成する有機ＥＬ層の断面図である。 図６は、本発明の第１の実施形態に係る有機ＥＬ表示装置の端子部側の額縁領域の配線構造を示す図１中の領域Ａを拡大した要部平面図である。 図７は、本発明の第１の実施形態に係る有機ＥＬ表示装置の端子部側の額縁領域の配線構造を示す図６中のVII－VII線に沿った断面図である。 図８は、本発明の第１の実施形態に係る有機ＥＬ表示装置の端子部側の額縁領域の配線構造を示す図６中のVIII－VIII線に沿った断面図である。 図９は、本発明の第２の実施形態に係る有機ＥＬ表示装置の端子部側の額縁領域の配線構造を示す図１中の領域Ａを拡大した要部平面図であり、図６に相当する図である。 図１０は、本発明の第２の実施形態に係る有機ＥＬ表示装置の端子部側の額縁領域の配線構造を示す図９中のX－X線に沿った断面図であり、図７に相当する図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《第１の実施形態》
　図１～図８は、本発明に係る表示装置の第１の実施形態を示している。なお、以下の各実施形態では、発光素子を備えた表示装置として、有機ＥＬ素子を備えた有機ＥＬ表示装置を例示する。ここで、図１は、本実施形態の有機ＥＬ表示装置５０ａの概略構成を示す平面図である。図２は、有機ＥＬ表示装置５０ａの表示領域Ｄの平面図である。図３は、有機ＥＬ表示装置５０ａの表示領域Ｄの断面図である。図４は、有機ＥＬ表示装置５０ａを構成するＴＦＴ層２０の等価回路図である。図５は、有機ＥＬ表示装置５０ａを構成する有機ＥＬ層３３の断面図である。図６は、有機ＥＬ表示装置５０ａの端子部Ｔ側の額縁領域Ｆの配線構造を示す図１中の領域Ａを拡大した要部平面図である。図５は、有機ＥＬ表示装置５０ａの端子部Ｔ側の額縁領域Ｆの配線構造を示す図６中のVII－VII線に沿った断面図である。図８は、有機ＥＬ表示装置５０ａの端子部Ｔ側の額縁領域Ｆの配線構造を示す図６中のVIII－VIII線に沿った断面図である。なお、図６では、封止膜４０が省略されている。図７及び図８では、封止膜４０を構成する第１無機封止膜４１及び第２無機封止膜４３が省略されている。
　有機ＥＬ表示装置５０ａは、図１に示すように、例えば、矩形状に設けられた画像表示を行う表示領域Ｄと、表示領域Ｄの周囲に枠状に設けられた額縁領域Ｆとを備える。なお、本実施形態では、矩形状の表示領域Ｄを例示したが、この矩形状には、例えば、辺が円弧状になった形状、角部が円弧状になった形状、辺の一部に切り欠きがある形状等の略矩形状も含まれる。有機ＥＬ表示装置５０ａでは、後述する樹脂基板１０の基板表面に平行な第１方向Ｘと、第１方向Ｘに垂直で且つ該基板表面に平行な第２方向Ｙと、第１方向Ｘ及び第２方向Ｙに垂直な第３方向Ｚ（図７及び図８参照）とが規定されている。
　表示領域Ｄには、図２に示すように、複数のサブ画素Ｐがマトリクス状に配列されている。また、表示領域Ｄでは、図２に示すように、例えば、赤色の表示を行うための赤色発光領域Ｌｒを有するサブ画素Ｐ、緑色の表示を行うための緑色発光領域Ｌｇを有するサブ画素Ｐ、及び青色の表示を行うための青色発光領域Ｌｂを有するサブ画素Ｐが互いに隣り合うように設けられている。なお、表示領域Ｄでは、例えば、赤色発光領域Ｌｒ、緑色発光領域Ｌｇ及び青色発光領域Ｌｂを有する隣り合う３つのサブ画素Ｐにより、１つの画素が構成されている。なお、サブ画素Ｐの配列は、特に限定されず、例えば、ペンタイル配列、ストライプ配列等が挙げられる。
　額縁領域Ｆの一端部（図１では下端部）には、端子部Ｔが一方向（第１方向Ｘ、図１中の横方向）に延びるように設けられている。また、図１に示すように、額縁領域Ｆにおいて、後述する平坦化膜１９には、表示領域Ｄを囲むように枠状のスリットＳが形成されている。なお、表示領域Ｄと端子部Ｔとの間における額縁領域Ｆには、第１方向Ｘを折り曲げの軸として、例えば１８０°に（Ｕ字状に）折り曲げ可能な折り曲げ部（不図示）が一方向（第１方向Ｘ）に延びるように設けられていてもよい。
　有機ＥＬ表示装置５０ａは、図３に示すように、ベース基板として設けられた樹脂基板１０と、樹脂基板１０上に設けられた薄膜トランジスタ（thin film transistor、以下「ＴＦＴ」とも称する）層２０と、表示領域Ｄを構成する発光素子層として設けられた有機ＥＬ素子層３０と、有機ＥＬ素子層３０上に設けられた封止膜４０（以下、表示領域Ｄ上に設けられた封止膜４０を「封止膜４０ｄ」とも称する）とを備える。
　樹脂基板１０は、例えば、ポリイミド樹脂等により構成されている。
　ＴＦＴ層２０は、図３に示すように、樹脂基板１０上に設けられたベースコート膜１１と、ベースコート膜１１上にサブ画素Ｐ毎に設けられた複数の第１ＴＦＴ９ａ、複数の第２ＴＦＴ９ｂ及び複数のキャパシタ９ｃと、各第１ＴＦＴ９ａ、各第２ＴＦＴ９ｂ及び各キャパシタ９ｃ上に設けられた平坦化膜１９とを備えている。ここで、ＴＦＴ層２０では、図３に示すように、ベースコート膜１１と、半導体層１２ａ及び１２ｂと、ゲート絶縁膜１３と、ゲート線１４（図２参照）、ゲート電極１４ａ，１４ｂ、下部導電層１４ｃ等の第１配線層と、第１層間絶縁膜１５と、上部導電層１６等の第２配線層と、第２層間絶縁膜１７と、ソース線１８ｆ（図２参照)、ソース電極１８ａ，１８ｃ、ドレイン電極１８ｂ，１８ｄ、電源線１８ｇ等の第３配線層と、平坦化膜１９とが樹脂基板１０上に順に積層されている。また、ＴＦＴ層２０には、図２及び図４に示すように、図中横方向に互いに平行に延びるように複数のゲート線１４が設けられている。また、ＴＦＴ層２０には、図２及び図４に示すように、複数のゲート線１４と交差（直交）する方向、即ち図中縦方向に互いに平行に延びるように複数のソース線１８ｆが設けられている。また、ＴＦＴ層２０では、図２及び図４に示すように、図中縦方向に互いに平行に延びるように複数の電源線１８ｇが設けられている。なお、各電源線１８ｇは、図２に示すように、各ソース線１８ｆと隣り合うように設けられている。また、ＴＦＴ層２０では、図４に示すように、各サブ画素Ｐにおいて、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ及びキャパシタ９ｃが設けられている。
　ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７は、例えば、窒化シリコン（ＳｉＮｘ（ｘは正数））、酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）等の無機絶縁膜の単層膜又は積層膜により構成されている。半導体層１２ａ及び１２ｂは、例えば、低温ポリシリコン膜やＩｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体膜等により構成されている。第１配線層、第２配線層及び第３配線層は、例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）等の金属単層膜、又はＭｏ（上層）／Ａｌ（中層）／Ｍｏ（下層）、Ｔｉ／Ａｌ／Ｔｉ、Ａｌ（上層）／Ｔｉ（下層）、Ｃｕ／Ｍｏ、Ｃｕ／Ｔｉ等の金属積層膜により構成されている。なお、第２配線層及び第３配線層は、Ｔｉ／Ａｌ／Ｔｉ等の金属積層膜で形成されていることが好ましい。
　第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂは、後述する半導体層１２ａ及び１２ｂに、例えば、ホウ素等の不純物がドーピングされたｐ型のＴＦＴである。
　第１ＴＦＴ９ａは、図４に示すように、各サブ画素Ｐにおいて、対応するゲート線１４及びソース線１８ｆに電気的に接続されている。また、第１ＴＦＴ９ａは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ａ、ゲート絶縁膜１３、ゲート電極１４ａ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ａ及びドレイン電極１８ｂを備えている。ここで、半導体層１２ａは、図３に示すように、ベースコート膜１１上に島状に設けられ、例えば、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ａを覆うように設けられている。また、ゲート電極１４ａは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ａのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ａを覆うように順に設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ａ及びドレイン電極１８ｂは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ａのソース領域及びドレイン領域にそれぞれ電気的に接続されている。
　第２ＴＦＴ９ｂは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに電気的に接続されている。また、第２ＴＦＴ９ｂは、図３に示すように、ベースコート膜１１上に順に設けられた半導体層１２ｂ、ゲート絶縁膜１３、ゲート電極１４ｂ、第１層間絶縁膜１５、第２層間絶縁膜１７、並びにソース電極１８ｃ及びドレイン電極１８ｄを備えている。ここで、半導体層１２ｂは、図３に示すように、ベースコート膜１１上に島状に設けられ、例えば、チャネル領域、ソース領域及びドレイン領域を有している。また、ゲート絶縁膜１３は、図３に示すように、半導体層１２ｂを覆うように設けられている。また、ゲート電極１４ｂは、図３に示すように、ゲート絶縁膜１３上に半導体層１２ｂのチャネル領域と重なるように設けられている。また、第１層間絶縁膜１５及び第２層間絶縁膜１７は、図３に示すように、ゲート電極１４ｂを覆うように順に設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、第２層間絶縁膜１７上に互いに離間するように設けられている。また、ソース電極１８ｃ及びドレイン電極１８ｄは、図３に示すように、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７の積層膜に形成された各コンタクトホールを介して、半導体層１２ｂのソース領域及びドレイン領域にそれぞれ電気的に接続されている。
　なお、本実施形態では、トップゲート型の第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂを例示したが、第１ＴＦＴ９ａ及び第２ＴＦＴ９ｂは、ボトムゲート型のＴＦＴであってもよい。
　キャパシタ９ｃは、図４に示すように、各サブ画素Ｐにおいて、対応する第１ＴＦＴ９ａ及び電源線１８ｇに電気的に接続されている。ここで、キャパシタ９ｃは、図３に示すように、ゲート電極１４ａ及び１４ｂと同一材料により同一層に形成された下部導電層１４ｃと、下部導電層１４ｃを覆うように設けられた第１層間絶縁膜１５と、第１層間絶縁膜１５上に下部導電層１４ｃと重なるように設けられた上部導電層１６とを備えている。なお、上部導電層１６は、図３に示すように、第２層間絶縁膜１７に形成されたコンタクトホールを介して電源線１８ｇに電気的に接続されている。
　平坦化膜１９（以下「第１平坦化膜１９」とも称する）は、表示領域Ｄにおいて平坦な表面を有し、例えば、ポリイミド樹脂、アクリル樹脂等の有機樹脂材料、又はポリシロキサン系のＳＯＧ（spin on glass）材料等により構成されている。
　有機ＥＬ素子層３０は、図３に示すように、複数のサブ画素Ｐに対応してマトリクス状に配列された複数の発光素子として複数の有機ＥＬ素子３５を備えている。
　有機ＥＬ素子３５は、図３に示すように、第１平坦化膜１９上に順に設けられ複数の第１電極３１と、第１電極３１上に各サブ画素Ｐに設けられた複数の有機ＥＬ層３３と、有機ＥＬ層３３上に複数のサブ画素Ｐに共通して設けられた第２電極３４とを備えている。また、有機ＥＬ素子３５は、図３に示すように、封止膜４０ｄで覆われている。
　第１電極３１は、図３に示すように、複数のサブ画素Ｐに対応するように、第１平坦化膜１９上にマトリクス状に設けられている。また、各第１電極３１は、図３に示すように、第１平坦化膜１９に形成されたコンタクトホールを介して、各第２ＴＦＴ９ｂのドレイン電極１８ｄ（又はソース電極１８ｃ）に電気的に接続されている。また、第１電極３１は、有機ＥＬ層３３にホール（正孔）を注入する機能を有している。また、第１電極３１は、有機ＥＬ層３３への正孔注入効率を向上させるために、仕事関数の大きな材料で形成するのがより好ましい。ここで、第１電極３１を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、モリブデン（Ｍｏ）、イリジウム（Ｉｒ）、スズ（Ｓｎ）等の金属材料が挙げられる。また、第１電極３１を構成する材料は、例えば、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）等の合金であっても構わない。さらに、第１電極３１を構成する材料は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）のような導電性酸化物等であってもよい。また、第１電極３１は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数の大きな化合物材料としては、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等が挙げられる。
　第１電極３１の周端部は、複数のサブ画素Ｐに共通して格子状に設けられたエッジカバー３２で覆われている。ここで、エッジカバー３２を構成する材料としては、例えば、ポリイミド樹脂、アクリル樹脂、ポリシロキサン樹脂、ノボラック樹脂等のポジ型の感光性樹脂材料、又はポリシロキサン系のＳＯＧ材料等が挙げられる。エッジカバー３２の表面の一部は、図３に示すように、図中上方に突出して、島状に設けられた画素フォトスペーサになっている。
　有機ＥＬ層３３は、図３に示すように、各第１電極３１上に配置され、複数のサブ画素Ｐに対応するように、マトリクス状に設けられている。ここで、各有機ＥＬ層３３は、図５に示すように、第１電極３１上に順に設けられた正孔注入層１、正孔輸送層２、発光層３、電子輸送層４及び電子注入層５を備えている。
　正孔注入層１は、陽極バッファ層とも呼ばれ、第１電極３１と有機ＥＬ層３３とのエネルギーレベルを近づけ、第１電極３１から有機ＥＬ層３３への正孔注入効率を改善する機能を有している。ここで、正孔注入層１を構成する材料としては、例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、フェニレンジアミン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体等が挙げられる。
　正孔輸送層２は、第１電極３１から有機ＥＬ層３３への正孔の輸送効率を向上させる機能を有している。ここで、正孔輸送層２を構成する材料としては、例えば、ポルフィリン誘導体、芳香族第三級アミン化合物、スチリルアミン誘導体、ポリビニルカルバゾール、ポリ－ｐ－フェニレンビニレン、ポリシラン、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミン置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、水素化アモルファスシリコン、水素化アモルファス炭化シリコン、硫化亜鉛、セレン化亜鉛等が挙げられる。
　発光層３は、第１電極３１及び第２電極３４による電圧印加の際に、第１電極３１及び第２電極３４から正孔及び電子がそれぞれ注入されると共に、正孔及び電子が再結合する領域である。ここで、発光層３は、発光効率が高い材料により形成されている。そして、発光層３を構成する材料としては、例えば、金属オキシノイド化合物［８－ヒドロキシキノリン金属錯体］、ナフタレン誘導体、アントラセン誘導体、ジフェニルエチレン誘導体、ビニルアセトン誘導体、トリフェニルアミン誘導体、ブタジエン誘導体、クマリン誘導体、ベンズオキサゾール誘導体、オキサジアゾール誘導体、オキサゾール誘導体、ベンズイミダゾール誘導体、チアジアゾール誘導体、ベンズチアゾール誘導体、スチリル誘導体、スチリルアミン誘導体、ビススチリルベンゼン誘導体、トリススチリルベンゼン誘導体、ペリレン誘導体、ペリノン誘導体、アミノピレン誘導体、ピリジン誘導体、ローダミン誘導体、アクイジン誘導体、フェノキサゾン、キナクリドン誘導体、ルブレン、ポリ－ｐ－フェニレンビニレン、ポリシラン等が挙げられる。
　電子輸送層４は、電子を発光層３まで効率良く移動させる機能を有している。ここで、電子輸送層４を構成する材料としては、例えば、有機化合物として、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾキノン誘導体、ナフトキノン誘導体、アントラキノン誘導体、テトラシアノアントラキノジメタン誘導体、ジフェノキノン誘導体、フルオレノン誘導体、シロール誘導体、金属オキシノイド化合物等が挙げられる。
　電子注入層５は、第２電極３４と有機ＥＬ層３３とのエネルギーレベルを近づけ、第２電極３４から有機ＥＬ層３３へ電子が注入される効率を向上させる機能を有し、この機能により、有機ＥＬ素子３５の駆動電圧を下げることができる。なお、電子注入層５は、陰極バッファ層とも呼ばれる。ここで、電子注入層５を構成する材料としては、例えば、フッ化リチウム（ＬｉＦ）、フッ化マグネシウム（ＭｇＦ２）、フッ化カルシウム（ＣａＦ２）、フッ化ストロンチウム（ＳｒＦ２）、フッ化バリウム（ＢａＦ２）のような無機アルカリ化合物、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ストロンチウム（ＳｒＯ）等が挙げられる。
　第２電極３４は、図３に示すように、各有機ＥＬ層３３及びエッジカバー３２を覆うように設けられている。また、第２電極３４は、有機ＥＬ層３３に電子を注入する機能を有している。また、第２電極３４は、有機ＥＬ層３３への電子注入効率を向上させるために、仕事関数の小さな材料で構成するのがより好ましい。ここで、第２電極３４を構成する材料としては、例えば、銀（Ａｇ）、アルミニウム（Ａｌ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、金（Ａｕ）、カルシウム（Ｃａ）、チタン（Ｔｉ）、イットリウム（Ｙ）、ナトリウム（Ｎａ）、ルテニウム（Ｒｕ）、マンガン（Ｍｎ）、インジウム（Ｉｎ）、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化リチウム（ＬｉＦ）等が挙げられる。また、第２電極３４は、例えば、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、アスタチン（Ａｔ）／酸化アスタチン（ＡｔＯ２）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等の合金により形成されていてもよい。また、第２電極３４は、例えば、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の導電性酸化物により形成されていてもよい。また、第２電極３４は、上記材料からなる層を複数積層して形成されていてもよい。なお、仕事関数が小さい材料としては、例えば、マグネシウム（Ｍｇ）、リチウム（Ｌｉ）、フッ化リチウム（ＬｉＦ）、マグネシウム（Ｍｇ）／銅（Ｃｕ）、マグネシウム（Ｍｇ）／銀（Ａｇ）、ナトリウム（Ｎａ）／カリウム（Ｋ）、リチウム（Ｌｉ）／アルミニウム（Ａｌ）、リチウム（Ｌｉ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）、フッ化リチウム（ＬｉＦ）／カルシウム（Ｃａ）／アルミニウム（Ａｌ）等が挙げられる。
　封止膜４０ｄ（ＴＦＥ膜）は、図３に示すように、各有機ＥＬ素子３５を覆うように有機ＥＬ素子層３０上に設けられている。封止膜４０ｄは、図３に示すように、第２電極３４を覆うように設けられた第１無機封止膜４１と、第１無機封止膜４１上に設けられた有機封止膜４２と、有機封止膜４２を覆うように設けられた第２無機封止膜４３とを備え、有機ＥＬ層３３を水分や酸素等から保護する機能を有している。第１無機封止膜４１及び第２無機封止膜４３は、例えば、酸化シリコン（ＳｉＯ２）や酸化アルミニウム（Ａｌ２Ｏ３）、四窒化三ケイ素（Ｓｉ３Ｎ４）のような窒化シリコン（ＳｉＮｘ（ｘは正数））、炭窒化ケイ素（ＳｉＣＮ）等の無機材料により構成されている。また、有機封止膜４２は、例えば、アクリル樹脂、ポリ尿素樹脂、パリレン樹脂、ポリイミド樹脂、ポリアミド樹脂等の有機材料により構成されている。
　また、有機ＥＬ表示装置５０ａは、図１及び図６～図８に示すように、額縁領域Ｆにおいて、樹脂基板１０と；樹脂基板１０上に設けられた無機絶縁積層膜と；無機絶縁積層膜上に設けられた複数の額縁配線１８ｈ，１８ｉ（上部配線層ＵＷ）と；複数の額縁配線１８ｈ，１８ｉ及び無機絶縁積層膜上に設けられた第１平坦化膜１９，１９ｃ（平坦化膜ＴＨ）、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂと；第１平坦化膜１９、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂ上に設けられた封止膜４０（以下、額縁領域Ｆ上に設けられた封止膜４０を「封止膜４０ｆ」とも称する）とを備える。
　無機絶縁積層膜は、図７及び図８に示すように、ＴＦＴ層２０を構成するベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７（層間絶縁膜ＩＬ）で構成される。
　額縁配線１８ｈ（上部配線層ＵＷ）は、表示領域Ｄから額縁領域Ｆに引き回された配線をいう。図１及び図６に示すように、端子部Ｔ側の額縁領域Ｆにおいて、額縁配線１８ｈは、表示領域Ｄから端子部Ｔに向かって第２方向Ｙに延びるように複数設けられる。額縁配線１８ｈ（その端子部Ｔ側端部）は、枠状のスリットＳ（後述する第１スリットＳａ）よりも内側（表示領域Ｄ側）に設けられる。額縁配線１８ｈは、第１スリットＳａの手前まで設けられる。換言すると、額縁配線１８ｈは、端子部Ｔに到達するようには設けられておらず、第１スリットＳａの手前で切断され、額縁配線１８ｉと分断されている。そのため、図７に示すように、額縁配線１８ｈは、表示領域Ｄ側の第１平坦化膜１９で覆われており、スリットＳ（第１スリットＳａ）から露出していない（剥き出しとはならない）。また、図７に示すように、額縁配線１８ｈは、無機絶縁積層膜の最上層を構成する第２層間絶縁膜１７（層間絶縁膜ＩＬ）上に設けられる。そのため、額縁配線１８ｈは、例えば、表示領域Ｄを構成するＴＦＴ層２０に設けられた第３配線層（ソース線１８ｆ、ソース電極１８ａ，１８ｃ、ドレイン電極１８ｂ，１８ｄ、電源線１８ｇ等）と同一材料により同一層に形成される。第３配線層から引き回された額縁配線１８ｈは、Ｔｉ／Ａｌ／Ｔｉ等の金属積層膜で形成されていることが好ましい。
　額縁配線１８ｉ（上部配線層ＵＷ）は、図６に示すように、端子部Ｔ側の額縁領域Ｆにおいて、スリットＳの幅（第２方向Ｙ長さ）分だけ額縁配線１８ｈから離間して分断され、端子部Ｔに到達するように設けられた配線をいう。そのため、額縁配線１８ｉは、表示領域Ｄと反対側（端子部Ｔ側）の第１平坦化膜１９ｃ（平坦化膜ＴＨ）で覆われており、スリットＳ（後述する第３スリットＳｃ）から露出していない。額縁配線１８ｉは、複数の額縁配線１８ｈに対応して、端子部Ｔに向かって第２方向Ｙに延びるように複数設けられる。額縁配線１８ｉの端子部Ｔ側端部は、端子部Ｔに配列された各端子と電気的に接続されている。また、図７に示すように、額縁配線１８ｉは、額縁配線１８ｈと同様に、第２層間絶縁膜１７（層間絶縁膜ＩＬ）上に設けられる。そのため、額縁配線１８ｉは、額縁配線１８ｈと同様に、例えば第３配線層と同一材料により同一層に形成される。額縁配線１８ｉは、Ｔｉ／Ａｌ／Ｔｉ等の金属積層膜で形成されていることが好ましい。
　額縁配線１８ｈ，１８ｉは、図６及び図７に示すように、スリットＳの内部には設けられていない。スリットＳの内部とは、図１及び図６に示すように、第１スリットＳａ、第１堰き止め壁Ｗａ、後述する第２スリットＳｂ、第２堰き止め壁Ｗｂ及び第３スリットＳｃの間の領域（スリットＳの枠内）をいう。換言すると、額縁配線１８ｈ，１８ｉは、スリットＳと平面視で重ならない。なお、額縁配線１８ｈ，１８ｉは、ＥＬＶＤＤ又はＥＬＶＳＳ等の電源配線でもよく、それ以外の信号配線でもよい。
　第１平坦化膜１９（平坦化膜ＴＨ）は、図６及び図７に示すように、額縁領域Ｆにおいて、枠状のスリットＳにより枠状の第１平坦化膜１９ａ，１９ｂ，１９ｃに分離される。
　スリットＳは、図６～図８に示すように、第１平坦化膜１９の下層である第２層間絶縁膜１７（層間絶縁膜ＩＬ）の少なくとも一部を露出するように形成される。スリットＳは、表示領域Ｄ側の第１平坦化膜１９及び第１堰き止め壁Ｗａの間に配置された枠状の第１スリットＳａと、第１堰き止め壁Ｗａ及び第２堰き止め壁Ｗｂの間に配置された枠状の第２スリットＳｂと、第２堰き止め壁Ｗｂ及び第１平坦化膜１９ｃの間に配置された枠状の第３スリットＳｃとを含む。図６及び図７に示すように、第１スリットＳａにより、表示領域Ｄ側の第１平坦化膜１９から第１平坦化膜１９ａが分離される。第２スリットＳｂにより、第１平坦化膜１９ａから第１平坦化膜１９ｂが分離される。第３スリットＳｃにより、第１平坦化膜１９ｂから第１平坦化膜１９ｃが分離される。
　第１堰き止め壁Ｗａは、図６及び図７に示すように、スリットＳの内部において表示領域Ｄ側に枠状に設けられ、封止膜４０ｆの有機封止膜４２の拡がりを抑制するように構成されている。具体的には、第１堰き止め壁Ｗａは、枠状の第１スリットＳａに沿って、表示領域Ｄ側の第１平坦化膜１９を囲むように設けられる。また、図７に示すように、第１堰き止め壁Ｗａは、第１平坦化膜１９と同一層に同一材料により形成された第１平坦化膜１９ａと、第１平坦化膜１９ａ上に設けられ、エッジカバー３２と同一層に同一材料により形成された第２平坦化膜３２ａとにより構成される。
　第２堰き止め壁Ｗｂは、図６及び図７に示すように、スリットＳの内部において第１堰き止め壁Ｗａを囲むように枠状に設けられ、封止膜４０ｆの有機封止膜４２の拡がりを抑制するように構成されている。具体的には、第２堰き止め壁Ｗｂは、枠状の第２スリットＳｂに沿って設けられる。また、図７に示すように、第２堰き止め壁Ｗｂは、第１平坦化膜１９と同一層に同一材料により形成された第１平坦化膜１９ｂと、第１平坦化膜１９ｂ上に設けられ、エッジカバー３２と同一層に同一材料により形成された第２平坦化膜３２ｂとにより構成される。
　封止膜４０ｆは、封止膜４０ｄを構成する第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３と同一材料により同一層に形成された積層膜に構成される。図７に示すように、封止膜４０ｆの有機封止膜４２は、第２堰き止め壁Ｗｂの上面まで到達していてもよい。換言すると、封止膜４０ｆは、第２堰き止め壁Ｗｂの上面の外側（端子部Ｔ側）領域では、封止膜４０ｄを構成する第１無機封止膜４１及び第２無機封止膜４３と同一材料により同一層に形成された無機積層膜（不図示）に構成されていてもよい。
　ここで、本実施形態の有機ＥＬ表示装置５０ａでは、図１及び図６～図８に示すように、端子部Ｔ側の額縁領域Ｆにおいて、額縁配線１８ｈ（その端子部Ｔ側端部）と額縁配線１８ｉ（その表示領域Ｄ側端部）とを第２方向Ｙに繋げる（接続する）繋配線１６ａ（下部配線層ＬＷ）が設けられる。
　繋配線１６ａ（下部配線層ＬＷ）は、図１、図６及び図７に示すように、複数の額縁配線１８ｈ，１８ｉに対応して、額縁配線１８ｈ，１８ｉの延びる方向（すなわち第２方向Ｙ）に延びるように複数設けられる。繋配線１６ａは、スリットＳが形成された領域に設けられる。換言すると、繋配線１６ａは、スリットＳ（第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃの全部）と平面視で重なる。繋配線１６ａの第２方向Ｙの両端部は、額縁配線１８ｈの端子部Ｔ側端部及び額縁配線１８ｉの表示領域Ｄ側端部とそれぞれ平面視で重なる。
　繋配線１６ａは、図７及び図８に示すように、無機絶縁積層膜を構成する第１層間絶縁膜１５上に設けられる。そのため、繋配線１６ａは、例えば、表示領域Ｄを構成するＴＦＴ層２０に設けられた第２配線層（上部導電層１６等）と同一材料により同一層に形成される。なお、繋配線１６ａを構成する配線層は、第２配線層に限定されず、第１配線層（ゲート線１４、ゲート電極１４ａ，１４ｂ、下部導電層１４ｃ等）と同一材料により同一層に形成されていてもよい。以下では、繋配線１６ａが第２配線層と同一材料により同一層に形成された配線構造を例に説明する。繋配線１６ａは、Ｔｉ／Ａｌ／Ｔｉ等の金属積層膜で形成されていることが好ましい。また、繋配線１６ａは、第２層間絶縁膜１７（層間絶縁膜ＩＬ）で覆われている。そのため、図６及び図７に示すように、スリットＳ（第１スリットＳａ、第２スリットＳｂ及び第３スリットＳｃの全部）から第２層間絶縁膜１７が露出する一方、繋配線１６ａは露出していない。換言すると、繋配線１６ａは、第１層間絶縁膜１５及び第２層間絶縁膜１７の間に介在している。
　繋配線１６ａ（その表示領域Ｄ側端部）は、図１、図６及び図７に示すように、コンタクトホールＨ１７ａを介して、額縁配線１８ｈ（その端子部Ｔ側端部）と電気的に接続されている。コンタクトホールＨ１７ａは、繋配線１６ａと額縁配線１８ｈとを接続する部分（コンタクト部）である。コンタクトホールＨ１７ａは、第２層間絶縁膜１７を貫通するように、第２層間絶縁膜１７に形成される。コンタクトホールＨ１７ａは、繋配線１６ａ毎に、繋配線１６ａの表示領域Ｄ側端部の少なくとも一部を露出するように形成される。また、図６及び図７に示すように、コンタクトホールＨ１７ａは、表示領域Ｄ側の第１平坦化膜１９（平坦化膜ＴＨ）と平面視で重なる。換言すると、コンタクトホールＨ１７ａは、表示領域Ｄ側の第１平坦化膜１９で覆われている。
　一方、繋配線１６ａ（その端子部Ｔ側端部）は、図６及び図７に示すように、コンタクトホールＨ１７ｂを介して、額縁配線１８ｉ（その表示領域Ｄ側端部）と電気的に接続されている。コンタクトホールＨ１７ｂは、繋配線１６ａと額縁配線１８ｉとを接続する部分（コンタクト部）である。コンタクトホールＨ１７ｂは、第２層間絶縁膜１７を貫通するように、第２層間絶縁膜１７に形成される。コンタクトホールＨ１７ｂは、繋配線１６ａ毎に、繋配線１６ａの端子部Ｔ側端部の少なくとも一部を露出するように形成される。また、図６及び図７に示すように、コンタクトホールＨ１７ｂは、端子部Ｔ側の第１平坦化膜１９ｃ（平坦化膜ＴＨ）と平面視で重なる。換言すると、コンタクトホールＨ１７ｂは、端子部Ｔ側の第１平坦化膜１９ｃで覆われている。
　このように、有機ＥＬ表示装置５０ａでは、端子部Ｔ側の額縁領域Ｆの、第１平坦化膜１９（平坦化膜ＴＨ）にスリットＳが形成された領域（スリットＳの内部）において、表示領域Ｄから引き回された額縁配線１８ｈ（第３配線層、上部配線層ＵＷ）が、額縁配線１８ｈ及び第２層間絶縁膜１７（層間絶縁膜ＩＬ）よりも下層にある繋配線１６ａ（第２配線層又は第１配線層、下部配線層ＬＷ）に繋ぎかえられる。
　上述した有機ＥＬ表示装置５０ａは、各サブ画素Ｐにおいて、ゲート線１４を介して第１ＴＦＴ９ａにゲート信号を入力することにより、第１ＴＦＴ９ａをオン状態にし、ソース線１８ｆを介して第２ＴＦＴ９ｂのゲート電極１４ｂ及びキャパシタ９ｃにデータ信号を書き込み、第２ＴＦＴ９ｂのゲート電圧に応じた電源線１８ｇからの電流が有機ＥＬ層３３に供給されることにより、有機ＥＬ層３３の発光層３が発光して、画像表示を行うように構成されている。なお、有機ＥＬ表示装置５０ａでは、第１ＴＦＴ９ａがオフ状態になっても、第２ＴＦＴ９ｂのゲート電圧がキャパシタ９ｃによって保持されるので、次のフレームのゲート信号が入力されるまで発光層３による発光が維持される。
　次に、本実施形態の有機ＥＬ表示装置５０ａの製造方法について説明する。本実施形態の有機ＥＬ表示装置５０ａの製造方法は、ＴＦＴ層形成工程と、有機ＥＬ素子層形成工程と、封止膜形成工程とを備える。
　＜ＴＦＴ層形成工程＞
　例えば、ガラス基板上に形成した樹脂基板１０の表面に、周知の方法を用いて、ベースコート膜１１、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、キャパシタ９ｃ、第１平坦化膜１９等を形成して、ＴＦＴ層２０を形成する。
　ここで、有機ＥＬ表示装置５０ａの製造方法では、第２配線層（上部導電層１６等）を形成するときに、端子部Ｔ側の額縁領域ＦにおけるスリットＳが形成された領域において、繋配線１６ａを同時に形成する。続いて、繋配線１６ａを覆うように第２層間絶縁膜１７を形成した後、第２層間絶縁膜１７における繋配線１６ａの第２方向Ｙの両端部（すなわち額縁配線１８ｈの端子部Ｔ側端部と額縁配線１８ｉの表示領域Ｄ側端部）と平面視で重なる部分に、コンタクトホールＨ１７ａ，Ｈ１７ｂを形成する。また、第３配線層（ソース線１８ｆ、ソース電極１８ａ，１８ｃ、ドレイン電極１８ｂ，１８ｄ、電源線１８ｇ等）を形成するときに、端子部Ｔ側の額縁領域Ｆにおいて、額縁配線１８ｈ，１８ｉを同時に形成する。このとき、額縁配線１８ｈは、表示領域ＤからスリットＳ（第１スリットＳａ）よりも内側（表示領域Ｄ側）に形成する。さらに、第１ＴＦＴ９ａ、第２ＴＦＴ９ｂ、額縁配線１８ｈ，１８ｉ上に第１平坦化膜１９を形成するときに、額縁領域Ｆにおいて、第１堰き止め壁Ｗａの下層（第１平坦化膜１９ａ）及び第２堰き止め壁Ｗｂの下層（第１平坦化膜１９ｂ）を同時に形成する。このとき、第１平坦化膜１９ａ，１９ｂは、それぞれコンタクトホールＨ１７ａ，Ｈ１７ｂを覆うように形成する。
　＜有機ＥＬ素子層形成工程＞
　表示領域Ｄにおいて、ＴＦＴ層形成工程で形成されたＴＦＴ層２０の第１平坦化膜１９上に、周知の方法を用いて、第１電極３１、エッジカバー３２、有機ＥＬ層３３（正孔注入層１、正孔輸送層２、発光層３、電子輸送層４、電子注入層５）及び第２電極３４を形成して、有機ＥＬ素子３５を形成して、有機ＥＬ素子層３０を形成する。
　ここで、有機ＥＬ表示装置５０ａの製造方法では、エッジカバー３２を形成するときに、額縁領域Ｆにおいて、第１堰き止め壁Ｗａの上層（第２平坦化膜３２ａ）及び第２堰き止め壁Ｗｂの上層（第２平坦化膜３２ｂ）を同時に形成する。
　このとき、従来の表示装置では、平坦化膜のスリットから露出する額縁配線（その端面）が、第１電極を形成する際に用いるエッチャント（エッチング液）やエッジカバーとなる感光性の樹脂前駆体を現像する現像液に曝され（接触し）、当該液から額縁配線がダメージを受ける。当該液から受けるダメージは、例えば、額縁配線をＴｉ／Ａｌ／Ｔｉの金属積層膜で形成し、第１電極をＡｇ系の材料で形成する場合に顕著である。具体的には、第１電極用エッチング液は、Ａｌ用エッチング液と同じＰＡＮ系のエッチング液であるため、額縁領域の端面のうちＡｌが露出する部分に第１電極用エッチング液が接触すると、当該部分はエッチングされて内側にサイドシフトしたり、Ａｌと第１電極用エッチング液の反応で生成されたＡｇ異物が付着して歪な形状になるという不都合が生じるおそれがある。
　これに対して、有機ＥＬ表示装置５０ａでは、額縁配線１８ｈ（上部配線層ＵＷ）は、第１スリットＳａの手前で切断され、表示領域Ｄ側の第１平坦化膜１９（平坦化膜ＴＨ）で覆われているため、スリットＳから露出していない。また、額縁配線１８ｈから繋ぎかえられる繋配線１６ａ（下部配線層ＬＷ）は、第２層間絶縁膜１７（層間絶縁膜ＩＬ）で覆われているため、スリットＳから露出していない。そのため、額縁配線１８ｈ及び繋配線１６ａ（図８参照）は、第１電極３１用エッチング液や現像液に接触し難い、すなわち当該液からダメージを受け難いため、上記不都合が抑制される。
　＜封止膜形成工程＞
　まず、有機ＥＬ素子層形成工程で形成された有機ＥＬ素子層３０が形成された基板表面に、各有機ＥＬ素子３５を覆うように、蒸着マスクとしてＣＭＭを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ（Chemical Vapor Deposition）法により成膜して、第１無機封止膜４１を形成する。続いて、第１無機封止膜４１上に、例えば、インクジェット法により、アクリル樹脂等の有機樹脂材料を成膜して、有機封止膜４２を形成する。その後、有機封止膜４２を覆うように、蒸着マスクとしてＣＭＭを用いて、例えば、窒化シリコン膜、酸化シリコン膜、酸窒化シリコン膜等の無機絶縁膜をプラズマＣＶＤ法により成膜して、第２無機封止膜４３を形成する。以上の工程により、第１無機封止膜４１、有機封止膜４２及び第２無機封止膜４３が順に積層された封止膜４０ｄ，４０ｆが形成される。なお、額縁領域Ｆにおける封止膜４０ｆは、第２堰き止め壁Ｗｂの上面に到達するように有機封止膜４２を形成し、当該上面よりも外側（端子部Ｔ側）の領域では、有機封止膜４２を除く、第１無機封止膜４１及び第２無機封止膜４３の積層膜に形成してもよい。
　最後に、基板表面に保護シート（不図示）を貼付した後に、樹脂基板１０のガラス基板側からレーザー光を照射することにより、樹脂基板１０の下面からガラス基板を剥離させ、ガラス基板を剥離させた樹脂基板１０の下面に保護シート（不図示）を貼付する。以上のようにして、有機ＥＬ表示装置５０ａを製造することができる。
　＜効果＞
　以上説明したように、本実施形態の有機ＥＬ表示装置５０ａによれば、以下の効果を得ることができる。
（１）有機ＥＬ表示装置５０ａでは、額縁領域Ｆにおいて、表示領域Ｄへの水分の浸入・伝達を防止するために、第１平坦化膜１９（平坦化膜ＴＨ）には枠状のスリットＳが形成され、部分的に第１平坦化膜１９が配置されない構造を有する。また、端子部Ｔ側の額縁領域Ｆにおいて、表示領域Ｄを構成するＴＦＴ層２０に設けられた第３配線層から引き回された額縁配線１８ｈ（上部配線層ＵＷ）は、第１スリットＳａの手前で切断され、第１平坦化膜１９が配置されないスリットＳの部分において、第３配線層及び第２層間絶縁膜１７（層間絶縁膜ＩＬ）よりも下層の第２配線層（又は第１配線層）で形成された繋配線１６ａ（下部配線層ＬＷ）に繋ぎかえられる。この構造では、額縁配線１８ｈは表示領域Ｄ側の第１平坦化膜１９で覆われ、繋配線１６ａは第２層間絶縁膜１７で覆われているため、額縁配線１８ｈ及び繋配線１６ａはスリットＳから露出していない。したがって、額縁配線１８ｈ及び繋配線１６ａが、額縁配線１８ｈの形成後に続く製造工程において、第１電極３１を形成する際に用いるエッチャント（エッチング液）やエッジカバー３２となる感光性の樹脂前駆体を現像する現像液に接触し難いため、当該液からダメージを受けることを抑制できる。
（２）有機ＥＬ表示装置５０ａでは、上記（１）より、額縁配線１８ｈ及び繋配線１６ａの端面が歪な形状になることが抑制されるため、額縁配線１８ｈ上に形成される封止膜４０ｆ（ＴＦＥ膜）の封止性能が低下するのを抑制できる。
（３）有機ＥＬ表示装置５０ａでは、上記（１）及び（２）より、水分の浸入による有機ＥＬ素子３５の劣化が抑制されるため、表示装置の信頼性向上を図ることができる。
　《第２の実施形態》
　次に、図９及び図１０を用いて、本発明の第２の実施形態について説明する。図９は、本実施形態の有機ＥＬ表示装置５０ｂの端子部Ｔ側の額縁領域Ｆの配線構造を示す図１中の領域Ａを拡大した要部平面図であり、図６に相当する図である。図１０は、有機ＥＬ表示装置５０ｂの端子部Ｔ側の額縁領域Ｆの配線構造を示す図９中のX－X線に沿った断面図であり、図７に相当する図である。なお、図９では、封止膜４０ｆが省略されている。図１０では、封止膜４０ｆを構成する第１無機封止膜４１及び第２無機封止膜４３が省略されている。有機ＥＬ表示装置５０ｂの全体構成は、端子部Ｔ側の額縁領域Ｆの構成以外、上述の第１の実施形態の場合と同じであるため、ここでは詳しい説明を省略する。また、上述の第１の実施形態と同様の構成部分については同一の符号を付してその説明を省略する。
　本実施形態の有機ＥＬ表示装置５０ｂは、図９及び図１０に示すように、端子部Ｔ側の額縁領域Ｆにおいて、第１平坦化膜１９及び封止膜４０ｆの間の第３方向Ｚの構造が、上述の第１の実施形態の有機ＥＬ表示装置５０ａとは異なる。有機ＥＬ表示装置５０ｂでは、額縁配線１８ｈ，１８ｉ（以下「第１額縁配線１８ｈ，１８ｉ」とも称する）の上層として、第２額縁配線２１ａ，２１ｂ（上部配線層ＵＷ）が設けられる。具体的には、有機ＥＬ表示装置５０ｂは、額縁領域Ｆにおいて、樹脂基板１０と；樹脂基板１０上に設けられた無機絶縁積層膜（ベースコート膜１１、ゲート絶縁膜１３、第１層間絶縁膜１５及び第２層間絶縁膜１７を含む）と；無機絶縁積層膜を構成する第２層間絶縁膜１７上に設けられた複数の第１額縁配線１８ｈ，１８ｉと；複数の第１額縁配線１８ｈ，１８ｉ又は無機絶縁積層膜上に設けられた第１平坦化膜１９，１９ｃ、第１堰き止め壁Ｗａａ及び第２堰き止め壁Ｗｂｂと；第１平坦化膜１９，１９ｃ上にそれぞれ設けられた第２額縁配線２１ａ，２１ｂ（上部配線層ＵＷ）と；第２額縁配線２１ａ，２１ｂを覆うように設けられた第２平坦化膜２２，２２ｃ（平坦化膜ＴＨ）と；第２平坦化膜２２、第１堰き止め壁Ｗａａ及び第２堰き止め壁Ｗｂｂ上に設けられた封止膜４０ｆとを備える。また、有機ＥＬ表示装置５０ｂは、端子部Ｔ側の額縁領域Ｆにおいて、第１層間絶縁膜１５上に設けられた繋配線１６ａ（下部配線層ＬＷ）を備える。
　第１額縁配線１８ｈは、図９及び図１０に示すように、有機ＥＬ表示装置５０ｂでは、表示領域Ｄから額縁領域Ｆに引き回された配線ではなく、平面視で島状に複数設けられる。
　第１額縁配線１８ｉは、図９及び図１０に示すように、有機ＥＬ表示装置５０ｂでは、端子部Ｔ側の額縁領域Ｆにおいて、端子部Ｔに到達するように設けられた配線ではなく、平面視で島状に複数設けられる。
　第２額縁配線２１ａ（上部配線層ＵＷ）は、表示領域Ｄから額縁領域Ｆに引き回された配線をいい、有機ＥＬ表示装置５０ａを構成する額縁配線１８ｈに相当する。図９に示すように、端子部Ｔ側の額縁領域Ｆにおいて、第２額縁配線２１ａは、複数の島状の第１額縁配線１８ｈに対応して、表示領域Ｄから端子部Ｔに向かって第２方向Ｙに延びるように複数設けられる。第２額縁配線２１ａ（その端子部Ｔ側端部）は、枠状のスリットＳ（第１スリットＳａ）よりも内側（表示領域Ｄ側）に設けられる。第２額縁配線２１ａは、第１スリットＳａの手前まで設けられる。換言すると、第２額縁配線２１ａは、端子部Ｔに到達するようには設けられておらず、第１スリットＳａの手前で切断され、第２額縁配線２１ｂと分断されている。そのため、第２額縁配線２１ａは、表示領域Ｄ側の第２平坦化膜２２で覆われており、スリットＳ（第１スリットＳａ）から露出していない（剥き出しとはならない）。また、図１０に示すように、第２額縁配線２１ａは、ＴＦＴ層２０を構成する表示領域Ｄ側の第１平坦化膜１９上に設けられる。そのため、第２額縁配線２１ａは、例えば、表示領域Ｄを構成するＴＦＴ層２０に設けられた第３配線層よりも上層の第４配線層と同一材料により同一層に形成される。第４配線層は、例えば、第３配線層と第１電極３１との間の導電層等をいう。第４配線層は、第１配線層、第２配線層又は第３配線層と同様の金属単層膜や金属積層膜により構成される。第４配線層から引き回された第２額縁配線２１ａは、Ｔｉ／Ａｌ／Ｔｉ等の金属積層膜で形成されていることが好ましい。
　第２額縁配線２１ｂ（上部配線層ＵＷ）は、図９に示すように、端子部Ｔ側の額縁領域Ｆにおいて、スリットＳの幅（第２方向Ｙ長さ）分だけ第２額縁配線２１ａから離間して分断され、端子部Ｔに到達するように設けられた配線をいい、有機ＥＬ表示装置５０ａを構成する額縁配線１８ｉに相当する。そのため、第２額縁配線２１ｂは、第２平坦化膜２２ｃで覆われており、スリットＳ（第３スリットＳｃ）から露出していない。第２額縁配線２１ｂは、複数の島状の第１額縁配線１８ｉ及び複数の第２額縁配線２１ａに対応して、端子部Ｔに向かって第２方向Ｙに延びるように複数設けられる。第２額縁配線２１ｂの端子部Ｔ側端部は、端子部Ｔに配列された各端子と電気的に接続されている。また、図１０に示すように、第２額縁配線２１ｂは、第１平坦化膜１９と同一層に同一材料により形成された第１平坦化膜１９ｃ上に設けられる。そのため、第２額縁配線２１ｂは、第２額縁配線２１ａと同様に、例えば第４配線層と同一材料により同一層に形成される。第２額縁配線２１ｂは、Ｔｉ／Ａｌ／Ｔｉ等の金属積層膜で形成されていることが好ましい。
　第２額縁配線２１ａ，２１ｂは、図９及び図１０に示すように、スリットＳの内部には設けられていない。換言すると、第２額縁配線２１ａ，２１ｂは、スリットＳと平面視で重ならない。なお、第２額縁配線２１ａ，２１ｂは、ＥＬＶＤＤ又はＥＬＶＳＳ等の電源配線でもよく、それ以外の信号配線でもよい。
　第２平坦化膜２２，２２ｃ（平坦化膜ＴＨ）は、第１平坦化膜１９又はエッジカバー３２と同様の材料により構成される。
　第１堰き止め壁Ｗａａは、図１０に示すように、第１平坦化膜１９と同一層に同一材料により形成された第１平坦化膜１９ａと、第１平坦化膜１９ａ上に設けられた第２平坦化膜２２ａと、第２平坦化膜２２ａ上に設けられ、エッジカバー３２と同一層に同一材料により形成された第３平坦化膜３２ａａとにより構成される。
　第２堰き止め壁Ｗｂｂは、図１０に示すように、第１平坦化膜１９と同一層に同一材料により形成された第１平坦化膜１９ｂと、第１平坦化膜１９ｂ上に設けられた第２平坦化膜２２ｂと、第２平坦化膜２２ｂ上に設けられ、エッジカバー３２と同一層に同一材料により形成された第３平坦化膜３２ｂｂとにより構成される。
　ここで、本実施形態の有機ＥＬ表示装置５０ｂでは、図９及び図１０に示すように、端子部Ｔ側の額縁領域Ｆにおいて、第１額縁配線１８ｈ，１８ｉを介して、第２額縁配線２１ａ，２１ｂ（上部配線層ＵＷ）と繋配線１６ａ（下部配線層ＬＷ）とが繋げられる。
　繋配線１６ａ（その表示領域Ｄ側端部）は、図９及び図１０に示すように、コンタクトホールＨ１７ａを介して、島状の第１額縁配線１８ｈ（その端子部Ｔ側端部）と電気的に接続されている。当該第１額縁配線１８ｈ（その表示領域Ｄ側端部）は、コンタクトホールＨ１９ａ（以下「第２コンタクトホールＨ１９ａ」とも称する）を介して、第２額縁配線２１ａと電気的に接続されている。第２コンタクトホールＨ１９ａは、該第１額縁配線１８ｈと第２額縁配線２１ａとを接続する部分（コンタクト部）である。第２コンタクトホールＨ１９ａは、表示領域Ｄ側の第１平坦化膜１９を貫通するように、第１平坦化膜１９に形成される。第２コンタクトホールＨ１９ａは、第１額縁配線１８ｈ毎に、第１額縁配線１８ｈの表示領域Ｄ側端部の少なくとも一部を露出するように形成される。図９及び図１０に示すように、第２コンタクトホールＨ１９ａは、表示領域Ｄ側の第２平坦化膜２２（平坦化膜ＴＨ）と平面視で重なる。換言すると、第２コンタクトホールＨ１９ａは、表示領域Ｄ側の第２平坦化膜２２で覆われている。
　一方、繋配線１６ａ（その端子部Ｔ側端部）は、図９及び図１０に示すように、コンタクトホールＨ１７ｂを介して、島状の第１額縁配線１８ｉ（その表示領域Ｄ側端部）と電気的に接続されている。当該第１額縁配線１８ｉ（その端子部Ｔ側端部）は、コンタクトホールＨ１９ｂ（以下「第２コンタクトホールＨ１９ｂ」とも称する）を介して、第２額縁配線２１ｂと電気的に接続されている。第２コンタクトホールＨ１９ｂは、該第１額縁配線１８ｉと第２額縁配線２１ｂとを接続する部分（コンタクト部）である。第２コンタクトホールＨ１９ｂは、第１平坦化膜１９ｃを貫通するように、第１平坦化膜１９ｃに形成される。第２コンタクトホールＨ１９ｂは、第１額縁配線１８ｉ毎に、第１額縁配線１８ｉの端子部Ｔ側端部の少なくとも一部を露出するように形成される。図９及び図１０に示すように、第２コンタクトホールＨ１９ｂは、端子部Ｔ側の第２平坦化膜２２ｃと平面視で重なる。換言すると、第２コンタクトホールＨ１９ｂは、端子部Ｔ側の第２平坦化膜２２ｃで覆われている。
　このように、有機ＥＬ表示装置５０ｂでは、端子部Ｔ側の額縁領域Ｆの、第１平坦化膜１９及び第２平坦化膜２２（平坦化膜ＴＨ）にスリットＳが形成された領域（スリットＳの内部）において、表示領域Ｄから引き回された第２額縁配線２１ａ（第４配線層、上部配線層ＵＷ）が、第２額縁配線２１ａ及び第１平坦化膜１９よりも下層にある島状の第１額縁配線１８ｈ（第３配線層）を介して、第１額縁配線１８ｈ及び第２層間絶縁膜１７（層間絶縁膜ＩＬ）よりも下層にある繋配線１６ａ（第２配線層又は第１配線層、下部配線層ＬＷ）に繋ぎかえられる。
　有機ＥＬ表示装置５０ｂは、上述の有機ＥＬ表示装置５０ａのＴＦＴ層形成工程及び有機ＥＬ素子層形成工程において、以下のように変更すればよい。
　ＴＦＴ層形成工程において、第１平坦化膜１９を形成した後に、端子部Ｔ側の額縁領域Ｆにおいて、第２コンタクトホールＨ１９ａ，Ｈ１９ｂを形成する。続いて、第４配線層（第３配線層と第１電極３１との間の導電層等）を形成するときに、第２額縁配線２１ａ，２１ｂを同時に形成する。さらに、第２額縁配線２１ａ，２１ｂ上に第２平坦化膜２２を形成するときに、第１堰き止め壁Ｗａａの中間層（第２平坦化膜２２ａ）、第２堰き止め壁Ｗｂｂの中間層（第２平坦化膜２２ｂ）及び第２平坦化膜２２ｃを同時に形成する。
　有機ＥＬ素子層形成工程において、エッジカバー３２を形成するときに、第１堰き止め壁Ｗａａの上層（第３平坦化膜３２ａａ）及び第２堰き止め壁Ｗｂｂの上層（第３平坦化膜３２ｂｂ）を同時に形成する。
　＜効果＞
　以上に説明した有機ＥＬ表示装置５０ｂによれば、上記（１）～（３）と同様の効果を得ることができる。具体的には、有機ＥＬ表示装置５０ｂは、表示領域Ｄを構成するＴＦＴ層２０に設けられた第３配線層に加えて、補助配線として第３配線層よりも上層の第４配線層と、第４配線層を覆うように設けられた第２平坦化膜２２（平坦化膜ＴＨ）とをさらに備える。有機ＥＬ表示装置５０ｂでは、額縁領域Ｆにおいて、表示領域Ｄへの水分の浸入・伝達を防止するために、第１平坦化膜１９及び第２平坦化膜２２（平坦化膜ＴＨ）には枠状のスリットＳが形成され、部分的に第１平坦化膜１９及び第２平坦化膜２２が配置されない構造を有する。また、端子部Ｔ側の額縁領域Ｆにおいて、表示領域Ｄを構成するＴＦＴ層２０に設けられた第４配線層から引き回された第２額縁配線２１ａ（上部配線層ＵＷ）は、第１スリットＳａの手前で切断され、第１平坦化膜１９及び第２平坦化膜２２が配置されないスリットＳの部分において、第４配線層及び第１平坦化膜１９よりも下層の第３配線層で形成される島状の第１額縁配線１８ｈを介して、第１額縁配線１８ｈ及び第２層間絶縁膜１７（層間絶縁膜ＩＬ）よりも下層の第２配線層（又は第１配線層）で形成された繋配線１６ａ（下部配線層ＬＷ）に繋ぎかえられる。この構造では、第２額縁配線２１ａは表示領域Ｄ側の第２平坦化膜２２で覆われ、第１額縁配線１８ｈは表示領域Ｄ側の第１平坦化膜１９で覆われ、繋配線１６ａは第２層間絶縁膜１７で覆われているため、第２平坦化膜２２、第１額縁配線１８ｈ及び繋配線１６ａはスリットＳから露出していない。したがって、第２平坦化膜２２、第１額縁配線１８ｈ及び繋配線１６ａが、第２額縁配線２１ａの形成後に続く製造工程において、第１電極３１を形成する際に用いるエッチャント（エッチング液）やエッジカバー３２となる感光性の樹脂前駆体を現像する現像液に接触し難いため、当該液からダメージを受けることを抑制できる。したがって、第２額縁配線２１ａが第４配線層で構成される有機ＥＬ表示装置５０ｂは、有機ＥＬ表示装置５０ａと同様の効果を得ることができる。
　《その他の実施形態》
　上記各実施形態では、無機積層膜は、ベースコート膜上にゲート絶縁膜、第１層間絶縁膜及び第２層間絶縁膜の順に積層された４層により構成されているが、ベースコート膜の１層により構成されていてもよく、ベースコート膜及びゲート絶縁膜の２層により構成されていてもよい。
　上記各実施形態では、正孔注入層、正孔輸送層、発光層、電子輸送層及び電子注入層の５層積層構造の有機ＥＬ層を例示したが、有機ＥＬ層は、例えば、正孔注入層兼正孔輸送層、発光層、及び電子輸送層兼電子注入層の３層積層構造であってもよい。
　また、上記各実施形態では、第１電極を陽極とし、第２電極を陰極とした有機ＥＬ表示装置を例示したが、本発明は、有機ＥＬ層の積層構造を反転させ、第１電極を陰極とし、第２電極を陽極とした有機ＥＬ表示装置にも適用することができる。
　上記各実施形態では、第１電極に接続されたＴＦＴの電極をドレイン電極とした有機ＥＬ表示装置を例示したが、本発明は、第１電極に接続されたＴＦＴの電極をソース電極と呼ぶ有機ＥＬ表示装置にも適用することができる。
　上記各実施形態では、表示装置として有機ＥＬ表示装置したが、本発明は、アクティブマトリクス駆動方式の液晶表示装置等の表示装置にも適用することができる。
　上記各実施形態では、表示装置として有機ＥＬ表示装置を例に挙げて説明したが、本発明は、有機ＥＬ表示装置に限定されず、フレキシブルな表示装置であれば適用可能である。例えば、量子ドット含有層を用いた発光素子であるＱＬＥＤ（Quantum-dot light emitting diode）等を備えたフレキシブルな表示装置に適用することができる。
　以上説明したように、本発明は、フレキシブルな表示装置について有用である。
Ｄ　　　　表示領域
Ｆ　　　　額縁領域
Ｈ１７ａ，Ｈ１７ｂ　　コンタクトホール
Ｈ１９ａ，Ｈ１９ｂ　　コンタクトホール
ＩＬ　　　層間絶縁膜
ＬＷ　　　下部配線層
Ｐ　　　　サブ画素
Ｓ　　　　スリット
Ｓａ　　　第１スリット
Ｓｂ　　　第２スリット
Ｓｃ　　　第３スリット
Ｔ　　　　端子部
ＴＨ　　　平坦化膜
ＵＷ　　　上部配線層
Ｗａ，Ｗａａ　　　第１堰き止め壁
Ｗｂ，Ｗｂｂ　　　第２堰き止め壁
１０　　　樹脂基板（ベース基板）
１６ａ　　繋配線
１７　　　第２層間絶縁膜
１８ｈ，１８ｉ　　額縁配線
１９，１９ａ～１９ｃ　　第１平坦化膜（平坦化膜）
２０　　ＴＦＴ（薄膜トランジスタ）層
２１ａ，２１ｂ　　第２額縁配線
２２，２２ａ～２２ｃ　　第２平坦化膜
３０　　　　有機ＥＬ素子層（発光素子層）
３２ａ，３２ｂ　　第２平坦化膜
３２ａａ，３２ｂｂ　　第３平坦化膜
３５　　　有機ＥＬ素子（発光素子）
４０，４０ｄ，４０ｆ　　封止膜
５０ａ，５０ｂ　　有機ＥＬ表示装置

Claims (17)

  1. 　ベース基板と、
    　上記ベース基板上に設けられ、下部配線層と、上記下部配線層を覆うように設けられた層間絶縁膜と、上記層間絶縁膜上に設けられた上部配線層と、上記上部配線層を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ層と、
    　上記薄膜トランジスタ層上に設けられ、表示領域を構成する発光素子層と、
    　上記表示領域の周囲に設けられた額縁領域と、
    　上記額縁領域の一端部に設けられた端子部と、
    　上記表示領域から上記額縁領域に引き回され、上記端子部に向かって延びるように、上記上部配線層と同一材料により同一層に形成された複数の額縁配線と、
    　上記額縁領域における上記平坦化膜に形成された枠状のスリットとを備えた表示装置であって、
    　上記端子部側の上記額縁領域において、
    　上記複数の額縁配線は上記スリットよりも上記表示領域側に設けられ、
    　上記スリットが形成された領域には、上記複数の額縁配線の延びる方向に沿って、上記下部配線層と同一材料により同一層に形成された複数の繋配線が設けられ、
    　上記層間絶縁膜に形成され、上記複数の額縁配線と上記複数の繋配線とをそれぞれ電気的に接続する複数のコンタクトホールが設けられており、
    　上記複数の額縁配線は、上記複数のコンタクトホールを介して、上記複数の繋配線にそれぞれ繋ぎかえられることを特徴とする表示装置。
  2. 　請求項１に記載された表示装置において、
    　上記複数の額縁配線及び上記複数の繋配線は上記スリットから露出していないことを特徴とする表示装置。
  3. 　請求項１又は２に記載された表示装置において、
    　上記スリットから上記層間絶縁膜が露出していることを特徴とする表示装置。
  4. 　請求項１～３の何れか１つに記載された表示装置において、
    　上記複数の繋配線は上記スリットと平面視で重なっていることを特徴とする表示装置。
  5. 　請求項１～４の何れか１つに記載された表示装置において、
    　上記複数の繋配線は上記スリットと交差していることを特徴とする表示装置。
  6. 　請求項１～５の何れか１つに記載された表示装置において、
    　上記複数のコンタクトホールは上記平坦化膜で覆われていることを特徴とする表示装置。
  7. 　請求項１～６の何れか１つに記載された表示装置において、
    　上記薄膜トランジスタ層は、第１配線層と、その上層として第２配線層とを備え、
    　上記複数の繋配線は、上記下部配線層として上記第１配線層又は上記第２配線層と同一材料により同一層に形成されることを特徴とする表示装置。
  8. 　請求項７に記載された表示装置において、
    　上記薄膜トランジスタ層は、上記第２配線層の上層として第３配線層を備え、
    　上記複数の額縁配線は、上記上部配線層として上記第３配線層と同一材料により同一層に形成されることを特徴とする表示装置。
  9. 　請求項８に記載された表示装置において、
    　上記発光素子層を構成する複数の発光素子は第１電極を備え、
    　上記薄膜トランジスタ層は、上記第３配線層の上層として該第３配線層と上記第１電極との間に設けられる第４配線層を備え、
    　上記複数の額縁配線は、上記上部配線層として上記第４配線層と同一材料により同一層に形成されることを特徴とする表示装置。
  10. 　請求項９に記載された表示装置において、
    　上記複数の額縁配線は、
    　上記第３配線層と同一材料により同一層に島状に形成された複数の第１額縁配線と、
    　上記上部配線層として上記第４配線層と同一材料により同一層に形成された複数の第２額縁配線とを備え、
    　上記複数の第２額縁配線は、上記複数の第１額縁配線を介して、上記複数の繋配線にそれぞれ繋ぎかえられることを特徴とする表示装置。
  11. 　請求項１０に記載された表示装置において、
    　上記平坦化膜に形成され、上記複数の第２額縁配線と上記複数の第１額縁配線とをそれぞれ電気的に接続する複数の第２コンタクトホールが設けられており、
    　上記複数の第２額縁配線は、上記複数の第２コンタクトホールを介して、上記複数の第１額縁配線にそれぞれ繋ぎかえられ、
    　上記複数の第１額縁配線は、上記複数のコンタクトホールを介して、上記複数の繋配線にそれぞれ繋ぎかえられることを特徴とする表示装置。
  12. 　請求項１～１１の何れか１つに記載された表示装置において、
    　上記複数の額縁配線は、チタン膜、アルミニウム膜及びチタン膜が順に積層された金属積層膜により形成されることを特徴とする表示装置。
  13. 　請求項１～１２の何れか１つに記載された表示装置において、
    　上記複数の繋配線は、チタン膜、アルミニウム膜及びチタン膜が順に積層された金属積層膜により形成されることを特徴とする表示装置。
  14. 　請求項１～１３の何れか１つに記載された表示装置において、
    　上記発光素子層を覆うように設けられ、第１無機膜、有機膜及び第２無機膜が順に積層された封止膜を備えることを特徴とする表示装置。
  15. 　請求項１～１４の何れか１つに記載された表示装置において、
    　上記発光素子層は有機エレクトロルミネッセンス素子層であることを特徴とする表示装置。
  16. 　ベース基板と、
    　上記ベース基板上に設けられ、下部配線層と、上記下部配線層を覆うように設けられた層間絶縁膜と、上記層間絶縁膜上に設けられた上部配線層と、上記上部配線層を覆うように設けられた平坦化膜とを備えた薄膜トランジスタ層と、
    　上記薄膜トランジスタ層上に設けられ、表示領域を構成する発光素子層と、
    　上記表示領域の周囲に設けられた額縁領域と、
    　上記額縁領域の一端部に設けられた端子部と、
    　上記表示領域から上記額縁領域に引き回され、上記端子部に向かって延びるように、上記上部配線層と同一材料により同一層に形成された複数の額縁配線と、
    　上記額縁領域における上記平坦化膜に形成された枠状のスリットとを備えた表示装置の製造方法であって、
    　上記薄膜トランジスタ層を形成する薄膜トランジスタ層形成工程において、
    　上記端子部側の上記額縁領域において、
    　上記スリットが形成された領域に、上記複数の額縁配線の延びる方向に沿って、上記下部配線層と同一材料により同一層に複数の繋配線を形成し、
    　上記複数の繋配線を覆うように上記層間絶縁膜を形成し、
    　上記層間絶縁膜に、上記複数の額縁配線と上記複数の繋配線とをそれぞれ電気的に接続する複数のコンタクトホールを形成し、及び
    　上記複数の額縁配線を上記スリットよりも上記表示領域側に形成することにより、
    　上記複数の額縁配線を、上記複数のコンタクトホールを介して、上記複数の繋配線にそれぞれ繋ぎかえることを特徴とする表示装置の製造方法。
  17. 　請求項１６に記載された表示装置の製造方法において、
    　上記薄膜トランジスタ層形成工程において、
    　上記端子部側の上記額縁領域において、
    　上記複数のコンタクトホールを覆うように上記平坦化膜を形成することを特徴とする表示装置の製造方法。
PCT/JP2023/045842 2023-12-21 2023-12-21 表示装置及びその製造方法 Pending WO2025134299A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/045842 WO2025134299A1 (ja) 2023-12-21 2023-12-21 表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/045842 WO2025134299A1 (ja) 2023-12-21 2023-12-21 表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2025134299A1 true WO2025134299A1 (ja) 2025-06-26

Family

ID=96137680

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/045842 Pending WO2025134299A1 (ja) 2023-12-21 2023-12-21 表示装置及びその製造方法

Country Status (1)

Country Link
WO (1) WO2025134299A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2019049595A (ja) * 2017-09-08 2019-03-28 株式会社Ｊｏｌｅｄ 表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109395A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP2019049595A (ja) * 2017-09-08 2019-03-28 株式会社Ｊｏｌｅｄ 表示装置

Similar Documents

Publication Publication Date Title
US11957015B2 (en) Display device
WO2020026417A1 (ja) 表示装置及びその製造方法
WO2020174612A1 (ja) 表示装置
US12082449B2 (en) Display device
WO2019163030A1 (ja) 表示装置及びその製造方法
WO2019163045A1 (ja) 表示装置
CN115176299B (zh) 显示装置
US11430856B2 (en) Display device with island-shaped conductors overlapping wiring lines in bending portion
CN111819614B (zh) 显示装置
US11508792B2 (en) Display device and method for manufacturing display device
WO2019187121A1 (ja) 表示装置
CN112136169A (zh) 显示装置
WO2019186812A1 (ja) 表示装置及びその製造方法
WO2020008588A1 (ja) 表示装置及びその製造方法
WO2022201487A1 (ja) 表示装置
WO2019064429A1 (ja) 表示装置
US20250127015A1 (en) Display device
WO2025134299A1 (ja) 表示装置及びその製造方法
US20250063920A1 (en) Display device
WO2025220166A1 (ja) 表示装置及びその製造方法
US20240357887A1 (en) Display device
WO2024127450A1 (ja) 表示装置
WO2025220174A1 (ja) 表示装置
US12029083B2 (en) Display device
WO2024154202A1 (ja) 表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23962219

Country of ref document: EP

Kind code of ref document: A1