[go: up one dir, main page]

WO2024181272A1 - 基板、電子装置、及び、基板の製造方法 - Google Patents

基板、電子装置、及び、基板の製造方法 Download PDF

Info

Publication number
WO2024181272A1
WO2024181272A1 PCT/JP2024/006299 JP2024006299W WO2024181272A1 WO 2024181272 A1 WO2024181272 A1 WO 2024181272A1 JP 2024006299 W JP2024006299 W JP 2024006299W WO 2024181272 A1 WO2024181272 A1 WO 2024181272A1
Authority
WO
WIPO (PCT)
Prior art keywords
mounting surface
substrate
recess
metallization layer
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2024/006299
Other languages
English (en)
French (fr)
Inventor
佑弥 松元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2025503825A priority Critical patent/JPWO2024181272A1/ja
Publication of WO2024181272A1 publication Critical patent/WO2024181272A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H10W70/60—

Definitions

  • This disclosure relates to a substrate equipped with connection electrodes that connect to a connection target.
  • Patent Document 1 discloses an insulating substrate having a pair of electrode pads coated with band-shaped bumps extending in the width direction of the piezoelectric substrate in order to hold the quartz crystal piece afloat above the package or substrate.
  • the electrode pads disclosed in Patent Document 1 are formed by printing a conductor that serves as the base conductor of the electrode pads using a metal paste, drying it, and then printing a bump-shaped conductor on the surface using a metal paste, and then firing both of them.
  • a substrate includes an insulating substrate having a mounting surface on which a connection object is mounted and one or more recesses opening into the mounting surface, a connection electrode connected to the connection object, and the connection electrode has an underlying metallization layer that extends along the bottom surface of the recess and also extends along at least a portion of the wall surface of the recess to reach the mounting surface, and a plating layer that covers the exposed surface of the underlying metallization layer.
  • An electronic device includes a substrate according to one aspect of the present disclosure, a piezoelectric vibration element connected to the substrate via a conductive bonding material, and a lid provided on the substrate so as to cover the piezoelectric vibration element.
  • the method for manufacturing a substrate according to one embodiment of the present disclosure includes a pressurizing step in which an insulating material having a base metallization pattern on its surface is pressed with a mold to form an insulating substrate having a mounting surface on which a connection target is mounted and one or more recesses opening into the mounting surface, and a base metallization layer that extends along the bottom surface of the recess and also extends along at least a portion of the wall surface of the recess to reach the mounting surface, and a plating layer formation step in which a plating layer is formed to cover the exposed surface of the base metallization layer.
  • FIG. 1 is a cross-sectional view of a piezoelectric device according to a first embodiment.
  • FIG. 2 is a plan view of a substrate included in the piezoelectric device.
  • 11 is a cross-sectional view of a modified example of the substrate.
  • FIG. 11 is a cross-sectional view of another modified example of the substrate.
  • FIG. 11 is a cross-sectional view of yet another modified example of the substrate.
  • FIG. 11 is a cross-sectional view of yet another modified example of the substrate.
  • FIG. 11 is a cross-sectional view of yet another modified example of the substrate.
  • FIG. 11 is a cross-sectional view of yet another modified example of the substrate.
  • FIG. 11 is a plan view of a substrate according to a second embodiment.
  • FIG. 13 is a plan view of a modified example of the substrate.
  • FIG. 10 is a cross-sectional view taken along line XX shown in FIG. 9.
  • FIG. 13 is a plan view of another modified example of the substrate.
  • FIG. 11 is a cross-sectional view of a piezoelectric device according to a third embodiment.
  • FIG. 11 is a cross-sectional view of a modified example of the piezoelectric device.
  • 5A to 5C are cross-sectional views showing a method for manufacturing a substrate.
  • 5A to 5C are cross-sectional views showing a method for manufacturing a substrate.
  • top and bottom in the following description is for convenience and does not limit the top and bottom when the substrate 1 and the piezoelectric device 11 are actually used.
  • the surface of the insulating substrate 2 or substrate 1 on which the piezoelectric vibration element 6 is mounted is defined as the top surface.
  • the positive direction of the Z axis is the upward direction.
  • the X axis is the longitudinal direction of the insulating substrate 2 or substrate 1
  • the Y axis is an axis that intersects perpendicularly with the X axis and the Z axis.
  • One aspect of the present disclosure aims to realize a substrate, an electronic device, and a method for manufacturing a substrate, in which the dimensional accuracy and shape of the bumps are stable.
  • a substrate an electronic device, and a method for manufacturing a substrate, in which the dimensional accuracy and shape of the bumps are stable.
  • Fig. 1 is a cross-sectional view of a piezoelectric device 11 according to embodiment 1.
  • Fig. 2 is a plan view of a substrate 1 included in the piezoelectric device 11.
  • the piezoelectric device 11 is an example of an electronic device according to the present disclosure.
  • the piezoelectric device 11 includes a substrate 1, a piezoelectric vibration element 6 connected to the substrate 1 via a conductive bonding material 7, and a lid 8 provided on the substrate 1 to cover the piezoelectric vibration element 6.
  • the piezoelectric vibration element 6 is an example of a connection subject according to the present disclosure.
  • the conductive bonding material 7 may be a bonding material in which Ag powder or the like is added to a resin such as a silicone-based, epoxy-based, or polyimide-based resin. Alternatively, the conductive bonding material 7 may be solder.
  • the substrate 1 has an insulating substrate 2 having a mounting surface 2a on which the piezoelectric vibration element 6 is mounted, a recess 2b opening into the mounting surface 2a, and a connection electrode 3 connected to the piezoelectric vibration element 6.
  • the piezoelectric vibration element 6 is mechanically bonded and electrically connected to the connection electrode 3 of the substrate 1 via the conductive bonding material 7.
  • the insulating substrate 2 has a flat base 2e and a frame 2f located on the upper surface of the base 2e.
  • a frame-shaped metallization layer 10 is located on the upper surface of the frame 2f, i.e., the joint surface between the frame 2f and the lid 8.
  • the frame-shaped metallization layer 10 is joined to the lid 8 using a sealing material such as a gold-tin alloy (AuSn) or silver solder.
  • the mounting surface 2a corresponds to the bottom surface of the recess formed by the base 2e and the frame 2f of the insulating substrate 2.
  • a plurality of external electrodes 9 are located on the lower surface of the insulating substrate 2.
  • the lower surfaces of the external electrodes 9 and the lower surface of the insulating substrate 2 may be on the same plane.
  • the connection electrodes 3 are electrically connected to the external electrodes 9 through wiring conductors (not shown) such as via conductors located in the insulating substrate 2.
  • connection electrode 3 has an underlying metallization layer 4 that extends along the bottom surface 2c of the recess 2b and also extends along at least a portion of the wall surface 2d of the recess 2b to reach the mounting surface 2a, and a plating layer 5 that covers the exposed surface of the underlying metallization layer 4.
  • the underlying metallization layer 4 is made of a metal containing, for example, tungsten (W) or molybdenum (Mo).
  • the plating layer 5 contains, for example, nickel (Ni) or gold (Au).
  • the base metallization layer 4 is provided, which extends along the bottom surface 2c of the recess 2b that opens into the mounting surface 2a of the insulating substrate 2 on which the piezoelectric vibration element 6 is mounted, and also extends along the wall surface 2d of this recess 2b to reach the mounting surface 2a.
  • the base metallization layer 4 is then covered with the plating layer 5.
  • connection electrode 3 which includes at least the plating layer 5 and has a convex shape relative to the mounting surface 2a, forms a bump for holding the piezoelectric vibration element 6 to be connected above the mounting surface 2a.
  • the base metallization layer 4 has a bottom surface portion 4a that extends along the bottom surface 2c of the recess 2b, and a wall surface portion 4b that extends from the bottom surface portion 4a along the wall surface 2d of the recess 2b. In this way, the base metallization layer 4 has a wall surface portion 4b that extends upward from the bottom surface portion 4a to the mounting surface 2a.
  • the piezoelectric vibration element 6 is connected via the conductive bonding material 7 and plating layer 5 at both the bottom surface portion 4a and the wall surface portion 4b, allowing for good electrical connection between the base metallization layer 4 and the piezoelectric vibration element 6.
  • the mounting surface 2a may be rectangular in plan view with sides 2g and 2h that are parallel and opposed to each other, and sides 2i and 2j that are parallel and opposed to each other.
  • the recesses 2b may be a pair of recesses 2b located along one short side 2g of the mounting surface 2a.
  • the wall surface 2d of the recess 2b may be one of the four inner surfaces of the rectangular recess 2b that is located opposite the side 2g of the mounting surface 2a of the recess 2b.
  • the substrate 1 is used as a substrate on which the piezoelectric vibration element 6, which requires cantilever support, is mounted.
  • the upper surface of the plating layer 5 covering the bottom portion 4a is lower than the mounting surface 2a. Therefore, even if the piezoelectric vibration element 6 is mounted at a low position, the distance between the upper surface of the plating layer 5 located on the bottom portion 4a of the base metallization layer 4 and the lower surface of the piezoelectric vibration element 6 can be secured, and the conductive bonding material 7 can be configured to be thick. This reduces the risk of a decrease in the mechanical strength of the connection between the piezoelectric vibration element 6 and the substrate 1. Also, the risk of a short circuit between the conductive bonding material 7 corresponding to one of the pair of bumps and the conductive bonding material 7 corresponding to the other of the pair of bumps is reduced.
  • the wall portion 4b may extend along the wall surface 2d of the recess 2b to a position on the same plane as the mounting surface 2a.
  • the upper end of the wall portion 4b of the base metallization layer 4 located in the recess 2b may be at the same height as the mounting surface 2a.
  • the plating layer 5 covering the exposed surface of the wall portion 4b which extends along the wall surface 2d of the recess 2b to the same plane as the mounting surface 2a, forms a bump with a fine height relative to the mounting surface 2a.
  • the portion of the plating layer 5 covering the upper end of the wall portion 4b becomes a bump with a fine height that protrudes from the mounting surface 2a.
  • the height of the bump can be adjusted by adjusting the thickness of the plating layer 5.
  • the insulating substrate 2 is made of a ceramic material, such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, or a glass-ceramic sintered body.
  • the insulating substrate 2 is described as being an aluminum oxide sintered body (alumina sintered body).
  • the frame portion 2f and base portion 2e of the insulating substrate 2 are of an integral structure.
  • the lid 8 is made of a conductive metal and is joined to the frame-shaped metallization layer 10 to hermetically seal the recess having the mounting surface 2a as its bottom surface.
  • a conductive sealing member such as AuSn or silver solder is used for sealing.
  • the lid 8 may be grounded. By grounding the lid 8, the propagation of external noise onto the mounting surface 2a can be reduced.
  • the lid 8 is connected to the frame-shaped metallization layer 10 via the conductive sealing member.
  • the frame-shaped metallization layer 10 is connected to the external electrode 9 via the internal frame wiring and via conductors. By grounding the external electrode 9, the lid 8 is in a grounded state.
  • the frame-shaped metallization layer 10 is made of a conductive metal and is printed on the joint surface of the frame portion 2f.
  • the frame-shaped metallization layer 10 and the exposed surfaces of the external electrodes 9 may be covered with a plating layer of nickel and/or gold.
  • the exposed surfaces may be nickel-plated to a thickness of 1 to 20 ⁇ m, and a gold plating layer may be formed on the nickel plating layer to a thickness of 0.1 to 3.0 ⁇ m. This reduces the possibility of oxidation corrosion of the surface, and also makes it possible to easily and firmly connect the frame-shaped metallization layer 10 located on the top surface of the insulating substrate 2, which is an insulator, to the lid body 8, which is a metal conductor.
  • the thickness of the base metallization layer 4 may be, for example, about 5 ⁇ m to 20 ⁇ m.
  • the thickness of the plating layer 5 may be, for example, about 1 ⁇ m to 20 ⁇ m.
  • the depth of the recess 2b may be, for example, about 10 ⁇ m to 30 ⁇ m.
  • the protruding height (bump height) of the plating layer 5 from the mounting surface 2a may be, for example, about 5 ⁇ m to 30 ⁇ m.
  • FIG. 3 is a cross-sectional view of a substrate 1A according to a modified example.
  • the substrate 1A includes an insulating substrate 2 having a mounting surface 2a on which the piezoelectric vibration element 6 is mounted, a recess 2b opening into the mounting surface 2a, and a connection electrode 3A that connects to the piezoelectric vibration element 6.
  • connection electrode 3A has an underlying metallization layer 4A including a bottom surface portion 4a extending along the bottom surface 2c of the recess 2b and a wall surface portion 4b extending from the bottom surface portion 4a along the wall surface 2d of the recess 2b, and a plating layer 5A covering the exposed surface of the underlying metallization layer 4A.
  • the wall portion 4b of the base metallization layer 4A may extend along the wall surface 2d of the recess 2b to a position protruding from the mounting surface 2a. In this way, the base metallization layer 4A extends from the bottom surface 2c of the recess 2b along the wall surface 2d beyond the mounting surface 2a.
  • the plating layer 5A covers the exposed surfaces of the wall portion 4b and the bottom portion 4a.
  • the wall portion 4b which extends along the wall surface 2d of the recess 2b to a position where it protrudes from the mounting surface 2a, and the plating layer 5A form a bump that is convex with respect to the mounting surface 2a. Therefore, the wall portion 4b of the base metallization layer 4A forms a rough bump height, and the plating layer 5A can provide a highly accurate bump height. In addition, because the wall portion 4b protrudes from the mounting surface 2a, the thickness of the plating layer 5A in the bump can be made thinner, thereby reducing costs.
  • the protruding height of the wall portion 4b of the base metallization layer 4A is also highly accurate when formed using a mold, as described below.
  • FIG. 4 is a cross-sectional view of substrate 1B according to another modified example.
  • the substrate 1B includes an insulating substrate 2 having a mounting surface 2a on which the piezoelectric vibration element 6 is mounted and a recess 2b opening into the mounting surface 2a, and a connection electrode 3B that connects to the piezoelectric vibration element 6.
  • the connection electrode 3B has an underlying metallization layer 4B including a bottom surface portion 4a extending along the bottom surface 2c of the recess 2b, a wall surface portion 4b extending from the bottom surface portion 4a along the wall surface 2d of the recess 2b, and a mounting surface portion 4c extending from the wall surface portion 4b along a direction parallel to the mounting surface 2a, and a plating layer 5B covering the exposed surface of the underlying metallization layer 4B.
  • the underlying metallization layer 4B may further include a mounting surface portion 4c extending from the wall surface portion 4b along a direction parallel to the mounting surface 2a. In this way, the mounting surface portion 4c of the underlying metallization layer 4B extends from the recess 2b.
  • the plating layer 5B covers the exposed surface of the mounting surface portion 4c extending in a direction parallel to the mounting surface 2a. Therefore, at least a part of the connection electrode 3B that includes the plating layer 5B and has a convex shape relative to the mounting surface 2a forms a bump. Compared to the case where only the wall portion 4b protrudes as shown in FIG. 3, the width of the bump and the length of the bump extending along the mounting surface 2a can be made longer. As a result, the surface of the bump facing the piezoelectric vibration element 6 is larger, which stabilizes support of the piezoelectric vibration element 6 by the bump and improves the bonding strength between the bump and the piezoelectric vibration element 6. In addition, the conductive resistance between the bump and the piezoelectric vibration element 6 is improved.
  • the insulating substrate 2 may also have a protruding portion 2k that protrudes from the mounting surface 2a adjacent to the recessed portion 2b.
  • the wall portion 4b extends from the wall surface 2d of the recessed portion 2b onto the wall surface of the protruding portion 2k.
  • the mounting surface portion 4c is located on the upper surface of the protruding portion 2k.
  • the convex portion 2k, the mounting surface portion 4c located on the convex portion 2k, and the plating layer 5B form a bump that is convex with respect to the mounting surface 2a.
  • the thicknesses of the base metallization layer 4B and plating layer 5B in the bump can be made thin.
  • the combined protruding height of the convex portion 2k and the mounting surface portion 4c of the base metallization layer 4B is made highly accurate by forming it using a mold, which will be described later.
  • the bump is formed by the thickness of the plating layer 5B above it, the bump height can be made highly accurate.
  • FIG. 5 is a cross-sectional view of substrate 1C according to yet another modified example.
  • the substrate 1C includes an insulating substrate 2 having a mounting surface 2a on which the piezoelectric vibration element 6 is mounted and a recess 2b opening into the mounting surface 2a, and a connection electrode 3C that connects to the piezoelectric vibration element 6.
  • the connection electrode 3C has an underlying metallization layer 4C including a bottom surface portion 4a extending along the bottom surface 2c of the recess 2b, a wall surface portion 4b extending from the bottom surface portion 4a along the wall surface 2d of the recess 2b, and a mounting surface portion 4c extending from the wall surface portion 4b along a direction parallel to the mounting surface 2a, and a plating layer 5C covering the exposed surface of the underlying metallization layer 4C.
  • the underlying metallization layer 4C may further include a mounting surface portion 4c extending from the wall surface portion 4b along a direction parallel to the mounting surface 2a. In this way, the mounting surface portion 4c of the underlying metallization layer 4C extends from the recess 2b.
  • the plating layer 5C covers the exposed surface of the mounting surface portion 4c that extends in a direction parallel to the mounting surface 2a. Therefore, at least a portion of the connection electrode 3C that includes the plating layer 5C and has a convex shape relative to the mounting surface 2a forms a bump.
  • the insulating substrate 2 has a convex portion 2m that protrudes from the mounting surface 2a adjacent to the recess 2b.
  • the convex portion 2m has a middle stage portion 2n on the recess 2b side.
  • the wall surface portion 4b extends from the wall surface 2d of the recess 2b along the wall surface of the convex portion 2m.
  • the mounting surface portion 4c is located on the upper surface of the middle stage portion 2n of the convex portion 2m.
  • the upper surface of the mounting surface portion 4c and the upper surface of the convex portion 2m may be on the same plane.
  • the convex portion 2m, the mounting surface portion 4c located on the middle portion 2n of the convex portion 2m, and the plating layer 5C form a bump that is convex with respect to the mounting surface 2a. Since the insulating substrate 2 has the convex portion 2m, the base metallization layer 4C and the plating layer 5C can be made thin. If the conductive bonding material 7 is solder, the conductive bonding material 7 does not spread beyond the plating layer 4c and the convex portion 2m into the gap between the mounting surface 2a and the piezoelectric vibration element 6. This reduces the risk that the conductive bonding material 7 that has spread wet will affect the vibration of the piezoelectric vibration element 6.
  • the support surface of the bump that supports the piezoelectric vibration element 6 is larger than that of the configuration shown in FIG. 4. This allows stable support of the piezoelectric vibration element 6, and increases the bonding strength between the piezoelectric vibration element 6 and the bump.
  • the combined protruding height of the middle stage 2n of the protrusion 2m and the mounting surface 4c of the base metallization layer 4C is highly accurate by forming it using a mold described below.
  • the bump is formed by the thickness of the plating layer 5C on top of that, so the bump height can be highly accurate.
  • FIG. 6 is a cross-sectional view of substrate 1D relating to yet another modified example.
  • the substrate 1D includes an insulating substrate 2 having a mounting surface 2a on which the piezoelectric vibration element 6 is mounted and a recess 2b opening into the mounting surface 2a, and a connection electrode 3D that connects to the piezoelectric vibration element 6.
  • the connection electrode 3D has an underlying metallization layer 4D including a bottom surface portion 4a extending along the bottom surface 2c of the recess 2b, a wall surface portion 4b extending from the bottom surface portion 4a along the wall surface 2d of the recess 2b, and a mounting surface portion 4c extending from the wall surface portion 4b in a direction parallel to the mounting surface 2a, and a plating layer 5D covering the exposed surface of the underlying metallization layer 4D.
  • the mounting surface portion 4c may extend over the mounting surface 2a. In this way, the mounting surface portion 4c of the underlying metallization layer 4D extends from the recess 2b to the mounting surface 2a.
  • the mounting surface portion 4c and plating layer 5D extending above the mounting surface 2a form a bump that is convex with respect to the mounting surface 2a.
  • the width of the bump and the length of the bump extending along the mounting surface 2a can be made longer.
  • the surface of the bump facing the piezoelectric vibration element 6 is larger, so that the support of the piezoelectric vibration element 6 by the bump is stabilized and the bonding strength between the bump and the piezoelectric vibration element 6 is improved.
  • the conductive resistance between the bump and the piezoelectric vibration element 6 is improved.
  • the configuration shown in FIG. 6 as in the configuration shown in FIG.
  • the protruding height of the mounting surface portion 4c of the base metallization layer 4D is formed with high precision by using a mold described later. Furthermore, since the bump is formed by the thickness of the plating layer 5D on top of it, the bump height can be made with high precision.
  • FIG. 7 is a cross-sectional view of substrate 1E according to yet another modified example.
  • the substrate 1E includes an insulating substrate 2 having a mounting surface 2a on which the piezoelectric vibration element 6 is mounted and a recess 2b opening into the mounting surface 2a, and a connection electrode 3E that connects to the piezoelectric vibration element 6.
  • the connection electrode 3E has an underlying metallization layer 4E including a bottom surface portion 4a extending along the bottom surface 2c of the recess 2b, a wall surface portion 4b extending from the bottom surface portion 4a along the wall surface 2d of the recess 2b, and a mounting surface portion 4c extending from the wall surface portion 4b along a direction parallel to the mounting surface 2a, and a plating layer 5E covering the exposed surface of the underlying metallization layer 4E.
  • the recess 2b has a middle step portion 2p located between the bottom surface 2c and the mounting surface 2a.
  • the mounting surface portion 4c is located on the middle step portion 2p.
  • the mounting surface portion 4c of the underlying metallization layer 4E extends from the bottom surface 2c of the recess 2b to the middle step portion 2p.
  • the upper surface of the mounting surface portion 4c is on the same plane as the mounting surface 2a.
  • the plating layer 5E covering the mounting surface portion 4c located on the middle portion 2p of the recess 2b forms a bump having a fine height relative to the mounting surface 2a.
  • the height of the bump can be finely adjusted by adjusting the thickness of the plating layer 5E. Since the mounting surface portion 4c is provided in addition to the wall portion 4b, the plating layer 5E covering the wall portion 4b and mounting surface portion 4c of the base metallization layer 4E can be made longer than the configurations of Figures 1 and 3. This improves the bonding strength between the bump and the piezoelectric vibration element 6 and the support stability of the piezoelectric vibration element 6 by the bump.
  • FIG. 8 is a plan view of a substrate 1F according to the second embodiment.
  • the mounting surface 2a of the insulating substrate 2 of the substrate 1F may be rectangular in plan view, having sides 2g and 2h that are parallel and opposed to each other, and sides 2i and 2j that are parallel and opposed to each other.
  • the recesses 2b may be a pair of recesses 2b located along one side 2g of the mounting surface 2a.
  • the substrate 1F has a pair of connection electrodes 3F corresponding to each of the pair of recesses 2b.
  • Each of the pair of connection electrodes 3F has an underlying metallization layer 4F and a plating layer 5F.
  • Each of the pair of underlying metallization layers 4F includes a bottom surface portion 4a, a wall surface portion 4b, and a mounting surface portion 4c.
  • a width W1 along a width direction parallel to the side 2g of the mounting surface portion 4c of the underlying metallization layer 4F may be narrower than a width W2 along the above-mentioned width direction of the bottom surface portion 4a of the underlying metallization layer 4F.
  • the mounting surface portion 4c of the base metallization layer 4F located in one of the pair of recesses 2b may be located closer to the other recess 2b in the width direction.
  • FIG. 8 shows an example in which the mounting surface portion 4c and the plating layer 5d protrude, or the plating layer 5E protrudes, as in the examples shown in FIG. 6 and FIG. 7, to form a space.
  • the convex portion 2k and the convex portion 2m as in the examples shown in FIG. 4 and FIG.
  • the convex portion 2k, the mounting surface portion 4c, and the plating layer 5b protrude from the mounting surface 2a, or the convex portion 2m, the mounting surface portion 4c, and the plating layer 5c protrude from the mounting surface 2a, to form a space.
  • the mounting surface portion 4c and the recessed portion 2b are generally rectangular (approximately oblong) in plan view, but the present disclosure is not limited to this, and the shape may be a part of a triangle, circle, ellipse, etc.
  • the conductive bonding material 7 located above the bottom surface portion 4a of the base metallization layer 4F can move into the space and accumulate in this space.
  • the space in which the conductive bonding material 17 can accumulate is called the accumulation region 2r.
  • the conductive bonding material 7 can move to the accumulation region 2r.
  • the piezoelectric vibration element 6 is bonded to the connection electrode 3F in the recess 2b, and is also bonded to the connection electrode 3F in the accumulation region 2r. Since the width of the mounting surface portion 4c is narrow, the accumulation region 2r is located within the width of the bottom surface portion 4a of the base metallization layer 4F in the recess 2b. Therefore, the conductive bonding material 7 is unlikely to spread beyond the width of the bottom surface portion 4a. Therefore, the risk of a short circuit between the conductive bonding materials 7 corresponding to each of a pair of connection electrodes 3F can be reduced.
  • the conductive bonding material 7 is a conductive adhesive
  • the surface roughness of the reservoir region 2r is greater than that of the plating layer, resulting in greater adhesive strength.
  • the portion adjacent to the bottom surface portion 4a where the conductive bonding material 7 is located becomes the accumulation region 2r in which the conductive bonding material 7 can move, but the accumulation region 2r itself is in a position where the conductive bonding material 7 extends beyond the width of the bottom surface portion 4a.
  • the mounting surface portion 4c is located closer to the other recess 2b, so the pooling region 2r is located away from the other recess 2b. Therefore, the distance between the pair of pooling regions 2r between the pair of connection electrodes 3F becomes larger. This makes it easier for the pair of conductive bonding materials 7 to spread and flow in opposite directions, reducing the possibility of the pair of conductive bonding materials 7 shorting out.
  • the accumulation region 2r may be part of the recess 2b. In this case, the conductive bonding material 7 can move even more easily to the accumulation region 2r.
  • FIG. 9 is a plan view of a substrate 1G according to a modified example.
  • FIG. 10 is a cross-sectional view taken along line X-X shown in FIG. 9.
  • the mounting surface 2a of the insulating substrate 2 of the substrate 1G may be rectangular in plan view, with sides 2g and 2h facing parallel to each other and sides 2i and 2j facing parallel to each other.
  • the recesses 2b may be a pair of recesses 2b located at diagonally opposing corners of the mounting surface 2a.
  • the wall surface 2d of the recesses 2b is located inside the mounting surface 2a of the recesses 2b.
  • the recess 2b may be a pair of recesses 2b, one located near the edge 2g of the mounting surface 2a and the other located near the edge 2h opposite the edge 2g.
  • the substrate 1G may be used as a double-supported substrate that supports the piezoelectric vibration element 6 at both ends.
  • the recess 2b located near the side 2g may be located near the side 2i, and the recess 2b located near the side 2h may be located near the side 2j, which is the opposite side to the side 2i.
  • the recess 2b may be a pair of recesses 2b located at corners facing each other along a diagonal line of the mounting surface 2a.
  • the wall surface 2d of the recess 2b is located inside the mounting surface 2a of the recess 2b.
  • the wall surface 2d formed in the recess 2b located near the side 2g may be the wall surface located on the opposite side of the recess 2b to the side 2g and farther from the side 2g.
  • the wall surface 2d formed in the recess 2b located near the side 2h may be the wall surface located on the opposite side of the recess 2b to the side 2h and farther from the side 2h.
  • the substrate 1G has a pair of connection electrodes 3 corresponding to each of the pair of recesses 2b. This allows the substrate 1G to be used for a piezoelectric vibration element 6 having terminals along a diagonal line.
  • Each of the pair of connection electrodes 3 has a configuration similar to that shown in FIG. 1, and includes an underlying metallization layer 4 and a plating layer 5.
  • Each of the pair of underlying metallization layers 4 includes a bottom surface portion 4a and a wall surface portion 4b.
  • each plating layer 5 covering the exposed surface of the base metallization layer 4 extending along the wall surface 2d of a pair of recesses 2b located at diagonally opposing corners of the mounting surface 2a forms a bump of fine height, so that the pair of bumps is located in each recess 2b. This allows the position of the pair of bumps to be lowered. Therefore, the piezoelectric vibration element 6 to be connected can be mounted at a low position.
  • the wall surface 2d of the recess 2b is the wall surface along which the wall surface portion 4b of the underlying metallization layer 4 extends.
  • a bump (wall surface portion 4b) is formed on the inside of the recess 2b, and the conductive bonding material 7 is located on the outside of this bump. Therefore, the conductive bonding material 7 that attempts to flow into the gap between the mounting surface 2a and the piezoelectric vibration element 6 is blocked by the bump. As a result, the conductive bonding material 7 does not adhere to the vibrating portion of the piezoelectric vibration element 6, reducing the risk that the conductive bonding material 7 will affect the vibration of the piezoelectric vibration element 6.
  • the plating layer 5 covering the exposed surface of the base metallization layer 4 forms a bump of fine height.
  • This bump of fine height forms a space between the plating layer 5 located on the bottom surface portion 4a of the base metallization layer 4 and the piezoelectric vibration element 6, and the conductive bonding material 7 can be held in this space. Since the bump is located inside the mounting surface 2a with respect to the conductive bonding material 7, the risk of the conductive bonding material 7 spreading to the vibrating portion of the piezoelectric vibration element 6 is reduced, and the risk of the conductive bonding material 7 affecting the vibration of the piezoelectric vibration element 6 is reduced. In addition, the risk of the conductive bonding material 7 being held and crushed between the plating layer 5 and the piezoelectric vibration element 6 creeping up the side of the frame portion 2f is reduced.
  • FIG. 11 is a plan view of substrate 1H according to another modified example.
  • the mounting surface 2a of the insulating substrate 2 of the substrate 1H may be rectangular in plan view, with sides 2g and 2h facing parallel to each other and sides 2i and 2j facing parallel to each other.
  • the recesses 2b may be a pair of recesses 2b located at diagonally opposing corners of the mounting surface 2a.
  • the substrate 1H has a pair of connection electrodes 3F corresponding to each of the pair of recesses 2b.
  • Each of the pair of connection electrodes 3F has an underlying metallization layer 4F and a plating layer 5F.
  • Each of the pair of underlying metallization layers 4F includes a bottom surface portion 4a, a wall surface portion 4b, and a mounting surface portion 4c.
  • a width W3 along a width direction parallel to the side 2g of the mounting surface portion 4c of the underlying metallization layer 4F may be narrower than a width W4 along the above-mentioned width direction of the bottom surface portion 4a of the underlying metallization layer 4F.
  • the mounting surface portion 4c of the base metallization layer 4F located in one of the pair of recesses 2b may be located closer to the other recess 2b in the width direction.
  • the mounting surface portion 4c is located closer to the other recess 2b, so the pooling region 2r is located away from the other recess 2b.
  • the distance between the pair of pooling regions 2r between the pair of connection electrodes 3F becomes larger. This makes it easier for the pair of conductive bonding materials 7 to spread and flow in opposite directions, reducing the possibility of the pair of conductive bonding materials 7 shorting out even if the board is made smaller and the distance between the pair of connection electrodes 3F is shortened.
  • the conductive bonding material 7 does not flow over the plating layer 5F but flows to the outer pooling region 2r, reducing the risk that the conductive bonding material 7 will affect the vibration of the piezoelectric vibration element 6.
  • the conductive bonding material 7 that flows outward remains in the pooling region 2r and is unlikely to spread any further outward. This reduces the risk of a short circuit caused by the conductive bonding material 7 creeping up the inner wall of the frame portion 2f.
  • FIG. 11 shows an example in which the mounting surface portion 4c and the plating layer 5d protrude, or the plating layer 5E protrudes, as in the examples shown in FIG. 6 and FIG. 7, to form a space.
  • the convex portion 2k and the convex portion 2m as in the examples shown in FIG. 4 and FIG. 5, the convex portion 2k, the mounting surface portion 4c, and the plating layer 5b protrude, or the convex portion 2m, the mounting surface portion 4c, and the plating layer 5c protrude, to form a space.
  • the conductive bonding material 7 located above the bottom surface 4a of the base metallization layer 4F can move to the accumulation region 2r. Because the width of the mounting surface portion 4c is narrow, the accumulation region 2r is located within the width of the bottom surface 4a of the base metallization layer 4F in the recess 2b. Therefore, the conductive bonding material 7 tends to spread toward the accumulation region 2r and is unlikely to spread beyond the width of the bottom surface 4a. Therefore, even if the board is miniaturized and the distance between a pair of connection electrodes 3H is shortened, the risk of a short circuit between the conductive bonding materials 7 corresponding to each of the pair of connection electrodes 3F can be reduced.
  • FIG. 12 is a cross-sectional view of a piezoelectric device 11I according to the third embodiment.
  • the piezoelectric device 11I comprises a substrate 1I, a piezoelectric vibration element 6 connected to the substrate 1I via a conductive bonding material 7, and a cup-shaped lid 8I provided on the substrate 1I to cover the piezoelectric vibration element 6.
  • the substrate 1I has a mounting surface 2a on which the piezoelectric vibration element 6 is mounted, a flat-plate type insulating substrate 2I having one or more recesses 2b opening into the mounting surface 2a, and a connection electrode 3 connected to the piezoelectric vibration element 6.
  • the lid 8I is bonded to a frame-shaped metallization layer 10 embedded in the mounting surface 2a of the insulating substrate 2I. In this way, the package structure of the piezoelectric device 11I provided with the substrate 1I may be of a flat-plate type.
  • This configuration simplifies the structure compared to the first and second embodiments, making it possible to reduce costs. In addition, the risk of cracks occurring due to heat during sealing is reduced.
  • FIG. 13 is a cross-sectional view of a modified piezoelectric device 11J.
  • the piezoelectric device 11J includes a substrate 1J, a piezoelectric vibration element 6 connected to the substrate 1J via a conductive bonding material 7, and a flat cover 8 provided on the substrate 1J to cover the piezoelectric vibration element 6.
  • the substrate 1J includes an H-shaped insulating substrate 2J having a mounting surface 2a on which the piezoelectric vibration element 6 is mounted, and one or more recesses 2b opening on the mounting surface 2a, and a connection electrode 3 connected to the piezoelectric vibration element 6.
  • the insulating substrate 2J includes a flat base 2e, a frame 2f located on the upper surface of the base 2e, and a frame 2f located on the lower surface of the base 2e.
  • the mounting surface 2a is an area surrounded by the frame 2f on the upper surface of the insulating substrate 2J, and corresponds to the bottom surface of the recess formed by the frame 2f.
  • a recess is also formed on the lower surface of the insulating substrate 2J by the frame 2f.
  • the insulating substrate 2J has an H-shaped cross section. In this way, the package structure of the piezoelectric device 11J including the substrate 1J may be an H-type.
  • Fig. 14 and Fig. 15 are cross-sectional views showing a method for manufacturing a substrate.
  • Fig. 14 and Fig. 15 show a pressurizing step in the method for manufacturing a substrate, with Fig. 14 showing the state before pressurization and Fig. 15 showing the state after pressurization (during pressurization).
  • Fig. 14 and Fig. 15 show only the main parts in the method for manufacturing the substrate 1E shown in Fig. 7.
  • the method for manufacturing the substrate 1E involves first applying a metallization paste corresponding to the base metallization layer 4E as a base metallization pattern layer 14 to the upper surface of the ceramic green sheet 12 that will become the insulating substrate 2.
  • the metallization paste is applied, for example, by screen printing.
  • a metallization paste corresponding to the external electrode 9 is applied to the lower surface side of the ceramic green sheet 12 as an external electrode pattern 19.
  • the ceramic green sheet 12 is an example of an insulating material according to the present disclosure.
  • the frame-shaped metallization pattern corresponding to the frame-shaped metallization layer 10 can also be formed in the same manner as the base metallization pattern layer 14 and the external electrode pattern 19.
  • the ceramic green sheet 12 with the metallization paste applied on both sides is pressed by a die 13 having projections and recesses corresponding to the projections and recesses of the base metallization layer 4E of the substrate 1E.
  • a part of the base metallization pattern layer 14 located on the upper surface of the ceramic green sheet 12 is pressed by the projections 13c of the upper die 13a, and the entire base metallization pattern layer 14 is pressed into the interior of the ceramic green sheet 12.
  • a recess 12b is formed on the upper surface of the ceramic green sheet 12.
  • the external electrode pattern 19 located on the back surface of the ceramic green sheet 12 is pressed into the interior of the ceramic green sheet 12 pressed by the flat lower die 13b.
  • the frame-shaped metallization pattern is also pressed into the surface of the ceramic green sheet 12.
  • an insulating material (ceramic green sheet) 12 having an upper surface 12a that becomes the mounting surface 2a, one or more recesses 12b opening on the upper surface 12a, and an underlying metallization pattern 14E that extends along the bottom surface 12c of the recess 12b and extends along at least a part of the wall surface 12d of the recess 12b to reach the upper surface 12a are formed.
  • the underlying metallization pattern 14E has a bottom surface portion 14a that extends along the bottom surface 12c of the recess 12b, a wall surface portion 14b that extends from the bottom surface portion 14a along the wall surface 12d of the recess 12b, and a mounting surface portion 14c that extends from the wall surface portion 14b along a direction parallel to the upper surface 12a.
  • the recess 12b has a middle step portion 12p located between the bottom surface 12c and the upper surface 12a.
  • the mounting surface portion 14c is located on the middle step portion 12p.
  • the upper surface of the mounting surface portion 14c is on the same plane as the upper surface 12a.
  • the ceramic green sheet 12 on which the recesses 12b and the base metallization pattern 14E are formed is subjected to a firing process to form an insulating substrate 2 having a mounting surface 2a on which the piezoelectric vibration element 6 is mounted, and one or more recesses 2b opening on the mounting surface 2a.
  • a base metallization layer 4E is formed, which extends along the bottom surface 2c of the recesses 2b of the insulating substrate 2 and extends along at least a portion of the wall surface 2d of the recesses 2b to reach the mounting surface 2a.
  • a plating process is performed on the insulating substrate 2 with the base metallization layer 4E to form a plating layer 5E that covers the exposed surface of the base metallization layer 4E.
  • the firing process also forms the external electrode 9 and the frame-shaped metallization layer 10 at the same time, and in the plating layer formation process, a plating layer is also formed on the exposed surfaces of the external electrode 9 and the frame-shaped metallization layer 10.
  • the above-described manufacturing method increases the density of the insulating substrate 2 and the underlying metallization layer 4E, thereby improving the package strength of the piezoelectric device 11.
  • the manufacturing method of the substrate 1E according to this embodiment ensures the package strength even when the device is made thinner.
  • the underlying metallization layer 4E is an area that becomes the bonding surface when the conductive bonding material 7 is applied or soldered, so it is effective in improving the package strength.
  • the recess 2b and the base metallization layer 4E are formed by pressure processing using the mold 13, so they have high dimensional accuracy and high shape stability. Therefore, the plating layer 5E covering the exposed surface of the base metallization layer 4E also has high dimensional accuracy and high shape stability.
  • the top surface of the bump composed of the plating layer 5E covering the base metallization layer 4E can be made relatively flat. Unlike the conventional configuration in which the base metallization layer is formed by printing and coating, the top surface of the bump does not become rounded like a semi-cylindrical stick. Therefore, the mounting stability of the piezoelectric vibration element 6 can be improved.
  • a substrate 1E with stable dimensional accuracy in the height direction of the bump can be provided.
  • the recess 2b and the base metallization layers 4, 4A to 4D of the substrate 1 shown in Figures 1 and 2 and the substrate 1A shown in Figure 3 to the substrate 1D shown in Figure 6 other than the substrate 1E can also be formed by using a mold 13 having concaves and convexes corresponding to the respective concaves and convexes.
  • the bottom surface 4a and the recess 2b are the same size in a plan view, but the bottom surface 4a may be smaller than the bottom surface 2c of the recess 2b in a plan view.
  • the bottom surface 2c of the recess 2b may be exposed around the bottom surface 4a. In this case, the bonding strength of the conductive adhesive is increased.
  • the insulating substrate 2 may be formed by laminating or printing a plurality of ceramic green sheets and a metallization paste that will become a base metallization layer, firing them, and then plating them to achieve the substrate configuration described above in the first to third embodiments.
  • the frame portion 2f of the insulating substrate 2 may be formed by laminating a frame-shaped ceramic green sheet on the ceramic green sheet, or by pressure forming using an upper mold 13a having a recess corresponding to the frame portion 2f.
  • a so-called multi-piece substrate may be produced in which a plurality of substrates are arranged in a matrix, and the multi-piece substrate may be divided to obtain individual substrates.
  • the substrate in aspect 1 of the present disclosure comprises an insulating substrate having a mounting surface on which a connection object is mounted and one or more recesses opening into the mounting surface, a connection electrode connected to the connection object, and the connection electrode has an underlying metallization layer that extends along the bottom surface of the recess and also extends along at least a portion of the wall surface of the recess to reach the mounting surface, and a plating layer that covers the exposed surface of the underlying metallization layer.
  • the substrate in aspect 2 of the present disclosure is the substrate in aspect 1 above, in which the underlying metallization layer has a bottom surface portion that extends along the bottom surface of the recess, and a wall surface portion that extends from the bottom surface portion along the wall surface of the recess.
  • the substrate in aspect 3 of the present disclosure is the substrate in aspect 2 above, further comprising a mounting surface portion in which the underlying metallization layer extends from the wall portion in a direction parallel to the mounting surface.
  • the wall portion extends along the wall surface of the recess to a position on the same plane as the mounting surface.
  • the substrate in aspect 5 of the present disclosure is the substrate in any one of aspects 2 to 4 above, in which the wall portion extends along the wall surface of the recess to a position protruding from the mounting surface.
  • the substrate in aspect 6 of the present disclosure is the substrate in aspect 3 above, further comprising a mounting surface portion in which the base metallization layer extends from the wall portion in a direction parallel to the mounting surface.
  • the substrate in aspect 7 of the present disclosure is the substrate in aspect 3 or 6 above, in which the recess has a middle stage portion located between the bottom surface and the mounting surface, and the mounting surface portion is located above the middle stage portion.
  • the substrate in aspect 8 of the present disclosure is the substrate in aspect 3, 6, or 7 above, in which the mounting surface portion extends above the mounting surface.
  • the substrate in aspect 9 of the present disclosure is the substrate in any one of aspects 1 to 8 above, in which the mounting surface is rectangular in plan view, the one or more recesses are a pair of recesses located along one side of the mounting surface, and the wall surface of the recess is a wall surface located on the opposite side to the one side of the mounting surface of the recess.
  • the substrate in aspect 10 of the present disclosure is the substrate in any one of aspects 3 or 6 to 8 above, in which the mounting surface is rectangular in plan view, the one or more recesses are a pair of recesses located along one side of the mounting surface, and the width of the mounting surface portion of the underlying metallization layer along a width direction parallel to the one side is narrower than the width of the bottom surface portion of the underlying metallization layer along the width direction.
  • the substrate in aspect 11 of the present disclosure is the substrate in aspect 10 above, in which the mounting surface portion of the base metallization layer located in one of the pair of recesses is located closer to the other of the pair of recesses in the width direction.
  • the substrate in aspect 12 of the present disclosure is the substrate in any one of aspects 1 to 11 above, in which the mounting surface is rectangular in plan view, the one or more recesses are a pair of recesses located at diagonally opposing corners of the mounting surface, and the wall surface of the recess is a wall surface located inside the mounting surface of the recess.
  • the substrate in aspect 13 of the present disclosure is the substrate in any one of aspects 3, 6 to 8, or 10 to 11 above, in which the mounting surface is rectangular in plan view, the one or more recesses are a pair of recesses located at corners facing each other along a diagonal of the mounting surface, and the width of the mounting surface portion of the underlying metallization layer along a width direction parallel to one side of the mounting surface is narrower than the width of the bottom surface portion of the underlying metallization layer along the width direction.
  • the substrate in aspect 14 of the present disclosure is the substrate in aspect 13 above, in which the mounting surface portion of the base metallization layer located in one of the pair of recesses is located closer to the other of the pair of recesses in the width direction.
  • the electronic device includes a substrate according to any one of aspects 1 to 14 above, a piezoelectric vibration element connected to the substrate via a conductive bonding material, and a lid provided on the substrate so as to cover the piezoelectric vibration element.
  • the method of manufacturing a substrate in aspect 16 of the present disclosure includes a pressurizing step of pressing an insulating material having a base metallization pattern on its surface with a mold to form an insulating substrate having a mounting surface on which a connection target is mounted and one or more recesses opening into the mounting surface, and a base metallization layer that extends along the bottom surface of the recess and also extends along at least a portion of the wall surface of the recess to reach the mounting surface, and a plating layer formation step of forming a plating layer that covers the exposed surface of the base metallization layer.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

基板は、接続対象が搭載される搭載面、及び搭載面に開口した１以上の凹部を有する絶縁基板と、接続対象に接続する接続電極とを備え、接続電極が、凹部の底面に沿って延伸するとともに、凹部の少なくとも一部の壁面に沿って延伸して搭載面に到達する下地メタライズ層と、下地メタライズ層の露出面を覆うめっき層と、を有する

Description

基板、電子装置、及び、基板の製造方法
　本開示は、接続対象に接続する接続電極を備えた基板に関する。
　特許文献１には、水晶片をパッケージ又は基板から浮かせて保持するために、圧電基板の幅方向に延在する帯状のバンプを被着させた一対の電極パッドを有する絶縁基板が開示されている。特許文献１に開示の電極パッドは、電極パッドの下地導体となる導体を金属ペーストにより印刷形成し、乾燥後に、その表面にさらにバンプ形状の導体を金属ペーストにより印刷形成し、その後、両者を焼成処理することにより形成されている。
日本国特開2001/345664号公報
　本開示の一態様に係る基板は、接続対象が搭載される搭載面、及び前記搭載面に開口した１以上の凹部を有する絶縁基板と、前記接続対象に接続する接続電極とを備え、前記接続電極が、前記凹部の底面に沿って延伸するとともに、前記凹部の少なくとも一部の壁面に沿って延伸して前記搭載面に到達する下地メタライズ層と、前記下地メタライズ層の露出面を覆うめっき層と、を有する。
　本開示の一態様に係る電子装置は、本開示の一態様に係る基板と、前記基板に導電性接合材を介して接続された圧電振動素子と、前記圧電振動素子を覆うように前記基板に設けられた蓋体と、を備える。
　本開示の一態様に係る基板の製造方法は、下地メタライズパターンを表面に有する絶縁材料を金型により加圧することにより、接続対象が搭載される搭載面、及び前記搭載面に開口した１以上の凹部を有する絶縁基板と、前記凹部の底面に沿って延伸するとともに、前記凹部の少なくとも一部の壁面に沿って延伸して前記搭載面に到達する下地メタライズ層と、を形成する加圧工程と、前記下地メタライズ層の露出面を覆うめっき層を形成するめっき層形成工程とを包含する。
実施形態１に係る圧電デバイスの断面図である。 上記圧電デバイスに含まれる基板の平面図である。 上記基板の変形例の断面図である。 上記基板の他の変形例の断面図である。 上記基板のさらに他の変形例の断面図である。 上記基板のさらに他の変形例の断面図である。 上記基板のさらに他の変形例の断面図である。 実施形態２に係る基板の平面図である。 上記基板の変形例の平面図である。 図９に示される線Ｘ－Ｘに沿った断面図である。 上記基板の他の変形例の平面図である。 実施形態３に係る圧電デバイスの断面図である。 上記圧電デバイスの変形例の断面図である。 基板の製造方法を示す断面図である。 基板の製造方法を示す断面図である。
　〔実施形態１〕
　以下、本開示の一実施形態について、詳細に説明する。
　以下の説明における上下の区別は便宜的なものであり、実際に基板１および圧電デバイス１１が使用されるときの上下を限定するものではない。本明細書では、絶縁基板２または基板１において、圧電振動素子６が搭載される側の面を上面と定義する。また、図面中、Ｚ軸方向正方向を上方向とする。Ｘ軸方向は、絶縁基板２または基板１の長手方向であり、Ｙ軸は、Ｘ軸およびＺ軸と垂直に交わる軸である。
　特許文献１に開示された構成では、電極パッドにおいてメタライズを２回印刷しなければならないので、バンプの寸法精度および形状が不安定になりやすい。
　本開示の一態様は、バンプの寸法精度および形状が安定した基板、電子装置、及び、基板の製造方法を実現することを目的とする。
　本開示の一態様によれば、バンプの寸法精度および形状が安定した基板、電子装置、及び、基板の製造方法を提供することができる。
　（基板１の構成）
　図１は実施形態１に係る圧電デバイス１１の断面図である。図２は圧電デバイス１１に含まれる基板１の平面図である。圧電デバイス１１は、本開示に係る電子装置の一例である。
　圧電デバイス１１は、基板１と、基板１に導電性接合材７を介して接続された圧電振動素子６と、圧電振動素子６を覆うように基板１に設けられた蓋体８と、を備える。圧電振動素子６は、本開示にかかる接続対象の一例である。導電性接合材７は、シリコン系、エポキシ系、ポリイミド系などの樹脂にＡｇ粉末などを添加した接合材であってよい。あるいは、導電性接合材７は、半田であってもよい。
　基板１は、圧電振動素子６が搭載される搭載面２ａ、及び搭載面２ａに開口した凹部２ｂを有する絶縁基板２と、圧電振動素子６に接続する接続電極３とを備える。
　このように、圧電デバイス１１において、圧電振動素子６は、基板１の接続電極３に導電性接合材７を介して機械的に接合されるとともに電気的に接続される。
　絶縁基板２は、平板状の基部２ｅと、基部２ｅの上面に位置する枠部２ｆとを有する。枠部２ｆの上面、すなわち枠部２ｆと蓋体８との接合面には、枠状メタライズ層１０が位置している。枠状メタライズ層１０は、金すず合金（ＡｕＳｎ）又は銀ろうなどの封止材を用いて蓋体８と接合される。搭載面２ａは、絶縁基板２の基部２ｅと枠部２ｆとにより構成される凹部の底面に相当する。絶縁基板２の下面には複数の外部電極９が位置する。外部電極９の下面と絶縁基板２の下面とは、同一面上にあってよい。接続電極３は絶縁基板２内に位置するビア導体などの配線導体（図示せず）を介して外部電極９に電気的に接続される。
　接続電極３は、凹部２ｂの底面２ｃに沿って延伸するとともに、凹部２ｂの少なくとも一部の壁面２ｄに沿って延伸して搭載面２ａに到達する下地メタライズ層４と、下地メタライズ層４の露出面を覆うめっき層５と、を有する。下地メタライズ層４は例えばタングステン（Ｗ）又はモリブデン（Ｍｏ）を含む金属により構成される。めっき層５は例えばニッケル（Ｎｉ）又は金（Ａｕ）を含む。
　このように、圧電振動素子６が搭載される絶縁基板２の搭載面２ａに開口した凹部２ｂの底面２ｃに沿って延伸するとともに、この凹部２ｂの壁面２ｄに沿って延伸して搭載面２ａに到達している下地メタライズ層４が設けられる。そして、この下地メタライズ層４をめっき層５が覆っている。
　当該構成により、少なくともめっき層５を含み、搭載面２ａに対して凸形状となる接続電極３の一部が、接続対象の圧電振動素子６を搭載面２ａから浮かせて保持するためのバンプを形成する。これにより、メタライズを重ねて印刷することによって形成される従来技術のバンプと比較して、高さ方向及び横方向の寸法精度の高いバンプを実現することができる。
　図１に示すように、下地メタライズ層４は、凹部２ｂの底面２ｃに沿って延伸する底面部４ａと、底面部４ａから凹部２ｂの壁面２ｄに沿って延伸する壁面部４ｂとを有する。このように下地メタライズ層４は、底面部４ａから上方に向かって搭載面２ａまで延在した壁面部４ｂを有する。
　これにより、底面部４ａと壁面部４ｂとの両部において導電性接合材７及びめっき層５を介して圧電振動素子６と接続されるため、下地メタライズ層４と圧電振動素子６との間の良好な電気的接続が可能となる。
　図２に示すように、搭載面２ａは平面視で、互いに平行に対向する辺２ｇ・２ｈ及び互いに平行に対向する辺２ｉ・２ｊを有する矩形状であってもよい。凹部２ｂは、搭載面２ａの１つの短い辺２ｇに沿って位置する一対の凹部２ｂであってもよい。凹部２ｂの壁面２ｄは、矩形状の凹部２ｂが有する４つの内面のうち、凹部２ｂの搭載面２ａの辺２ｇと反対側に位置する面であってもよい。
　これにより、片持ち支持が必要な態様の圧電振動素子６を搭載する基板として、基板１が用いられる。
　また、基板１において、底面部４ａを覆うめっき層５の上面は、搭載面２ａよりも低くなっている。そのため、圧電振動素子６を低い位置に搭載しても、下地メタライズ層４の底面部４ａの上に位置するめっき層５の上面と、圧電振動素子６の下面との間の距離を確保でき、導電性接合材７を厚く構成することができる。これにより、圧電振動素子６と基板１との接続における機械的強度の低下のおそれが低減される。また、一対のバンプのうちの一方に対応する導電性接合材７と、一対のバンプのうちの他方に対応する導電性接合材７との間の短絡のおそれが低減される。
　壁面部４ｂは、凹部２ｂの壁面２ｄに沿って搭載面２ａと同じ面の位置まで延伸してよい。換言すると、凹部２ｂに位置する下地メタライズ層４の壁面部４ｂの上端と、搭載面２ａとは同じ高さであってよい。
　これにより、凹部２ｂの壁面２ｄに沿って搭載面２ａと同じ面の位置まで延伸する壁面部４ｂの露出面を覆うめっき層５が、搭載面２ａに対して微細な高さを有するバンプを形成する。言い換えると、壁面部４ｂの上端を覆うめっき層５の部分が、搭載面２ａから突出する微細な高さのバンプとなる。このため、基板１および基板１を備える圧電デバイス１１の高度な低背化を実現することができる。また、めっき層５の厚さを調整することにより、バンプの高さを調整することができる。
　絶縁基板２は、セラミック材料、例えば、酸化アルミニウム質焼結体、窒化アルミニウム焼結体、ムライト質焼結体、又はガラス－セラミック焼結体などからなる。ここでは、絶縁基板２が酸化アルミニウム質焼結体（アルミナ質焼結体）であるとして説明する。絶縁基板２の枠部２ｆ及び基部２ｅは、一体構造となっている。
　蓋体８は、導体金属からなり、枠状メタライズ層１０に対して接合されて搭載面２ａを底面とする凹部を気密封止する。封止には、ＡｕＳｎ又は銀ろうなどの導電性封止部材（封止材）が用いられる。蓋体８は、接地されていてもよい。蓋体８が接地されることで搭載面２ａ上への外部ノイズの伝搬を低減することができる。蓋体８は、導電性封止部材を介して枠状メタライズ層１０に接続される。枠状メタライズ層１０は、枠内配線およびビア導体を介して外部電極９に接続されている。外部電極９が接地されることで、蓋体８は接地状態とされる。
　枠状メタライズ層１０は、導体金属からなり、枠部２ｆの接合面に印刷形成される。枠状メタライズ層１０及び外部電極９の露出面などは、ニッケル及び／又は金によるめっき層で覆われていてもよい。例えば、露出面にニッケルめっきが１～２０μｍの厚みでなされ、このニッケルめっき層上に金めっき層が０．１～３．０μｍの厚みでなされてもよい。これにより、表面の酸化腐食の可能性を低減し、また、絶縁体である絶縁基板２の上面に位置する枠状メタライズ層１０と金属導体である蓋体８との接続を容易かつ強固なものとすることができる。
　下地メタライズ層４の厚みは例えば５μｍ～２０μｍ程度であってもよい。めっき層５の厚みは例えば１μｍ～２０μｍ程度であってもよい。凹部２ｂの深さは例えば１０μｍ～３０μｍ程度であってもよい。めっき層５の搭載面２ａからの突出高さ（バンプ高さ）は例えば５μｍ～３０μｍ程度であってもよい。
　（変形例）
　図３は変形例に係る基板１Ａの断面図である。
　基板１Ａは、圧電振動素子６が搭載される搭載面２ａ、及び搭載面２ａに開口した凹部２ｂを有する絶縁基板２と、圧電振動素子６に接続する接続電極３Ａとを備える。
　接続電極３Ａは、凹部２ｂの底面２ｃに沿って延伸する底面部４ａと、底面部４ａから凹部２ｂの壁面２ｄに沿って延伸する壁面部４ｂとを含む下地メタライズ層４Ａと、下地メタライズ層４Ａの露出面を覆うめっき層５Ａと、を有する。
　下地メタライズ層４Ａの壁面部４ｂは、凹部２ｂの壁面２ｄに沿って搭載面２ａから突出する位置まで延伸してもよい。このように下地メタライズ層４Ａは、凹部２ｂの底面２ｃから壁面２ｄに沿って搭載面２ａを越えて延在している。めっき層５Ａは、壁面部４ｂ及び底面部４ａの露出面を覆っている。
　これにより、凹部２ｂの壁面２ｄに沿って搭載面２ａから突出する位置まで延伸する壁面部４ｂおよびめっき層５Ａが、搭載面２ａに対して凸形状であるバンプを形成する。このため、下地メタライズ層４Ａの壁面部４ｂで大まかなバンプ高さを形成し、めっき層５Ａで高精度のバンプ高さとすることができる。また、壁面部４ｂが搭載面２ａから突出するのでバンプにおけるめっき層５Ａの厚みを薄くできるため、コストが低減する。下地メタライズ層４Ａの壁面部４ｂの突出高さも後述する金型で形成することで高精度の高さとなる。
　図４は他の変形例に係る基板１Ｂの断面図である。
　基板１Ｂは、圧電振動素子６が搭載される搭載面２ａ、及び搭載面２ａに開口した凹部２ｂを有する絶縁基板２と、圧電振動素子６に接続する接続電極３Ｂとを備える。
　接続電極３Ｂは、凹部２ｂの底面２ｃに沿って延伸する底面部４ａと、底面部４ａから凹部２ｂの壁面２ｄに沿って延伸する壁面部４ｂと、壁面部４ｂから搭載面２ａに平行な方向に沿って延伸する搭載面部４ｃとを含む下地メタライズ層４Ｂと、下地メタライズ層４Ｂの露出面を覆うめっき層５Ｂと、を有する。このように、下地メタライズ層４Ｂは、壁面部４ｂから搭載面２ａに平行な方向に沿って延伸する搭載面部４ｃをさらに含んでよい。このように下地メタライズ層４Ｂの搭載面部４ｃは、凹部２ｂから延在している。
　この構成によれば、めっき層５Ｂが、搭載面２ａに平行な方向に沿って延伸する搭載面部４ｃの露出面を覆っている。このため、少なくともめっき層５Ｂを含み、搭載面２ａに対して凸形状となる接続電極３Ｂの一部が、バンプを形成する。図３に示す壁面部４ｂだけが突出する場合に比較して、バンプの幅、搭載面２ａに沿って延びるバンプの長さを長くすることができる。このため、圧電振動素子６に対向するバンプの面が大きくなるので圧電振動素子６のバンプによる支持が安定するとともに、バンプと圧電振動素子６との間の接合強度が向上する。加えて、バンプと圧電振動素子６との間の導通抵抗が良好となる。
　また、絶縁基板２は、凹部２ｂに隣接して搭載面２ａから突出する凸部２ｋを有していてもよい。壁面部４ｂは凹部２ｂの壁面２ｄから凸部２ｋの壁面上を延伸する。そして、搭載面部４ｃは、凸部２ｋの上面に位置する。
　この構成によれば、凸部２ｋ、凸部２ｋの上に位置する搭載面部４ｃ、およびめっき層５Ｂが、搭載面２ａに対して凸形状であるバンプを形成する。そして、絶縁基板２が凸部２ｋを有しているため、バンプにおける下地メタライズ層４Ｂおよびめっき層５Ｂの厚みを薄くすることができる。そして、凸部２ｋおよび下地メタライズ層４Ｂの搭載面部４ｃを合わせた突出高さは、後述する金型で形成することで高精度の高さとなる。さらにその上のめっき層５Ｂの厚みによってバンプが形成されるため、高精度のバンプ高さとすることができる。
　図５はさらに他の変形例に係る基板１Ｃの断面図である。
　基板１Ｃは、圧電振動素子６が搭載される搭載面２ａ、及び搭載面２ａに開口した凹部２ｂを有する絶縁基板２と、圧電振動素子６に接続する接続電極３Ｃとを備える。
　接続電極３Ｃは、凹部２ｂの底面２ｃに沿って延伸する底面部４ａと、底面部４ａから凹部２ｂの壁面２ｄに沿って延伸する壁面部４ｂと、壁面部４ｂから搭載面２ａに平行な方向に沿って延伸する搭載面部４ｃとを含む下地メタライズ層４Ｃと、下地メタライズ層４Ｃの露出面を覆うめっき層５Ｃと、を有する。このように、下地メタライズ層４Ｃは、壁面部４ｂから搭載面２ａに平行な方向に沿って延伸する搭載面部４ｃをさらに含んでよい。このように下地メタライズ層４Ｃの搭載面部４ｃは、凹部２ｂから延在している。
　この構成によれば、めっき層５Ｃが、搭載面２ａに平行な方向に沿って延伸する搭載面部４ｃの露出面を覆っている。このため、少なくともめっき層５Ｃを含み、搭載面２ａに対して凸形状となる接続電極３Ｃの一部が、バンプを形成する。
　絶縁基板２は、凹部２ｂに隣接して搭載面２ａから突出する凸部２ｍを有する。凸部２ｍは、凹部２ｂ側に中段部２ｎを有する。壁面部４ｂは凹部２ｂの壁面２ｄから凸部２ｍの壁面に沿って延伸する。そして、搭載面部４ｃは、凸部２ｍの中段部２ｎの上面に位置する。搭載面部４ｃの上面と、凸部２ｍの上面とは、同一面上にあってよい。
　この構成によれば、凸部２ｍ、凸部２ｍの中段部２ｎ上に位置する搭載面部４ｃ、およびめっき層５Ｃが、搭載面２ａに対して凸形状であるバンプを形成する。そして、絶縁基板２が凸部２ｍを有しているため、下地メタライズ層４Ｃおよびめっき層５Ｃを薄くすることができる。そして、導電性接合材７がはんだである場合、導電性接合材７がめっき層４ｃおよび凸部２ｍを越えて搭載面２ａと圧電振動素子６との間の隙間に濡れ広がらない。このため、濡れ広がった導電性接合材７が圧電振動素子６の振動に影響するおそれを低減することができる。また、バンプが、凸部２ｍ、搭載面部４ｃ、およびめっき層５Ｃにより形成されるので、圧電振動素子６を支持するバンプの支持面が図４に示す構成よりも大きくなる。このため、圧電振動素子６の安定した支持ができ、および、圧電振動素子６とバンプとの間の接合強度が高くなる。この図５に示す構成の場合も、図４に示す構成と同様に、凸部２ｍの中段部２ｎおよび下地メタライズ層４Ｃの搭載面部４ｃを合わせた突出高さは、後述する金型で形成することで高精度の高さとなる。さらにその上のめっき層５Ｃの厚みによってバンプが形成されるため、高精度のバンプ高さとすることができる。
　図６はさらに他の変形例に係る基板１Ｄの断面図である。
　基板１Ｄは、圧電振動素子６が搭載される搭載面２ａ、及び搭載面２ａに開口した凹部２ｂを有する絶縁基板２と、圧電振動素子６に接続する接続電極３Ｄとを備える。
　接続電極３Ｄは、凹部２ｂの底面２ｃに沿って延伸する底面部４ａと、底面部４ａから凹部２ｂの壁面２ｄに沿って延伸する壁面部４ｂと、壁面部４ｂから搭載面２ａに平行な方向に沿って延伸する搭載面部４ｃとを含む下地メタライズ層４Ｄと、下地メタライズ層４Ｄの露出面を覆うめっき層５Ｄと、を有する。搭載面部４ｃは、搭載面２ａの上を延伸してもよい。このように下地メタライズ層４Ｄの搭載面部４ｃは、凹部２ｂから搭載面２ａに延在している。
　この構成によれば、搭載面２ａの上を延伸する搭載面部４ｃおよびめっき層５Ｄが、搭載面２ａに対して凸形状のバンプを形成する。図３に示す壁面部４ｂだけが突出する場合に比較して、バンプの幅、搭載面２ａに沿って延びるバンプの長さを長くすることができる。このため、圧電振動素子６に対向するバンプの面が大きくなるので圧電振動素子６のバンプによる支持が安定するとともに、バンプと圧電振動素子６との間の接合強度が向上する。加えて、バンプと圧電振動素子６との間の導通抵抗が良好となる。この図６に示す構成の場合も、図４に示す構成と同様に、下地メタライズ層４Ｄの搭載面部４ｃの突出高さは、後述する金型で形成することで高精度の高さとなる。さらにその上のめっき層５Ｄの厚みによってバンプが形成されるため、高精度のバンプ高さとすることができる。
　図７はさらに他の変形例に係る基板１Ｅの断面図である。
　基板１Ｅは、圧電振動素子６が搭載される搭載面２ａ、及び搭載面２ａに開口した凹部２ｂを有する絶縁基板２と、圧電振動素子６に接続する接続電極３Ｅとを備える。
　接続電極３Ｅは、凹部２ｂの底面２ｃに沿って延伸する底面部４ａと、底面部４ａから凹部２ｂの壁面２ｄに沿って延伸する壁面部４ｂと、壁面部４ｂから搭載面２ａに平行な方向に沿って延伸する搭載面部４ｃとを含む下地メタライズ層４Ｅと、下地メタライズ層４Ｅの露出面を覆うめっき層５Ｅと、を有する。凹部２ｂは、底面２ｃと搭載面２ａとの間に位置する中段部２ｐを有する。そして、搭載面部４ｃは、中段部２ｐの上に位置する。このように下地メタライズ層４Ｅの搭載面部４ｃは、凹部２ｂの底面２ｃから中段部２ｐに延在している。搭載面部４ｃの上面は、搭載面２ａと同一面上にある。
　この構成によれば、凹部２ｂの中段部２ｐの上に位置する搭載面部４ｃを覆うめっき層５Ｅが、搭載面２ａに対して微細な高さを有するバンプを形成する。このため、基板１Ｅおよび基板１Ｅを備える圧電デバイスの高度な低背化を実現することができる。また、めっき層５Ｅの厚さを調整することにより、バンプの高さを微調整することができる。そして、壁面部４ｂに加えて搭載面部４ｃを備えるので、下地メタライズ層４Ｅの壁面部４ｂ及び搭載面部４ｃを覆うめっき層５Ｅを図１及び図３の構成よりも長くすることができる。このため、バンプと圧電振動素子６との間の接合強度、および、バンプによる圧電振動素子６の支持安定性が向上する。
　〔実施形態２〕
　図８は実施形態２に係る基板１Ｆの平面図である。
　基板１Ｆの絶縁基板２の搭載面２ａは平面視で、互いに平行に対向する辺２ｇ・２ｈ及び互いに平行に対向する辺２ｉ・２ｊを有する矩形状であってよい。凹部２ｂは、搭載面２ａの１つの辺２ｇに沿って位置する一対の凹部２ｂであってよい。
　基板１Ｆは、一対の凹部２ｂのそれぞれに対応する一対の接続電極３Ｆを備える。一対の接続電極３Ｆのそれぞれは、下地メタライズ層４Ｆとめっき層５Ｆとを有する。一対の下地メタライズ層４Ｆのそれぞれは、底面部４ａと壁面部４ｂと搭載面部４ｃとを含む。下地メタライズ層４Ｆの搭載面部４ｃの辺２ｇに平行な幅方向に沿った幅Ｗ１は、下地メタライズ層４Ｆの底面部４ａの上記幅方向に沿った幅Ｗ２よりも狭くてよい。
　一対の凹部２ｂのうちの一方の凹部２ｂに位置する下地メタライズ層４Ｆの搭載面部４ｃは、上記幅方向において、一対の凹部２ｂのうちの他方の凹部２ｂ寄りに位置してよい。
　この構成によれば、めっき層、搭載面部、および凸部の少なくとも一つが搭載面２ａから突出しており、この突出した部分と搭載面２ａと圧電振動素子６の下面とで囲まれた空間が形成される。図８に示す例は、図６および図７に示す例のように、搭載面部４ｃとめっき層５ｄとが突出して、または、めっき層５Ｅが突出して空間が形成される例を示している。図４、図５に示す例のように凸部２ｋ、凸部２ｍを有する場合は、凸部２ｋ、搭載面部４ｃ、およびめっき層５ｂが搭載面２ａから突出して、または、凸部２ｍ、搭載面部４ｃ、およびめっき層５ｃが搭載面２ａから突出して空間が形成される。
　図８に示す例では、搭載面部４ｃ、凹部２ｂが、平面視で略矩形状（略長方形状）の例を示したが、本開示はこれに限定されず、三角状、円状、楕円状等の一部を使用した形状でもよい。
　下地メタライズ層４Ｆの底面部４ａの上方に位置する導電性接合材７は、上記空間に移動して、この空間に溜まることが可能となる。この導電性接合材１７が溜まることのできる空間を溜まり領域２ｒと呼ぶ。つまり、導電性接合材７は溜まり領域２ｒに移動可能となる。導電性接合材７の一部が溜まり領域２ｒに移動すると、圧電振動素子６は、凹部２ｂで接続電極３Ｆと接着されることに加えて、溜まり領域２ｒにおいても接続電極３Ｆと接着される。搭載面部４ｃの幅が狭いので、凹部２ｂ内の下地メタライズ層４Ｆの底面部４ａの幅内に溜まり領域２ｒが位置する。このため、導電性接合材７が底面部４ａの幅を越えて広がり難い。このため、一対の接続電極３Ｆにそれぞれ対応する導電性接合材７の間での短絡のおそれを低減することができる。
　また、導電性接合材７が導電性接着剤である場合には、めっき層の表面に比較して溜まり領域２ｒの表面の粗さが大きいため、接着力が大きくなる。
　搭載面部４ｃの幅と底面部４ａの幅とが同じ場合には、導電性接合材７が位置する底面部４ａに隣接する部分は導電性接合材７が移動可能な溜まり領域２ｒになるが、溜まり領域２ｒ自体が、導電性接合材７が底面部４ａの幅を越えて拡がる位置になる。
　基板１Ｆは、搭載面部４ｃが他方の凹部２ｂ寄りに位置するので、溜まり領域２ｒは他方の凹部２ｂから離れて位置する。従って、一対の接続電極３Ｆの間で、一対の溜まり領域２ｒの間隔が大きくなる。このため、一対の導電性接合材７が互いに反対側へ広がって流れやすくなるので、一対の導電性接合材７が短絡する可能性が低減される。
　溜まり領域２ｒは凹部２ｂの一部となっていてもよい。この場合、導電性接合材７がより一層容易に溜まり領域２ｒに移動可能となる。
　図９は変形例に係る基板１Ｇの平面図である。図１０は図９に示される線Ｘ－Ｘに沿った断面図である。
　基板１Ｇの絶縁基板２の搭載面２ａは平面視で、互いに平行に対向する辺２ｇ・２ｈ及び互いに平行に対向する辺２ｉ・２ｊを有する矩形状であってよい。凹部２ｂは、搭載面２ａの対角線に沿って対向する角部に位置する一対の凹部２ｂであってよい。凹部２ｂの壁面２ｄは、凹部２ｂの搭載面２ａの内側に位置する。
　凹部２ｂは、搭載面２ａの辺２ｇの近くに位置する凹部２ｂと、辺２ｇの対辺である辺２ｈの近くに位置する凹部２ｂとからなる一対の凹部２ｂであってもよい。すなわち、圧電振動素子６をその両端部で支持する両持ち支持の基板として基板１Ｇが用いられてもよい。
　さらに、図９に示す例のように、辺２ｇの近くに位置する凹部２ｂは辺２ｉの近くに位置し、辺２ｈの近くに位置する凹部２ｂは、辺２ｉの対辺である辺２ｊの近くに位置していてもよい。言い換えれば、凹部２ｂは、搭載面２ａの対角線に沿って対向する角部に位置する一対の凹部２ｂであってよい。凹部２ｂの壁面２ｄは、凹部２ｂの搭載面２ａの内側に位置する。辺２ｇの近くに位置する凹部２ｂに形成される壁面２ｄは、当該凹部２ｂにおいて辺２ｇと反対側に位置し、辺２ｇから遠い方の壁面であってもよい。辺２ｈの近くに位置する凹部２ｂに形成される壁面２ｄは、当該凹部２ｂにおいて辺２ｈと反対側に位置し、辺２ｈから遠い方の壁面であってもよい。
　基板１Ｇは、一対の凹部２ｂのそれぞれに対応する一対の接続電極３を備える。これにより、対角線に沿って端子を有する圧電振動素子６に基板１Ｇが用いられる。一対の接続電極３のそれぞれは、図１に示す構成と同様の構成を備えており、下地メタライズ層４とめっき層５とを有する。一対の下地メタライズ層４のそれぞれは、底面部４ａと壁面部４ｂとを含む。
　そして、搭載面２ａの対角線に沿って対向する角部に位置する一対の凹部２ｂの壁面２ｄに沿ってそれぞれ延伸する下地メタライズ層４の露出面を覆う各めっき層５が微細高さのバンプをそれぞれ形成するので、一対のバンプが各凹部２ｂに位置する。このため、一対のバンプの位置を低くすることができる。従って、接続対象の圧電振動素子６を低い位置に搭載することができる。
　凹部２ｂの壁面２ｄは、下地メタライズ層４の壁面部４ｂが沿って延伸する壁面である。凹部２ｂに対して内側にバンプ（壁面部４ｂ）が形成され、このバンプの外側に導電性接合材７が位置する。このため、搭載面２ａと圧電振動素子６との間の隙間に流れようとする導電性接合材７はバンプにより阻止される。この結果、圧電振動素子６の振動する部分に導電性接合材７が付着しないので導電性接合材７が圧電振動素子６の振動に影響を与えるおそれが低減される。
　また、接続対象の圧電振動素子６を低い位置に搭載しても、一対のバンプが各凹部２ｂに位置するので、導電性接合材７を厚く構成することができ、接続対象の圧電振動素子６と各バンプとの間の機械的強度の低下のおそれが低減される。
　さらに、下地メタライズ層４の露出面を覆うめっき層５は、微細高さのバンプを形成する。この微細高さのバンプにより、下地メタライズ層４の底面部４ａの上に位置するめっき層５と圧電振動素子６との間に空間が形成され、当該空間で導電性接合材７を保持できる。バンプは導電性接合材７に対して搭載面２ａの内側に位置するので、圧電振動素子６の振動する部分へ導電性接合材７が広がるおそれが低減され、圧電振動素子６の振動に導電性接合材７が影響を与えるおそれが低減される。また、めっき層５と圧電振動素子６との間に保持されて押しつぶされた導電性接合材７が枠部２ｆの側面に這い上がるおそれが低減される。
　図１１は他の変形例に係る基板１Ｈの平面図である。
　基板１Ｈの絶縁基板２の搭載面２ａは平面視で、互いに平行に対向する辺２ｇ・２ｈ及び互いに平行に対向する辺２ｉ・２ｊを有する矩形状であってよい。凹部２ｂは、搭載面２ａの対角線に沿って対向する角部に位置する一対の凹部２ｂであってよい。
　基板１Ｈは、一対の凹部２ｂのそれぞれに対応する一対の接続電極３Ｆを備える。一対の接続電極３Ｆのそれぞれは、下地メタライズ層４Ｆとめっき層５Ｆとを有する。一対の下地メタライズ層４Ｆのそれぞれは、底面部４ａと壁面部４ｂと搭載面部４ｃとを含む。下地メタライズ層４Ｆの搭載面部４ｃの辺２ｇに平行な幅方向に沿った幅Ｗ３は、下地メタライズ層４Ｆの底面部４ａの上記幅方向に沿った幅Ｗ４よりも狭くてよい。
　一対の凹部２ｂのうちの一方の凹部２ｂに位置する下地メタライズ層４Ｆの搭載面部４ｃは、上記幅方向において、一対の凹部２ｂのうちの他方の凹部２ｂ寄りに位置してよい。
　この構成によれば、搭載面部４ｃが他方の凹部２ｂ寄りに位置するので、溜まり領域２ｒは他方の凹部２ｂから離れて位置する。一対の接続電極３Ｆの間で、一対の溜まり領域２ｒの間隔が大きくなる。このため、一対の導電性接合材７が互いに反対側へ広がって流れやすくなるので、基板が小型化されて一対の接続電極３Ｆの間の距離が短くなった場合であっても、一対の導電性接合材７が短絡する可能性が低減される。
　そして、導電性接合材７はめっき層５Ｆを越えて流れずに外側の溜まり領域２ｒへ流れるので、圧電振動素子６の振動に導電性接合材７が影響を与えるおそれを低減することができる。そして、外側へ流れた導電性接合材７は溜まり領域２ｒに留まってそれ以上外側へ広がり難い。このため、導電性接合材７が枠部２ｆの内壁を這い上がることによる短絡のおそれが低減される。
　この構成によれば、めっき層、搭載面部、および凸部の少なくとも一つが搭載面２ａから突出しており、突出した部分と搭載面２ａと圧電振動素子６の下面とで囲まれた空間が形成される。図１１に示す例は、図６および図７に示す例のように、搭載面部４ｃとめっき層５ｄとが突出して、または、めっき層５Ｅが突出して空間が形成される例を示している。図４、図５に示す例のように凸部２ｋ、凸部２ｍを有する場合は、凸部２ｋ、搭載面部４ｃ、およびめっき層５ｂが突出して、または、凸部２ｍ、搭載面部４ｃ、およびめっき層５ｃが突出して空間が形成される。
　下地メタライズ層４Ｆの底面部４ａの上方に位置する導電性接合材７は溜まり領域２ｒに移動可能となる。搭載面部４ｃの幅が狭いので、凹部２ｂ内の下地メタライズ層４Ｆの底面部４ａの幅内に溜まり領域２ｒが位置する。このため、導電性接合材７は溜まり領域２ｒに向かって広がりやすく底面部４ａの幅を越えて広がり難い。このため、基板が小型化されて一対の接続電極３Ｈの間の距離が短くなった場合であっても、一対の接続電極３Ｆにそれぞれ対応する導電性接合材７の間での短絡のおそれを低減することができる。
　〔実施形態３〕
　図１２は実施形態３に係る圧電デバイス１１Ｉの断面図である。
　圧電デバイス１１Ｉは、基板１Ｉと、基板１Ｉに導電性接合材７を介して接続された圧電振動素子６と、圧電振動素子６を覆うように基板１Ｉに設けられたカップ状の蓋体８Ｉと、を備える。基板１Ｉは、圧電振動素子６が搭載される搭載面２ａ、及び搭載面２ａに開口した１以上の凹部２ｂを有する平板タイプの絶縁基板２Ｉと、圧電振動素子６に接続する接続電極３とを有する。蓋体８Ｉは、絶縁基板２Ｉの搭載面２ａに埋め込まれた枠状メタライズ層１０と接合する。このように、基板１Ｉを備えた圧電デバイス１１Ｉのパッケージ構造は平板タイプでもよい。
　この構成によれば、構造が実施形態１及び２よりも簡素化されるため低コスト化が可能となる。また、封止時の熱によるクラックが発生するおそれが低減される。
　図１３は変形例に係る圧電デバイス１１Ｊの断面図である。
　圧電デバイス１１Ｊは、基板１Ｊと、基板１Ｊに導電性接合材７を介して接続された圧電振動素子６と、圧電振動素子６を覆うように基板１Ｊに設けられた平板状の蓋体８と、を備える。基板１Ｊは、圧電振動素子６が搭載される搭載面２ａ、及び搭載面２ａに開口した１以上の凹部２ｂを有するＨ型タイプの絶縁基板２Ｊと、圧電振動素子６に接続する接続電極３とを有する。絶縁基板２Ｊは、平板上の基部２ｅと基部２ｅの上面に位置する枠部２ｆと、基部２ｅの下面に位置する枠部２ｆとを有する。搭載面２ａは、絶縁基板２Ｊの上面のうち、枠部２ｆに囲まれた領域であり、枠部２ｆにより構成される凹部の底面に相当する。絶縁基板２Ｊの下面にも枠部２ｆにより凹部が構成される。このような絶縁基板２Ｊは、縦断面の形状がＨ型となる。このように、基板１Ｊを備えた圧電デバイス１１Ｊのパッケージ構造はＨ型タイプでもよい。
　この構成によれば、Ｈ型タイプの構造において、更なる低背化が可能となる。また、Ｈ型タイプの絶縁基板２Ｊの圧電振動素子６と反対側に追加の電子部品を搭載できるため、圧電デバイス１１Ｊの高機能化及び圧電デバイス１１Ｊの高密度実装が可能となる。
　〔実施形態４〕
　図１４および図１５は基板の製造方法を示す断面図である。図１４および図１５は、基板の製造方法における加圧工程を示しており、図１４は加圧前の状態を示し、図１５は加圧後（加圧中）の状態を示す。図１４および図１５は、図７に示す基板１Ｅの製造方法における要部のみを示している。
　基板１Ｅの製造方法は、まず、絶縁基板２となるセラミックグリーンシート１２の上面に、下地メタライズ層４Ｅに対応するメタライズペーストを、下地メタライズパターン層１４として塗布する。メタライズペーストの塗布は、例えばスクリーン印刷によって行われる。その後、セラミックグリーンシート１２の下面側には、外部電極９に対応するメタライズペーストを、外部電極パターン１９として塗布する。セラミックグリーンシート１２は、本開示に係る絶縁材料の一例である。枠状メタライズ層１０に対応する枠状メタライズパターンも下地メタライズパターン層１４及び外部電極パターン１９と同様に形成することができる。
　そして、両面にメタライズペーストが塗布されたセラミックグリーンシート１２が、基板１Ｅの下地メタライズ層４Ｅの凹凸に対応する凹凸を有する金型１３により加圧される。すると、セラミックグリーンシート１２の上面に位置する下地メタライズパターン層１４の一部が上金型１３ａの凸部１３ｃにより加圧されて下地メタライズパターン層１４の全部がセラミックグリーンシート１２の内部に押し込まれる。この結果、セラミックグリーンシート１２の上面に凹部１２ｂが形成される。セラミックグリーンシート１２の裏面に位置する外部電極パターン１９は、平板状の下金型１３ｂにより加圧されたセラミックグリーンシート１２の内部に押し込まれる。また、枠状メタライズパターンもまたセラミックグリーンシート１２の表面に押し込まれる。
　このような加圧工程により、搭載面２ａとなる上面１２ａ、及び上面１２ａに開口した１以上の凹部１２ｂを有する絶縁材料（セラミックグリーンシート）１２と、凹部１２ｂの底面１２ｃに沿って延伸するとともに、凹部１２ｂの少なくとも一部の壁面１２ｄに沿って延伸して上面１２ａに到達する下地メタライズパターン１４Ｅとが形成される。下地メタライズパターン１４Ｅは、凹部１２ｂの底面１２ｃに沿って延伸する底面部１４ａと、底面部１４ａから凹部１２ｂの壁面１２ｄに沿って延伸する壁面部１４ｂと、壁面部１４ｂから上面１２ａに平行な方向に沿って延伸する搭載面部１４ｃとを有している。凹部１２ｂは、底面１２ｃと上面１２ａとの間に位置する中段部１２ｐを有する。そして、搭載面部１４ｃは、中段部１２ｐの上に位置する。搭載面部１４ｃの上面は、上面１２ａと同一面上にある。
　この凹部１２ｂと下地メタライズパターン１４Ｅとが形成されたセラミックグリーンシート１２を焼成処理することにより、圧電振動素子６が搭載される搭載面２ａ、及び搭載面２ａに開口した１以上の凹部２ｂを有する絶縁基板２が形成される。また、同時に、絶縁基板２の凹部２ｂの底面２ｃに沿って延伸するとともに、凹部２ｂの少なくとも一部の壁面２ｄに沿って延伸して搭載面２ａに到達する下地メタライズ層４Ｅが形成される。さらに、下地メタライズ層４Ｅを備えた絶縁基板２にめっき処理を行うことにより、下地メタライズ層４Ｅの露出面を覆うめっき層５Ｅを形成する。また、焼成処理によって外部電極９および枠状メタライズ層１０も同時に形成され、めっき層形成工程において、外部電極９および枠状メタライズ層１０の露出する表面にもめっき層が形成される。
　上述の製造方法によれば、絶縁基板２と下地メタライズ層４Ｅとの構成が高密度化されるので、圧電デバイス１１のパッケージ強度を向上させることができる。圧電デバイス１１を低背化すると、パッケージ強度は低下する傾向が生じるが、本実施形態に係る基板１Ｅの製造方法によれば、低背化してもパッケージ強度を確保することができる。特に、下地メタライズ層４Ｅの部分は、導電性接合材７の塗布又は半田実装による接合面となるため、パッケージ強度の向上が有効である。
　凹部２ｂ及び下地メタライズ層４Ｅの構成は、金型１３による加圧加工により形成されるので、高度な寸法精度と高度な形状安定性とを有する。このため、下地メタライズ層４Ｅの露出面を覆うめっき層５Ｅもまた、高度な寸法精度と高度な形状安定性とを獲得する。例えば、金型１３により下地メタライズ層４Ｅを形成するので、下地メタライズ層４Ｅを覆うめっき層５Ｅで構成されるバンプの天面を比較的平坦にすることができる。印刷塗布により下地メタライズ層を形成する従来の構成のように、バンプの天面がかまぼこ状に丸みを帯びることがない。このため、圧電振動素子６の搭載安定性を向上させることができる。また、バンプの高さ方向の寸法精度が安定した基板１Ｅを提供することができる。また、基板１Ｅ以外の、図１、２に示される基板１、図３に示される基板１Ａから図６に示される基板１Ｄの凹部２ｂおよび下地メタライズ層４、４Ａ～４Ｄの構成についても、それぞれの凹凸形状に対応する凹凸を有する金型１３を用いることで形成することができる。
　以上の構成は、平面視で底面部４ａと凹部２ｂとの大きさは同じだが、平面視で底面部４ａは凹部２ｂの底面２ｃより小さくてもよい。底面部４ａの周りに凹部２ｂの底面２ｃが露出してもよい。この場合、導電性接着剤による接合強度が高まる。
　代替的には、絶縁基板２を、複数のセラミックグリーンシートおよび下地メタライズ層となるメタライズペーストを積層または印刷し、焼成した後、めっき処理を施すことにより、実施形態１～３で前述した基板の構成を実現してもよい。この絶縁基板２の枠部２ｆの形成は、枠状のセラミックグリーンシートを上記セラミックグリーンシート上に積層してもよいし、枠部２ｆに対応する凹部を有する上金型１３ａを用いて加圧形成してもよい。また、複数の基板をマトリックス状に配列した、いわゆる多数個取り基板を作製し、多数個取り基板を分割して個片の基板を得てもよい。
　（１）本開示の態様１における基板は、接続対象が搭載される搭載面、及び前記搭載面に開口した１以上の凹部を有する絶縁基板と、前記接続対象に接続する接続電極とを備え、前記接続電極が、前記凹部の底面に沿って延伸するとともに、前記凹部の少なくとも一部の壁面に沿って延伸して前記搭載面に到達する下地メタライズ層と、前記下地メタライズ層の露出面を覆うめっき層と、を有する。
　（２）本開示の態様２における基板は、上記態様１の基板において、前記下地メタライズ層が、前記凹部の前記底面に沿って延伸する底面部と、前記底面部から前記凹部の壁面に沿って延伸する壁面部とを有する。
　（３）本開示の態様３における基板は、上記態様２の基板において、前記下地メタライズ層が、前記壁面部から前記搭載面に平行な方向に沿って延伸する搭載面部をさらに有する。
　（４）本開示の態様４における基板は、上記態様２又は３の基板において、前記壁面部が、前記凹部の壁面に沿って前記搭載面と同じ面の位置まで延伸する。
　（５）本開示の態様５における基板は、上記態様２～４の何れか一態様の基板において、前記壁面部が、前記凹部の壁面に沿って前記搭載面から突出する位置まで延伸する。
　（６）本開示の態様６における基板は、上記態様３の基板において、前記下地メタライズ層が、前記壁面部から前記搭載面に平行な方向に沿って延伸する搭載面部をさらに有する。
　（７）本開示の態様７における基板は、上記態様３又は６の基板において、前記凹部が、前記底面と前記搭載面との間に位置する中段部を有し、前記搭載面部が、前記中段部の上に位置する。
　（８）本開示の態様８における基板は、上記態様３、６、又は７の基板において、前記搭載面部が、前記搭載面の上を延伸する。
　（９）本開示の態様９における基板は、上記態様１～８の何れか一態様の基板において、前記搭載面が平面視で矩形状であり、前記１以上の凹部が、前記搭載面の一辺に沿って位置する一対の凹部であり、前記凹部の前記壁面が、前記凹部の前記搭載面の前記一辺と反対側に位置する壁面である。
　（１０）本開示の態様１０における基板は、上記態様３又は６～８の何れか一態様の基板において、前記搭載面が平面視で矩形状であり、前記１以上の凹部が、前記搭載面の一辺に沿って位置する一対の凹部であり、前記下地メタライズ層の前記搭載面部の前記一辺に平行な幅方向に沿った幅は、前記下地メタライズ層の前記底面部の前記幅方向に沿った幅よりも狭い。
　（１１）本開示の態様１１における基板は、上記態様１０の基板において、前記一対の凹部のうちの一方の凹部に位置する前記下地メタライズ層の前記搭載面部は、前記幅方向において、前記一対の凹部のうちの他方の凹部寄りに位置する。
　（１２）本開示の態様１２における基板は、上記態様１～１１の何れか一態様の基板において、前記搭載面が平面視で矩形状であり、前記１以上の凹部が、前記搭載面の対角線に沿って対向する角部に位置する一対の凹部であり、前記凹部の前記壁面が、前記凹部の前記搭載面の内側に位置する壁面である。
　（１３）本開示の態様１３における基板は、上記態様３又は６～８又は１０～１１の何れか一態様の基板において、前記搭載面が平面視で矩形状であり、前記１以上の凹部が、前記搭載面の対角線に沿って対向する角部に位置する一対の凹部であり、前記下地メタライズ層の前記搭載面部の前記搭載面の一辺に平行な幅方向に沿った幅は、前記下地メタライズ層の前記底面部の前記幅方向に沿った幅よりも狭い。
　（１４）本開示の態様１４における基板は、上記態様１３の基板において、前記一対の凹部のうちの一方の凹部に位置する前記下地メタライズ層の前記搭載面部は、前記幅方向において、前記一対の凹部のうちの他方の凹部寄りに位置する。
　（１５）本開示の態様１５における電子装置は、上記態様１～１４の何れか一態様の基板と、前記基板に導電性接合材を介して接続された圧電振動素子と、前記圧電振動素子を覆うように前記基板に設けられた蓋体と、を備える。
　（１６）本開示の態様１６における基板の製造方法は、下地メタライズパターンを表面に有する絶縁材料を金型により加圧することにより、接続対象が搭載される搭載面、及び前記搭載面に開口した１以上の凹部を有する絶縁基板と、前記凹部の底面に沿って延伸するとともに、前記凹部の少なくとも一部の壁面に沿って延伸して前記搭載面に到達する下地メタライズ層と、を形成する加圧工程と、前記下地メタライズ層の露出面を覆うめっき層を形成するめっき層形成工程とを包含する。
　以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。
　１　基板
　２　絶縁基板
２ａ　搭載面
２ｂ　凹部
２ｃ　底面
２ｄ　壁面
２ｅ　基部
２ｆ　枠部
２ｇ、２ｈ、２ｉ、２ｊ　辺
２ｋ、２ｍ　凸部
２ｎ、２ｐ　中段部
２ｒ　溜まり領域
　３　接続電極
　４　下地メタライズ層
４ａ　底面部
４ｂ　壁面部
４ｃ　搭載面部
　５　めっき層
　６　圧電振動素子（接続対象）
　７　導電性接合材
　８　蓋体
　９　外部電極
１０　枠状メタライズ層
１１　圧電デバイス（電子装置）
１２　セラミックグリーンシート（絶縁材料）
１３　金型
１３ａ　上金型
１３ｂ　下金型
１３ｃ　凸部
１４　下地メタライズパターン

Claims (16)

  1. 　接続対象が搭載される搭載面、及び前記搭載面に開口した１以上の凹部を有する絶縁基板と、
    　前記接続対象に接続する接続電極とを備え、
    　前記接続電極が、前記凹部の底面に沿って延伸するとともに、前記凹部の少なくとも一部の壁面に沿って延伸して前記搭載面に到達する下地メタライズ層と、
    　前記下地メタライズ層の露出面を覆うめっき層と、を有する、基板。
  2. 　前記下地メタライズ層が、前記凹部の前記底面に沿って延伸する底面部と、前記底面部から前記凹部の壁面に沿って延伸する壁面部とを有する、請求項１に記載の基板。
  3. 　前記下地メタライズ層が、前記壁面部から前記搭載面に平行な方向に沿って延伸する搭載面部をさらに有する、請求項２に記載の基板。
  4. 　前記壁面部が、前記凹部の壁面に沿って前記搭載面と同じ面の位置まで延伸する、請求項２又は３に記載の基板。
  5. 　前記壁面部が、前記凹部の壁面に沿って前記搭載面から突出する位置まで延伸する、請求項２～４の何れか一項に記載の基板。
  6. 　前記絶縁基板が、前記凹部に隣接して前記搭載面から突出する凸部を有し、
    　前記壁面部が前記凹部の前記壁面から前記凸部に沿って延伸し、
    　前記搭載面部が、前記凸部の上に位置する、請求項３に記載の基板。
  7. 　前記凹部が、前記底面と前記搭載面との間に位置する中段部を有し、
    　前記搭載面部が、前記中段部の上に位置する、請求項３又は６に記載の基板。
  8. 　前記搭載面部が、前記搭載面の上を延伸する、請求項３、６、又は７に記載の基板。
  9. 　前記搭載面が平面視で矩形状であり、
    　前記１以上の凹部が、前記搭載面の一辺に沿って位置する一対の凹部であり、
    　前記凹部の前記壁面が、前記凹部の前記搭載面の前記一辺と反対側に位置する壁面である、請求項１～８の何れか一項に記載の基板。
  10. 　前記搭載面が平面視で矩形状であり、
    　前記１以上の凹部が、前記搭載面の一辺に沿って位置する一対の凹部であり、
    　前記下地メタライズ層の前記搭載面部の前記一辺に平行な幅方向に沿った幅は、前記下地メタライズ層の前記底面部の前記幅方向に沿った幅よりも狭い、請求項３又は６～８の何れか一項に記載の基板。
  11. 　前記一対の凹部のうちの一方の凹部に位置する前記下地メタライズ層の前記搭載面部は、前記幅方向において、前記一対の凹部のうちの他方の凹部寄りに位置する、請求項１０に記載の基板。
  12. 　前記搭載面が平面視で矩形状であり、
    　前記１以上の凹部が、前記搭載面の対角線に沿って対向する角部に位置する一対の凹部であり、
    　前記凹部の前記壁面が、前記凹部の前記搭載面の内側に位置する壁面である、請求項１～１１の何れか一項に記載の基板。
  13. 　前記搭載面が平面視で矩形状であり、
    　前記１以上の凹部が、前記搭載面の対角線に沿って対向する角部に位置する一対の凹部であり、
    　前記下地メタライズ層の前記搭載面部の前記搭載面の一辺に平行な幅方向に沿った幅は、前記下地メタライズ層の前記底面部の前記幅方向に沿った幅よりも狭い、請求項３又は６～８又は１０～１１の何れか一項に記載の基板。
  14. 　前記一対の凹部のうちの一方の凹部に位置する前記下地メタライズ層の前記搭載面部は、前記幅方向において、前記一対の凹部のうちの他方の凹部寄りに位置する、請求項１３に記載の基板。
  15. 　請求項１～１４の何れか一項に記載の基板と、
    　前記基板に導電性接合材を介して接続された圧電振動素子と、
    　前記圧電振動素子を覆うように前記基板に設けられた蓋体と、
    を備える電子装置。
  16. 　下地メタライズパターンを表面に有する絶縁材料を金型により加圧することにより、接続対象が搭載される搭載面、及び前記搭載面に開口した１以上の凹部を有する絶縁基板と、前記凹部の底面に沿って延伸するとともに、前記凹部の少なくとも一部の壁面に沿って延伸して前記搭載面に到達する下地メタライズ層と、を形成する加圧工程と、
    　前記下地メタライズ層の露出面を覆うめっき層を形成するめっき層形成工程とを包含する、基板の製造方法。
PCT/JP2024/006299 2023-02-28 2024-02-21 基板、電子装置、及び、基板の製造方法 Ceased WO2024181272A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025503825A JPWO2024181272A1 (ja) 2023-02-28 2024-02-21

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023030327 2023-02-28
JP2023-030327 2023-02-28

Publications (1)

Publication Number Publication Date
WO2024181272A1 true WO2024181272A1 (ja) 2024-09-06

Family

ID=92590608

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2024/006299 Ceased WO2024181272A1 (ja) 2023-02-28 2024-02-21 基板、電子装置、及び、基板の製造方法

Country Status (3)

Country Link
JP (1) JPWO2024181272A1 (ja)
TW (1) TW202439540A (ja)
WO (1) WO2024181272A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237142A (ja) * 2005-02-23 2006-09-07 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法
JP2006332553A (ja) * 2005-05-30 2006-12-07 Fujifilm Holdings Corp 配線基板製造方法及び吐出ヘッド並びに画像形成装置
JP2009065149A (ja) * 2008-08-27 2009-03-26 Shinko Electric Ind Co Ltd 配線基板
JP2010226419A (ja) * 2009-03-24 2010-10-07 Seiko Epson Corp 圧電デバイスおよびその製造方法
WO2019146699A1 (ja) * 2018-01-24 2019-08-01 京セラ株式会社 配線基板、電子装置及び電子モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237142A (ja) * 2005-02-23 2006-09-07 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法
JP2006332553A (ja) * 2005-05-30 2006-12-07 Fujifilm Holdings Corp 配線基板製造方法及び吐出ヘッド並びに画像形成装置
JP2009065149A (ja) * 2008-08-27 2009-03-26 Shinko Electric Ind Co Ltd 配線基板
JP2010226419A (ja) * 2009-03-24 2010-10-07 Seiko Epson Corp 圧電デバイスおよびその製造方法
WO2019146699A1 (ja) * 2018-01-24 2019-08-01 京セラ株式会社 配線基板、電子装置及び電子モジュール

Also Published As

Publication number Publication date
TW202439540A (zh) 2024-10-01
JPWO2024181272A1 (ja) 2024-09-06

Similar Documents

Publication Publication Date Title
CN104335345B (zh) 布线基板以及电子装置
CN103180941B (zh) 布线基板
JP2001196488A (ja) 電子部品装置及びその製造方法
US9704791B2 (en) Wiring board and electronic device
US7583162B2 (en) Piezoelectric device and method for manufacturing the piezoelectric device
CN104412722A (zh) 布线基板、电子装置以及发光装置
CN111512432B (zh) 布线基板、电子装置以及电子模块
JP2009038534A (ja) 圧電発振器
JP3911838B2 (ja) 圧電振動子の製造方法
WO2019044706A1 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP7069222B2 (ja) 配線基板、電子装置及び電子モジュール
WO2024181272A1 (ja) 基板、電子装置、及び、基板の製造方法
JP2008131167A (ja) 圧電デバイスのパッケージ構造及び圧電デバイス
JP2005243739A (ja) 電子部品収納用パッケージおよび電子装置
JP6129491B2 (ja) 多数個取り配線基板
JP7784565B2 (ja) 配線基板、電子装置、及び電子モジュール
JP2005079656A (ja) 圧電振動子
JP5004837B2 (ja) 構造体及び電子装置
JP2006066648A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
WO2019017441A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JPWO2024070528A5 (ja)
JP2005244146A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP2006278756A (ja) 圧電振動子収納用パッケージおよび圧電装置
WO2025047324A1 (ja) 配線基板、パッケージ、および圧電デバイス
JP3810335B2 (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24763753

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2025503825

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2025503825

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE