[go: up one dir, main page]

WO2024024169A1 - パワー半導体モジュールおよびそれを用いたモータ駆動システム - Google Patents

パワー半導体モジュールおよびそれを用いたモータ駆動システム Download PDF

Info

Publication number
WO2024024169A1
WO2024024169A1 PCT/JP2023/013093 JP2023013093W WO2024024169A1 WO 2024024169 A1 WO2024024169 A1 WO 2024024169A1 JP 2023013093 W JP2023013093 W JP 2023013093W WO 2024024169 A1 WO2024024169 A1 WO 2024024169A1
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
semiconductor module
terminal
wiring
snubber capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/013093
Other languages
English (en)
French (fr)
Inventor
大介 五十嵐
徹 増田
雄一 馬淵
雄治 高柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to CN202380053623.2A priority Critical patent/CN119563238A/zh
Priority to DE112023002544.4T priority patent/DE112023002544T5/de
Publication of WO2024024169A1 publication Critical patent/WO2024024169A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/072—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits
    • H02M1/348—Passive dissipative snubbers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors

Definitions

  • the present invention relates to the structure of a power semiconductor module, and particularly relates to a technique that is effective when applied to a power semiconductor module equipped with a snubber capacitor.
  • the power conversion device has functions such as AC-DC conversion, DC-AC conversion, frequency conversion of AC power, and voltage conversion of DC power.
  • the power conversion device includes a power conversion circuit that converts power by turning on and off a power semiconductor module having a switching function.
  • a 1-in-1 module has one or more switching elements (semiconductor elements) connected in parallel on the wiring pattern of the insulating substrate, or two switching elements are connected in series inside the module to form a half-bridge circuit.
  • switching elements semiconductor elements
  • the wiring inductance of the main circuit is, for example, in the case of a half-bridge circuit, the circuit of the power conversion main circuit that starts from the DC smoothing capacitor, passes through the upper arm switching element and the lower arm switching element, and returns to the DC smoothing capacitor. This is the wiring inductance of the loop. If the surge voltage exceeds the rated voltage of the power semiconductor module, an overvoltage failure may occur, so the surge voltage must be kept below the rated voltage.
  • the snubber capacitor may be mounted on an insulating substrate on the metal base inside the power semiconductor module, but in that case, mounting the snubber capacitor reduces the mounting space for the switching elements, so the number of mounted switching elements must be increased. This becomes an obstacle when it is desired to increase the power density of the power semiconductor module.
  • Patent Document 1 discloses a method in which a snubber capacitor is sandwiched between a positive terminal and a negative terminal in a power semiconductor module, thereby achieving both high power density in a power semiconductor module and suppression of surge voltage by incorporating a snubber capacitor. is proposed.
  • Patent Document 1 has a structure in which a snubber capacitor is sandwiched between a positive electrode terminal and a negative electrode terminal, the snubber capacitor There were concerns that the system would overheat and eventually break down.
  • an object of the present invention is to provide a power semiconductor module that can achieve both high current density and prevention of heating of the snubber capacitor in a power semiconductor module equipped with a snubber capacitor, and a motor drive system using the same.
  • the present invention provides a positive electrode terminal, a negative electrode terminal disposed at least partially overlapping the positive electrode terminal when viewed in plan, and a first wiring branched from the positive electrode terminal.
  • a second wiring branched from the negative terminal is arranged outside a position where the positive terminal and the negative terminal overlap when viewed in plan, and is connected to the first wiring and the second wiring via the second wiring.
  • a snubber capacitor connected to the snubber capacitor.
  • a power semiconductor module equipped with a snubber capacitor it is possible to realize a power semiconductor module that can achieve both high current density and prevention of heating of the snubber capacitor, and a motor drive system using the power semiconductor module.
  • FIG. 1 is a cross-sectional view showing the internal structure of a power semiconductor module according to Example 1 of the present invention.
  • 2 is an enlarged view of a mounting portion of the snubber capacitor 14 in FIG. 1.
  • FIG. 3 is a diagram conceptually showing the flow of current in FIG. 2.
  • FIG. FIG. 2 is a plan view of the power semiconductor module of FIG. 1; 2 is an equivalent circuit diagram of a half-bridge circuit configured using the power semiconductor module of FIG. 1.
  • FIG. 6 is a diagram showing simulation results of switching waveforms in the circuit configuration of FIG. 5.
  • FIG. (without snubber capacitor) 6 is a diagram showing simulation results of switching waveforms in the circuit configuration of FIG. 5.
  • FIG. 3 is a plan view of a power semiconductor module according to Example 2 of the present invention.
  • 9 is an equivalent circuit diagram of a half-bridge circuit configured using the power semiconductor module of FIG. 8.
  • FIG. FIG. 3 is a plan view of a power semiconductor module according to Example 3 of the present invention.
  • 11 is a perspective view of a mounting portion of the first snubber capacitor 14 and the second snubber capacitor 32 inside the power semiconductor module of FIG. 10.
  • FIG. 11 is an equivalent circuit diagram inside the power semiconductor module of FIG. 10.
  • FIG. FIG. 4 is a configuration diagram of a motor drive system according to a fourth embodiment of the present invention.
  • FIGS. 1 to 7 A power semiconductor module according to Example 1 of the present invention will be described with reference to FIGS. 1 to 7.
  • the structure of the power semiconductor module of this embodiment will be explained using FIGS. 1 to 4.
  • FIG. 5 an equivalent circuit diagram when a half-bridge circuit is constructed using the power semiconductor module of this example will be described.
  • the surge voltage reduction effect at turn-off according to the present invention in the circuit configuration of FIG. 5 will be explained using FIGS. 6 and 7.
  • FIG. 1 is a cross-sectional view showing the internal structure of the power semiconductor module 1 of this embodiment.
  • the power semiconductor module 1 of this embodiment is a so-called 2-in-1 module.
  • the power semiconductor module 1 of this embodiment includes an upper arm insulating substrate 3, a lower arm insulating substrate 4, and an upper arm insulating substrate 5 on a metal base 2 for heat dissipation. and the insulator substrate 6 of the lower arm are joined with solder 7, respectively.
  • the insulating substrates 3 and 4 and the insulator substrates 5 and 6 each include a metal layer 8, an insulating layer 9, and a wiring pattern 10.
  • a switching element SW11 (not shown in FIG. 1), a switching element SW12, a diode D11 (not shown in FIG. 1), a diode D12, and a solder 7 are arranged. are joined with.
  • materials such as sintered copper may be used as the bonding material.
  • the switching elements SW11, SW12 and the high potential side electrodes of the diodes D11, D12 are electrically connected by the wiring pattern 10, and the low potential side electrodes (here, between the emitter electrode and (between the cathode electrodes) are electrically connected by bonding wires 11 (see FIG. 4).
  • a switching element SW21 (not shown in FIG. 1), a switching element SW22, a diode D21 (not shown in FIG. 1), a diode D22, and a solder 7 are arranged. are joined with.
  • materials such as sintered copper may be used as the bonding material.
  • the switching elements SW21, SW22 and the high potential side electrodes (here, between the collector electrode and the anode electrode) of the diodes D21, D22 are electrically connected by the wiring pattern 10, and the low potential side electrodes (here, between the emitter electrode and (between the cathode electrodes) are electrically connected by bonding wires 11 (see FIG. 4).
  • switching elements SW11, SW12, SW21, and SW22 in addition to the illustrated IGBT (Insulated Gate Bipolar Transistor), MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), etc. are applied.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal-Oxide-Semiconductor Field Effect Transistor
  • D11, D12, D21, and D22 SBDs (Schottky Barrier Diodes) or the like may be used in addition to pn junction diodes.
  • the semiconductor material constituting the switching elements SW11, SW12, SW21, SW22 and the diodes D11, D12, D21, D22 may be Si or a wide gap semiconductor such as SiC.
  • parasitic diodes (body diodes) of the MOSFETs may be used as the diodes D11, D12, D21, and D22.
  • the insulating board 3 of the upper arm has a positive terminal (first positive terminal) P1
  • the insulating board 4 of the lower arm has a negative terminal (first negative terminal) N1
  • the insulating board 5 of the upper arm has an upper
  • the gate auxiliary terminal G1AUX of the arm, the emitter auxiliary terminal E1AUX of the upper arm, and the gate auxiliary terminal G2AUX of the lower arm and the emitter auxiliary terminal E2AUX of the lower arm are ultrasonically bonded to the respective wiring patterns 10 on the insulator board 6 of the lower arm. be done.
  • the joining method may be other methods such as solder joining.
  • the entire power semiconductor module 1 is housed in a resin casing (not shown), and the inside thereof is sealed with gel 47.
  • the sealing material may be made of another material such as resin.
  • the negative electrode terminal N1 is arranged so that at least a part thereof overlaps the positive electrode terminal P1 when viewed from above, and the interval between both terminals is designed to be as short as possible while ensuring an insulation distance. This is because by arranging both terminals in which currents flow in opposite directions to each other and facing each other and close to each other, the magnetic fluxes generated by the currents flowing in each terminal cancel each other out, thereby reducing the wiring inductance of both terminals.
  • a first bus bar 12 branched from the negative terminal N1 and a second bus bar 12 branched from the positive terminal P1 are arranged to overlap the positive terminal P1 when viewed in plan as shown in FIG.
  • a snubber capacitor (first snubber capacitor) 14 is connected through the bus bar 13 outside the position where the positive terminal P1 and the negative terminal N1 overlap when viewed from above.
  • the snubber is installed at a position where the positive terminal P1 and the negative terminal N1, which generate heat due to current flow, do not overlap, that is, outside the position where the positive terminal P1 and the negative terminal N1 overlap when the power semiconductor module 1 is viewed from above.
  • the capacitor 14 By connecting the capacitor 14, it is possible to prevent the temperature of the snubber capacitor 14 from increasing excessively due to heating from the positive terminal P1 and the negative terminal N1.
  • the first bus bar 12 and the negative terminal N1 and the second bus bar 13 and the positive terminal P1 are connected by screws 15, respectively.
  • the connection between the bus bar and the terminal may be made by other methods that allow electrical connection, such as soldering instead of the screws 15.
  • the capacitance of the snubber capacitor 14 is on the order of several tens of nF to several hundred nF, which is about one thousandth or less of a DC smoothing capacitor (not shown) connected externally to the power semiconductor module 1. Since the current flowing through the first bus bar 12 and the second bus bar 13 is also sufficiently smaller than that between the positive terminal P1 and the negative terminal N1, the amount of heat generated by the current is also is sufficiently small compared to the negative electrode terminal N1, and the heating to the snubber capacitor 14 from the first bus bar 12 and the second bus bar 13 is small.
  • snubber capacitor 14 a chip-type ceramic capacitor, thin film capacitor, film capacitor, etc. is used.In order to suppress the surge voltage at turn-off, a material with good high frequency characteristics or a heat resistant material is used to withstand the high temperature operation of the power semiconductor module 1. Those with high properties are preferable.
  • first bus bar 12 and the second bus bar 13 do not need to be bus bars as long as they can electrically connect the positive terminal P1 and the negative terminal N1 to the snubber capacitor 14.
  • a first wiring pattern and a second wiring pattern are provided on an insulating substrate, the snubber capacitor 14 is connected between one of the first wiring patterns and one of the second wiring patterns, and the snubber capacitor 14 is connected between one of the first wiring patterns and one of the second wiring patterns.
  • the other wiring pattern may be connected to the positive terminal P1, and the other wiring pattern may be connected to the negative terminal N1.
  • FIG. 2 is an enlarged view of the mounting portion of the snubber capacitor 14 in FIG. 1.
  • connection portion between the snubber capacitor 14 and the first bus bar 12 and the connection portion between the snubber capacitor 14 and the second bus bar 13 are connected to the same main surface of the snubber capacitor 14 ( In FIG. 2, it is placed on the bottom surface).
  • thermal stress generated at the solder joint between the snubber capacitor 14 and the bus bar may increase.
  • thermal stress (compressive stress) 18 is generated in the solder joint.
  • a bent portion 16 is provided on the second bus bar 13.
  • the bent portion 16 deforms in the horizontal direction 19, thereby reducing the thermal stress 18 and preventing cracks in the solder joint.
  • the bent portion 16 may be provided in the horizontal direction of the bus bar in order to reduce thermal stress in the horizontal direction of the bus bar, or may be provided on the first bus bar 12 depending on the wiring structure of the bus bar.
  • FIG. 3 is a diagram conceptually showing the flow of current in FIG. 2.
  • FIG. 4 is a plan view of the power semiconductor module 1 of FIG. 1.
  • the first bus bar 12 is provided to branch from the negative electrode terminal N1
  • the second bus bar 13 is provided to branch from the positive electrode terminal P1.
  • FIG. 5 is an equivalent circuit diagram of a half-bridge circuit configured using the power semiconductor module 1 of FIG. 1.
  • a DC smoothing capacitor 26 and a DC power supply 24 are connected in parallel between the positive terminal P1 and the negative terminal N1 of the power semiconductor module 1 outside the module. Further, a load inductance 28 is connected between the positive terminal P1 and the AC terminal (first AC terminal) AC1. Snubber capacitor 14 is connected between positive terminal P1 and negative terminal N1 inside the module.
  • the snubber capacitor 14 is located closer to the leg consisting of the switching elements (SW11 and SW12) of the upper arm and the switching elements (SW21 and SW22) of the lower arm, thereby realizing turn-off switching. Since the wiring inductance 25 of the main circuit becomes smaller by the amount of current flowing through the snubber capacitor 14, the surge voltage at the time of turn-off switching can be reduced.
  • FIG. 6 is a diagram showing simulation results of switching waveforms in the circuit configuration of FIG. 5 without a snubber capacitor.
  • a surge voltage of 550V is applied to the lower arm collector-emitter voltage VceL in addition to the DC power supply voltage Vcc of 1200V, and it has jumped to around 1750V.
  • FIG. 7 is a diagram showing simulation results of switching waveforms when the capacitance of the snubber capacitor 14 is set to 50 nF in the circuit configuration of FIG. 5.
  • the wiring inductance 25 of the main circuit becomes smaller by the amount of current flowing through the snubber capacitor 14 during switching, and the surge voltage can be reduced. It has been reduced to 300V, compared to 550V in the case.
  • Example 2 of the present invention A power semiconductor module according to Example 2 of the present invention will be described with reference to FIGS. 8 and 9. In addition, below, mainly the points different from Example 1 will be explained.
  • FIG. 8 is a plan view of the power semiconductor module 1 of this example, and corresponds to a modification of Example 1 (FIG. 4).
  • two snubber capacitors 14 are arranged symmetrically with respect to a virtual center line 23 between the positive terminal P1 and the negative terminal N1.
  • This circulating current can be suppressed by arranging the snubber capacitor 14 at a position where the wiring inductance 25 is equal from each switching element connected in parallel. For example, as shown in FIG. 8, this can be suppressed by arranging the plurality of snubber capacitors 14 symmetrically with respect to a virtual center line 23 between the positive terminal P1 and the negative terminal N1.
  • FIG. 9 is an equivalent circuit diagram of a half-bridge circuit configured using the power semiconductor module 1 of FIG. 8.
  • the combined capacitance of the snubber capacitors 14 increases due to the parallel connection of the plurality of snubber capacitors 14, and the effect of suppressing surge voltage can be enhanced.
  • Example 3 of the present invention A power semiconductor module according to Example 3 of the present invention will be described with reference to FIGS. 10 to 12. In addition, below, mainly the points different from Example 1 will be explained.
  • FIG. 10 is a plan view of the power semiconductor module 1 of this example, and corresponds to a modification of Example 1 (FIG. 4).
  • the positive terminal has a first positive terminal P1 and a second positive terminal P2
  • the negative terminal has a first negative terminal P1 and a second positive terminal P2.
  • N1 and a second negative terminal N2 when the power semiconductor module 1 is viewed from above, at least a portion of the first positive terminal P1 and the first negative terminal N1 are arranged to overlap, and the second At least a portion of the positive electrode terminal P2 and the second negative electrode terminal N2 are arranged to overlap.
  • the snubber capacitor includes a first snubber capacitor 14 electrically connected between the first positive terminal P1 and the second negative terminal N2, and a first snubber capacitor 14 electrically connected between the second positive terminal P2 and the first negative terminal N1. and a second snubber capacitor 32 electrically connected between the two.
  • the first positive terminal P1 and the second positive terminal P2 and the first negative terminal N1 and the second negative terminal N2 are electrically connected by a bus bar or the like outside the module (not shown). be done. That is, since the first positive terminal P1 and the second positive terminal P2 and the first negative terminal N1 and the second negative terminal N2 have the same potential, the first snubber capacitor 14 and the second snubber capacitor 14 The capacitors 32 are connected in parallel.
  • FIG. 11 is a perspective view of the mounting portion of the first snubber capacitor 14 and the second snubber capacitor 32 inside the power semiconductor module 1 of FIG. 10.
  • a current path from the first positive terminal P1 to the second negative terminal N2 via the first snubber capacitor 14, and The current path from the first negative terminal N1 to the first negative terminal N1 via the second snubber capacitor 32 may be made substantially parallel to each other.
  • the direction of the current Isnu1 flowing through the first snubber capacitor 14 and the direction of the current Isnu2 flowing through the second snubber capacitor 32 are opposite, so that the magnetic flux created by the mutually flowing currents cancels out,
  • the wiring inductance of the first bus bar 12, the second bus bar 13, the first snubber capacitor 14, and the second snubber capacitor 32 can be reduced.
  • FIG. 12 is an equivalent circuit diagram inside the power semiconductor module 1 of FIG. 10.
  • the first positive terminal P1 and the second positive terminal P2 are electrically connected via a bus bar 34 outside the module.
  • the first negative terminal N1 and the second negative terminal N2 are electrically connected via the bus bar 35 outside the module. Therefore, as described above, the first snubber capacitor 14 and the second snubber capacitor 32 are connected in parallel.
  • the loop path between the snubber capacitors and the switching elements of the upper and lower arms will straddle the left and right insulating substrates.
  • the first snubber capacitor 14 it passes through the first snubber capacitor 14, the switching elements SW11 and SW12 on the upper arm of the left insulating substrate 3, and the switching elements SW21 and SW22 on the lower arm of the left insulating substrate 4.
  • a loop path returns to the first snubber capacitor 14.
  • bonding wires 33 are provided to connect the emitter electrodes of the insulating substrates 4 of the left and right lower arms, that is, the first negative terminal N1 and the second negative terminal N2.
  • the wiring inductance 36 (see FIG. 12) of the bonding wire 33 connects the emitter electrodes of the insulating substrates 4 of the left and right lower arms with low inductance.
  • FIG. 13 is a configuration diagram of the motor drive system 37 of this embodiment.
  • the motor drive system 37 of this embodiment drives the motor 38 with AC power output from the power conversion device 39.
  • the power conversion device 39 includes a three-phase inverter main circuit configured by three power semiconductor modules 1 (2-in-1 modules) each having a set of upper and lower arms, and a DC inverter connected to the DC side of the three-phase inverter main circuit. It includes a power supply 24, a gate drive circuit 27 that drives the power semiconductor module 1, and a controller 40 that outputs a PWM signal to the gate drive circuit 27.
  • any of the power semiconductor modules of the aforementioned embodiments 1 to 3 is applied.
  • the motor 38 is a three-phase AC motor, and each phase of the motor 38 is connected to an AC terminal (for example, "AC1" in FIG. 1) of the power semiconductor module 1.
  • the power semiconductor module 1 can have a high power density and reduce loss by suppressing surge voltage during turn-off switching. This makes it possible to make the power converter 39 smaller and have lower loss.
  • the present invention is not limited to the embodiments described above, and includes various modifications.
  • the embodiments described above are described in detail to explain the present invention in an easy-to-understand manner, and the present invention is not necessarily limited to having all the configurations described.
  • SYMBOLS 1 Power semiconductor module, 2...Metal base, 3...Insulating substrate of upper arm, 4...Insulating substrate of lower arm, 5...Insulator board of upper arm, 6...Insulator board of lower arm, 7...Solder, 8 ...metal layer, 9...insulating layer, 10...wiring pattern, 11...bonding wire, 12...first bus bar, 13...second bus bar, 14...(first) snubber capacitor, 15...screw, 16...bending Part, 17... Vertical direction, 18... Thermal stress (direction), 19... Horizontal direction, 20... Direction of current flowing through positive electrode terminal P1, 21... Direction of current flowing through negative electrode terminal N1, 22... Gate Electrode, 23...

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

スナバコンデンサを備えたパワー半導体モジュールにおいて、高電流密度化とスナバコンデンサの加熱防止を両立可能なパワー半導体モジュールを提供する。正極端子と、平面視した際に少なくとも一部が前記正極端子に重なって配置された負極端子と、前記正極端子から分岐された第１の配線と、前記負極端子から分岐された第２の配線と、平面視した際の前記正極端子と前記負極端子とが重なる位置の外側に配置され、前記第１の配線と前記第２の配線とを介して接続されたスナバコンデンサと、を有することを特徴とする。

Description

パワー半導体モジュールおよびそれを用いたモータ駆動システム
　本発明は、パワー半導体モジュールの構造に係り、特に、スナバコンデンサを備えたパワー半導体モジュールに適用して有効な技術に関する。
　電力変換装置は、電力の交流－直流変換、直流－交流変換、或いは交流電力の周波数変換や直流電力の電圧変換などの機能を備える。このような変換機能を果たすために、電力変換装置は、スイッチング機能を備えたパワー半導体モジュールのＯＮ、ＯＦＦ動作により電力を変換する電力変換回路を備える。
　パワー半導体モジュール内部では、放熱用の金属ベースの上に、配線パターンを形成した絶縁基板をはんだ等で接合する。その絶縁基板の配線パターン上に単一もしくは複数並列接続されたスイッチング素子（半導体素子）が搭載された１ｉｎ１モジュールや、スイッチング素子をモジュール内部で２直列接続し、１つのモジュールでハーフブリッジ回路を構成した２ｉｎ１モジュールなどの形態がある。
　近年、スイッチング素子の性能向上により、低オン抵抗化もしくは低オン電圧化による導通損失の低減や高速スイッチング化によるスイッチング損失の低減が進んでいる。また、スイッチング素子の低損失化に伴い、パワー半導体モジュールの定格電流増加によるパワー半導体モジュール内部の高電流密度化が進んでいる。パワー半導体モジュールの定格電流やスイッチング速度が増加すると、ターンオフスイッチング時のｄｉ／ｄｔが増加し、ｄｉ／ｄｔと主回路の配線インダクタンスに比例するターンオフスイッチング時のサージ電圧が増加する。
　ここで、主回路の配線インダクタンスとは、例えばハーフブリッジ回路であれば、直流平滑コンデンサから上アームのスイッチング素子と下アームのスイッチング素子を通り、直流平滑コンデンサまで戻ってくる電力変換主回路の一巡ループの配線インダクタンスのことである。サージ電圧がパワー半導体モジュールの定格電圧を超えると過電圧故障となる恐れがあるため、サージ電圧は定格電圧以下に抑える必要がある。
　ｄｉ/ｄｔを保ったまま、サージ電圧を低減するためには、主回路の配線インダクタンスを低減すれば良いが、電力変換回路やパワー半導体モジュール内部の配線構造の変更による主回路の配線インダクタンス低減にも限度がある。
　モジュール内部の配線構造の変更以外でサージ電圧を低減する方法として、例えば２ｉｎ１モジュールであれば、パワー半導体モジュール内部の正極端子と負極端子との間にスナバコンデンサを接続する方法がある。スナバコンデンサをパワー半導体モジュール内部に搭載して、上下アームのスイッチング素子の直近に配置することで、ターンオフスイッチング時にスナバコンデンサを介して流れる電流分については主回路の配線インダクタンスが小さくなるため、サージ電圧を低減することができる。
　スナバコンデンサは、パワー半導体モジュール内部の金属ベース上の絶縁基板に実装しても良いが、その場合はスナバコンデンサを実装する分、スイッチング素子の実装スペースが減少するため、スイッチング素子の搭載数を増やし、パワー半導体モジュールを高電力密度化したい場合にはその妨げとなる。
　本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１では、パワー半導体モジュール内の正極端子と負極端子との間にスナバコンデンサを挟み込む構造とすることで、パワー半導体モジュールの高電力密度化とスナバコンデンサ内蔵によるサージ電圧の抑制を両立する方法が提案されている。
特開２０２０－１２０４５５号公報
　しかしながら、上記特許文献１は、正極端子と負極端子の間にスナバコンデンサを挟み込む構造であるため、近年のパワー半導体モジュールの高電流密度化に伴う正極端子および負極端子の発熱量増加により、スナバコンデンサが過熱状態となり、最終的に故障に至る懸念があった。
　そこで、本発明の目的は、スナバコンデンサを備えたパワー半導体モジュールにおいて、高電流密度化とスナバコンデンサの加熱防止を両立可能なパワー半導体モジュール及びそれを用いたモータ駆動システムを提供することにある。
　上記課題を解決するために、本発明は、正極端子と、平面視した際に少なくとも一部が前記正極端子に重なって配置された負極端子と、前記正極端子から分岐された第１の配線と、前記負極端子から分岐された第２の配線と、平面視した際の前記正極端子と前記負極端子とが重なる位置の外側に配置され、前記第１の配線と前記第２の配線とを介して接続されたスナバコンデンサと、を有することを特徴とする。
　本発明によれば、スナバコンデンサを備えたパワー半導体モジュールにおいて、高電流密度化とスナバコンデンサの加熱防止を両立可能なパワー半導体モジュール及びそれを用いたモータ駆動システムを実現することができる。
　これにより、パワー半導体モジュール及びそれを用いたモータ駆動システムの低損失化と信頼性向上に寄与できる。
　上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明の実施例１に係るパワー半導体モジュールの内部構造を示す断面図である。 図１のスナバコンデンサ１４の実装部分の拡大図である。 図２における電流の流れを概念的に示す図である。 図１のパワー半導体モジュールの平面図である。 図１のパワー半導体モジュールを用いて構成したハーフブリッジ回路の等価回路図である。 図５の回路構成におけるスイッチング波形のシミュレーション結果を示す図である。（スナバコンデンサなし） 図５の回路構成におけるスイッチング波形のシミュレーション結果を示す図である。（スナバコンデンサの静電容量５０ｎＦ） 本発明の実施例２に係るパワー半導体モジュールの平面図である。 図８のパワー半導体モジュールを用いて構成したハーフブリッジ回路の等価回路図である。 本発明の実施例３に係るパワー半導体モジュールの平面図である。 図１０のパワー半導体モジュール内部の第１のスナバコンデンサ１４と第２のスナバコンデンサ３２の実装部分の斜視図である。 図１０のパワー半導体モジュール内部の等価回路図である。 本発明の実施例４に係るモータ駆動システムの構成図である。
　以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
　図１から図７を参照して、本発明の実施例１に係るパワー半導体モジュールについて説明する。本実施例では、先ず、図１から図４を用いて、本実施例のパワー半導体モジュールの構造ついて説明する。次に、図５を用いて、本実施例のパワー半導体モジュールを用いてハーフブリッジ回路を構成した場合の等価回路図について説明する。最後に、図６及び図７を用いて、図５の回路構成における本発明によるターンオフ時のサージ電圧低減効果について説明する。
　図１は、本実施例のパワー半導体モジュール１の内部構造を示す断面図である。本実施例のパワー半導体モジュール１は、いわゆる２ｉｎ１モジュールである。
　図１に示すように、本実施例のパワー半導体モジュール１は、放熱用の金属ベース２の上に、上アームの絶縁基板３と、下アームの絶縁基板４と、上アームの絶縁子基板５と、下アームの絶縁子基板６が、それぞれはんだ７で接合されている。絶縁基板３，４及び絶縁子基板５，６は、それぞれ金属層８と、絶縁層９と、配線パターン１０で構成される。
　上アームの絶縁基板３の配線パターン１０上には、スイッチング素子ＳＷ１１（図１では図示せず）と、スイッチング素子ＳＷ１２と、ダイオードＤ１１（図１では図示せず）と、ダイオードＤ１２とがはんだ７で接合されている。接合材には、はんだの他、焼結銅などの材料を用いても良い。
　スイッチング素子ＳＷ１１，ＳＷ１２とダイオードＤ１１，Ｄ１２の高電位側電極間（ここでは、コレクタ電極とアノード電極間）は配線パターン１０で電気的に接続され、低電位側電極間（ここでは、エミッタ電極とカソード電極間）はボンディングワイヤ１１で電気的に接続される（図４参照）。
　下アームの絶縁基板４の配線パターン１０上には、スイッチング素子ＳＷ２１（図１では図示せず）と、スイッチング素子ＳＷ２２と、ダイオードＤ２１（図１では図示せず）と、ダイオードＤ２２とがはんだ７で接合されている。接合材には、はんだの他、焼結銅などの材料を用いても良い。
　スイッチング素子ＳＷ２１，ＳＷ２２とダイオードＤ２１，Ｄ２２の高電位側電極間（ここでは、コレクタ電極とアノード電極間）は配線パターン１０で電気的に接続され、低電位側電極間（ここでは、エミッタ電極とカソード電極間）はボンディングワイヤ１１で電気的に接続される（図４参照）。
　スイッチング素子ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２としては、図示されているＩＧＢＴ（Insulated Gate Bipolar Transistor）の他、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等が適用される。また、ダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２としては、ｐｎ接合ダイオードの他、ＳＢＤ（Schottky Barrier Diode）等が適用される。
　スイッチング素ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２及びダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２を構成する半導体材料は、Ｓｉでも良いし、ＳｉＣ等のワイドギャップ半導体でも良い。
　なお、スイッチング素子ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２としてＭＯＳＦＥＴが適用される場合、ダイオードＤ１１，Ｄ１２，Ｄ２１，Ｄ２２としてＭＯＳＦＥＴの寄生ダイオード（ボディダイオード）を用いても良い。
　また、上アームの絶縁基板３には正極端子（第１の正極端子）Ｐ１、下アームの絶縁基板４には負極端子（第１の負極端子）Ｎ１、上アームの絶縁子基板５には上アームのゲート補助端子Ｇ１ＡＵＸと上アームのエミッタ補助端子Ｅ１ＡＵＸ、下アームの絶縁子基板６には下アームのゲート補助端子Ｇ２ＡＵＸと下アームのエミッタ補助端子Ｅ２ＡＵＸが、それぞれの配線パターン１０に超音波接合される。接合方法は、はんだ接合等、他の方法でも良い。パワー半導体モジュール１全体は、樹脂筐体（図示せず）に収まっており、内部はゲル４７で封止される。封止材は樹脂等、別の材料でも良い。
　負極端子Ｎ１は、平面視したとき少なくともその一部が正極端子Ｐ１に重なって配置され、且つ両端子間の間隔は絶縁距離を確保したうえで極力短く設計される。これは、互いに逆方向の電流が流れる両端子を対向且つ近接配置することで、互いの端子に流れる電流が作る磁束を打ち消し合い、両端子の配線インダクタンスを低減するためである。
　本発明では、図１のように平面視したとき正極端子Ｐ１に重なるように配置された負極端子Ｎ１に対して、負極端子Ｎ１から分岐した第１のバスバー１２と正極端子Ｐ１から分岐した第２のバスバー１３を介して、平面視したとき正極端子Ｐ１と負極端子Ｎ１とが重なる位置の外側でスナバコンデンサ（第１のスナバコンデンサ）１４を接続したことを特徴としている。
　このように、電流通流により発熱する正極端子Ｐ１と負極端子Ｎ１とが重ならない位置で、すなわちパワー半導体モジュール１を平面視した際の正極端子Ｐ１と負極端子Ｎ１とが重なる位置の外側でスナバコンデンサ１４を接続することで、正極端子Ｐ１と負極端子Ｎ１からの加熱により、スナバコンデンサ１４の温度が過剰に増加することを防止できる。
　第１のバスバー１２と負極端子Ｎ１との間、及び第２のバスバー１３と正極端子Ｐ１との間はそれぞれネジ１５で接続される。バスバーと端子間の接続は、ネジ１５の代わりにはんだ接合等、電気的に接続できる他の方法でも良い。
　なお、スナバコンデンサ１４の静電容量は数十ｎＦから数百ｎＦのオーダーとパワー半導体モジュール１と外部で接続される直流平滑コンデンサ（図示せず）の千分の一以下程度であることから、第１のバスバー１２と第２のバスバー１３の通流電流も正極端子Ｐ１と負極端子Ｎ１よりも十分小さくなるため、電流による発熱量も第１のバスバー１２と第２のバスバー１３は正極端子Ｐ１と負極端子Ｎ１と比較して十分小さくなり、第１のバスバー１２と第２のバスバー１３からのスナバコンデンサ１４への加熱は小さい。
　スナバコンデンサ１４には、チップ型のセラミックコンデンサ、薄膜コンデンサ、フィルムコンデンサ等を用い、ターンオフ時のサージ電圧を抑制するために、高周波特性が良いものやパワー半導体モジュール１の高温動作に耐えるために耐熱性が高いものが好ましい。
　また、第１のバスバー１２と第２のバスバー１３は、正極端子Ｐ１と負極端子Ｎ１をスナバコンデンサ１４に電気的に接続できるものであれば、バスバーでなくても良い。例えば、絶縁基板上に第１の配線パターンと第２の配線パターンを設けて、第１の配線パターンの一方と第２の配線パターンの一方との間にスナバコンデンサ１４を接続し、第１の配線パターンの他方と正極端子Ｐ１、第２の配線パターンの他方と負極端子Ｎ１とをそれぞれ接続した構成等でも良い。
　図２は、図１のスナバコンデンサ１４の実装部分の拡大図である。
　図２に示すように、本実施例では、スナバコンデンサ１４と第１のバスバー１２との接続部、及びスナバコンデンサ１４と第２のバスバー１３との接続部は、スナバコンデンサ１４の同じ主面（図２では下面）上に配置されている。
　本発明では、正極端子Ｐ１と負極端子Ｎ１間にスナバコンデンサ１４を接続するために、第１のバスバー１２と第２のバスバー１３を立体的に配線する必要がある。そのため、プリント基板上に平面的にコンデンサを接合する場合と比較して、スナバコンデンサ１４とバスバー間のはんだ接合部に発生する熱応力が増加する場合がある。例えば、図２では垂直方向１７に第２のバスバー１３が熱膨張した場合に熱応力（圧縮応力）１８がはんだ接合部に発生する。
　そこで、この熱応力１８を低減するために、第２のバスバー１３に屈曲部１６を設けている。第２のバスバー１３が熱膨張した場合にこの屈曲部１６が水平方向１９に変形することで、当該熱応力１８を低減し、はんだ接合部のクラックを防止できる。屈曲部１６は、バスバーの水平方向の熱応力を低減するために、バスバーの水平方向に設けても良く、また、バスバーの配線構造に応じて、第１のバスバー１２に設けても良い。
　図３は、図２における電流の流れを概念的に示す図である。
　ターンオフ時のサージ電圧の低減には、第１のバスバー１２、第２のバスバー１３、スナバコンデンサ１４自体の配線インダクタンスも小さい方が、効果が高い。
　そこで、図３に示すように、負極端子Ｎ１の電流方向２１と負極端子Ｎ１に平行配置された第１のバスバー１２及びスナバコンデンサ１４に流れるスナバ電流方向４５、正極端子Ｐ１の電流方向２０と正極端子Ｐ１に平行配置された第２のバスバー１３に流れるスナバ電流方向４６をそれぞれ逆方向にすることで、互いに流れる電流が作る磁束を打ち消し合い、第１のバスバー１２、第２のバスバー１３、スナバコンデンサ１４自体の配線インダクタンスを低減することができる。
　図４は、図１のパワー半導体モジュール１の平面図である。
　図４に示すように、第１のバスバー１２は負極端子Ｎ１から分岐して設けられ、第２のバスバー１３は正極端子Ｐ１から分岐して設けられる。
　図５は、図１のパワー半導体モジュール１を用いて構成したハーフブリッジ回路の等価回路図である。
　図５に示すように、パワー半導体モジュール１の正極端子Ｐ１と負極端子Ｎ１との間には、モジュール外部で直流平滑コンデンサ２６及び直流電源２４とが並列に接続される。
また、正極端子Ｐ１と交流端子（第１の交流端子）ＡＣ１との間には、負荷インダクタンス２８が接続される。スナバコンデンサ１４は、モジュール内部で正極端子Ｐ１と負極端子Ｎ１との間に接続される。
　直流平滑コンデンサ２６と比較して、スナバコンデンサ１４を上アームのスイッチング素子（ＳＷ１１とＳＷ１２）と下アームのスイッチング素子（ＳＷ２１とＳＷ２２）で構成されるレッグに近い位置に配置することで、ターンオフスイッチング時にスナバコンデンサ１４を介して流れる電流分ついては主回路の配線インダクタンス２５が小さくなるため、ターンオフスイッチング時のサージ電圧を低減することができる。
　図６は、図５の回路構成において、スナバコンデンサなしの場合のスイッチング波形のシミュレーション結果を示す図である。
　８１μｓ付近におけるターンオフスイッチングでは、下アームのゲート電圧ＶｇｅＬがオン時の＋１７Ｖからオフ時の－１０Ｖに向かって減少することに伴い、下アームのスイッチング素子（ＳＷ２１とＳＷ２２）に流れる電流の合計値であるＩｃ１＋Ｉｃ２が遮断される。電流遮断時のｄｉ／ｄｔにより配線インダクタンス２５で発生するサージ電圧は、直流電圧Ｖｃｃに加えて、下アームのスイッチング素子（ＳＷ２１とＳＷ２２）の両端に印加される。
　その結果、下アームのコレクタ－エミッタ間電圧ＶｃｅＬは、直流電源電圧Ｖｃｃの１２００Ｖに加えて５５０Ｖのサージ電圧が印加され、１７５０Ｖ付近まで跳ね上がっている。
　図７は、図５の回路構成において、スナバコンデンサ１４の静電容量を５０ｎＦとした場合のスイッチング波形のシミュレーション結果を示す図である。
　図８１μｓ付近におけるターンオフスイッチングでは、スイッチング時にスナバコンデンサ１４を介して流れる電流分ついては主回路の配線インダクタンス２５が小さくなり、サージ電圧を低減することができるため、サージ電圧は図６のスナバコンデンサなしの場合の５５０Ｖに対して３００Ｖまで低減されている。
　図６と図７の比較から、本発明よるパワー半導体モジュール１に実装可能な数十ｎＦから数百ｎＦのオーダーのスナバコンデンサ１４の静電容量でも、ターンオフ時のサージ電圧低減効果が十分に得られることが確認できる。
　図８及び図９を参照して、本発明の実施例２に係るパワー半導体モジュールについて説明する。なお、以下では、主に実施例１と異なる点について説明する。
　図８は、本実施例のパワー半導体モジュール１の平面図であり、実施例１（図４）の変形例に相当する。
　図８に示すように、本実施例のパワー半導体モジュール１では、正極端子Ｐ１と負極端子Ｎ１の仮想的な中心線２３を境に２個のスナバコンデンサ１４を対称に配置している。
　図４のように絶縁基板３や絶縁基板４上に複数のスイッチング素子を並列接続すると、スナバコンデンサ１４から各スイッチング素子までの配線距離に差が生じて、並列接続された各スイッチング素子間でスナバコンデンサ１４から各スイッチング素子までの配線インダクタンス２５が異なる場合がある。
　この場合、スナバコンデンサ電流により発生する配線インダクタンス２５での電圧降下の影響が並列スイッチング素子間で異なることにより、並列スイッチング素子間で電位差が生じ、その電位差を解消するための循環電流が流れる場合がある。
　この循環電流は、並列接続された各スイッチング素子から均等な配線インダクタンス２５となる位置にスナバコンデンサ１４を配置することで抑制することができる。例えば、図８に示すように、複数のスナバコンデンサ１４を正極端子Ｐ１と負極端子Ｎ１の仮想的な中心線２３を境に対称配置することで抑制できる。
　図９は、図８のパワー半導体モジュール１を用いて構成したハーフブリッジ回路の等価回路図である。
　図８に示したようにパワー半導体モジュール１内で複数のスナバコンデンサ１４を対称配置とすることで、図９に示すように、等価回路としても複数のスナバコンデンサ１４を左右対称にすることができる。
　また、複数のスナバコンデンサ１４を対称配置とすることで、スナバコンデンサ１４の複数並列接続により、スナバコンデンサ１４の合成静電容量が増加し、サージ電圧の抑制効果を高めることができる。
　図１０から図１２を参照して、本発明の実施例３に係るパワー半導体モジュールについて説明する。なお、以下では、主に実施例１と異なる点について説明する。
　図１０は、本実施例のパワー半導体モジュール１の平面図であり、実施例１（図４）の変形例に相当する。
　図１０に示すように、本実施例のパワー半導体モジュール１では、正極端子は、第１の正極端子Ｐ１と第２の正極端子Ｐ２とを有しており、負極端子は、第１の負極端子Ｎ１と第２の負極端子Ｎ２とを有しており、パワー半導体モジュール１を平面視したとき、第１の正極端子Ｐ１と第１の負極端子Ｎ１の少なくとも一部が重なって配置され、第２の正極端子Ｐ２と第２の負極端子Ｎ２の少なくとも一部が重なって配置される。
　そして、スナバコンデンサは、第１の正極端子Ｐ１と第２の負極端子Ｎ２との間に電気的に接続された第１のスナバコンデンサ１４と、第２の正極端子Ｐ２と第１の負極端子Ｎ１との間に電気的に接続された第２のスナバコンデンサ３２とを有している。
　第１の正極端子Ｐ１と第２の正極端子Ｐ２との間、及び第１の負極端子Ｎ１と第２の負極端子Ｎ２との間は、図示しないモジュール外部でのバスバー等でそれぞれ電気的に接続される。つまり、第１の正極端子Ｐ１と第２の正極端子Ｐ２、及び第１の負極端子Ｎ１と第２の負極端子Ｎ２とはそれぞれ同電位になるので、第１のスナバコンデンサ１４と第２のスナバコンデンサ３２は、並列接続の関係となる。
　図１１は、図１０のパワー半導体モジュール１内部の第１のスナバコンデンサ１４と第２のスナバコンデンサ３２の実装部分の斜視図である。
　図１１に示すように、左右の端子間でスナバコンデンサを交差接続すると、実施例１と比較してさらに発熱する正極端子や負極端子から離すことができ、スナバコンデンサの温度上昇を抑制することができる。
　しかしながら、図１１のように交差接続をすると第１のバスバー１２と第２のバスバー１３の配線長が延びて、第１のバスバー１２の配線インダクタンス２９と第２のバスバー１３の配線インダクタンス３０が増加する。当該配線インダクタンス低減のためには、図１１に示すように第１の正極端子Ｐ１から第１のスナバコンデンサ１４を経由して第２の負極端子Ｎ２に至る電流経路と、第２の正極端子Ｐ２から第２のスナバコンデンサ３２を経由して第１の負極端子Ｎ１に至る電流経路とが、略平行になるようにすれば良い。
　略平行にすることで、第１のスナバコンデンサ１４に流れる電流Ｉｓｎｕ１の向きと第２のスナバコンデンサ３２に流れる電流Ｉｓｎｕ２の向きは逆方向になるため、互いに流れる電流が作る磁束を打ち消し合い、第１のバスバー１２、第２のバスバー１３、第１のスナバコンデンサ１４、第２のスナバコンデンサ３２の配線インダクタンスを低減することができる。
　図１２は、図１０のパワー半導体モジュール１内部の等価回路図である。
　第１の正極端子Ｐ１と第２の正極端子Ｐ２との間は、モジュール外部でバスバー３４を介して電気的に接続される。第１の負極端子Ｎ１と第２の負極端子Ｎ２との間も同様に、モジュール外部でバスバー３５を介して電気的に接続される。このため、前述の通り、第１のスナバコンデンサ１４と第２のスナバコンデンサ３２は、並列接続の関係となる。
　スナバコンデンサを図１２のような交差接続とすると、スナバコンデンサと上下アームのスイッチング素子間の一巡ループ経路は左右の絶縁基板を跨ることになる。例えば、第１のスナバコンデンサ１４であれば、第１のスナバコンデンサ１４、左側の絶縁基板３の上アームのスイッチング素子ＳＷ１１，ＳＷ１２、左側の絶縁基板４の下アームのスイッチング素子ＳＷ２１，ＳＷ２２を通って、第１のスナバコンデンサ１４に戻る一巡ループ経路となる。
　そこで、左右の絶縁基板間を低インダクタンスで接続する配線を追加すると、当該一巡ループ経路の配線インダクタンスを低減でき、ターンオフスイッチング時のサージ電圧抑制効果を高めることができる。図１０に示すように、本実施例では、左右の下アームの絶縁基板４のエミッタ電極同士、すなわち第１の負極端子Ｎ１と第２の負極端子Ｎ２を接続するボンディングワイヤ３３を設けることで、ボンディングワイヤ３３の配線インダクタンス３６（図１２参照）により、左右の下アームの絶縁基板４のエミッタ電極間を低インダクタンスで接続している。
　図１３を参照して、本発明の実施例４に係るモータ駆動システムについて説明する。
　図１３は、本実施例のモータ駆動システム３７の構成図である。
　図１３に示すように、本実施例のモータ駆動システム３７は、電力変換装置３９が出力する交流電力によってモータ３８を駆動する。
　電力変換装置３９は、各々が一組の上下アームを備える３台のパワー半導体モジュール１（２ｉｎ１モジュール）によって構成される三相インバータ主回路と、三相インバータ主回路の直流側に接続される直流電源２４と、パワー半導体モジュール１を駆動するゲート駆動回路２７と、ゲート駆動回路２７へＰＷＭ信号を出力する制御器４０を備えている。
　パワー半導体モジュール１としては、前述の実施例１から実施例３のいずれかのパワー半導体モジュールが適用される。なお、モータ３８は三相交流モータであり、モータ３８の各相がパワー半導体モジュール１の交流端子（例えば図１の「ＡＣ１」）に接続される。
　制御器４０は、電流センサ（４１，４２，４３）によって検出されるモータ３８の三相電流（Ｉｕ，Ｉｖ，Ｉｗ）と、速度検出器４４によって検出されるモータ３８の回転速度（ω）とに基づいて、各相について２個のＰＷＭ信号（Ｓ１ｉ～Ｓ２ｉ：ｉ＝ｕ，ｖ，ｗ）を演算して、各相のゲート駆動回路２７に出力する。パワー半導体モジュール１が、ＰＷＭ信号に応じてゲート駆動回路２７によってスイッチングされることにより、直流電源２４からの直流電力が三相交流電力に変換される。この三相交流電力によってモータ３８が駆動される。
　パワー半導体モジュール１として、前述の実施例１から実施例３のいずれかのパワー半導体モジュールが適用されることにより、パワー半導体モジュール１の高電力密度化とターンオフスイッチング時のサージ電圧抑制による低損失化を両立し、電力変換装置３９を小形化、低損失化することができる。
　なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
　１…パワー半導体モジュール、２…金属ベース、３…上アームの絶縁基板、４…下アームの絶縁基板、５…上アームの絶縁子基板、６…下アームの絶縁子基板、７…はんだ、８…金属層、９…絶縁層、１０…配線パターン、１１…ボンディングワイヤ、１２…第１のバスバー、１３…第２のバスバー、１４…（第１の）スナバコンデンサ、１５…ネジ、１６…屈曲部、１７…垂直方向、１８…熱応力（の方向）、１９…水平方向、２０…正極端子Ｐ１に通流する電流の方向、２１…負極端子Ｎ１に通流する電流の方向、２２…ゲート電極、２３…正極端子Ｐ１と負極端子Ｎ１の仮想的な中心線、２４…直流電源、２５…配線インダクタンス、２６…直流平滑コンデンサ、２７…ゲート駆動回路、２８…負荷インダクタンス、２９…第１のバスバー１２の配線インダクタンス、３０…第２のバスバー１３の配線インダクタンス、３１…正極端子Ｐ２と負極端子Ｎ２の仮想的な中心線、３２…（第２の）スナバコンデンサ、３３…左右の下アームの絶縁基板のエミッタ電極間同士を接続するボンディングワイヤ、３４…第１の正極端子Ｐ１と第２の正極端子Ｐ２との間を接続するバスバー、３５…第１の負極端子Ｎ１と第２の負極端子Ｎ２との間を接続するバスバー、３６…左右の下アームの絶縁基板のエミッタ電極間同士を接続するボンディングワイヤの配線インダクタンス、３７…モータ駆動システム、３８…モータ、３９…電力変換装置、４０…制御器、４１，４２，４３…電流センサ、４４…速度検出器、４５…スナバ電流方向、４６…スナバ電流方向、４７…ゲル、ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２，ＳＷ３１，ＳＷ３２，ＳＷ４１，ＳＷ４２…スイッチング素子、Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２，Ｄ３１，Ｄ３２，Ｄ４１，Ｄ４２…ダイオード、Ｐ１…（第１の）正極端子、Ｐ２…（第２の）正極端子、Ｎ１…（第１の）負極端子、Ｎ２…（第２の）負極端子、ＡＣ１…（第１の）交流端子、ＡＣ２…（第２の）交流端子、Ｇ１ＡＵＸ…上アームのゲート補助端子、Ｇ２ＡＵＸ…下アームのゲート補助端子、Ｅ１ＡＵＸ…上アームのエミッタ補助端子、Ｅ２ＡＵＸ…下アームのエミッタ補助端子、Ｖｃｃ… 直流電源電圧、Ｉｃ１…ＳＷ２１に流れる電流、Ｉｃ２…ＳＷ２２に流れる電流、ＶｃｅＬ…下アームのコレクタ－エミッタ間電圧、ＶｇｅＬ…下アームのゲート－エミッタ間電圧、Ｉｓｎｕ１…第１のスナバコンデンサ１４に流れる電流、Ｉｓｎｕ２…第２のスナバコンデンサ３２に流れる電流

Claims (13)

  1. 　正極端子と、
    　平面視した際に少なくとも一部が前記正極端子に重なって配置された負極端子と、
    　前記正極端子から分岐された第１の配線と、
    　前記負極端子から分岐された第２の配線と、
    　平面視した際の前記正極端子と前記負極端子とが重なる位置の外側に配置され、前記第１の配線と前記第２の配線とを介して接続されたスナバコンデンサと、
    　を有することを特徴とするパワー半導体モジュール。
  2. 　請求項１に記載のパワー半導体モジュールにおいて、
    　前記第１の配線と前記第２の配線は、バスバーまたは絶縁基板上に設けられた配線パターンであることを特徴とするパワー半導体モジュール。
  3. 　請求項１に記載のパワー半導体モジュールにおいて、
    　前記正極端子と前記第１の配線、および前記負極端子と前記第２の配線は、それぞれネジで接続されていることを特徴とするパワー半導体モジュール。
  4. 　請求項１に記載のパワー半導体モジュールにおいて、
    　前記スナバコンデンサと前記第１の配線との接続部、および前記スナバコンデンサと前記第２の配線との接続部は、前記スナバコンデンサの同じ主面上に配置されていることを特徴とするパワー半導体モジュール。
  5. 　請求項１に記載のパワー半導体モジュールにおいて、
    　前記第１の配線と前記第２の配線の少なくとも何れか一方に屈曲部を有することを特徴とするパワー半導体モジュール。
  6. 　請求項１に記載のパワー半導体モジュールにおいて、
    　前記正極端子と前記第１の配線に流れる電流の向きが互いに逆方向であり、
    　前記負極端子と前記第２の配線に流れる電流の向きが互いに逆方向であることを特徴とするパワー半導体モジュール。
  7. 　請求項６に記載のパワー半導体モジュールにおいて、
    　前記第１の配線は、前記正極端子と略平行な部分を有し、
    　前記第２の配線は、前記負極端子と略平行な部分を有することを特徴とするパワー半導体モジュール。
  8. 　請求項１に記載のパワー半導体モジュールにおいて、
    　前記スナバコンデンサを複数有し、
    　前記複数のスナバコンデンサは、前記正極端子もしくは前記負極端子の仮想的な中心線を境に対称配置されていることを特徴とするパワー半導体モジュール。
  9. 　請求項１に記載のパワー半導体モジュールにおいて、
    　前記正極端子は、第１の正極端子と第２の正極端子とを有し、
    　前記負極端子は、第１の負極端子と第２の負極端子とを有し、
    　平面視した際に、前記第１の正極端子と前記第１の負極端子との少なくとも一部が重なって配置され、
    　前記第２の正極端子と前記第２の負極端子との少なくとも一部が重なって配置されていることを特徴とするパワー半導体モジュール。
  10. 　請求項９に記載のパワー半導体モジュールにおいて、
    　前記スナバコンデンサは、前記第１の正極端子と前記第２の負極端子との間に電気的に接続された第１のスナバコンデンサと、前記第２の正極端子と前記第１の負極端子との間に電気的に接続された第２のスナバコンデンサと、を有することを特徴とするパワー半導体モジュール。
  11. 　請求項１０に記載のパワー半導体モジュールにおいて、
    　前記第１の正極端子から前記第１のスナバコンデンサを経由して前記第２の負極端子に至る電流経路と、前記第２の正極端子から前記第２のスナバコンデンサを経由して前記第１の負極端子に至る電流経路とが、略平行な部分を有することを特徴とするパワー半導体モジュール。
  12. 　請求項９に記載のパワー半導体モジュールにおいて、
    　前記パワー半導体モジュール内部で前記第１の負極端子と前記第２の負極端子間を接続する配線を有することを特徴とするパワー半導体モジュール。
  13. 　請求項１から請求項１２の何れか１項に記載のパワー半導体モジュールを用いたモータ駆動システム。
PCT/JP2023/013093 2022-07-25 2023-03-30 パワー半導体モジュールおよびそれを用いたモータ駆動システム Ceased WO2024024169A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202380053623.2A CN119563238A (zh) 2022-07-25 2023-03-30 功率半导体模块以及使用其的马达驱动系统
DE112023002544.4T DE112023002544T5 (de) 2022-07-25 2023-03-30 Leistungshalbleitermodul und Motorantriebssystem, das dieses verwendet

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-117792 2022-07-25
JP2022117792A JP2024015613A (ja) 2022-07-25 2022-07-25 パワー半導体モジュールおよびそれを用いたモータ駆動システム

Publications (1)

Publication Number Publication Date
WO2024024169A1 true WO2024024169A1 (ja) 2024-02-01

Family

ID=89705894

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/013093 Ceased WO2024024169A1 (ja) 2022-07-25 2023-03-30 パワー半導体モジュールおよびそれを用いたモータ駆動システム

Country Status (4)

Country Link
JP (1) JP2024015613A (ja)
CN (1) CN119563238A (ja)
DE (1) DE112023002544T5 (ja)
WO (1) WO2024024169A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120149290A (zh) * 2025-02-25 2025-06-13 杭州士兰微电子股份有限公司 功率模块、功率模组及其封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015037203A1 (ja) * 2013-09-10 2015-03-19 株式会社デンソー 電力変換装置
WO2016084241A1 (ja) * 2014-11-28 2016-06-02 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP2020099124A (ja) * 2018-12-18 2020-06-25 日立ジョンソンコントロールズ空調株式会社 電力変換装置、及び、これを備える冷凍サイクル装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7290420B2 (ja) 2019-01-22 2023-06-13 株式会社日立製作所 パワー半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015037203A1 (ja) * 2013-09-10 2015-03-19 株式会社デンソー 電力変換装置
WO2016084241A1 (ja) * 2014-11-28 2016-06-02 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP2020099124A (ja) * 2018-12-18 2020-06-25 日立ジョンソンコントロールズ空調株式会社 電力変換装置、及び、これを備える冷凍サイクル装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120149290A (zh) * 2025-02-25 2025-06-13 杭州士兰微电子股份有限公司 功率模块、功率模组及其封装方法

Also Published As

Publication number Publication date
DE112023002544T5 (de) 2025-03-20
CN119563238A (zh) 2025-03-04
JP2024015613A (ja) 2024-02-06

Similar Documents

Publication Publication Date Title
JP6047423B2 (ja) 半導体モジュール
JP3501685B2 (ja) 電力変換装置
JP6425380B2 (ja) パワー回路およびパワーモジュール
JP6288301B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
JP5915350B2 (ja) パワー半導体モジュール
JP4277169B2 (ja) 電力用半導体モジュール
CN107851637B (zh) 功率半导体模块
JP6196853B2 (ja) ３レベルコンバータハーフブリッジ
JP2004080993A (ja) パワー半導体モジュールのための低インダクタンスの回路装置
JP6962945B2 (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
KR20140126668A (ko) 3 레벨 전력 변환기 하프 브리지
WO2023065602A1 (zh) 功率模块及电机控制器
US10804186B2 (en) Semiconductor module and power converter
US10541208B2 (en) Semiconductor module for a power conversion circuit for reliably reducing a voltage surge
CN117276226B (zh) 功率模块、封装结构及电子设备
US20230282561A1 (en) Power semiconductor module and power conversion device
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP3896940B2 (ja) 半導体装置
WO2024024169A1 (ja) パワー半導体モジュールおよびそれを用いたモータ駆動システム
WO2020157963A1 (ja) 半導体装置および電力変換装置
CN117174680B (zh) 功率模块、封装结构及电子设备
JP2007181351A (ja) 電力変換装置のインバータモジュール
CN110506384B (zh) 低电感半桥功率模块
JP4246040B2 (ja) 半導体装置の実装体
US20260039217A1 (en) Power semiconductor module and motor drive system using same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23845909

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380053623.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18997545

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112023002544

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 202380053623.2

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 112023002544

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23845909

Country of ref document: EP

Kind code of ref document: A1