[go: up one dir, main page]

WO2024052013A1 - Dispositif électronique intégré et procédé de fabrication correspondant - Google Patents

Dispositif électronique intégré et procédé de fabrication correspondant Download PDF

Info

Publication number
WO2024052013A1
WO2024052013A1 PCT/EP2023/071474 EP2023071474W WO2024052013A1 WO 2024052013 A1 WO2024052013 A1 WO 2024052013A1 EP 2023071474 W EP2023071474 W EP 2023071474W WO 2024052013 A1 WO2024052013 A1 WO 2024052013A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electronic device
interconnection
blocking structure
track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2023/071474
Other languages
English (en)
Inventor
Raphael Aubry
Mourad AZZAZ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valeo Comfort and Driving Assistance SAS
Original Assignee
Valeo Comfort and Driving Assistance SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valeo Comfort and Driving Assistance SAS filed Critical Valeo Comfort and Driving Assistance SAS
Priority to CN202380064734.3A priority Critical patent/CN119856283A/zh
Priority to EP23749107.1A priority patent/EP4584821A1/fr
Publication of WO2024052013A1 publication Critical patent/WO2024052013A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H10W44/20—
    • H10W20/40—
    • H10W42/00—
    • H10W44/216—
    • H10W44/226—
    • H10W44/251—

Definitions

  • the present invention relates to the technical field of integrated circuits and in particular integrated circuits comprising one or more components connected to interconnection tracks.
  • the invention finds an advantageous application in the field of integrated circuits which are made in group III-V semiconductor materials.
  • the invention concerns in particular an integrated electronic device as well as a method of manufacturing such a device.
  • MMIC Metal Organic Microwave Integrated Circuit
  • interconnection tracks which extend parallel to the substrate from the components to a side face of the integrated circuit (or edge), at the level of the lines of cutting of the component (“dicing street”, according to the Anglo-Saxon term used by those skilled in the art). At this location, the interconnection tracks are therefore exposed to the external environment of the component and likely to undergo oxidation due to humidity.
  • oxidation which originates at the cutting line of the component can migrate along the interconnection track, possibly to the component.
  • This migration of oxidation is particularly favored by the electric field generated by the signal which circulates on the track, and has been particularly observed on the interconnection tracks of transistor drains of the last amplification stages of MMIC components.
  • This oxidation leads to delamination of the interconnection track and, if it reaches the component, a modification of the semiconductor surface under the passivation layer at the interface with the interconnection track, thus generating electronic traps which are the cause of a drop in current density in the component.
  • the performance of the component is greatly affected.
  • an integrated electronic device comprising at least one component produced on a supporting structure comprising a semiconductor substrate, and an interconnection track which extends over the supporting structure from the component to 'to a side face of the device, the interconnection track comprising a layer of oxidizable material supporting a continuous layer of conductive material, in which the layer of oxidizable material is discontinuous.
  • An interconnection track in which the oxidizable part has a discontinuity advantageously makes it possible to stop oxidation that appears at the side face and which would propagate towards the component.
  • the device comprises a blocking structure which is interposed between the supporting structure and a portion of the interconnection track, which extends transversely (to the interconnection track) from one edge to the other of the interconnection track and which has an upper face opposite the supporting structure, the layer of oxidizable material comprising a first portion which extends on the upper face and at least a second portion which extends upstream or downstream downstream of the blocking structure along the interconnection track, the second portion not having material continuity with the first portion.
  • the second portion extends partly between the supporting structure and the first portion; in other words, the first portion extends above the second portion.
  • the blocking structure has a lower face in contact with the supporting structure, the lower face having a dimension along the interconnection track (that is to say taken in a plane orthogonal to the substrate and parallel to the direction of extension of the interconnection track) less than or equal to the dimension of the upper face along the interconnection track.
  • the blocking structure has a trapezoidal section with a plane which is parallel to the direction of extension of the interconnection track and orthogonal to the substrate.
  • the blocking structure comprises (or is even made of) a dielectric material or a polymer.
  • the blocking structure has a thickness less than that of the layer of conductive material.
  • the method of producing the layer of conductive material includes the production of a sub-layer of conductive material (or bonding layer), then the blocking structure has a thickness less than that of the sub-layer. of conductive material.
  • the blocking structure is produced at a distance greater than 200 micrometers from any component located along the interconnection track.
  • the component is made with group III-V materials.
  • the integrated circuit may include an active layer, comprising the component, and produced by epitaxy of group III-V materials.
  • the component may be an active component, for example a transistor with high electron mobility.
  • a method of manufacturing an integrated electronic device comprising at least one component on a supporting structure which comprises a semiconductor substrate
  • the method comprising - a step of producing, on the supporting structure, a blocking structure which has an upper face opposite the supporting structure, - a step of producing an interconnection track which extends from the component to a side face of the device, comprising: - a sub-step of producing a layer of oxidizable material comprising a first portion which extends on the upper face, and at least a second portion which extends upstream or downstream of the blocking structure along the interconnection track, so that the first portion does not have material continuity with the second portion, - a sub-step of producing a layer of continuous conductive material on the layer of oxidizable material, so as to form an interconnection track comprising the layer of oxidizable material and the layer of conductive material.
  • FIG. 1 is a top view of a device according to one embodiment of the invention.
  • integrated circuits can be oriented in different ways, in particular depending on the way in which they are integrated into electronic devices, the latter not always having a determined orientation (or reference orientation).
  • reference orientation that which is conventionally used in reference works and in most patent documents, that is to say that the carrier substrate will be considered be at the bottom and the face of the substrate from which the different layers and components of the integrated circuit are made, conventionally called "front face”, will be considered to be the upper face of the substrate.
  • relative terms such as “above,” “below,” “on,” “under,” “lateral,” “lower,” and “superior” should be interpreted in accordance with this reference orientation. This orientation coincides with the orientation of Figures 2 to 7 of the present application.
  • an integrated electronic device here a monolithic microwave frequency integrated circuit (MMIC), which in this example is a high power amplifier.
  • MMIC monolithic microwave frequency integrated circuit
  • the integrated electronic device 1 is for example made with semiconductor materials from group III-V.
  • the integrated circuit 1 comprises a carrier structure 2 on which components and interconnection tracks are made, and a protective layer, here made of dielectric material, made on the carrier structure 2 so as to encompass the components and the interconnection tracks .
  • a protective layer here made of dielectric material, made on the carrier structure 2 so as to encompass the components and the interconnection tracks .
  • the integrated circuit 1 is shown here without its protective layer.
  • the carrier structure 2 here comprises a carrier substrate, for example made of silicon carbide SiC, sapphire, silicon Si or gallium nitride GaN, on which there is a heterojunction formed by a first layer of a material with a high bandgap, for example gallium nitride GaN, and a second layer of a higher bandgap material, for example aluminum-gallium nitride AlGaN.
  • a nucleation layer, or buffer layer, comprising for example gallium nitride, is present between the carrier substrate and the first layer and ensures mesh adaptation for the growth of the heterojunction on the carrier substrate. For simplification purposes, these layers will not be shown in the figures.
  • transistors On the supporting structure 2, components are made, here transistors, and in particular here high electron mobility transistors (HEMT, for “High Electron Mobility Transistors”, according to the usual Anglo-Saxon acronym). These transistors here belong to two stages 3, 4 of radio frequency power amplification.
  • HEMT high electron mobility transistors
  • the device 1 further comprises interconnection tracks which extend from the side faces of the device 1 and which are electrically connected to the electrodes of the transistors of the two stages 3 and 4.
  • the side faces of the device 1 are understood as the faces which are orthogonal to the front face of the substrate and correspond to the cutting lines of the device 1 prior to its individualization.
  • a first interconnection track 6 extends from a first side face 7 of the device 1 towards the components so as to contact the gate lines of the transistors of the two stages 3 and 4.
  • the first interconnection track 6 forms , at the level of the first side face 7, an input electrode for the device 1.
  • a second interconnection track 8 extends from a second lateral face 9 of the device 1 towards the components so as to contact the drains of the transistors of the two stages 3 and 4.
  • the second interconnection track 6 forms, at the level of the second side face 9, an output electrode for the device 1.
  • a third interconnection track connects the sources of the transistors of the two stages to ground and connects for example the different sources by an air-bridge architecture (“Air-bridge”, according to the usual Anglo-Saxon term) or by an architecture in bridge over Benzocylcobutene, or BCB bridge (“BCB-bridge”, according to the usual Anglo-Saxon term).
  • Air-bridge according to the usual Anglo-Saxon term
  • BCB-bridge architecture in bridge over Benzocylcobutene
  • the device 1 is here of the micro-strip type (“microstrip”, according to the usual Anglo-Saxon term) and the ground plane is made at the level of the rear face of the substrate (or lower face, opposite to the front face).
  • the bridges are connected to the ground plane by through-hole vias.
  • the interconnection tracks 6 and 8, respectively at the level of the side faces 7 and 9, are here exposed to the environment external to the device 1, in particular to humidity, and are therefore likely to oxidize. This risk is particularly important for the second interconnection track 8 which here forms the output terminal of the high-power amplifier.
  • the current density which circulates there is particularly high and the electromagnetic field generated favors the migration of the oxidation along the second interconnection track 8 towards the second stage 4 of transistors.
  • the device 1 comprises, near the second side face 9, a blocking structure 11 which makes it possible to prevent the migration of oxidation along the second interconnection track 8.
  • the blocking structure 11 is located at a distance from the passive components 5 greater than 200 micrometers.
  • the blocking structure 11 is interposed between the supporting structure 2 and the second interconnection track 8.
  • it extends transversely to the second interconnection track 8, from one edge to the other of the second track interconnection track 8 and in particular here beyond the edges of the second interconnection track 8.
  • This blocking structure 11 is better visible on the which is a sectional view of the electronic device 1 along the section line II of the .
  • the blocking structure 11 has a first face 14, or lower face, which is in contact with the supporting structure 2, and a second face 15, or upper face, which is opposite the first face and the supporting structure 2.
  • dimension of the first face 14 along the interconnection track (that is to say taken parallel to the upper face of the supporting structure and in a plane parallel to the direction of extension of the interconnection track, here a plane parallel to the cutting plane I-I) is less than or equal to the dimension of the second face 15 along the interconnection track (that is to say taken in this same plane).
  • the section of the supporting structure 2 (here again, in a plane parallel to the cutting plane I-I) is called "cap" (according to the usual name).
  • the section of the supporting structure 2 in a plane parallel to the cutting plane I-I) is of trapezoidal shape.
  • a first base of the trapezoid formed by this section belongs to the first face 14 and a second base of the trapezoid belongs to the second face 15.
  • the length of the first base is less than the length of the second base and in this example, the trapezoid is an isosceles trapezoid.
  • the blocking structure 11 is made here from a dielectric material.
  • the second interconnection track 8 comprises at least two layers, including a layer of oxidizable material 12 and a layer of conductive material 13.
  • the layer of oxidizable material 12 is here a support layer, or bonding layer, which supports the layer of conductive material 13 and which allows better adhesion of the layer of conductive material 13 on the supporting structure 2.
  • the layer of oxidizable material 12 is a layer of a titanium-based alloy, here an alloy of titanium and tungsten, and is produced directly on the supporting structure 2.
  • the layer of conductive material 13 is here a layer of 'gold.
  • the thickness of the blocking structure 11 (distance between the first face 14 and the second face 15) is here greater than the thickness of the layer of oxidizable material 12 and much less than the thickness of the layer of conductive material 13
  • the blocking structure 11 has for example a thickness of between 60 nanometers and 80 nanometers
  • the thickness of the layer of oxidizable material 12 has for example a thickness of between 20 and 30 nanometers
  • the layer of conductive material 13 has for example a thickness equal to or greater than 1 micrometer (or even equal to or greater than 5 micrometers).
  • the layer of oxidizable material 12 is discontinuous; the layer of oxidizable material 12 here has three portions.
  • a first portion 16 is located on the second face 15 of the blocking structure, a second portion 17 and a third portion 18 are located on the supporting structure 2, respectively upstream and downstream along the interconnection track (relatively in the direction of signal propagation).
  • the second face 15 has a dimension along the interconnection track (that is to say here in a plane parallel to the cutting plane I-I) greater than the dimension of the first face 14 along the interconnection track.
  • the first portion 16 extends partly above the second portion 17 and partly above the third portion 18.
  • the first portion 16 extends at a distance from the supporting structure 2 and a part of the second portion 17 as well as a part of the second portion 18 are interposed (without direct contact) between the first portion 16 and the substrate. More precisely, end parts of the second and third portions 17, 18 extend between the supporting structure 2 and end parts of the first portion 16.
  • the first portion 16 is not continuous with the second and third portions 17 and 18 (which themselves are not mutually continuous because separated by the blocking structure 11).
  • the continuity of the layer of conductive material 13 is not affected by the presence of the blocking structure 11 since the thickness of the layer of conductive material 13 is greater than the thickness of the blocking structure 11 .
  • the blocking structure 11 therefore advantageously makes it possible to break the continuity of the layer of oxidizable material 12 without breaking that of the layer of conductive material 13.
  • the electrical connection is therefore ensured all the way to the components.
  • the blocking structure 11 does not affect the mechanical integrity of the second interconnection track since the layer of conductive material 13 is well supported by the track of oxidizable material 12 over its entire length.
  • Figures 3 to 6 illustrate different stages of a process for manufacturing an integrated device according to the invention, for example the device illustrated in Figures 1 and 2.
  • the blocking structure 11 is produced on the supporting structure 2, for example by depositing a layer of dielectric material on the supporting structure 11, in particular resin, then the blocking structure 11 is delimited in the layer of resin by photolithogravure and dipping.
  • the technique for producing the so-called “cap” section, in particular trapezoidal, of the blocking structure 11 will not be described in more detail here since it is classic and known in itself. It is particularly used in metal deposition processes by removal of layers (or “lift-off” processes, according to the usual Anglo-Saxon term).
  • a second step of the process involves the production of interconnection tracks.
  • a first sub-step ( ) for producing the interconnection tracks involves the deposition of a layer of oxidizable material 12' by spraying on the supporting structure 2 and on the blocking structure 11.
  • a second sub-step ( ) comprises part of the production of the layer of conductive material 13, and comprises the deposition of a first sub-layer of conductive material 13', here gold, by sputtering onto the layer of oxidizable material.
  • a third sub-step ( ) comprises another part of the production of the layer of conductive material 13 and comprises an electrolytic growth of a second sub-layer 13'' of the conductive material, here gold, on the layer of oxidizable material 12'.
  • Producing the first sub-layer 13' by spraying allows homogeneous growth of the second sub-layer 13'' and thus improves the adhesion of the conductive material on the layer 12' of oxidizable material.
  • the first sub-layer 13' has a thickness of 100 nanometers and the second sub-layer 13'' has a thickness of 6 micrometers.
  • the conductive tracks of device 1, in particular tracks 6 and 7, are delimited (or defined) in these three layers by photolithoengraving and dipping.
  • the second interconnection track 8 is thus produced by conventional methods, but advantageously includes a discontinuity in the layer of oxidizable material 12 induced by the presence of the blocking structure 11.
  • the invention is not limited to the embodiments described previously in connection with Figures 1 and 2.
  • a blocking structure of trapezoidal section has been described, other shapes are possible, for example a T shape, or inverted podium, as illustrated on the , in which the blocking structure 11 comprises a first portion 19 in the shape of a rectangular parallelepiped in contact with the substrate and a second portion in the shape of a rectangular parallelepiped 20 which is produced on the first parallelepiped portion 19 and which has a dimension along the interconnection track greater than the dimension of the first parallelepiped portion 19 along the interconnection track.
  • Such a profile is for example obtained from a bilayer of resin, each of the sub-layers of which has a different revelation speed (in this case, a higher revelation speed for the layer in contact with the supporting structure 2) .
  • the invention is compatible with any blocking structure having a profile (that is to say a section in a plane parallel to the cutting plane II of the ) in cap.
  • the invention finds a particularly advantageous application in the field of integrated circuits comprising group III-V semiconductors and in the field of monolithic integrated circuits at microwave frequency.
  • the invention is, however, not limited to its applications and is compatible with any integrated circuit comprising an interconnection track comprising two layers, one of which is likely to oxidize.
  • a blocking structure 11 produced at a distance from the second lateral face 9 (cutting line) of the integrated device 1 has been described here.
  • the invention also covers embodiments in which the blocking structure 11 is flush with the level of the second lateral face 9.
  • the first portion 16 of the layer of oxidizable material extends to the second lateral face 9, and the layer of oxidizable material 12 does not include a third portion, but only a second portion which is 'extends upstream of the blocking structure, that is to say between the components and the blocking structure 11.
  • the invention is not limited to embodiments which comprise only one blocking structure, and covers embodiments comprising several blocking structures, for example as many blocking structures as interconnection tracks likely to oxidize.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Il est proposé un dispositif électronique intégré (1) comportant au moins un composant réalisé sur une structure porteuse (2) comportant un substrat semi-conducteur, une piste d'interconnexion (8) qui s'étend sur la structure porteuse depuis le composant jusqu'à une face latérale (9) du dispositif, la piste d'interconnexion comportant une couche de matériau oxydable (12) supportant une couche continue de matériau conducteur (13), dans lequel la couche de matériau oxydable est discontinue. Il est également proposé un procédé de fabrication d'un tel dispositif.

Description

Dispositif électronique intégré et procédé de fabrication correspondant
La présente invention concerne le domaine technique des circuits intégrés et notamment les circuits intégrés comportant un ou plusieurs composants connectés à des pistes d’interconnexion. L’invention trouve une application avantageuse dans le domaine des circuits intégrés qui sont réalisés dans des matériaux semi-conducteurs du groupe III-V.
L’invention concernent en particulier un dispositif électronique intégré ainsi qu’un procédé de fabrication d’un tel dispositif.
 Arrière-plan technologique
Dans le domaine des circuits intégrés, par exemple mais non limitativement les circuits intégrés opérant à des fréquences micro-ondes, ou MMIC (« Monolithic Microwave Integrated Circuit, selon l’acronyme anglo-saxon usuel), il est connu de protéger les composants réalisés sur le substrat en les englobant dans un matériau polymère.
Les signaux d’entrée et de sortie émis ou reçus par ces composants transitent via des pistes d’interconnexion qui s’étendent parallèlement au substrat depuis les composants jusqu’à une face latérale du circuit intégré (ou bord), au niveau des lignes de découpe du composant (« dicing street », selon le terme anglo-saxon employé par l’homme du métier). A cet endroit, les pistes d’interconnexion sont donc exposées à l’environnement extérieur du composant et susceptible de subir une oxydation due à l’humidité.
En particulier, il a été observé qu’une oxydation qui naît au niveau de la ligne de découpe du composant peut migrer le long de la piste d’interconnexion, éventuellement jusqu’au composant. Cette migration de l’oxydation est notamment favorisée par le champ électrique généré par le signal qui circule sur la piste, et a été particulièrement observée sur les pistes d’interconnexion de drains de transistors de derniers étages d’amplification de composants MMIC.
Cette oxydation entraîne une délamination de la piste d’interconnexion et, si elle atteint le composant, une modification de la surface semi-conductrice sous la couche de passivation au niveau de l’interface avec la piste d’interconnexion, générant ainsi des pièges électroniques qui sont la cause d’une chute de la densité de courant dans le composant. Les performances du composant en sont fortement affectées.
Afin de remédier à l’inconvénient susmentionné, il est proposé un moyen d’empêcher la propagation de l’oxydation le long de la piste d’interconnexion jusqu’à la zone active du composant.
Selon un aspect de l’invention, il est proposé un dispositif électronique intégré comportant au moins un composant réalisé sur une structure porteuse comportant un substrat semi-conducteur, et une piste d’interconnexion qui s’étend sur la structure porteuse depuis le composant jusqu’à une face latérale du dispositif, la piste d’interconnexion comportant une couche de matériau oxydable supportant une couche continue de matériau conducteur, dans lequel la couche de matériau oxydable est discontinue.
Une piste d’interconnexion dans laquelle la partie oxydable présente une discontinuité permet avantageusement de stopper une oxydation apparue au niveau de la face latérale et qui se propagerait vers le composant.
Selon un mode de réalisation, le dispositif comporte une structure de blocage qui est interposée entre la structure porteuse et une portion de la piste d’interconnexion, qui s’étend transversalement (à la piste d’interconnexion) d’un bord à l’autre de la piste d’interconnexion et qui présente une face supérieure opposée à la structure porteuse, la couche de matériau oxydable comportant une première portion qui s’étend sur la face supérieure et au moins une deuxième portion qui s’étend en amont ou en aval de la structure de blocage le long de la piste d’interconnexion, la deuxième portion ne présentant pas de continuité de matière avec la première portion.
La présence d’une structure de blocage interposée entre la structure porteuse et la piste d’interconnexion est un moyen simple de réaliser la discontinuité dans la couche oxydable de la piste d’interconnexion. En outre, cette solution est compatible avec les procédés de fabrication classiques de la piste d’interconnexion.
Selon un mode de réalisation, la deuxième portion s’étend en partie entre la structure porteuse et la première portion ; en d’autres termes, la première portion s’étend au-dessus de la deuxième portion.
Selon un mode de réalisation, la structure de blocage présente une face inférieure en contact avec la structure porteuse, la face inférieure présentant une dimension le long de la piste d’interconnexion (c’est-à-dire prise dans un plan orthogonal au substrat et parallèle à la direction d’extension de la piste d’interconnexion) inférieure ou égale à la dimension de la face supérieure le long de la piste d’interconnexion.
Selon un mode de réalisation la structure de blocage présente une section trapézoïdale avec un plan qui est parallèle à la direction d’extension de la piste d’interconnexion et orthogonal au substrat.
Selon un mode de réalisation, la structure de blocage comporte (voire est réalisée dans) un matériau diélectrique ou dans un polymère.
Selon un mode de réalisation, la structure de blocage présente une épaisseur inférieure à celle de la couche de matériau conducteur. De préférence, si le procédé de réalisation de la couche de matériau conducteur comporte la réalisation d’une sous-couche de matériau conducteur (ou couche d’accroche), alors la structure de blocage présente une épaisseur inférieure à celle de la sous-couche de matériau conducteur.
Selon un mode de réalisation, la structure de blocage est réalisée à une distance supérieure à 200 micromètres de tout composant situé le long de la piste d’interconnexion.
Le composant est réalisé avec des matériaux du groupe III-V. Par exemple, le circuit intégré peut comporter une couche active, comprenant le composant, et réalisée par épitaxie de matériaux du groupe III-V.
Le composant peut être un composant actif, par exemple un transistor à haute mobilité d’électrons.
Selon un autre aspect, il est proposé un procédé de fabrication d’un dispositif électronique intégré comportant au moins un composant sur une structure porteuse qui comporte un substrat semi-conducteur, le procédé comportant
- une étape de réalisation, sur la structure porteuse, d’une structure de blocage qui présente une face supérieure opposée à la structure porteuse,
- une étape de réalisation d’une piste d’interconnexion qui s’étend depuis le composant jusqu’à une face latérale du dispositif, comportant :
- une sous-étape de réalisation d’une couche de matériau oxydable comportant une première portion qui s’étend sur la face supérieure, et au moins une deuxième portion qui s’étend en amont ou en aval de la structure de blocage le long de la piste d’interconnexion, de façon que la première portion ne présente pas de continuité de matière avec la deuxième portion,
- une sous-étape de réalisation d’une couche de matériau conducteur continue sur la couche de de matériau oxydable, de façon à former une piste d’interconnexion comportant la couche de matériau oxydable et la couche de matériau conducteur.
Bien entendu, les différentes caractéristiques, variantes et formes de réalisation de l'invention peuvent être associées les unes avec les autres selon diverses combinaisons dans la mesure où elles ne sont pas incompatibles ou exclusives les unes des autres.
 Brève description des figures
De plus, diverses autres caractéristiques de l'invention ressortent de la description annexée effectuée en référence aux dessins qui illustrent des formes, non limitatives, de réalisation de l'invention et où :
est une vue de dessus d’un dispositif selon un mode de réalisation de l’invention,
est une vue en coupe du dispositif de la ,
 illustre une première étape d’un procédé de fabrication d’un dispositif selon l’invention,
est une deuxième étape d’un procédé de fabrication d’un dispositif selon l’invention,
est une troisième étape d’un procédé de fabrication d’un dispositif selon l’invention,
est une quatrième étape d’un procédé de fabrication d’un dispositif selon l’invention,
illustre une variante de réalisation du dispositif selon l’invention.
Il est à noter que sur ces figures les éléments structurels et/ou fonctionnels communs aux différentes variantes peuvent présenter les mêmes références.
 Description détaillée
Il va de soi que les circuits intégrés peuvent être orientés de différentes manières, notamment selon la manière dont ils sont intégrés dans les dispositifs électroniques, ces derniers n’ayant par ailleurs pas toujours d’orientation déterminée (ou orientation de référence). Néanmoins, à des fins de simplification de l’exposé, il sera utilisé comme orientation de référence celle qui est classiquement utilisée dans les ouvrages de référence et dans la plupart des documents brevets, c’est-à-dire que le substrat porteur sera considéré être en bas et la face du substrat à partir de laquelle sont réalisée les différentes couches et composants du circuit intégré, classiquement appelée « face avant », sera considérée être la face supérieure du substrat. Ainsi, les termes relatifs tels que « au-dessus », « en dessous », « sur », « sous », « latéral », « inférieur » et « supérieur » doivent être interprété conformément à cette orientation de référence. Cette orientation coïncide avec l’orientation des figures 2 à 7 de la présente demande.
La est une vue schématique de dessus d’un dispositif électronique intégré 1, ici un circuit intégré monolithique à fréquence micro-onde (MMIC), qui dans cet exemple est un amplificateur haute puissance. Le dispositif électronique intégré 1 est par exemple réalisée avec des matériaux semi-conducteurs du groupe III-V.
Le circuit intégré 1 comporte une structure porteuse 2 sur laquelle sont réalisés des composants et des pistes d’interconnexion, et une couche protectrice, ici en matériau diélectrique, réalisée sur la structure porteuse 2 de façon à englober les composants et les pistes d’interconnexion. Afin d’améliorer l’intelligibilité des figures, le circuit intégré 1 est ici représenté sans sa couche protectrice.
La structure porteuse 2 comprend ici un substrat porteur, par exemple en carbure de silicium SiC, en saphir, en Silicium Si ou nitrure de Gallium GaN, sur lequel se trouve une hétérojonction formée par une première couche d'un matériau à bande interdite élevée, par exemple en nitrure de gallium GaN, et une deuxième couche d'un matériau à bande interdite plus élevée, par exemple en de nitrure d’aluminium-gallium AlGaN. Une couche de nucléation, ou couche tampon, comprenant par exemple du nitrure de gallium, est présente entre le substrat porteur et la première couche et permet d’assurer l’adaptation de maille pour la croissance de l’hétérojonction sur le substrat porteur. A des fins de simplification, ces couches ne seront pas représentées sur les figures.
Sur la structure porteuse 2 sont réalisés des composants, ici des transistors, et en particulier ici des transistors à haute mobilité d’électrons (HEMT, pour « High Electron Mobility Transistors », selon l’acronyme anglo-saxon usuel). Ces transistors appartiennent ici à deux étages 3, 4 d’amplification de puissance radiofréquence .
Le dispositif 1 comporte en outre des pistes d’interconnexion qui s’étendent depuis des faces latérales du dispositif 1 et qui sont électriquement connectées aux électrodes des transistors des deux étages 3 et 4. Au sens de l’invention, les faces latérales du dispositif 1 sont entendues comme les faces qui sont orthogonales à la face avant du substrat et correspondent aux lignes de coupe du dispositif 1 préalablement à son individualisation.
Ici, une première piste d’interconnexion 6 s’étend depuis une première face latérale 7 du dispositif 1 vers les composants de façon à aller contacter des lignes de grilles des transistors des deux étages 3 et 4. La première piste d’interconnexion 6 forme, au niveau de la première face latérale 7, une électrode d’entrée pour le dispositif 1.
Une deuxième piste d’interconnexion 8 s’étend depuis une deuxième face latérale 9 du dispositif 1 vers les composants de façon à aller contacter les drains des transistors des deux étages 3 et 4. La deuxième piste d’interconnexion 6 forme, au niveau de la deuxième face latérale 9, une électrode de sortie pour le dispositif 1.
Une troisième piste d’interconnexion connecte les sources des transistors des deux étages à la masse et relie par exemple les différentes sources par une architecture en pont aérien (« Air-bridge », selon le terme anglo-saxon usuel) ou par une architecture en pont sur Benzocylcobutène, ou pont BCB (« BCB-bridge », selon le terme anglo-saxon usuel). Par exemple, le dispositif 1 est ici de type à micro-ruban (« microstrip », selon le terme anglo-saxon usuel) et le plan de masse est réalisé au niveau de la face arrière du substrat (ou face inférieure, opposée à la face avant). Les ponts (aériens ou BCB) sont reliés au plan de masse par des vias traversants (« through-hole via », en langue anglaise).
Divers composants passifs 5 permettent notamment de réaliser des adaptations d’impédance sur les pistes d’interconnexion 6 et 8.
Les pistes d’interconnexion 6 et 8, respectivement au niveau des faces latérales 7 et 9, sont ici exposées à l’environnement extérieur au dispositif 1, notamment à l’humidité, et sont donc susceptibles de s’oxyder. Ce risque est particulièrement important pour la deuxième piste d’interconnexion 8 qui forme ici la borne de sortie de l’amplificateur haute puissante. La densité de courant qui y circule est particulièrement élevée et le champ électromagnétique généré favorise la migration de l’oxydation le long de la deuxième piste d’interconnexion 8 vers le deuxième étage 4 de transistors.
Le dispositif 1 comporte, à proximité de la deuxième face latérale 9, une structure de blocage 11 qui permet d’empêcher la migration de l’oxydation le long de la deuxième piste d’interconnexion 8. De préférence, la structure de blocage 11 est située à une distance des composant passifs 5 supérieure à 200 micromètres.
Ici, la structure de blocage 11 est interposée entre la structure porteuse 2 et la deuxième piste d’interconnexion 8. Elle s’étend ici transversalement à la deuxième piste d’interconnexion 8, d’un bord à l’autre de la deuxième piste d’interconnexion 8 et notamment ici au-delà des bords de la deuxième piste d’interconnexion 8.
Cette structure de blocage 11 est mieux visible sur la qui est une vue en coupe du dispositif électronique 1 selon la ligne de coupe I-I de la .
La structure de blocage 11 présente une première face 14, ou face inférieure, qui est en contact avec la structure porteuse 2, et une deuxième face 15, ou face supérieure, qui est opposée à la première face et à la structure porteuse 2. La dimension de la première face 14 le long de la piste d’interconnexion (c’est-à-dire prise parallèlement à la face supérieure de la structure porteuse et dans un plan parallèle à la direction d’extension de la piste d’interconnexion, ici un plan parallèle au plan de coupe I-I) est inférieure ou égale à la dimension de la deuxième face 15 le long de la piste d’interconnexion (c’est-à-dire prise dans ce même plan). La section de la structure porteuse 2 (ici encore, dans un plan parallèle au plan de coupe I-I) est dite « en casquette » (selon la dénomination usuelle).
En particulier ici, la section de la structure porteuse 2 dans un plan parallèle au plan de coupe I-I) est de forme trapézoïdale. Une première base du trapèze formée par cette section appartient à la première face 14 et une deuxième base du trapèze appartient à la deuxième face 15. La longueur de la première base est inférieure à la longueur de la deuxième base et dans cet exemple, le trapèze est un trapèze isocèle.
La structure de blocage 11 est réalisée ici dans un matériau diélectrique.
La deuxième piste d’interconnexion 8 comporte au moins deux couches, dont une couche de matériau oxydable 12 et une couche de matériau conducteur 13. La couche de matériau oxydable 12 est ici une couche de support, ou couche d’accroche, qui supporte la couche de matériau conducteur 13 et qui permet une meilleure adhérence de la couche de matériau conducteur 13 sur la structure porteuse 2.
Ici, la couche de matériau oxydable 12 est une couche d’un alliage à base de Titane, ici un alliage de Titane et de Tungstène, et est réalisée directement sur la structure porteuse 2. La couche de matériau conducteur 13 est ici une couche d’or.
L’épaisseur de la structure de blocage 11 (distance entre la première face 14 et la deuxième face 15) est ici supérieure à l’épaisseur de la couche de matériau oxydable 12 et très inférieure à l’épaisseur de la couche de matériau conducteur 13. La structure de blocage 11 présente par exemple une épaisseur comprise entre 60 nanomètres et 80 nanomètres, l’épaisseur de la couche de matériau oxydable 12 présente par exemple une épaisseur comprise entre 20 et 30 nanomètres et la couche de matériau conducteur 13 présente par exemple une épaisseur égale ou supérieure à 1 micromètre (voire égale ou supérieure à 5 micromètres).
La couche de matériau oxydable 12 est discontinue ; la couche de matériau oxydable 12 présente ici trois portions. Une première portion 16 est située sur la deuxième face 15 de la structure de blocage, une deuxième portion 17 et une troisième portion 18 sont situées sur la structure porteuse 2, respectivement en amont et en aval le long de la piste d’interconnexion (relativement au sens de propagation du signal).
Comme indiqué précédemment, la deuxième face 15 présente une dimension le long de la piste d’interconnexion (c’est-à-dire ici dans un plan parallèle au plan de coupe I-I) supérieure à la dimension de la première face 14 le long de la piste d’interconnexion. Ainsi, la première portion 16 s’étend en partie au-dessus de la deuxième portion 17 et en partie au-dessus de la troisième portion 18. En d’autres termes, la première portion 16 s’étend à distance de la structure porteuse 2 et une partie de la deuxième portion 17 ainsi qu’une partie de la deuxième portion 18 sont interposées (sans contact direct) entre la première portion 16 et le substrat. Plus précisément, des parties d’extrémité des deuxième et troisième portions 17, 18 s’étendent entre la structure porteuse 2 et des parties d’extrémité de la première portion 16.
Compte tenu de la différence d’épaisseur entre la structure porteuse 11 et la couche de matériau oxydable 12, la première portion 16 n’est pas continue avec les deuxième et troisième portions 17 et 18 (qui elles-mêmes ne sont pas mutuellement continues car séparées par la structure de blocage 11).
En revanche, la continuité de la couche de matériau conducteur 13 n’est pas affectée par la présence de la structure de blocage 11 puisque l’épaisseur de la couche de matériau conducteur 13 est plus importante que l’épaisseur de la structure de blocage 11.
La structure de blocage 11 permet donc avantageusement de rompre la continuité de la couche de matériau oxydable 12 sans rompre celle de la couche de matériau conducteur 13. La liaison électrique est donc assurée jusqu’aux composants. En outre, la structure de blocage 11 n’affecte pas l’intégrité mécanique de la deuxième piste d’interconnexion puisque la couche de matériau conducteur 13 est bien supportée par la piste de matériau oxydable 12 sur toute sa longueur.
Les figures 3 à 6 illustrent différentes étapes d’un procédé de fabrication d’un dispositif intégré selon l’invention, par exemple le dispositif illustré sur les figures 1 et 2.
Lors d’une première étape de fabrication d’un dispositif selon l’invention ( ), on réalise la structure de blocage 11 sur la structure porteuse 2, par exemple par un dépôt d’une couche de matériau diélectrique sur la structure porteuse 11, notamment de la résine, puis on délimite la structure de blocage 11 dans la couche de résine par photolithogravure et trempage. La technique de réalisation de la section dite « en casquette », notamment trapézoïdale, de la structure de blocage 11 ne sera pas décrite plus en détail ici puisqu’elle est classique et connue en soi. Elle est notamment employée dans les procédés de dépôt métallique par enlèvement de couches (ou procédés « lift-off », selon le terme anglo-saxon usuel).
Une deuxième étape du procédé comporte la réalisation des pistes d’interconnexion.
Une première sous-étape ( ) de réalisation des pistes d’interconnexion comporte le dépôt d’une couche de matériau oxydable 12’ par pulvérisation sur la structure porteuse 2 et sur la structure de blocage 11.
Une deuxième sous-étape ( ) comporte une partie de la réalisation de la couche de matériau conducteur 13, et comprend le dépôt d’une première sous-couche de matériau conducteur 13’, ici de l’or, par pulvérisation sur la couche de matériau oxydable. Une troisième sous-étape ( ) comporte une autre partie de la réalisation de la couche de matériau conducteur 13 et comporte une croissance électrolytique d’une deuxième sous-couche 13’’du matériau conducteur, ici de l’or, sur la couche de matériau oxydable 12’. La réalisation de la première sous-couche 13’ par pulvérisation permet une croissance homogène de la deuxième sous-couche 13’’ et améliore ainsi l’adhérence du matériau conducteur sur la couche 12’ de matériau oxydable. Dans cet exemple, la première sous-couche 13’ présente une épaisseur de 100 nanomètres et la deuxième sous-couche 13’’ présente une épaisseur de 6 micromètres.
Lors d’une quatrième sous-étape (non illustrée), les pistes conductrices du dispositif 1, notamment les pistes 6 et 7, sont délimitées (ou définies) dans ces trois couches par photolithogravure et trempage.
La deuxième piste d’interconnexion 8 est ainsi réalisée par des procédés classiques, mais comporte avantageusement une discontinuité dans la couche de matériau oxydable 12 induite par la présence de la structure de blocage 11.
L’invention n’est pas limitée aux modes de réalisation décrits précédemment en lien avec les figures 1 et 2. Notamment, bien qu’il ait été décrit une structure de blocage de section trapézoïdale, d’autres formes sont envisageables, par exemple une forme de T, ou de podium renversée, telle qu’illustrée sur la , dans laquelle la structure de blocage 11 comporte une première portion 19 en forme de parallélépipède rectangle en contact avec le substrat et une deuxième portion en forme de parallélépipède rectangle 20 qui est réalisée sur la première portion parallélépipédique 19 et qui présente une dimension le long de la piste d’interconnexion supérieure à la dimension de la première portion parallélépipédique 19 le long de la piste d’interconnexion. Un tel profil est par exemple obtenu à partir d’une bicouche de résine dont chacune des sous-couches présente une vitesse de révélation différente (en l’occurrence, une vitesse de révélation plus élevée pour la couche en contact avec la structure porteuse 2).
De façon plus générale, l’invention est compatible avec toute structure de blocage présentant un profil (c’est à dire une section dans un plan parallèle au plan de coupe I-I de la ) en casquette.
En outre, l’invention trouve une application particulièrement avantageuse dans le domaine des circuits intégrés comportant des semi-conducteurs du groupe III-V et dans le domaine des circuits intégrés monolithiques à fréquence micro-ondes. L’invention n’est toutefois pas limitée à ses applications et est compatible avec tout circuit intégré comportant une piste d’interconnexion comportant deux couches dont l’une est susceptible de s’oxyder.
Il a été décrit ici une structure de blocage 11 réalisée à distance de la deuxième face latérale 9 (ligne de coupe) du dispositif intégré 1. L’invention couvre également des modes de réalisation dans lesquelles la structure de blocage 11 affleure au niveau de la deuxième face latérale 9. Ainsi, la première portion 16 de la couche de matériau oxydable s’étend jusqu’à la deuxième face latérale 9, et la couche de matériau oxydable 12 ne comporte pas de troisième portion, mais seulement une deuxième portion qui s’étend en amont de la structure de blocage, c’est-à-dire entre les composants et la structure de blocage 11.
Enfin, l’invention ne se limite pas à des modes de réalisation qui ne comporte qu’une seule structure de blocage, et couvre des modes de réalisation comportant plusieurs structures de blocage, par exemple autant de structure de blocage que de piste d’interconnexion susceptible de s’oxyder.
Diverses autres modifications peuvent être apportées à l’invention dans le cadre des revendications annexées.

Claims (11)

  1. Dispositif électronique intégré comportant au moins un composant réalisé sur une structure porteuse (2) comportant un substrat semi-conducteur, et une piste d’interconnexion (8) qui s’étend sur la structure porteuse depuis le composant jusqu’à une face latérale (9) du dispositif (1), la piste d’interconnexion (8) comportant une couche de matériau oxydable (12) supportant une couche continue de matériau conducteur (13),
    caractérisé en ce que la couche de matériau oxydable (12) est discontinue.
  2. Dispositif selon la revendication 1, comportant une structure de blocage (11) qui est interposée entre la structure porteuse (12) et une portion de la piste d’interconnexion (8), qui s’étend transversalement d’un bord à l’autre de la piste d’interconnexion et qui présente une face supérieure (15) opposée à la structure porteuse (2), la couche de matériau oxydable comportant une première portion (16) qui s’étend sur la face supérieure (15) et au moins une deuxième portion (17, 18) qui s’étend en amont ou en aval de la structure de blocage (11) le long de la piste d’interconnexion, la deuxième portion (17, 18) ne présentant pas de continuité de matière avec la première portion (16).
  3. Dispositif électronique intégré selon la revendication 2, dans lequel la deuxième portion (17, 18) s’étend en partie entre la structure porteuse (2) et la première portion (16).
  4. Dispositif électronique intégré selon la revendication 2 ou 3, dans lequel la structure de blocage (11) présente une face inférieure (14) en contact avec la structure porteuse (2), la face inférieure (14) présentant une dimension le long de la piste d’interconnexion inférieure ou égale à la dimension de la face supérieure (15) le long de la piste d’interconnexion.
  5. Dispositif électronique selon l’une quelconque des revendication 2 à 4, dans lequel la structure de blocage (11) présente une section trapézoïdale avec un plan (I-I) qui est parallèle à la direction d’extension de la piste d’interconnexion (8) et orthogonal au substrat.
  6. Dispositif électronique intégré selon l’une quelconque des revendications 2 à 5, dans lequel la structure de blocage (11) comporte un matériau diélectrique ou un polymère.
  7. Dispositif électronique intégré selon l’une quelconque des revendications 2 à 6, dans lequel la structure de blocage (11) présente une épaisseur inférieure à celle de la couche de matériau conducteur (13).
  8. Dispositif électronique intégré selon l’une quelconque des revendications 2 à 7, dans lequel la structure de blocage (11) est réalisée à une distance supérieure à 200 micromètres de tout composant (4, 5) situé le long de la piste d’interconnexion (8).
  9. Dispositif électronique intégré selon l’une quelconque des revendications 1 à 8, dans lequel le composant et le substrat sont réalisés avec des matériau du groupe III-V.
  10. Dispositif électronique intégré selon l’une quelconque des revendications 1 à 9, dans lequel le composant est un transistor à haute mobilité d’électrons.
  11. Procédé de fabrication d’un dispositif électronique intégré (1) comportant au moins un composant sur une structure porteuse (2) qui comporte un substrat semi-conducteur, le procédé comportant
    - une étape de réalisation, sur la structure porteuse, d’une structure de blocage (11) qui présente une face supérieure (15) opposée la structure porteuse,
    - une étape de réalisation d’une piste d’interconnexion (8) qui s’étend depuis le composant jusqu’à une face latérale (9) du dispositif, comportant :
    - une sous-étape de réalisation d’une couche de matériau oxydable (12) comportant une première portion (16) qui s’étend sur la face supérieure (15), et au moins une deuxième portion (17, 18) qui s’étend en amont ou en aval de la structure de blocage (11) le long de la piste d’interconnexion (8) de façon que la première portion (16) ne présente pas de continuité de matière avec la deuxième portion (17, 18)
    - une sous-étape de réalisation d’une couche de matériau conducteur (13) continue sur la couche de matériau oxydable (12).
PCT/EP2023/071474 2022-09-08 2023-08-02 Dispositif électronique intégré et procédé de fabrication correspondant Ceased WO2024052013A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202380064734.3A CN119856283A (zh) 2022-09-08 2023-08-02 集成电子器件及相应的制造方法
EP23749107.1A EP4584821A1 (fr) 2022-09-08 2023-08-02 Dispositif électronique intégré et procédé de fabrication correspondant

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2208975A FR3139665B1 (fr) 2022-09-08 2022-09-08 Dispositif électronique intégré et procédé de fabrication correspondant
FRFR2208975 2022-09-08

Publications (1)

Publication Number Publication Date
WO2024052013A1 true WO2024052013A1 (fr) 2024-03-14

Family

ID=83594191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2023/071474 Ceased WO2024052013A1 (fr) 2022-09-08 2023-08-02 Dispositif électronique intégré et procédé de fabrication correspondant

Country Status (4)

Country Link
EP (1) EP4584821A1 (fr)
CN (1) CN119856283A (fr)
FR (1) FR3139665B1 (fr)
WO (1) WO2024052013A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0319584A1 (fr) * 1987-05-29 1989-06-14 Atr Optical And Radio Communications Research Laboratories Coupleur directionnel
US20030006436A1 (en) * 2000-02-28 2003-01-09 Hitachi, Ltd. Radio frequency modules and modules for moving target detection
US20060023288A1 (en) * 2004-07-27 2006-02-02 Jds Uniphase Corporation Low bias drift modulator with buffer layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0319584A1 (fr) * 1987-05-29 1989-06-14 Atr Optical And Radio Communications Research Laboratories Coupleur directionnel
US20030006436A1 (en) * 2000-02-28 2003-01-09 Hitachi, Ltd. Radio frequency modules and modules for moving target detection
US20060023288A1 (en) * 2004-07-27 2006-02-02 Jds Uniphase Corporation Low bias drift modulator with buffer layer

Also Published As

Publication number Publication date
FR3139665B1 (fr) 2024-07-26
EP4584821A1 (fr) 2025-07-16
FR3139665A1 (fr) 2024-03-15
CN119856283A (zh) 2025-04-18

Similar Documents

Publication Publication Date Title
EP0342094B1 (fr) Circuit intégré hyperfréquence de type planar, comportant au moins un composant mesa, et son procédé de fabrication
EP1936669B1 (fr) Procédé de fabrication d'un substrat SOI associant des zones à base de silicium et des zones à base de GaAs
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
EP0756322B1 (fr) Composant semi-conducteur avec dissipateur thermique intégré
FR3037443A1 (fr)
EP3577683B1 (fr) Structure pour application radiofréquence
EP4092730A2 (fr) Fabrication de puces électroniques
FR2931586A1 (fr) Procede de fabrication et de test d'un circuit electronique integre
CN112864028B (zh) 半导体器件和半导体装置
FR2663466A1 (fr) Composant semiconducteur a jonction schottky pour amplification hyperfrequence et circuits logiques rapides, et procede de realisation d'un tel composant.
EP1535346A2 (fr) Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
FR2813993A1 (fr) Dispositif de semi-conducteur
FR3116383A1 (fr) Boîtier de circuit intégré avec dissipateur thermique et procédé de fabrication
EP0149390A2 (fr) Transistor à effet de champ, de structure verticale submicronique, et son procédé de réalisation
WO2024052013A1 (fr) Dispositif électronique intégré et procédé de fabrication correspondant
EP0085607A2 (fr) Procédé collectif de fabrication de diodes hyperfréquences avec encapsulation incorporée et diodes obtenues par ce procédé
FR3076916A1 (fr) Modulateur de phase electro-optique
FR2565030A1 (fr) Structure de metallisations de reprise de contacts d'un dispositif semi-conducteur et dispositif dote d'une telle structure
EP0109887B1 (fr) Structure de diode hyperfréquence dont les connexions extérieures sont prises par deux poutres métalliques
FR3105580A1 (fr) Transistor hemt ameliore
EP0145566B1 (fr) Transistor de puissance à effet de champ, et procédé de réalisation de ce transistor
WO2017182739A1 (fr) Dispositif avec plaques de champ segmentees
FR3053835A1 (fr) Dispositif cascode integre monolithiquement
WO2017203185A1 (fr) Dispositif a haute mobilite electronique avec elements passifs integres
EP3832707A1 (fr) Structure d'interconnexion d'un circuit intégré

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23749107

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380064734.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2023749107

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2023749107

Country of ref document: EP

Effective date: 20250408

WWP Wipo information: published in national office

Ref document number: 202380064734.3

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2023749107

Country of ref document: EP