[go: up one dir, main page]

WO2023228940A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2023228940A1
WO2023228940A1 PCT/JP2023/019135 JP2023019135W WO2023228940A1 WO 2023228940 A1 WO2023228940 A1 WO 2023228940A1 JP 2023019135 W JP2023019135 W JP 2023019135W WO 2023228940 A1 WO2023228940 A1 WO 2023228940A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
electrode
organic insulating
semiconductor substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2023/019135
Other languages
English (en)
French (fr)
Inventor
敏明 白坂
智章 柴田
志津 福住
唯史 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Resonac Corp filed Critical Resonac Corp
Priority to JP2024523305A priority Critical patent/JPWO2023228940A1/ja
Priority to CN202380037184.6A priority patent/CN119110986A/zh
Priority to US18/861,215 priority patent/US20250336881A1/en
Publication of WO2023228940A1 publication Critical patent/WO2023228940A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H10W72/90—
    • H10W99/00—
    • H10W72/019—
    • H10W72/071—
    • H10W80/037—
    • H10W80/312—
    • H10W80/327—
    • H10W80/334—

Definitions

  • Non-Patent Document 1 discloses an example of three-dimensional mounting of a semiconductor chip.
  • the use of hybrid bonding technology used in wafer-to-wafer (W2W) bonding is being considered in order to miniaturize wiring.
  • a Chip-on-Wafer (CoW) process is used to separate semiconductor chips into individual chips. Dicing during individualization may generate debris (cut pieces). If debris adheres to a bonding interface (insulating film in hybrid bonding) of a semiconductor chip or the like, bonding defects may occur in the manufactured semiconductor device. Therefore, consideration is being given to using an organic insulating material for the insulating film at the bonding interface so that the debris can be absorbed.
  • the organic insulating material has a linear expansion coefficient different from that of the metal material used for the electrodes, it expands more than the metal material due to heating during bonding, and there is a possibility that bonding between the electrodes may be inhibited.
  • An object of the present disclosure is to provide a method for manufacturing a semiconductor device that can improve adhesion between electrodes in a hybrid bonding manufacturing method using an organic insulating film.
  • a method for manufacturing a semiconductor device includes preparing a first semiconductor substrate having a first substrate body, a first organic insulating film and a first electrode provided on one surface of the first substrate body. a step of preparing a second semiconductor substrate having a second substrate body, a second organic insulating film provided on one surface of the second substrate body and a plurality of second electrodes; and a step of individually preparing a second semiconductor substrate.
  • the method also includes a step of joining the first electrode and the second electrode to each other.
  • the first protrusion amount of the first electrode from the surface of the first organic insulating film and the amount of protrusion of the second electrode from the surface of the second organic insulating film or At least one of the second protrusion amounts protruding from the surface of the insulating film portion is within 130% of the protrusion amount ⁇ L expressed by the following equation (1).
  • the amount of protrusion of each electrode should be the same as the amount of protrusion ⁇ L calculated by equation (1), but the organic insulating film has a lower elastic modulus during heating than the electrodes, so it is difficult to resist the load during thermocompression bonding. Since the organic insulating film can be pushed in, the amount of protrusion of the electrode is preferably smaller than the amount of protrusion ⁇ L calculated from equation (1). Thereby, the adhesion between the first electrode and the second electrode can be improved more reliably.
  • the corresponding polishing be performed such that at least one of the first protrusion amount and the second protrusion amount is 20% or more of the protrusion amount ⁇ L. In this case, the bonding state between the electrodes can be made more suitable.
  • polishing is performed so that the surface roughness Ra of each surface of the first organic insulating film and the first electrode is 1 nm or less
  • the second semiconductor substrate is In the step of polishing, polishing may be performed so that the surface roughness Ra of each surface of the second organic insulating film and the second electrode is 1 nm or less.
  • the surface roughness Ra used here is the arithmetic mean roughness (Ra) defined in JIS B 0601-2001.
  • the first protrusion amount and the second protrusion amount is 40 nm or more and 100 nm or less. In this case, even if the organic insulating film expands during heating, the organic insulating film does not inhibit the adhesion between the electrodes, and the adhesion between the first electrode and the second electrode can be improved.
  • the first protrusion amount and the second protrusion amount is 80 nm or less.
  • both the first protrusion amount and the second protrusion amount may be 60 nm or more and 80 nm or less.
  • the organic insulating films can be more reliably bonded to each other, and the electrodes can also be bonded to each other more reliably, making it possible to more reliably achieve both types of bonding.
  • both the first protrusion amount and the second protrusion amount are preferably within 60% of the protrusion amount ⁇ L before heating the first semiconductor substrate and the semiconductor chip. .
  • the organic insulating film thermally expands during heating, it is ensured that the organic insulating film does not inhibit the adhesion between the electrodes, and the adhesion between the first electrode and the second electrode can be more reliably improved. .
  • the film thickness of the first organic insulating film and the second organic insulating film is 2 ⁇ m or more and 10 ⁇ m or less, and the first organic insulating film and the second organic insulating film have a glass transition temperature at the time of curing. It may be formed from a resin material having a temperature of 200° C. or more and 400° C. or less, and the linear expansion coefficient of the resin material may be 30 ppm/K or more and 100 ppm/K or less. In this case, in the hybrid bonding method using an organic insulating film, the adhesion between the electrodes can be improved more reliably.
  • the resin materials contained in the first organic insulating film and the second organic insulating film include bismaleimide, polyimide, polyimide precursor, polyamideimide, benzocyclobutene (BCB), polybenzoxazole (PBO ) or a PBO precursor.
  • the first organic insulating film and the insulating film portion may become soft. It is possible to prevent the bonding between the first electrode and the second electrode from being inhibited.
  • At least one of the first protrusion amount and the second protrusion amount may be 50% or more and 100% or less of the protrusion amount ⁇ L.
  • the organic Insulating films can be more reliably joined to each other, electrodes can be joined to each other more reliably, and both types of joining can be achieved more reliably.
  • the bonding step includes a step of performing temporary pressure bonding for bonding the first organic insulating film and the insulating film portion to each other, and a step of performing temporary pressure bonding for bonding the first electrode and the second electrode to each other.
  • the method may also include a step of performing main compression bonding.
  • the heating temperature when performing temporary pressure bonding is the first heating temperature and the heating temperature when performing main pressure bonding is the second heating temperature
  • at least one of the first protrusion amount and the second protrusion amount is It is preferable that the protrusion amount is within 130% of both the protrusion amount ⁇ L at the first heating temperature and the protrusion amount ⁇ L at the second heating temperature.
  • the organic insulating films can be more reliably bonded to each other, and the electrodes can also be bonded to each other more reliably, making it possible to more reliably achieve both types of bonding.
  • the amount of protrusion during both preliminary crimping and actual crimping must be within 130% of the amount of protrusion ⁇ L in equation (1) above. Accordingly, it is possible to more reliably bond the organic insulating films to each other in the preliminary press bonding, and to more reliably bond the electrodes to each other in the main press bond, thereby achieving both types of bonding more reliably.
  • the temperature at which the first semiconductor substrate and the semiconductor chip are heated may be 230° C. or higher and 280° C. or lower. In this case, it is possible to prevent the organic insulating films from melting too much and becoming fluid, thereby causing misalignment in the bonding between the organic insulating films or between the electrodes.
  • the pressure when pressurizing the first semiconductor substrate and the semiconductor chip may be 2.5 MPa or more.
  • the electrodes can be joined more reliably. Note that when the temperature at which the first semiconductor substrate and the semiconductor chip are heated is 230°C or higher and 280°C or lower, even if pressure is applied at such a high pressure (2.5 MPa or higher), bonding between organic insulating films or between electrodes will occur. It is difficult for misalignment to occur.
  • a method for manufacturing a semiconductor device includes preparing a first semiconductor substrate having a first substrate body, a first organic insulating film and a first electrode provided on one surface of the first substrate body. a step of preparing a second semiconductor substrate having a second substrate body, a second organic insulating film provided on one surface of the second substrate body and a plurality of second electrodes; and one surface of the first semiconductor substrate. A step of polishing the surfaces of the first organic insulating film and the first electrode disposed on the side, and a step of polishing the surfaces of the second organic insulating film and the second electrode disposed on one side of the second semiconductor substrate.
  • the method includes the steps of bonding the insulating film and the insulating film portion to each other and bonding the first electrode and the second electrode to each other.
  • a first level difference between a first electrode and a first organic insulating film, and a second level difference between a first electrode and a first organic insulating film are determined.
  • At least one of the second step differences between the electrode and the second organic insulating film is 10 nm or less.
  • the organic insulating film is set in advance so as not to inhibit the adhesion between the electrodes. It is possible to improve the adhesion with. Note that various aspects of the semiconductor device manufacturing method described above may be applied individually or in combination to the semiconductor device manufacturing method according to this other aspect.
  • FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor device (CoW) manufactured by a method for manufacturing a semiconductor device according to an embodiment of the present disclosure.
  • FIG. 2 is a schematic cross-sectional view sequentially showing a method for manufacturing the semiconductor device shown in FIG. 3A and 3B are schematic cross-sectional views sequentially showing a method for manufacturing the semiconductor device shown in FIG. 1, and show the manufacturing process after the step shown in FIG. 2.
  • FIG. 4 is a diagram showing the relationship between the height of the electrode and the height of the organic insulating film in the method of manufacturing the semiconductor device shown in FIGS.
  • FIG. 5 is a diagram showing the relationship between the protrusion amount of the electrode and the crimping yield in the example.
  • FIG. 6 is an observed cross-sectional photograph showing the degree of adhesion to the electrode when hybrid bonding is performed using two types of electrode protrusion amounts (Cu protrusion amounts) and two types of organic insulating materials.
  • the term “layer” includes a structure that is formed on the entire surface as well as a structure that is formed on a part of the layer when observed as a plan view.
  • the term “process” does not only refer to an independent process, but also refers to a process that cannot be clearly distinguished from other processes, as long as the intended effect of the process is achieved. included.
  • a numerical range indicated using “ ⁇ ” indicates a range that includes the numerical values written before and after " ⁇ " as the minimum and maximum values, respectively.
  • FIG. 1 is a cross-sectional view schematically showing an example of a semiconductor device manufactured by a method for manufacturing a semiconductor device according to an embodiment.
  • a semiconductor device 1 is an example of a semiconductor package, and includes a first semiconductor substrate 10 and a plurality of semiconductor chips 20, and has a Chip-on-wafer (CoW) structure.
  • the plurality of semiconductor chips 20 are manufactured by dividing a second semiconductor substrate 200A (see (f) in FIG. 2), which will be described later, into individual pieces by dicing.
  • a plurality of semiconductor chips 20 are mounted on the first semiconductor substrate 10 to form a three-dimensional mounting structure.
  • the first semiconductor substrate 10 is a substrate on which a plurality of semiconductor chips, such as LSI (Large scale Integrated Circuit) chips or CMOS (Complementary Metal Oxide Semiconductor) sensors, are formed at locations corresponding to each semiconductor chip 20. may be used, but is not limited to these.
  • Each semiconductor chip 20 may be a semiconductor chip such as an LSI or a memory, but is not limited thereto.
  • the first semiconductor substrate 10 and the plurality of semiconductor chips 20 are finely bonded to each other by a hybrid bonding method using an organic insulating film, which will be described later, so that the respective terminal electrodes and the organic insulating films around them are firmly and precisely bonded to each other without any displacement. ing.
  • the semiconductor device 1 includes one semiconductor chip 20 further cut into pieces from the configuration shown in FIG. 1, and a substrate portion that is a part of the first semiconductor substrate 10 corresponding to the one semiconductor chip 20. It may be further diced into individual semiconductor devices 1A (see (d) in FIG. 3).
  • FIG. 2 is a schematic cross-sectional view sequentially showing a method for manufacturing the semiconductor device shown in FIG.
  • FIG. 3 is a schematic cross-sectional view sequentially showing a method for manufacturing the semiconductor device shown in FIG. 1, and is a schematic diagram showing a process performed after the process shown in FIG. 2.
  • the semiconductor device 1 can be manufactured, for example, through the following steps (a) to (g).
  • Step (a) is a step of preparing a first semiconductor substrate, which is a silicon substrate, on which an integrated circuit consisting of semiconductor elements and wiring connecting them is formed.
  • a plating base layer 102 is formed on one surface 101a of the first substrate body 101 made of silicon or the like, and a dry film resist is formed on the plating base layer 102.
  • a resist layer 103 having a plurality of openings 103a in a predetermined pattern is formed using (DFR).
  • the plating base layer 102 is, for example, a Ti/Cu film, and is exposed through the plurality of openings 103a.
  • Plating base layer 102 may be formed from other materials.
  • the resist layer 103 is formed, as shown in FIG. 2B, copper is deposited in each opening 103a by electroplating to form the first electrode 104.
  • the first electrode 104 may be formed from a material other than copper.
  • the resist layer 103 is removed. As a result, a gap 104a is formed between the plurality of first electrodes 104.
  • an organic insulating material used for the first insulating film is prepared.
  • the organic insulating material used here is, for example, polyimide (PI), which is a resin material whose glass transition temperature Tg after curing is 250°C or higher and whose linear expansion coefficient is 30 ppm/K or more and 100 ppm/K or less.
  • PI polyimide
  • the organic insulating material used for the first insulating film is another resin material having a glass transition temperature Tg of 200°C or more and 400°C or less after curing, and a linear expansion coefficient of 30ppm/K or more and 100ppm/K or less. There may be.
  • organic insulating materials other than polyimide include polyimide precursors (e.g., polyimiamic esters or polyamic acids), polyamideimide, bismaleimide, benzocyclobutene (BCB), polybenzoxazole (PBO), or PBO precursors. can be used. These organic insulating materials have a lower elastic modulus than inorganic materials such as silicon oxide (SiO 2 ), and are soft materials. By using such an organic material, when bonding organic insulating films together in step (g) described below, even if there is minute debris on the insulating film, it will be absorbed into the organic insulating film, preventing bonding defects due to debris. This makes it possible to prevent this and ensure the bonding of organic insulating films to each other.
  • the organic insulating material is prepared as a liquid or a solvent-soluble material.
  • the organic insulating material 105 is applied onto one surface 101a of the first substrate body 101 by spin coating. As a result, the organic insulating material 105 fills the gaps 104a between the first electrodes 104 and covers the entire plurality of first electrodes 104.
  • the semi-finished product containing the organic insulating material 105 is heated at a high temperature (for example, 350° C. or higher) for a predetermined period of time (for example, 2 hours), as shown in FIG. 2(e). Then, the organic insulating material 105 is cured. As a result, the organic insulating material 105 is cured, and the first insulating film 105A is formed.
  • the first semiconductor substrate 100 is formed.
  • Step (b) is a process similar to step (a), and is a step of preparing a second semiconductor substrate, which is a silicon substrate, on which an integrated circuit including semiconductor elements and wiring connecting them is formed.
  • a plating base layer 202 is formed on one surface 201a of the second substrate body 201 made of silicon or the like, and a dry film resist is formed on the plating base layer 202. is used to form a resist layer 203 having a plurality of openings 203a in a predetermined pattern.
  • the resist layer 203 is formed, as shown in FIG. 2B, copper is deposited in each opening 203a by electroplating to form a second electrode 204.
  • the second electrode 204 may be formed from materials other than copper.
  • the resist layer 203 is removed. As a result, gaps 204a are formed between the plurality of second electrodes 204.
  • an organic insulating material used for the second insulating film is prepared.
  • the organic insulating material used here is, for example, polyimide, which is a resin material having a glass transition temperature Tg of 250° C. or higher after curing and a linear expansion coefficient of 30 ppm/K or more and 100 ppm/K or less.
  • the organic insulating material used for the second insulating film is another resin material having a glass transition temperature Tg of 200°C or more and 400°C or less after curing, and a linear expansion coefficient of 30ppm/K or more and 100ppm/K or less. There may be.
  • organic insulating materials used for the second insulating film may be the same as other organic insulating materials used for the first insulating film, and their description will be omitted.
  • the organic insulating material 205 is applied onto one surface 201a of the second substrate body 201 by spin coating. As a result, the organic insulating material 205 fills the gaps 204a between the second electrodes 204 and covers the entire plurality of second electrodes 204. Once the organic insulating material 205 is applied in this manner, the semi-finished product containing the organic insulating material 205 is heated at a high temperature (for example, 350° C.
  • the organic insulating material 205 is cured. As a result, the organic insulating material 205 is cured, and a second insulating film 205A is formed. Through the above steps, the second semiconductor substrate 200 is formed.
  • Step (c) Subsequently, when the first semiconductor substrate 100 including the first insulating film 105A made of a cured organic insulating material is formed, as shown in FIGS. 2(e) and 2(f), the surface of the first insulating film 105A 105a is polished using a CMP (Chemical Mechanical Polishing) method. In step (c), not only the first insulating film 105A but also the tip of the first electrode 104 is polished. In step (c), as shown in FIG. 4A, the tip 104b of the first electrode 104 is selectively polished by CMP so that it protrudes from the surface 105b of the first insulating film 105B.
  • CMP Chemical Mechanical Polishing
  • the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B takes into account that the first insulating film 105B expands due to heating during bonding in step (g) described later.
  • the protrusion amount ⁇ L is set based on the following equation (2).
  • D is the film thickness of the first insulating film 105B (before heating, room temperature, unit is ( ⁇ m))
  • ⁇ T is the temperature (room temperature) before bonding in step (g).
  • ⁇ PI is the temperature difference in heating temperature during bonding
  • ⁇ PI is the linear expansion coefficient (10 ⁇ 6 /K) of the material (PI: polyimide) constituting the first insulating film 105A (corresponds to ⁇ 1)
  • ⁇ Cu is the linear expansion coefficient (10 ⁇ 6 /K) of the material (copper) constituting the first electrode 104 (corresponds to ⁇ 2).
  • the room temperature here is 25°C.
  • the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B may match the amount of protrusion ⁇ L calculated from the above equation (2), but it may be within 130% of the amount of protrusion ⁇ L. Any amount of protrusion may be sufficient, and the protrusion amount is preferably within 85% of the protrusion amount ⁇ L, and preferably within 60% of the protrusion amount ⁇ L. That is, the amount of protrusion of the first electrode 104 is preferably smaller than the calculated amount of protrusion ⁇ L.
  • the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B may be 20% or more of the amount of protrusion ⁇ L calculated from the above equation (2). It is preferable that the protrusion amount is 40% or more with respect to ⁇ L. Further, even if the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B is 50% or more and less than 100% of the protrusion amount ⁇ L calculated from the above equation (2), good.
  • the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B is preferably 40 nm or more and 100 nm or less, and more preferably 60 nm or more and 80 nm or less.
  • the above-described selective polishing by CMP can be realized by changing the material composition or polishing rate of the slurry used in the CMP method.
  • Debris and the like on the surface of the first semiconductor substrate 100A are also removed by CMP polishing.
  • the surface of the first semiconductor substrate 100A that is, the surface roughness Ra of the surface 105b of the first insulating film 105B and the surface of the tip 104b of the first electrode 104 is polished to 1 nm or less. be done.
  • the bonding can be performed more reliably when bonding is performed in step (g) described later.
  • the surface roughness Ra used here is the arithmetic mean roughness (Ra) defined in JIS B 0601-2001.
  • the thickness of the first insulating film 105B after being polished in this manner may be, for example, 2 ⁇ m or more and 10 ⁇ m or less.
  • Step (d) Subsequently, when the second insulating film 205A made of a cured organic insulating material is formed, as in step (c), as shown in FIGS. 2(e) and 2(f), the second insulating film 205A is The surface 205a is polished using the CMP method. In step (d), not only the second insulating film 205A but also the tip of the second electrode 204 is polished. In step (d), for example, the tip 204b of the second electrode 204 is selectively polished by CMP so that it protrudes from the surface 205b of the second insulating film 205B.
  • the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B is determined by heating during bonding in step (g) described later.
  • the protrusion amount ⁇ L is set, for example, based on the above equation (2).
  • D is the film thickness of the second insulating film 205B (before heating, at room temperature)
  • ⁇ T is the thickness of the second insulating film 205B in step (g).
  • ⁇ PI is the linear expansion coefficient of the material (PI: polyimide) constituting the second insulating film 205A
  • ⁇ Cu is the temperature difference between the temperature before bonding (room temperature) and the heating temperature during bonding. This is the linear expansion coefficient of the material (copper) that constitutes the two electrodes 204.
  • the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B may match the amount of protrusion ⁇ L calculated from the above equation (2), as in the case of the first electrode 104.
  • the protrusion amount may be within 130% of the protrusion amount ⁇ L, preferably within 85% of the protrusion amount ⁇ L, and the protrusion amount should be within 60% of the protrusion amount ⁇ L. is preferred. That is, the amount of protrusion of the second electrode 204 is preferably smaller than the calculated amount of protrusion ⁇ L.
  • the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B may be 20% or more of the amount of protrusion ⁇ L calculated from the above equation (2). It is preferable that the protrusion amount is 40% or more with respect to ⁇ L. Further, even if the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B is between 50% and 100% of the amount of protrusion ⁇ L calculated from the above equation (2), good.
  • the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B is preferably 40 nm or more and 100 nm or less, and more preferably 60 nm or more and 80 nm or less.
  • the amount of protrusion of the second electrode 204 may be the same as the amount of protrusion of the first electrode 104, or may be different. If the protrusion amount of the second electrode 204 and the protrusion amount of the first electrode 104 are different, the arithmetic mean value of the protrusion amount ⁇ L1 of the first electrode 104 and the protrusion amount ⁇ L2 of the second electrode 204 is calculated from the above formula (2).
  • the amount of protrusion is equal to or within the above-mentioned range (for example, within 130% of ⁇ L).
  • the second electrode 204 may have a shape recessed from the surface 205b of the second insulating film 205B
  • the first electrode 104 may have a shape protruding from the surface 105b of the first insulating film 105B by the above-mentioned amount.
  • the configuration may be reversed.
  • the arithmetic mean value described above is calculated by taking the amount of the recessed electrode from the surface of the insulating film as a minus and the amount of the protruding electrode from the surface of the insulating film as a plus. It is preferable that this arithmetic mean value coincides with the protrusion amount ⁇ L calculated from the above equation (2) or is within the above-mentioned range (for example, within 130% of ⁇ L).
  • Debris and the like on the surface of the second semiconductor substrate 200A are also removed by CMP polishing.
  • the surface of the second semiconductor substrate 200A that is, the surface roughness Ra of the surface 205b of the second insulating film 205B and the surface of the tip 204b of the second electrode 204 is polished to 1 nm or less. be done.
  • the thickness of the second insulating film 205A after being polished in this manner may be, for example, 2 ⁇ m or more and 10 ⁇ m or less.
  • step (e) the polished second semiconductor substrate 200A is divided into pieces, and the insulating film portion 205C corresponding to the second insulating film 205B and at least one A plurality of semiconductor chips 20 each having two electrodes 204 are obtained.
  • step (e) as shown in FIG. 3A, the second semiconductor substrate 200 is placed on the dicing tape 206, and the second semiconductor substrate 200 is cut by dicing or the like from the second insulating film 205B toward the second substrate body 201.
  • the semiconductor chips 20 are singulated into a plurality of semiconductor chips 20 by a means.
  • the second insulating film 205B may be coated with a protective material or the like and then diced.
  • the second insulating film 205B of the second semiconductor substrate 200A is divided into insulating film portions 205C corresponding to each semiconductor chip 20, as shown in FIG. 3(a). Further, the second substrate body 201 is similarly divided into corresponding substrate portions 201B.
  • a dicing method for dividing the second semiconductor substrate 200A into pieces for example, plasma dicing, stealth dicing, or laser dicing can be used.
  • Step (f) Subsequently, when the second semiconductor substrate 200A is divided into pieces to form a plurality of semiconductor chips 20, each semiconductor is separated from the first electrode 104 of the first semiconductor substrate 100A, as shown in FIG. 3(b). The second electrode 204 of the chip 20 is aligned. In step (f), the semiconductor chip 20 is picked up using the bonding pad P, and the second electrode 204 is aligned with the first electrode 104.
  • Step (g) Subsequently, when the second electrode 204 of the semiconductor chip 20 is positioned with respect to the first electrode 104 of the first semiconductor substrate 100A, the first semiconductor substrate 100A and the semiconductor chip 20 are aligned as shown in FIG. While heating to a predetermined high temperature, for example 200° C. to 350° C., the semiconductor chip 20 is pressed against the first semiconductor substrate 100A at a predetermined pressure (for example, 0.8 MPa). This pressing process is continued for about one hour using the pressing member R, for example. The heating described above is maintained during this pressing process. During this heat treatment, in the first semiconductor substrate 100A, the first insulating film 105B thermally expands (the first electrode 104 also thermally expands), as shown in FIG.
  • a predetermined high temperature for example 200° C. to 350° C.
  • a predetermined pressure for example, 0.8 MPa
  • the surface 105b of the first electrode 104 comes to substantially coincide with the surface 104b of the first electrode 104. More specifically, the amount of step difference (first step amount) between the first electrode 104 and the first insulating film 105B is 10 nm or less.
  • the amount of step here is the amount of depression when the surface 104b of the first electrode 104 is depressed more than the surface 105b of the first insulating film 105B, and the amount of step is the amount of depression when the surface 104b of the first electrode 104 is more depressed than the surface 105b of the first insulating film 105B. When it protrudes beyond the surface 105b, it means the amount of protrusion.
  • the insulating film portion 205C of the semiconductor chip 20 also thermally expands (the second electrode 204 also thermally expands), as shown in FIG.
  • the surface 205c of the electrode 205C comes to substantially coincide with the surface 204b of the second electrode 204.
  • the amount of step difference between the second electrode 204 and the insulating film portion 205C is 10 nm or less.
  • the amount of step here is the amount of recess when the surface 204b of the second electrode 204 is recessed than the surface 205c of the insulating film portion 205C, and the surface 204b of the second electrode 204 is the amount of recess than the surface 205c of the insulating film portion 205C. If it protrudes more than that, it means the amount of protrusion.
  • the surface 104b of the first electrode 104 and the surface 105b of the first insulating film 105B substantially coincide with each other, and the surface 204b of the second electrode 204 substantially coincides with each other during heating.
  • Hybrid bonding is performed in a state where the surface 205c of the insulating film portion 205C substantially coincides with the surface 205c of the insulating film portion 205C.
  • the semiconductor device 1 shown in FIG. 1 is obtained.
  • step (g) includes a step of performing temporary pressure bonding to bond the first insulating film 105B and the insulating film portion 205C to each other. , and a step of performing main pressure bonding for joining the first electrode 104 and the second electrode 204 to each other.
  • the surface 105b of the first insulating film 105B substantially coincides with the surface 104b of the first electrode 104 (for example, the surface 105b of the first electrode 104
  • the height difference between the second insulating film 205B and the first insulating film 105B is 10 nm or less
  • the surface 205b of the second insulating film 205B substantially coincides with the surface 204b of the second electrode 204 (for example, the second electrode 204 and the second insulating film 205B It is preferable that the amount of step difference between the two layers is 10 nm or less.
  • the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion from the surface 205b of the second insulating film 205B of the second electrode 204 are determined. Even if the temperature at the time of temporary crimping (first temperature) and the temperature at the time of main crimping (second temperature) are applied to the above-mentioned formula (2), the amount of protrusion is calculated as follows. Preferably, the range is within the range.
  • the amount of protrusion of the first electrode 104 and the second electrode 204 before heating is within 130% of the amount of protrusion ⁇ L calculated by applying the temperatures of preliminary crimping and main crimping to equation (2).
  • the amount of protrusion is preferably within 85% of each amount of protrusion ⁇ L, and the amount of protrusion is preferably within 60% of each amount of protrusion ⁇ L.
  • the amount of protrusion before heating of the first electrode 104 and the second electrode 204 is 20% of the amount of protrusion ⁇ L calculated by applying the temperatures of preliminary crimping and final crimping to equation (2).
  • any protrusion amount above is sufficient, and it is preferable that the protrusion amount is 40% or more with respect to each protrusion amount ⁇ L.
  • the amount of protrusion before heating of the first electrode 104 and the second electrode 204 is calculated based on the amount of protrusion ⁇ L calculated by applying the temperatures of preliminary crimping and main crimping to equation (2).
  • the protrusion amount may be 50% or more and 100% or less.
  • the heating temperature and pressure in the temporary crimping and the heating temperature and pressure in the main crimping may be different in both temperature and pressure, or may be partially different. You can leave it there.
  • the heating temperature in preliminary pressure bonding may be 150°C to 400°C
  • the heating temperature in main pressure bonding may be 200°C to 350°C.
  • the pressurizing pressure in the preliminary press-bonding may be 1 MPa to 6 MPa
  • the pressurizing pressure in the main press-bonding may be 1 MPa to 20 MPa.
  • the pressurizing pressure is 2.5 MPa or higher and 3 MPa or higher. , 5 MPa or more, or 7 MPa or more, it has been found that it is difficult for the semiconductor chip 20 to be misaligned with respect to the first semiconductor substrate 100A.
  • the first electrode 104 and the second electrode 204 are elastically deformed by the pressure.
  • shrinking the apparent ⁇ L in equation (2) becomes smaller, so that even if the protrusion amount ⁇ L is larger than the above-mentioned preferable range, it is possible to connect appropriately and to lower the bonding temperature.
  • the first semiconductor substrate 100 and the plurality of semiconductor chips 20, which are thus bonded to each other by hybrid bonding, may be further divided into individual pieces as shown in FIG. 3(d).
  • This semiconductor device 1A includes at least one semiconductor chip 20 and a substrate portion 201B of the first semiconductor substrate 100 that corresponds to the semiconductor chip 20.
  • the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and One or both of the protrusion amounts by which the second electrode 204 protrudes from the surface 205c of the insulating film portion 205C are within 130% of the protrusion amount ⁇ L expressed by the above equation (2). That is, in a stage before heating, the first electrode 104 and the second electrode 204 are set to protrude a predetermined amount from the surface of the organic insulating film, and the organic insulating film thermally expands during heating.
  • the organic insulating film also prevents the electrodes from interfering with each other. Therefore, according to this manufacturing method, even when an organic insulating material is used for the insulating film, the adhesion between the first electrode 104 and the second electrode 204 can be improved.
  • one or both of the amount of protrusion of the first electrode 104 before heating and the amount of protrusion of the second electrode 204 before heating may be 40 nm or more and 100 nm or less. In this case, even if the organic insulating film expands during heating, the adhesion between the first electrode 104 and the second electrode 204 can be improved by preventing the organic insulating film from interfering with the butting or adhesion of the electrodes.
  • one or both of the amount of protrusion before heating of the first electrode 104 and the amount of protrusion before heating of the second electrode 204 may be 60 nm or more and 80 nm or less. In this case, even if the organic insulating film expands during heating, the adhesion between the first electrode 104 and the second electrode 204 can be improved by preventing the organic insulating film from interfering with the butting or adhesion of the electrodes.
  • the height difference between the first electrode 104 and the first insulating film 105B is reduced by heating.
  • the amount of step difference between the second electrode 204 and the insulating film portion 204C is, for example, 10 nm or less.
  • each organic insulating film may thermally expand.
  • the organic insulating film can prevent the electrodes from butting or adhering to each other. This can be more reliably prevented. Therefore, according to this manufacturing method, the adhesion between the first electrode 104 and the second electrode 204 can be improved more reliably.
  • the resin material included in the first insulating film 105B and the second insulating film 205B is bismaleimide, polyimide, polyimide precursor, polyamideimide, benzocyclobutene (BCB), etc. , polybenzoxazole (PBO), or a PBO precursor.
  • the insulating film portion 205C corresponding to the first insulating film 105B and the second insulating film 205B will soften. Therefore, it is possible to prevent the bonding between the first electrode 104 and the second electrode 204 from being inhibited.
  • one or both of the amount of protrusion of the first electrode 104 before heating and the amount of protrusion of the second electrode 204 before heating is calculated by the above equation (2).
  • the protrusion amount may be 50% or more and less than 100% of the protrusion amount ⁇ L.
  • bonding between organic insulating films can be achieved. It has been found that it is possible to more reliably perform both types of bonding, as well as to bond the electrodes more reliably, thereby achieving both types of bonding more reliably.
  • the surface roughness Ra of each surface of the first insulating film 105B and the first electrode 104 is set to 1 nm or less.
  • polishing is performed so that the surface roughness Ra of each surface of the second insulating film 205B and the second electrode 204 is 1 nm or less. Since the surface roughness Ra of the organic insulating film to be bonded is reduced by such polishing, when bonding the semiconductor chip 20 to the first semiconductor substrate 100A, the first insulating film 105B and the semiconductor chip 20 are It becomes possible to increase the bonding strength with the insulating film portion 205C. Similarly, the first electrode 104 and the second electrode 204 can be joined more reliably, and the connection resistance between the electrodes can be more reliably lowered.
  • the bonding step (g) includes a step of performing temporary pressure bonding to bond the first insulating film 105B and the insulating film portion 205C to each other, and and a step of performing main pressure bonding for joining the second electrode 204 and the second electrode 204 to each other.
  • the heating temperature when performing temporary pressure bonding is the first heating temperature and the heating temperature when performing main pressure bonding is the second heating temperature
  • the protrusion amount of the first electrode 104 before heating and the second One or both of the protrusion amounts of the electrode 204 before heating may be within 130% of both the protrusion amount ⁇ L at the first heating temperature and the protrusion amount ⁇ L at the second heating temperature. preferable.
  • the organic insulating films can be more reliably bonded to each other, and the electrodes can also be bonded to each other more reliably, making it possible to more reliably achieve both types of bonding.
  • the amount of protrusion in both preliminary crimping and main crimping must be within 130% of the amount of protrusion ⁇ L in equation (2) above. Accordingly, it is possible to more reliably bond the organic insulating films to each other in the preliminary press bonding, and to more reliably bond the electrodes to each other in the main press bond, thereby achieving both types of bonding more reliably.
  • a pair of test wafers corresponding to the first semiconductor substrate 100A and the second semiconductor substrate 200A (a plurality of semiconductor chips 20) described above were prepared.
  • polyimide HD4100 manufactured by HD Microsystems, trade name
  • polyimide HD7010 manufactured by HD Microsystems, trade name
  • Polyimide HD4100 had a glass transition temperature of 290° C. after curing and a coefficient of linear expansion (CTE) of 100 ppm/K (10 ⁇ 6 /° C.).
  • Polyimide HD7010 had a glass transition temperature of 267°C after curing and a coefficient of linear expansion (CTE) of 75 ppm/K. Note that the linear expansion coefficient of copper used for the electrode was 16.8 ppm/K (10 ⁇ 6 /° C.).
  • Example 1 a large number of first electrodes 104, which are copper pillars (Cu) having a square size of 10 ⁇ m and a height of 6 ⁇ m, are semi-fabricated on the first substrate main body 101, which is a silicon substrate, by the method shown in FIG. It was produced using the additive method. Thereafter, the above-described polyimide HD4100 was spin-coated onto the first substrate body 101 so as to cover the first electrode 104, and was cured by baking at 375° C. for 2 hours in a nitrogen atmosphere. Thereafter, the surfaces of the first electrode 104 and the cured product of polyimide HD4100 (corresponding to the first insulating film 105A) were polished by CMP. In this way, a first semiconductor substrate 100A was manufactured.
  • Cu copper pillars
  • a second semiconductor substrate 200A was manufactured using the same method. During this polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B were 46.7 nm. Further, the thickness D of each insulating film was 3.9 ⁇ m.
  • the surface roughness Ra of each surface of the first semiconductor substrate 100A and the second semiconductor substrate 200A polished by CMP was 0.667 nm.
  • the surface roughness Ra of the surface of the organic insulating layer was 0.375 nm.
  • Surface roughness Ra was measured using a scanning probe microscope SPI4000 (manufactured by Hitachi High-Technologies, Inc., trade name) in accordance with the method for measuring arithmetic mean roughness (Ra) specified in JIS B 0601-2001. It was done.
  • one of the first test wafers corresponding to the second semiconductor substrate 200A was diced using a blade dicer DFD-6362 (manufactured by DISCO, trade name) to separate it into a plurality of semiconductor chips.
  • the size of the diced chips was 5 mm x 5 mm.
  • the 18 individualized semiconductor chips (corresponding to the semiconductor chip 20) are pressed against each other after the electrodes are aligned with the other side of the first test wafer (corresponding to the first semiconductor substrate 100A).
  • the mixture was heated at 300°C for 2 hours.
  • the temperature difference before and after heating was 275°C.
  • the pressing force was 0.8 MP.
  • the crimping yield was 100%. That is, it was confirmed that all the semiconductor chips were in close contact with the first semiconductor substrate 100A. Note that whether or not crimping was possible was determined by touching the crimped semiconductor chip with tweezers and checking whether or not it fell off.
  • Example 2 a first semiconductor substrate 100A and a second semiconductor substrate 200A were manufactured in the same manner as in Example 1.
  • the difference from Example 1 is that during CMP polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B are set to 78. .8 nm. Further, the thickness D of each insulating film was 3.9 ⁇ m.
  • the second semiconductor substrate 200A produced in this manner was diced into a plurality of semiconductor chips, and the 18 diced semiconductor chips were bonded under heat and pressure to the first semiconductor substrate 100A.
  • the conditions for heat compression bonding were the same as in Example 1, for example, the compression bonding temperature was 300° C. (temperature difference before and after heating: 275° C.). When checking whether crimping was performed, the crimping yield was 17%.
  • Example 3 a first semiconductor substrate 100A and a second semiconductor substrate 200A were manufactured in the same manner as in Example 1.
  • the difference from Example 1 is that during CMP polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B are set to 12. .7 nm. Further, the thickness D of each insulating film was 4.0 ⁇ m.
  • the second semiconductor substrate 200A produced in this manner was diced into a plurality of semiconductor chips, and the 90 diced semiconductor chips were bonded under heat and pressure to the first semiconductor substrate 100A.
  • the conditions for thermocompression bonding were the same as in Example 1 except that the heating temperature was 350°C (temperature difference before and after heating: 325°C). When it was confirmed that the crimping was done, the crimping yield was 100%.
  • Example 4 a first semiconductor substrate 100A and a second semiconductor substrate 200A were manufactured in the same manner as in Example 1.
  • the difference from Example 1 is that during CMP polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B are set to 46. .7 nm. Further, the thickness D of each insulating film was 3.9 ⁇ m.
  • the second semiconductor substrate 200A produced in this manner was diced into a plurality of semiconductor chips, and the 18 diced semiconductor chips were bonded under heat and pressure to the first semiconductor substrate 100A.
  • the conditions for thermocompression bonding were the same as in Example 1 except that the heating temperature was 350°C (temperature difference before and after heating: 325°C). When it was confirmed that the crimping was done, the crimping yield was 100%.
  • Example 5 a first semiconductor substrate 100A and a second semiconductor substrate 200A were manufactured in the same manner as in Example 1.
  • the difference from Example 1 is that during CMP polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B are set to 78. .8 nm. Further, the thickness D of each insulating film was 3.9 ⁇ m.
  • the second semiconductor substrate 200A produced in this manner was diced into a plurality of semiconductor chips, and the 18 diced semiconductor chips were bonded under heat and pressure to the first semiconductor substrate 100A.
  • the conditions for thermocompression bonding were the same as in Example 1 except that the heating temperature was 350°C (temperature difference before and after heating: 325°C). When checking whether crimping was performed, the crimping yield was 83%.
  • Example 6 a first semiconductor substrate 100A and a second semiconductor substrate 200A were manufactured in the same manner as in Example 1 except that the material used for the insulating film was changed to polyimide HD7010.
  • the difference from Example 1 is that during CMP polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B are set to 13. .0 nm. Further, the thickness D of each insulating film was 4.2 ⁇ m.
  • the second semiconductor substrate 200A produced in this manner was diced into a plurality of semiconductor chips, and the 90 diced semiconductor chips were bonded under heat and pressure to the first semiconductor substrate 100A.
  • the conditions for thermocompression bonding were the same as in Example 1 except that the heating temperature was 350°C (temperature difference before and after heating: 325°C). When it was confirmed that the crimping was done, the crimping yield was 100%.
  • Example 7 a first semiconductor substrate 100A and a second semiconductor substrate 200A were manufactured in the same manner as in Example 6.
  • the difference from Example 6 is that during CMP polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B were set to 91. .5 nm. Further, the thickness D of each insulating film was 3.9 ⁇ m.
  • the second semiconductor substrate 200A produced in this manner was diced into a plurality of semiconductor chips, and the 12 diced semiconductor chips were bonded under heat and pressure to the first semiconductor substrate 100A.
  • the conditions for heat compression bonding were the same as in Example 6, for example, the heating temperature was 350°C. When checking whether crimping was performed, the crimping yield was 17%.
  • Example 8 a first semiconductor substrate 100A and a second semiconductor substrate 200A were manufactured in the same manner as Example 6.
  • the difference from Example 6 is that during CMP polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B are set to 52. .7 nm. Further, the thickness D of each insulating film was 4.0 ⁇ m.
  • the second semiconductor substrate 200A produced in this manner was diced into a plurality of semiconductor chips, and the six diced semiconductor chips were bonded under heat and pressure to the first semiconductor substrate 100A.
  • the conditions for heat-compression bonding were different from those in Example 6, for example, the heating temperature was 300° C. (the temperature difference before and after heating was 275° C.). When checking whether crimping was performed, the crimping yield was 67%.
  • a first semiconductor substrate 100A and a second semiconductor substrate 200A were manufactured in the same manner as in Example 6.
  • the difference from Example 6 is that during CMP polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B are The wavelength was set to 91.5 nm. Further, the thickness D of each insulating film was 3.9 ⁇ m.
  • the second semiconductor substrate 200A produced in this manner was diced into a plurality of semiconductor chips, and the six diced semiconductor chips were pressure-bonded to the first semiconductor substrate 100A.
  • the conditions for compression bonding were the same as in Example 6 except that the heating temperature was 300°C (the temperature difference before and after heating was 275°C). When checking whether crimping was performed, the crimping yield was 0%.
  • Table 2 below shows the relationship between the protrusion amount and the crimping yield in Examples 1 to 7 and Comparative Example.
  • Table 2 below shows the calculated value of ⁇ L calculated based on equation (2) and the deviation rate of the actual protrusion amount of the electrode from the calculated value of ⁇ L.
  • the deviation rate is the value (percentage) obtained by dividing the protrusion amount of the electrode by the calculated value of ⁇ L. Note that a similar relationship is also shown in FIG.
  • FIG. 6 shows the adhesion state of the electrodes in Example 3, Example 5, Example 6, and Example 7. More specifically, the photograph with an electrode protrusion of 10 nm and a PI type of HD4100 corresponds to Example 3, and the photograph with an electrode protrusion of 80 nm and a PI type of HD4100 corresponds to Example 5, with an electrode protrusion of 80 nm and a PI type of HD4100.
  • the photograph with a PI type of HD7010 at 10 nm corresponds to Example 6, and the photograph with an electrode protrusion of 80 nm and a PI type of HD7010 corresponds to Example 7. Note that in all examples, the compression bonding temperature was 350°C. As shown in FIG.
  • Example 6 in Example 5 and Example 7, in which the electrode protrusion amount is 80 nm, the bonding surfaces of the electrodes are fused together, compared to Example 3 and Example 6, in which the electrode protrusion amount is 10 nm. It was confirmed that a more suitable adhesion state was achieved. That is, it was confirmed that when the deviation rate from the calculated value of ⁇ L was 20% or more, the electrodes were in a more suitable adhesion state.
  • the deviation rate of the protrusion amount of the electrode from the calculated value of ⁇ L is 75%, that is, the deviation rate is within the range of 50% to 100%. It has been found that in addition to improving the bonding strength between electrodes, the strength of bonding between electrodes can also be improved. That is, it has been found that it is possible to simultaneously improve the bonding strength between organic insulating films and the bonding strength between electrodes.
  • Example 9 a first semiconductor substrate 100A and a second semiconductor substrate 200A were manufactured in the same manner as in Example 8. The difference from Example 8 is that during CMP polishing, the amount of protrusion of the first electrode 104 from the surface 105b of the first insulating film 105B and the amount of protrusion of the second electrode 204 from the surface 205b of the second insulating film 205B are It was set to 60 nm.
  • the second semiconductor substrate 200A produced in this manner was diced into a plurality of semiconductor chips, and one diced semiconductor chip was heat-pressed onto the first semiconductor substrate 100A.
  • the electrodes were connected in a daisy chain.
  • the conditions for heat compression bonding were different from those in Example 8, in which the heating temperature was 250°C (the temperature difference before and after heating was 225°C). Further, the pressurization pressures were 3 MPa, 5 MPa, and 7.5 MPa, respectively. In this bonding method, by lowering the heating temperature, almost no displacement of the semiconductor chip occurred even when the pressurizing pressure was increased to 3 MPa or more (2.5 MPa or more).
  • the heating temperature was 300°C
  • the semiconductor chip slightly misaligned (approximately 7 ⁇ m) when the pressurizing pressure was 3 MPa, and the pressurizing pressure was 5 MPa. When this was done, the semiconductor chip was misaligned (approximately 17 ⁇ m).
  • the electrode by making the electrode protrude by a predetermined amount from the surface of the organic insulating film in consideration of the expansion of the organic insulating film, the electrode can be formed using the hybrid bonding method using the organic insulating film. It was confirmed that the adhesion between the two could be improved.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半導体装置の製造方法は、第１半導体基板を準備する工程と、第２半導体基板を準備する工程と、第２半導体基板を個片化して複数の半導体チップを取得する工程と、第１半導体基板及び半導体チップを加熱及び加圧して、第１有機絶縁膜と半導体チップの絶縁膜部分とを互いに接合すると共に、第１電極と第２電極とを互いに接合する工程と、を備える。第１半導体基板及び半導体チップを加熱する前において、第１電極が第１有機絶縁膜の表面から突出する第１突出量及び第２電極が第２有機絶縁膜又は絶縁膜部分の表面から突出する第２突出量の少なくとも一方が、式（１）で示される突出量ΔＬに対して１３０％以内の突出量である。式（１）において、Ｄは有機絶縁膜の膜厚であり、ΔＴは加熱温度の温度差であり、α１は有機絶縁膜の線膨張係数であり、α２は電極の線膨張係数である。

Description

半導体装置の製造方法
　本開示は、半導体装置の製造方法に関する。
　近年、ＬＳＩの集積度を向上させるために三次元実装が検討されている。非特許文献１には、半導体チップの三次元実装の一例が開示されている。
F.C. Chen et al., "System on Integrated Chips(SoIC TM) for 3D Heterogeneous Integration", 2019 IEEE 69th Electronic Components and Technology Conference (ECTC), p.594-599(2019)
　半導体チップの三次元実装を行う場合、配線の微細化のため、Wafer-to-Wafer（Ｗ２Ｗ）接合に用いられるハイブリッドボンディング技術を使うことが検討されている。この場合、Ｗ２Ｗプロセスと異なり、Chip-on-Wafer(ＣｏＷ)プロセスが用いられ、半導体チップへの個片化が行われる。個片化の際のダイシングにより、デブリ（切断破片）が発生することがある。デブリが半導体チップ等の接合界面（ハイブリッドボンディングの絶縁膜）に付着すると、製造される半導体装置において接合不良が生じ得る。そこで、デブリを吸収できるように、接合界面の絶縁膜に有機絶縁材料を用いることが検討されている。しかしながら、有機絶縁材料は、電極に用いられる金属材料と線膨張係数が異なることから、接合時の加熱によって金属材料よりも膨張し、電極同士の接合を阻害するおそれがある。
　本開示は、有機絶縁膜を用いたハイブリッドボンディング製法において、電極同士の密着性を向上することができる半導体装置の製造方法を提供することを目的とする。
　本開示の一側面に係る半導体装置の製造方法は、第１基板本体と、該第１基板本体の一面に設けられた第１有機絶縁膜及び第１電極とを有する第１半導体基板を準備する工程と、第２基板本体と、該第２基板本体の一面に設けられた第２有機絶縁膜及び複数の第２電極とを有する第２半導体基板を準備する工程と、第２半導体基板を個片化し、第２有機絶縁膜に対応する絶縁膜部分と少なくとも１つの第２電極とをそれぞれが備えた複数の半導体チップを取得する工程と、第１半導体基板の第１電極に対して複数の半導体チップの内の少なくとも１つの半導体チップの第２電極の位置合わせを行う工程と、第１半導体基板及び半導体チップを加熱及び加圧して、第１有機絶縁膜と絶縁膜部分とを互いに接合すると共に、第１電極と第２電極とを互いに接合する工程と、を備えている。この半導体装置の製造方法では、第１半導体基板及び半導体チップを加熱する前において、第１電極が第１有機絶縁膜の表面から突出する第１突出量及び第２電極が第２有機絶縁膜又は絶縁膜部分の表面から突出する第２突出量の少なくとも一方が、以下の式（１）で示される突出量ΔＬに対して１３０％以内の突出量である。
Figure JPOXMLDOC01-appb-M000002
 　上記式において、Ｄは、第１有機絶縁膜の膜厚又は第２有機絶縁膜の膜厚であり、ΔＴは、接合前の温度と接合時の加熱温度との温度差であり、α１は、第１有絶縁膜又は第２有機絶縁膜を構成する材料の線膨張係数であり、α２は、第１電極又は第２電極を構成する材料の線膨張係数である。
　この半導体装置の製造方法は、第１半導体基板及び半導体チップを加熱する前において、第１電極が第１有機絶縁膜の表面から突出する第１突出量及び第２電極が第２有機絶縁膜又は絶縁膜部分の表面から突出する第２突出量の少なくとも一方が、上記の式（１）で示される突出量ΔＬに対して１３０％以内の突出量となっている。即ち、加熱よりも前の段階において、第１電極及び第２電極の何れかの電極が有機絶縁膜の表面から所定量を突出するようにされており、加熱時に有機絶縁膜が熱膨張したとしても有機絶縁膜が電極同士の密着（接合）を阻害しないようになっている。このため、この製造方法によれば、第１電極と第２電極との密着性を向上することができる。
　この半導体装置の製造方法は、第１半導体基板の一面側に配置されている第１有機絶縁膜及び第１電極の表面を研磨する工程と、第２半導体基板の一面側に配置されている第２有機絶縁膜及び第２電極の表面を研磨する工程と、を更に備え、第１突出量及び第２突出量の少なくとも一方が突出量ΔＬに対して８５％以内の突出量となるように、対応する研磨する工程が行われてもよい。各電極の突出量は、式（１）で算出される突出量ΔＬと同じであることが理想的であるが、有機絶縁膜は電極よりも加熱時の弾性率が低く熱圧着時の荷重で有機絶縁膜を押し込むことができるため、電極の突出量を式（１）から算出された突出量ΔＬよりも小さくしておくことが好ましい。これにより、第１電極と第２電極との密着性をより確実に向上することができる。一方、第１突出量及び第２突出量の少なくとも一方が突出量ΔＬに対して２０％未満の場合、加熱時の有機絶縁膜の熱膨張によって電極同士の接触が妨げられて電極の接合が十分でないことがある。このため、第１突出量及び第２突出量の少なくとも一方が突出量ΔＬに対して２０％以上の突出量となるように、対応する研磨が行われることが好ましい。この場合、電極同士の接合状態をより好適なものとすることができる。
　この半導体装置の製造方法において、第１半導体基板を研磨する工程では、第１有機絶縁膜及び第１電極の各表面の表面粗さＲａが１ｎｍ以下となるように研磨を行い、第２半導体基板を研磨する工程では、第２有機絶縁膜及び第２電極の各表面の表面粗さＲａが１ｎｍ以下となるように研磨を行ってもよい。この場合、接合される有機絶縁膜の表面粗さＲａが低減されているため、第１半導体基板に対して半導体チップを接合する際、第１有機絶縁膜と半導体チップの絶縁膜部分との接合強度を高めることが可能となる。なお、ここで用いる表面粗さＲａは、ＪＩＳ　Ｂ　０６０１－２００１で規定される算術平均粗さ（Ｒａ）である。
　この半導体装置の製造方法において、第１突出量及び第２突出量の少なくとも一方の突出量は４０ｎｍ以上１００ｎｍ以下であることが好ましい。この場合、加熱時に有機絶縁膜が膨張したとしても有機絶縁膜が電極同士の密着を阻害しないようにし、第１電極と第２電極との密着性を向上することができる。
　この半導体装置の製造方法において、第１突出量及び第２突出量の少なくとも一方の突出量は８０ｎｍ以下であることが好ましい。この場合、加熱時に有機絶縁膜が膨張したとしても有機絶縁膜が電極同士の密着を阻害しないようにし、第１電極と第２電極との密着性を向上することができる。また、第１突出量及び第２突出量の両方の突出量が６０ｎｍ以上８０ｎｍ以下であってもよい。この場合、有機絶縁膜同士の接合をより確実に行うと共に、電極同士の接合もより確実に行い、両方の接合をより確実に両立させることができる。
　この半導体装置の製造方法において、第１半導体基板及び半導体チップを加熱する前において、第１突出量及び第２突出量の両方が突出量ΔＬに対して６０％以内の突出量であることが好ましい。この場合、加熱時に有機絶縁膜が熱膨張したとしても有機絶縁膜が電極同士の密着を確実に阻害しないようにし、第１電極と第２電極との密着性をより確実に向上することができる。
　この半導体装置の製造方法において、第１半導体基板に対して半導体チップを加熱接合する工程では、加熱により第１電極と第１有機絶縁膜との第１段差量、及び第２電極と第２有機絶縁膜との第２段差量の少なくとも一方が１０ｎｍ以下となることが好ましい。第１半導体基板及び半導体チップを加熱して接合する際、各有機絶縁膜は熱膨張することがあるが、膨張した際の電極と絶縁膜との間の段差が１０ｎｍ以下となることにより、有機絶縁膜が電極同士の密着を阻害することをより確実に防止することができる。これにより、この製造方法によれば、第１電極と第２電極との密着性をより確実に向上することができる。
　この半導体装置の製造方法において、第１有機絶縁膜及び第２有機絶縁膜の膜厚は２μｍ以上１０μｍ以下であり、第１有機絶縁膜及び第２有機絶縁膜は、硬化時のガラス転移温度が２００℃以上４００℃以下の樹脂材料から形成され、当該樹脂材料の線膨張係数が３０ｐｐｍ／Ｋ以上１００ｐｐｍ／Ｋ以下であってもよい。この場合、有機絶縁膜を用いたハイブリッドボンディング製法において、電極同士の密着性をより確実に向上することができる。
　この半導体装置の製造方法において、第１有機絶縁膜及び第２有機絶縁膜に含まれる樹脂材料は、ビスマレイミド、ポリイミド、ポリイミド前駆体、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又は、ＰＢＯ前駆体を含むことが好ましい。この場合、ハイブリッドボンディング製法において第１電極と第２電極とを接合する際に加熱温度が高くなったとしても、第１有機絶縁膜及び絶縁膜部分（第２有機絶縁膜）が軟化等して第１電極と第２電極との接合を阻害してしまうことを抑制できる。
　この半導体装置の製造方法において、第１突出量及び第２突出量の少なくとも一方が突出量ΔＬに対して５０％以上１００％以内の突出量であってもよい。本発明者らの検討によれば、第１突出量及び第２突出量の少なくとも一方（好適には両方）が突出量ΔＬに対して５０％以上１００％以内の突出量であることにより、有機絶縁膜同士の接合をより確実に行うと共に、電極同士の接合もより確実に行い、両方の接合をより確実に両立させることができる。
　この半導体装置の製造方法において、接合する工程は、第１有機絶縁膜と絶縁膜部分とを互いに接合するための仮圧着を行う工程と、第１電極と第２電極とを互いに接合するための本圧着を行う工程と、を有してもよい。仮圧着を行う際の加熱温度を第１の加熱温度とすると共に、本圧着を行う際の加熱温度を第２の加熱温度とした場合において、第１突出量及び第２突出量の少なくとも一方が、第１の加熱温度における突出量ΔＬと第２の加熱温度における突出量ΔＬとのいずれに対しても１３０％以内の突出量であることが好ましい。この場合、有機絶縁膜同士の接合をより確実に行うと共に、電極同士の接合もより確実に行い、両方の接合をより確実に両立させることができる。特に、第１の加熱温度と第２の加熱温度とが異なる場合、仮圧着と本圧着とのいずれにおいても突出量が上記の式（１）における突出量ΔＬに対して１３０％以内であることにより、仮圧着での有機絶縁膜同士の接合をより確実に行うと共に、本圧着での電極同士の接合もより確実に行い、両方の接合をより確実に両立させることができる。
　この半導体装置の製造方法において、接合する工程では、第１半導体基板及び半導体チップを加熱する温度は、２３０℃以上２８０℃以下であってもよい。この場合、有機絶縁膜が溶融し過ぎて流動性を有してしまい有機絶縁膜同士又は電極同士の接合においてずれが生じてしまうことを、抑制することができる。
　この半導体装置の製造方法において、接合する工程では、第１半導体基板及び半導体チップを加圧する際の圧力は２．５ＭＰａ以上であってもよい。この場合、電極同士の接合をより確実に行うことができる。なお、第１半導体基板及び半導体チップを加熱する温度が２３０℃以上２８０℃以下である場合、このような高圧（２．５ＭＰａ以上）で加圧しても、有機絶縁膜同士又は電極同士の接合においてずれが生じづらい。
　本開示の別側面に係る半導体装置の製造方法は、第１基板本体と、該第１基板本体の一面に設けられた第１有機絶縁膜及び第１電極とを有する第１半導体基板を準備する工程と、第２基板本体と、該第２基板本体の一面に設けられた第２有機絶縁膜及び複数の第２電極とを有する第２半導体基板を準備する工程と、第１半導体基板の一面側に配置されている第１有機絶縁膜及び第１電極の表面を研磨する工程と、第２半導体基板の一面側に配置されている第２有機絶縁膜及び第２電極の表面を研磨する工程と、研磨された第２半導体基板を個片化し、第２有機絶縁膜に対応する絶縁膜部分と少なくとも１つの第２電極とをそれぞれが備えた複数の半導体チップを取得する工程と、第１半導体基板の第１電極に対して複数の半導体チップの内の少なくとも１つの半導体チップの第２電極の位置合わせを行う工程と、第１半導体基板及び半導体チップを加熱及び加圧して、第１有機絶縁膜と絶縁膜部分とを互いに接合すると共に、第１電極と第２電極とを互いに接合する工程と、を備えている。この半導体装置の製造方法では、第１半導体基板に対して半導体チップを加熱加圧によって接合する際に、第１電極と第１有機絶縁膜との第１段差量、及び第２電極と第２有機絶縁膜との第２段差量の少なくとも一方が１０ｎｍ以下である。
　この別側面に係る半導体装置の製造方法は、第１半導体基板に対して半導体チップを加熱加圧によって接合する際に、第１電極と第１有機絶縁膜との第１段差量、及び第２電極と第２有機絶縁膜との第２段差量の少なくとも一方が１０ｎｍ以下となっている。この場合、加熱されて有機絶縁膜が電極よりも膨張したとしても有機絶縁膜が電極同士の密着を阻害しないように予め設定さているため、この製造方法によれば、第１電極と第２電極との密着性を向上することができる。なお、この別側面に係る半導体装置の製造方法に、上述した半導体装置の製造方法における各種態様を個別に又は組み合わせて適用してもよい。
　本開示によれば、有機絶縁膜を用いたハイブリッドボンディング製法において、電極同士の密着性を向上することができる半導体装置の製造方法を提供することができる。
図１は、本開示の一実施形態に係る半導体装置の製造方法によって製造される半導体装置（ＣｏＷ）の一例を模式的に示す断面図である。 図２は、図１に示す半導体装置を製造する方法を順に示す模式的な断面図である。 図３は、図１に示す半導体装置を製造する方法を順に示す模式的な断面図であり、図２に示す工程の後の製造プロセスを示す。 図４は、図２及び図３に示す半導体装置の製造方法における電極の高さと有機絶縁膜の高さとの関係を示す図であり、（ａ）は、電極及び有機絶縁膜が研磨された際の状態（加熱前の状態）を示し、（ｂ）は、電極及び有機絶縁膜が接合される際の状態（加熱時の状態）を示す。 図５は、実施例における電極の突出量と圧着歩留まりとの関係を示す図である。 図６は、２種類の電極の突出量（Ｃｕ凸量）と２種類の有機絶縁材料とを用いてハイブリッドボンディングを行った際の電極に密着度合いを示す観察断面写真である。
　以下、必要により図面を参照しながら本開示のいくつかの実施形態について詳細に説明する。以下の説明では、同一又は相当部分には同一の符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。本明細書の記載及び請求項において「左」、「右」、「正面」、「裏面」、「上」、「下」、「上方」、「下方」等の用語が利用されている場合、これらは、説明を意図したものであり、必ずしも永久にこの相対位置である、という意味ではない。更に、図面の寸法比率は図示の比率に限られるものではない。
　本明細書において「層」との語は、平面図として観察したときに、全面に形成されている形状の構造に加え、一部に形成されている形状の構造も包含される。また、本明細書において「工程」との語は、独立した工程だけではなく、他の工程と明確に区別できない場合であってもその工程の所期の作用が達成されれば、本用語に含まれる。また、「～」を用いて示された数値範囲は、「～」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
（半導体装置の構成）
　図１は、一実施形態に係る半導体装置の製造方法によって製造される半導体装置の一例を模式的に示す断面図である。図１に示すように、半導体装置１は、例えば半導体パッケージの一例であり、第１半導体基板１０と複数の半導体チップ２０とを備えており、Chip-on-wafer（ＣｏＷ）構造を有している。複数の半導体チップ２０は、後述する第２半導体基板２００Ａ（図２の（ｆ）を参照）をダイシングにより個片化することで作製される。複数の半導体チップ２０が第１半導体基板１０上に実装されて三次元実装構造となる。第１半導体基板１０は、例えばＬＳＩ（Large scale Integrated Circuit:大規模集積回路）チップ又はＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサ等の複数の半導体チップが各半導体チップ２０に対応する箇所に形成された基板であってもよいが、これらに限定されない。各半導体チップ２０は、例えばＬＳＩ又はメモリ等の半導体チップであってもよいが、これらに限定されない。第１半導体基板１０と複数の半導体チップ２０とは、後述する有機絶縁膜を用いたハイブリッドボンディング製法により、それぞれの端子電極とその周りの有機絶縁膜同士が強固且つ位置ズレせずに微細接合されている。なお、半導体装置１は、図１に示す構成から更に個片化された１の半導体チップ２０と、１の半導体チップ２０に対応する第１半導体基板１０の一部である基板部分とを備える、個別の半導体装置１Ａに更に個片化されてもよい（図３の（ｄ）を参照）。
（半導体装置の製造方法）
　次に、半導体装置１の製造方法について、図２及び図３を参照して、説明する。図２は、図１に示す半導体装置を製造するための方法を順に示す模式的な断面図である。図３は、図１に示す半導体装置を製造するための方法を順に示す模式的な断面図であり、図２に示す工程の後に行われる工程を示す模式図である。
　半導体装置１は、例えば、以下の工程（ａ）～工程（ｇ）を経て製造することができる。
　（ａ）第１基板本体と、該第１基板本体の一面に設けられた第１有機絶縁膜及び第１電極とを有する第１半導体基板を準備する工程。
　（ｂ）第２基板本体と、該第２基板本体の一面に設けられた第２有機絶縁膜及び複数の第２電極とを有する第２半導体基板を準備する工程。
　（ｃ）前記第１半導体基板の前記一面側に配置されている前記第１有機絶縁膜及び前記第１電極の表面を研磨する工程。
　（ｄ）前記第２半導体基板の前記一面側に配置されている前記第２有機絶縁膜及び前記第２電極の表面を研磨する工程。
　（ｅ）研磨された前記第２半導体基板を個片化し、前記第２有機絶縁膜に対応する絶縁膜部分と少なくとも１つの前記第２電極とをそれぞれが備えた複数の半導体チップを取得する工程。
　（ｆ）前記第１半導体基板の前記第１電極に対して前記複数の半導体チップの内の少なくとも１つの半導体チップの前記第２電極の位置合わせを行う工程。
　（ｇ）前記第１半導体基板及び前記半導体チップを加熱及び加圧して、前記第１有機絶縁膜と前記絶縁膜部分とを互いに接合すると共に、前記第１電極と前記第２電極とを互いに接合する工程。
［工程（ａ）］
　工程（ａ）は、半導体素子及びそれらを接続する配線などからなる集積回路が形成されたシリコン基板である第１半導体基板を準備する工程である。工程（ａ）では、図２の（ａ）に示すように、シリコン等からなる第１基板本体１０１の一面１０１ａに、メッキ下地層１０２を形成すると共に、メッキ下地層１０２の上にドライフィルムレジスト（ＤＦＲ）を用いて、所定パターンの複数の開口１０３ａを有するレジスト層１０３を形成する。メッキ下地層１０２は、例えば、Ｔｉ／Ｃｕ膜であり、複数の開口１０３ａに露出する。メッキ下地層１０２は、他の材料から形成されてもよい。レジスト層１０３が形成されると、図２の（ｂ）に示すように、各開口１０３ａ内に電気メッキにより銅を析出させて第１電極１０４を形成する。第１電極１０４は、銅以外の材料から形成されてもよい。その後、図２の（ｃ）に示すように、レジスト層１０３を除去する。これにより、複数の第１電極１０４の間に空隙１０４ａが形成される。
　続いて、第１絶縁膜に用いられる有機絶縁材料を準備する。ここで用いられる有機絶縁材料としては、例えばポリイミド（ＰＩ）であり、硬化した後のガラス転移温度Ｔｇが２５０℃以上で、且つ、線膨張係数が３０ｐｐｍ／Ｋ以上１００ｐｐｍ／Ｋ以下の樹脂材料である。第１絶縁膜に用いられる有機絶縁材料としては、硬化した後のガラス転移温度Ｔｇが２００℃以上４００℃以下で、且つ、線膨張係数が３０ｐｐｍ／Ｋ以上１００ｐｐｍ／Ｋ以下の他の樹脂材料であってもよい。有機絶縁材料は、ポリイミド以外としては、例えば、ポリイミド前駆体（例えばポリイミアミックエステル又はポリアミック酸）、ポリアミドイミド、ビスマレイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又はＰＢＯ前駆体等を用いることができる。これら有機絶縁材料は、例えば、酸化シリコン（ＳｉＯ２）等の無機材料に比べて低い弾性率を有しており、柔らかい材料である。このような有機材料を用いることにより、後述する工程（ｇ）で有機絶縁膜同士を貼り合わせる際、絶縁膜上に微細なデブリがあっても有機絶縁膜内に吸収してデブリによる接合不良を防止し、有機絶縁膜同士の貼り合わせを確実に行うことが可能となる。有機絶縁材料は、液状又は溶媒に可溶なものとして準備される。
　液状の有機絶縁材料が準備されると、図２の（ｄ）に示すように、第１基板本体１０１の一面１０１ａ上に有機絶縁材料１０５をスピンコートにより塗布する。これにより、有機絶縁材料１０５が第１電極１０４間の空隙１０４ａを満たすと共に複数の第１電極１０４の全体を覆うようになる。有機絶縁材料１０５がこのように塗布されると、図２の（ｅ）に示すように、有機絶縁材料１０５を含む半製品を所定時間（例えば２時間）、高温（例えば３５０℃以上）で加熱して、有機絶縁材料１０５を硬化させる。これにより、有機絶縁材料１０５が硬化して、第１絶縁膜１０５Ａが形成される。以上により、第１半導体基板１００が形成される。
［工程（ｂ）］
　工程（ｂ）は、工程（ａ）と同様のプロセスであり、半導体素子及びそれらを接続する配線などからなる集積回路が形成されたシリコン基板である第２半導体基板を準備する工程である。工程（ｂ）では、図２の（ａ）に示すように、シリコン等からなる第２基板本体２０１の一面２０１ａに、メッキ下地層２０２を形成すると共に、メッキ下地層２０２の上にドライフィルムレジストを用いて、所定パターンの複数の開口２０３ａを有するレジスト層２０３を形成する。レジスト層２０３が形成されると、図２の（ｂ）に示すように、各開口２０３ａ内に電気メッキにより銅を析出させて第２電極２０４を形成する。第２電極２０４は、銅以外の材料から形成されてもよい。その後、図２の（ｃ）に示すように、レジスト層２０３を除去する。これにより、複数の第２電極２０４の間に空隙２０４ａが形成される。
　続いて、第２絶縁膜に用いられる有機絶縁材料を準備する。ここで用いられる有機絶縁材料としては、例えばポリイミドであり、硬化した後のガラス転移温度Ｔｇが２５０℃以上で、且つ、線膨張係数が３０ｐｐｍ／Ｋ以上１００ｐｐｍ／Ｋ以下の樹脂材料である。第２絶縁膜に用いられる有機絶縁材料としては、硬化した後のガラス転移温度Ｔｇが２００℃以上４００℃以下で、且つ、線膨張係数が３０ｐｐｍ／Ｋ以上１００ｐｐｍ／Ｋ以下の他の樹脂材料であってもよい。第２絶縁膜に用いられる他の有機絶縁材料は、第１絶縁膜に用いられる他の有機絶縁材料と同じであってもよく、記載を省略する。液状の有機絶縁材料が準備されると、図２の（ｄ）に示すように、第２基板本体２０１の一面２０１ａ上に有機絶縁材料２０５をスピンコートにより塗布する。これにより、有機絶縁材料２０５が第２電極２０４間の空隙２０４ａを満たすと共に複数の第２電極２０４の全体を覆うようになる。有機絶縁材料２０５がこのように塗布されると、図２の（ｅ）に示すように、有機絶縁材料２０５を含む半製品を所定時間（例えば２時間）、高温（例えば３５０℃以上）で加熱して、有機絶縁材料２０５を硬化させる。これにより、有機絶縁材料２０５が硬化して、第２絶縁膜２０５Ａが形成される。以上により、第２半導体基板２００が形成される。
［工程（ｃ）］
　続いて、硬化した有機絶縁材料からなる第１絶縁膜１０５Ａを含む第１半導体基板１００が形成されると、図２の（ｅ）及び（ｆ）に示すように、第１絶縁膜１０５Ａの表面１０５ａをＣＭＰ（Chemical Mechanical Polishing）法を用いて研磨する。工程（ｃ）では、第１絶縁膜１０５Ａだけでなく、第１電極１０４の先端部分も研磨する。工程（ｃ）では、図４の（ａ）に示すように、第１電極１０４の先端１０４ｂが、第１絶縁膜１０５Ｂの表面１０５ｂから突出するように選択的にＣＭＰ法で研磨する。第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量（第１突出量）は、後述する工程（ｇ）で接合される際の加熱によって第１絶縁膜１０５Ｂが膨張することを考慮して、例えば、以下の式（２）に基づく突出量ΔＬに設定されている。
Figure JPOXMLDOC01-appb-M000003
 　上記式（２）において、Ｄは、第１絶縁膜１０５Ｂの膜厚（加熱前、室温、単位は（μｍ））であり、ΔＴは、工程（ｇ）での接合前の温度（室温）と接合時の加熱温度の温度差であり、αＰＩは、第１絶縁膜１０５Ａを構成する材料（ＰＩ：ポリイミド）の線膨張係数（１０―６／Ｋ）であり（α１に対応）、αＣｕは、第１電極１０４を構成する材料（銅）の線膨張係数（１０―６／Ｋ）である（α２に対応）。なお、ここでいう室温は、２５℃である。
　第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量は、上記の式（２）から算出される突出量ΔＬと一致してもよいが、突出量ΔＬに対して１３０％以内の突出量であればよく、突出量ΔＬに対して８５％以内の突出量であることが好ましく、突出量ΔＬに対して６０％以内の突出量であることが好ましい。即ち、第１電極１０４の突出量は、算出される突出量ΔＬよりも小さいほうが好ましい。一方、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量は、上記の式（２）から算出される突出量ΔＬに対して２０％以上の突出量であればよく、突出量ΔＬに対して４０％以上の突出量であることが好ましい。また、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量は、上記の式（２）から算出される突出量ΔＬに対して５０％以上１００％以内の突出量であってもよい。また、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量は、具体的には、４０ｎｍ以上１００ｎｍ以下であることが好ましく、６０ｎｍ以上８０ｎｍ以下であることがより好ましい。ＣＭＰによる上述した選択的な研磨は、ＣＭＰ法に用いるスラリーの材料構成又は研磨速度等を変えることで実現することが可能である。
　ＣＭＰによる研磨により、第１半導体基板１００Ａの表面上のデブリ等も除去される。工程（ｃ）による研磨により、第１半導体基板１００Ａの表面、即ち、第１絶縁膜１０５Ｂの表面１０５ｂと第１電極１０４の先端１０４ｂの表面との表面粗さＲａが１ｎｍ以下となるように研磨される。絶縁膜及び電極の表面をこのように研磨しておくことにより、後述する工程（ｇ）で接合する際に、より確実に接合が行われる。なお、ここで用いる表面粗さＲａは、ＪＩＳ　Ｂ　０６０１－２００１で規定される算術平均粗さ（Ｒａ）である。このように研磨された後の第１絶縁膜１０５Ｂの厚さは、例えば、２μｍ以上１０μｍ以下であってもよい。
［工程（ｄ）］
　続いて、硬化した有機絶縁材料からなる第２絶縁膜２０５Ａが形成されると、工程（ｃ）と同様に、図２の（ｅ）及び（ｆ）に示すように、第２絶縁膜２０５Ａの表面２０５ａをＣＭＰ法を用いて研磨する。工程（ｄ）では、第２絶縁膜２０５Ａだけでなく、第２電極２０４の先端部分も研磨する。工程（ｄ）では、例えば、第２電極２０４の先端２０４ｂが、第２絶縁膜２０５Ｂの表面２０５ｂから突出するように選択的にＣＭＰ法で研磨する。第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量（第２突出量）は、第１電極１０４の突出量と同様に、後述する工程（ｇ）で接合される際の加熱によって第２絶縁膜２０５Ｂが膨張することを考慮して、例えば、上記の式（２）に基づく突出量ΔＬに設定される。但し、第２電極２０４の突出量を算出する場合、上記の式（２）における、Ｄは、第２絶縁膜２０５Ｂの膜厚（加熱前、室温）であり、ΔＴは、工程（ｇ）での接合前の温度（室温）と接合時の加熱温度の温度差であり、αＰＩは、第２絶縁膜２０５Ａを構成する材料（ＰＩ：ポリイミド）の線膨張係数であり、αＣｕは、第２電極２０４を構成する材料（銅）の線膨張係数である。
　第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量は、第１電極１０４の場合と同様に、上記の式（２）から算出される突出量ΔＬと一致してもよいが、突出量ΔＬに対して１３０％以内の突出量であればよく、突出量ΔＬに対して８５％以内の突出量であることが好ましく、突出量ΔＬに対して６０％以内の突出量であることが好ましい。即ち、第２電極２０４の突出量は、算出される突出量ΔＬよりも小さいほうが好ましい。一方、第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量は、上記の式（２）から算出される突出量ΔＬに対して２０％以上の突出量であればよく、突出量ΔＬに対して４０％以上の突出量であることが好ましい。また、第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量は、上記の式（２）から算出される突出量ΔＬに対して５０％以上１００％以内の突出量であってもよい。また、第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量は、具体的には、４０ｎｍ以上１００ｎｍ以下であることが好ましく、６０ｎｍ以上８０ｎｍ以下であることがより好ましい。第２電極２０４の突出量は、第１電極１０４の突出量と同じであってもよく、異なっていてもよい。第２電極２０４の突出量と第１電極１０４の突出量が異なる場合は、第１電極１０４の突出量ΔＬ１と第２電極２０４の突出量ΔＬ２の算術平均値が上記の式（２）から算出される突出量ΔＬと一致又は上述した範囲内（例えばΔＬに対して１３０％以内）であることが好ましい。また、第２電極２０４が第２絶縁膜２０５Ｂの表面２０５ｂから窪む形状であり、第１電極１０４が第１絶縁膜１０５Ｂの表面１０５ｂから上述したような量で突出する形状であってもよいし、逆の構成であってもよい。この場合、窪んだ電極の絶縁膜表面からの量をマイナスとし、突出した電極の絶縁膜表面からの量をプラスとして上述した算術平均値を算出する。そして、この算術平均値が上記の式（２）から算出される突出量ΔＬと一致又は上述した範囲内（例えばΔＬに対して１３０％以内）であることが好ましい。
　ＣＭＰによる研磨により、第２半導体基板２００Ａの表面上のデブリ等も除去される。工程（ｄ）による研磨により、第２半導体基板２００Ａの表面、即ち、第２絶縁膜２０５Ｂの表面２０５ｂと第２電極２０４の先端２０４ｂの表面との表面粗さＲａが１ｎｍ以下となるように研磨される。絶縁膜及び電極の表面をこのように研磨しておくことにより、後述する工程（ｇ）で接合する際に、より確実に接合が行われる。このように研磨された後の第２絶縁膜２０５Ａの厚さは、例えば、２μｍ以上１０μｍ以下であってもよい。
［工程（ｅ）］
　続いて、第２半導体基板２００Ａの研磨が終了すると、工程（ｅ）では、研磨された第２半導体基板２００Ａを個片化し、第２絶縁膜２０５Ｂに対応する絶縁膜部分２０５Ｃと少なくとも１つの第２電極２０４とをそれぞれが備えた複数の半導体チップ２０を取得する。工程（ｅ）では、図３の（ａ）に示すように、第２半導体基板２００をダイシングテープ２０６上に配置して、第２絶縁膜２０５Ｂから第２基板本体２０１に向かってダイシング等の切断手段により複数の半導体チップ２０へと個片化する。第２半導体基板２００Ａをダイシングする際に第２絶縁膜２０５Ｂに保護材等を被覆して、それから個片化してもよい。工程（ｅ）により、第２半導体基板２００Ａの第２絶縁膜２０５Ｂは、図３の（ａ）に示すように、各半導体チップ２０に対応する絶縁膜部分２０５Ｃへと分割される。また、第２基板本体２０１は、同様に、対応する基板部分２０１Ｂへと分割される。第２半導体基板２００Ａを個片化するダイシング方法としては、例えば、プラズマダイシング、ステルスダイシング又はレーザーダイシングを用いることができる。
［工程（ｆ）］
　続いて、第２半導体基板２００Ａを個片化して複数の半導体チップ２０が形成されると、図３の（ｂ）に示すように、第１半導体基板１００Ａの第１電極１０４に対して各半導体チップ２０の第２電極２０４の位置合わせを行う。工程（ｆ）では、ボンディングパッドＰを用いて半導体チップ２０をピックアップし、第２電極２０４を第１電極１０４に対して位置合わせさせる。
［工程（ｇ）］
　続いて、第１半導体基板１００Ａの第１電極１０４に対する半導体チップ２０の第２電極２０４の位置決めがされると、図３の（ｃ）に示すように、第１半導体基板１００Ａ及び半導体チップ２０を所定の高温、例えば２００℃～３５０℃に加熱すると共に、第１半導体基板１００Ａに対して半導体チップ２０を所定圧（例えば、０．８ＭＰａ）で押圧する。この押圧処理は、例えば、押圧部材Ｒを用いて１時間程度継続される。上述した加熱は、この押圧処理中、維持される。この加熱処理の際、第１半導体基板１００Ａにおいては、図４の（ｂ）に示すように、第１絶縁膜１０５Ｂが熱膨張し（第１電極１０４も熱膨張し）、第１絶縁膜１０５Ｂの表面１０５ｂが第１電極１０４の表面１０４ｂと略一致するようになる。より具体的には、第１電極１０４と第１絶縁膜１０５Ｂとの段差量（第１段差量）が１０ｎｍ以下となる。ここでいう段差量は、第１電極１０４の表面１０４ｂが第１絶縁膜１０５Ｂの表面１０５ｂよりも窪んでいる場合はその窪み量であり、第１電極１０４の表面１０４ｂが第１絶縁膜１０５Ｂの表面１０５ｂよりも突出する場合にはその突出量を意味する。また、同様に、この加熱処理の際、半導体チップ２０においても、図４の（ｂ）に示すように、絶縁膜部分２０５Ｃが熱膨張し（第２電極２０４も熱膨張し）、絶縁膜部分２０５Ｃの表面２０５ｃが第２電極２０４の表面２０４ｂと略一致するようになる。より具体的には、第２電極２０４と絶縁膜部分２０５Ｃとの段差量（第２段差量）が１０ｎｍ以下となる。ここでいう段差量は、第２電極２０４の表面２０４ｂが絶縁膜部分２０５Ｃの表面２０５ｃよりも窪んでいる場合はその窪み量であり、第２電極２０４の表面２０４ｂが絶縁膜部分２０５Ｃの表面２０５ｃよりも突出する場合にはその突出量を意味する。
　このように、本実施形態に係る半導体装置の製造方法では、加熱時に、第１電極１０４の表面１０４ｂと第１絶縁膜１０５Ｂの表面１０５ｂとが略一致し、且つ、第２電極２０４の表面２０４ｂと絶縁膜部分２０５Ｃの表面２０５ｃとが略一致した状態で、ハイブリッドボンディングが行われる。このような状態でハイブリットボンディングを行えることにより、第１半導体基板１００Ａの第１絶縁膜１０５Ｂと半導体チップ２０の絶縁膜部分２０５Ｃとを接合する際に、第１半導体基板１００の第１電極１０４と半導体チップ２０の第２電極２０４とをより確実に突き合わせて接合させることができる。なお、絶縁膜同士の接合と電極同士との接合は同時に行われてもよいし、絶縁膜同士が接合された後に、押圧を更に進めて電極同士を接合させてもよい。このような接合により、図１に示す半導体装置１が得られる。
　絶縁膜同士が接合された後に、押圧を更に進めて電極同士を接合させる場合、工程（ｇ）では、第１絶縁膜１０５Ｂと絶縁膜部分２０５Ｃとを互いに接合するための仮圧着を行う工程と、第１電極１０４と第２電極２０４とを互いに接合するための本圧着を行う工程とが行われる。この接合方法では、仮圧着及び本圧着の何れの段階においても、上述したように、第１絶縁膜１０５Ｂの表面１０５ｂが第１電極１０４の表面１０４ｂと略一致する（例えば、第１電極１０４と第１絶縁膜１０５Ｂとの段差量が１０ｎｍ以下となる）と共に、第２絶縁膜２０５Ｂの表面２０５ｂが第２電極２０４の表面２０４ｂと略一致する（例えば、第２電極２０４と第２絶縁膜２０５Ｂとの段差量が１０ｎｍ以下となる）ことが好ましい。このため、研磨を行う工程（ｃ）及び（ｄ）における、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量、及び、第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量は、仮圧着の際の温度（第１の温度）及び本圧着の際の温度（第２の温度）のそれぞれを上述した式（２）に適用した場合であっても、上述した範囲となることが好ましい。
　即ち、第１電極１０４及び第２電極２０４の加熱前の突出量は、仮圧着及び本圧着の温度のそれぞれを式（２）に適用して算出される各突出量ΔＬに対して１３０％以内の突出量であることが好まく、各突出量ΔＬに対して８５％以内の突出量であることが好ましく、各突出量ΔＬに対して６０％以内の突出量であることが好ましい。同様に、第１電極１０４及び第２電極２０４の加熱前の突出量は、仮圧着及び本圧着の温度のそれぞれを式（２）に適用して算出される各突出量ΔＬに対して２０％以上の突出量であればよく、各突出量ΔＬに対して４０％以上の突出量であることが好ましい。なお、上記同様に、第１電極１０４及び第２電極２０４の加熱前の突出量は、仮圧着及び本圧着の温度のそれぞれを式（２）に適用して算出される各突出量ΔＬに対して５０％以上１００％以内の突出量であってもよい。
　また、仮圧着及び本圧着を行う場合、仮圧着における加熱温度及び加圧圧力と、本圧着における加熱温度及び加圧圧力とは、温度及び圧力の両方が異なっていてもよく、一部が異なっていてもよい。例えば、仮圧着における加熱温度は１５０℃～４００℃であり、本圧着における加熱温度は２００℃～３５０℃であってもよい。また、仮圧着における加圧圧力は１ＭＰａ～６ＭＰａであり、本圧着における加圧圧力は１ＭＰａ～２０ＭＰａであってもよい。本発明者らの検討によれば、仮圧着及び本圧着のいずれにおいても、加熱温度を２３０℃以上２８０℃以下（一例として２５０℃）にした場合、加圧圧力を２．５ＭＰａ以上、３ＭＰａ以上、５ＭＰａ以上又は７ＭＰａ以上とした場合であっても、第１半導体基板１００Ａに対する半導体チップ２０の位置ズレが生じづらいことが分かってきている。なお、加圧圧力を強くすることにより、工程（ｇ）における接合時間の短縮及び接合強度の向上に加えて、第１電極１０４及び第２電極２０４（銅電極）が加圧によって弾性変形して縮むことで、式（２）の見かけのΔＬが小さくなるため、突出量ΔＬが上述の好ましい範囲より大きくなっても適切に接続できたり、接合温度の低温化が可能になる。
　このようにハイブリッドボンディングにより互いに接合された第１半導体基板１００と複数の半導体チップ２０とを、図３の（ｄ）に示すように、更に個片化してもよい。この半導体装置１Ａは、少なくとも１つの半導体チップ２０と、第１半導体基板１００の内、半導体チップ２０に対応する基板部分２０１Ｂとを有する。
　以上、本実施形態に係る半導体装置の製造方法によれば、第１半導体基板１００Ａ及び半導体チップ２０を加熱する前において、第１電極１０４が第１絶縁膜１０５Ｂの表面１０５ｂから突出する突出量及び第２電極２０４が絶縁膜部分２０５Ｃの表面２０５ｃから突出する突出量の一方又は両方が、上記の式（２）で示される突出量ΔＬに対して１３０％以内の突出量となっている。即ち、加熱よりも前の段階において、第１電極１０４及び第２電極２０４の電極が有機絶縁膜の表面から所定量を突出するように設定されており、加熱時に有機絶縁膜が熱膨張したとしても有機絶縁膜が電極同士の密着を阻害しないようになっている。このため、この製造方法によれば、絶縁膜に有機絶縁材料を用いた場合であっても、第１電極１０４と第２電極２０４との密着性を向上することができる。
　また、本実施形態に係る半導体装置の製造方法では、第１電極１０４の加熱前の突出量及び第２電極２０４の加熱前の突出量の一方又は両方は４０ｎｍ以上１００ｎｍ以下であってもよい。この場合、加熱時に有機絶縁膜が膨張したとしても有機絶縁膜が電極同士の突き合わせ又は密着を阻害しないようにして、第１電極１０４と第２電極２０４との密着性を向上することができる。
　また、本実施形態に係る半導体装置の製造方法では、第１電極１０４の加熱前の突出量及び第２電極２０４の加熱前の突出量の一方又は両方が６０ｎｍ以上８０ｎｍ以下であってもよい。この場合、加熱時に有機絶縁膜が膨張したとしても有機絶縁膜が電極同士の突き合わせ又は密着を阻害しないようにして、第１電極１０４と第２電極２０４との密着性を向上することができる。
　また、本実施形態に係る半導体装置の製造方法では、第１半導体基板１００Ａに対して半導体チップ２０を加熱接合する工程では、加熱により、第１電極１０４と第１絶縁膜１０５Ｂとの段差量、及び第２電極２０４と絶縁膜部分２０４Ｃとの段差量が例えば１０ｎｍ以下となる。第１半導体基板１００Ａ及び半導体チップ２０を加熱して接合する際、各有機絶縁膜は熱膨張することがある。しかし、膨張した際の電極と絶縁膜との間の段差が１０ｎｍ以下となるように予め電極を突出させる等の設定を行っておくことにより、有機絶縁膜が電極同士の突き合わせ又は密着を阻害することをより確実に防止することができる。よって、この製造方法によれば、第１電極１０４と第２電極２０４との密着性をより確実に向上することができる。
　また、本実施形態に係る半導体装置の製造方法では、第１絶縁膜１０５Ｂ及び第２絶縁膜２０５Ｂに含まれる樹脂材料は、ビスマレイミド、ポリイミド、ポリイミド前駆体、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又は、ＰＢＯ前駆体を含んでもよい。この場合、ハイブリッドボンディング製法において第１電極１０４と第２電極２０４とを接合する際に高温をかけたとしても、第１絶縁膜１０５Ｂ及び第２絶縁膜２０５Ｂに対応する絶縁膜部分２０５Ｃが軟化して第１電極１０４と第２電極２０４との接合を阻害してしまうことを抑制できる。
　また、本実施形態に係る半導体装置の製造方法では、第１電極１０４の加熱前の突出量及び第２電極２０４の加熱前の突出量の一方又は両方が、上記の式（２）で算出される突出量ΔＬに対して５０％以上１００％以内の突出量であってもよい。本発明者らの検討によれば、第１電極１０４及び第２電極２０４の各突出量が突出量ΔＬに対して５０％以上１００％以内の突出量であることにより、有機絶縁膜同士の接合をより確実に行うと共に、電極同士の接合もより確実に行い、両方の接合をより確実に両立させることができることがわかってきている。
　また、本実施形態に係る半導体装置の製造方法では、第１半導体基板１００を研磨する工程では、第１絶縁膜１０５Ｂ及び第１電極１０４の各表面の表面粗さＲａが１ｎｍ以下となるように研磨を行い、第２半導体基板２００を研磨する工程では、第２絶縁膜２０５Ｂ及び第２電極２０４の各表面の表面粗さＲａが１ｎｍ以下となるように研磨を行っている。このような研磨により、接合される有機絶縁膜の表面粗さＲａが低減されているため、第１半導体基板１００Ａに対して半導体チップ２０を接合する際、第１絶縁膜１０５Ｂと半導体チップ２０の絶縁膜部分２０５Ｃとの接合強度を高めることが可能となる。また、同様に、第１電極１０４と第２電極２０４との接合をより確実に行って、電極同士の接続抵抗をより確実に下げることが可能となる。
　また、本実施形態に係る半導体装置の製造方法では、接合する工程（ｇ）は、第１絶縁膜１０５Ｂと絶縁膜部分２０５Ｃとを互いに接合するための仮圧着を行う工程と、第１電極１０４と第２電極２０４とを互いに接合するための本圧着を行う工程と、を有してもよい。仮圧着を行う際の加熱温度を第１の加熱温度とすると共に、本圧着を行う際の加熱温度を第２の加熱温度とした場合において、第１電極１０４の加熱前の突出量及び第２電極２０４の加熱前の突出量の一方又は両方が、第１の加熱温度における突出量ΔＬと第２の加熱温度における突出量ΔＬとのいずれに対しても１３０％以内の突出量であることが好ましい。この場合、有機絶縁膜同士の接合をより確実に行うと共に、電極同士の接合もより確実に行い、両方の接合をより確実に両立させることができる。特に、第１の加熱温度と第２の加熱温度とが異なる場合、仮圧着と本圧着とのいずれにおいても突出量が上記の式（２）における突出量ΔＬに対して１３０％以内であることにより、仮圧着での有機絶縁膜同士の接合をより確実に行うと共に、本圧着での電極同士の接合もより確実に行い、両方の接合をより確実に両立させることができる。
　以下、実施例により本発明をより具体的に説明するが、本発明は実施例に限定されるものではない。
　まず、上述した第１半導体基板１００Ａと第２半導体基板２００Ａ（複数の半導体チップ２０）に対応する一対のテストウェハを準備した。この準備では、テストウェハに用いる有機絶縁膜の材料として、ポリイミドＨＤ４１００（ＨＤマイクロシステムズ社製、商品名）とポリイミドＨＤ７０１０（ＨＤマイクロシステムズ社製、商品名）を準備した。ポリイミドＨＤ４１００は、硬化後のガラス転移温度が２９０℃であり、線膨張係数（ＣＴＥ）が１００ｐｐｍ／Ｋ（１０―６／℃）であった。ポリイミドＨＤ７０１０は、硬化後のガラス転移温度が２６７℃であり、線膨張係数（ＣＴＥ）が７５ｐｐｍ／Ｋであった。なお、電極に用いる銅の線膨張係数は、１６．８ｐｐｍ／Ｋ（１０―６／℃）であった。
　続いて、実施例１として、図２に示す方法により、シリコン基板である第１基板本体１０１上に１０μｍ角であって高さ６μｍの銅ピラー（Ｃｕ）である多数の第１電極１０４をセミアディディブ法にて作製した。その後、上述したポリイミドＨＤ４１００を第１基板本体１０１上にスピンコートして第１電極１０４を覆うように被覆し、窒素雰囲気下において、３７５℃で２時間ベークして硬化させた。その後、ＣＭＰ法によって、第１電極１０４とポリイミドＨＤ４１００の硬化物（第１絶縁膜１０５Ａに相当）との表面を研磨した。これにより、第１半導体基板１００Ａを作製した。また、同様の方法で、第２半導体基板２００Ａを作製した。この研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量は４６．７ｎｍだった。また、各絶縁膜の厚さＤは３．９μｍであった。
　また、ＣＭＰによって研磨された第１半導体基板１００Ａと第２半導体基板２００Ａの各表面の表面粗さＲａは０．６６７ｎｍであった。有機絶縁層の表面の表面粗さＲａは、０．３７５ｎｍであった。表面粗さＲａの測定は、走査型プローブ顕微鏡ＳＰＩ４０００（日立ハイテクノロジー社製、商品名）を用いて、ＪＩＳ　Ｂ　０６０１－２００１で規定される算術平均粗さ（Ｒａ）の測定方法に準じて測定された。
　続いて、第２半導体基板２００Ａに対応する第１テストウェハの一方をブレードダイサＤＦＤ－６３６２（ＤＩＳＣＯ社製、商品名）を用いてダイシングして、複数の半導体チップに個片化した。個片化されたチップのサイズは５ｍｍ×５ｍｍであった。
　続いて、個片化された１８個の半導体チップ（半導体チップ２０に対応）を第１テストウェハの他方（第１半導体基板１００Ａに対応）に対して電極の位置合わせを行った後に互いに押し当てて３００℃で２時間加熱した。加熱前後の温度差は２７５℃であった。押圧力は０．８ＭＰであった。その後、圧着がされているかを確認したところ、圧着歩留まりは１００％であった。即ち、全ての半導体チップが第１半導体基板１００Ａに密着していることが確認できた。なお、圧着の可否は、圧着された半導体チップをピンセットで触って脱落しないか否かで判定した。
　次に、実施例２として、実施例１と同様の方法で第１半導体基板１００Ａと第２半導体基板２００Ａを作製した。実施例１と異なる点として、ＣＭＰ研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量を７８．８ｎｍとした。また、各絶縁膜の厚さＤは３．９μｍであった。このように作製した第２半導体基板２００Ａを複数の半導体チップに個片化し、個片化された１８個の半導体チップを第１半導体基板１００Ａに加熱圧着した。加熱圧着の条件は、実施例１と同じであり、例えば、圧着温度は３００℃（加熱前後の温度差２７５℃）であった。圧着がされているかを確認したところ、圧着歩留まりは１７％であった。
　次に、実施例３として、実施例１と同様の方法で第１半導体基板１００Ａと第２半導体基板２００Ａを作製した。実施例１と異なる点として、ＣＭＰ研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量を１２．７ｎｍとした。また、各絶縁膜の厚さＤは４．０μｍであった。このように作製した第２半導体基板２００Ａを複数の半導体チップに個片化し、個片化された９０個の半導体チップを第１半導体基板１００Ａに加熱圧着した。加熱圧着の条件は、加熱温度を３５０℃（加熱前後の温度差３２５℃）とした以外は実施例１と同じであった。圧着がされているかを確認したところ、圧着歩留まりは１００％であった。
　次に、実施例４として、実施例１と同様の方法で第１半導体基板１００Ａと第２半導体基板２００Ａを作製した。実施例１と異なる点として、ＣＭＰ研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量を４６．７ｎｍとした。また、各絶縁膜の厚さＤは３．９μｍであった。このように作製した第２半導体基板２００Ａを複数の半導体チップに個片化し、個片化された１８個の半導体チップを第１半導体基板１００Ａに加熱圧着した。加熱圧着の条件は、加熱温度を３５０℃（加熱前後の温度差３２５℃）とした以外は実施例１と同じであった。圧着がされているかを確認したところ、圧着歩留まりは１００％であった。
　次に、実施例５として、実施例１と同様の方法で第１半導体基板１００Ａと第２半導体基板２００Ａを作製した。実施例１と異なる点として、ＣＭＰ研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量を７８．８ｎｍとした。また、各絶縁膜の厚さＤは３．９μｍであった。このように作製した第２半導体基板２００Ａを複数の半導体チップに個片化し、個片化された１８個の半導体チップを第１半導体基板１００Ａに加熱圧着した。加熱圧着の条件は、加熱温度を３５０℃（加熱前後の温度差３２５℃）とした以外は実施例１と同じであった。圧着がされているかを確認したところ、圧着歩留まりは８３％であった。
　次に、実施例６として、絶縁膜に用いる材料をポリイミドＨＤ７０１０に代えた以外は実施例１と同様の方法で第１半導体基板１００Ａと第２半導体基板２００Ａを作製した。実施例１と異なる点として、ＣＭＰ研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量を１３．０ｎｍとした。また、各絶縁膜の厚さＤは４．２μｍとした。このように作製した第２半導体基板２００Ａを複数の半導体チップに個片化し、個片化された９０個の半導体チップを第１半導体基板１００Ａに加熱圧着した。加熱圧着の条件は、加熱温度を３５０℃（加熱前後の温度差３２５℃）とした以外は実施例１と同じであった。圧着がされているかを確認したところ、圧着歩留まりは１００％であった。
　次に、実施例７として、実施例６と同様の方法で第１半導体基板１００Ａと第２半導体基板２００Ａを作製した。実施例６と異なる点として、ＣＭＰ研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量を９１．５ｎｍとした。また、各絶縁膜の厚さＤは３．９μｍであった。このように作製した第２半導体基板２００Ａを複数の半導体チップに個片化し、個片化された１２個の半導体チップを第１半導体基板１００Ａに加熱圧着した。加熱圧着の条件は、実施例６と同じであり、例えば、加熱温度が３５０℃であった。圧着がされているかを確認したところ、圧着歩留まりは１７％であった。
　次に、実施例８として、実施例６と同様の方法で第１半導体基板１００Ａと第２半導体基板２００Ａを作製した。実施例６と異なる点として、ＣＭＰ研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量を５２.７ｎｍとした。また、各絶縁膜の厚さＤは４．０μｍであった。このように作製した第２半導体基板２００Ａを複数の半導体チップに個片化し、個片化された６個の半導体チップを第１半導体基板１００Ａに加熱圧着した。加熱圧着の条件は、実施例６と異なり、例えば、加熱温度が３００℃（加熱前後の温度差が２７５℃）であった。圧着がされているかを確認したところ、圧着歩留まりは６７％であった。
　次に、比較例１として、実施例６と同様の方法で第１半導体基板１００Ａと第２半導体基板２００Ａを作製した。実施例６と異なる点としては、ＣＭＰ研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量を９１．５ｎｍとした。また、各絶縁膜の厚さＤは３．９μｍであった。このように作製した第２半導体基板２００Ａを複数の半導体チップに個片化し、個片化された６個の半導体チップを第１半導体基板１００Ａに圧着した。圧着の条件は、加熱温度を３００℃（加熱前後の温度差が２７５℃）とした以外は実施例６と同じであった。圧着がされているかを確認したところ、圧着歩留まりは０％であった。
　以下の表１に実施例１～７及び比較例１での条件をまとめたものを示す。
Figure JPOXMLDOC01-appb-T000004
　また、以下の表２に実施例１～７及び比較例での突出量と圧着歩留まりとの関係を示す。以下の表２には、式（２）に基づいて算出したΔＬ計算値、及び、実際の電極の突出量のΔＬ計算値からのずれ率を示す。ずれ率は、電極の突出量をΔＬ計算値で除した値（パーセント）である。なお、図５にも同様の関係を示す。
Figure JPOXMLDOC01-appb-T000005
　表２から明らかなように、第１電極の突出量及び第２電極の突出量がΔＬ計算値に対して１３０％以内である場合、有機絶縁膜同士又は電極同士の密着が為されていることが確認できた。また、第１電極の突出量及び第２電極の突出量がΔＬ計算値に対して８５％以内である場合、有機絶縁膜同士又は電極同士の密着がより確実に為されていることが確認できた（歩留まりが６０％以上）。更に、第１電極の突出量及び第２電極の突出量がΔＬ計算値に対して６０％以内である場合、有機絶縁膜同士又は電極同士の密着が更により確実に為されていることが確認できた（歩留まりが１００％）。
　また、図６に、実施例３、実施例５、実施例６、実施例７での電極同士の接着状態を示す。より具体的には、電極の突出量１０ｎｍでＰＩ種類がＨＤ４１００の写真は実施例３に対応し、電極の突出量８０ｎｍでＰＩ種類がＨＤ４１００の写真は実施例５に対応し、電極の突出量１０ｎｍでＰＩ種類がＨＤ７０１０の写真は実施例６に対応し、電極の突出量８０ｎｍでＰＩ種類がＨＤ７０１０の写真は実施例７に対応している。なお、何れの例においても、圧着温度は３５０℃となっていた。図６に示されるように、電極の突出量８０ｎｍの実施例５及び実施例７は、電極の突出量が１０ｎｍである実施例３及び実施例６に比べて、電極同士の接合面が互いに融合しており、より好適な密着状態となっていることが確認できた。即ち、ΔＬの計算値に対するずれ率が２０％以上であると、電極がより好適な密着状態となることが確認できた。また、実施例５に着目すると、電極の突出量のΔＬ計算値に対するずれ率が７５％、即ちずれ率が５０％～１００％の範囲内にあることにより、圧着の歩留まり（主に有機絶縁膜同士の接合）を向上させることに加えて、電極同士の接合強度も向上させられることが分かった。即ち、有機絶縁膜同士の接合強度の向上と電極同士の接合強度の向上とを両立できることが分かった。
　次に、圧着温度が３００℃である場合と２５０℃である場合とにおける接合の際の半導体チップのズレについて評価した。まず、実施例９として、実施例８と同様の方法で第１半導体基板１００Ａと第２半導体基板２００Ａを作製した。実施例８と異なる点として、ＣＭＰ研磨の際、第１電極１０４の第１絶縁膜１０５Ｂの表面１０５ｂからの突出量と第２電極２０４の第２絶縁膜２０５Ｂの表面２０５ｂからの突出量とを６０ｎｍとした。このように作製した第２半導体基板２００Ａを複数の半導体チップに個片化し、個片化された１の半導体チップを第１半導体基板１００Ａに加熱圧着した。なお、この試験では、電極の接合はデイジーチェーンとしている。加熱圧着の条件は、実施例８と異なり、加熱温度が２５０℃（加熱前後の温度差が２２５℃）であった。また、加圧圧力は３ＭＰａ、５ＭＰａ、７．５ＭＰａのそれぞれで行った。この接合方法では、加熱温度を下げたことにより、加圧圧力を３ＭＰａ以上（２．５ＭＰａ以上）と上げた場合でも、半導体チップのズレがほぼ生じなかった。一方、実施例９と同様の方法で試験を行い、加熱温度を３００℃とした場合、加圧圧力を３ＭＰａとした際、半導体チップのズレがわずかに生じ（約７μｍ）、加圧圧力を５ＭＰａとした際、半導体チップのズレが生じた（約１７μｍ）。
　以上、上記の実施例によれば、有機絶縁膜の膨張を考慮して予め電極を有機絶縁膜の表面よりも所定量を突出させておくことで、有機絶縁膜を用いたハイブリッドボンディング製法で電極同士の密着性を向上させることができることが確認できた。
　１，１Ａ…半導体装置、１０…第１半導体基板、２０…半導体チップ、１００，１００Ａ…第１半導体基板、１０１…第１基板本体、１０１ａ…一面、１０４…第１電極，１０４ｂ…先端、１０５…有機絶縁材料、１０５Ａ，１０５Ｂ…第１絶縁膜、１０５ａ，１０５ｂ…表面、２００，２００Ａ…第２半導体基板、２０１…第２基板本体、２０１ａ…一面、２０４…第２電極、２０４ｂ…先端、２０５…有機絶縁材料、２０５Ａ，２０５Ｂ…第２絶縁膜、２０５Ｃ…絶縁膜部分、２０５ｃ…表面。

Claims (15)

  1. 　第１基板本体と、該第１基板本体の一面に設けられた第１有機絶縁膜及び第１電極とを有する第１半導体基板を準備する工程と、
    　第２基板本体と、該第２基板本体の一面に設けられた第２有機絶縁膜及び複数の第２電極とを有する第２半導体基板を準備する工程と、
    　前記第２半導体基板を個片化し、前記第２有機絶縁膜に対応する絶縁膜部分と少なくとも１つの前記第２電極とをそれぞれが備えた複数の半導体チップを取得する工程と、
    　前記第１半導体基板の前記第１電極に対して前記複数の半導体チップの内の少なくとも１つの半導体チップの前記第２電極の位置合わせを行う工程と、
    　前記第１半導体基板及び前記半導体チップを加熱及び加圧して、前記第１有機絶縁膜と前記絶縁膜部分とを互いに接合すると共に、前記第１電極と前記第２電極とを互いに接合する工程と、を備え、
    　前記第１半導体基板及び前記半導体チップを加熱する前において、前記第１電極が前記第１有機絶縁膜の表面から突出する第１突出量及び前記第２電極が前記第２有機絶縁膜又は前記絶縁膜部分の表面から突出する第２突出量の少なくとも一方が、以下の式（１）で示される突出量ΔＬに対して１３０％以内の突出量である、半導体装置の製造方法。
    Figure JPOXMLDOC01-appb-M000001
     　式（１）において、Ｄは、第１有機絶縁膜の膜厚又は第２有機絶縁膜の膜厚であり、ΔＴは、接合前の温度と接合時の加熱温度の温度差であり、α１は、第１有機絶縁膜又は第２有機絶縁膜を構成する材料の線膨張係数であり、α２は、第１電極又は第２電極を構成する材料の線膨張係数である。
  2. 　前記第１半導体基板の前記一面側に配置されている前記第１有機絶縁膜及び前記第１電極の表面を研磨する工程と、
    　前記第２半導体基板の前記一面側に配置されている前記第２有機絶縁膜及び前記第２電極の表面を研磨する工程と、を更に備え、
    　前記第１突出量及び前記第２突出量の少なくとも一方が前記突出量ΔＬに対して８５％以内の突出量となるように、対応する前記研磨する工程が行われる、
    請求項１に記載の半導体装置の製造方法。
  3. 　前記第１半導体基板を研磨する工程では、前記第１有機絶縁膜及び前記第１電極の各表面の表面粗さＲａが１ｎｍ以下となるように研磨を行い、
    　前記第２半導体基板を研磨する工程では、前記第２有機絶縁膜及び前記第２電極の各表面の表面粗さＲａが１ｎｍ以下となるように研磨を行う、
    請求項２に記載の半導体装置の製造方法。
  4. 　前記第１突出量及び前記第２突出量の少なくとも一方の突出量は４０ｎｍ以上１００ｎｍ以下である、
    請求項１～３の何れか一項に記載の半導体装置の製造方法。
  5. 　前記第１突出量及び前記第２突出量の両方の突出量が６０ｎｍ以上８０ｎｍ以下である、
    請求項１～４の何れか一項に記載の半導体装置の製造方法。
  6. 　前記第１半導体基板及び前記半導体チップを加熱する前において、前記第１突出量及び前記第２突出量の少なくとも一方が前記突出量ΔＬに対して２０％以上の突出量である、
    請求項１～５の何れか一項に記載の半導体装置の製造方法。
  7. 　前記第１半導体基板及び前記半導体チップを加熱する前において、前記第１突出量及び前記第２突出量の両方が前記突出量ΔＬに対して６０％以内の突出量である、
    請求項１～６の何れか一項に記載の半導体装置の製造方法。
  8. 　前記第１突出量及び前記第２突出量の少なくとも一方が前記突出量ΔＬに対して５０％以上１００％以内の突出量である、
    請求項１～７の何れか一項に記載の半導体装置の製造方法。
  9. 　前記接合する工程は、
    　前記第１有機絶縁膜と前記絶縁膜部分とを互いに接合するための仮圧着を行う工程と、
    　前記第１電極と前記第２電極とを互いに接合するための本圧着を行う工程と、を有し、
    　前記仮圧着を行う際の加熱温度を第１の加熱温度とすると共に、前記本圧着を行う際の加熱温度を第２の加熱温度とした場合において、前記第１突出量及び前記第２突出量の少なくとも一方が、前記第１の加熱温度における前記突出量ΔＬと前記第２の加熱温度における前記突出量ΔＬとのいずれに対しても１３０％以内の突出量である、
    請求項１～８の何れか一項に記載の半導体装置の製造方法。
  10. 　前記第１半導体基板に対して前記半導体チップを加熱接合する工程では、加熱により、前記第１電極と前記第１有機絶縁膜との第１段差量、及び前記第２電極と前記第２有機絶縁膜との第２段差量の少なくとも一方が１０ｎｍ以下となる、
    請求項１～９の何れか一項に記載の半導体装置の製造方法。
  11. 　第１基板本体と、該第１基板本体の一面に設けられた第１有機絶縁膜及び第１電極とを有する第１半導体基板を準備する工程と、
    　第２基板本体と、該第２基板本体の一面に設けられた第２有機絶縁膜及び複数の第２電極とを有する第２半導体基板を準備する工程と、
    　前記第１半導体基板の前記一面側に配置されている前記第１有機絶縁膜及び前記第１電極の表面を研磨する工程と、
    　前記第２半導体基板の前記一面側に配置されている前記第２有機絶縁膜及び前記第２電極の表面を研磨する工程と、
    　研磨された前記第２半導体基板を個片化し、前記第２有機絶縁膜に対応する絶縁膜部分と少なくとも１つの前記第２電極とをそれぞれが備えた複数の半導体チップを取得する工程と、
    　前記第１半導体基板の前記第１電極に対して前記複数の半導体チップの内の少なくとも１つの半導体チップの前記第２電極の位置合わせを行う工程と、
    　前記第１半導体基板及び前記半導体チップを加熱及び加圧して、前記第１有機絶縁膜と前記絶縁膜部分とを互いに接合すると共に、前記第１電極と前記第２電極とを互いに接合する工程と、を備え、
    　前記第１半導体基板に対して前記半導体チップを加熱加圧によって接合する際に、前記第１電極と前記第１有機絶縁膜との第１段差量、及び前記第２電極と前記第２有機絶縁膜との第２段差量の少なくとも一方が１０ｎｍ以下である、
    半導体装置の製造方法。
  12. 　前記第１有機絶縁膜及び前記第２有機絶縁膜の膜厚は２μｍ以上１０μｍ以下であり、
    　前記第１有機絶縁膜及び前記第２有機絶縁膜は、硬化時のガラス転移温度が２００℃以上４００℃以下の樹脂材料から形成され、当該樹脂材料の線膨張係数が３０ｐｐｍ／Ｋ以上１００ｐｐｍ／Ｋ以下である、
    請求項１～１１の何れか一項に記載の半導体装置の製造方法。
  13. 　前記第１有機絶縁膜及び前記第２有機絶縁膜に含まれる樹脂材料は、ビスマレイミド、ポリイミド、ポリイミド前駆体、ポリアミドイミド、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）、又は、ＰＢＯ前駆体を含む、
    請求項１～１２の何れか一項に記載の半導体装置の製造方法。
  14. 　前記接合する工程において、前記第１半導体基板及び前記半導体チップを加熱する温度は、２３０℃以上２８０℃以下である、
    請求項１～１３の何れか一項に記載の半導体装置の製造方法。
  15. 　前記接合する工程において、前記第１半導体基板及び前記半導体チップを加圧する際の圧力は２．５ＭＰａ以上である、
    請求項１～１４の何れか一項に記載の半導体装置の製造方法。
PCT/JP2023/019135 2022-05-25 2023-05-23 半導体装置の製造方法 Ceased WO2023228940A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2024523305A JPWO2023228940A1 (ja) 2022-05-25 2023-05-23
CN202380037184.6A CN119110986A (zh) 2022-05-25 2023-05-23 半导体装置的制造方法
US18/861,215 US20250336881A1 (en) 2022-05-25 2023-05-23 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPCT/JP2022/021410 2022-05-25
PCT/JP2022/021410 WO2023228321A1 (ja) 2022-05-25 2022-05-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2023228940A1 true WO2023228940A1 (ja) 2023-11-30

Family

ID=88918697

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2022/021410 Ceased WO2023228321A1 (ja) 2022-05-25 2022-05-25 半導体装置の製造方法
PCT/JP2023/019135 Ceased WO2023228940A1 (ja) 2022-05-25 2023-05-23 半導体装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/021410 Ceased WO2023228321A1 (ja) 2022-05-25 2022-05-25 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20250336881A1 (ja)
JP (1) JPWO2023228940A1 (ja)
CN (1) CN119110986A (ja)
TW (1) TW202401532A (ja)
WO (2) WO2023228321A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021131080A1 (ja) * 2019-12-27 2021-07-01 ボンドテック株式会社 接合方法、被接合物および接合装置
WO2022071329A1 (ja) * 2020-09-30 2022-04-07 昭和電工マテリアルズ株式会社 樹脂組成物、半導体装置の製造方法、硬化物、半導体装置及びポリイミド前駆体の合成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7543712B2 (ja) * 2020-06-12 2024-09-03 株式会社レゾナック 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021131080A1 (ja) * 2019-12-27 2021-07-01 ボンドテック株式会社 接合方法、被接合物および接合装置
WO2022071329A1 (ja) * 2020-09-30 2022-04-07 昭和電工マテリアルズ株式会社 樹脂組成物、半導体装置の製造方法、硬化物、半導体装置及びポリイミド前駆体の合成方法

Also Published As

Publication number Publication date
CN119110986A (zh) 2024-12-10
US20250336881A1 (en) 2025-10-30
WO2023228321A1 (ja) 2023-11-30
TW202401532A (zh) 2024-01-01
JPWO2023228940A1 (ja) 2023-11-30

Similar Documents

Publication Publication Date Title
JP7543712B2 (ja) 半導体装置の製造方法
US12046571B2 (en) Low temperature bonded structures
US12132020B2 (en) Low temperature bonded structures
US9786628B2 (en) Air trench in packages incorporating hybrid bonding
WO2005119776A1 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
JP2014060241A (ja) 半導体装置の製造方法
JP7501133B2 (ja) 半導体装置の製造方法
CN102460670A (zh) 半导体器件、半导体器件制造方法和使用半导体器件的电路器件
JP2003282819A (ja) 半導体装置の製造方法
CN105575889A (zh) 制造三维集成电路的方法
TW202201673A (zh) 半導體裝置和製造半導體裝置的方法
KR100549843B1 (ko) 반도체 장치 및 그 제조 방법
Kayaba et al. A new adhesive for CoW Cu-Cu hybrid bonding with high throughput and room temperature pre-bonding
JP3719921B2 (ja) 半導体装置及びその製造方法
JP4515129B2 (ja) 半導体装置の製造方法
WO2023228940A1 (ja) 半導体装置の製造方法
Kim et al. Advanced wafer bonding solutions for TSV integration with thin wafers
JP2023173119A (ja) 半導体装置の製造方法
JP2007067175A (ja) 半導体装置の製造方法
CN115172192A (zh) 一种多芯粒晶圆级集成的混合键合方法
WO2025104788A1 (ja) 半導体装置の製造方法、及び半導体装置
WO2024214219A1 (ja) 半導体装置の製造方法
JPH0373145B2 (ja)
TW202046413A (zh) 形成半導體封裝的方法
JPH0851115A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23811812

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202380037184.6

Country of ref document: CN

Ref document number: 18861215

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2024523305

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23811812

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18861215

Country of ref document: US