[go: up one dir, main page]

WO2023148106A1 - Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung Download PDF

Info

Publication number
WO2023148106A1
WO2023148106A1 PCT/EP2023/052082 EP2023052082W WO2023148106A1 WO 2023148106 A1 WO2023148106 A1 WO 2023148106A1 EP 2023052082 W EP2023052082 W EP 2023052082W WO 2023148106 A1 WO2023148106 A1 WO 2023148106A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor
nanowire
semiconductor component
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2023/052082
Other languages
English (en)
French (fr)
Inventor
Andreas Ploessl
Norwin Von Malm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Ams Osram International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram International GmbH filed Critical Ams Osram International GmbH
Priority to DE112023000762.4T priority Critical patent/DE112023000762A5/de
Priority to US18/834,575 priority patent/US20250113680A1/en
Priority to CN202380019639.1A priority patent/CN118633172A/zh
Publication of WO2023148106A1 publication Critical patent/WO2023148106A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/01—Manufacture or treatment
    • H10H29/011—Manufacture or treatment of integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/01—Manufacture or treatment
    • H10H29/036—Manufacture or treatment of packages
    • H10H29/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes

Definitions

  • the present invention relates to a method for producing a semiconductor arrangement comprising at least one semiconductor component, a semiconductor arrangement comprising at least one semiconductor component, a method for producing an optoelectronic device comprising a multiplicity of semiconductor components, and an optoelectronic device comprising a multiplicity of semiconductor components.
  • Semiconductor components such as B. LEDs, lasers, ICs or sensors can be placed from a donor substrate onto, for example, electrical contact areas of a target substrate, for example by means of a transfer printing process.
  • an electrical and, in particular, thermal coupling of the semiconductor components with the contact surfaces is also required.
  • the constant development in the field of semiconductor components, and in particular a desired increasing miniaturization of semiconductor components or. the devices comprising the semiconductor components also require a very precise setting of the semiconductor components at positions provided for this purpose.
  • the setting of the semiconductor components includes, for example, a transfer process and a contacting process.
  • the transfer process ie the lifting of the semiconductor components from a donor substrate and the transfer of the semiconductor components onto a target substrate, can take place at room temperature.
  • the semiconductor components are only deposited on the target substrate, so that only a weak mechanical coupling, preferably through sticky plastic layers on the target substrate, is achieved between the semiconductor components and the target substrate.
  • the semiconductor components Only in a second step, the contacting process, are the semiconductor components pressed onto contact surfaces on the target substrate at elevated temperature in such a way that the sticky plastic layer is pierced locally by roughness points on the contact surfaces of the semiconductor components and roughness points on the contact surfaces of the target substrate, thus forming electrical contacts.
  • the increased temperature and subsequent cooling causes the sticky plastic layer to harden.
  • the second step not only represents an expensive additional effort due to the "additional step", but rather often leads to the dejustification of chips.
  • a precise setting of the semiconductor components cannot be guaranteed, so that the type and quality of the products that are made with can be produced by such a method is limited.
  • a method for producing an optoelectronic device comprising a large number of semiconductor components and an optoelectronic device comprising a large number of semiconductor components, which also counteracts at least one of the aforementioned problems.
  • Claim 20 specifies the features of a method according to the invention for producing an optoelectronic device and claim 25 specifies an optoelectronic device according to the invention. Further embodiments are the subject matter of the dependent claims.
  • Semiconductor components that are suitable for transfer printing processes have so far been equipped with flat metal surfaces or equipped with metal layers of essentially constant thickness as electrical contact surfaces.
  • the receiving areas/electrical contact areas on the target substrate also have easily deformable metal layers.
  • metal contacts allow the semiconductor components to be mechanically, thermally and electrically coupled in one step by placing them on and pressing them onto the receiver substrate.
  • the easy deformability of electrical contact surfaces allows a metallic or mechanical and electrical connection of the electrical contact surfaces at or near room temperature.
  • the contact surfaces are deposited on the semiconductor components in an embedded and thus safe state in a first step, and then, before the semiconductor components are removed, a sufficiently deep cavity is created under the semiconductor components with a transfer tool, such as a stamp, so that the easily deformable electrical Pads are present essentially free-floating on the semiconductor components.
  • a method for producing a semiconductor arrangement comprises the steps:
  • Providing a functional layer stack comprising a carrier substrate, a first layer of a first conductivity type arranged on the carrier substrate, a second layer of a second conductivity type arranged on the first layer, and an active zone lying between the first and the second layer;
  • tether layer on the patterned sacrificial layer or the optional release layer, the tether layer being at least partially disposed in the at least one opening;
  • Such a method can be used to produce a semiconductor arrangement comprising at least one semiconductor component, such as a micro-LED.
  • the at least one semiconductor component can be grown on the basis of gallium nitride, for example, has an easily deformable electrical contact surface, for example in the form of a lawn-like metal connection surface or Nanowire layer, and is particularly suitable for a transfer printing process.
  • the semiconductor arrangement or the holding layer of the semiconductor device acts as a donor substrate from which at least one semiconductor component can be removed by means of a transfer printing method, for example, and placed on a target substrate.
  • a functional layer stack is deposited as usual on an epitaxial substrate, hereinafter referred to as carrier substrate. grown up and endowed and/or structured depending on the application and need.
  • the functional layer stack comprises at least one first layer arranged on the carrier substrate a first conductivity type, a second layer of a second conductivity type disposed on the first layer, and an active region located between the first and second layers.
  • the first conductivity type can be an n-doping of the first layer and the second conductivity type can be a p-doping of the second layer.
  • doping in the reverse order is also conceivable.
  • the functional layer stack can each have current spreading layers on the first or second layer include. In a later step, the semiconductor component is formed from the functional layer stack.
  • a starter layer for example a 200 nm thick Au layer, is then applied over the entire surface for later formation of the nanowire layer on the side of the second layer facing away from the carrier substrate.
  • the starting layer can in particular be an electrically conductive layer that allows a later galvanic deposition (electro-plating) of a metal in pores of an ion track-etched foil in order to produce the nanowires of the nanowire layer.
  • Such a layer can serve to provide a better mechanical, electrical and also thermal connection between the functional layer stack and the nanowire layer, and can be formed, for example, by means of cathode sputtering.
  • the nanowire layer on the side of the second layer or the starting layer before the nanowire layer on the side of the second layer or the starting layer is formed, areas in which no formation of the nanowire layer is to take place, masked, for example with a thin photoresist or silicon nitride layer.
  • a structured mask is correspondingly applied to the side of the second layer or the starting layer is formed before the nanowire layer is formed this will .
  • the electrically conductive nanowire layer can then then on the side facing away from the carrier substrate of the second layer or. the starting layer are formed in the areas that remain free of the structured Mas ke.
  • the structured mask is formed on the side of the second layer facing away from the carrier substrate, and then the starting layer is formed or is applied, which remain free of the structured Mas ke.
  • the starting layer can accordingly be present in a structured form on the carrier substrate.
  • an ion track-etched film is used on the side of the second layer or layer facing away from the carrier substrate. applied to the starting layer.
  • the ion track-etched film can only be applied in the areas that remain free of the structured mask.
  • the ion track-etched film can also be applied to the structured mask over the entire surface.
  • the film applied over the entire surface lies on the structured mask and areas that remain free from the structured mask also remain free from the ion track-etched film.
  • the ion track-etched foil can be formed, for example, by a filter foil, for example made of polycarbonate (PC), polyimide (PI) or polyethylene terephthalate (PET), and can be used as a mask used for a galvanic deposition of "metal straws" or nanowires, since these have cavities or through-holes due to the ion track etching, which can then be filled with an electrically conductive material.
  • PC polycarbonate
  • PI polyimide
  • PET polyethylene terephthalate
  • a distribution of the angles that form the pores or through-holes with the film surface can differ depending on the film used.
  • Such films can have a thickness of up to 25 pm or larger with cavities or through-holes with a diameter of 15 nm and larger
  • a PC film with a pore or cavity diameter of 100 nm can be used in a preferred manner, so that metal straws, for example Gold (Au) straws with a diameter of 100 nm and a length of about 2 pm can be produced
  • the metal straws can also be made of silver (Ag) , copper (Cu) or a correspondingly soft metal alloy
  • the film can be selected in such a way that metal straws with a diameter of less than 1 pm or less than 200 nm can be produced, which have at least an 8-fold or have at least 10 times the length of the diameter.
  • the application of the film to the side facing away from the carrier substrate of the second layer or the starting layer an application of a carrier material such as PC, PI or PET and subsequent etching of cavities or. Through-holes in the substrate by ion irradiation.
  • the ion track-etched film can accordingly only on the second layer or. the starting layer are generated.
  • an electrically conductive material is galvanically deposited on the film to form the nanowire layer. As a result, the cavities or Through-holes in the film are filled with the electrically conductive material, and the "metal straws" or nanowires are formed.
  • the ion track-etched film is applied over the entire surface to a structured mask, such that areas that remain free from the structured mask remain free of the ion track-etched foil, these areas can first be filled with the electrically conductive material by electrolytic deposition of an electrically conductive material on the ion track-etched foil, before the cavities or through-holes of the foil are filled with the electrically conductive material filled, and accordingly the "metal straws" or Nanowires are formed.
  • the ion track-etched film is not applied in all areas that remain free from the structured mask.
  • areas of both the structured mask and the film can also remain free, which are then filled with the electrically conductive material in the course of the galvanic deposition of the latter.
  • the electrically conductive material in addition to the areas of the nanowire layer, ie easily deformable areas, there are also areas that are less easily deformable, since they are formed by a more massive formation of the electrically conductive material.
  • These more solid areas can then be used in the area of the at least one opening through the sacrificial layer as a fastening point for the holding layer or the separating layer serve .
  • the step of forming the nanowire layer comprises a chemo-mechanical thinning or Polishing the Nanowire Layer .
  • a chemo-mechanical thinning or Polishing the Nanowire Layer After the galvanic deposition, it is “polished down” chemo-mechanically down to the "metal straws" or nanowires.
  • the thinning takes place in such a way that the "metal blades" or Nanowires in the nanowire layer then exist separately from each other or. are connected to each other only by the second layer or the starting layer.
  • the nanowire layer can also be formed by a porous layer which has a porosity of more than 70%.
  • the porous layer can be formed by galvanically depositing an electrically conductive material on a porous film.
  • the nanowire layer can also be formed, for example, by a finely ramified network of electrically conductive material, with in particular local accumulations of material (pores).
  • the nanowire layer can be characterized, for example, in that it can be compressed compared to a conventional electrically conductive contact layer due to its porosity.
  • the film or in the case of a structured mask these are removed or etched away .
  • the nanowire layer and/or the starting layer can also be removed or be etched away.
  • a metal alloy for example an Au-Ag or an Ag-Cu alloy, is used to form the nanowire layer on the side of the second layer or layer facing away from the carrier substrate. the starting layer deposited. Then the less noble component of the
  • Alloy for pore formation are dissolved out of the alloy, for example, a finely branched network of electrically conductive material, with in particular local accumulations of material (pores).
  • the step of dissolving out the less noble component of the alloy can take place before the step of forming the sacrificial layer or after the step of removing the sacrificial layer.
  • a sacrificial layer is deposited on the nanowire layer.
  • the sacrificial layer can be a germanium or silicon sacrificial layer, for example.
  • the sacrificial layer is either deposited in a structured manner or is subsequently structured after a continuous surface has been deposited.
  • the sacrificial layer is structured in such a way that it then has at least one opening that passes through the sacrificial layer and optionally at least partially through the nanowire layer or Starting layer or the structured mask is enough.
  • the at least one opening is arranged in particular in an area in which a support later formed by means of the separating layer and the retaining layer holds the at least one semiconductor component in position.
  • part of the sacrificial layer is used as such instead of the foil.
  • the foil forms a first part of the sacrificial layer.
  • a first part of the sacrificial layer is formed on the side of the second layer or the starting layer deposited.
  • an approx. 2 . 2 pm thick silicon layer on the second layer or. the starting layer are deposited and it can electrochemical cavities or.
  • Through-holes or pores for example with an average diameter of 125 nm, are etched in the first part of the sacrificial layer.
  • An electrically conductive material is then again galvanically deposited on the first part of the sacrificial layer and the cavities or Through holes or pores filled with the electrically conductive material.
  • Such a procedure has the advantage that the sacrificial layer and the foil can be applied in just one step or an etching medium can be removed simultaneously.
  • the film also forms the sacrificial layer at the same time.
  • the separating layer would adhere to the nanowire layer or adjoin the film and the at least one semiconductor component corresponding to the time of removal of the sacrificial layer or. in this case keep in position from the moment of removing the film.
  • a holding structure of this type merely via the nanowire layer can also be reinforced by means of additional metallic holding structures, which are reinforced by introducing larger through-holes through the film and then filling them up during the galvanic deposition.
  • a separating layer that is resistant to an etching medium for later removal of the sacrificial layer for example silicon dioxide (SiO 2 ) is applied to the sacrificial layer over the entire surface.
  • the separating layer serves in particular as a contact layer for the holding layer applied to the separating layer in the next step, and as a protective layer for the same in order to protect the holding layer against the etching medium for later removal of the sacrificial layer.
  • the step of forming the holding layer on the separating layer comprises adhering the holding layer to the separating layer.
  • the retaining layer it is also possible for the retaining layer to be formed on the separating layer by polymerization.
  • divinylsiloxane-bis-benzocyclobutene in mesitylene (cyclotene) can be applied to the separating layer and polymerized to form benzocyclobutene.
  • PI layers can also be used for the holding layer.
  • the holding layer is at least partially arranged in the at least one opening and together with the separating layer in the area of the at least one opening forms a support which holds the at least one semiconductor component formed from the functional layer stack in subsequent steps in position.
  • the holding layer serves in particular as a carrier substrate for the at least one semiconductor component and also acts as a donor substrate for a possible subsequent transfer printing process for transferring the at least one semiconductor component from the donor substrate to a target substrate.
  • the layer stack that has been produced up to that point is rotated, and the epitaxial substrate or The carrier substrate of the functional layer stack, for example a sapphire substrate, is detached.
  • the carrier substrate of the functional layer stack can be detached, for example by means of a laser lift-off method.
  • the first layer or the side of the first layer facing away from the second layer is further processed in order to form, for example, a current spreading layer and/or an electrically conductive and in particular at least semi-transparent contact layer on the first layer.
  • the functional layer stack is structured to produce at least one semiconductor component by having at least one depression in it introduced or is etched, the at least one semiconductor component from the rest of the functional layer stack or. other semiconductor components separates.
  • the at least one depression extends through the entire functional layer stack to the sacrificial layer or, in the area of the at least one opening, to the optional separating layer.
  • the step of structuring the functional layer stack includes a mesa etching of the functional layer stack to produce at least one semiconductor component.
  • the at least one depression is produced by means of mesa etching and is correspondingly formed by at least one mesa trench.
  • the at least one mesa ditch runs essentially conically or tapering towards the sacrificial or release layer .
  • the resulting at least one semiconductor component correspondingly has a mesa structure.
  • the step of removing the sacrificial layer takes place by means of dissolving, for example with hydrogen fluoride (HF) or with xenon difluoride (XeF2).
  • HF hydrogen fluoride
  • XeF2 xenon difluoride
  • the removal of the sacrificial layer results between the at least one semiconductor component and the holding layer or the separating layer is a cavity, and the at least one semiconductor component is no longer on the sacrificial layer, but only in the region of the at least one opening or. Support with the optional separating layer or . connected to the holding layer.
  • the foil during the step of removing the sacrificial layer removed by etching for example using chlorine trifluoride (C1F 3 ) or an organic solvent, so that the nanowire layer and in particular the "metal blades" or nanowires are at least partially exposed.
  • C1F 3 chlorine trifluoride
  • organic solvent for example using chlorine trifluoride (C1F 3 ) or an organic solvent
  • the foil is already removed before the step of depositing the sacrificial layer on the nanowire layer.
  • Metal straws of the nanowire layer are then filled—at least partially—with the material of the sacrificial layer during the step of depositing the sacrificial layer on the nanowire layer. This means that at a later point in time only one step or an etching medium is needed to remove the entire sacrificial layer and the nanowires or to expose metal stalks of the nanowire layer.
  • the at least one opening through the sacrificial layer and the at least one depression through the functional layer stack are essentially directly opposite one another.
  • the holding layer or Separation layer formed support in the region of at least one opening that hold at least one semiconductor component in an edge region thereof.
  • the holding layer or The support formed by the separating layer holds, for example, the semiconductor components which are separated by the at least one depression and adjoin the support.
  • the at least one opening through the sacrificial layer and the at least one depression through the functional layer stack are arranged offset to one another.
  • each semiconductor component can be assigned its own support, which is formed in the at least one opening and holds the semiconductor component after the sacrificial layer has been removed.
  • the support can for example, be arranged in the middle of the semiconductor component but also off-center from the same.
  • the at least one semiconductor component or several semiconductor components in the semiconductor device can then be collectively recorded with a transfer stamp and of the semiconductor device or be detached from the support in order to then be transferred to a target substrate.
  • a semiconductor arrangement which comprises at least one semiconductor component with a functional layer stack, the functional layer stack comprising a first layer of a first conductivity type, a second layer of a second conductivity type arranged on the first layer, a layer between the first and the second layer lying active zone, and having an electrically conductive nanowire layer, and wherein the electrically conductive nanowire layer is arranged at least in regions on a side facing away from the first layer of the second layer.
  • the semiconductor arrangement also includes a holding layer with at least one elevation and a separating layer optionally arranged on the holding layer.
  • the at least one semiconductor component is in such a way on the at least one elevation or Arranged support that there is a cavity between the at least one semiconductor component and the retaining layer and the nanowire layer is at least partially exposed.
  • Such a semiconductor arrangement comprising at least one semiconductor component can serve as a donor substrate, for example, from which at least one semiconductor component can be removed by means of a transfer printing method, for example, and placed on a target substrate.
  • the at least one semiconductor component can be a micro-LED, for example, which is grown on the basis of gallium nitride, for example, and which has a slightly deformed miscible electrical contact surface, for example in the form of a lawn-like metal pad or. Nanowire layer having.
  • the at least one semiconductor component has a mesa structure, with at least one mesa trench or at least one depression for delimiting the at least one semiconductor component through the entire functional layer stack up to the cavity or, in the region of the at least one elevation or Support, extends up to the separating layer.
  • the at least one mesa trench is essentially conical or tapering towards the cavity or the separating layer.
  • the at least one semiconductor component has an electrically conductive and in particular at least semi-transparent contact layer on the side of the first layer facing away from the second layer.
  • the contact layer can be formed from a material such as indium tin oxide (ITO), for example, and can provide an electrical connection surface for the at least one semiconductor component in addition to the electrically conductive nanowire layer.
  • ITO indium tin oxide
  • the at least one semiconductor component can correspondingly be electrically connectable to two opposite sides of the semiconductor component and correspondingly have a so-called “vertical current conduction”.
  • the at least one semiconductor component is formed by a light-emitting or light-detecting component.
  • the at least one semiconductor component can, for example, be an LED or be an LED chip or a photodiode.
  • the LED or the LED chip can in particular also be referred to as a micro-LED, also called a pLED, or as a pLED chip, in particular if its light-emitting surface has edge lengths in a range from 100 ⁇ m to 10 ⁇ m or even significantly smaller edge lengths having .
  • the LED or the LED chip can be an unpackaged semiconductor chip. Unpackaged means that the chip has no packaging around its semiconductor layers, such as e.g. B. a "chip die".
  • unpackaged can mean that the chip is free of deliberately applied layers or encapsulations that comprise an organic material.
  • the unpackaged device does not contain layers or encapsulations comprising organic compounds that contain carbon in covalent bonding.
  • the bare device does not contain silicone, epoxy, or imide encapsulations.
  • the at least one semiconductor component can be designed, for example, to emit light in the vertical direction, ie through the at least semi-transparent contact layer, or to detect light that impinges on the at least semi-transparent contact layer.
  • the at least one semiconductor component is designed in the form of a volume emitter to emit light in both the vertical and lateral direction, or that the at least one semiconductor component is designed in the form of an edge emitter to emit light only in the lateral direction emit .
  • the at least one semiconductor component further comprises a seed layer formed between the second layer and the nanowire layer.
  • a seed layer formed between the second layer and the nanowire layer.
  • Such a layer can serve to provide a better mechanical, electrical and thermal connection between the functional layer stack and the nanowire layer, and can be formed, for example, by means of cathode sputtering.
  • the starting layer and the nanowire layer can be formed from the same material and merge into one another, so that the individual nanowires of the nanowire layer are essentially connected to one another via the starting layer.
  • the nanowire layer of the at least one semiconductor component essentially covers the entire side of the second layer that faces away from the first layer. In this way, in particular, a particularly large-area electrical contact area can be provided on the at least one semiconductor component.
  • the nanowire layer can be structured on the second layer. Structured, however, does not mean structuring in the form of individual nanowires, but that in addition to the nanowires there are areas on the second layer that remain free of the nanowire layer. Thus, for example, different electrical contact areas can be provided on one side of the at least one semiconductor component, or only material can be saved due to a reduction in the area covered with nanowires.
  • the nanowire layer of the at least one semiconductor component there are a large number of "metal blades" or nanowires separate from one another. These can be arranged either periodically or randomly with respect to one another.
  • the individual metal blades for example Au blades, can, for example have a diameter of 100 nm and a length of about 2 ⁇ m.
  • the semiconductor device comprises at least two semiconductor components, which are formed by a depression, for example. in the form of a mesa trench, separated from each other next to each other on the at least one elevation or Support are arranged.
  • the depression for delimiting the two semiconductor components extends through the entire functional layer stack to an optional separating layer arranged on the at least one elevation and runs essentially conically or. tapering towards the separating layer.
  • the deepening and the elevation are essentially directly opposite one another.
  • the through the holding layer or Elevation formed by the separating layer is designed to hold the at least two semiconductor components separated by the depression.
  • the semiconductor device comprises at least two semiconductor components, which are formed by a depression, for example. in the form of a mesa trench, are arranged side by side, separated from one another, in each case on a separate elevation of the holding layer.
  • the survey or In this case, support can in each case be arranged in the center of the semiconductor components, but also off-center from the same.
  • a method for producing an optoelectronic device comprising the steps:
  • a semiconductor arrangement in particular a semiconductor arrangement according to some of the aforementioned aspects, comprising at least one semiconductor component with an electrically conductive nanowire layer arranged on the side of the semiconductor component facing the holding layer.
  • the at least one semiconductor component is arranged on at least one elevation of a holding layer in such a way that there is a cavity between the at least one semiconductor component and the holding layer and the nanowire layer is at least partially exposed.
  • On the holding layer or an optional separating layer can also be formed between the retaining layer and the at least one half-liter component;
  • At least one semiconductor component on a first contact area of a printed circuit board, the printed circuit board having a contact structure with a large number of contact areas on its upper side.
  • at least the first contact area of the plurality of contact areas has an electrically conductive nanowire layer.
  • the electrically conductive nanowire layer of the at least one first contact surface can be a nanowire layer, as is already the case for the semiconductor arrangement or Semiconductor component has been described. However, it can also be a porous layer or A finely ramified network of electrically conductive material, in particular with local accumulations of material (pores). Alternatively, however, it is also possible that the first contact surface zw by a conventional planar metal layer. Contact surface is formed.
  • the method can be, for example, a transfer printing method for transferring at least one semiconductor component from a semiconductor arrangement comprising the semiconductor component (donor substrate) onto a printed circuit board (target substrate). Due to the nanowire layer both on the semiconductor component and on the printed circuit board, however, the process is simplified compared to the transfer printing processes currently used.
  • the easily deformable electrical contact surfaces in the form of the Naonowire layers allow the semiconductor components to be mechanically, thermally and electrically coupled in one step by placing them on and pressing them onto the printed circuit board.
  • the slight deformability of the electrical contact surfaces enables a metallic or mechanical and electrical connection of the electrical contact surfaces at or near room temperature.
  • Semiconductor componentry is essentially accomplished in a single process step at or near room temperature.
  • the at least one semiconductor component or more semiconductor components are added to a stamp and from the semiconductor assembly or. the retaining layer torn off.
  • the relatively small contact area between the semiconductor component and the elevation or Support similar to a predetermined breaking point at which the semiconductor component is torn off. This ensures that only a small amount of force is required to lift off the at least one semiconductor component and that the at least one semiconductor component and in particular the nanowire layer is not damaged when it is lifted off.
  • the step of depositing the at least one semiconductor component includes fixing the at least one semiconductor component on the first contact area by pressing the at least one semiconductor component onto the first contact area. Due to the turf-like structure of the nanowire layers and the easy deformability of the nanowire layers, a contact pressure of less than 1 MPa and preferably less than 0 is sufficient. 3 MPa from to produce a mechanical, thermal and electrical contact between the at least one semiconductor component and the first contact surface.
  • the at least one semiconductor component is fixed essentially without a temperature-induced method, in particular by "cold welding".
  • the deformation of the metal structures, which leads to “cold welding” can be carried out at or near room temperature.
  • the cold welding at room temperature and low pressure succeeds better if the deformable hardly any structures or show no contamination.
  • the nanowire layers cannot be stabilized with a protective lacquer for this purpose, but are only stabilized after or during the removal of the sacrificial layer or exposed by etching the cavities.
  • the metal stalks or Nanowires of the nanowire layer correspondingly remain in the film in the semiconductor arrangement until after the cavities have been etched free.
  • the proposed method can be used to provide a precise and nevertheless simplified assembly of at least one or more semiconductor components with large-area metallic coupling in the transfer printing process.
  • an optoelectronic device comprising a printed circuit board on the upper side of which a contact structure with a multiplicity of contact surfaces is arranged.
  • the optoelectronic device comprises a multiplicity of semiconductor components, each of which is based on one of the multiplicity are arranged by contact surfaces.
  • the semiconductor components each have, at least in regions, an electrically conductive nanowire layer on an underside facing the contact structure, which is in an electrically conductive connection with the contact surfaces on the top side of the printed circuit board.
  • the contact areas on the top side of the printed circuit board also have an electrically conductive nanowire layer. This is then in each case in an electrically conductive connection with the electrically conductive nanowire layer of the semiconductor components.
  • the semiconductor components are the semiconductor components of the semiconductor arrangement or described in the context of the application. the semiconductor components produced as part of the described manufacturing method of the semiconductor arrangement, which were transferred in particular by means of the method described in this application from the semiconductor arrangement to the printed circuit board.
  • the semiconductor components each have a mesa structure.
  • the semiconductor components have, in particular, a functional layer stack with a first layer of a first conductivity type, a second layer of a second conductivity type arranged on the first layer, and an active zone located between the first and the second layer.
  • the semiconductor components are each formed by optoelectronic semiconductor components or formed by light-emitting or light-detecting components.
  • the semiconductor components can, for example, each be replaced by an LED or be formed an LED chip or a photodiode.
  • the LED or the LED chip can in particular also be referred to as a micro-LED, also called pLED, or as a pLED chip, in particular in the event that its light-emitting Surface has edge lengths in a range from 100 ⁇ m to 10 ⁇ m or even significantly smaller edge lengths.
  • the LED or the LED chip can be an unpackaged semiconductor chip.
  • the optoelectronic semiconductor components each have an electrically conductive and in particular at least semi-transparent contact layer on a side of the semiconductor component opposite the printed circuit board.
  • the semiconductor components can be designed, for example, to emit light in the vertical direction, that is to say through the at least semi-transparent contact layer, or to detect light which impinges on the at least semi-transparent contact layer.
  • the semiconductor components are designed in the form of a volume emitter to emit light in both the vertical and lateral direction, or that the semiconductor components are designed in the form of an edge emitter to emit light only in the lateral direction.
  • the semiconductor components each comprise a starting layer which is formed between a functional layer stack of the semiconductor component and the nanowire layer.
  • the nanowire layer of the semiconductor components in each case essentially covers the entire underside of the semiconductor components, which faces the contact structure.
  • Fig. 1 to 13 method steps of a method for producing a semiconductor arrangement according to some aspects of the proposed principle
  • Fig. 14 to 19 method steps of a method for producing an optoelectronic device according to some aspects of the proposed principle.
  • Fig. 1 to 13 show method steps of a method for manufacturing a semiconductor arrangement according to some aspects of the proposed principle.
  • a functional layer stack 2 is provided.
  • the functional layer stack 2 comprises a carrier substrate 3 , a first layer 4 of a first conductivity type arranged on the carrier substrate 3 , a second layer 5 of a second conductivity type arranged on the first layer 4 .
  • an active zone is arranged between the first and the second layer 4 , 5 .
  • the carrier substrate 3 forms an epitaxial substrate on which the first and the second layer 4, 5 are deposited or grew up .
  • the functional layer stack 2 can also be doped and/or structured, depending on the application and requirements.
  • the first conductivity type can be, for example, an n-doping of the first layer 4 and the second conductivity type can be a p-doping of the second layer 5 .
  • the functional layer stack 2 can each have current spreading layers on the first or second layer 4, 5 and/or the active zone may have one or more quantum wells (QW). It is also possible for the functional layer stack 2 to have quantum well intermixing (QWI) at least in regions.
  • a starting layer 6 is subsequently applied over the entire surface of the side of the second layer 5 facing away from the carrier substrate 3 .
  • the starting layer 6 can be a thin gold, silver or copper layer, for example, which provides a better mechanical, electrical and thermal connection between the functional layer stack 2 and a nanowire layer arranged thereon in the further steps.
  • a nanowire layer 9 is formed on the starting layer 6 in individual intermediate steps.
  • an ion track-etched film 7 is arranged on the starting layer 6.
  • the ion track-etched film 7 has cavities or through-holes due to ion track etching, which are then filled with the electrically conductive material 8.
  • the electrically conductive material 8 which has been electro-deposited on the film 7 and protrudes beyond the film 7 is ground off or except for the "metal blades” or nanowires "polished down” so that the "metal blades” or nanowires in the nanowire layer 9 are then present separately from one another.
  • a sacrificial layer 11 is deposited.
  • the sacrificial layer 11 can be a germanium or silicon sacrificial layer, for example.
  • the sacrificial layer 11 is either already deposited in a structured manner on the nanowire layer 9 or, as shown in the present example, subsequently structured after the deposition of a continuous surface (see FIG. 7).
  • the sacrificial layer 11 is structured in such a way that it subsequently has at least one opening 12 which extends through the sacrificial layer 11 and through the nanowire layer 9 . The structuring of the nanowire layer 9 so that it is also shown in FIG. Having the opening shown in FIG.
  • the opening 12 is arranged in particular in an area in which a support is formed in subsequent steps, which is intended to hold at least one semiconductor component of the semiconductor arrangement in position.
  • a thin separating layer 13 is formed on the sacrificial layer 11 is in another, shown in FIG. 8 .
  • the separating layer 13 is characterized in that it is resistant to an etching medium which is used for later removal of the sacrificial layer 11 .
  • the separating layer 13 covers the entire surface of the sacrificial layer facing away from the functional layer stack 2 and also covers the inner sides of the opening 12 so that it is also partially arranged in the opening 12 .
  • the separating layer 13 serves in particular as a contact layer for the holding layer 14 applied to the separating layer 13 in the next step shown in FIG.
  • the holding layer 14 is formed on the separating layer 13 by polymerization.
  • divinylsiloxane-bis-benzocyclobutene in mesitylene (cyclotene) can be applied to the separating layer 13 and polymerized to form benzocyclobutene.
  • the holding layer 14 is at least partially arranged in the opening 12 and forms an elevation 23 in this area. Together with the separating layer 13, the elevation of the holding layer forms a support 23 which is intended to hold semiconductor components formed from the functional layer stack 2 in position in subsequent steps.
  • a further auxiliary substrate 15 is applied to the holding layer, so that the stack of layers that has been produced up to that point can be rotated and further processed.
  • the epitaxial substrate Carrier substrate 3 of functional layer stack 2 is also detached, which can be done, for example, by means of a laser lift-off method.
  • an at least semi-transparent contact layer 16 in particular an ITO layer, is formed in a next step.
  • the first layer 4 or the second layer 5 facing away from the side of the first layer 4 are processed or. eg . an additional current spreading layer can be formed on this.
  • the functional layer stack 2 according to the illustration in FIG. 12 structured .
  • depressions 17 are introduced or formed in the functional layer stack 2 . etched, which further separate the two semiconductor components 10 shown from one another.
  • the depressions 17 extend through the entire functional layer stack 2 to the separating layer 13 or the sacrificial layer 11 .
  • the depressions 17 are introduced in the course of a mesa etching for the production of the semiconductor components 10 .
  • the depressions 17 form corresponding mesa trenches, which are conical or substantially. tapering towards the sacrificial or Separating layer 11, 13 run. Im in Fig .
  • one of the depressions 17, more precisely the depression 17, runs between the two semiconductor components 10, centrally opposite the support 23 formed by the holding and the separating layer 13, 14.
  • the semiconductor components rest on the support 23 in an edge area of the semiconductor components 10 , in particular in a comparatively small contact area.
  • the sacrificial layer 13 removed or. released .
  • This can be done, for example, with hydrogen fluoride (HF) or with xenon difluoride (XeF2).
  • HF hydrogen fluoride
  • XeF2 xenon difluoride
  • the removal of the sacrificial layer 11 results between the semiconductor components 10 and the holding layer 14 or the separating layer 13 is a cavity, and the semiconductor components 10 are no longer connected via the sacrificial layer 11, but only in the region of the support 23 with the separating layer or connected to the holding layer 13 , 14 .
  • the foil 7 is also removed by etching, for example using chlorine trifluoride (CIF3) or an organic solvent, so that the nanowire layer 9 and in particular the "metal blades" or nanowires of the nanowire layer 9 exposed .
  • CCF3 chlorine trifluoride
  • FIG. 2B shows an embodiment of a possible at the in FIG. 2A shown step subsequent method step.
  • a structured mask 22 is applied to the starting layer 6 .
  • the mask can be formed, for example, by a thin layer of photoresist or silicon nitride.
  • the mask defines areas in which no formation of a nanowire layer 9 is to take place in the further process.
  • FIGS. 3.1 to 13.1 also show method steps for producing at least one semiconductor arrangement 10 that follow the method step illustrated in FIG. 2B.
  • the method steps illustrated in FIGS. 3.1 to 13.1 essentially correspond to the steps illustrated in FIGS. 3 to 13, with the difference that that the electrically conductive nanowire layer 9 is formed only in areas that remain free of the structured mask 22 .
  • the nanowire layer 9 accordingly has a further structure in addition to the nanowires or metal straws. While the nanowires or metal straws can be understood as a type of structuring at the microscopic level, the superordinate structuring of the nanowire layer 9 at the macroscopic level should be understood as a structuring.
  • the sacrificial layer 11 and the electrically conductive nanowire layer 9 or structured mask 22 are structured or the opening 12 is introduced into them in such a way that the opening 12 extends through the sacrificial layer 11 and the structured mask 22 and not directly through the nanowire layer 9.
  • FIG. 13.1 shows a further embodiment of the semiconductor arrangement 1 corresponding to FIG. 13.
  • Figure 3.2 shows an alternative to the step shown in Figure 3.1 and differs from Figure 3.1 in that the ion track-etched film 7 is not only in the areas that remain free from the structured mask but is applied to the structured mask 22 over the entire surface. This results in cavities between the starting layer 6 and the film 7 which are filled in a subsequent step, see FIG.
  • This step, shown in FIG. 4.2, can then be followed by the steps shown in FIGS. 5 to 13 or 5.1 to 13.1.
  • Figure 3.3 shows another alternative to the steps shown in Figures 3.1 and 3.2.
  • the ion track-etched film 7 is also applied to the entire surface of the structured mask 22, but this is designed in such a way that it hugs the contour of the structured mask 22 and is therefore in contact with the starting layer in the areas that remain free of the structured mask 6 stands.
  • FIG. 13.2 shows a further exemplary embodiment of a semiconductor arrangement 1. Contrary to the other two exemplary embodiments, this has two supports 23, which are each arranged centrally opposite the half-liter components 10 and hold them in position. The depression 17 between the two semiconductor components 10 is arranged correspondingly offset to the two supports 23 .
  • the semiconductor components 10 in the semiconductor arrangement 1 produced by means of the method steps shown can then be picked up with a transfer die, for example, and detached from the semiconductor arrangement 1 or the supports 23 in order to then be transferred to a target substrate.
  • the semiconductor arrangement 10 can serve as a donor substrate, from which the semiconductor components 10 are transferred to a target substrate.
  • 14 to 19 show method steps of such a method for producing an optoelectronic device 100 according to some aspects of the proposed principle.
  • a first step as shown in FIG. 14 shown to a as shown in FIG. 13 illustrated semiconductor arrangement 1 comprising two semiconductor components 10, a transfer stamp 18 placed on the contact layer 16.
  • the semiconductor components are then, as shown in Figure 15, from the semiconductor device or. lifted from the supports 23 of the semiconductor device 1 or. demolished, and the transfer stamp 18 with the semiconductor components 10 is positioned over a printed circuit board 19, as shown in FIG.
  • the printed circuit board 19 has a contact structure 20 with a multiplicity of slightly raised contact surfaces 21 arranged on its upper side. Like the semiconductor components 1, the contact areas 21 on the upper side of the printed circuit board 19 have an electrically conductive nanowire layer, which can be formed in accordance with the proposed aspects.
  • the transfer stamp 18 with the semiconductor components 10 is positioned over the printed circuit board 19 in such a way that the nanowire layer 9 of a semiconductor component 10 with a contact surface 21 on the upper side of the printed circuit board 19 is opposite.
  • the transfer die 18 with the semiconductor components 10 is lowered in the direction of the circuit board 19 and onto the circuit board 19 or the contact structure 20 is pressed. Due to the fact that the contact surfaces 21 protrude somewhat beyond the surface of the circuit board 19, when the transfer die 18 is lowered, the opposite nanowire layer 9 and the first touch contact surface 21 . In contrast, the nanowire layer 9 of the adjacent semiconductor component does not touch the upper side of the printed circuit board.
  • the semiconductor component 10 is fixed on the contact surface 21 by the semiconductor component 10 being set down and pressed onto the contact surface 21 . Due to the turf-like structure of the nanowire layers and the easy deformability of the nanowire layers, a relatively small contact pressure is sufficient to produce a mechanical, thermal and electrical contact between the semiconductor component 10 and the contact surface 21 . This results in the structures or Nanowires of the nanowire layers hook and slide into each other, creating a mechanical, thermal and electrical connection.
  • the deposition and pressing of the semiconductor component 10 on the contact surface 21 takes place essentially without a temperature-induced process, which is why one can also speak of "cold welding” without an arc.
  • the deformation of the metal structures, which leads to "cold welding" can occur at or near room temperature to be executed .
  • the transfer stamp 18 can be raised or lowered again. are lifted off, and the fixed semiconductor component 10 remains on the contact surface 21 . Then, as shown in Fig. 18, the transfer stamp 18 with the remaining semiconductor components 10 or in the illustrated case, the remaining semiconductor component 10 is positioned opposite the printed circuit board 19 in such a way that the nanowire layer 9 of the remaining semiconductor component 10 is opposite a further contact surface 21 . The transfer stamp 18 is then lowered in the direction of the printed circuit board 19 and placed on the printed circuit board 19 or pressed the contact structure 20 so that the remaining Semiconductor component 10 is fixed on the further contact area 21 .

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung umfassend die Schritte: Bereitstellen eines funktionalen Schichtenstapels umfassend ein Trägersubstrat, eine auf dem Trägersubstrat angeordnete erste Schicht von einem ersten Leitfähigkeitstyp, eine auf der ersten Schicht angeordnete zweite Schicht von einem zweiten Leitfähigkeitstyp, und eine zwischen der ersten und der zweiten Schicht liegende aktive Zone; Zumindest bereichsweises Ausbilden einer elektrisch leitfähigen Nanodraht-Schicht auf einer dem Trägersubstrat abgewandten Seite der zweiten Schicht; Ausbilden einer strukturierten Opferschicht auf der Nanodraht-Schicht mit zumindest einer Öffnung, wobei die zumindest eine Öffnung zumindest durch die Opferschicht und zumindest teilweise durch die Nanodraht-Schicht reicht; Ausbilden einer Halteschicht auf der strukturierten Opferschicht, wobei die Halteschicht zumindest teilweise in der zumindest einen Öffnung angeordnet ist; Strukturieren des funktionalen Schichtenstapels, zur Erzeugung wenigstens einer Halbleiterkomponente derart, dass durch den funktionalen Schichtenstapel zumindest eine Vertiefung gebildet wird; und Entfernen der Opferschicht, sodass sich zwischen der wenigstens einen Halbleiterkomponente und der Halteschicht ein Hohlraum ergibt und die Nanodraht-Schicht zumindest teilweise freiliegt.

Description

VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERANORDNUNG UND HALB-
LE I TERANORDNUNG
Die vorliegende Anmeldung beansprucht die Priorität der deutschen Patentanmeldung Nr . 10 2022 102 362 . 1 vom 01 . Februar 2022 , deren Offenbarungsgehalt hiermit durch Bezugnahme in die vorliegende Anmeldung auf genommen wird .
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung umfassend wenigstens eine Halbleiterkomponente , eine Halbleiteranordnung umfassend wenigstens eine Halbleiterkomponente , ein Verfahren zur Herstellung einer optoelektronischen Vorrichtung umfassend eine Vielzahl von Halbleiterkomponenten, sowie eine optoelektronische Vorrichtung umfassend eine Vielzahl von Halbleiterkomponenten .
Hintergrund
Halbleiterkomponenten, wie z . B . LEDs , Laser, ICs oder Sensoren, können beispielsweise mittels eines Transferdruckverfahrens von einem Donatorsubstrat auf beispielsweise elektrische Kontaktflächen eines Zielsubstrat gesetzt werden . Neben einer mechanischen Anbindung wird dabei auch eine elektrische und insbesondere auch thermische Kopplung der Halbleiterkomponenten mit den Kontaktflächen gefordert . Die stetige Weiterentwicklung im Bereich von Halbleiterkomponenten, und insbesondere eine gewünschte zunehmende Miniaturisierung von Halbleiterkomponenten bzw . der die Halbleiterkomponenten umfassenden Vorrichtungen erfordert zudem ein sehr präzises Setzen der Halbleiterkompo- nenten an dafür vorgesehenen Positionen .
Diese Anforderungen erzeugen aus produktionstechnischer Sicht j edoch einen gewissen Zielkonflikt . Im Allgemeinen ist nämlich bei Umgebungsbedingungen mit konstanter Temperatur nahe der Raumtemperatur ein präzises Setzen der Halbleiterkomponenten möglich, wohingegen ein zuverlässiger elektrischer bzw . thermischer Kontakt im Allgemeinen eher bei Einwirkung von erhöhter Temperatur zustande kommt . Das präzise Setzten von Halbleiterkomponenten auf ein Zielsubstrat , insbesondere mittels einem Transferdruckverfahren, bei Raumtemperatur und gleichzeitig robuster mechanischer und elektrischer Ankopplung der Halbleiterkomponenten auf dem Zielsubstrat sind daher ein ungelöstes Problem, das im Folgenden adressiert werden soll .
Aus dem Stand der Technik sind lediglich mehrstufige Prozesse bekannt , bei denen das Setzten der Halbleiterkomponenten beispielsweise einen Transferprozess und einen Kontaktierungsprozess umfasst . Der Transferprozess , also das Abheben der Halbleiterkomponenten von einem Donatorsubstrat und das Transferieren der Halbleiterkomponenten auf ein Zielsubstrat , kann bei Raumtemperatur erfolgen . Die Halbleiterkomponenten werden dabei j edoch nur auf dem Zielsubstrat abgesetzt , sodass nur eine schwache mechanische Kopplung , vorzugsweise durch klebrige Kunststoff schichten auf dem Zielsubstrat , zwischen den Halbleiterkomponenten und dem Zielsubstrat erzielt wird . Erst in einem zweiten Schritt , dem Kontaktierungsprozess , werden bei erhöhter Temperatur die Halbleiterkomponenten so auf Kontaktflächen auf dem Zielsubstrat gepresst , dass die klebrige Kunststoffschicht lokal von Rauhigkeitsspitzen der Kontaktflächen der Halbleiterkomponenten und Rauhigkeitsspitzen der Kontaktflächen des Zielsubstrates durchstoßen wird und so elektrische Kontakte ausgebildet werden . Gleichzeitig führt die erhöhte Temperatur und ein anschließendes Abkühlen dazu, dass die klebrige Kunststoff schicht aushärtet .
Der zweite Schritt stellt dabei j edoch nicht nur einen teuren Mehraufwand aufgrund des „Zusatzschrittes" dar, sondern führt vielmehr oftmals zur Dej ustage von Chips . Ein präzises Setzten der Halbleiterkomponenten kann entsprechend nicht gewährleistet werden, sodass die Art und Qualität der Produkte , die mit einem solchen Verfahren hergestellt werden können, begrenzt ist . Es besteht daher das Bedürfnis , ein Verfahren zur Herstellung wenigstens einer Halbleiteranordnung umfassend wenigstens eine Halbleiterkomponente , sowie eine Halbleiteranordnung umfassend wenigstens eine Halbleiterkomponente anzugeben, die zumindest einem der vorgenannten Probleme entgegenwirkt . Zudem besteht das Bedürfnis , ein Verfahren zur Herstellung einer optoelektronischen Vorrichtung umfassend eine Vielzahl von Halbleiterkomponenten, sowie eine optoelektronische Vorrichtung umfassend eine Vielzahl von Halbleiterkomponenten anzugeben, die ebenfalls zumindest einem der vorgenannten Probleme entgegenwirkt .
Zusammenfassung der Erfindung
Diesem Bedürfnis wird durch ein in Anspruch 1 genanntes Verfahren, sowie durch die in Anspruch 12 genannte Halbleiteranordnung Rechnung getragen . Anspruch 20 nennt die Merkmale eines erfindungsgemäßen Verfahrens zur Herstellung einer optoelektronischen Vorrichtung und Anspruch 25 eine erfindungsgemäße optoelektronische Vorrichtung . Weitere Ausführungsformen sind Gegenstand der Unteransprüche .
Halbleiterkomponenten, die sich für Transferdruckverfahren eignen, sind bislang mit planen Metallflächen bzw . mit Metallschichten von im Wesentlichen konstanter Dicke als elektrische Kontaktflächen ausgestattet . Die Erfinder schlagen hingegen vor , als elektrische Kontaktflächen leicht deformierbare Metallschichten zu verwenden, die dazu eine deutliche 3D-Struktur aufweisen, wie etwa poröse oder rasenartige bzw . Nanodrähte aufweisende Metallschichten . Zudem schlagen die Erfinder vor , dass auch die Auf nahmef lächen/elektrischen Kontaktflächen auf dem Zielsubstrat leicht deformierbare Metallschichten aufweisen . Die leicht deformierbaren elektrischen Kontaktflächen bzw . Metallkontakte erlauben es beim Transferdruck, die Halbleiterkomponenten durch das Aufsetzen und Anpressen auf dem Empfängersubstrat in einem Schritt sowohl mechanisch, thermisch als auch elektrisch anzukoppeln . Die leichte Deformierbarkeit der elektrischen Kontaktflächen ermöglicht dabei eine metallische bzw . mechanische und elektrische Verbindung der elektrischen Kontaktflächen bei oder nahe der Raumtemperatur .
Aufgrund der leichten Deformierbarkeit der elektrischen Kontaktflächen muss im Herstellungsprozess der Halbleiterkomponenten j edoch sichergestellt werden, dass die Halbleiterkomponenten vom einem Donatorsubstrat abgenommen werden können, ohne dabei die leicht deformierbaren Schichten zu schädigen . Dazu werden die Kontaktflächen in einem ersten Schritt in eingebettetem und somit sicherem Zustand auf den Halbleiterkomponenten abgeschieden, und anschließend wird vor dem Abnehmen der Halbleiterkomponenten mit einem Transferwerkzeug , wie beispielsweise einem Stempel , ein ausreichend tiefer Hohlraum unter den Halbleiterkomponenten erzeugt , sodass die leicht deformierbaren elektrischen Anschlussflächen im Wesentlichen freischwebend an den Halbleiterkomponenten vorliegen .
Gemäß zumindest einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Halbleiteranordnung die Schritte :
Bereitstellen eines funktionalen Schichtenstapels umfassend ein Trägersubstrat , eine auf dem Trägersubstrat angeordnete erste Schicht von einem ersten Leitfähigkeitstyp, eine auf der ersten Schicht angeordnete zweite Schicht von einem zweiten Leitfähigkeitstyp , und eine zwischen der ersten und der zweiten Schicht liegende aktive Zone ;
Zumindest bereichsweises Ausbilden einer elektrisch leitfähigen Nanodraht-Schicht auf einer dem Trägersubstrat abgewandten Seite der zweiten Schicht ;
Ausbilden einer strukturierten Opferschicht auf der Na- nodraht-Schicht mit zumindest einer Öffnung , wobei die zumindest eine Öffnung zumindest durch die Opferschicht und optional zumindest teilweise durch die Nanodraht- Schicht reicht ; Optionales Ausbilden einer Trennschicht auf der Opferschicht , wobei die Trennschicht zumindest teilweise in der zumindest einen Öffnung angeordnet ist ;
Ausbilden einer Halteschicht auf der strukturierten Opferschicht oder der optionalen Trennschicht , wobei die Halteschicht zumindest teilweise in der zumindest einen Öffnung angeordnet ist ;
Strukturieren des funktionalen Schichtenstapels , zur Erzeugung wenigstens einer Halbleiterkomponente derart , dass durch den funktionalen Schichtenstapel zumindest eine Vertiefung gebildet wird; und
Entfernen der Opferschicht , sodass sich zwischen der wenigstens einen Halbleiterkomponente und der Halteschicht ein Hohlraum ergibt und die Nanodraht-Schicht zumindest teilweise freiliegt .
Durch ein derartiges Verfahren kann eine Halbleiteranordnung umfassend wenigstens eine Halbleiterkomponente , wie beispielsweise eine Mikro-LED, hergestellt werden . Die wenigstens eine Halbleiterkomponente kann dabei beispielsweise auf Basis von Galliumnitrid aufgewachsen werden, weist eine leicht deformierbare elektrische Kontaktfläche , beispielsweise in Form einer rasenartigen Metallanschlussfläche bzw . Nanodraht-Schicht , auf und ist insbesondere für ein Transferdruckverfahren geeignet . Die Halbleiteranordnung bzw . die Halteschicht der Halbleiteranordnung agiert dabei als Donatorsubstrat , von dem die wenigsten eine Halbleiterkomponente mittels beispielsweise eines Transferdruckverfahrens abgenommen werden und auf ein Zielsubstrat gesetzt werden kann .
Gemäß zumindest einer Ausführungsform wird dazu ein funktionaler Schichtenstapel wie üblich auf einem Epitaxiesubstrat , nachfolgend Trägersubstrat genannt , abgeschieden bzw . aufgewachsen und j e nach Anwendungsfall und Bedarf dotiert und/oder strukturiert . Der funktionale Schichtenstapel umfasst dabei zumindest eine auf dem Trägersubstrat angeordnete erste Schicht von einem ersten Leitfähigkeitstyp , eine auf der ersten Schicht angeordnete zweite Schicht von einem zweiten Leitfähigkeitstyp, und eine zwischen der ersten und der zweiten Schicht liegende aktive Zone . Bei dem ersten Leitfähigkeitstyp kann es sich dabei um eine n-Dotierung der ersten Schicht und bei dem zweiten Leitfähigkeitstyp um eine p-Dotierung der zweiten Schicht handeln . Jedoch ist genauso auch eine Dotierung in umgekehrter Reihenfolge denkbar . Zudem kann der funktionale Schichtenstapel j eweils Stromaufweitungsschichten auf der ersten bzw . zweiten Schicht umfassen . Aus dem funktionalen Schichtenstapel wird in einem späteren Schritt dann die Halbleiterkomponente geformt .
Gemäß zumindest einer Ausführungsform wird anschließend für ein späteres Ausbilden der Nanodraht-Schicht auf der dem Trägersubstrat abgewandten Seite der zweiten Schicht eine Startschicht , beispielsweise eine 200 nm dicke Au-Schicht , ganzflächig aufgebracht . Die Startschicht kann insbesondere eine elektrisch leitende Schicht sein, die eine spätere galvanische Abscheidung ( electro-plating ) eines Metalls in Poren einer ionenspur-geätz- ten Folie erlaubt , um die Nanodrähte der Nanodraht-Schicht zu erzeugen . Eine derartige Schicht kann dazu dienen, eine bessere mechanische , elektrische als auch thermische Verbindung zwischen dem funktionalen Schichtenstapel und der Nanodraht- Schicht bereitzustellen, und kann beispielsweise mittels Katho- denzerstäubung ausgebildet werden .
Gemäß zumindest einer Ausführungsform werden zudem, bevor die Nanodraht-Schicht auf der dem Trägersubstrat abgewandten Seite der zweiten Schicht bzw . der Startschicht ausgebildet wird, Bereiche , in denen keine Ausbildung der Nanodraht-Schicht erfolgen soll , mas kiert , etwa mit einer dünnen Photolack- oder Siliciumnitridschicht . Gemäß zumindest einer Ausführungsform wird entsprechend eine strukturierte Maske auf der dem Trägersubstrat abgewandten Seite der zweiten Schicht bzw . der Startschicht ausgebildet , bevor die Nanodraht-Schicht ausgebil- det wird . Die elektrisch leitfähige Nanodraht-Schicht kann anschließend dann auf der dem Trägersubstrat abgewandten Seite der zweiten Schicht bzw . der Startschicht in den Bereichen ausgebildet werden, die von der strukturierten Mas ke freibleiben .
Zudem ist es möglich, dass zuerst die strukturierte Maske auf der dem Trägersubstrat abgewandten Seite der zweiten Schicht ausgebildet wird, und anschließend die Startschicht in Bereichen ausgebildet bzw . aufgebracht wird, die von der strukturierten Mas ke freibleiben . Die Startschicht kann entsprechend in Strukturierter Form auf dem Trägersubstrat vorliegen .
Gemäß zumindest einer Ausführungsform wird zum Ausbilden der Nanodraht-Schicht eine Tonenspur-geätzte Folie auf der dem Trägersubstrat abgewandten Seite der zweiten Schicht bzw . der Startschicht aufgebracht . Im Falle einer strukturierten Maske auf der zweiten Schicht bzw . der Startschicht kann die lonen- spur-geätzte Folie lediglich in den Bereichen aufgebracht werden, die von der strukturierten Mas ke freibleiben . Alternativ dazu kann die lonenspur-geätzte Folie auch ganzflächig auf die strukturierte Maske aufgebracht werden . Ein ganzflächiges Aufbringen der lonenspur-geätzten Folie kann j e nach Dicke der strukturierten Mas ke bzw . Folie und j e nach Größe der von der strukturierten Mas ke freibleibenden Bereiche dazu führen, dass sich die Folie an die Topographie der strukturierten Mas ke anschmiegt , sodass sich die Folie entsprechend auch in die freibleibenden Bereiche erstreckt . Gemäß einer weiteren Ausführungsform liegt die ganzflächig aufgebrachte Folie hingegen auf der strukturierten Maske auf und Bereiche , die von der strukturierten Mas ke freibleiben bleiben auch von der lonenspur- geätzten Folie frei .
Die lonenspur-geätzte Folie kann beispielsweise durch eine Filterfolie , etwa aus Polycarbonat ( PC ) , Polyimid ( PI ) oder Po- lyethylenterephthalat ( PET ) , gebildet sein und kann als Mas ke für eine galvanische Abscheidung von „Metallhalmen" bzw . Nanodrähten dienen, da diese aufgrund der lonenspur-Ätzung Hohlräume bzw . Durchgangslöcher aufweisen, die anschließend mit einem elektrisch leitfähigen Material gefüllt werden können . Durch Entfernen der Folie , nach erfolgtem Auffüllen der Hohlräume bzw . Durchganslöcher mit einem elektrisch leitfähigen Material , verbleibt dieses in Form von periodisch oder willkürlich zueinander angeordneten „Metallhalmen" bzw . Nanodrähten . Die „Metallhalme" bzw . Nanodrähte können dabei mehr oder minder parallel zueinander ausgerichtet sein . Eine Verteilung der Winkel , die die Poren bzw . Durchganslöcher mit der Folienoberfläche bilden, können sich j e nach verwendeter Folie unterscheiden . Solche Folien können eine Dicke von bis zu 25 pm oder auch größer mit Hohlräumen bzw . Durchgangslöchern mit einem Durchmesser von 15 nm und größer aufweisen . Für die vorliegende Erfindung kann in bevorzugter Weise beispielsweise eine PC-Folie mit einem Poren- bzw . Hohlraumdurchmesser von 100 nm verwendet werden, sodass damit Metallhalme , beispielsweise Gold (Au ) -Halme , mit einem Durchmesser von 100 nm und einer Länge von ca . 2 pm erzeugt werden können . Die Metallhalme können j edoch auch aus Silber (Ag ) , Kupfer (Cu) oder einer entsprechend weichen Metalllegierung gefertigt sein . Insbesondere kann die Folie so gewählt werden, dass sich damit Metallhalme mit einem Durchmesser von weniger als 1 pm bzw . weniger als 200 nm erzeugen lassen, die mindestens eine 8 -fache bzw . mindestens eine 10-fachen Länge des Durchmessers aufweisen .
Gemäß zumindest einer Ausführungsform umfasst das Aufbringen der Folie auf der dem Trägersubstrat abgewandten Seite der zweiten Schicht bzw . der Startschicht ein Aufbringen eines Trägermaterials wie beispielsweise PC, PI oder PET und ein anschließendes Ätzen von Hohlräumen bzw . Durchganslöcher in das Trägermaterial durch lonenbestrahlung . Die lonenspur-geätzte Folie kann entsprechend auch erst auf der zweiten Schicht bzw . der Startschicht erzeugt werden . Gemäß zumindest einer Ausführungsform wird zum Ausbilden der Nanodraht-Schicht ein elektrisch leitfähiges Material galvanisch auf der Folie abgeschieden . Dadurch werden die Hohlräume bzw . Durchganslöcher der Folie mit dem elektrisch leitfähigen Material gefüllt , und die „Metallhalme" bzw . Nanodrähte ausgebildet . Für den Fall , dass die lonenspur-geätzte Folie ganzflächig auf eine strukturierte Mas ke aufgebracht wird, derart , dass Bereiche , die von der strukturierten Maske freibleiben bleiben auch von der lonenspur-geätzten Folie freibleiben, können sich diese Bereiche durch galvanisches Abscheiden eines elektrisch leitfähigen Materials auf der lonenspur-geätzten Folie diese Bereiche zuerst mit dem elektrisch leitfähigen Material füllen, bevor die Hohlräume bzw . Durchganslöcher der Folie mit dem elektrisch leitfähigen Material gefüllt , und entsprechend die „Metallhalme" bzw . Nanodrähte ausgebildet werden .
Gemäß zumindest einer Ausführungsform wird im Falle einer strukturierten Mas ke die lonenspur-geätzte Folie nicht in allen Bereichen aufgebracht , die von der strukturierten Maske freibleiben . Beispielsweise können auch Bereiche sowohl von der strukturierten Mas ke als auch von der Folie freibleiben, die dann im Zuge des galvanischen Abscheidens des elektrisch leitfähigen Materials mit diesem auf gefüllt werden . Dadurch entstehen neben den Bereichen der Nanodraht-Schicht , also leicht deformierbare Bereiche , zusätzlich auch Bereiche , die weniger leicht deformierbar sind, da sie durch eine massivere Formation des elektrisch leitenden Materials gebildet sind . Diese massiveren Bereiche können im Anschluss dann im Bereich der wenigstens einen Öffnung durch die Opferschicht als Befestigungspunkt für die Halteschicht bzw . die Trennschicht dienen .
Gemäß zumindest einer Ausführungsform umfasst der Schritt des Ausbildens der Nanodraht-Schicht ein chemomechanisches Dünnen bzw . Polieren der Nanodraht-Schicht . Insbesondere wird nach der galvanischen Abscheidung chemomechanisch bis auf die „Metallhalme" bzw . Nanodrähte „herunterpoliert" . Durch das Dünnen der Nanodraht-Schicht werden insbesondere Reste der galvanischen Abscheidung , die auf der Folie vorliegen und die die einzelnen „Metallhalme" bzw . Nanodrähte miteinander verbinden, entfernt . Insbesondere erfolgt das Dünnen derart , dass die „Metallhalme" bzw . Nanodrähte in der Nanodraht-Schicht anschließend getrennt voneinander vorliegen bzw . lediglich durch die zweite Schicht oder die Startschicht miteinander verbunden sind .
Gemäß zumindest einer Ausführungsform kann die Nanodraht- Schicht auch durch eine poröse Schicht gebildet sein, die eine Porosität oberhalb von 70 % aufweist . Die poröse Schicht kann dabei durch galvanisches Abscheiden eines elektrisch leitfähigen Materials auf einer porösen Folie ausgebildet werden . Die Nanodraht-Schicht kann entsprechend beispielsweise auch durch ein feinverästeltes Netz von elektrisch leitfähigem Material , mit insbesondere lokalen Materialanhäufungen ( Poren ) , gebildet sein . Die Nanodraht-Schicht kann sich beispielsweise dadurch aus zeichnen, dass sie gegenüber einer konventionellen elektrisch leitfähigen Kontaktschicht aufgrund ihrer Porosität komprimierbar ist .
Gemäß zumindest einer Ausführungsform wird die Folie bzw . im Falle einer strukturierten Maske diese in Bereichen, die zwischen später ausgebildeten Halbleiterkomponenten liegen, entfernt bzw . weggeätzt . Alternativ oder zusätzlich dazu kann auch die Nanodraht-Schicht und/oder die Startschicht in Bereichen, die zwischen später ausgebildeten Halbleiterkomponenten liegen, entfernt bzw . weggeätzt werden .
Gemäß zumindest einer Ausführungsform wird zum Ausbilden der Nanodraht-Schicht eine Metalllegierung, beispielsweise eine Au- Ag oder eine Ag-Cu-Legierung, auf der dem Trägersubstrat abgewandten Seite der zweiten Schicht bzw . der Startschicht abgeschieden . Anschließend kann die weniger edle Komponente der
Legierung zur Porenbildung aus der Legierung herausgelöst werden, um beispielsweise ein feinverästeltes Netz von elektrisch leitfähigem Material , mit insbesondere lokalen Materialanhäufungen ( Poren ) , aus zubilden . Der Schritt des Herauslösens der weniger edle Komponente der Legierung kann dabei vor dem Schritt des Ausbildens der Opferschicht oder nach dem Schritt des Entfernens der Opferschicht erfolgen .
Gemäß zumindest einer Ausführungsform wird eine Opferschicht auf der Nanodraht-Schicht abgeschieden . Bei der Opferschicht kann es sich beispielsweise um eine Germanium- oder Silicium- Opferschicht handeln . Die Opferschicht wird entweder strukturiert abgeschieden oder nach dem Abscheiden einer durchgängigen Fläche anschließend strukturiert . Insbesondere wird die Opferschicht derart strukturiert , dass diese anschließend zumindest eine Öffnung aufweist , die durch die Opferschicht und optional zumindest teilweise auch durch die Nanodraht-Schicht bzw . Startschicht oder die strukturierte Maske reicht . Die wenigsten eine Öffnung ist dabei insbesondere in einem Bereich angeordnet , in dem eine später mittels der Trenn- und der Halteschicht ausgebildete Stütze die wenigstens eine Halbleiterkomponente in Position hält .
Gemäß zumindest einer Ausführungsform wird anstelle der Folie ein Teil der Opferschicht als solche verwendet . Ein erster Teil der Opferschicht bildet dabei die Folie . Dazu wird ein erster Teil der Opferschicht auf der dem Trägersubstrat abgewandten Seite der zweiten Schicht bzw . der Startschicht abgeschieden . Beispielsweise kann eine ca . 2 . 2 pm dicke Siliziumschicht auf der zweiten Schicht bzw . der Startschicht abgeschieden werden und es können elektrochemisch Hohlräumen bzw . Durchganslöcher oder Poren, mit beispielsweise einem mittleren Durchmesser von 125 nm, in den ersten Teil der Opferschicht geätzt werden . Anschließend wird auf den ersten Teil der Opferschicht wiederum ein elektrisch leitfähiges Material galvanisch abgeschieden und die Hohlräumen bzw . Durchganslöcher oder Poren mit dem elektrisch leitfähigen Material gefüllt . Nach dem Galvanik- schritt kann optional der bereits beschriebene Schritt zum Freilegen der Nanodraht-Schicht mittels chemomechanischem Dünnen bzw . Polieren der Nanodraht-Schicht erfolgen, bevor auf den ersten Teil der Opferschicht ein durchgängiger zweiter Teil der Opferschicht aufgebracht wird . Ein solches Vorgehen hat den Vorteil , dass die Opferschicht und die Folie mittels lediglich einem Schritt bzw . einem Ätzmedium gleichzeitig entfernt werden kann .
Gemäß zumindest einer Ausführungsform bildet die Folie gleichzeitig auch die Opferschicht . Die Trennschicht würden in solch einem Fall großflächig an die Nanodraht-Schicht bzw . die Folie angrenzen und die wenigstens eine Halbleiterkomponente entsprechend vom Zeitpunkt des Entfernens des Opferschicht bzw . in diesem Fall vom Zeitpunkt des Entfernens der Folie in Position halten . Eine solche Haltestruktur lediglich über die Nanodraht- Schicht kann zudem mittels zusätzlichen metallischen Haltestrukturen, die durch Einbringen von größeren Durchgangslöchern durch die Folie und anschließendem Auffüllen derselben während dem Galvanischen Abscheiden, verstärkt werden .
Gemäß zumindest einer Ausführungsform wird auf die Opferschicht eine gegen ein Ätzmedium zum späteren Entfernen der Opferschicht resistente Trennschicht , beispielsweise Siliciumdioxid ( Si02 ) , ganzflächig auf die Opferschicht aufgetragen . Insbesondere wird eine dünne Trennschicht mit beispielsweise einer Dicke von 50nm bis 300nm derart auf die Opferschicht aufgetragen, dass diese teilweise auch in der zumindest einen Öffnung angeordnet ist und vorzugsweise die gesamte , dem funktionalen Schichtenstapel abgewandte Kontur der Opferschicht bedeckt . Die Trennschicht dient dabei insbesondere als Kontaktschicht für die im nächsten Schritt auf die Trennschicht aufgebrachte Halteschicht , sowie als Schutzschicht für dieselbe , um die Halteschicht gegen das Ätzmedium zum späteren Entfernen der Opferschicht zu schützen . Gemäß zumindest einer Ausführungsform umfasst der Schritt des Ausbildens der Halteschicht auf der Trennschicht ein Aufkleben der Halteschicht auf die Trennschicht . Jedoch ist es auch möglich, dass die Halteschicht durch Polymerisierung auf der Trennschicht ausgebildet wird . Beispielsweise kann auf die Trennschicht Divinylsiloxan-bis-Benzocyclobuten in Mesitylen ( Cyclotene ) aufgebracht und zu Benzocyclobuten polymerisiert werden . Alternativ oder zusätzlich dazu können für die Halteschicht auch PI-Schichten verwendet werden . Die Halteschicht ist dabei j edoch zumindest teilweise in der zumindest einen Öffnung angeordnet und bildet zusammen mit der Trennschicht im Bereich der wenigstens einen Öffnung eine Stütze , die die , in nachfolgenden Schritten aus dem funktionalen Schichtenstapel geformte , wenigstens eine Halbleiterkomponente in Position hält . Die Halteschicht dient dabei insbesondere als Trägersubstrat der wenigstens einen Halbleiterkomponente und fungiert ferner als Donatorsubstrat für einen möglichen anschließenden Transferdruckprozess zum Transferieren der wenigstens einen Halbleiterkomponente von dem Donatorsubstrat auf ein Zielsubstrat .
Gemäß zumindest einer Ausführungsform wird nach dem Schritt des Ausbildens der Halteschicht der bis dahin entstandene Schichtenstapel gedreht , und das Epitaxiesubstrat bzw . Trägersubstrat des funktionalen Schichtenstapels , beispielsweise ein Saphirsubstrat , wird abgelöst . Das Ablösen des Trägersubstrats des funktionalen Schichtenstapels kann dabei beispielsweise mittels einem Laser-Lift-off Verfahren erfolgen . Anschließend kann die erste Schicht , bzw . die der zweiten Schicht abgewandten Seite der ersten Schicht weiter prozessiert werden, um beispielsweise eine Stromaufweitungsschicht und/oder eine elektrisch leitfähige und insbesondere zumindest semi-transparenten Kontaktschicht auf der ersten Schicht auszubilden .
Gemäß zumindest einer Ausführungsform wird der funktionale Schichtenstapel zur Erzeugung wenigstens einer Halbleiterkom- ponente strukturiert , indem in diesen zumindest eine Vertiefung eingebracht bzw . geätzt wird, die wenigstens eine Halbleiterkomponente von dem Rest des funktionalen Schichtenstapels bzw . weiteren Halbleiterkomponenten trennt . Insbesondere erstreckt sich die zumindest eine Vertiefung dabei durch den gesamten funktionalen Schichtenstapel hindurch bis hin zu der Opferschicht oder, im Bereich der wenigstens einen Öffnung, bis hin zu der optionalen Trennschicht . Durch die Strukturierung des funktionalen Schichtenstapels bzw . das Einbringen der zumindest einen Vertiefung wird wenigstens eine Halbleiterkomponente , oder auch zwei oder mehrere Halbleiterkomponenten, erzeugt .
Gemäß zumindest einer Ausführungsform umfasst der Schritt des Strukturierens des funktionalen Schichtenstapels eine Mesa-Ät- zung des funktionalen Schichtenstapels zur Erzeugung wenigstens einer Halbleiterkomponente . Die zumindest eine Vertiefung, wird mittels der Mesa-Ätzung erzeugt und ist entsprechend durch zumindest einen Mesagraben gebildet . Der zumindest eine Mesagra- ben verläuft dabei im wesentliche konisch bzw . spitz zulaufend in Richtung der Opfer- bzw . Trennschicht . Die daraus entstehende wenigstens eine Halbleiterkomponente weist entsprechend eine Mesa Struktur auf .
Gemäß zumindest einer Ausführungsform erfolgt der Schritt des Entfernens der Opferschicht mittels Herauslösens , beispielsweise mit Wasserstoff fluorid ( HF ) oder mit Xenondifluorid (XeF2 ) . Dazu kann es beispielsweise notwendig sein, dass zuvor Zugänge zu der vergrabenen Opferschicht gebildet werden . Durch das Entfernen der Opferschicht ergibt sich zwischen der wenigstens einen Halbleiterkomponente und der Halteschicht bzw . der Trennschicht ein Hohlraum, und die wenigstens eine Halbleiterkomponente ist nicht mehr über die Opferschicht , sondern lediglich im Bereich der wenigstens einen Öffnung bzw . Stütze mit der optionalen Trennschicht bzw . der Halteschicht verbunden .
Gemäß zumindest einer Ausführungsform wird nach bzw . während dem Schritt des Entfernens der Opferschicht ebenfalls die Folie durch Ätzen, beispielsweise mittels Chlortrifluorid ( C1F3 ) oder einem organischen Lösemittel , entfernt , sodass die Nanodraht- Schicht und insbesondere die „Metallhalme" bzw . Nanodrähte zumindest teilweise freiliegen .
Gemäß zumindest einer Ausführungsform erfolgt ein Entfernen der Folie bereits vor dem Schritt des Abscheidens der Opferschicht auf der Nanodraht-Schicht . Die Hohlräume bzw . Durchganslöcher oder Poren zwischen den Nanodrähten bzw . Metallhalmen der Na- nodraht-Schicht werden dann beim Schritt des Abscheidens der Opferschicht auf der Nanodraht-Schicht mit dem Material der Opferschicht - zumindest teilweise - aufgefüllt . Dadurch wird zu einem späteren Zeitpunkt lediglich ein Schritt bzw . ein Ätzmedium benötigt , um die gesamte Opferschicht zu entfernen und die Nanodrähte bzw . Metallhalme der Nanodraht-Schicht freizulegen .
Gemäß zumindest einer Ausführungsform liegen sich die zumindest eine Öffnung durch die Opferschicht und die zumindest eine Vertiefung durch den funktionalen Schichtenstapel im Wesentlichen direkt gegenüber . Insbesondere kann eine durch die Halteschicht bzw . Trennschicht gebildete Stütze im Bereich der wenigstens einen Öffnung die wenigstens eine Halbleiterkomponente in einem Randbereich derselben halten . Im Fall von mehreren Halbleiterkomponenten kann die durch die Halteschicht bzw . Trennschicht gebildete Stütze beispielsweise die durch die wenigstens eine Vertiefung getrennten und an die Stütze angrenzende Halbleiterkomponenten halten .
Gemäß zumindest einer Ausführungsform sind die zumindest eine Öffnung durch die Opferschicht und die zumindest eine Vertiefung durch den funktionalen Schichtenstapel hingegen versetzt zueinander angeordnet . Beispielsweise kann j eder Halbleiterkompo- nente eine eigene Stütze , die in der zumindest einen Öffnung ausgebildet ist , zugeordnet sein, die die Halbleiterkomponente nach Entfernen der Opferschicht hält . Die Stütze kann dabei beispielsweise mittig von der Halbleiterkomponente aber auch außermittig von derselben angeordnet sein .
Die so hergestellte wenigstens eine Halbleiterkomponente bzw . mehreren Halbleiterkomponenten in der Halbleiteranordnung können dann kollektiv mit einem Transferstempel aufgenommen und von der Halbleiteranordnung bzw . der Stütze abgelöst werden, um anschließend auf ein Zielsubstrat transferiert zu werden .
Es wird ferner eine Halbleiteranordnung vorgeschlagen, die wenigstens eine Halbleiterkomponente mit einem funktionalen Schichtenstapel umfasst , wobei der funktionale Schichtenstapel eine erste Schicht von einem ersten Leitfähigkeitstyp , eine auf der ersten Schicht angeordnete zweite Schicht von einem zweiten Leitfähigkeitstyp , eine zwischen der ersten und der zweiten Schicht liegende aktive Zone , und eine elektrisch leitfähige Nanodraht-Schicht aufweist , und wobei die elektrisch leitfähige Nanodraht-Schicht zumindest bereichsweise auf einer der ersten Schicht abgewandten Seite der zweiten Schicht angeordnet ist . Die Halbleiteranordnung umfasst zudem eine Halteschicht mit wenigstens einer Erhebung und eine auf der Halteschicht optional angeordnete Trennschicht . Die wenigstens eine Halbleiterkompo- nente ist dabei derart auf der wenigstens einen Erhebung bzw . Stütze angeordnet , dass sich zwischen der wenigstens einen Halbleiterkomponente und der Halteschicht ein Hohlraum ergibt und die Nanodraht-Schicht zumindest teilweise freiliegt .
Eine derartige Halbleiteranordnung umfassend wenigsten eine Halbleiterkomponente kann dabei beispielsweise als Donatorsubstrat dienen, von dem die wenigsten eine Halbleiterkomponente mittels beispielsweise eines Transferdruckverfahrens abgenommen werden und auf ein Zielsubstrat gesetzt werden kann . Bei der wenigstens einen Halbleiterkomponente kann es sich beispielsweise um eine Mikro-LED handeln, die beispielsweise auf Basis von Galliumnitrid aufgewachsen wird, und die eine leicht defor- mierbare elektrische Kontaktfläche , beispielsweise in Form einer rasenartigen Metallanschlussfläche bzw . Nanodraht-Schicht , aufweist .
Gemäß zumindest einer Ausführungsform weist die wenigstens eine Halbleiterkomponente eine Mesa Struktur auf , wobei sich zumindest ein Mesagraben bzw . zumindest eine Vertiefung zur Abgrenzung der wenigstens einen Halbleiterkomponente durch den gesamten funktionalen Schichtenstapel hindurch bis hin zu dem Hohlraum oder , im Bereich der wenigstens einen Erhebung bzw . Stütze , bis hin zu der Trennschicht erstreckt . Der zumindest eine Mesagraben verläuft dabei im wesentliche konisch bzw . spitz zulaufend in Richtung des Hohlraums bzw . der Trennschicht .
Gemäß zumindest einer Ausführungsform weist die wenigstens eine Halbleiterkomponente eine elektrisch leitfähige und insbesondere zumindest semi-transparenten Kontaktschicht auf der der zweiten Schicht abgewandten Seite der ersten Schicht auf . Die Kontaktschicht kann beispielsweise aus einem Material wie Indiumzinnoxid ( englisch : indium tin oxide , ITO ) gebildet sein und neben der elektrisch leitfähigen Nanodraht-Schicht eine elektrische Anschlussfläche für die wenigstens eine Halbleiterkomponente bereitstellen . Die wenigstens eine Halbleiterkompo- nente kann entsprechend an zwei gegenüberliegenden Seiten der Halbleiterkomponente elektrisch anschließbar sein und entsprechend eine sogenannte „vertikale Stromführung" aufweisen .
Gemäß zumindest einer Ausführungsform ist die wenigstens eine Halbleiterkomponente durch ein licht-emittierendes oder licht- detektierendes Bauteil gebildet . Die wenigstens eine Halbleiterkomponente kann beispielsweise eine LED bzw . ein LED-Chip oder eine Fotodiode sein . Die LED bzw . der LED-Chip kann insbesondere auch als Mikro-LED, auch pLED genannt , oder als pLED- Chip bezeichnet werden, insbesondere für den Fall , dass deren lichtemittierende Oberfläche Kantenlängen in einem Bereich von 100 pm bis 10 pm oder sogar deutlich kleinere Kantenlängen aufweist . Die LED oder der LED-Chip kann in einigen Ausführungsformen ein ungehauster Halbleiterchip sein . Ungehaust bedeutet , dass der Chip kein Gehäuse um seine Halbleiterschichten herum aufweist , wie z . B . ein „chip die" . In einigen Ausführungsformen kann ungehaust bedeuten, dass der Chip frei von bewusst aufgebrachten Schichten oder Umhüllungen, die ein organisches Material umfassen . Somit enthält das ungehauste Bauelement keine Schichten oder Umhüllungen umfassend organische Verbindungen, die Kohlenstoff in kovalenter Bindung enthalten . Beispielsweise enthält das ungehauste Bauelement keine Silikon- , Epoxid- oder Imid-Umhüllungen .
Die wenigstens eine Halbleiterkomponente kann beispielsweise dazu ausgebildet sein, Licht in vertikale Richtung , also durch die zumindest semi-transparenten Kontaktschicht zu emittieren, oder Licht , welches auf die zumindest semi-transparenten Kontaktschicht auftrifft , zu detektieren . Es ist j edoch auch denkbar , dass die wenigstens eine Halbleiterkomponente in Form eines Volumenemitters dazu ausgebildet ist , Licht in vertikale als auch laterale Richtung zu emittieren, oder dass die wenigstens eine Halbleiterkomponente in Form eines Kantenemitters dazu ausgebildet ist , Licht lediglich in laterale Richtung zu emittieren .
Gemäß zumindest einer Ausführungsform umfasst die wenigstens eine Halbleiterkomponente ferner eine Startschicht , die zwischen der zweiten Schicht und der Nanodraht-Schicht ausgebildet ist . Eine derartige Schicht kann dazu dienen, eine bessere mechanische , elektrische als auch thermische Verbindung zwischen dem funktionalen Schichtenstapel und der Nanodraht-Schicht bereitzustellen, und kann beispielsweise mittels Kathodenzerstäu- bung ausgebildet werden . Beispielsweise können die Startschicht und die Nanodraht-Schicht aus demselben Material gebildet sein und ineinander übergehen, sodass die einzelnen Nanodrähte der Nanodraht-Schicht im Wesentlichen über die Startschicht miteinander verbunden sind . Gemäß zumindest einer Ausführungsform bedeckt die Nanodraht- Schicht der wenigstens eine Halbleiterkomponente im Wesentlichen die gesamte , der ersten Schicht abgewandte , Seite der zweiten Schicht . So kann insbesondere eine besonders großflächige elektrische Kontaktfläche auf der wenigstens eine Halbleiterkomponente bereitgestellt werden . Es ist j edoch auch möglich, dass die Nanodraht-Schicht auf der zweiten Schicht strukturiert vorliegt . Mit strukturiert ist dabei j edoch nicht eine Strukturierung in Form von einzelnen Nanodrähten gemeint , sondern, dass zusätzlich zu den Nanodrähten Bereiche auf der zweiten Schicht vorliegen, die von der Nanodraht-Schicht freibleiben . So können beispielsweise verschiedene elektrische Kontaktflächen auf einer Seite der wenigstens eine Halbleiterkomponente bereitgestellt werden, oder lediglich Material aufgrund einer Verkleinerung der mit Nanodrähten bedeckten Fläche eingespart werden .
Gemäß zumindest einer Ausführungsform liegen innerhalb der Na- nodraht-Schicht der wenigstens eine Halbleiterkomponente eine Vielzahl von „Metallhalmen" bzw . Nanodrähten getrennt voneinander vor . Diese können sowohl periodisch oder willkürlich zueinander angeordnet sein . Die einzelnen Metallhalme , beispielsweise Au-Halme , können beispielsweise einen Durchmesser von 100 nm und eine Länge von ca . 2 pm aufweisen .
Gemäß zumindest einer Ausführungsform umfasst die Halbleiteranordnung wenigstens zwei Halbleiterkomponenten, die durch eine Vertiefung, bspw . in Form eines Mesagrabens , voneinander getrennt nebeneinander auf der wenigstens einen Erhebung bzw . Stütze angeordnet sind . Die Vertiefung zur Abgrenzung der zwei Halbleiterkomponente erstreckt sich dabei durch den gesamten funktionalen Schichtenstapel hindurch bis hin zu einer auf der wenigstens einen Erhebung angeordnete optionale Trennschicht und verläuft im wesentliche konisch bzw . spitz zulaufend in Richtung der Trennschicht . Die Vertiefung und die Erhebung liegen sich dabei im Wesentlichen direkt gegenüber . Insbesondere ist die durch die Halteschicht bzw . Trennschicht gebildete Erhebung dazu ausgebildet die wenigstens zwei durch die Vertiefung getrennten Halbleiterkomponenten zu halten .
Gemäß zumindest einer Ausführungsform umfasst die Halbleiteranordnung wenigstens zwei Halbleiterkomponenten, die durch eine Vertiefung, bspw . in Form eines Mesagrabens , voneinander getrennt nebeneinander auf j eweils einer separaten Erhebung der Halteschicht angeordnet sind . Die Erhebung bzw . Stütze kann dabei j eweils mittig von den Halbleiterkomponenten aber auch außermittig von denselben angeordnet sein .
Es wird ferner ein Verfahren zur Herstellung einer optoelektronischen Vorrichtung vorgeschlagen, umfassend die Schritte :
Bereitstellen einer Halbleiteranordnung, insbesondere einer Halbleiteranordnung nach einigen der vorgenannten Aspekte , umfassend wenigstens eine Halbleiterkomponente mit einer auf der der Halteschicht zugewandten Seite der Halbleiterkomponente angeordneten elektrisch leitfähigen Nanodraht-Schicht . Die wenigstens eine Halbleiterkompo- nente ist dabei derart auf wenigstens einer Erhebung einer Halteschicht angeordnet , dass sich zwischen der wenigstens einen Halbleiterkomponente und der Halteschicht ein Hohlraum ergibt und die Nanodraht-Schicht zumindest teilweise freiliegt . Auf der Halteschicht bzw . zwischen der Halteschicht und der wenigstens einen Halbeliterkom- ponente kann zudem eine optionale Trennschicht ausgebildet sein;
Abheben der wenigstens einen Halbleiterkomponente von der wenigstens einen Erhebung bzw . Stütze ; und
Absetzten der wenigstens einen Halbleiterkomponente auf eine erste Kontaktfläche einer Leiterplatte , wobei die Leiterplatte auf dessen Oberseite eine Kontaktstruktur mit einer Vielzahl von Kontaktflächen aufweist . Gemäß zumindest einer Ausführungsform weist zumindest die erste Kontaktfläche der Vielzahl von Kontaktflächen eine elektrisch leitfähige Nanodraht-Schicht auf .
Bei der elektrisch leitfähigen Nanodraht-Schicht der zumindest einen ersten Kontaktfläche kann es sich um eine Nanodraht- Schicht handeln, wie sie bereits für die Halbleiteranordnung bzw . Halbleiterkomponente beschrieben wurde . Es kann sich j edoch auch um eine poröse Schicht bzw . um ein feinverästeltes Netz von elektrisch leitfähigem Material , mit insbesondere lokalen Materialanhäufungen ( Poren ) , handeln . Alternativ ist es hingegen auch möglich, dass die erste Kontaktfläche durch eine konventionelle plane Metallschicht zw . Kontaktfläche gebildet ist .
Bei dem Verfahren kann es sich beispielsweise um ein Transferdruckverfahren zum Transferieren von wenigstens einer Halbleiterkomponente von einer Halbleiteranordnung umfassend die Halbleiterkomponente ( Donatorsubstrat ) auf eine Leiterplatte ( Zielsubstrat ) handeln . Aufgrund der Nanodraht-Schicht sowohl auf Halbleiterkomponente als auch auf der Leiterplatte ist das Verfahren j edoch gegenüber gegenwärtig verwendeten Transferdruckverfahren vereinfacht . Die leicht deformierbaren elektrischen Kontaktflächen in Form der Naonowire-Schichten erlauben es beim Transferdruck, die Halbleiterkomponenten durch ein Aufsetzen und Anpressen auf die Leiterplatte in einem Schritt sowohl mechanisch, thermisch als auch elektrisch anzukoppeln . Die leichte Deformierbarkeit der elektrischen Kontaktflächen ermöglicht dabei eine metallische bzw . mechanische und elektrische Verbindung der elektrischen Kontaktflächen bei oder nahe der Raumtemperatur . Es wird also nichtmehr ein wie aus dem Stand der Technik bekannter mehrstufiger Prozesse benötigt , bei dem das Setzten der Halbleiterkomponenten einen Transferprozess und einen Kontaktierungsprozess umfasst , sondern das Setzten der
Halbleiterkomponenten erfolgt im Wesentlichen in einem einzigen Prozessschritt bei oder nahe Raumtemperatur . Gemäß zumindest einer Ausführungsform erfolgt der Schritt des Abhebens der wenigstens einen Halbleiterkomponente von der Halbleiteranordnung bzw . der Halteschicht mittels eines Stempels . Die wenigstens eine Halbleiterkomponente oder auch mehrere Halbleiterkomponenten werden dazu mit einem Stempel aufgenommen und von der Halbleiteranordnung bzw . der Halteschicht abgerissen . Dabei wirkt der gegenüber der Größe der Halbleiterkomponenten verhältnismäßig kleine Kontaktbereich zwischen der Halbleiterkomponente und der Erhebung bzw . Stütze ähnlich einer Sollbruchstelle , an der die Halbleiterkomponente abgerissen wird . So wird gewährleistet , dass lediglich eine geringe Kraft zum Abheben der wenigstens einen Halbleiterkomponente benötigt wird, und dass die wenigstens eine Halbleiterkomponente und insbesondere die Nanodraht-Schicht beim Abheben nicht beschädigt wird .
Gemäß zumindest einer Ausführungsform umfasst der Schritt des Absetzens der wenigstens einen Halbleiterkomponente ein Fixieren der wenigstens einen Halbleiterkomponente auf der ersten Kontaktfläche durch Anpressen der wenigstens einen Halbleiterkomponente auf die erste Kontaktfläche . Durch die rasenartige Struktur der Nanodraht-Schichten und durch die leichte Deformierbarkeit der Nanodraht-Schichten reicht ein Anpreßdruck kleiner 1 MPa und bevorzugt kleiner 0 . 3 MPa aus , um einen mechanischen, thermischen als auch elektrischen Kontakt zwischen der wenigstens einen Halbleiterkomponente und der ersten Kontaktfläche zu erzeugen .
Gemäß zumindest einer Ausführungsform erfolgt das Fixieren der wenigstens einen Halbleiterkomponente im Wesentlichen ohne ein temperaturinduziertes Verfahren, insbesondere durch „Kaltverschweißen" . Die Deformation der Metallstrukturen, die zur „Kaltverschweißung" führt , kann bei oder nahe Raumtemperatur ausgeführt werden . Die Kaltverschweißung bei Raumtemperatur und geringem Druck gelingt dabei besser , wenn die deformierbaren Strukturen kaum bzw . keine Kontamination aufweisen . Die Nanodraht-Schichten können dazu insbesondere nicht mit einem Schutzlack stabilisiert werden, sondern werden erst nach oder während dem Entfernen der Opferschicht bzw . dem Freiätzen der Hohlräume freigelegt . Die Metallhalme bzw . Nanodrähte der Nanodraht- Schicht verbleiben in der Halbleiteranordnung entsprechend in der Folie bis nach dem Freiätzen der Hohlräume .
Gemäß zumindest einer Ausführungsform umfasst die Halbleiteranordnung eine Vielzahl von Halbleiterkomponenten . Zumindest eine Anzahl der Vielzahl von Halbleiterkomponenten wird dann mittels des Verfahrens bzw . mittels eines Stempels von der Halbleiteranordnung abgehoben und auf erste Kontaktflächen der Leiterplatte abgesetzt . Die optoelektronischen Halbleiterkomponenten weisen dabei j eweils an einer der Kontaktstruktur zugewandten Unterseite zumindest bereichsweise eine elektrisch leitfähige Nanodraht-Schicht auf , die j eweils in elektrisch leitfähiger Verbindung mit einer elektrisch leitfähigen Nanodraht- Schicht der ersten Kontaktflächen der Leiterplatte steht bzw . durch Anpressen gebracht wird .
Mittels des vorgeschlagenen Verfahrens kann gleichzeitig eine präzise und trotzdem vereinfachte Montage wenigstens einer oder mehrerer Halbleiterkomponenten mit großflächiger metallischer Ankopplung im Transferdruckprozess bereitgestellt werden . Eine Dej ustage der wenigstens einen oder mehreren Halbleiterkomponenten durch nachfolgende Prozesse , wie ein Umschmelzen bei Lotkontakten, oder Thermo kompression, entfällt , und Probleme , die ein Transferdruckverfahren mit hohen verwendeten Temperaturen verursacht , werden vollkommen vermieden .
Es wird ferner eine optoelektronische Vorrichtung vorgeschlagen umfassend eine Leiterplatte auf dessen Oberseite eine Kontaktstruktur mit einer Vielzahl von Kontaktflächen angeordnet ist . Zudem umfasst die optoelektronische Vorrichtung eine Vielzahl von Halbleiterkomponenten, die j eweils auf einer der Vielzahl von Kontaktflächen angeordnet sind . Die Halbleiterkomponenten weisen j eweils an einer der Kontaktstruktur zugewandten Unterseite zumindest bereichsweise eine elektrisch leitfähige Nano- draht-Schicht auf , die in elektrisch leitfähiger Verbindung mit den Kontaktflächen auf der Oberseite der Leiterplatte steht .
Gemäß zumindest einer Ausführungsform weisen die Kontaktflächen auf der Oberseite der Leiterplatte ebenfalls eine elektrisch leitfähige Nanodraht-Schicht auf . Diese steht dann j eweils in elektrisch leitfähiger Verbindung mit der elektrisch leitfähigen Nanodraht-Schicht der Halbleiterkomponenten .
Gemäß zumindest einer Ausführungsform handelt es sich bei den Halbleiterkomponenten um die im Rahmen der Anmeldung beschriebenen Halbleiterkomponenten der Halbleiteranordnung bzw . die im Rahmen des beschriebenen Herstellungsverfahrens der Halbleiteranordnung erzeugten Halbleiterkomponenten, die insbesondere mittels dem in dieser Anmeldung beschriebenen Verfahren von der Halbleiteranordnung auf die Leiterplatte transferiert wurden .
Gemäß zumindest einer Ausführungsform weisen die Halbleiterkom- ponenten j eweils eine Mesa Struktur auf . Zudem weisen die Halbe- leiterkomponenten insbesondere einen funktionalen Schichtenstapel mit einer ersten Schicht von einem ersten Leitfähigkeitstyp , eine auf der ersten Schicht angeordnete zweite Schicht von einem zweiten Leitfähigkeitstyp , und einer zwischen der ersten und der zweiten Schicht liegenden aktiven Zone .
Gemäß zumindest einer Ausführungsform sind die Halbleiterkomponente j eweils durch optoelektronische Halbleiterkomponenten bzw . durch licht-emittierende oder licht-detektierende Bauteile gebildet . Die Halbleiterkomponenten können beispielsweise j eweils durch eine LED bzw . einen LED-Chip oder eine Fotodiode gebildet sein . Die LED bzw . der LED-Chip kann insbesondere auch als Mikro-LED, auch pLED genannt , oder als pLED-Chip bezeichnet werden, insbesondere für den Fall , dass deren lichtemittierende Oberfläche Kantenlängen in einem Bereich von 100 pm bis 10 pm oder sogar deutlich kleinere Kantenlängen aufweist . Die LED oder der LED-Chip kann in einigen Ausführungsformen ein ungehauster Halbleiterchip sein .
Gemäß zumindest einer Ausführungsform weisen die optoelektronischen Halbleiterkomponenten j eweils eine elektrisch leitfähige und insbesondere zumindest semi-transparenten Kontaktschicht auf einer der Leiterplatte gegenüberliegenden Seite der Halbleiterkomponente auf .
Die Halbleiterkomponenten können beispielsweise dazu ausgebildet sein Licht in vertikale Richtung, also durch die zumindest semi-transparenten Kontaktschicht zu emittieren, oder Licht , welches auf die zumindest semi-transparenten Kontaktschicht auftrifft zu detektieren . Es ist j edoch auch denkbar, dass die Halbleiterkomponenten in Form eines Volumenemitters dazu ausgebildet sind, Licht in vertikale als auch laterale Richtung zu emittieren, oder dass die Halbleiterkomponenten in Form von einem Kantenemitter dazu ausgebildet sind Licht lediglich in laterale Richtung zu emittieren .
Gemäß zumindest einer Ausführungsform umfassen die Halbleiterkomponenten j eweils eine Startschicht , die zwischen einem funktionalen Schichtenstapel der Halbleiterkomponente und der Na- nodraht-Schicht ausgebildet ist .
Gemäß zumindest einer Ausführungsform bedeckt die Nanodraht- Schicht der Halbleiterkomponenten j eweils im Wesentlichen die gesamte , der Kontaktstruktur zugewandte Unterseite , der Halbleiterkomponenten .
Gemäß zumindest einer Ausführungsform liegen innerhalb der Na- nodraht-Schicht der Halbleiterkomponenten j eweils eine Vielzahl von Nanodrähten getrennt voneinander vor . Kurzbeschreibung der Zeichnungen
Im Folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert . Es zeigen, j eweils schematisch,
Fig . 1 bis 13 Verfahrensschritte eines Verfahrens zu Herstellung einer Halbleiteranordnung nach einigen Aspekten des vorgeschlagenen Prinzips ; und
Fig . 14 bis 19 Verfahrensschritte eines Verfahrens zu Herstellung einer optoelektronischen Vorrichtung nach einigen Aspekten des vorgeschlagenen Prinzips .
Detaillierte Beschreibung
Die folgenden Ausführungsformen und Beispiele zeigen verschiedene Aspekte und ihre Kombinationen nach dem vorgeschlagenen Prinzip . Die Ausführungsformen und Beispiele sind nicht immer maßstabsgetreu . Ebenso können verschiedene Elemente vergrößert oder verkleinert dargestellt werden, um einzelne Aspekte hervorzuheben . Es versteht sich von selbst , dass die einzelnen Aspekte und Merkmale der in den Abbildungen gezeigten Ausführungsformen und Beispiele ohne weiteres miteinander kombiniert werden können, ohne dass dadurch das erfindungsgemäße Prinzip beeinträchtigt wird . Einige Aspekte weisen eine regelmäßige Struktur oder Form auf . Es ist zu beachten, dass in der Praxis geringfügige Abweichungen von der idealen Form auftreten können, ohne j edoch der erfinderischen Idee zu widersprechen .
Außerdem sind die einzelnen Figuren, Merkmale und Aspekte nicht unbedingt in der richtigen Größe dargestellt , und auch die Proportionen zwischen den einzelnen Elementen müssen nicht gründ- sätzlich richtig sein . Einige Aspekte und Merkmale werden hervorgehoben, indem sie vergrößert dargestellt werden . Begriffe wie "oben" , "oberhalb" , "unten" , "unterhalb" , "größer" , "kleiner" und dergleichen werden j edoch in Bezug auf die Elemente in den Figuren korrekt dargestellt . So ist es möglich, solche Beziehungen zwischen den Elementen anhand der Abbildungen abzuleiten .
Fig . 1 bis 13 zeigen Verfahrensschritte eines Verfahrens zu Herstellung einer Halbleiteranordnung nach einigen Aspekten des vorgeschlagenen Prinzips .
In einem ersten Schritt wird dabei , wie in Fig . 1 gezeigt , ein funktionaler Schichtenstapel 2 bereitgestellt . Der funktionale Schichtenstapel 2 umfassend ein Trägersubstrat 3 , eine auf dem Trägersubstrat 3 angeordnete erste Schicht 4 von einem ersten Leitfähigkeitstyp , eine auf der ersten Schicht 4 angeordnete zweite Schicht 5 von einem zweiten Leitfähigkeitstyp . Zwischen der ersten und der zweiten Schicht 4 , 5 ist zudem eine aktive Zone angeordnet . Das Trägersubstrat 3 formt dabei ein Epitaxiesubstrat auf dem die erste und der zweite Schicht 4 , 5 abgeschieden bzw . aufgewachsen ist . Der funktionale Schichtenstapel 2 kann zudem j e nach Anwendungsfall und Bedarf dotiert und/oder strukturiert sein .
Bei dem ersten Leitfähigkeitstyp kann es sich beispielsweise um eine n-Dotierung der ersten Schicht 4 und bei dem zweiten Leitfähigkeitstyp um eine p-Dotierung der zweiten Schicht 5 handeln . Jedoch ist genauso auch eine Dotierung in umgekehrter Reihenfolge denkbar . Zudem kann der funktionale Schichtenstapel 2 j eweils Stromaufweitungsschichten auf der ersten bzw . zweiten Schicht 4 , 5 umfassen und/oder die aktive Zone kann ein oder mehrere Quantenwells (QW) aufweisen . Ebenso ist es möglich, dass der der funktionale Schichtenstapel 2 zumindest bereichsweise ein Quantenwellintermixing (QWI ) aufweist . In einem zweiten Schritt wird, wie in Fig . 2A dargestellt , anschließend auf der dem Trägersubstrat 3 abgewandten Seite der zweiten Schicht 5 eine Startschicht 6 ganzflächig aufgebracht . Bei der Startschicht 6 kann es sich beispielsweise um eine dünne , Gold- , Silber- , oder Kupferschicht handeln, die eine bessere mechanische , elektrische als auch thermische Verbindung zwischen dem funktionalen Schichtenstapel 2 und einer in den weiteren Schritten darauf angeordneten Nanodraht-Schicht bereitstellt .
Auf der Startschicht 6 wird wie in den Figuren 3 , 4 und 5 dargestellt in einzelnen Zwischenschritten eine Nanodraht- Schicht 9 ausgebildet . Dazu wird in einem ersten Zwischenschritt , wie in Fig . 3 dargestellt , eine lonenspur-geätzte Folie 7 auf der Startschicht 6 angeordnet . Die lonenspur-geätzte Folie 7 , etwa aus Polycarbonat ( PC ) , Polyimid ( PI ) oder Polyethylen- terephthalat ( PET ) , dient dabei Mas ke für eine , wie in Fig . 4 dargestellte , galvanische Abscheidung eines elektrisch leitfähigen Materials 8 zur Erzeugung von „Metallhalmen" bzw . Nanodrähten . Die lonenspur-geätzte Folie 7 weist aufgrund einer lonenspur-Ätzung Hohlräume bzw . Durchganslöcher auf , die anschließend mit dem elektrisch leitfähigen Material 8 gefüllt werden .
In einem dritten Zwischenschritt wird dann, wie in Fig . 5 dargestellt , das auf die Folie 7 galvanisch abgeschiedene und über die Folie 7 hinausragende elektrisch leitfähigen Material 8 abgeschliffen bzw . bis auf die „Metallhalme" bzw . Nanodrähte „herunterpoliert" , sodass die „Metallhalme" bzw . Nanodrähte in der Nanodraht-Schicht 9 anschließend getrennt voneinander vorliegen .
Auf die so entstandene Nanodraht-Schicht 9 wird anschließend, wie in Fig . 6 gezeigt , eine Opferschicht 11 abgeschieden . Bei der Opferschicht 11 kann es sich beispielsweise um eine Germanium- oder Silizium- Opferschicht handeln . Die Opferschicht 11 wird entweder bereits strukturiert auf der Nanodraht-Schicht 9 abgeschieden, oder wie im vorliegenden Beispiel gezeigt , nach dem Abscheiden einer durchgängigen Fläche anschließend strukturiert ( siehe Fig . 7 ) . Die Opferschicht 11 wird dabei derart strukturiert , dass diese anschließend zumindest eine Öffnung 12 aufweist , die durch die Opferschicht 11 und durch die Nanodraht- Schicht 9 hindurchreicht . Die Strukturierung der Nanodraht- Schicht 9 , sodass diese ebenfalls die in Fig . 7 dargestellte Öffnung aufweist , kann dabei auch erfolgen, bevor die Opferschicht 11 auf der Nanodraht-Schicht 9 abgeschieden wird . Die Öffnung 12 ist dabei insbesondere in einem Bereich angeordnet , in dem in nachfolgenden Schritten eine Stütze ausgebildet wird, die wenigstens eine Halbleiterkomponente der Halbleiteranordnung in Position halten soll .
Auf der Opferschicht 11 wird in einem weiteren, in Fig . 8 gezeigten Schritt , eine dünne Trennschicht 13 ausgebildet . Die Trennschicht 13 zeichnet sich dabei dadurch aus , dass sie gegen ein Ätzmedium, welches zu einem späteren Entfernen der Opferschicht 11 verwendet wird, resistent ist . Die Trennschicht 13 bedeckt dabei die komplette dem funktionalen Schichtenstapel 2 abgewandte Oberfläche der Opferschicht , und bedeckt ebenfalls die Innenseiten der Öffnung 12 , sodass diese teilweise auch in der Öffnung 12 angeordnet ist .
Die Trennschicht 13 dient insbesondere als Kontaktschicht für die im nächsten, in Fig 9 dargestellten, Schritt auf die Trennschicht 13 aufgebrachte Halteschicht 14 , sowie als Schutzschicht für dieselbe , um die Halteschicht 14 gegen das Ätzmedium zum späteren Entfernen der Opferschicht 11 zu schützen . Im dargestellten Fall wird die Halteschicht 14 durch Polymerisierung auf der Trennschicht 13 ausgebildet . Beispielsweise kann auf die Trennschicht 13 Divinylsiloxan-bis-Benzocyclobuten in Me- sitylen (Cyclotene ) aufgebracht und zu Benzocyclobuten polymerisiert werden . Die Halteschicht 14 ist dabei zumindest teilweise auch in der Öffnung 12 angeordnet und formt in diesem Bereich eine Erhebung 23 . Zusammen mit der Trennschicht 13 formt die Erhebung der Halteschicht eine Stütze 23 , die in nachfolgenden Schritten aus dem funktionalen Schichtenstapel 2 geformte Halbleiterkomponenten in Position halten soll .
Anschließend wird, wie in Fig . 10 dargestellt , auf der Halteschicht ein weiteres Hilfssubstrat 15 aufgebracht , sodass der bis dahin entstandene Schichtenstapel gedreht und weiterprozessiert werden kann . Das Epitaxiesubstrat bzw . Trägersubstrat 3 des funktionalen Schichtenstapels 2 wird zudem abgelöst , was beispielsweise mittels einem Laser-Lift-off Verfahren erfolgen kann .
Auf der ersten Schicht 4 wird, wie in Fig . 11 gezeigt , in einem nächsten Schritt eine zumindest semi-transparente Kontaktschicht 16 , insbesondere ITO-Schicht , ausgebildet . Je nach Bedarf und Anwendungsfall kann die erste Schicht 4 , bzw . die der zweiten Schicht 5 abgewandten Seite der ersten Schicht 4 prozessiert werden bzw . bspw . eine zusätzliche Stromaufweitungs- schicht auf dieser ausgebildet werden .
Zur Erzeugung der der in Fig . 13 dargestellten zwei Halbleiterkomponenten 10 wird der funktionale Schichtenstapel 2 gemäß der Darstellung in Fig . 12 strukturiert . Dazu werden in den funktionalen Schichtenstapel 2 Vertiefungen 17 eingebracht bzw . geätzt , die im Weiteren die beiden dargestellten Halbleiterkom- ponenten 10 voneinander trennen . Die Vertiefungen 17 reichen dabei durch den gesamten funktionalen Schichtenstapel 2 hindurch bis hin zu der Trennschicht 13 bzw . der Opferschicht 11 . Das Einbringen der Vertiefungen 17 erfolgt dabei im Zuge einer Mesa- Ätzung zur Erzeugung der Halbleiterkomponenten 10 . Die Vertiefungen 17 bilden entsprechend Mesagräben, die im wesentliche konisch bzw . spitz zulaufend in Richtung der Opfer- bzw . Trennschicht 11 , 13 verlaufen . Im in Fig . 12 dargestellten Beispiel verläuft eine der Vertiefungen 17 , genauer gesagt die Vertiefung 17 zwischen den beiden Halbleiterkomponenten 10 , mittig gegenüberliegend der durch die Halte- und die Trennschicht 13 , 14 gebildete Stütze 23 . Die Halbleiterkomponenten liegen dadurch in einem Randbereich der Halbleiterkomponenten 10 , insbesondere in einem vergleichswiese kleinen Kontaktbereich auf der Stütze 23 auf .
Nach dem Strukturieren des funktionalen Schichtenstapels 2 wird in einem Weiteren, in Fig . 13 dargestellten Schritt die Opferschicht 13 entfernt bzw . herausgelöst . Dies kann beispielsweise mit Wasserstoff fluorid ( HF) oder mit Xenondifluorid (XeF2 ) erfolgen . Durch das Entfernen der Opferschicht 11 ergibt sich zwischen den Halbleiterkomponenten 10 und der Halteschicht 14 bzw . der Trennschicht 13 ein Hohlraum, und die Halbleiterkomponenten 10 sind nicht mehr über die Opferschicht 11 , sondern lediglich im Bereich der Stütze 23 mit der Trennschicht bzw . der Halteschicht 13 , 14 verbunden . Gleichzeitig bzw . nach dem Schritt des Entfernens der Opferschicht 11 wird zudem auch die Folie 7 durch Ätzen, beispielsweise mittels Chlortrifluorid (CIF3 ) oder einem organischen Lösemittel , entfernt , sodass die Nanodraht-Schicht 9 und insbesondere die „Metallhalme" bzw . Nanodrähte der Nanodraht-Schicht 9 freiliegen .
Das Ergebnis der in den Figuren 1 bis 13 dargestellten Verfahrensschritte ist die in Figur 13 dargestellte Halleiteranordnung .
Fig . 2B zeigt ein Ausführungsbeispiel eines möglichen an den in Fig . 2A gezeigten Schritt anschließenden Verfahrensschritt . Auf die Startschicht 6 wird dabei eine strukturierte Mas ke 22 aufgebracht . Die Mas ke kann beispielsweise durch eine dünne Photolack- oder Silziumnitridschicht gebildet sein . Durch die Mas ke werden Bereiche definiert , in denen im Weiteren Verfahren keine Ausbildung einer Nanodraht-Schicht 9 erfolgen soll . Die Figuren 3.1 bis 13.1 zeigen zudem an den in Fig. 2B dargestellten Verfahrensschritt anschließende Verfahrensschritte zur Herstellung wenigstens einer Halbleiteranordnung 10. Die in den Figuren 3.1 bis 13.1 dargestellten Verfahrensschritte entsprechen im Wesentlichen jeweils den in den Figuren 3 bis 13 dargestellten Schritten mit dem Unterschied, dass die elektrisch leitfähige Nanodraht-Schicht 9 lediglich in Bereichen ausgebildet wird bzw. ist, die von der strukturierten Maske 22 freibleiben. Die Nanodraht-Schicht 9 weist entsprechend zusätzlich zu den Nanodrähten bzw. Metallhalmen eine weitere Strukturierung auf. Während die Nanodrähte bzw. Metallhalmen auf mikroskopischer Ebene als eine Art Strukturierung verstanden werden können soll die übergeordnete Strukturierung der Nanodraht- Schicht 9 auf makroskopischer Ebene als eine Strukturierung verstanden werden.
Wie in Fig. 7.1 dargestellt, wird die Opferschicht 11 und die elektrisch leitfähige Nanodraht-Schicht 9 bzw. strukturierte Maske 22 jedoch derart strukturiert bzw. die Öffnung 12 in diese eingebracht, dass die Öffnung 12 durch die Opferschicht 11 und die strukturierte Maske 22 hindurchreicht und nicht direkt durch die Nanodraht-Schicht 9.
Zudem unterscheidet sich das Verfahren von dem zuerst beschrieben Verfahren dadurch, dass, wie in Fig. 13. 1 gezeigt, neben der Opferschicht 11 und der Folie 7 auch die strukturierte Maske 22 entfernt wird, sodass zum einen die strukturierte Nanodraht- Schicht 9 und zum anderen die einzelnen Nanodrähte bzw. Metallhalme in der strukturierten Nanodraht-Schicht 9 freiliegen. Fig. 13.1 zeigt entsprechend gegenüber Fig. 13 eine weitere Ausführungsform der Halbleiteranordnung 1.
Figur 3.2 zeigt eine Alternative zu dem in der Figure 3.1 dargestellten Schritt und unterscheidet sich von Figur 3.1 dahingehend, dass die lonenspur-geätzte Folie 7 nicht nur in den Bereichen, die von der strukturierten Maske 22 freibleiben, sondern ganzflächig auf die strukturierte Maske 22 aufgebracht wird. Dadurch ergeben sich zwischen der Startschicht 6 und der Folie 7 Hohlräume, die in einem anschließenden Schritt, siehe Fig. 4.2, wie die Durchgangslöcher bzw. Hohlräume der Folie 7 mittels galvanischen Abscheidens eines elektrisch leitfähigen Materials 8 gefüllt werden. Diesen Schritt, dargestellt in Fig. 4.2, können dann die in den Figuren 5 bis 13 bzw. 5.1 bis 13.1 dargestellten Schritte folgen.
Figur 3.3 zeigt eine weitere Alternative zu den in den Figuren 3.1 und 3.2 dargestellten Schritten. Die lonenspur-geätzte Folie 7 wird dabei ebenfalls ganzflächig auf die strukturierte Maske 22 aufgebracht, jedoch ist diese derart ausgebildet, dass sie sich an die Kontur der strukturierten Maske 22 anschmiegt und somit in den Bereichen die von der strukturierten Maske freibleiben in Kontakt mit der Startschicht 6 steht.
Zudem zeigt Fig. 13.2 ein weiteres Ausführungsbeispiel einer Halbleiteranordnung 1. Diese weist entgegen der beiden anderen Ausführungsbeispiele zwei Stützen 23 auf, die jeweils zentral gegenüber der Halbeliterkomponenten 10 angeordnet sind und diese in Position halten. Die Vertiefung 17 zwischen den beiden Halbleiterkomponenten 10 ist entsprechend versetzt zu den beiden Stützen 23 angeordnet.
Die mittels der gezeigten Verfahrensschritte hergestellten Halbleiterkomponente 10 in der Halbleiteranordnung 1 können dann mit beispielsweise einem Transferstempel aufgenommen und von der Halbleiteranordnung 1 bzw. den Stützen 23 abgelöst werden, um anschließend auf ein Zielsubstrat transferiert zu werden. Die Halbleiteranordnung 10 kann dabei als Donatorsubstrat dienen, von dem die Halbleiterkomponenten 10 auf ein Zielsubstrat übertragen werden. Fig. 14 bis 19 zeigen Verfahrensschritte eines solchen Verfahrens zu Herstellung einer optoelektronischen Vorrichtung 100 nach einigen Aspekten des vorgeschlagenen Prinzips . In einem ersten Schritt wird, wie in Fig . 14 gezeigt , auf eine wie in Fig . 13 dargestellte Halbleiteranordnung 1 umfassend zwei Halbleiterkomponenten 10 , ein Transferstempel 18 auf die Kontaktschicht 16 aufgesetzt . Die Halbleiterkomponenten werden anschließend, wie in Figur 15 gezeigt , von der Halbleiteranordnung bzw . von den Stützen 23 der Halbleiteranordnung 1 abgehoben bzw . abgerissen, und der Transferstempel 18 mit den Halbleiterkom- ponenten 10 wird, wie in Figur 16 gezeigt , über einer Leiterplatte 19 positioniert .
Die Leiterplatte 19 weist auf dessen Oberseite ein Kontaktstruktur 20 mit einer Vielzahl von leicht angehobenen Kontaktflächen 21 angeordnet ist . Die Kontaktflächen 21 auf der Oberseite der Leiterplatte 19 weisen wie die Halbleiterkomponenten 1 eine elektrisch leitfähige Nanodraht-Schicht auf , die entsprechend den vorgeschlagenen Aspekten ausgebildet sein kann .
Der Transferstempel 18 mit den Halbleiterkomponenten 10 wird über der Leiterplatte 19 so positioniert , dass sich die Nano- draht-Schicht 9 einer Halbleiterkomponente 10 mit einer Kontaktfläche 21 auf der Oberseite der Leiterplatte 19 gegenüberliegen . Im dargestellten Fall liegt dabei eine 1 zu 1 Zuordnung der gegenüberliegenden Nanodraht-Schichten 9 der Halbleiterkom- ponenten 10 mit den Kontaktflächen 21 auf der Oberseite der Leiterplatte 19 vor , j edoch können sich auch gelichzeitig mehrere Nanodraht-Schichten 9 der Halbleiterkomponenten 10 und Kontaktflächen 21 auf der Oberseite der Leiterplatte 19 gegenüberliegen .
In einem weiteren Schritt , wie in Fig . 17 dargestellt , wird der Transferstempel 18 mit den Halbleiterkomponenten 10 in Richtung der Leiterplatte 19 abgesenkt , und auf die Leiterplatte 19 bzw . die Kontaktstruktur 20 gedrückt . Dadurch, dass die Kontaktflächen 21 etwas über die Oberfläche der Leiterplatte 19 hinausragen, berühren sich beim Absenken des Transferstempels 18 zuerst die sich gegenüberliegende Nanodraht-Schicht 9 und die Kontaktfläche 21 . Die Nanodraht-Schicht 9 der benachbarten Halbleiterkomponente berührt hingegen nicht die Oberseite der Leiterplatte .
Durch das Absetzten und Anpressen der Halbleiterkomponente 10 auf die Kontaktfläche 21 wird diese auf der Kontaktfläche 21 fixiert . Durch die rasenartige Struktur der Nanodraht-Schichten und durch die leichte Deformierbarkeit der Nanodraht-Schichten reicht schon ein relativ kleiner Anpreßdruck aus , um einen mechanischen, thermischen als auch elektrischen Kontakt zwischen der der Halbleiterkomponente 10 und der Kontaktfläche 21 zu erzeugen . Dies resultiert darin, dass sich die Strukturen bzw . Nanodrähte der Nanodraht-Schichten miteinander verhaken und ineinandergleiten und so eine mechanische , thermische als auch elektrische Verbindung entsteht .
Das Absetzten und Anpressen der Halbleiterkomponente 10 auf die Kontaktfläche 21 erfolgt dabei im Wesentlichen ohne ein temperaturinduziertes Verfahren, weswegen auch von einem „Kaltverschweißen" ohne Lichtbogen gesprochen werden kann . Die Deformation der Metallstrukturen, die zur „Kaltverschweißung" führt , kann bei oder nahe Raumtemperatur ausgeführt werden .
Sobald die Halbleiterkomponente 10 auf der Kontaktfläche 21 fixiert ist , kann der Transferstempel 18 wieder angehoben bzw . abgehoben werden, und die fixierte Halbleiterkomponente 10 verbleibt auf der Kontaktfläche 21 . Dann kann, wie in Fig . 18 gezeigt , der Transferstempel 18 mit den verbleibenden Halbleiterkomponenten 10 bzw . im dargestellten Fall mit der verbleibenden Halbleiterkomponente 10 derart gegenüber der Leiterplatte 19 positioniert werden, dass die Nanodraht-Schicht 9 der verbleibenden Halbleiterkomponente 10 einer weiteren Kontaktfläche 21 gegenüberliegt . Der Transferstempel 18 wird dann in Richtung der Leiterplatte 19 abgesenkt , und auf die Leiterplatte 19 bzw . die Kontaktstruktur 20 gedrückt , sodass die verbleibende Halbleiterkomponente 10 auf der weiteren Kontaktfläche 21 fixiert wird .
Im Ergebnis entsteht daraus die in Figur 19 dargestellte opto- elektronische Vorrichtung 100 .
BEZUGSZEICHENLISTE
1 Halbleiteranordnung
2 funktionale Schicht
3 Trägersubstrat
4 erste Schicht
5 zweite Schicht
6 Startschicht
7 Folie
8 elektrisch leitfähiges Material
9 Nanodraht-Schicht
10 Halbleiterkomponente
11 Opferschicht
12 Öffnung
13 Trennschicht
14 Halteschicht
15 Hilfssubstrat
16 Kontaktschicht
17 Vertiefung
18 Transferstempel
19 Leiterplatte
20 Kontaktstruktur
21 Kontaktfläche
22 strukturierte Maske
23 Erhebung , Stütze
100 optoelektronische Vorrichtung

Claims

PATENTANS PRÜCHE Halbleiteranordnung (1) umfassend: wenigstens eine Halbleiterkomponente (10) mit einem funktionalen Schichtenstapel (2) , wobei der funktionale Schichtenstapel (2) eine erste Schicht (4) von einem ersten Leitfähigkeitstyp, eine auf der ersten Schicht (4) angeordnete zweite Schicht (5) von einem zweiten Leitfähigkeitstyp, eine zwischen der ersten und der zweiten Schicht (4, 5) liegende aktive Zone, und eine elektrisch leitfähige Nanodraht-Schicht (9) umfasst, und wobei die elektrisch leitfähige Nanodraht-Schicht (9) zumindest bereichsweise auf einer der ersten Schicht (4) abgewandten Seite der zweiten Schicht (5) angeordnet ist; und eine Halteschicht (14) mit wenigstens einer Erhebung (23) ; wobei die wenigstens eine Halbleiterkomponente (10) derart auf der wenigstens einen Erhebung (23) angeordnet ist, dass sich zwischen der wenigstens einen Halbleiterkomponente (10) und der Halteschicht (14) ein Hohlraum ergibt und die Nanodraht-Schicht (9) zumindest teilweise freiliegt . Halbleiteranordnung nach Anspruch 1, wobei die wenigstens eine Halbleiterkomponente (10) eine Mesa Struktur aufweist. Halbleiteranordnung nach Anspruch 1 oder 2, wobei die wenigstens eine Halbleiterkomponente (10) eine elektrisch leitfähige und insbesondere zumindest semitransparenten Kontaktschicht (16) auf der der zweiten Schicht (5) abgewandten Seite der ersten Schicht (4) aufweist . Halbleiteranordnung nach einem der Ansprüche 1 bis 3, wobei die wenigstens eine Halbleiterkomponente (10) ferner eine Startschicht (6) umfasst, die zwischen der zweiten Schicht (5) und der Nanodraht-Schicht (9) ausgebildet ist . Halbleiteranordnung nach einem der Ansprüche 1 bis 4, wobei die Nanodraht-Schicht (9) der wenigstens einen Halbleiterkomponente (10) im Wesentlichen die gesamte, der ersten Schicht (4) abgewandte Seite der zweiten Schicht (5) bedeckt. Halbleiteranordnung nach einem der Ansprüche 1 bis 5, wobei innerhalb der Nanodraht-Schicht (9) der wenigstens eine Halbleiterkomponente (10) eine Vielzahl von Nanodrähten getrennt voneinander vorliegen. Halbleiteranordnung nach einem der Ansprüche 1 bis 6, umfassend wenigstens zwei Halbleiterkomponenten (10) , die durch eine Vertiefung (17) voneinander getrennt nebeneinander auf der wenigstens einen Erhebung (23) angeordnet sind . Halbleiteranordnung nach einem der Ansprüche 1 bis 7, umfassend wenigstens zwei Halbleiterkomponenten (10) , die durch eine Vertiefung (17) voneinander getrennt nebeneinander auf jeweils einer separaten Erhebung (23) der Halteschicht (14) angeordnet sind. Verfahren zur Herstellung einer Halbleiteranordnung (1) umfassend die Schritte:
Bereitstellen eines funktionalen Schichtenstapels (2) umfassend ein Trägersubstrat (3) , eine auf dem Trägersubstrat (3) angeordnete erste Schicht (4) von einem ersten Leitfähigkeitstyp, eine auf der ersten Schicht (4) ange- ordnete zweite Schicht (5) von einem zweiten Leitfähigkeitstyp, und eine zwischen der ersten und der zweiten Schicht (4, 5) liegende aktive Zone;
Zumindest bereichsweises Ausbilden einer elektrisch leitfähigen Nanodraht-Schicht (9) auf einer dem Trägersubstrat (3) abgewandten Seite der zweiten Schicht (5) ;
Ausbilden einer strukturierten Opferschicht (11) auf der Nanodraht-Schicht (9) mit zumindest einer Öffnung (12) , wobei die zumindest eine Öffnung (12) zumindest durch die Opferschicht (11) und insbesondere zumindest teilweise durch die Nanodraht-Schicht (9) reicht;
Ausbilden einer Halteschicht (14) auf der strukturierten Opferschicht (11) , wobei die Halteschicht (14) zumindest teilweise in der zumindest einen Öffnung (12) angeordnet ist;
Strukturieren des funktionalen Schichtenstapels (2) , zur Erzeugung wenigstens einer Halbleiterkomponente (10) derart, dass durch den funktionalen Schichtenstapel (2) zumindest eine Vertiefung (17) gebildet wird; und
Entfernen der Opferschicht (11) , sodass sich zwischen der wenigstens einen Halbleiterkomponente (10) und der Halteschicht (14) ein Hohlraum ergibt und die Nanodraht- Schicht (9) zumindest teilweise freiliegt. Verfahren nach Anspruch 9, ferner umfassend ein Ausbilden einer Startschicht (6) auf der dem Trägersubstrat (3) abgewandten Seite der zweiten Schicht (5) , bevor die Nanodraht-Schicht (9) ausgebildet wird . Verfahren nach Anspruch 9 oder 10, wobei der Schritt des Ausbildens der Nanodraht-Schicht (9) ein Aufbringen einer lonenspur-geätzten Folie (7) auf der dem Trägersubstrat (3) abgewandten Seite der zweiten Schicht (5) umfasst. Verfahren nach Anspruch 11, wobei der Schritt des Ausbildens der Nanodraht-Schicht (9) ein galvanisches Abscheiden eines elektrisch leitfähigen Materials (8) auf der lonenspur-geätzten Folie (7) umfasst . Verfahren nach einem der Ansprüche 9 bis 12, wobei der Schritt des Ausbildens der Nanodraht-Schicht (9) ein chemomechanisches Dünnen der Nanodraht-Schicht (9) umfasst, insbesondere derart, dass eine Vielzahl von Nanodrähten in der Nanodraht-Schicht (9) getrennt voneinander vorliegen. Verfahren nach einem der Ansprüche 9 bis 13, ferner umfassend ein Ausbilden einer strukturierten Maske (22) auf der dem Trägersubstrat (3) abgewandten Seite der zweiten Schicht (5) , bevor die Nanodraht-Schicht (9) ausgebildet wird, wobei die elektrisch leitfähige Nanodraht- Schicht (9) anschließend auf der dem Trägersubstrat (3) abgewandten Seite der zweiten Schicht (5) in Bereichen ausgebildet wird, die von der strukturierten Maske (22) freibleiben . Verfahren nach einem der Ansprüche 11 bis 14, wobei der Schritt des Ausbildens der strukturierten Opferschicht (11) zur Ausbildung der zumindest einen Öffnung (12) einen Ätzschritt umfasst, mittels dem Bereiche der Opferschicht (11) und der lonenspur-geätzten Folie (7) und/oder der strukturierten Maske (22) entfernt werden . Verfahren nach einem der Ansprüche 9 bis 15, ferner umfassend ein Entfernen des Trägersubstrates (3) , und optional ein Ausbilden einer elektrisch leitfähigen und insbesondere zumindest semi-transparenten Kontaktschicht (16) auf der der zweiten Schicht (5) abgewandten Seite der ersten Schicht (4) .
17. Verfahren nach einem der Ansprüche 9 bis 16, wobei der Schritt des Strukturierens des funktionalen Schichtenstapels (2) eine Mesa-Ätzung des funktionalen Schichtenstapels (2) zur Erzeugung der wenigstens einen Halbleiterkomponente (10) umfasst.
18. Verfahren nach einem der Ansprüche 9 bis 17, wobei sich die zumindest eine Öffnung (12) durch die Opferschicht (11) und die zumindest eine Vertiefung (17) durch den funktionalen Schichtenstapel (2) im Wesentlichen direkt gegenüberliegen.
19. Verfahren nach einem der Ansprüche 9 bis 17, wobei die zumindest eine Öffnung (12) durch die Opferschicht (11) und die zumindest eine Vertiefung (17) durch den funktionalen Schichtenstapel (2) versetzt zueinander angeordnet sind.
20. Verfahren zur Herstellung einer optoelektronischen Vorrichtung (100) umfassend die Schritte:
Bereitstellen einer Halbleiteranordnung (1) , insbesondere Halbleiteranordnung nach einem der Ansprüche 1 bis 8, umfassend eine Halteschicht (14) mit wenigstens einer Erhebung (23) ; und wenigstens eine Halbleiterkomponente (10) mit einer auf der der Halteschicht (14) zugewandten Seite der Halbleiterkomponente (10) angeordnete elektrisch leitfähige Nanodraht-Schicht (9) ; wobei die wenigstens eine Halbleiterkomponente (10) derart auf der wenigstens einen Erhebung (23) angeordnet ist, dass sich zwischen der wenigstens einen Halbleiterkomponente (10) und der Halteschicht (14) ein Hohlraum ergibt und die Nanodraht- Schicht (9) zumindest teilweise freiliegt;
Abheben der wenigstens einen Halbleiterkomponente (10) von der wenigstens einen Erhebung (23) ; und
Absetzten der wenigstens einen Halbleiterkomponente (10) auf eine erste Kontaktfläche (21) einer Leiterplatte (19) , wobei die Leiterplatte (19) auf dessen Oberseite eine Kontaktstruktur (20) mit einer Vielzahl von Kontaktflächen (21) aufweist. Verfahren nach Anspruch 20, wobei zumindest die erste Kontaktfläche (21) eine elektrisch leitfähige Nanodraht- Schicht aufweist. Verfahren nach Anspruch 20 oder 21, wobei der Schritt des Abhebens der wenigstens einen Halbleiterkomponente (10) mittels eines Transferstempels (18) erfolgt. Verfahren nach einem der Ansprüche 20 bis 22, wobei der Schritt des Absetzens der wenigstens einen Halbleiterkomponente (10) ein Fixieren der wenigstens einen Halbleiterkomponente (10) auf der ersten Kontaktfläche (21) durch Anpressen der wenigstens einen Halbleiterkomponente (10) auf die erste Kontaktfläche (21) umfasst. Verfahren nach Anspruch 23, wobei das Fixieren der wenigstens einen Halbleiterkomponente (10) im Wesentlichen ohne ein temperaturinduziertes Verfahren erfolgt. Verfahren nach einem der Ansprüche 22 bis 24, wobei die Halbleiteranordnung (1) eine Vielzahl von Halbleiterkomponenten (10) umfasst, und wobei zumindest eine Anzahl der Vielzahl von Halbleiterkomponenten (10) abgehoben und auf ersten Kontaktflächen (21) der Leiterplatte (19) abgesetzt werden. Optoelektronische Vorrichtung (100) umfassend eine Leiterplatte (19) auf dessen Oberseite eine Kontaktstruktur (20) mit einer Vielzahl von Kontaktflächen (21) angeordnet ist; und eine Vielzahl von Halbleiterkomponenten (10) , die jeweils auf einer der Vielzahl von Kontaktflächen (21) angeordnet sind; wobei die Halbleiterkomponenten (10) jeweils an einer der Kontaktstruktur (20) zugewandten Unterseite zumindest bereichsweise eine elektrisch leitfähige Nanodraht-Schicht (9) aufweisen, und wobei die elektrisch leitfähige Nano- draht-Schicht (9) der Halbleiterkomponenten (10) jeweils in elektrisch leitfähiger Verbindung mit einer der Kontaktflächen (21) auf der Oberseite der Leiterplatte (19) steht . Optoelektronische Vorrichtung nach Anspruch 26, wobei die Kontaktflächen (21) auf der Oberseite der Leiterplatte (19) eine elektrisch leitfähige Nanodraht-Schicht aufweisen . Optoelektronische Vorrichtung nach einem der Ansprüche 26 bis 27, wobei die Halbleiterkomponenten (10) jeweils eine elektrisch leitfähige und insbesondere zumindest semi-transparenten Kontaktschicht (16) auf einer der Leiterplatte (19) gegenüberliegenden Seite der Halbleiterkomponente (10) aufweisen. Optoelektronische Vorrichtung nach einem der Ansprüche 26 bis 28, wobei die Halbleiterkomponenten (10) jeweils eine Startschicht (6) umfassen, die zwischen einem funktionalen Schichtenstapel (2) der Halbleiterkomponente (10) und der Nanodraht-Schicht (9) ausgebildet ist. Optoelektronische Vorrichtung nach einem der Ansprüche 26 bis 29, wobei die Nanodraht-Schicht (9) der Halbleiterkomponenten (10) jeweils im Wesentlichen die gesamte, der Kontakt- Struktur (20) zugewandte Unterseite der Halbleiterkomponenten (10) bedeckt. Optoelektronische Vorrichtung nach einem der Ansprüche 26 bis 30, wobei innerhalb der Nanodraht-Schicht (9) der Halbleiterkomponenten (10) jeweils eine Vielzahl von Nanodrähten getrennt voneinander vorliegen.
PCT/EP2023/052082 2022-02-01 2023-01-27 Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung Ceased WO2023148106A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112023000762.4T DE112023000762A5 (de) 2022-02-01 2023-01-27 Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung
US18/834,575 US20250113680A1 (en) 2022-02-01 2023-01-27 Method for manufacturing a semiconductor arrangement and semiconductor arrangement
CN202380019639.1A CN118633172A (zh) 2022-02-01 2023-01-27 用于制造半导体装置的方法和半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022102362.1 2022-02-01
DE102022102362.1A DE102022102362A1 (de) 2022-02-01 2022-02-01 Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung

Publications (1)

Publication Number Publication Date
WO2023148106A1 true WO2023148106A1 (de) 2023-08-10

Family

ID=85150857

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2023/052082 Ceased WO2023148106A1 (de) 2022-02-01 2023-01-27 Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung

Country Status (4)

Country Link
US (1) US20250113680A1 (de)
CN (1) CN118633172A (de)
DE (2) DE102022102362A1 (de)
WO (1) WO2023148106A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102023133304A1 (de) * 2023-11-28 2025-05-28 Ams-Osram International Gmbh VERFAHREN ZUR WAFER-FÜLLFAKTORERHÖHUNG UND ZUR UNIVERSELLEN EINSATZMÖGLICHKEIT VON µLED BASISSTRUKTUREN

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1727217A2 (de) * 2005-05-24 2006-11-29 LG Electronics, Inc. Lichtemittierende Vorrichtung mit Nanostrukturen für Lichtauskopplung
CN1949554A (zh) * 2006-11-02 2007-04-18 浙江大学 一种ZnO基纳米线发光二极管及其制备方法
EP1798780A2 (de) * 2005-12-15 2007-06-20 LG Electronics Inc. Verfahren zur Herstellung eines Substrats mit Nanostrukturen, lichtemittierende Vorrichtung und Verfahren zu deren Herstellung
KR20100002485A (ko) * 2008-06-30 2010-01-07 서울옵토디바이스주식회사 나노 로드 또는 나노 홀을 포함하는 투명 전극층을구비하는 발광다이오드 및 그 제조방법
EP2365547A2 (de) * 2010-03-09 2011-09-14 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Gehäuse für lichtemittierende Vorrichtung
US20120273756A1 (en) * 2011-04-29 2012-11-01 Hon Hai Precision Industry Co., Ltd. Light emitting diode
EP2722889A2 (de) * 2012-10-18 2014-04-23 LG Innotek Co., Ltd. Leuchtdiode mit verbesserter Effizienz durch Stromaufweitung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014106634B4 (de) 2014-05-12 2019-08-14 Osram Oled Gmbh Beleuchtungsvorrichtung, Verfahren zum Herstellen einer Beleuchtungsvorrichtung
CN108886073B (zh) 2015-12-24 2022-01-11 维耶尔公司 竖直固态器件
DE102019115479A1 (de) 2019-06-07 2020-12-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Versorgungsschaltung und verfahren zum versorgen eines bauelements, insbesondere eines opto-elektronischen bauelements

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1727217A2 (de) * 2005-05-24 2006-11-29 LG Electronics, Inc. Lichtemittierende Vorrichtung mit Nanostrukturen für Lichtauskopplung
EP1798780A2 (de) * 2005-12-15 2007-06-20 LG Electronics Inc. Verfahren zur Herstellung eines Substrats mit Nanostrukturen, lichtemittierende Vorrichtung und Verfahren zu deren Herstellung
CN1949554A (zh) * 2006-11-02 2007-04-18 浙江大学 一种ZnO基纳米线发光二极管及其制备方法
KR20100002485A (ko) * 2008-06-30 2010-01-07 서울옵토디바이스주식회사 나노 로드 또는 나노 홀을 포함하는 투명 전극층을구비하는 발광다이오드 및 그 제조방법
EP2365547A2 (de) * 2010-03-09 2011-09-14 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Gehäuse für lichtemittierende Vorrichtung
US20120273756A1 (en) * 2011-04-29 2012-11-01 Hon Hai Precision Industry Co., Ltd. Light emitting diode
EP2722889A2 (de) * 2012-10-18 2014-04-23 LG Innotek Co., Ltd. Leuchtdiode mit verbesserter Effizienz durch Stromaufweitung

Also Published As

Publication number Publication date
CN118633172A (zh) 2024-09-10
DE102022102362A1 (de) 2023-08-03
US20250113680A1 (en) 2025-04-03
DE112023000762A5 (de) 2024-11-21

Similar Documents

Publication Publication Date Title
EP2234917B1 (de) Verfahren zum herstellen eines kappenwafers für einen sensor
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
DE102014106823B9 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Glassubstrat und Halbleiterbauelemente mit Glassubstrat
DE102012210472A1 (de) Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
DE102005004160A1 (de) Halbleiterbaustein und Verfahren zum Herstellen desselben
WO2015063034A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102014110884B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2023148106A1 (de) Verfahren zur herstellung einer halbleiteranordnung und halbleiteranordnung
EP3774640A1 (de) Bond-strukturen auf mems-element und asic-element
WO2025172045A1 (de) Verfahren zum transferieren eines bauelements
WO2015169554A1 (de) Verfahren zur herstellung einer halbleiterschichtenfolge
WO2019166194A1 (de) Verfahren zur herstellung einer mehrzahl von transferierbaren bauteilen und bauteilverbund aus bauteilen
WO2022090445A1 (de) Verfahren zur herstellung eines halbleiterkörpers und halbleiteranordnung
DE112018004955B4 (de) Verfahren zur Herstellung mehrerer Halbleiterchips und Halbleiterchip
DE102016112584B4 (de) Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
DE102017107198A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip
WO2020079159A1 (de) Herstellungsverfahren für ein elektronisches bauelement mit dem ein halbleiterchip justiert auf einen anschlussträger gesetzt wird, entsprechendes elektronisches bauelement, sowie entsprechender halbleiterchip und herstellungverfahren dafür
DE102011116409B3 (de) Verfahren zur Herstellung dünner Halbleiterbauelemente
WO2014117975A1 (de) Verfahren zur durchkontaktierung eines halbleitersubstrats und halbleitersubstrat
DE102009046800B4 (de) Verfahren zur Herstellung einer Vielzahl von Dünnchips und entsprechend gefertigter Dünnchip
DE102019108701B4 (de) Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen
DE102016101347B4 (de) Verfahren zur Herstellung einer Mehrzahl von Bauelementen
WO2020115148A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE112022001423T5 (de) Dünnes fotodetektorbauelement und dessen herstellung
DE102014223926A1 (de) Verfahren zum Herstellen eines MEMS-Bauelements mit zwei miteinander verbundenen Substraten und entsprechendes MEMS-Bauelement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23702549

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18834575

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 202380019639.1

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112023000762

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112023000762

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 23702549

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18834575

Country of ref document: US