[go: up one dir, main page]

WO2022230005A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2022230005A1
WO2022230005A1 PCT/JP2021/016582 JP2021016582W WO2022230005A1 WO 2022230005 A1 WO2022230005 A1 WO 2022230005A1 JP 2021016582 W JP2021016582 W JP 2021016582W WO 2022230005 A1 WO2022230005 A1 WO 2022230005A1
Authority
WO
WIPO (PCT)
Prior art keywords
phase difference
bridge circuit
semiconductor switching
calculation unit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/016582
Other languages
English (en)
French (fr)
Inventor
研一 福野
卓治 石橋
孝途 東井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2023516862A priority Critical patent/JP7638369B2/ja
Priority to DE112021007583.7T priority patent/DE112021007583T5/de
Priority to PCT/JP2021/016582 priority patent/WO2022230005A1/ja
Priority to US18/548,255 priority patent/US20240235404A9/en
Priority to CN202180095911.5A priority patent/CN117099294A/zh
Publication of WO2022230005A1 publication Critical patent/WO2022230005A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33584—Bidirectional converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/3353—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having at least two simultaneously operating switches on the input side, e.g. "double forward" or "double (switched) flyback" converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer

Definitions

  • This application relates to a power converter.
  • This power conversion device is an isolated DC/DC converter, and is particularly intended for a DC/DC converter that bi-directionally transmits power between two DC terminals.
  • a bi-directional isolated DC/DC converter in which two full-bridge circuits with multiple semiconductor switching elements are connected to the primary and secondary sides of an isolation transformer. Wide voltage with a simple circuit configuration.
  • There is a demand for highly reliable output control in which power can be transmitted within a range and controllability does not deteriorate in the boost operation region due to the short-circuit prevention period.
  • the duty ratio is calculated based on the transmission power and the command value to drive and control each semiconductor switching element, and one semiconductor switching element in one bridge circuit is set as the first reference element.
  • the amount of phase shift of the drive signal between the semiconductor switching element of the first diagonal element in the diagonal relationship is defined as the first phase shift amount
  • one semiconductor switching element in the other bridge circuit is defined as the second reference element.
  • the amount of phase shift between the drive signal for the semiconductor switching element of the second diagonal element diagonally related to the second reference element and the drive signal for the first reference element is defined as the second phase shift amount, and the step-up operation is performed.
  • the DC/DC converter proposed in Patent Document 1 performs power transmission in a state where the relationship between the DC voltage at one DC terminal and the DC voltage at the other DC terminal is different from the turns ratio of the transformer. It is assumed that it will be applied to the system. However, no step-up operation or step-down operation is assumed, and there is no mention of power transmission when the relationship between the DC voltage of one DC terminal and the DC voltage of the other DC terminal is equal to the turns ratio of the transformer. .
  • the transmission power is small, the first phase shift amount and the second phase shift amount are decreased to match the transmission power and the command value, but the lower limit of the phase shift amount is limited to the short-circuit prevention period in each bridge circuit. Therefore, there is a limit to reducing the first phase shift amount and the second phase shift amount, and as a result, large power different from the command value may be transmitted. In such a case, an uncontrollable operating region occurs in the DC/DC converter, which causes deterioration of control performance.
  • An object of the present invention is to provide a power converter in which the amount of phase shift for controlling transmission power is not affected by the short-circuit prevention period.
  • a power converter disclosed in the present application includes a transformer, a first bridge circuit having a first semiconductor switching element and connected to a primary winding of the transformer and having a short-circuit prevention period set, a second semiconductor a second bridge circuit having a switching element and connected to the secondary winding of the transformer and having a short-circuit prevention period set; a first voltage detection means for detecting a voltage input to the first bridge circuit; a second voltage detection means for detecting a voltage input to the second bridge circuit; and a control device for controlling the first semiconductor switching element and the second semiconductor switching element, wherein the control device Based on the first voltage value detected by the first voltage detecting means, the second voltage value detected by the second voltage detecting means, and the power command value, the output of the first bridge circuit and the second A phase difference calculator for calculating a phase difference with the output of the bridge circuit, and an error caused in the phase difference is compensated by the calculation result of the phase difference calculator, the first voltage value, and the second voltage value.
  • a compensation amount calculation unit for calculating a compensation amount
  • a PWM signal generator for generating
  • power can be transmitted according to the power command value without being affected by the short-circuit prevention period.
  • FIG. 1 is a configuration diagram of a power conversion device according to Embodiment 1;
  • FIG. 4 is a waveform diagram showing voltage and alternating current applied to the transformer windings of the first embodiment;
  • FIG. 4 is an explanatory diagram of the charging operation of the power conversion device of Embodiment 1;
  • FIG. 4 is an explanatory diagram of the charging operation of the power conversion device of Embodiment 1;
  • 4 is a waveform diagram showing voltage and alternating current applied to the transformer windings of the first embodiment;
  • FIG. FIG. 4 is a diagram for explaining the charging operation of the power conversion device of Embodiment 1;
  • 2 is a characteristic diagram of the power conversion device of Embodiment 1.
  • FIG. 7 is a waveform diagram showing voltage and alternating current applied to the transformer windings of the second embodiment;
  • FIG. 10 is a diagram for explaining the charging operation of the power conversion device of Embodiment 2;
  • FIG. 10 is a characteristic diagram of the power conversion device of Embodiment 2;
  • FIG. 10 is a waveform diagram showing voltage and alternating current applied to the transformer windings of the third embodiment;
  • FIG. 11 is a characteristic diagram of the power conversion device of Embodiment 3;
  • FIG. 13 is a diagram showing the configuration of a control device according to Embodiment 4;
  • FIG. 14 is a flowchart for explaining the operation of the control device of Embodiment 4;
  • FIG. 11 is a configuration diagram of a power conversion device according to Embodiment 5;
  • FIG. 12 is a configuration diagram of a control device in Embodiment 5; It is a hardware block diagram of a control apparatus.
  • Embodiment 1 In the first embodiment, a DC/DC converter having two bridge circuits and a transformer with two windings, which transmits power from one DC terminal to the other DC terminal, is described. explain.
  • FIG. 1 is a circuit diagram showing the configuration of a power converter according to Embodiment 1 of the present application.
  • the power conversion device 1 includes a first bridge circuit 12 connected to a first DC terminal 11 that receives DC power from a DC power supply 10, and a second DC terminal 21 of a second DC terminal 21. It has a connected second bridge circuit 22 and a transformer 30 .
  • the first bridge circuit 12 includes a DC capacitor Cdc1 connected in parallel to a first DC terminal 11, and two switching legs formed by connecting in series semiconductor switching elements Q11 to Q14 as semiconductor elements on the positive electrode side and the negative electrode side, respectively.
  • the second bridge circuit 22 includes a DC capacitor Cdc2 connected in parallel to the second DC terminal 21, and two switching legs formed by connecting in series semiconductor switching elements Q21 to Q24 as semiconductor elements on the positive electrode side and the negative electrode side, respectively.
  • the intermediate connection point of each switching leg in the first bridge circuit 12 and the primary winding 31 of the transformer 30 are connected, and the intermediate connection point of each switching leg in the second bridge circuit 22 and the secondary winding 32 of the transformer 30 are connected. is connected.
  • the power converter 1 is a circuit that converts the voltage V1 of the first DC terminal 11 into the voltage V2 applied to the second DC terminal 21 via the first bridge circuit 12, the transformer 30 and the second bridge circuit 22. , bi-directional power conversion is freely controllable.
  • a voltage V ⁇ b>1 at the first DC terminal 11 is detected by the first voltage detection means 33 .
  • the voltage V2 of the second DC terminal 21 is detected by the second voltage detection means 34 .
  • the direct-current power supply is connected to a solar panel (PV) or a storage battery whose output voltage fluctuates.
  • PV solar panel
  • the load 20 is connected to a storage battery whose voltage fluctuates.
  • an AC load such as a motor connected via a DC/AC converter, an LED connected via a DC/DC converter, or the like is assumed.
  • a semiconductor switching element having a self-extinguishing function such as an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) in which a diode is connected in anti-parallel is used.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • Each semiconductor switching element Q11 to Q24 may be used by combining a plurality of semiconductor switching elements in parallel according to the current capacity.
  • the control device 40 generates gate signals 41 and 42 to the semiconductor switching elements Q11 to Q24 of the first bridge circuit 12 on the power supply side and the second bridge circuit 22 on the load side to switch the semiconductor switching elements Q11 to Q24. to control.
  • the first bridge circuit 12 outputs an AC voltage VT1 to the primary winding 31 of the transformer 30, and the second bridge circuit 22 outputs an AC voltage VT1 to the secondary winding of the transformer 30. Outputs AC voltage VT2 on line 32 .
  • each of the semiconductor switching elements Q11 to Q24 can perform zero voltage switching (ZVS) operation, which is soft switching. becomes.
  • ZVS zero voltage switching
  • each of the semiconductor switching elements Q11 to Q24 performs soft switching, so that the switching loss can be reduced, the operating frequency can be increased, and the size of the transformer 30 can be reduced.
  • soft switching is a technique for reducing the voltage or current applied to the semiconductor switching elements Q11 to Q24 during switching transient periods, thereby reducing switching loss and electromagnetic noise.
  • the inductance element may utilize the leakage inductance of the transformer 30 .
  • Electrolytic capacitors, film capacitors, or the like are used for the DC capacitors Cdc1 and Cdc2.
  • a high-frequency current flows through the DC capacitors Cdc1 and Cdc2, but when film capacitors are used, deterioration due to the high-frequency current can be suppressed and the life of the capacitors can be extended.
  • the direction of the arrow is assumed to be positive.
  • the control device 40 according to Embodiment 1 includes a phase difference calculator 401 , a compensation amount calculator 402 and a PWM signal generator 403 .
  • the phase difference calculator 401 calculates the AC voltage output by the first bridge circuit 12 to the primary winding 31 of the transformer 30 based on the DC voltage V1 detected by the first voltage detector 33 and the power command value Pref. A phase difference ⁇ cal between VT1 and the AC voltage VT2 that the second bridge circuit 22 outputs to the secondary winding 32 of the transformer 30 is calculated.
  • Compensation amount calculation unit 402 is necessary to compensate for an error caused by a phase difference between AC voltages VT1 and VT2 applied to primary winding 31 and secondary winding 32 of transformer 30 during the short-circuit prevention period. Calculate the amount of compensation.
  • the DC voltage V1 detected by the first voltage detection means 33 and the DC voltage V2 detected by the second voltage detection means 34 and the phase difference ⁇ cal calculated by the phase difference calculation section 401 are used. Compensation amount ⁇ comp is calculated from .
  • the compensation amount calculation unit 402 combines the DC voltage V1 detected by the first voltage detection unit 33 and the DC voltage V2 detected by the second voltage detection unit 34 with the phase difference calculation unit 401. From the phase difference, the current immediately before the semiconductor switching elements Q11 to Q24 in each of the first bridge circuit 12 and the second bridge circuit 22 turn on is calculated. It is determined whether the ZVS operation has been achieved.
  • the compensation amount calculation unit 402 calculates the phase amount corresponding to the short-circuit prevention period as a phase difference.
  • the phase difference calculated by the unit 401 is output with the opposite polarity.
  • the phase amount corresponding to the short-circuit prevention period is calculated by the phase difference calculation unit 401. Output with the same polarity with respect to the phase difference.
  • the PWM signal generation unit 403 sets the phase difference obtained by adding the phase difference ⁇ cal calculated by the phase difference calculation unit 401 and the compensation amount ⁇ comp calculated by the compensation amount calculation unit 402 as a phase difference command value ⁇ ref. , gate signals 41 and 42 for the semiconductor switching elements Q11 to Q24 are generated.
  • the gate signals of the semiconductor switching elements Q11 to Q24 in the first embodiment are indicated by a1 and a2.
  • the waveforms of the AC voltages VT1 and VT2 output to the line 32 are shown at b1 and b2, and the waveform of the AC current IL is shown at c.
  • ⁇ td is the short-circuit prevention period
  • ⁇ ref is the phase difference command value generated within the control device 40
  • ⁇ is the phase difference between the actual AC voltages VT1 and VT2.
  • each of the semiconductor switching elements Q11 to Q24 is increased (for example, 61 Hz or more) in order to downsize the transformer 30, the loss of the transformer 30 increases.
  • a silicon steel sheet with a silicon content of 6.5% or a silicon steel sheet with a thickness of about 0.1 mm as the iron core material it is possible to suppress an increase in loss due to high frequency.
  • phase difference ⁇ between the AC voltage VT1 output by the first bridge circuit 12 and the AC voltage VT2 output by the second bridge circuit 22 .
  • the power to be transmitted is controlled by controlling the phase difference ⁇ , and power is transmitted from the side with the advanced phase difference to the side with the delayed phase difference.
  • the phase of the AC voltage VT1 leads the AC voltage Vt2
  • power is transmitted from the first bridge circuit 12 on the power supply side to the second bridge circuit 22 on the load side.
  • the power P transmitted from the DC power supply 10 to the load 20 can be obtained by the following formula (1).
  • fSW is the switching frequency of the semiconductor switching elements Q11 to Q24
  • L is the current through which the AC current passes, including the leakage inductance between the primary winding 31 and the secondary winding 32. It is the total value of all inductance elements included in the path. In general, in this inductance element, wiring inductance and parasitic inductance included in semiconductor switching elements are ignored. It mainly refers to an inductance connected in series with the transformer 30 . Also, V2 is a voltage value converted into a value seen from the primary winding 31 of the transformer 30 .
  • the alternating currents IL0, IL1, and IL2 at each change point are expressed by the following equation (2): , (3) and (4).
  • phase difference ⁇ for controlling the electric power can be obtained by the following equation (6) by modifying the equation (1) in the phase difference calculation unit 401 in the control device 40 .
  • phase difference ⁇ can be approximately obtained from the equation (1) as shown in the following equation (7).
  • the control device 40 can be configured at a lower cost.
  • the verification result ⁇ cal of the phase difference calculation unit 401 is input to the PWM signal generation unit 403 as the phase difference command value ⁇ ref, and the gate signals 41 and 42 are generated as PWM Each is generated by the signal generator 403 .
  • FIG. 3 shows the states of the semiconductor switching elements Q11 to Q24 and the alternating current IL immediately before the semiconductor switching elements Q11 and Q14 in the first bridge circuit 12 are turned on.
  • the semiconductor switching elements Q11, Q12, Q13, Q14, Q21, and Q24 indicated by dashed lines indicate that they are in an OFF state or are not conducting current, and the semiconductor switching elements indicated by solid lines.
  • Q22 and Q23 indicate that they are on or current-conducting elements.
  • FIG. 3 shows the state immediately before the semiconductor switching elements Q11 and Q14 are turned on, in the first bridge circuit 12, all the semiconductor switching elements Q11 to Q14 are turned off during the short-circuit prevention period. is.
  • the diodes connected in antiparallel to the semiconductor switching elements Q11 and Q14 are conducting during the short-circuit prevention period.
  • the applied voltage is zero.
  • the semiconductor switching elements Q11 and Q14 are turned on, the ZVS operation is performed.
  • the current immediately before each of the semiconductor switching elements Q11 to Q14 turns on must be a negative value. It is a condition that In the first bridge circuit 12, the semiconductor switching elements Q12 and Q13 are turned off immediately before the short-circuit prevention period starts, and the diodes connected in anti-parallel to the semiconductor switching elements Q11 and Q14 become conductive when the short-circuit prevention period starts. The polarity of the AC voltage VT1 at the first AC terminal 13 is switched from negative to positive.
  • FIG. 4 shows the states of the semiconductor switching elements Q11 to Q24 and the alternating current IL immediately before the semiconductor switching elements Q21 and Q24 in the second bridge circuit 22 are turned on.
  • the semiconductor switching elements Q12, Q13, Q21, Q22, Q23, and Q24 indicated by dashed lines indicate that they are in an OFF state or are not conducting current, and the semiconductor switching elements indicated by solid lines.
  • Q11 and Q14 indicate that they are on or conducting current. Since FIG. 4 shows the state immediately before the semiconductor switching elements Q21 and Q24 turn on, in the second bridge circuit 22, during the short-circuit prevention period in which all the semiconductor switching elements Q21 to Q24 are in the off state, is.
  • the diodes connected in anti-parallel to the semiconductor switching elements Q21 and Q24 are conducting during the short-circuit prevention period.
  • the applied voltage is zero.
  • the semiconductor switching elements Q21 and Q24 are turned on, the ZVS operation is performed.
  • the current immediately before each of the semiconductor switching elements Q21 to Q24 turns off must be a positive value. It is a condition that there is In the second bridge circuit 22, the semiconductor switching elements Q22 and Q23 are turned off immediately before the short-circuit prevention period starts, and the diodes connected in anti-parallel to the semiconductor switching elements Q21 and Q24 become conductive when the short-circuit prevention period starts. Since the voltage VT2 of the second AC terminal 23 is in the state of being in a state where the polarity is changed from negative to positive.
  • the gate signals of the semiconductor switching elements Q11 to Q24 when the voltage V1 of the first DC terminal 11 is higher than the voltage V2 of the second DC terminal 21 are indicated by a1 and a2.
  • Waveforms of the AC voltages VT1 and VT2 output from the first bridge circuit 12 and the second bridge circuit 22 to the primary winding 31 and the secondary winding 32 of the transformer 30 are indicated by b1 and b2, and the waveform of the AC current IL is is shown in c.
  • the semiconductor switching elements Q11 and Q14 in the first bridge circuit 12 since the alternating current IL0 at the instant when the semiconductor switching elements Q11 and Q14 in the first bridge circuit 12 turn on is a negative value, the semiconductor switching elements Q11 and Q14 in the first bridge circuit 12 is turned on is the same as in FIG. 3, the first bridge circuit 12 achieves ZVS operation.
  • the alternating current IL1 at the moment when the semiconductor switching elements Q21 and Q24 in the second bridge circuit 22 turn on is a negative value, and the state immediately before the semiconductor switching elements Q21 and Q24 in the second bridge circuit 22 turn on is , is different from FIG.
  • FIG. 6 shows the semiconductor switching element Q11 immediately before the semiconductor switching elements Q21 and Q24 of the second bridge circuit 22 turn on when the voltage V1 of the first DC terminal 11 is higher than the voltage V2 of the second DC terminal 21. ⁇ Q24 state and alternating current IL.
  • semiconductor switching elements indicated by dashed lines are in an off state or elements not conducting current
  • semiconductor switching elements indicated by solid lines are in an on state or elements conducting current. It shows that
  • the alternating current IL is a negative value
  • the alternating current passes through the diodes connected in anti-parallel to the semiconductor switching elements Q22 and Q23. ing.
  • the polarity of the AC voltage VT2 remains negative, and when the short-circuit prevention period ends, the semiconductor switching elements Q21 and Q24 are turned on, so the polarity of the AC voltage VT2 switches to positive.
  • the semiconductor switching elements Q21 and Q24 are turned on while the diodes connected in antiparallel to the semiconductor switching elements Q22 and Q23 are conducting. recovery occurs. Furthermore, since the polarity of the voltage is not switched until the short-circuit prevention period ends, the phase difference ⁇ between the AC voltages VT1 and VT2 is equal to the phase difference ⁇ cal calculated by the phase difference calculator 401, and the short-circuit prevention period ⁇ td An error will occur in the transmitted power.
  • the compensation amount calculation unit 402 calculates the compensation phase difference ⁇ comp that compensates for the error ⁇ td occurring in the phase difference ⁇ , and adds it to the phase difference ⁇ cal calculated by the phase difference calculation unit 401 .
  • the phase difference command value ⁇ ref to which the compensating phase difference ⁇ comp is added is calculated and input to the PWM signal generation unit to obtain the gate signals 41 and 42, thereby transmitting the power P that matches the command value to the load 20. do.
  • the phase difference calculation unit 401 uses the detected voltage V1 of the first DC terminal 11 and the detected voltage V2 of the second DC terminal 21 to calculate the phase difference.
  • the switching frequency fsw and the inductance element L are used in the calculation of the equation (6) or (7). is pre-filled with design values.
  • the phase difference ⁇ cal which is the output of the phase difference calculation unit 401, the detected voltage V1 of the first DC terminal 11, and the detected voltage V2 of the second DC terminal 21 are expressed by the equation (2) and Substitute into the equation (5) to calculate the alternating current IL0. Furthermore, by substituting the calculated alternating current IL0 and the phase difference ⁇ cal, the detected voltage V1 of the first DC terminal 11, and the detected voltage V2 of the second DC terminal 21 into the equations (3) and (5), the alternating current A current IL1 is calculated.
  • FIG. 7 shows a comparison between the presence and absence of the compensation amount ⁇ comp by the compensation amount calculation unit 402, which was performed by simulation. As shown in FIG. 7, it can be confirmed that the power output from the power converter 1 well matches the power command value due to the effect of the compensation amount ⁇ comp by the compensation amount calculation unit 402 . With such a configuration, even if the output voltage of the DC power supply 10 fluctuates and the voltage of the load 20 fluctuates, the power transmitted to the load 20 does not have an error and control is performed without complicating the power control. A highly accurate power converter 1 can be realized.
  • Embodiment 1 describes the case where the voltage V1 at the first DC terminal 11 is greater than the voltage V2 at the second DC terminal 21 .
  • Embodiment 2 describes a case where the voltage V1 at the first DC terminal 11 is lower than the voltage V2 at the second DC terminal 21 .
  • the gate signals of the semiconductor switching elements Q11 to Q24 when the voltage V1 of the first DC terminal 11 is larger than the voltage V2 of the second DC terminal 21 are indicated by a1 and a2, and the first bridge Waveforms of AC voltages VT1 and VT2 output from circuit 12 and second bridge circuit 22 to primary winding 31 and secondary winding 32 of transformer 30 are shown at b1 and b2, and waveforms of AC current IL are shown at c. show.
  • the semiconductor switching elements Q21 and Q24 in the second bridge circuit 22 since the alternating current IL1 at the instant when the semiconductor switching elements Q21 and Q24 in the second bridge circuit 22 turn on has a positive value, the semiconductor switching elements Q21 and Q24 in the second bridge circuit 22 is turned on is the same as in FIG. 4, the second bridge circuit 22 achieves ZVS operation.
  • the current IL0 at the moment when the semiconductor switching elements Q11 and Q14 in the first bridge circuit 12 turn on has a positive value, and the state immediately before the semiconductor switching elements Q11 and Q14 in the first bridge circuit 12 turn on is It is different from FIG.
  • FIG. 9 shows the semiconductor switching element Q11 immediately before the semiconductor switching elements Q11 and Q14 of the first bridge circuit 12 turn on when the voltage V1 of the first DC terminal 11 is lower than the voltage V2 of the second DC terminal 21. ⁇ Q24 state and alternating current IL.
  • semiconductor switching elements indicated by dashed lines are in an off state or elements not conducting current
  • semiconductor switching elements indicated by solid lines are in an on state or elements conducting current. It shows that
  • the alternating current IL has a positive value, even immediately before the semiconductor switching elements Q11 and Q14 turn on, the current passes through the diodes connected in anti-parallel to the semiconductor switching elements Q12 and Q13.
  • the polarity of the AC voltage VT1 remains negative, and when the short-circuit prevention period ends, the semiconductor switching elements Q11 and Q14 are turned on, so the polarity of the AC voltage VT1 switches to positive.
  • the semiconductor switching elements Q11 and Q14 are turned on while the diodes connected in antiparallel to the semiconductor switching elements Q12 and Q13 are conducting. recovery occurs.
  • the phase difference ⁇ between the AC voltages VT1 and VT2 is equal to the phase difference ⁇ cal calculated by the phase difference calculator 401, and the short-circuit prevention period ⁇ td , resulting in an error in the power to be transmitted.
  • the phase difference ⁇ between the AC voltages VT1 and VT2 will include an error corresponding to the short-circuit prevention period ⁇ td.
  • the compensation amount calculation unit 402 calculates the phase difference ⁇ comp that compensates for the error ⁇ td occurring in the phase difference ⁇ , and adds it to the phase difference ⁇ cal calculated by the phase difference calculation unit 401. After that, the phase difference command value ⁇ ref to which the phase difference ⁇ comp is added is calculated and input to the PWM signal generation unit to obtain the gate signals 41 and 42, thereby transmitting the power P that matches the command value to the load 20. .
  • the phase difference calculation unit 401 uses the detected voltage V1 of the first DC terminal 11 and the detected voltage V2 of the second DC terminal 21 to calculate the phase difference.
  • the switching frequency fsw and the inductance element L are used in the calculation of the equation (6) or (7), and these values are determined when the power conversion device 1 is designed. A design value is entered in advance.
  • the phase difference ⁇ cal which is the output of the phase difference calculation unit 401, the detected voltage V1 of the first DC terminal 11, and the detected voltage V2 of the second DC terminal 21 are expressed by Equation (2). and into equation (5) to calculate the alternating current IL0.
  • the phase difference command value ⁇ ref is calculated by adding the compensation phase difference ⁇ comp of the output of the compensation amount calculation unit 402 to the output ⁇ cal of the phase difference calculation unit 401.
  • FIG. 10 shows a comparison between the presence and absence of the compensation amount ⁇ comp by the compensation amount calculation unit 402 performed by simulation. As shown in FIG. 11, it can be confirmed that the power output from the power converter 1 well matches the power command value due to the effect of the compensation amount ⁇ comp by the compensation amount calculation unit 402 . With such a configuration, even if the output voltage of the DC power supply 10 fluctuates and the voltage of the load 20 fluctuates, the power transmitted to the load 20 does not have an error and control is performed without complicating the power control. A highly accurate power converter 1 can be realized.
  • Embodiment 3 In the second embodiment, the case where voltage V1 at first DC terminal 11 is lower than voltage V2 at second DC terminal 21 has been described. Embodiment 3 describes a case where the power that the power conversion device 1 transmits to the load 20 is small.
  • the gate signals of the semiconductor switching elements to Q24 when the power transmitted from the first DC terminal 11 to the second DC terminal 21 is small are indicated by a1 and a2, and the first bridge circuit 12 and the second bridge circuit Waveforms of AC voltages VT1 and VT2 output from transformer 22 to primary winding 31 and secondary winding 32 of transformer 30 are indicated by b1 and b2, and waveform of AC current IL is indicated by c.
  • the alternating current IL has a period ⁇ Z during which the polarity is switched to zero, and this period does not contribute to power transmission. It becomes smaller than ⁇ ref by the period ⁇ Z, and as a result, an error occurs in the power transmitted to the load 20 . Also, since this period occurs during the short-circuit prevention period of the first bridge circuit 12 and the AC IL is zero, the polarity of the AC voltage VT1 matches that of the AC voltage VT2.
  • This period ⁇ Z occurs from the moment when the alternating current IL becomes IL0 to the moment when it becomes IL1. Therefore, if the phase at the moment when the alternating current IL becomes IL1 in the period from the moment when the alternating current IL becomes IL1 to the moment when the alternating current IL becomes IL1, the relationship of the expression (8) is obtained from the expressions (2) and (5). will be established.
  • the control device 40 in the phase difference calculation unit 401, the voltage V1 of the first DC terminal 11, the voltage V2 of the second DC terminal 21, and the command value P of the power transmitted by the power conversion device 1 are expressed by the equation (6) or
  • the phase difference ⁇ cal is calculated and output by substituting it into the equation (7), and the compensation amount calculation unit 402 calculates and outputs the compensation phase difference ⁇ comp according to the equation (10), and then adds it to the phase difference ⁇ cal.
  • a phase difference command value ⁇ ref that does not cause an error in the power transmitted to the load 20 can be obtained.
  • FIG. 12 shows a comparison between the presence and absence of the compensation amount ⁇ comp by the compensation amount calculation unit 402, which was performed by simulation. As shown in FIG. 12, when the power command value is small, it is confirmed that the power output from the power conversion device 1 well matches the power command value due to the effect of the compensation amount ⁇ comp by the compensation amount calculation unit 402. can. By adopting such a configuration, it is possible to realize the power conversion device 1 with high control accuracy without generating an error in the power transmitted to the load 20 .
  • Embodiment 4 In the third embodiment, the case where the power transmitted from the power converter 1 to the load 20 is small has been described. However, in reality, the state of the load 20 is always changing, and the state of the DC power supply 10 is also always changing. Therefore, the compensation amount calculator 402 needs to output the phase difference compensation amount ⁇ comp according to the state. In the fourth embodiment, a configuration of control device 40 that calculates phase difference compensation amount ⁇ comp in compensation amount calculation section 402 in accordance with the states of load 20 and DC power supply 10 will be described.
  • FIG. 13 shows the configuration of the control device 40 according to the fourth embodiment.
  • the control device 40 according to the fourth embodiment differs from the control devices 40 according to the first to third embodiments by detecting the detected value of the voltage V1 at the first DC terminal 11, the detected value of the voltage V2 at the second DC terminal 21, and the phase difference. From the output of the calculation unit 401, the switching time current and zero current phase calculation unit 404 that calculates the currents IL0 and IL1 and the phase ⁇ 0, and the calculation result of this switching time current and zero current phase calculation unit 404, the first bridge circuit 12 and the second bridge circuit 22;
  • the current zero period determination unit 406 receives the phase ⁇ 0, compares it with the short-circuit prevention period ⁇ td, and determines that a period ⁇ Z in which the alternating current IL becomes zero occurs if ⁇ 0 ⁇ td. If ⁇ td, it is determined that the period ⁇ Z in which the alternating current IL becomes zero does not occur. This determination result is transmitted to the compensation amount calculation unit 402 .
  • the compensation amount calculation section 402 Upon receiving the determination results of the ZVS operation determination section 405 and the zero current period determination section 406, the compensation amount calculation section 402 calculates the phase difference compensation amount ⁇ comp based on the determination results. For example, when IL0>0 and IL1>0 in the ZVS operation determination unit 405, it is determined that the ZVS operation has not been achieved in the first bridge circuit 12 and the ZVS operation has been achieved in the second bridge circuit 22. The result is sent to the compensation amount calculator 402 .
  • FIG. 14 shows a flowchart of the control device 40.
  • the switching current and zero current phase calculation unit 404 calculates the detected value of the voltage V1 at the first DC terminal 11, the detected value of the voltage V2 at the second DC terminal 21, the power command Pref, and the switching frequency fsw.
  • the currents IL0 and IL1 are calculated from the inductance L of the inductance element, and the phase difference ⁇ cal is calculated by the phase difference calculator 401 (step S1).
  • the ZVS operation determination unit 405 determines whether the ZVS operation is achieved in the first bridge circuit 12 from the polarity of IL0 (step S2). At this time, when the ZVS operation is achieved in the first bridge circuit 12 (IL0 ⁇ 0) (YES), the process proceeds to step S3A, and when the ZVS operation is not achieved in the first bridge circuit 12 (IL0> 0) (NO), the process proceeds to step S3B.
  • step S6 the phase difference command value ⁇ ref is calculated by adding the compensation amount ⁇ comp calculated by the compensation amount calculator 402 to the phase difference ⁇ cal.
  • step S7 the phase difference command value ⁇ ref is input to the PWM signal generator 403 to generate the gate signals 41 and 42 (step S7). After that, steps S1 to S7 are repeated as long as the power conversion device 1 is in operation.
  • Embodiment 5 So far, the method of calculating the alternating current IL from the operating conditions in the control device 40 and determining the presence or absence of the influence of the short-circuit prevention period has been described.
  • the AC current IL is detected, and it is determined whether or not the ZVS operation is achieved in the first bridge circuit 12 and the second bridge circuit 22, thereby compensating for the influence of the short-circuit prevention period. I will explain about.
  • FIG. 15 shows the power conversion device 1 having the current detection means 43 .
  • the current detection means 43 is arranged in the first bridge circuit 12 in FIG. 15, it is not limited to this.
  • the current detection means may be arranged in the second bridge circuit 22 or may be arranged in both the first bridge circuit 12 and the second bridge circuit 22 .
  • FIG. 16 shows the configuration of the control device 40 when the power conversion device 1 is equipped with the current detection means 43 .
  • the control device 40 includes a switching current detection unit 407 that detects switching currents in the first bridge circuit 12 and the second bridge circuit 22 from the alternating current IL detected by the current detection means 43 .
  • the switching current detection unit 407 detects the current IL0 when the semiconductor switching elements Q11 and Q14 in the first bridge circuit 12 are turned on, and transmits this to the ZVS operation determination unit 405. Also, in the switching current detection unit 407, the current IL2 when the semiconductor switching elements Q11 and Q14 in the first bridge circuit 12 are turned off is detected, and the ZVS operation in the first bridge circuit 12 is detected by transmitting the current IL2 to the ZVS operation determination unit 405. can be determined whether is achieved. This is because the integrated value of one cycle of the AC current IL is zero, and IL2 has the same absolute value as IL0, although the polarity is opposite to that of IL0.
  • the switching current detection unit 407 detects the current IL1 when the semiconductor switching elements Q21 and Q24 in the second bridge circuit 22 are turned on, and transmits this to the ZVS operation determination unit 405. Also, in the switching current detection unit 407, the current at the turn-off of the semiconductor switching elements Q21 and Q24 in the second bridge circuit 22 is detected and transmitted to the ZVS operation determination unit 405. It is possible to determine whether or not it has been achieved.
  • FIG. It is composed of a processor 100 and a storage device 200.
  • the storage device 200 includes a volatile storage device such as a random access memory and a non-volatile auxiliary storage device such as a flash memory.
  • a non-volatile auxiliary storage device such as a flash memory.
  • an auxiliary storage device such as a hard disk may be provided instead of the flash memory.
  • the processor 100 By executing the program input from the storage device 200, the processor 100 performs communication between the communication terminal 81 and the local server 5 and the local network base station 6, for example.
  • the program is input from the auxiliary storage device to the processor 100 via the volatile storage device.
  • the processor 100 may output data such as calculation results to the volatile storage device of the storage device 200, or may store the data in the auxiliary storage device via the volatile storage device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

二つのブリッジ回路を備えた電力変換装置において、短絡防止期間が設定されている場合、電力指令値に沿わせるために、第１および第２の位相シフト量との２種類を使用すると、制御が複雑になる。これを解決するため、各ブリッジ回路（１２，２２）の電圧を検出する電圧検出手段（３３，３４）と、各ブリッジ回路（１２，２２）の半導体スイッチング素子の制御を行なう制御装置（４０）とを備え、電圧検出手段（３３，３４）によって検出された各ブリッジ回路（１２，２２）の電圧値と電力指令値とに基づいて第１ブリッジ回路の出力と第２ブリッジ回路の出力との位相差を演算する位相差演算部（４０１）と、位相差による誤差を補償する補償量を演算する補償量演算部（４０２）と、位相差演算部（４０１）の演算結果と補償量演算部（４０２）の演算結果から半導体スイッチング素子のゲート信号を生成するＰＷＭ信号生成部（４０３）を備えたものである。

Description

電力変換装置
　本願は、電力変換装置に関するものである。
　この電力変換装置は、絶縁型ＤＣ／ＤＣ変換器であって、特に、２つの直流端子の間で双方向に電力を伝送するＤＣ／ＤＣ変換器を対象としている。
　複数の半導体スイッチング素子を備えたブリッジ回路による２台のフルブリッジ回路を、絶縁トランスの一次側と二次側とに接続された双方向絶縁型ＤＣ／ＤＣコンバータにおいて、簡易な回路構成で広い電圧範囲で電力伝送ができ、短絡防止期間に起因して昇圧動作領域にて制御性が劣化することなく、信頼性の高い出力制御が望まれている。
　このため、伝送電力と指令値とに基づいてＤＵＴＹ比を算出し、各半導体スイッチング素子を駆動制御するとともに、１つのブリッジ回路における１つの半導体スイッチング素子を第１基準素子とし、第１基準素子と対角の関係にある第１対角素子の半導体スイッチング素子との間の駆動信号の位相シフト量を第１位相シフト量とし、もう一方のブリッジ回路における１つの半導体スイッチング素子を第２基準素子とし、第２基準素子と対角の関係にある第２対角素子の半導体スイッチング素子の駆動信号と第１基準素子の駆動信号との間の位相シフト量を第２位相シフト量とし、昇圧動作をする場合にはＤＵＴＹ比に拘わらず、第２位相シフト量を第１位相シフト量よりも各フルブリッジ回路における短絡防止期間を超えて大きくなるように制御することで、昇圧動作不能を解消することが提案されている（例えば、特許文献１）。
国際公開第２０１６／１２５３７４号
　特許文献１において提案されているＤＣ／ＤＣコンバータは、一方の直流端子の直流電圧と他方の直流端子の直流電圧との関係が、トランスの巻数比とは異なっている状態での電力伝送を行うシステムに適用されることが想定される。しかし、昇圧動作または降圧動作を想定せず、一方の直流端子の直流電圧と他方の直流端子の直流電圧との関係がトランスの巻数比と等しい場合の電力伝送を行うことについては言及されてない。
　また、伝送電力が小さい場合に、第１位相シフト量および第２位相シフト量を小さくして伝送電力と指令値を一致させるが、位相シフト量の下限値は各ブリッジ回路における短絡防止期間に限定されるため、第１位相シフト量および第２位相シフト量を小さくすることに限界があり、結果として指令値とは異なる大きな電力が伝送されることが考えられる。
　このような場合、ＤＣ／ＤＣコンバータは制御不能な動作領域が発生することになるため、制御性能の悪化の原因となる。
　本願は、上記のような問題点を解決するためになされたものであり、一方の直流端子の直流電圧と他方の直流端子の直流電圧とトランスの巻数比とは無関係に動作を実現し、さらに、伝送電力を制御する位相シフト量が短絡防止期間の影響を受けない電力変換装置の提供を目的とする。
　本願に開示される電力変換装置は、トランスと、第１の半導体スイッチング素子を有し前記トランスの一次側巻線に接続され短絡防止期間が設定されている第１ブリッジ回路と、第２の半導体スイッチング素子を有し前記トランスの二次側巻線に接続され短絡防止期間が設定されている第２ブリッジ回路と、前記第１ブリッジ回路に入力される電圧を検出する第１電圧検出手段と、前記第２ブリッジ回路に入力される電圧を検出する第２電圧検出手段と、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の制御を行なう制御装置とを備え、前記制御装置が、前記第１電圧検出手段によって検出された第１の電圧値と前記第２電圧検出手段によって検出された第２の電圧値と電力指令値とに基づいて前記第１ブリッジ回路の出力と前記第２ブリッジ回路の出力との位相差を演算する位相差演算部と、前記位相差演算部による演算結果と前記第１の電圧値と前記第２の電圧値とによって前記位相差に生じる誤差を補償する補償量を演算する補償量演算部と、前記位相差演算部の演算結果と前記補償量演算部の演算結果から前記第１の半導体スイッチング素子のゲート信号および前記第２の半導体スイッチング素子のゲート信号を生成するＰＷＭ信号生成部とを備えたことを特徴とするものである。
　本願の電力変換装置によれば、短絡防止期間の影響を受けることなく電力の指令値に沿った電力を伝送することができる。
実施の形態１の電力変換装置の構成図である。 実施の形態１のトランス巻線に印加される電圧と交流電流を示す波形図である。 実施の形態１の電力変換装置の充電動作の説明図である。 実施の形態１の電力変換装置の充電動作の説明図である。 実施の形態１のトランス巻線に印加される電圧と交流電流を示す波形図である。 実施の形態１の電力変換装置の充電動作を説明する図である。 実施の形態１の電力変換装置の特性図である。 実施の形態２のトランス巻線に印加される電圧と交流電流を示す波形図である。 実施の形態２の電力変換装置の充電動作を説明する図である。 実施の形態２の電力変換装置の特性図である。 実施の形態３のトランス巻線に印加される電圧と交流電流を示す波形図である。 実施の形態３の電力変換装置の特性図である。 実施の形態４の制御装置の構成を示す図である。 実施の形態４の制御装置の動作を説明するフローチャートである。 実施の形態５の電力変換装置の構成図である。 実施の形態５における制御装置の構成図である。 制御装置のハードウエア構成図である。
　以下に、電力変換装置の実施の形態について、図面に基づいて詳細に説明する。なお、図中同一符号は、各々同一または相当部分を示している。
実施の形態１
　実施の形態１では、２台のブリッジ回路と２つの巻線を備えたトランスとを有するＤＣ／ＤＣコンバータであって、一方の直流端子からもう一方の直流端子に電力を送電する電力変換装置について説明する。
　図１は、本願の実施の形態１に係る電力変換装置の構成を示す回路図である。
　図１に示すように、電力変換装置１は、直流電源１０からの直流電力を受け付ける第１直流端子１１に接続された第１ブリッジ回路１２と、第２直流端子２１の第２直流端子２１に接続された第２ブリッジ回路２２と、トランス３０とを備えている。
　第１ブリッジ回路１２は、第１直流端子１１に並列に接続された直流コンデンサＣｄｃ１と、それぞれ正極側と負極側の半導体素子としての半導体スイッチング素子Ｑ１１～Ｑ１４を直列接続してなる２つのスイッチングレグとを有している。
　第２ブリッジ回路２２は、第２直流端子２１に並列に接続された直流コンデンサＣｄｃ２と、それぞれ正極側と負極側の半導体素子としての半導体スイッチング素子Ｑ２１～Ｑ２４を直列接続してなる２つのスイッチングレグとを有している。
　第１ブリッジ回路１２における各スイッチングレグの中間接続点とトランス３０の一次側巻線３１とが接続され、第２ブリッジ回路２２における各スイッチングレグの中間接続点とトランス３０二次側巻線３２とが接続されている。
　電力変換装置１は、第１直流端子１１の電圧Ｖ１を第１ブリッジ回路１２、トランス３０および第２ブリッジ回路２２を介して、第２直流端子２１に印加される電圧Ｖ２に変換する回路であり、双方向の電力変換が自由に制御可能である。
　第１直流端子１１の電圧Ｖ１は、第１の電圧検出手段３３によって検出される。また、第２直流端子２１の電圧Ｖ２は、第２の電圧検出手段３４によって検出される。
　直流電源には、太陽光パネル（ＰＶ）あるいは蓄電池のように出力電圧が変動するものが接続されることが想定される。さらに、交流電力をＡＣ／ＤＣ変換器によって直流に変換する場合も考えられる。また、負荷２０は、蓄電池のように電圧が変動するものが接続されることが想定される。さらに、ＤＣ／ＡＣ変換器を介して接続されるモータ等の交流負荷あるいは、ＤＣ／ＤＣ変換器を介して接続されるＬＥＤなどが想定される。
　半導体スイッチング素子Ｑ１１～Ｑ２４には、例えば、ダイオードが逆並列に接続されたＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）あるいはＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉeｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）等の自己消孤機能を有した半導体スイッチング素子を用いる。各半導体スイッチング素子Ｑ１１～Ｑ２４は、電流容量に応じて複数の半導体スイッチング素子を並列に組み合わせて使用してもよい。
　制御装置４０は、電源側の第１ブリッジ回路１２および負荷側の第２ブリッジ回路２２の各半導体スイッチング素子Ｑ１１～Ｑ２４へのゲート信号４１，４２を生成して各半導体スイッチング素子Ｑ１１～Ｑ２４のスイッチングを制御する。各半導体スイッチング素子Ｑ１１～Ｑ２４のスイッチングを制御することで、第１ブリッジ回路１２はトランス３０の一次側巻線３１に交流電圧ＶＴ１を出力し、第２ブリッジ回路２２はトランス３０の二次側巻線３２に交流電圧ＶＴ２を出力する。
　この場合、第１ブリッジ回路１２および第２ブリッジ回路２２と、トランス３０との間にあるインダクタンス要素の作用により、各半導体スイッチング素子Ｑ１１～Ｑ２４はソフトスイッチングであるゼロ電圧スイッチング（ＺＶＳ）動作が可能となる。
　この場合、各半導体スイッチング素子Ｑ１１～Ｑ２４がソフトスイッチングすることで、スイッチング損失が低減可能となり、動作周波数を高め、トランス３０の小型化が可能となる。
　なお、ソフトスイッチングとは、スイッチング過渡期間に半導体スイッチング素子Ｑ１１～Ｑ２４に加わる電圧または電流を軽減し、スイッチング損失および電磁ノイズの低減を行う技術である。また、インダクタンス要素はトランス３０の漏れインダクタンスを利用してもよい。
　また、直流キャパシタＣｄｃ１，Ｃｄｃ２には電解コンデンサあるいはフィルムコンデンサ等を用いる。直流キャパシタＣｄｃ１，Ｃｄｃ２には高周波の電流が流れるが、フィルムコンデンサを用いる場合は、高周波の電流による劣化を抑制でき長寿命化を図ることができる。
　なお、図１において、矢印の向きを正としている。
　図１に示すように、実施の形態１における制御装置４０は、位相差演算部４０１、補償量演算部４０２、およびＰＷＭ信号生成部４０３を備えている。
　位相差演算部４０１は、第１の電圧検出手段３３によって検出された直流電圧Ｖ１と電力指令値Ｐｒｅｆとに基づいて、第１ブリッジ回路１２がトランス３０の一次側巻線３１に出力する交流電圧ＶＴ１と、第２ブリッジ回路２２がトランス３０の二次側巻線３２に出力する交流電圧ＶＴ２との間の位相差φｃａｌを演算する。
　補償量演算部４０２は、短絡防止期間によってトランス３０の一次側巻線３１および二次側巻線３２の各々に印加される交流電圧ＶＴ１、ＶＴ２における位相差によって生じる誤差を補償するために必要な補償量を演算する。補償量の演算にあたって、第１の電圧検出手段３３によって検出された直流電圧Ｖ１および第２の電圧検出手段３４によって検出された直流電圧Ｖ２と位相差演算部４０１によって演算された結果の位相差φｃａｌから補償量φｃｏｍｐを演算する。
　また、補償量演算部４０２は、第１の電圧検出手段３３によって検出された直流電圧Ｖ１および第２の電圧検出手段３４によって検出された直流電圧Ｖ２と、位相差演算部４０１で演算された位相差から第１ブリッジ回路１２および第２ブリッジ回路２２の各々における半導体スイッチング素子Ｑ１１～Ｑ２４がターンオンする直前の電流を演算し、この演算した電流から第１ブリッジ回路１２および第２ブリッジ回路２２において、ＺＶＳ動作が達成できているか否かを判定している。
　補償量演算部４０２は、第１ブリッジ回路１２および第２ブリッジ回路２２の内、負荷側のブリッジ回路でＺＶＳ動作が達成できていない場合には、短絡防止期間に相当する位相量を位相差演算部４０１で演算した位相差に対して逆極性で出力する。また、第１ブリッジ回路１２および第２ブリッジ回路２２の内、電源側のブリッジ回路でＺＶＳ動作が達成できていない場合には、短絡防止期間に相当する位相量を位相差演算部４０１で演算した位相差に対して同極性で出力する。
　ＰＷＭ信号生成部４０３は、位相差演算部４０１で演算した位相差φｃａｌと補償量演算部４０２で演算した補償量φｃｏｍｐとを合算した位相差を位相差指令値φｒｅｆとして、この位相差指令値φｒｅｆに基づいて、半導体スイッチング素子Ｑ１１～Ｑ２４のゲート信号４１，４２を生成する。
　図２に、実施の形態１における半導体スイッチング素子Ｑ１１～Ｑ２４のゲート信号をａ１、ａ２に示し、第１ブリッジ回路１２および第２ブリッジ回路２２からトランス３０の一次側巻線３１および二次側巻線３２に出力される交流電圧ＶＴ１，ＶＴ２の波形をｂ１、ｂ２に示し、交流電流ＩＬの波形をｃに示す。なお、図２において、φｔｄは、短絡防止期間であり、φｒｅｆは、制御装置４０内で生成される位相差指令値、φは、実際の交流電圧ＶＴ１およびＶＴ２間にある位相差である。
　トランス３０を小型化するために、各半導体スイッチング素子Ｑ１１～Ｑ２４の動作周波数を高周波化（例えば６１Ｈｚ以上）を行った場合、トランス３０の損失が増加するが、アモルファス（非晶質）材、あるいは珪素の含有量が６．５％の珪素鋼板、または、板厚が０．１ｍｍ程度の珪素鋼板を鉄心材料とすることで高周波化による損失増加を抑制できる。
　図２に示すように、第１ブリッジ回路１２が出力する交流電圧ＶＴ１と第２ブリッジ回路２２が出力する交流電圧ＶＴ２との間には位相差φが存在している。図１の電力変換装置１においては、位相差φを制御することで、送電する電力を制御しており、位相差が進んでいる側から位相差が遅れている側に送電される。
　例えば、図２の場合では、交流電圧ＶＴ１の位相が交流電圧Ｖｔ２に対して進んでいるので、電源側の第１ブリッジ回路１２から負荷側の第２ブリッジ回路２２に送電されることになり、直流電源１０から負荷２０に送電される電力Ｐは、次の式（１）によって求めることができる。
Figure JPOXMLDOC01-appb-M000001
　なお、式（１）において、ｆＳＷは、半導体スイッチング素子Ｑ１１～Ｑ２４のスイッチング周波数であり、Ｌは、一次側巻線３１および二次側巻線３２間の漏れインダクタンスを含み交流電流が通過する電流経路に含まれるすべてのインダクタンス要素の合計値である。なお、一般的には、このインダクタンス要素において、配線のインダクタンスおよび半導体スイッチング素子に含まれる寄生インダクタンスは無視される。主に、トランス３０に直列に接続されるインダクタンスのことを指す。
また、Ｖ２はトランス３０の一次側巻線３１から見た値に換算されている電圧値である。
　さらに、負荷２０に電力Ｐを送電することに伴う、第１ブリッジ回路１２および第２ブリッジ回路２２内の交流電流ＩＬについて、各変化点の交流電流ＩＬ０，ＩＬ１，ＩＬ２は以下の式（２）、（３）、（４）によって計算できる。
Figure JPOXMLDOC01-appb-M000002
Figure JPOXMLDOC01-appb-M000003
Figure JPOXMLDOC01-appb-M000004
　ただし、式（２）から（４）において、Ａ，Ｂは、式（５）によって導かれる。
Figure JPOXMLDOC01-appb-M000005
　また、電力を制御する位相差φは、制御装置４０における位相差演算部４０１にて、式（１）を変形することで次の式（６）のように求めることができる。
Figure JPOXMLDOC01-appb-M000006
　また、式（１）から位相差φを近似的に以下の式（７）のように求めることもできる。
Figure JPOXMLDOC01-appb-M000007
　式（７）のように簡易的に位相差φを算出することで位相差演算部４０１の計算負荷を低減することが可能になり、制御装置４０をより安価に構成することができる。ここで、制御装置４０において補償量演算部４０２がない場合には、位相差演算部４０１の検算結果φｃａｌが位相差指令値φｒｅｆとしてＰＷＭ信号生成部４０３に入力され、ゲート信号４１，４２がＰＷＭ信号生成部４０３にて各々生成される。
　図３に第１ブリッジ回路１２における半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする直前の半導体スイッチング素子Ｑ１１～Ｑ２４の状態と交流電流ＩＬを示す。なお、図３において、破線で示す半導体スイッチング素子Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ２１，Ｑ２４は、オフ状態または、電流が導通していない素子であることを示しており、実線で示す半導体スイッチング素子Ｑ２２，Ｑ２３は、オン状態または、電流が導通している素子であることを示している。
　また、図３は、半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする直前の状態であることから、第１ブリッジ回路１２では、すべての半導体スイッチング素子Ｑ１１～Ｑ１４がオフ状態となっている短絡防止期間の間である。
　図３に示すように、第１ブリッジ回路１２では、短絡防止期間の間、半導体スイッチング素子Ｑ１１，Ｑ１４に逆並列に接続されるダイオードが導通している状態であり、半導体スイッチング素子Ｑ１１，Ｑ１４に印加される電圧はゼロとなっている。この時に半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンするとＺＶＳ動作となる。
　したがって、第１ブリッジ回路１２内でＺＶＳ動作を実現するためには、各半導体スイッチング素子Ｑ１１～Ｑ１４がターンオンする直前の電流が負の値である必要があることから、交流電流ＩＬ０＜０となっていることが条件となる。また、第１ブリッジ回路１２において短絡防止期間の開始直前では、半導体スイッチング素子Ｑ１２，Ｑ１３がターンオフし、短絡防止期間の開始とともに、半導体スイッチング素子Ｑ１１，Ｑ１４に逆並列に接続されたダイオードが導通している状態であることから第１交流端子１３の交流電圧ＶＴ１は極性が負から正に切替わる。
　図４に、第２ブリッジ回路２２における半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする直前の半導体スイッチング素子Ｑ１１～Ｑ２４の状態と交流電流ＩＬを示す。なお、図４において、破線で示す半導体スイッチング素子Ｑ１２，Ｑ１３、Ｑ２１，Ｑ２２，Ｑ２３，Ｑ２４は、オフ状態または、電流が導通していない素子であることを示しており、実線で示す半導体スイッチング素子Ｑ１１，Ｑ１４は、オン状態または、電流が導通している素子であることを示している。また、図４は、半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする直前の状態であることから、第２ブリッジ回路２２では、すべての半導体スイッチング素子Ｑ２１～Ｑ２４がオフ状態となっている短絡防止期間の間である。
　図４に示すように、第２ブリッジ回路２２では、短絡防止期間の間、半導体スイッチング素子Ｑ２１，Ｑ２４に逆並列に接続されるダイオードが導通している状態であり、半導体スイッチング素子Ｑ２１，Ｑ２４に印加される電圧はゼロとなっている。この時に半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンするとＺＶＳ動作となる。
　したがって、第２ブリッジ回路２２でＺＶＳ動作を実現するためには、各半導体スイッチング素子Ｑ２１～Ｑ２４がターンオフする直前の電流が正の値である必要があることから、交流電流ＩＬ１＞０となっていることが条件となる。また、第２ブリッジ回路２２において、短絡防止期間の開始直前では、半導体スイッチング素子Ｑ２２，Ｑ２３がターンオフし、短絡防止期間の開始とともに、半導体スイッチング素子Ｑ２１，Ｑ２４に逆並列に接続されるダイオードが導通している状態であることから第２交流端子２３の電圧ＶＴ２は極性が負から正に切替わる。
　第２ブリッジ回路２２における半導体スイッチＱ２１～Ｑ２４のゲート信号４２は、第１ブリッジ回路１２における半導体スイッチＱ１１～Ｑ１４のゲート信号４１に対して、位相差演算部４０１で演算された位相差分φｃａｌ（＝φｒｅｆ）だけ遅れることになる。このように、第１ブリッジ回路１２および第２ブリッジ回路２２における半導体スイッチング素子Ｑ１１～Ｑ２４のターンオフに伴い交流電圧ＶＴ１，ＶＴ２の極性が切替わっていることから、交流電圧ＶＴ１，ＶＴ２の位相差もφｃａｌとなる。
　次に、図５に、第１直流端子１１の電圧Ｖ１が第２直流端子２１の電圧Ｖ２に比べて大きくなっている場合の各半導体スイッチング素子Ｑ１１～Ｑ２４のゲート信号をａ１，ａ２に示し、第１ブリッジ回路１２および第２ブリッジ回路２２からトランス３０の一次側巻線３１および二次側巻線３２に出力される交流電圧ＶＴ１，ＶＴ２の波形をｂ１、ｂ２に示し、交流電流ＩＬの波形をｃに示す。
　図５に示すように、第１ブリッジ回路１２における半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする瞬間の交流電流ＩＬ０が負の値となっていることから、第１ブリッジ回路１２における半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする直前の状態は、図３と同様になるため、第１ブリッジ回路１２では、ＺＶＳ動作が実現できている。しかし、第２ブリッジ回路２２における半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする瞬間の交流電流ＩＬ１が負の値となっており、第２ブリッジ回路２２における半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする直前の状態は、図４とは異なっていることになる。
　図６に第１直流端子１１の電圧Ｖ１が第２直流端子２１の電圧Ｖ２に比べて大きくなっている場合における第２ブリッジ回路２２の半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする直前の半導体スイッチング素子Ｑ１１～Ｑ２４の状態と交流電流ＩＬを示す。なお、図６において、破線で示す半導体スイッチング素子はオフ状態または、電流が導通していない素子であることを示しており、実線で示す半導体スイッチング素子はオン状態または、電流が導通している素子であることを示している。
　図６に示すように、交流電流ＩＬが負の値であるため半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする直前でも、交流電流は、半導体スイッチング素子Ｑ２２，Ｑ２３に逆並列に接続されるダイオードを通過している。この状態では、交流電圧ＶＴ２の極性は負のままを維持しており、短絡防止期間が終了すると半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンするので、交流電圧ＶＴ２の極性は正に切り替わる。
　このとき、半導体スイッチング素子Ｑ２２，Ｑ２３に逆並列に接続されるダイオードが、導通している状態で半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンするため、半導体スイッチング素子Ｑ２２，Ｑ２３に逆並列に接続されるダイオードでリカバリが発生する。
　さらに、短絡防止期間が終了するまで、電圧の極性が切替わらないため、交流電圧ＶＴ１，ＶＴ２の間の位相差φは位相差演算部４０１で演算した位相差φｃａｌに対して、短絡防止期間φｔｄ分だけ大きくなることになるため、伝送する電力に誤差が生じることになる。
　つまり、第２ブリッジ回路２２側でＺＶＳ動作が達成できなければ、交流電圧ＶＴ１，ＶＴ２の間の位相差φで短絡防止期間φｔｄ分だけ誤差を含むことになる。
　そこで、制御装置４０では、補償量演算部４０２で位相差φに生じる誤差φｔｄを補償する補償位相差φｃｏｍｐを算出し、それを位相差演算部４０１で演算した位相差φｃａｌに加算する。その後、補償位相差φｃｏｍｐが加算された位相差指令値φｒｅｆを演算し、ＰＷＭ信号生成部に入力して、ゲート信号４１，４２を得ることで、指令値と一致した電力Ｐを負荷２０に伝送する。
　より具体的には、位相差演算部４０１では、第１直流端子１１の電圧Ｖ１と第２直流端子２１の電圧Ｖ２と電力変換装置１で伝送する電力の指令値Ｐを式（６）または式（７）に代入することで位相差φｃａｌを得る。ここで、位相差演算部４０１では、位相差の演算に検出した第１直流端子１１の電圧Ｖ１と検出した第２直流端子２１の電圧Ｖ２とを使用する。なお、式（６）または式（７）の演算にはスイッチング周波数ｆｓｗとインダクタンス要素Ｌとが使用されるが、この値は電力変換装置１の設計時に決定される値であり、制御装置４０には設計値があらかじめ入力されている。
　一方で、補償量演算部４０２では、位相差演算部４０１の出力である位相差φｃａｌと検出した第１直流端子１１の電圧Ｖ１と検出した第２直流端子２１の電圧Ｖ２を式（２）および式（５）に代入し、交流電流ＩＬ０を演算する。さらに、演算した交流電流ＩＬ０と位相差φｃａｌと検出した第１直流端子１１の電圧Ｖ１と検出した第２直流端子２１の電圧Ｖ２を式（３）および式（５）に代入することで、交流電流ＩＬ１を算出する。
　このとき、前述したように、交流電流ＩＬ１＞０であれば、第２ブリッジ回路２２においてＺＶＳ動作が成立しており、短絡防止期間に伴う位相差の誤差φｔｄは生じない。したがって、補償量演算部４０２では、交流電流ＩＬ１＞０であれば補償位相差φｃｏｍｐ＝０を出力し、交流電流ＩＬ１＜０であれば、補償位相差φｃｏｍｐ＝－φｔｄを出力する。
　制御装置４０では、位相差演算部４０１の出力φｃａｌに補償量演算部４０２の出力の補償位相差φｃｏｍｐを加算して位相差指令値φｒｅｆを算出することから、位相差指令値φｒｅｆはφｒｅｆ＝φｃａｌ－φｔｄとなり短絡防止期間によって発生した位相差の誤差を補償することができる。
　図７に、シミュレーションにより実施した、補償量演算部４０２による補償量φｃｏｍｐの有無の比較を示す。図７に示すように、補償量演算部４０２による補償量φｃｏｍｐの効果により、電力変換装置１から出力される電力が電力指令値とよく一致していることが確認できる。
　このような構成とすることで、電力制御を複雑化させることなく直流電源１０の出力電圧が変動した場合および負荷２０の電圧が変動した場合でも、負荷２０に伝送する電力に誤差が
生じなくなり制御精度の高い電力変換装置１を実現することができる。
実施の形態２．
　実施の形態１では、第１直流端子１１の電圧Ｖ１が第２直流端子２１の電圧Ｖ２に対して大きくなった場合について説明を行った。実施の形態２では、第１直流端子１１の電圧Ｖ１が第２直流端子２１の電圧Ｖ２に対して小さくなった場合について説明する。
　図８に、第１直流端子１１の電圧Ｖ１が第２直流端子２１の電圧Ｖ２に比べて大きくなっている場合の各半導体スイッチング素子Ｑ１１～Ｑ２４のゲート信号をａ１、ａ２に示し、第１ブリッジ回路１２および第２ブリッジ回路２２からトランス３０の一次側巻線３１および二次側巻線３２に出力される交流電圧ＶＴ１，ＶＴ２の波形をｂ１、ｂ２に示し、交流電流ＩＬの波形をｃに示す。
　図８に示すように、第２ブリッジ回路２２における半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする瞬間の交流電流ＩＬ１が正の値となっていることから、第２ブリッジ回路２２における半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする直前の状態は、図４と同様になるため、第２ブリッジ回路２２では、ＺＶＳ動作が実現できている。しかし、第１ブリッジ回路１２における半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする瞬間の電流ＩＬ０が正の値となっており、第１ブリッジ回路１２における半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする直前の状態は、図３とは異なっていることになる。
　図９に第１直流端子１１の電圧Ｖ１が第２直流端子２１の電圧Ｖ２に比べて小さくなっている場合における第１ブリッジ回路１２の半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする直前の半導体スイッチング素子Ｑ１１～Ｑ２４の状態と交流電流ＩＬを示す。なお、図９において、破線で示す半導体スイッチング素子はオフ状態または、電流が導通していない素子であることを示しており、実線で示す半導体スイッチング素子はオン状態または、電流が導通している素子であることを示している。
　図９に示すように、交流電流ＩＬが正の値であるため半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする直前でも、電流は、半導体スイッチング素子Ｑ１２，Ｑ１３に逆並列に接続されるダイオードを通過している。この状態では、交流電圧ＶＴ１の極性は負のままを維持しており、短絡防止期間が終了すると半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンするので、交流電圧ＶＴ１の極性は正に切り替わる。このとき、半導体スイッチング素子Ｑ１２，Ｑ１３に逆並列に接続されるダイオードが、導通している状態で半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンするため、半導体スイッチング素子Ｑ１２，Ｑ１３に逆並列に接続されるダイオードでリカバリが発生する。
　さらに、短絡防止期間が終了するまで、電圧の極性が切替わらないため、交流電圧ＶＴ１，ＶＴ２の間の位相差φは位相差演算部４０１で演算した位相差φｃａｌに対して、短絡防止期間φｔｄ分だけ小さくなることになり、伝送する電力に誤差が生じることになる。
　つまり、第１ブリッジ回路１２側でＺＶＳ動作が達成できなければ、交流電圧ＶＴ１，ＶＴ２の間の位相差φで短絡防止期間φｔｄ分だけ誤差を含むことになる。
　そこで、制御装置４０では、補償量演算部４０２で位相差φに生じる誤差φｔｄを補償する位相差φｃｏｍｐを算出し、それを位相差演算部４０１で演算した位相差φｃａｌに加算する。その後、位相差φｃｏｍｐが加算された位相差指令値φｒｅｆを演算し、ＰＷＭ信号生成部に入力して、ゲート信号４１，４２を得ることで、指令値と一致した電力Ｐを負荷２０に伝送する。
　より具体的には、位相差演算部４０１では、第１直流端子１１の電圧Ｖ１と第２直流端子２１の電圧Ｖ２と電力変換装置１で伝送する電力の指令値Ｐを式（６）または式（７）に代入することで位相差φｃａｌを得る。ここで、位相差演算部４０１では、位相差の演算に検出した第１直流端子１１の電圧Ｖ１と検出した第２直流端子２１の電圧Ｖ２とを使用する。
　なお、式（６）または式（７）の演算にはスイッチング周波数ｆｓｗとインダクタンス要素Ｌが使用されるが、この値は電力変換装置１の設計時に決定される値であり、制御装置４０には設計値があらかじめ入力されている。
　一方で、補償量演算部４０２では、位相差演算部４０１の出力である位相差φｃａｌと検出した第１直流端子１１の電圧Ｖ１と検出した第２直流端子２１の電圧Ｖ２とを式（２）および式（５）に代入し、交流電流ＩＬ０を演算する。前述したように、交流電流ＩＬ０＜０であれば、第１ブリッジ回路１２においてＺＶＳ動作が成立しており、短絡防止期間に伴う位相差の誤差φｔｄは生じない。したがって、補償量演算部４０２では、交流電流ＩＬ０＜０であれば補償位相差φｃｏｍｐ＝０を出力し、交流電流ＩＬ０＞０であれば、補償位相差φｃｏｍｐ＝φｔｄを出力する。
　制御装置４０では、位相差演算部４０１の出力φｃａｌに補償量演算部４０２の出力の補償位相差φｃｏｍｐを加算して位相差指令値φｒｅｆを算出することから、位相差指令値φｒｅｆは、位相差指令値φｒｅｆ＝φｃａｌ＋φｔｄとなり、短絡防止期間によって発生した位相差の誤差を補償することができる。
　図１０に、シミュレーションにより実施した補償量演算部４０２による補償量φｃｏｍｐの有無の比較を示す。図１１に示すように、補償量演算部４０２による補償量φｃｏｍｐの効果により、電力変換装置１から出力される電力が電力指令値とよく一致していることが確認できる。
　このような構成とすることで、電力制御を複雑化させることなく直流電源１０の出力電圧が変動した場合および負荷２０の電圧が変動した場合でも、負荷２０に伝送する電力に誤差が生じなくなり制御精度の高い電力変換装置１を実現することができる。
　なお、このような動作状況下において、第２側ブリッジ回路でＺＶＳ動作が達成されない場合、前述のように、短絡防止期間φｔｄの影響により位相差φはφｔｄだけ大きくなる。したがって、第１ブリッジ回路１２のＺＶＳ動作が達成されないことにより位相差φが短絡防止期間φｔｄ分だけ短くなり、第２ブリッジ回路２２におけるＺＶＳ動作が達成されないことにより位相差φが短絡防止期間φｔｄ分だけ長くなることになる。
　この場合、影響を打ち消し合うことから、短絡防止期間φｔｄの影響はなくなるため、補償量演算部４０２の出力φｃｏｍｐの出力はφｃｏｍｐ＝０となる。
実施の形態３．
　実施の形態２では、第１直流端子１１の電圧Ｖ１が第２直流端子２１の電圧Ｖ２に対して小さくなった場合について説明した。実施の形態３では、電力変換装置１が負荷２０に伝送する電力が小さい場合について説明を行う。
　図１１に、第１直流端子１１から第２直流端子２１に送電される電力が小さい場合の各半導体スイッチング素子～Ｑ２４のゲート信号をａ１、ａ２に示し、第１ブリッジ回路１２および第２ブリッジ回路２２からトランス３０の一次側巻線３１および二次側巻線３２に出力される交流電圧ＶＴ１，ＶＴ２の波形をｂ１、ｂ２に示し、交流電流ＩＬの波形をｃに示す。
　図１１に示すように、第１ブリッジ回路１２における半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする瞬間の交流電流ＩＬ０が負の値となっていることから、第１ブリッジ回路１２における半導体スイッチング素子Ｑ１１，Ｑ１４がターンオンする直前の状態は、図４と同様になる。一方で、第２ブリッジ回路２２における半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする瞬間の交流電流ＩＬ１が正の値となっていることから、第２ブリッジ回路２２における半導体スイッチング素子Ｑ２１，Ｑ２４がターンオンする直前の状態は、図４と同様になる。
　したがって、この場合は第１ブリッジ回路１２および第２ブリッジ回路２２においてＺＶＳ動作が達成されていることになり、交流電圧ＶＴ１，ＶＴ２の間の位相差には誤差が生じないことになる。
　しかし、図１１に示すように交流電流ＩＬには、極性が切替わる際にゼロとなっている期間φＺが存在しており、この期間は電力の伝送に寄与しないため、位相差φは指令値φｒｅｆから期間φＺだけ小さくなり、結果として、負荷２０へ伝送する電力に誤差が生じることになる。また、この期間は第１ブリッジ回路１２の短絡防止期間中に発生しており、交流ＩＬがゼロとなっているので、交流電圧ＶＴ１の極性は交流電圧ＶＴ２と一致することになる。
　この期間φＺは交流電流ＩＬがＩＬ０の瞬間からＩＬ１になる瞬間までに発生する。したがって、交流電流ＩＬがＩＬ０の瞬間からＩＬ１になるまでの期間に交流電流ＩＬ＝０となる瞬間の位相をφ０とすると、式（２）および式（５）から、式（８）の関係が成立することになる。
Figure JPOXMLDOC01-appb-M000008
　ここで、式（８）を変形することで交流電流ＩＬ＝０となる瞬間の位相φ０を、式（９）に示すように得ることができる。
Figure JPOXMLDOC01-appb-M000009
　図１１に示すように、交流電圧ＶＴ１の極性が切替わり交流電流ＩＬ０からＩＬ１に変化する過程において、期間φ０経過後に交流電流ＩＬがゼロになる期間φＺが開始される。
　その後、第１ブリッジ回路１２の短絡防止期間φｔｄが終了すると交流電圧ＶＴ１の極性が期間φＺ開始前の極性に戻ることを踏まえると、電力の伝送に寄与しない期間φＺは、次の式（１０）で求めることができる。
Figure JPOXMLDOC01-appb-M000010
　したがって、制御装置４０では、位相差演算部４０１において、第１直流端子１１の電圧Ｖ１と第２直流端子２１の電圧Ｖ２と電力変換装置１で伝送する電力の指令値Ｐを式（６）または式（７）に代入することで位相差φｃａｌを演算して出力し、補償量演算部４０２で式（１０）により補償位相差φｃｏｍｐを演算して出力後に、位相差φｃａｌに加算することで、負荷２０へ伝送する電力に誤差を生じさせない位相差指令値φｒｅｆを得ることできる。なお、式（１０）において、期間φＺ＞０の場合に、交流電流ＩＬ＝０の期間が発生し電力に誤差を生じさせることから、期間φＺ＜０の場合については、補償量演算部４０２の出力はφｃｏｍｐ＝０となる。
　このような構成とすることで、電力制御を複雑化させることなく直流電源１０の出力電圧が変動した場合および負荷２０の電圧が変動した場合でも、負荷２０に伝送する電力に誤差が生じなくなり制御精度の高い電力変換装置１を実現することができる。
　図１２に、シミュレーションにより実施した、補償量演算部４０２による補償量φｃｏｍｐの有無の比較を示す。図１２に示すように、電力指令値が小さい場合において、補償量演算部４０２による補償量φｃｏｍｐの効果により、電力変換装置１から出力される電力が電力指令値とよく一致していることが確認できる。
　このような構成とすることで、負荷２０に伝送する電力に誤差が生じなくなり制御精度の高い電力変換装置１を実現することができる。
実施の形態４．
　実施の形態３では、電力変換装置１が負荷２０に伝送する電力が小さい場合について説明を行った。しかし実際には、負荷２０の状態は常に変化しており、また直流電源１０の状態も常に変化している。したがって、状態に合わせて補償量演算部４０２は位相差の補償量φｃｏｍｐを出力する必要がある。実施の形態４では、負荷２０および直流電源１０の状態に合わせて補償量演算部４０２にて位相差の補償量φｃｏｍｐを演算する制御装置４０の構成について説明する。
　実施の形態４にかかる制御装置４０の構成を図１３に示す。実施の形態４における制御装置４０は、実施の形態１～３の制御装置４０に対して、第１直流端子１１の電圧Ｖ１の検出値と第２直流端子２１の電圧Ｖ２の検出値と位相差演算部４０１の出力から、電流ＩＬ０とＩＬ１と位相φ０を算出するスイッチング時電流および電流ゼロ時位相演算部４０４と、このスイッチング時電流および電流ゼロ時位相演算部４０４の演算結果から第１ブリッジ回路１２および第２ブリッジ回路２２におけるＺＶＳ動作の判定を行うＺＶＳ動作判定部４０５と、交流電流ＩＬがゼロとなる期間が発生するか否かを判定する電流ゼロ期間判定部４０６とを追加で備える。
　スイッチング時電流および電流ゼロ時位相演算部４０４とスイッチング時電流および電流ゼロ時位相演算部４０４とにおいて、式（２）、式（３）、式（５）を使用して電流ＩＬ０とＩＬ１を算出するほか、式（８）および式（９）を使用して位相φ０を算出する。その後、電流ＩＬ０とＩＬ１をＺＶＳ動作判定部４０５に入力し、ＩＬ０＜０であれば第１ブリッジ回路１２でＺＶＳ動作が達成されていると判定し、同様に、ＩＬ１＞０であれば第２ブリッジ回路２２においてＺＶＳ動作が達成されていると判定する。
　これらの判定結果は、補償量演算部４０２に送信される。また、電流ゼロ期間判定部４０６では、位相φ０を受信し、短絡防止期間φｔｄと比較し、φ０＜φｔｄであれば交流電流ＩＬがゼロになる期間φＺが発生していると判定し、φ０＞φｔｄであれば交流電流ＩＬがゼロになる期間φＺが発生しないと判定する。この判定結果は、補償量演算部４０２に送信される。
　ＺＶＳ動作判定部４０５および電流ゼロ期間判定部４０６の判定結果を受信した補償量演算部４０２では、判定結果に基づき位相差の補償量φｃｏｍｐが算出される。例えば、ＺＶＳ動作判定部４０５において、ＩＬ０＞０、ＩＬ１＞０となった場合、第１ブリッジ回路１２でＺＶＳ動作が達成されておらず第２ブリッジ回路２２におけるＺＶＳ動作は達成されているという判定結果が補償量演算部４０２に送信される。
　このような場合では、ＩＬ０からＩＬ１に変化する過程で電流の極性反転が発生しないため、交流電流ＩＬがゼロになる期間は発生しないことから、電流ゼロ期間判定部４０６ではφ０＞φｔｄとなり、交流電流ＩＬがゼロになる期間φＺが発生しないと判定される。
　これらの結果を受けて補償量演算部４０２では、補償位相差φｃｏｍｐ＝＋φｔｄを出力する。
　図１４に、制御装置４０のフローチャートを示す。
　制御装置４０では、まず、スイッチング時電流および電流ゼロ時位相演算部４０４で第１直流端子１１の電圧Ｖ１の検出値と第２直流端子２１の電圧Ｖ２検出値と電力指令Ｐｒｅｆとスイッチング周波数ｆｓｗとインダクタンス要素のインダクタンスＬから電流ＩＬ０とＩＬ１を算出するとともに、位相差演算部４０１にて位相差φｃａｌを算出する（ステップＳ１）。
　次に、ＺＶＳ動作判定部４０５ではＩＬ０の極性から第１ブリッジ回路１２でＺＶＳ動作が達成されているかを判定する（ステップＳ２）。この時、第１ブリッジ回路１２でＺＶＳ動作が達成されている場合（ＩＬ０＜０）のとき（ＹＥＳ）はステップＳ３Ａに進み、第１ブリッジ回路１２でＺＶＳ動作が達成されていない場合（ＩＬ０＞０）のとき（ＮＯ）はステップＳ３Ｂに進む。
　次に、ステップＳ３Ａでは、ＺＶＳ動作判定部４０５にてＩＬ１の極性から第２ブリッジ回路２２でＺＶＳ動作が達成されているかを判定し、第２ブリッジ回路２２でＺＶＳ動作が達成されていれば（ＹＥＳ）、ステップＳ４に進む。一方で、第２ブリッジ回路２２でＺＶＳ動作が達成されていなければ（ＮＯ）、補償量演算部４０２でφｃｏｍｐ＝―φｔｄと算出する（ステップＳ５）。
　同様に、ステップＳ３Ｂでも、ＺＶＳ動作判定部４０５にてＩＬ１の極性から第２ブリッジ回路２２でＺＶＳ動作が達成されているかを判定し、第２ブリッジ回路２２でＺＶＳ動作が達成されていれば（ＹＥＳ）、補償量演算部４０２でφｃｏｍｐ＝φｔｄと算出し（ステップＳ５）、第２ブリッジ回路２２でＺＶＳ動作が達成されていなければ（ＮＯ）、補償量演算部４０２でφｃｏｍｐ＝０と算出する（ステップＳ５）。
　次に、ステップＳ４では、電流ゼロ期間判定部４０６にて交流電流ＩＬがゼロになる期間の有無を判定する。ゼロになる期間がない場合（ＹＥＳ）は、補償量演算部４０２でφｃｏｍｐ＝０と算出し（ステップＳ５）、ゼロになる期間がない場合（ＮＯ）は、補償量演算部４０２でφｃｏｍｐ＝φＺと算出する（ステップＳ５）。
　次に、ステップＳ６で位相差φｃａｌに対して補償量演算部４０２で算出した補償量φｃｏｍｐを加算することで位相差指令値φｒｅｆを算出する。
　次に、位相差指令値φｒｅｆをＰＷＭ信号生成部４０３に入力し、ゲート信号４１，４２を生成する（ステップＳ７）。
　以降、電力変換装置１が動作している限りステップＳ１～Ｓ７が繰り返される。
　このような構成とすることで、電力制御を複雑化させることなく第１直流端子１１の電圧Ｖ１、第２直流端子２１の電圧Ｖ２または、送電電力の指令値Ｐｒｅｆが変化した場合については、短絡防止期間の影響を受けることなく制御精度の高い電力変換装置を実現することができるようになる。
実施の形態５．
　これまでは、交流電流ＩＬを制御装置４０にて動作条件から演算し、短絡防止期間の影響の有無を判定する方法について説明をした。実施の形態５では、交流電流ＩＬを検出し、第１ブリッジ回路１２および第２ブリッジ回路２２にてＺＶＳ動作が達成されているか否かを判定することで、短絡防止期間の影響を補償する構成について説明を行う。
　図１５に電流検出手段４３を備えた電力変換装置１を示す。図１５では、電流検出手段４３を第１ブリッジ回路１２に配置したが、これに限定されるものではない。電流検出手段を第２ブリッジ回路２２に配置しても良く、第１ブリッジ回路１２および第２ブリッジ回路２２の双方に配置してもよい。
　図１６に電力変換装置１が電流検出手段４３を備える場合の制御装置４０の構成を示す。制御装置４０は電流検出手段４３で検出した交流電流ＩＬから第１ブリッジ回路１２および第２ブリッジ回路２２におけるスイッチング時の電流を検出するスイッチング時電流検出部４０７を備えている。
　スイッチング時電流検出部４０７では、第１ブリッジ回路１２における半導体スイッチング素子Ｑ１１，Ｑ１４のターンオン時の電流ＩＬ０を検出しこれをＺＶＳ動作判定部４０５に送信する。また、スイッチング時電流検出部４０７では、第１ブリッジ回路１２における半導体スイッチング素子Ｑ１１，Ｑ１４のターンオフ時の電流ＩＬ２を検出し、ＺＶＳ動作判定部４０５に送信することでも第１ブリッジ回路１２におけるＺＶＳ動作が達成されているか否かを判定できる。これは、交流電流ＩＬの１周期の積分値は零になるためＩＬ２はＩＬ０の極性が逆で同じ絶対値となるためである。
　さらに、スイッチング時電流検出部４０７では、第２ブリッジ回路２２における半導体スイッチング素子Ｑ２１，Ｑ２４のターンオン時の電流ＩＬ１を検出しこれをＺＶＳ動作判定部４０５に送信する。また、スイッチング時電流検出部４０７では、第２ブリッジ回路２２における半導体スイッチング素子Ｑ２１，Ｑ２４のターンオフ時の電流を検出し、ＺＶＳ動作判定部４０５に送信することでも第２ブリッジ回路２２におけるＺＶＳ動作が達成されているか否かを判定できる。
　このような構成とすることで、電力変換装置１の運転状況から電流ＩＬ０，ＩＬ１を演算する必要がなくなるため制御装置４０を簡素な構成とすることができる。また、演算による誤差が生じなくなるため、より精度の高い制御を行うことが可能となる。
　なお、本願の制御装置のハードウエアの一例を図１７に示す。プロセッサ１００と記憶装置２００とから構成され、図示していないが、記憶装置２００は、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。
　プロセッサ１００は、記憶装置２００から入力されたプログラムを実行することにより、例えば、通信端末８１からローカルサーバ５およびローカル網基地局６との間の通信を行う。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ１００にプログラムが入力される。また、プロセッサ１００は、演算結果等のデータを記憶装置２００の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
　本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
　従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
　１　電力変換装置、１０　直流電源、１１　第１直流端子、１２　第１ブリッジ回路、１３　第１交流端子、２０　負荷、２１　第２直流端子、２２　第２ブリッジ回路、２３　第２交流端子、３０　トランス、３１　一次側巻線、３２　二次側巻線、３３　第１の電圧検出手段、３４　第２の電圧検出手段、４０　制御装置、４１，４２　ゲート信号、４３　電流検出手段、１００　プロセッサ、２００　記憶装置、４０１　位相差演算部、４０２　補償量演算部、４０３　ＰＷＭ信号生成部、４０４　電流ゼロ時位相演算部、４０５　ＺＶＳ動作判定部、４０６　電流ゼロ期間判定部、４０７　スイッチング時電流検出部

Claims (10)

  1. 　トランスと、第１の半導体スイッチング素子を有し前記トランスの一次側巻線に接続され短絡防止期間が設定されている第１ブリッジ回路と、第２の半導体スイッチング素子を有し前記トランスの二次側巻線に接続され短絡防止期間が設定されている第２ブリッジ回路と、前記第１ブリッジ回路に入力される電圧を検出する第１電圧検出手段と、前記第２ブリッジ回路に入力される電圧を検出する第２電圧検出手段と、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子の制御を行なう制御装置とを備え、前記制御装置が、前記第１電圧検出手段によって検出された第１の電圧値と前記第２電圧検出手段によって検出された第２の電圧値と電力指令値とに基づいて前記第１ブリッジ回路の出力と前記第２ブリッジ回路の出力との位相差を演算する位相差演算部と、前記位相差演算部による演算結果と前記第１の電圧値と前記第２の電圧値とによって前記位相差に生じる誤差を補償する補償量を演算する補償量演算部と、前記位相差演算部の演算結果と前記補償量演算部の演算結果から前記第１の半導体スイッチング素子のゲート信号および前記第２の半導体スイッチング素子のゲート信号を生成するＰＷＭ信号生成部とを備えたことを特徴とする電力変換装置。
  2. 　前記補償量演算部は、前記位相差演算部で演算された前記位相差と前記第１の電圧値と前記第２の電圧値とに基づいて前記補償量を演算することを特徴とする請求項１に記載の電力変換装置。
  3. 　前記補償量演算部は、前記位相差演算部で演算された前記位相差と前記第１の電圧値と前記第２の電圧値とに基づいて前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子がターンオンする直前の電流を演算し、前記演算した電流から前記第１ブリッジ回路および前記第２ブリッジ回路において、ＺＶＳ動作が達成できているか否かを判定することを特徴とする請求項１に記載の電力変換装置。
  4. 　前記補償量演算部は、前記第１ブリッジ回路および前記第２ブリッジ回路の内、負荷側のブリッジ回路でＺＶＳ動作が達成できていない場合に、前記短絡防止期間に相当する位相量を前記位相差演算部で演算した前記位相差と逆極性で出力することを特徴とする請求項３に記載の電力変換装置。
  5. 　前記補償量演算部は、前記第１ブリッジ回路および前記第２ブリッジ回路の内、電源側のブリッジ回路でＺＶＳ動作が達成できていない場合に、前記短絡防止期間に相当する位相量を前記位相差演算部で演算した前記位相差と同極性で出力することを特徴とする請求項３に記載の電力変換装置。  
  6. 　前記補償量演算部は、前記位相差演算部で演算された前記位相差と前記第１の電圧値と前記第２の電圧値とに基づいて前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子がターンオンする直前の電流を演算し、前記トランスに入力される交流電流がゼロになる期間の有無を判定することを特徴とする請求項１に記載の電力変換装置。  
  7. 　前記補償量演算部は、前記交流電流がゼロになる期間が発生する場合に、前記交流電流がゼロになる期間に相当する位相量を演算し、前記位相差演算部で演算された前記位相差と同極性で出力することを特徴とする請求項６に記載の電力変換装置。 
  8. 　前記制御装置は、前記位相差演算部で演算された前記位相差と前記第１の電圧値と前記第２の電圧値に基づいて前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子がターンオンする直前の電流と前記トランスに入力される交流電流がゼロになる期間とを演算するスイッチング時電流および電流ゼロ時位相演算部と、前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子がターンオンする直前の電流に基づいて前記第１ブリッジ回路および前記第２ブリッジ回路においてＺＶＳ動作が達成できているか否かを判定するＺＶＳ動作判定部と、前記交流電流がゼロになる期間の有無を判定する電流ゼロ期間判定部とを、前記補償量演算部の前に備えたことを特徴とする請求項１に記載の電力変換装置。
  9. 　前記電流ゼロ期間判定部は、前記交流電流がゼロになる期間が発生するか否かの判定を、前記スイッチング時電流および電流ゼロ時位相演算部にて演算された前記交流電流がゼロになる位相に基づいて行うことを特徴とする請求項８に記載の電力変換装置。
  10. 　前記トランスに入力される交流電流を検出する電流検出手段を備え、前記スイッチング時電流および電流ゼロ時位相演算部が、前記電流検出手段で検出した電流に基づいて前記第１の半導体スイッチング素子および前記第２の半導体スイッチング素子がターンオンする直前の電流を検出するスイッチング時電流検出手段と、電流ゼロ時位相演算部とを備えていることを特徴とする請求項８に記載の電力変換装置。
PCT/JP2021/016582 2021-04-26 2021-04-26 電力変換装置 Ceased WO2022230005A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2023516862A JP7638369B2 (ja) 2021-04-26 2021-04-26 電力変換装置
DE112021007583.7T DE112021007583T5 (de) 2021-04-26 2021-04-26 Elektrische Leistungswandlungsvorrichtung
PCT/JP2021/016582 WO2022230005A1 (ja) 2021-04-26 2021-04-26 電力変換装置
US18/548,255 US20240235404A9 (en) 2021-04-26 2021-04-26 Electric power conversion apparatus
CN202180095911.5A CN117099294A (zh) 2021-04-26 2021-04-26 功率转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/016582 WO2022230005A1 (ja) 2021-04-26 2021-04-26 電力変換装置

Publications (1)

Publication Number Publication Date
WO2022230005A1 true WO2022230005A1 (ja) 2022-11-03

Family

ID=83846771

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/016582 Ceased WO2022230005A1 (ja) 2021-04-26 2021-04-26 電力変換装置

Country Status (5)

Country Link
US (1) US20240235404A9 (ja)
JP (1) JP7638369B2 (ja)
CN (1) CN117099294A (ja)
DE (1) DE112021007583T5 (ja)
WO (1) WO2022230005A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013027201A (ja) * 2011-07-22 2013-02-04 Ihi Corp 直流電力変換装置
JP2013251998A (ja) * 2012-06-01 2013-12-12 Meidensha Corp 双方向絶縁型ｄｃ−ｄｃコンバータの制御装置
WO2015056503A1 (ja) * 2013-10-18 2015-04-23 東芝三菱電機産業システム株式会社 双方向絶縁型ｄｃ／ｄｃコンバータおよびそれを用いたスマートネットワーク
JP2018170845A (ja) * 2017-03-29 2018-11-01 パナソニックＩｐマネジメント株式会社 電力変換装置
US20190372471A1 (en) * 2018-06-04 2019-12-05 Zhejiang University Control method of constant-voltage-gain isolation type bidirectional full-bridge dc/dc converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125374A1 (ja) 2015-02-02 2016-08-11 三菱電機株式会社 Ｄｃ／ｄｃコンバータ
EP3651331A4 (en) * 2017-07-04 2021-04-07 Mitsubishi Electric Corporation Power conversion device
JP7099356B2 (ja) * 2019-02-19 2022-07-12 オムロン株式会社 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013027201A (ja) * 2011-07-22 2013-02-04 Ihi Corp 直流電力変換装置
JP2013251998A (ja) * 2012-06-01 2013-12-12 Meidensha Corp 双方向絶縁型ｄｃ−ｄｃコンバータの制御装置
WO2015056503A1 (ja) * 2013-10-18 2015-04-23 東芝三菱電機産業システム株式会社 双方向絶縁型ｄｃ／ｄｃコンバータおよびそれを用いたスマートネットワーク
JP2018170845A (ja) * 2017-03-29 2018-11-01 パナソニックＩｐマネジメント株式会社 電力変換装置
US20190372471A1 (en) * 2018-06-04 2019-12-05 Zhejiang University Control method of constant-voltage-gain isolation type bidirectional full-bridge dc/dc converter

Also Published As

Publication number Publication date
DE112021007583T5 (de) 2024-02-29
US20240235404A9 (en) 2024-07-11
CN117099294A (zh) 2023-11-21
US20240136935A1 (en) 2024-04-25
JPWO2022230005A1 (ja) 2022-11-03
JP7638369B2 (ja) 2025-03-03

Similar Documents

Publication Publication Date Title
JP7289871B2 (ja) 絶縁型共振コンバータ及びその制御方法
JP6206502B2 (ja) 電力変換装置及び電力変換方法
US11316433B2 (en) Power conversion device including first and second bridge circuits
JP4945476B2 (ja) 単相電圧型交直変換装置及び三相電圧型交直変換装置
JP6706811B2 (ja) スナバ回路及びそれを用いた電力変換システム
KR102409013B1 (ko) 전력 변환 장치
KR20090100655A (ko) 멀티 레벨 인버터
CN112737335A (zh) 一种升压转换电路的过零检测装置
JP2004187397A (ja) 電力変換装置
EP3916982A1 (en) Power conversion device and direct-current distribution system
JP6012822B1 (ja) 電力変換装置
WO2015056491A1 (ja) 電力変換装置及び電力変換方法
JP6744496B1 (ja) 電力変換装置及び直流配電システム
Guan et al. A high step-down partial power processing switched-capacitor converter for wide input voltage range medium voltage DC applications
US11515778B2 (en) Power conversion device
JP2017184496A (ja) 電力変換装置及びその制御方法
JP7638369B2 (ja) 電力変換装置
US20220360186A1 (en) Circuit apparatus and method for controlling a secondary side of a direct voltage converter
Kowalewski et al. Experimental validation of a control strategy enhancing the dynamic performance of current-fed triple-active-bridge dc-dc converters
CN1180328C (zh) 一种电子式电源稳压器的控制方法与装置
JP2018019447A (ja) 電源装置
US20230170788A1 (en) Noise control circuit for a switching mode power supply and a method thereof
EP4580026A1 (en) Multi-phase circuit control method and power conversion device
JP2024029561A (ja) 電力変換装置
CN120222809A (zh) 多相电路控制方法及电源转换装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21939169

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18548255

Country of ref document: US

Ref document number: 2023516862

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202180095911.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021007583

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21939169

Country of ref document: EP

Kind code of ref document: A1