WO2022118891A1

WO2022118891A1 - 高周波モジュール及び通信装置

Info

Publication number: WO2022118891A1
Application number: PCT/JP2021/044117
Authority: WO
Inventors: 麻由香小野; 基嗣津田; 圭亮有馬
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2020-12-04
Filing date: 2021-12-01
Publication date: 2022-06-09
Anticipated expiration: 2023-06-04
Also published as: US20230308121A1; US12519492B2

Abstract

パワーアンプの放熱性を向上させる。高周波モジュール（１００）は、実装基板（１０）と、少なくとも１つのパワーアンプ（１，２）と、電子部品と、樹脂層（１０５）と、導電部材と、複数のビア導体（４０）と、を備える。パワーアンプ（１，２）は、実装基板（１０）の第１主面（１０１）に実装されている。電子部品は、実装基板（１０）の第２主面（１０２）に実装されている。樹脂層（１０５）は、実装基板（１０）の第１主面（１０５）に配置されており、パワーアンプ（１，２）の少なくとも一部を覆っている。導電部材は、樹脂層（１０５）の少なくとも一部を覆い、かつ実装基板（１０）の外周面（１０３）の少なくとも一部を覆っている。複数のビア導体（４０）は、パワーアンプ（１，２）に接続されており、実装基板（１０）を貫通している。複数のビア導体（４０）のうち少なくとも１つのビア導体（４０）は、導電部材に接している。

Description

高周波モジュール及び通信装置

　本発明は、一般に高周波モジュール及び通信装置に関し、より詳細には、実装基板を備える高周波モジュール、及び高周波モジュールを備える通信装置に関する。

　特許文献１には、実装基板と、電力増幅器（パワーアンプ）と、ビア導体と、金属ブロック（端子）と、を備える高周波モジュールが記載されている。

　実装基板は、互いに対向する第１主面及び第２主面を有し、第１主面及び第２主面のそれぞれに回路部品が実装される両面実装基板である。電力増幅器は、実装基板の第１主面に実装されている。金属ブロックは、実装基板の第２主面に配置されている。ビア導体は、実装基板を貫通しており、第１主面側の端面がバンプ電極を介して電力増幅器に接続され、第２主面側の端面が金属ブロックに接続されている。

特開２０２０－１２６９２１号公報

　特許文献１に記載の高周波モジュールでは、電力増幅器（パワーアンプ）の放熱性が十分でない場合がある。

　本発明の目的は、パワーアンプの放熱性を向上させることが可能な高周波モジュール及び通信装置を提供することにある。

　本発明の一態様に係る高周波モジュールは、実装基板と、少なくとも１つのパワーアンプと、電子部品と、樹脂層と、導電部材と、複数のビア導体と、を備える。前記実装基板は、互いに対向する第１主面及び第２主面を有する。前記パワーアンプは、前記実装基板の前記第１主面に実装されている。前記電子部品は、前記実装基板の前記第２主面に実装されている。前記樹脂層は、前記実装基板の前記第１主面に配置されており、前記パワーアンプの少なくとも一部を覆っている。前記導電部材は、前記樹脂層の少なくとも一部を覆い、かつ前記実装基板の外周面の少なくとも一部を覆っている。前記複数のビア導体は、前記パワーアンプに接続されており、前記実装基板を貫通している。前記複数のビア導体のうち少なくとも１つのビア導体は、前記導電部材に接している。

　本発明の一態様に係る通信装置は、前記高周波モジュールと、信号処理回路と、を備える。前記信号処理回路は、前記高周波モジュールに接続されている。

　本発明の一態様に係る高周波モジュール及び通信装置によれば、パワーアンプの放熱性を向上させることが可能となる。

図１は、実施形態１に係る高周波モジュールの平面図である。図２は、同上の高周波モジュールに関し、図１のＸ－Ｘ線断面図である。図３は、同上の高周波モジュールを備える通信装置の回路構成図である。図４Ａは、同上の高周波モジュールの第１パワーアンプの回路構成図である。図４Ｂは、同上の高周波モジュールの第２パワーアンプの回路構成図である。図５は、実施形態１の変形例１に係る高周波モジュールの断面図である。図６は、実施形態１の変形例２に係る高周波モジュールの断面図である。図７は、実施形態２に係る高周波モジュールの断面図である。図８は、実施形態２の変形例１に係る高周波モジュールの断面図である。図９は、実施形態２の変形例２に係る高周波モジュールの断面図である。図１０は、実施形態３に係る高周波モジュールの断面図である。図１１は、実施形態４に係る高周波モジュールの断面図である。

　以下の実施形態等において参照する図１、図２及び図５～図１１は、いずれも模式的な図であり、図中の各構成要素の大きさや厚さそれぞれの比が、必ずしも実際の寸法比を反映しているとは限らない。

　（実施形態１）
　実施形態１に係る高周波モジュール１００は、図１及び図２に示すように、実装基板１０と、第１パワーアンプ１及び第２パワーアンプ２と、ＩＣチップ２７と、導電層１０６と、複数のビア導体４０と、を備えている。実装基板１０は、互いに対向する第１主面１０１及び第２主面１０２を有している。第１パワーアンプ１及び第２パワーアンプ２は、実装基板１０の第１主面１０１に実装されている。ＩＣチップ２７は、実装基板１０の第２主面１０２に実装されている。樹脂層１０５は、実装基板１０の第１主面１０１に配置されており、第１パワーアンプ１及び第２パワーアンプ２を覆っている。導電層１０６は、樹脂層１０５を覆い、かつ実装基板１０の外周面１０３を覆っている。複数のビア導体４０は、第１パワーアンプ１及び第２パワーアンプ２に接続されており、実装基板１０を貫通している。複数のビア導体４０のうち少なくとも１つのビア導体４０は、導電層１０６に接している。

　また、実施形態１に係る高周波モジュール１００は、端子８７を更に備えている。端子８７は、実装基板１０の第２主面１０２に配置されている。複数のビア導体４０のうち１つのビア導体４０は、端子８７に接続されている。

　以下、実施形態１に係る高周波モジュール１００及び通信装置３００について、図１～図４Ｂを参照して、より詳細に説明する。

　（１）高周波モジュール及び通信装置
　（１．１）高周波モジュール及び通信装置の回路構成
　まず、実施形態１に係る高周波モジュール１００及び通信装置３００の回路構成について、図３、図４Ａ及び図４Ｂを参照して説明する。

　高周波モジュール１００は、例えば、通信装置３００に用いられる。通信装置３００は、例えば、携帯電話（例えば、スマートフォン）である。なお、通信装置３００は、携帯電話であることに限らず、例えば、ウェアラブル端末（例えば、スマートウォッチ）であってもよい。高周波モジュール１００は、例えば、４Ｇ（第４世代移動通信）規格、５Ｇ（第５世代移動通信）規格等に対応可能なモジュールである。４Ｇ規格は、例えば、３ＧＰＰ（Third Generation Partnership Project）　ＬＴＥ（Long Term Evolution）規格である。５Ｇ規格は、例えば、５Ｇ　ＮＲ（New Radio）である。高周波モジュール１００は、例えば、キャリアアグリゲーション及びデュアルコネクティビティに対応可能なモジュールである。

　高周波モジュール１００は、アップリンクで複数（実施形態１では２つ）の周波数帯域（第１周波数帯域及び第２周波数帯域）を同時に用いる同時通信に対応可能である。高周波モジュール１００は、信号処理回路３０１から入力された第１周波数帯域の送信信号（高周波信号）を第１パワーアンプ１により増幅して第１アンテナ３１１に出力できるように構成されている。また、高周波モジュール１００は、信号処理回路３０１から入力された第２周波数帯域の送信信号（高周波信号）を第２パワーアンプ２により増幅して第２アンテナ３１２に出力できるように構成されている。また、高周波モジュール１００は、ローノイズアンプ９を更に備えており、第１アンテナ３１１から入力された第１周波数帯域の受信信号（高周波信号）をローノイズアンプ９により増幅して信号処理回路３０１に出力できるように構成されている。信号処理回路３０１は、高周波モジュール１００の構成要素ではなく、高周波モジュール１００を備える通信装置３００の構成要素である。高周波モジュール１００は、例えば、通信装置３００の備える信号処理回路３０１によって制御される。通信装置３００は、高周波モジュール１００と、信号処理回路３０１と、を備えている。通信装置３００は、第１アンテナ３１１と、第２アンテナ３１２と、を更に備えている。通信装置３００は、高周波モジュール１００が実装された回路基板を更に備えている。回路基板は、例えば、プリント配線板である。回路基板は、グランド電位が与えられるグランド電極を有している。

　信号処理回路３０１は、例えば、ＲＦ信号処理回路３０２と、ベースバンド信号処理回路３０３と、を含む。ＲＦ信号処理回路３０２は、例えば、ＲＦＩＣ（Radio Frequency Integrated Circuit）であり、高周波信号に対する信号処理を行う。ＲＦ信号処理回路３０２は、例えば、ベースバンド信号処理回路３０３から出力された高周波信号（送信信号）に対してアップコンバート等の信号処理を行い、信号処理が行われた高周波信号を出力する。また、ＲＦ信号処理回路３０２は、例えば、高周波モジュール１００から出力された高周波信号（受信信号）に対してダウンコンバート等の信号処理を行い、信号処理が行われた高周波信号をベースバンド信号処理回路３０３へ出力する。ベースバンド信号処理回路３０３は、例えば、ＢＢＩＣ（Baseband Integrated Circuit）である。ベースバンド信号処理回路３０３は、ベースバンド信号からＩ相信号及びＱ相信号を生成する。ベースバンド信号は、例えば、外部から入力される音声信号、画像信号等である。ベースバンド信号処理回路３０３は、Ｉ相信号とＱ相信号とを合成することでＩＱ変調処理を行って、送信信号を出力する。この際、送信信号は、所定周波数の搬送波信号を、当該搬送波信号の周期よりも長い周期で振幅変調した変調信号（ＩＱ信号）として生成される。ベースバンド信号処理回路３０３で処理された受信信号は、例えば、画像信号として画像表示のために、又は、音声信号として通話のために使用される。高周波モジュール１００は、第１アンテナ３１１及び第２アンテナ３１２と信号処理回路３０１のＲＦ信号処理回路３０２との間で高周波信号（受信信号、送信信号）を伝達する。

　高周波モジュール１００は、第１パワーアンプ１と、第２パワーアンプ２と、スイッチ３（以下、第１スイッチ３ともいう）と、複数（例えば、２つ）の第１フィルタ４と、第２フィルタ５と、を備えている。また、高周波モジュール１００は、コントローラ２０を更に備えている。また、高周波モジュール１００は、第１出力整合回路１３と、第２出力整合回路１４と、複数（例えば、２つ）の第１整合回路１５と、第２整合回路１６と、を更に備えている。また、高周波モジュール１００は、ローノイズアンプ９と、入力整合回路１９と、を更に備えている。また、高周波モジュール１００は、第１スイッチ３以外のスイッチとして、第２スイッチ６を更に備えている。また、高周波モジュール１００は、第１ローパスフィルタ１７と、第２ローパスフィルタ１８と、を更に備えている。また、高周波モジュール１００は、第１スイッチ３以外のスイッチとして、第３スイッチ７と、第４スイッチ２３と、第５スイッチ２４と、を更に備えている。複数の第１フィルタ４の各々は、送信フィルタ４１と受信フィルタ４２とを有するデュプレクサである。以下では、説明の便宜上、２つの第１フィルタ４を区別して説明する場合、２つの第１フィルタ４のうち一方を第１フィルタ４Ａと称し、他方を第１フィルタ４Ｂと称することもある。また、第２フィルタ５は、送信フィルタ５１と受信フィルタ５２とを有するデュプレクサである。

　また、高周波モジュール１００は、複数の外部接続端子８を備えている。複数の外部接続端子８は、第１アンテナ端子８１と、第２アンテナ端子８２と、２つの第１信号入力端子８３と、２つの第２信号入力端子８４と、複数（４つ）の制御端子８５と、信号出力端子８６と、複数のグランド端子（図示せず）と、を含む。図１では、４つの制御端子８５のうち１つの制御端子８５のみを図示している。複数のグランド端子は、通信装置３００の備える上述の回路基板のグランド電極と電気的に接続されてグランド電位が与えられる端子である。

　以下、高周波モジュール１００の回路構成について、図３、図４Ａ及び図４Ｂに基づいて、より詳細に説明する。

　第１パワーアンプ１は、第１入力端子１１及び第１出力端子１２を有している。第１パワーアンプ１は、第１入力端子１１に入力された第１周波数帯域の送信信号を増幅して第１出力端子１２から出力する。第１周波数帯域は、例えば、ＦＤＤ（Frequency Division Duplex）用の通信バンドの送信帯域を含む。より詳細には、第１周波数帯域は、ＦＤＤ用の第１通信バンドの送信帯域とＦＤＤ用の第２通信バンドの送信帯域とを含む。第１通信バンドは、第１フィルタ４Ａの送信フィルタ４１を通る送信信号に対応し、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ１、Ｂａｎｄ３、Ｂａｎｄ２、Ｂａｎｄ２５、Ｂａｎｄ４、Ｂａｎｄ６６、Ｂａｎｄ３９、Ｂａｎｄ３４又は５Ｇ　ＮＲのｎ１、ｎ３、ｎ２、ｎ２５、ｎ４、ｎ６６、ｎ３９、ｎ３４である。第２通信バンドは、第１フィルタ４Ｂの送信フィルタ４１を通る送信信号に対応し、例えば、５Ｇ　ＮＲのｎ５０、ｎ５１である。

　第１パワーアンプ１の第１入力端子１１は、第４スイッチ２３を介して２つの第１信号入力端子８３に選択的に接続される。第１パワーアンプ１の第１入力端子１１は、２つの第１信号入力端子８３のいずれかを介して信号処理回路３０１に接続される。２つの第１信号入力端子８３は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１００に入力するための端子である。２つの第１信号入力端子８３のうち一方は、４Ｇ規格に対応した送信信号を高周波モジュール１００に入力するための端子であり、他方は、５Ｇ規格に対応した送信信号を高周波モジュール１００に入力するための端子である。第１パワーアンプ１の第１出力端子１２は、第１出力整合回路１３を介して第１スイッチ３の共通端子３０に接続されている。よって、第１パワーアンプ１の第１出力端子１２は、第１スイッチ３を介して複数の第１フィルタ４に接続可能である。

　第１パワーアンプ１は、図４Ａに示すように、第１ドライブ段増幅部１１１と、第１最終段増幅部１１２と、第１整合回路１１３と、を有している。第１ドライブ段増幅部１１１、第１最終段増幅部１１２及び第１整合回路１１３は、第１パワーアンプ１の第１入力端子１１と第１出力端子１２との間に設けられている。第１ドライブ段増幅部１１１は、第１入力端子１１から入力された高周波信号（送信信号）を増幅して出力する。第１最終段増幅部１１２は、第１ドライブ段増幅部１１１から出力される高周波信号を増幅して出力する。第１整合回路１１３は、第１ドライブ段増幅部１１１と第１最終段増幅部１１２とのインピーダンス整合をとるための回路である。

　第１ドライブ段増幅部１１１は、増幅用トランジスタＱ１を含む。増幅用トランジスタＱ１は、入力端子１１１１と、出力端子１１１２と、接地端子１１１３と、を有している。入力端子１１１１は、第１パワーアンプ１の第１入力端子１１に接続されている。出力端子１１１２は、増幅用トランジスタＱ１に電源電圧Ｖｃｃを供給する電源回路（図示せず）に接続されている。接地端子１１１３は、グランドに接続されている。また、出力端子１１１２は、第１整合回路１１３を介して第１最終段増幅部１１２の増幅用トランジスタＱ２の入力端子１１２１に接続されている。第１最終段増幅部１１２は、増幅用トランジスタＱ２を含む。増幅用トランジスタＱ２は、入力端子１１２１と、出力端子１１２２と、接地端子１１２３と、を有している。入力端子１１２１は、第１整合回路１１３を介して第１ドライブ段増幅部１１１の増幅用トランジスタＱ１の出力端子１１１２に接続されている。出力端子１１２２は、増幅用トランジスタＱ２に電源電圧Ｖｃｃを供給する電源回路（図示せず）に接続されている。接地端子１１２３は、グランドに接続されている。また、出力端子１１２２は、第１パワーアンプ１の第１出力端子１２に接続されている。第１パワーアンプ１は、多段増幅器に限らず、例えば、同相合成増幅器、差動合成増幅器又はドハティ増幅器であってもよい。

　第２パワーアンプ２は、第２入力端子２１及び第２出力端子２２を有している。第２パワーアンプ２は、第２入力端子２１に入力された第２周波数帯域の送信信号を増幅して第２出力端子２２から出力する。第２周波数帯域は、第１周波数帯域よりも高周波側の周波数帯域である。実施形態１に係る高周波モジュール１００では、第１周波数帯域がミッドバンドの周波数帯域であり、第２周波数帯域がハイバンドの周波数帯域である。ミッドバンドの周波数帯域は、例えば、１４５０ＭＨｚ以上、２２００ＭＨｚ以下である。ハイバンドの周波数帯域は、例えば、２３００ＭＨｚ以上、２７００ＭＨｚ以下である。また、第２周波数帯域は、例えば、ＴＤＤ（Time Division Duplex）用の通信バンドの送信帯域を含む。より詳細には、第２周波数帯域は、ＴＤＤ用の第３通信バンドの送信帯域を含む。第３通信バンドは、第２フィルタ５の送信フィルタ５１を通る送信信号に対応し、例えば、３ＧＰＰ　ＬＴＥ規格のＢａｎｄ４０又はＢａｎｄ４１及び５Ｇ　ＮＲのｎ４０、ｎ４１である。

　第２パワーアンプ２の第２入力端子２１は、第５スイッチ２４を介して２つの第２信号入力端子８４に選択的に接続される。第２パワーアンプ２の第２入力端子２１は、２つの第２信号入力端子８４のいずれかを介して信号処理回路３０１に接続される。２つの第２信号入力端子８４は、外部回路（例えば、信号処理回路３０１）からの高周波信号（送信信号）を高周波モジュール１００に入力するための端子である。２つの第２信号入力端子８４のうち一方は、４Ｇ規格に対応した送信信号を高周波モジュール１００に入力するための端子であり、他方は、５Ｇ規格に対応した送信信号を高周波モジュール１００に入力するための端子である。第２パワーアンプ２の第２出力端子２２は、第２出力整合回路１４を介して第２フィルタ５に接続されている。

　第２パワーアンプ２は、図４Ｂに示すように、第２ドライブ段増幅部２１１と、第２最終段増幅部２１２と、第２整合回路２１３と、を有している。第２ドライブ段増幅部２１１、第２最終段増幅部２１２及び第２整合回路２１３は、第２パワーアンプ２の第２入力端子２１と第２出力端子２２との間に設けられている。第２ドライブ段増幅部２１１は、第２入力端子２１から入力された高周波信号（送信信号）を増幅して出力する。第２最終段増幅部２１２は、第２ドライブ段増幅部２１１から出力される高周波信号を増幅して出力する。第２整合回路２１３は、第２ドライブ段増幅部２１１と第２最終段増幅部２１２とのインピーダンス整合をとるための回路である。

　第２ドライブ段増幅部２１１は、増幅用トランジスタＱ３を含む。増幅用トランジスタＱ３は、入力端子２１１１と、出力端子２１１２と、接地端子２１１３と、を有している。入力端子２１１１は、第２パワーアンプ２の第２入力端子２１に接続されている。出力端子２１１２は、増幅用トランジスタＱ３に電源電圧Ｖｃｃを供給する電源回路（図示せず）に接続されている。接地端子２１１３は、グランドに接続されている。また、出力端子２１１２は、第２整合回路２１３を介して第２最終段増幅部２１２の増幅用トランジスタＱ４の入力端子２１２１に接続されている。第２最終段増幅部２１２は、増幅用トランジスタＱ４を含む。増幅用トランジスタＱ４は、入力端子２１２１と、出力端子２１２２と、接地端子２１２３と、を有している。入力端子２１２１は、第２整合回路２１３を介して第２ドライブ段増幅部２１１の増幅用トランジスタＱ３の出力端子２１１２に接続されている。出力端子２１２２は、増幅用トランジスタＱ４に電源電圧Ｖｃｃを供給する電源回路（図示せず）に接続されている。接地端子２１２３は、グランドに接続されている。また、出力端子２１２２は、第２パワーアンプ２の第２出力端子２２に接続されている。第２パワーアンプ２は、多段増幅器に限らず、例えば、同相合成増幅器、差動合成増幅器又はドハティ増幅器であってもよい。

　実施形態１に係る高周波モジュール１００では、第２パワーアンプ２は、第１パワーアンプ１よりもパワークラスが高い。「パワークラス」とは、３ＧＰＰで決められたＰｏｗｅｒ　ｃｌａｓｓのことをいい、最大送信電力が大きいパワーアンプほどパワークラスが高くなる。より詳細には、パワークラス１のパワーアンプのパワークラスが最も高く、パワークラス２のパワーアンプ、パワークラス３のパワーアンプの順にパワークラスが低くなる。また、５Ｇ　ＮＲにおいても、３ＧＰＰと同様に、Ｐｏｗｅｒ　ｃｌａｓｓが決められている。実施形態１に係る高周波モジュール１００では、例えば、第２パワーアンプ２はパワークラス２のパワーアンプであり、第１パワーアンプ１はパワークラス３のパワーアンプである。したがって、実施形態１に係る高周波モジュール１００では、最大送信電力が相対的に大きい第２パワーアンプ２の方が、最大送信電力が相対的に小さい第１パワーアンプ１よりも放熱量が大きい。

　第１スイッチ３は、共通端子３０と、複数（例えば、２つ）の選択端子３１と、を有している。共通端子３０は、第１出力整合回路１３を介して第１パワーアンプ１の第１出力端子１２に接続されている。以下では、説明の便宜上、２つの選択端子３１の一方を選択端子３１Ａと称し、他方を選択端子３１Ｂと称することもある。第１スイッチ３では、選択端子３１Ａが第１フィルタ４Ａの送信フィルタ４１の入力端子に接続されており、選択端子３１Ｂが第１フィルタ４Ｂの送信フィルタ４１の入力端子に接続されている。第１スイッチ３は、例えば、複数の選択端子３１のうち少なくとも１つ以上を共通端子３０に接続可能なスイッチである。ここで、第１スイッチ３は、例えば、一対一及び一対多の接続が可能なスイッチである。

　第１スイッチ３は、例えば、スイッチＩＣ（Integrated Circuit）である。第１スイッチ３は、例えば、コントローラ２０によって制御される。この場合、第１スイッチ３は、コントローラ２０によって制御されて、共通端子３０と複数の選択端子３１との接続状態を切り替える。第１スイッチ３は、例えば、コントローラ２０から入力されるデジタルの制御信号に従って、共通端子３０と複数の選択端子３１との接続状態を切り替えるように構成されていればよい。第１スイッチ３は、信号処理回路３０１によって制御されてもよい。この場合、第１スイッチ３は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子３０と複数の選択端子３１との接続状態を切り替える。

　複数の第１フィルタ４の各々は、上述したように、送信フィルタ４１と受信フィルタ４２とを有するデュプレクサである。第１フィルタ４Ａの送信フィルタ４１は、例えば、第１通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第１フィルタ４Ｂの送信フィルタ４１は、例えば、第２通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第１フィルタ４Ａの受信フィルタ４２は、例えば、第１通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。第１フィルタ４Ｂの受信フィルタ４２は、例えば、第２通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。

　第２フィルタ５は、上述したように、送信フィルタ５１と受信フィルタ５２とを有するデュプレクサである。第２フィルタ５の送信フィルタ５１は、例えば、第３通信バンドの送信帯域を通過帯域とするバンドパスフィルタである。第２フィルタ５の受信フィルタ５２は、例えば、第３通信バンドの受信帯域を通過帯域とするバンドパスフィルタである。

　コントローラ２０は、第１パワーアンプ１及び第２パワーアンプ２と接続されている。また、コントローラ２０は、複数（例えば、４つ）の制御端子８５を介して信号処理回路３０１に接続されている。図１では、４つの制御端子８５のうち１つのみ図示している。複数の制御端子８５は、外部回路（例えば、信号処理回路３０１）からの制御信号をコントローラ２０に入力するための端子である。コントローラ２０は、複数の制御端子８５から取得した制御信号に基づいて第１パワーアンプ１及び第２パワーアンプ２を制御する。コントローラ２０は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って第１パワーアンプ１及び第２パワーアンプ２を制御する。コントローラ２０は、例えば、信号処理回路３０１から取得したデジタルの制御信号に基づいて第１パワーアンプ１及び第２パワーアンプ２を制御するように構成されていればよい。

　第１出力整合回路１３は、第１パワーアンプ１の第１出力端子１２と第１スイッチ３の共通端子３０との間の信号経路に設けられている。第１出力整合回路１３は、第１パワーアンプ１と２つの第１フィルタ４の送信フィルタ４１とのインピーダンス整合をとるための回路である。第１出力整合回路１３は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成され、又は、トランスを含んで構成されてもよい。

　第２出力整合回路１４は、第２パワーアンプ２の第２出力端子２２と第２フィルタ５の送信フィルタ５１との間の信号経路に設けられている。第２出力整合回路１４は、第２パワーアンプ２と第２フィルタ５の送信フィルタ５１とのインピーダンス整合をとるための回路である。第２出力整合回路１４は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成され、又は、トランスを含んで構成されてもよい。

　複数（例えば、２つ）の第１整合回路１５は、複数（例えば、２つ）の第１フィルタ４に一対一に対応している。以下では、説明の便宜上、複数の第１整合回路１５のうち第１フィルタ４Ａに対応する第１整合回路１５を第１整合回路１５Ａと称し、第１フィルタ４Ｂに対応する第１整合回路１５を第１整合回路１５Ｂと称することもある。第１整合回路１５Ａは、第１フィルタ４Ａと第３スイッチ７との間の信号経路に設けられている。第１整合回路１５Ａは、第１フィルタ４Ａと第３スイッチ７とのインピーダンス整合をとるための回路である。第１整合回路１５Ｂは、第１フィルタ４Ｂと第３スイッチ７との間の信号経路に設けられている。第１整合回路１５Ｂは、第１フィルタ４Ｂと第３スイッチ７とのインピーダンス整合をとるための回路である。複数の第１整合回路１５の各々は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。

　第２整合回路１６は、第２フィルタ５と第３スイッチ７との間の信号経路に設けられている。第２整合回路１６は、第２フィルタ５と第３スイッチ７とのインピーダンス整合をとるための回路である。第２整合回路１６は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。

　ローノイズアンプ９は、入力端子９１及び出力端子９２を有している。ローノイズアンプ９は、入力端子９１に入力された第１周波数帯域の受信信号を増幅して出力端子９２から出力する。ローノイズアンプ９の入力端子９１は、入力整合回路１９を介して第２スイッチ６の共通端子６０に接続されている。ローノイズアンプ９の出力端子９２は、信号出力端子８６に接続されている。ローノイズアンプ９の出力端子９２は、例えば、信号出力端子８６を介して信号処理回路３０１に接続される。信号出力端子８６は、ローノイズアンプ９からの高周波信号（受信信号）を外部回路（例えば、信号処理回路３０１）へ出力するための端子である。

　入力整合回路１９は、ローノイズアンプ９の入力端子９１と第２スイッチ６の共通端子６０との間の信号経路に設けられている。入力整合回路１９は、ローノイズアンプ９と各第１フィルタ４の受信フィルタ４２とのインピーダンス整合をとるための回路である。入力整合回路１９は、例えば、１つのインダクタで構成されているが、これに限らず、例えば、複数のインダクタ及び複数のキャパシタを含んで構成されてもよい。

　第２スイッチ６は、共通端子６０と、複数（例えば、３つ）の選択端子６１と、を有している。共通端子６０は、入力整合回路１９を介してローノイズアンプ９の入力端子９１に接続されている。第２スイッチ６では、３つの選択端子６１のうち１つの選択端子６１が、第１フィルタ４Ａの受信フィルタ４２の出力端子に接続され、別の１つの選択端子６１が、第１フィルタ４Ｂの受信フィルタ４２の出力端子に接続され、残りの１つの選択端子６１が、第２フィルタ５の受信フィルタ５２の出力端子に接続されている。第２スイッチ６は、例えば、複数の選択端子６１のうち少なくとも１つ以上を共通端子６０に接続可能なスイッチである。ここで、第２スイッチ６は、例えば、一対一及び一対多の接続が可能なスイッチである。

　第２スイッチ６は、例えば、スイッチＩＣである。第２スイッチ６は、例えば、信号処理回路３０１によって制御される。この場合、第２スイッチ６は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子６０と複数の選択端子６１との接続状態を切り替える。第２スイッチ６は、例えば、信号処理回路３０１から入力されるデジタルの制御信号に従って、共通端子６０と複数の選択端子６１との接続状態を切り替えるように構成されていればよい。第２スイッチ６は、信号処理回路３０１によって制御される代わりに、コントローラ２０によって制御されてもよい。

　第３スイッチ７は、第１共通端子７０Ａと、第２共通端子７０Ｂと、第１共通端子７０Ａに接続可能な複数（例えば、２つ）の第１選択端子７１と、第２共通端子７０Ｂに接続可能な第２選択端子７２と、を有している。第１共通端子７０Ａは、第１ローパスフィルタ１７を介して第１アンテナ端子８１に接続されている。第１アンテナ端子８１には、第１アンテナ３１１が接続される。複数の第１選択端子７１は、複数の第１整合回路１５に一対一に接続されている。複数の第１選択端子７１は、複数の第１フィルタ４のうち対応する第１フィルタ４における送信フィルタ４１の出力端子と受信フィルタ４２の入力端子との接続点に接続されている。第３スイッチ７は、例えば、複数の第１選択端子７１のうち少なくとも１つ以上を第１共通端子７０Ａに接続可能なスイッチである。ここで、第３スイッチ７は、例えば、一対一及び一対多の接続が可能なスイッチである。

　第３スイッチ７は、例えば、スイッチＩＣである。第３スイッチ７は、例えば、信号処理回路３０１によって制御される。この場合、第３スイッチ７は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、第１共通端子７０Ａと複数の第１選択端子７１との接続状態、及び、第２共通端子７０Ｂと第２選択端子７２との接続状態を切り替える。第３スイッチ７は、例えば、信号処理回路３０１から入力されるデジタルの制御信号に従って、第１共通端子７０Ａと複数の第１選択端子７１との接続状態、及び、第２共通端子７０Ｂと第２選択端子７２との接続状態を切り替えるように構成されていればよい。第３スイッチ７は、信号処理回路３０１によって制御される代わりに、コントローラ２０によって制御されてもよい。

　第４スイッチ２３は、共通端子２３０と、複数（例えば、２つ）の選択端子２３１と、を有している。共通端子２３０は、第１パワーアンプ１の第１入力端子１１に接続されている。２つの選択端子２３１は、２つの第１信号入力端子８３に一対一で接続されている。

　第４スイッチ２３は、例えば、スイッチＩＣである。第４スイッチ２３は、例えば、コントローラ２０によって制御される。この場合、第４スイッチ２３は、コントローラ２０によって制御されて、共通端子２３０と複数の選択端子２３１との接続状態を切り替える。第４スイッチ２３は、例えば、コントローラ２０から入力されるデジタルの制御信号に従って、共通端子２３０と複数の選択端子２３１との接続状態を切り替えるように構成されていればよい。第４スイッチ２３は、信号処理回路３０１によって制御されてもよい。この場合、第４スイッチ２３は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子２３０と複数の選択端子２３１との接続状態を切り替える。

　第５スイッチ２４は、共通端子２４０と、複数（例えば、２つ）の選択端子２４１と、を有している。共通端子２４０は、第２パワーアンプ２の第２入力端子２１に接続されている。２つの選択端子２４１は、２つの第２信号入力端子８４に一対一で接続されている。

　第５スイッチ２４は、例えば、スイッチＩＣである。第５スイッチ２４は、例えば、コントローラ２０によって制御される。この場合、第５スイッチ２４は、コントローラ２０によって制御されて、共通端子２４０と複数の選択端子２４１との接続状態を切り替える。第５スイッチ２４は、例えば、コントローラ２０から入力されるデジタルの制御信号に従って、共通端子２４０と複数の選択端子２４１との接続状態を切り替えるように構成されていればよい。第５スイッチ２４は、信号処理回路３０１によって制御されてもよい。この場合、第５スイッチ２４は、信号処理回路３０１のＲＦ信号処理回路３０２からの制御信号に従って、共通端子２４０と複数の選択端子２４１との接続状態を切り替える。

　第１ローパスフィルタ１７は、第１アンテナ端子８１と第３スイッチ７の第１共通端子７０Ａとの間に接続されている。第１ローパスフィルタ１７は、例えば、複数のインダクタ及びキャパシタを含む。第１ローパスフィルタ１７は、複数のインダクタ及びキャパシタを含むＩＰＤ（Integrated Passive Device）であってもよい。

　第２ローパスフィルタ１８は、第２アンテナ端子８２と第３スイッチ７の第２共通端子７０Ｂとの間に接続されている。第２ローパスフィルタ１８は、例えば、複数のインダクタ及びキャパシタを含む。第２ローパスフィルタ１８は、複数のインダクタ及びキャパシタを含むＩＰＤであってもよい。

　（１．２）高周波モジュールの構造
　次に、高周波モジュール１００の構造について、図１及び図２を参照して説明する。

　高周波モジュール１００は、実装基板１０を更に備えている。実装基板１０は、実装基板１０の厚さ方向Ｄ１において互いに対向する第１主面１０１及び第２主面１０２を有している。実装基板１０は、例えば、複数の誘電体層及び複数の導電層を含む多層基板である。複数の誘電体層及び複数の導電層は、実装基板１０の厚さ方向Ｄ１において積層されている。複数の導電層は、層ごとに定められた所定パターンに形成されている。複数の導電層の各々は、実装基板１０の厚さ方向Ｄ１に直交する一平面内において１つ又は複数の導体パターン５０（図２参照）を含む。各導電層の材料は、例えば、銅である。複数の導電層は、グランド層を含む。高周波モジュール１００では、複数のグランド端子とグランド層とが、実装基板１０の有するビア導体４０（図２参照）等を介して電気的に接続されている。実装基板１０は、例えば、ＬＴＣＣ（Low Temperature Co-fired Ceramics）基板である。実装基板１０は、ＬＴＣＣ基板に限らず、例えば、プリント配線板、ＨＴＣＣ（High Temperature Co-fired Ceramics）基板、樹脂多層基板であってもよい。

　また、実装基板１０は、ＬＴＣＣ基板に限らず、例えば、配線構造体であってもよい。配線構造体は、例えば、多層構造体である。多層構造体は、少なくとも１つの絶縁層と、少なくとも１つの導電層とを含む。絶縁層は、所定パターンに形成されている。絶縁層が複数の場合は、複数の絶縁層は、層ごとに定められた所定パターンに形成されている。導電層は、絶縁層の所定パターンとは異なる所定パターンに形成されている。導電層が複数の場合は、複数の導電層は、層ごとに定められた所定パターンに形成されている。導電層は、１つ又は複数の再配線部を含んでもよい。配線構造体では、多層構造体の厚さ方向において互いに対向する２つの面のうち第１面が実装基板１０の第１主面１０１であり、第２面が実装基板１０の第２主面１０２である。配線構造体は、例えば、インタポーザであってもよい。インタポーザは、シリコン基板を用いたインタポーザであってもよいし、多層で構成された基板であってもよい。

　実装基板１０の第１主面１０１及び第２主面１０２は、実装基板１０の厚さ方向Ｄ１において離れており、実装基板１０の厚さ方向Ｄ１に交差する。実装基板１０における第１主面１０１は、例えば、実装基板１０の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として導体部の側面等を含んでいてもよい。また、実装基板１０における第２主面１０２は、例えば、実装基板１０の厚さ方向Ｄ１に直交しているが、例えば、厚さ方向Ｄ１に直交しない面として、導体パターン５０の側面等を含んでいてもよい。また、実装基板１０の第１主面１０１及び第２主面１０２は、微細な凹凸又は凹部又は凸部が形成されていてもよい。例えば、実装基板１０の第１主面１０１に凹部が形成されている場合、凹部の内面は、第１主面１０１に含まれる。

　実施形態１に係る高周波モジュール１００では、複数の回路部品のうち第１群の回路部品が実装基板１０の第１主面１０１に実装されている。第１群の回路部品は、第１パワーアンプ１と、第２パワーアンプ２と、複数の第１フィルタ４と、第２フィルタ５と、第１出力整合回路１３と、第２出力整合回路１４と、複数の第１整合回路１５と、第２整合回路１６と、第１ローパスフィルタ１７と、第２ローパスフィルタ１８と、入力整合回路１９と、を含む。「回路部品が実装基板１０の第１主面１０１に実装されている」とは、回路部品が実装基板１０の第１主面１０１に配置されていること（機械的に接続されていること）と、回路部品が実装基板１０（の適宜の導体パターン５０）と電気的に接続されていることと、を含む。高周波モジュール１００では、複数の回路部品のうち第２群の回路部品が実装基板１０の第２主面１０２に実装されている。第２群の回路部品は、第１スイッチ３と、第２スイッチ６と、第３スイッチ７と、ローノイズアンプ９と、コントローラ２０と、第４スイッチ２３と、第５スイッチ２４と、を含む。「回路部品が実装基板１０の第２主面１０２に実装されている」とは、回路部品が実装基板１０の第２主面１０２に配置されていること（機械的に接続されていること）と、回路部品が実装基板１０（の適宜の導体パターン５０）と電気的に接続されていることと、を含む。

　図１及び図２では、実装基板１０の第１主面１０１に実装されている第１群の回路部品のうち、第１パワーアンプ１及び第２パワーアンプ２のみを図示している。また、図１及び図２では、実装基板１０の第２主面１０２に実装されている第２群の回路部品のうち、コントローラ２０を含むＩＣチップ２７のみを図示している。実施形態１に係る高周波モジュール１００では、コントローラ２０を含むＩＣチップ２７が電子部品を構成している。

　第１パワーアンプ１は、電力増幅用ＩＣチップである。第１パワーアンプ１は、図１及び図２に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第１パワーアンプ１の外周形状は、四角形状である。第１パワーアンプ１は、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された回路部と、を含むＩＣチップである。基板は、例えば、ガリウム砒素基板である。回路部は、第１パワーアンプ１の第１入力端子１１に接続されている第１ドライブ段増幅部１１１と、第１ドライブ段増幅部１１１の出力端に接続されている第１最終段増幅部１１２と、第１ドライブ段増幅部１１１と第１最終段増幅部１１２との間に設けられている第１整合回路１１３と、を含む。第１ドライブ段増幅部１１１は、上述したように、増幅用トランジスタＱ１を含む。第１最終段増幅部１１２は、上述したように、増幅用トランジスタＱ２を含む。増幅用トランジスタＱ１，Ｑ２の各々は、例えば、ＨＢＴ（Heterojunction Bipolar Transistor）である。第１パワーアンプ１は、例えば、直流カット用のキャパシタを含んでいてもよい。第１パワーアンプ１は、基板の第１主面及び第２主面のうち第１主面が実装基板１０の第１主面１０１側となるように実装基板１０の第１主面１０１にフリップチップ実装されている。第１パワーアンプ１の基板は、ガリウム砒素基板に限らず、例えば、シリコン基板、シリコンゲルマニウム基板又は窒化ガリウム基板であってもよい。また、増幅用トランジスタＱ１，Ｑ２の各々は、ＨＢＴに限らず、バイポーラトランジスタ、ＦＥＴ（Field Effect Transistor）であってもよい。ＦＥＴは、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。第１パワーアンプ１を構成するＩＣチップは、ＧａＡｓ系ＩＣチップに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。

　第２パワーアンプ２は、電力増幅用ＩＣチップである。第２パワーアンプ２は、図１及び図２に示すように、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２の外周形状は、四角形状である。第２パワーアンプ２は、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された回路部と、を含むＩＣチップである。基板は、例えば、ガリウム砒素基板である。回路部は、第２パワーアンプ２の第２入力端子２１に接続されている第２ドライブ段増幅部２１１と、第２ドライブ段増幅部２１１の出力端に接続されている第２最終段増幅部２１２と、第２ドライブ段増幅部２１１と第２最終段増幅部２１２との間に設けられている第２整合回路２１３と、を含む。第２ドライブ段増幅部２１１は、上述したように、増幅用トランジスタＱ３を含む。第２最終段増幅部２１２は、上述したように、増幅用トランジスタＱ４を含む。増幅用トランジスタＱ３，Ｑ４の各々は、例えば、ＨＢＴ（Heterojunction Bipolar Transistor）である。第２パワーアンプ２は、例えば、直流カット用のキャパシタを含んでいてもよい。第２パワーアンプ２は、基板の第１主面及び第２主面のうち第１主面が実装基板１０の第１主面１０１側となるように実装基板１０の第１主面１０１にフリップチップ実装されている。第２パワーアンプ２の基板は、ガリウム砒素基板に限らず、例えば、シリコン基板、シリコンゲルマニウム基板又は窒化ガリウム基板であってもよい。また、増幅用トランジスタＱ３，Ｑ４の各々は、ＨＢＴに限らず、バイポーラトランジスタ、ＦＥＴ（Field Effect Transistor）であってもよい。ＦＥＴは、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。第２パワーアンプ２を構成するＩＣチップは、ＧａＡｓ系ＩＣチップに限らず、例えば、Ｓｉ系ＩＣチップ、ＳｉＧｅ系ＩＣチップ又はＧａＮ系ＩＣチップであってもよい。

　２つの第１フィルタ４の送信フィルタ４１及び受信フィルタ４２の各々は、例えば、ラダー型フィルタであり、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有している。２つの送信フィルタ４１及び２つの受信フィルタ４２の各々は、例えば、弾性波フィルタである。弾性波フィルタは、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。

　表面弾性波フィルタでは、複数の直列腕共振子及び複数の並列腕共振子の各々は、例えば、ＳＡＷ（Surface Acoustic Wave）共振子である。

　表面弾性波フィルタは、例えば、圧電性基板と、圧電性基板上に形成されており、複数の直列腕共振子に一対一に対応する複数のＩＤＴ（Interdigital Transducer）電極と、圧電性基板上に形成されており、複数の並列腕共振子に一対一に対応する複数のＩＤＴ電極と、を有している。圧電性基板は、例えば、圧電基板である。圧電基板は、例えば、リチウムニオベイト基板、リチウムタンタレート基板又は水晶基板である。圧電性基板は、圧電基板に限らず、例えば、シリコン基板と、シリコン基板上の高音速膜と、高音速膜上の低音速膜と、低音速膜上の圧電体層と、を含む積層型基板であってもよい。積層型基板では、圧電体層の材料は、例えば、リチウムニオベイト又はリチウムタンタレートである。低音速膜は、圧電体層を伝搬するバルク波の音速よりも、低音速膜を伝搬するバルク波の音速が低速となる膜である。低音速膜の材料は、例えば、酸化ケイ素である。高音速膜は、圧電体層を伝搬する弾性波の音速よりも、高音速膜を伝搬するバルク波の音速が高速となる膜である。高音速膜の材料は、例えば、窒化ケイ素である。

　２つの第１フィルタ４は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、２つの第１フィルタ４の各々の外周形状は、四角形状である。

　第２フィルタ５の送信フィルタ５１及び受信フィルタ５２の各々は、例えば、ラダー型フィルタであり、複数（例えば、４つ）の直列腕共振子と、複数（例えば、３つ）の並列腕共振子と、を有している。送信フィルタ５１及び受信フィルタ５２の各々は、例えば、弾性波フィルタである。弾性波フィルタは、複数の直列腕共振子及び複数の並列腕共振子の各々が弾性波共振子により構成されている。弾性波フィルタは、例えば、弾性表面波を利用する表面弾性波フィルタである。

　第２フィルタ５は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第２フィルタ５の外周形状は、四角形状である。

　第１出力整合回路１３の回路部品（インダクタ）は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第１出力整合回路１３の回路部品の外周形状は、四角形状である。第１出力整合回路１３の回路部品は、例えば、チップインダクタである。第１出力整合回路１３は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。

　第２出力整合回路１４の回路部品（インダクタ）は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第２出力整合回路１４の回路部品の外周形状は、四角形状である。第２出力整合回路１４の回路部品は、例えば、チップインダクタである。第２出力整合回路１４は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。

　２つの第１整合回路１５及び第２整合回路１６の各々の回路部品（インダクタ）は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、２つの第１整合回路１５及び第２整合回路１６の各々の回路部品の外周形状は、四角形状である。２つの第１整合回路１５及び第２整合回路１６の各々の回路部品は、例えば、チップインダクタである。２つの第１整合回路１５及び第２整合回路１６の各々は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。

　入力整合回路１９の回路部品（インダクタ）は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、入力整合回路１９の回路部品の外周形状は、四角形状である。入力整合回路１９の回路部品は、例えば、チップインダクタである。入力整合回路１９は、実装基板１０内に設けられる内層インダクタを含んでいてもよい。

　第１ローパスフィルタ１７及び第２ローパスフィルタ１８は、図示を省略しているが、実装基板１０の第１主面１０１に実装されている。第１ローパスフィルタ１７のカットオフ周波数は、第１周波数帯域の上限よりも高周波である。第２ローパスフィルタ１８のカットオフ周波数は、第２周波数帯域の上限よりも高周波である。

　第１スイッチ３、第４スイッチ２３及び第５スイッチ２４は、図示を省略しているが、実装基板１０の第２主面１０２に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第１スイッチ３、第４スイッチ２３及び第５スイッチ２４の各々の外周形状は、四角形状である。第１スイッチ３、第４スイッチ２３及び第５スイッチ２４の各々は、例えば、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された回路部と、を含むＩＣチップである。基板は、例えば、シリコン基板である。回路部は、複数のスイッチング素子として複数のＦＥＴを含んでいる。複数のスイッチング素子の各々は、ＦＥＴに限らず、例えば、バイポーラトランジスタであってもよい。第１スイッチ３、第４スイッチ２３及び第５スイッチ２４の各々は、基板の第１主面及び第２主面のうち第１主面が実装基板１０の第２主面１０２側となるように実装基板１０の第２主面１０２にフリップチップ実装されている。第１スイッチ３、第４スイッチ２３及び第５スイッチ２４の少なくとも１つは、ＩＣチップ２７に含まれていてもよい。また、第１スイッチ３、第４スイッチ２３及び第５スイッチ２４のうちの２つ以上が、１つのＩＣチップに含まれていてもよい。

　ローノイズアンプ９は、図示を省略しているが、実装基板１０の第２主面１０２に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、ローノイズアンプ９の外周形状は、四角形状である。ローノイズアンプ９は、例えば、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された回路部と、を含むＩＣチップである。基板は、例えば、シリコン基板である。回路部は、ローノイズアンプ９の入力端子に入力された受信信号を増幅する増幅用トランジスタとしてＦＥＴを含んでいる。増幅用トランジスタは、ＦＥＴに限らず、例えば、バイポーラトランジスタであってもよい。ローノイズアンプ９は、基板の第１主面及び第２主面のうち第１主面が実装基板１０の第２主面１０２側となるように実装基板１０の第２主面１０２にフリップチップ実装されている。

　第２スイッチ６及び第３スイッチ７は、図示を省略しているが、実装基板１０の第２主面１０２に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、第２スイッチ６及び第３スイッチ７の各々の外周形状は、四角形状である。第２スイッチ６及び第３スイッチ７の各々は、例えば、互いに対向する第１主面及び第２主面を有する基板と、この基板の第１主面側に形成された回路部と、を含むＩＣチップである。基板は、例えば、シリコン基板である。回路部は、複数のスイッチング素子として複数のＦＥＴを含んでいる。複数のスイッチング素子の各々は、ＦＥＴに限らず、例えば、バイポーラトランジスタであってもよい。第２スイッチ６及び第３スイッチ７の各々は、基板の第１主面及び第２主面のうち第１主面が実装基板１０の第２主面１０２側となるように実装基板１０の第２主面１０２にフリップチップ実装されている。第２スイッチ６及び第３スイッチ７の少なくとも１つは、ローノイズアンプ９と共に１つのＩＣチップに含まれていてもよい。また、第２スイッチ６及び第３スイッチ７が、１つのＩＣチップに含まれていてもよい。

　実施形態１に係る高周波モジュール１００では、コントローラ２０を含むＩＣチップ２７が、実装基板１０の第２主面１０２に実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、ＩＣチップ２７の外周形状は、四角形状である。ＩＣチップ２７は、Ｓｉ系ＩＣチップであるが、これに限らない。

　複数の外部接続端子８は、図示を省略しているが、実装基板１０の第２主面１０２に配置されている。「外部接続端子８が実装基板１０の第２主面１０２に配置されている」とは、外部接続端子８が実装基板１０の第２主面１０２に機械的に接続されていることと、外部接続端子８が実装基板１０（の適宜の導体パターン５０）と電気的に接続されていることと、を含む。複数の外部接続端子８の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の外部接続端子８の各々は、柱状電極である。柱状電極は、例えば、円柱状の電極である。複数の外部接続端子８は、実装基板１０の導体パターン５０に対して、例えば、はんだにより接合されているが、これに限らず、例えば、導電性接着剤（例えば、導電性ペースト）を用いて接合されていてもよいし、直接接合されていてもよい。

　複数の外部接続端子８は、上述したように、第１アンテナ端子８１と、第２アンテナ端子８２と、複数の第１信号入力端子８３と、複数の第２信号入力端子８４と、複数の制御端子８５と、信号出力端子８６と、複数のグランド端子（図示せず）と、を含んでいる。複数のグランド端子は、実装基板１０のグランド層と電気的に接続されている。グランド層は高周波モジュール１００の回路グランドであり、高周波モジュール１００の複数の回路部品は、グランド層と電気的に接続されている回路部品を含む。

　実施形態１に係る高周波モジュール１００は、複数（例えば、３つ）の端子８７を更に備えている。複数の端子８７は、実装基板１０の第２主面１０２に配置されている。「端子８７が実装基板１０の第２主面１０２に配置されている」とは、端子８７が実装基板１０の第２主面１０２に機械的に接続されていることと、端子８７が実装基板１０（の適宜の導体パターン５０）と電気的に接続されていることと、を含む。複数の端子８７の材料は、例えば、金属（例えば、銅、銅合金等）である。複数の端子８７の各々は、円柱状に形成されている。複数の端子８７は、第１パワーアンプ１及び第２パワーアンプ２で発生した熱を放熱するための端子である。複数の端子８７は、実装基板１０の導体パターン５０に対して、例えば、はんだにより接合されているが、これに限らず、例えば、導電性接着剤（例えば、導電性ペースト）を用いて接合されていてもよいし、直接接合されていてもよい。実施形態１に係る高周波モジュール１００では、複数の端子８７のうち２つの端子８７が第１パワーアンプ１に接続され、残りの２つの端子８７が第２パワーアンプ２に接続されている。

　高周波モジュール１００は、第１樹脂層１０５を更に備えている。第１樹脂層１０５は、実装基板１０の第１主面１０１に実装されている第１群の回路部品の各々を覆っている。第１樹脂層１０５は、樹脂（例えば、エポキシ樹脂）を含む。第１樹脂層１０５は、樹脂の他にフィラーを含んでいてもよい。

　また、高周波モジュール１００は、実装基板１０の第１主面１０１に配置されている第１樹脂層１０５とは別に、第２樹脂層１０７を更に備えている。第２樹脂層１０７は、実装基板１０の第２主面１０２に実装されている第２群の回路部品と、複数の外部接続端子８の各々の外周面と、複数の端子８７の各々の外周面と、を覆っている。第２樹脂層１０７は、樹脂（例えば、エポキシ樹脂）を含む。第２樹脂層１０７は、樹脂の他にフィラーを含んでいてもよい。第２樹脂層１０７の材料は、第１樹脂層１０５の材料と同じ材料であってもよいし、異なる材料であってもよい。

　第２樹脂層１０７は、実装基板１０の第２主面１０２に実装されている第２群の回路部品の各々における実装基板１０側とは反対側の主面を露出させるように形成されていてもよい。

　また、高周波モジュール１００は、導電層１０６を更に備えている。導電層１０６は、導電性を有している。導電層１０６は、高周波モジュール１００の内外の電磁シールドを目的として設けられている。導電層１０６は、複数の金属層を積層した多層構造を有しているが、これに限らず、１つの金属層であってもよい。金属層は、１又は複数種の金属を含む。導電層１０６は、第１樹脂層１０５における実装基板１０側とは反対側の主面１５１と、第１樹脂層１０５の外周面１５３と、実装基板１０の外周面１０３と、を覆っている。また、導電層１０６は、第２樹脂層１０７の外周面１７３も覆っている。すなわち、導電層１０６は、樹脂層１０５の少なくとも一部を覆っている。導電層１０６は、実装基板１０の有するグランド層の外周面の少なくとも一部と接触している。これにより、導電層１０６の電位をグランド層の電位と同じにすることができる。実施形態１に係る高周波モジュール１００では、導電層１０６が導電部材を構成している。

　（１．３）高周波モジュールの詳細構造
　次に、実施形態１に係る高周波モジュール１００の詳細構造について、図２を参照して説明する。

　実施形態１に係る高周波モジュール１００では、図２に示すように、実装基板１０の第１主面１０１には、第１パワーアンプ１と第２パワーアンプ２とが実装されている。第１パワーアンプ１と第２パワーアンプ２とは、実装基板１０の厚さ方向である第１方向Ｄ１と交差する第２方向Ｄ２（図２の左右方向）に沿って並んでいる。また、実施形態１に係る高周波モジュール１００では、図２に示すように、実装基板１０の第２主面１０２には、コントローラ２０を含むＩＣチップ２７が実装されている。実装基板１０の厚さ方向Ｄ１からの平面視で、ＩＣチップ２７は、第１パワーアンプ１及び第２パワーアンプ２のいずれとも重なっていない。

　さらに、実施形態１に係る高周波モジュール１００では、図２に示すように、複数（例えば、４つ）の端子８７が実装基板１０の第２主面１０２に配置されている。４つの端子８７のうち２つの端子８７は、実装基板１０の厚さ方向Ｄ１からの平面視で、第１パワーアンプ１と重なっている。また、４つの端子８７のうち残りの２つの端子８７は、実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２と重なっている。実施形態１に係る高周波モジュール１００では、複数の端子８７は、第１パワーアンプ１又は第２パワーアンプ２で発生した熱を外部（例えば、上述の回路基板）に放熱するための放熱用の端子である。

　実施形態１に係る高周波モジュール１００は、図２に示すように、複数（例えば、４つ）のビア導体４０を更に備えている。複数のビア導体４０は、実装基板１０の厚さ方向Ｄ１において実装基板１０を貫通している。複数のビア導体４０は、２つの第１ビア導体４０Ａと、２つの第２ビア導体４０Ｂと、を含む。２つの第１ビア導体４０Ａは、第１パワーアンプ１に対応しており、第１パワーアンプ１に接続されている。２つの第２ビア導体４０Ｂは、第２パワーアンプ２に対応しており、第２パワーアンプ２に接続されている。

　２つの第１ビア導体４０Ａ及び２つの第２ビア導体４０Ｂの各々は、複数（例えば、２つ）の単位ビア４０１，４０２を有している。複数の単位ビア４０１，４０２の各々は、例えば、円柱状に形成されているサーマルビアである。複数の単位ビア４０１，４０２は、実装基板１０の厚さ方向Ｄ１において積層されている。より詳細には、複数の単位ビア４０１，４０２は、実装基板１０の厚さ方向Ｄ１において、単位ビア４０１が実装基板１０の第１主面１０１側、単位ビア４０２が実装基板１０の第２主面１０２側となるように積層されている。複数のビア導体４０の各々は、実装基板１０の厚さ方向Ｄ１において積層されている複数（例えば、３つ）の導体パターン５０を介して、実装基板１０の第１主面１０１に実装されている第１パワーアンプ１又は第２パワーアンプ２と、実装基板１０の第２主面１０２に配置されている端子８７と、を接続するように構成されている。実施形態１に係る高周波モジュール１００では、複数のビア導体４０の各々は、２つの単位ビア４０１，４０２を有しているが、これに限らず、複数のビア導体４０の各々は、１つの単位ビアを有していてもよいし、３つ以上の単位ビアを有していてもよい。

　複数の第１ビア導体４０Ａの一方は、第１パワーアンプ１の第１ドライブ段増幅部１１１（図４Ａ参照）に接続されている。複数の第１ビア導体４０Ａの他方は、第１パワーアンプ１の第１最終段増幅部１１２（図４Ａ参照）に接続されている。より詳細には、複数の第１ビア導体４０Ａのうち第１最終段増幅部１１２に接続されている第１ビア導体４０Ａは、第１最終段増幅部１１２が有する入力端子１１２１、出力端子１１２２及び接地端子１１２３のうち少なくとも接地端子１１２３に接続されている。これにより、実施形態１に係る高周波モジュール１００では、第１ドライブ段増幅部１１１で発生する熱、及び第１最終段増幅部１１２で発生する熱を、複数の第１ビア導体４０Ａ及び複数の端子８７を介して外部（例えば、上述の回路基板）に放熱することが可能となる。

　複数の第２ビア導体４０Ｂの一方は、第２パワーアンプ２の第２ドライブ段増幅部２１１（図４Ｂ参照）に接続されている。複数の第２ビア導体４０Ｂの他方は、第２パワーアンプ２の第２最終段増幅部２１２（図４Ｂ参照）に接続されている。より詳細には、複数の第２ビア導体４０Ｂのうち第２最終段増幅部２１２に接続されている第２ビア導体４０Ｂは、第２最終段増幅部２１２が有する入力端子２１２１、出力端子２１２２及び接地端子２１２３のうち少なくとも接地端子２１２３に接続されている。これにより、実施形態１に係る高周波モジュール１００では、第２ドライブ段増幅部２１１で発生する熱、及び第２最終段増幅部２１２で発生する熱を、複数の第２ビア導体４０Ｂ及び複数の端子８７を介して外部（例えば、上述の回路基板）に放熱することが可能となる。

　また、実施形態１に係る高周波モジュール１００では、複数の第２ビア導体４０Ｂのうち第２最終段増幅部２１２に接続されている第２ビア導体４０Ｂの１つの単位ビア４０１が第２方向Ｄ２に沿って延びており、導電層１０６の内周面１６３に接続されている。すなわち、複数の第２ビア導体４０Ｂのうち第２最終段増幅部２１２に接続されている第２ビア導体４０Ｂの１つの単位ビア４０１は、導電層１０６の内周面１６３に接している。これにより、第２パワーアンプ２で発生した熱を、単位ビア４０１及び導電層１０６を介して外部に放熱することが可能となる。したがって、実施形態１に係る高周波モジュール１００によれば、第１パワーアンプ１及び第２パワーアンプ２で発生する熱を端子８７のみで放熱する場合に比べて、パワーアンプの放熱性を向上させることが可能となる。

　実施形態１に係る高周波モジュール１００では、上述したように、第２パワーアンプ２は、第１パワーアンプ１よりもパワークラスが高い。そのため、第２パワーアンプ２は、第１パワーアンプ１よりも放熱量が多い。実施形態１に係る高周波モジュール１００では、相対的に放熱量の多い第２パワーアンプ２に接続されている第２ビア導体４０Ｂを導電層１０６に接触させており、パワーアンプで発生する熱を効率的に放熱することが可能となる。

　また、実施形態１に係る高周波モジュール１００では、上述したように、第２パワーアンプ２を構成する第２ドライブ段増幅部２１１及び第２最終段増幅部２１２のうち第２最終段増幅部２１２に接続されている第２ビア導体４０Ｂを導電層１０６に接触させている。ここで、第２最終段増幅部２１２は、第２ドライブ段増幅部２１１よりも出力電力が大きく、放熱量も多くなっている。そのため、第２最終段増幅部２１２に接続されている第２ビア導体４０Ｂを導電層１０６に接触させることにより、パワーアンプ（第２パワーアンプ２）で発生する熱を効率的に放熱することが可能となる。

　（２）効果
　（２．１）高周波モジュール
　実施形態１に係る高周波モジュール１００は、実装基板１０と、少なくとも１つのパワーアンプ（第１パワーアンプ１及び第２パワーアンプ２）と、電子部品（ＩＣチップ２７）と、樹脂層１０５と、導電部材（導電層１０６）と、複数のビア導体４０と、を備える。実装基板１０は、互いに対向する第１主面１０１及び第２主面１０２を有する。パワーアンプは、実装基板１０の第１主面１０１に実装されている。電子部品は、実装基板１０の第２主面１０２に実装されている。樹脂層１０５は、実装基板１０の第１主面１０１に配置されており、パワーアンプの少なくとも一部を覆っている。導電部材は、樹脂層１０５の少なくとも一部を覆い、かつ実装基板１０の外周面１０３の少なくとも一部を覆っている。複数のビア導体４０は、パワーアンプに接続されており、実装基板１０を貫通している。複数のビア導体４０のうち少なくとも１つのビア導体４０は、導電部材に接している。

　実施形態１に係る高周波モジュール１００では、上述したように、少なくとも１つのビア導体４０が導電層１０６（の内周面１６３）に接している。そのため、導電層１０６に接しているビア導体４０が接続されているパワーアンプ（第２パワーアンプ２）で発生した熱を、ビア導体４０及び導電層１０６を介して外部に放熱することが可能となる。その結果、端子８７のみで放熱させる場合に比べて、パワーアンプの放熱性を向上させることが可能となる。また、実装基板１０内の導体層（配線層）を導電層１０６に接触させる場合に比べて、導電層１０６に接触する面積が大きくなり、接触信頼性を向上させることが可能となる。

　（２．２）通信装置
　実施形態１に係る通信装置３００は、上述の高周波モジュール１００と、信号処理回路３０１と、を備える。信号処理回路３０１は、高周波モジュール１００に接続されている。

　実施形態１に係る通信装置３００は、高周波モジュール１００を備えるので、パワーアンプの放熱性を向上させることが可能となる。

　信号処理回路３０１を構成する複数の電子部品は、例えば、上述の回路基板に実装されていてもよいし、高周波モジュール１００が実装された回路基板（第１回路基板）とは別の回路基板（第２回路基板）に実装されていてもよい。

　（３）変形例
　（３．１）変形例１
　実施形態１の変形例１に係る高周波モジュール１００ａについて、図５を参照して説明する。変形例１に係る高周波モジュール１００ａに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ａの回路構成については、図３、図４Ａ及び図４Ｂを参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。

　変形例１に係る高周波モジュール１００ａでは、第２パワーアンプ２に接続されている複数の第２ビア導体４０Ｂのうちの一方の第２ビア導体４０Ｂの２つの単位ビア４０１，４０２の両方が導電層１０６に接している点で、実施形態１に係る高周波モジュール１００と相違する。

　変形例１に係る高周波モジュール１００ａでは、第２パワーアンプ２に接続されている複数の第２ビア導体４０Ｂのうち、一方（図５の左側）の第２ビア導体４０Ｂは第２最終段増幅部２１２（図４Ｂ参照）に接続されている。この第２ビア導体４０Ｂでは、２つの単位ビア４０１，４０２の両方を導電層１０６の内周面１６３に接触させており、導電層１０６への接触面積が大きくなっている。そのため、１つの単位ビア４０１のみを導電層１０６に接触させる場合に比べて、パワーアンプ（第２パワーアンプ２）の放熱性を向上させることが可能となる。すなわち、変形例１に係る高周波モジュール１００ａによれば、パワーアンプの放熱性を更に向上させることが可能となる。

　（３．２）変形例２
　実施形態１の変形例２に係る高周波モジュール１００ｂについて、図６を参照して説明する。変形例２に係る高周波モジュール１００ｂに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｂの回路構成については、図３、図４Ａ及び図４Ｂを参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。

　変形例２に係る高周波モジュール１００ｂは、複数の端子８７がボールバンプである点で、実施形態１に係る高周波モジュール１００と相違する。また、変形例２に係る高周波モジュール１００ｂは、実施形態１に係る高周波モジュール１００の第２樹脂層１０７を備えていない点で、実施形態１に係る高周波モジュール１００と相違する。変形例２に係る高周波モジュール１００ｂは、実装基板１０の第２主面１０２に実装されている第２群の回路部品（例えば、ＩＣチップ２７）と実装基板１０の第２主面１０２との間の隙間に設けられたアンダーフィル部を備えていてもよい。

　複数の端子８７の各々を構成するボールバンプの材料は、例えば、金、銅、はんだ等である。

　複数の端子８７は、ボールバンプにより構成された端子８７と、円柱状に形成された端子８７と、が混在してもよい。

　（実施形態２）
　実施形態２に係る高周波モジュール１００ｃについて、図７を参照して説明する。実施形態２に係る高周波モジュール１００ｃに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｃの回路構成については、図３、図４Ａ及び図４Ｂを参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。

　（１）高周波モジュールの構成
　実施形態２に係る高周波モジュール１００ｃでは、第２パワーアンプ２を構成する第２ドライブ段増幅部２１１及び第２最終段増幅部２１２（図４Ｂ参照）が１つの第２ビア導体４０Ｂにより端子８７及び導電層１０６に接続されている点で、実施形態１に係る高周波モジュール１００と相違する。すなわち、実施形態２に係る高周波モジュール１００ｃでは、第２ドライブ段増幅部２１１と第２最終段増幅部２１２との両方が第２ビア導体４０Ｂを介して導電層１０６の内周面１６３に接続されている。

　実施形態２に係る高周波モジュール１００ｃは、複数のビア導体４０を備えている。複数のビア導体４０は、２つの第１ビア導体４０Ａと、１つの第２ビア導体４０Ｂと、を含む。

　２つの第１ビア導体４０Ａのうち一方の第１ビア導体４０Ａは、第１パワーアンプ１の第１ドライブ段増幅部１１１（図４Ａ参照）に接続されている。２つの第１ビア導体４０Ａのうち他方の第１ビア導体４０Ａは、第１パワーアンプ１の第１最終段増幅部１１２（図４Ａ参照）に接続されている。２つの第１ビア導体４０Ａの各々は、実装基板１０の厚さ方向Ｄ１において積層されている複数（例えば、２つ）の単位ビア４０１，４０２を有している。第１パワーアンプ１では、第１ドライブ段増幅部１１１及び第１最終段増幅部１１２の各々は、第１ビア導体４０Ａを介して端子８７に接続されており、第１パワーアンプ１で発生する熱を、端子８７を介して外部（例えば、高周波モジュール１００ｃが実装される回路基板）に放熱することが可能となる。

　１つの第２ビア導体４０Ｂは、第２パワーアンプ２の第２ドライブ段増幅部２１１及び第２最終段増幅部２１２（図４Ｂ参照）の両方に接続されている。１つの第２ビア導体４０Ｂは、実装基板１０の厚さ方向Ｄ１において積層されている複数（例えば、２つ）の単位ビア４０１，４０２を有している。複数の単位ビア４０１，４０２のうち一方の単位ビア４０１は、第２パワーアンプ２の第２ドライブ段増幅部２１１及び第２最終段増幅部２１２の両方に接続可能なように、第２方向Ｄ２に沿って延びている。第２方向Ｄ２は、実装基板１０の厚さ方向である第１方向Ｄ１と交差する方向（図７の左右方向）である。また、単位ビア４０１は、第２方向Ｄ２における一端部（図７の左端部）において導電層１０６の内周面１６３に接している。これにより、第２ドライブ段増幅部２１１及び第２最終段増幅部２１２で発生する熱を、単位ビア４０１及び導電層１０６を介して外部に放熱することが可能となる。その結果、端子８７のみで放熱する場合に比べて、パワーアンプ（第２パワーアンプ２）の放熱性を向上させることが可能となる。

　また、実施形態２に係る高周波モジュール１００ｃでは、上述したように、１つの第２ビア導体４０Ｂによって、第２パワーアンプ２の第２ドライブ段増幅部２１１及び第２最終段増幅部２１２の両方を導電層１０６に接続することが可能となる。そのため、実装基板１０の厚さ方向Ｄ１において、第２パワーアンプ２の下方に配置される一方の端子８７を省略することが可能となる。その結果、図７に示すように、実装基板１０の第２主面１０２に実装されるＩＣチップ２７を、実装基板１０の厚さ方向Ｄ１において第２パワーアンプ２と重なるように、第２パワーアンプ２側に配置することが可能となる。すなわち、実施形態２に係る高周波モジュール１００ｃによれば、実装基板１０の第２主面１０２における電子部品の配置の自由度を向上させることが可能となる。

　実施形態２に係る高周波モジュール１００ｃでは、実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２とＩＣチップ２７とが重なっている。図７の例では、実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２の一部とＩＣチップ２７の一部とが重なっているが、これに限らない。例えば、実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２の全部とＩＣチップ２７の一部とが重なっていてもよいし、第２パワーアンプ２の一部とＩＣチップ２７の全部とが重なっていてもよいし、第２パワーアンプ２の全部とＩＣチップ２７の全部とが重なっていてもよい。要するに、「実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２とＩＣチップ２７とが重なっている」とは、実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２の少なくとも一部とＩＣチップ２７の少なくとも一部とが重なっていることをいう。これにより、実装基板１０の厚さ方向Ｄ１からの平面視での実装基板１０の面積を小さくすることが可能となる。また、実装基板１０の厚さ方向Ｄ１における、第２パワーアンプ２とＩＣチップ２７との間の経路を短くすることが可能となる。

　（２）変形例
　（２．１）変形例１
　実施形態２の変形例１に係る高周波モジュール１００ｄについて、図８を参照して説明する。変形例１に係る高周波モジュール１００ｄに関し、実施形態２に係る高周波モジュール１００ｃと同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｄの回路構成については、図３、図４Ａ及び図４Ｂを参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。

　変形例１に係る高周波モジュール１００ｄでは、コントローラ２０とローノイズアンプ９とが実装基板１０の第２主面１０２において第２方向Ｄ２に並べて実装されている点で、実施形態２に係る高周波モジュール１００ｃと相違する。

　変形例１に係る高周波モジュール１００ｄでは、図８に示すように、実装基板１０の第１主面１０１には、第２パワーアンプ２が実装されている。第２パワーアンプ２は、１つの第２ビア導体４０Ｂを介して端子８７に接続されている。また、第２パワーアンプ２は、第２ビア導体４０Ｂの２つの単位ビア４０１，４０２のうちの一方の単位ビア４０１が第２方向Ｄ２に沿って延びており、導電層１０６の内周面１６３に接している。第２方向Ｄ２は、実装基板１０の厚さ方向である第１方向Ｄ１と交差する方向（図８の左右方向）である。

　実装基板１０の第２主面１０２には、コントローラ２０とローノイズアンプ９とが実装されている。コントローラ２０とローノイズアンプ９とは、第２方向Ｄ２に沿って並んでいる。変形例１に係る高周波モジュール１００ｄでは、実装基板１０の厚さ方向Ｄ１において、第２パワーアンプ２の一部とコントローラ２０の全部とが重なっている。これにより、実装基板１０の厚さ方向Ｄ１からの平面視での実装基板１０の面積を小さくすることが可能となる。また、実装基板１０の厚さ方向Ｄ１における、第２パワーアンプ２とコントローラ２０との間の経路を短くすることが可能となる。

　一方、変形例１に係る高周波モジュール１００ｄでは、ローノイズアンプ９は、実装基板１０の厚さ方向Ｄ１において第２パワーアンプ２と重なっていない。

　変形例１に係る高周波モジュール１００ｄでは、実装基板１０の厚さ方向Ｄ１において第２パワーアンプ２の一部とコントローラ２０の全部とが重なっているが、これに限らない。例えば、実装基板１０の厚さ方向Ｄ１において、第２パワーアンプ２の全部とコントローラ２０の全部とが重なっていてもよいし、第２パワーアンプ２の全部とコントローラ２０の一部とが重なっていてもよいし、第２パワーアンプ２の一部とコントローラ２０の一部とが重なっていてもよい。要するに、「実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２とコントローラ２０とが重なっている」とは、実装基板１０の厚さ方向Ｄ１からの平面視で、第２パワーアンプ２の少なくとも一部とコントローラ２０の少なくとも一部とが重なっていることをいう。

　（２．２）変形例２
　実施形態２の変形例２に係る高周波モジュール１００ｅについて、図９を参照して説明する。変形例２に係る高周波モジュール１００ｅに関し、実施形態２に係る高周波モジュール１００ｃと同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｅの回路構成については、図３、図４Ａ及び図４Ｂを参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。

　変形例２に係る高周波モジュール１００ｅでは、第２パワーアンプ２に接続されている２つの第２ビア導体４０Ｂの各々における複数の単位ビア４０１，４０２の両方が導電層１０６及び端子８７に接している点で、実施形態２に係る高周波モジュール１００ｃと相違する。

　変形例２に係る高周波モジュール１００ｅでは、２つの第２ビア導体４０Ｂのうち一方の第２ビア導体４０Ｂは、第２パワーアンプ２の第２ドライブ段増幅部２１１（図４Ｂ参照）に接続されている。２つの第２ビア導体４０Ｂのうち他方の第２ビア導体４０Ｂは、第２パワーアンプ２の第２最終段増幅部２１２（図４Ｂ参照）に接続されている。２つの第２ビア導体４０Ｂの各々は、実装基板１０の厚さ方向Ｄ１において積層されている複数（例えば、２つ）の単位ビア４０１，４０２を有している。第２パワーアンプ２の第２最終段増幅部２１２に接続されている第２ビア導体４０Ｂの単位ビア４０１，４０２は、実装基板１０の厚さ方向である第１方向Ｄ１と交差する方向である第２方向Ｄ２（図９の左右方向）に沿って延びており、導電層１０６の内周面１６３に接している。また、第２パワーアンプ２の第２ドライブ段増幅部２１１に接続されている第２ビア導体４０Ｂの単位ビア４０１，４０２は、複数の導体パターン５０を介して、第２最終段増幅部２１２に接続されている第２ビア導体４０Ｂの単位ビア４０１，４０２に接続されている。これにより、第２ドライブ段増幅部２１１及び第２最終段増幅部２１２で発生する熱を、単位ビア４０１，４０２及び導電層１０６を介して外部に放熱することが可能となる。その結果、端子８７のみで放熱する場合に比べて、パワーアンプ（第２パワーアンプ２）の放熱性を向上させることが可能となる。

　また、変形例２に係る高周波モジュール１００ｅでは、２つの第２ビア導体４０Ｂを１つの端子８７に接続している。そのため、２つの第２ビア導体４０Ｂを別々の端子８７に接続する場合に比べて、第２パワーアンプ２の下方に電子部品を配置するスペースを確保することが可能となる。その結果、実装基板１０の第２主面１０２における電子部品の配置の自由度を向上させることが可能となる。

　また、実装基板１０の第２主面１０２に実装されるＩＣチップ２７を、実装基板１０の厚さ方向Ｄ１からの平面視で第２パワーアンプ２と重なるように、第２パワーアンプ２側に配置した場合には、実装基板１０の厚さ方向Ｄ１からの平面視における実装基板１０の面積を小さくすることが可能となる。さらに、実装基板１０の厚さ方向Ｄ１における、第２パワーアンプ２とＩＣチップ２７との間の経路を短くすることが可能となる。

　（実施形態３）
　実施形態３に係る高周波モジュール１００ｆについて、図１０を参照して説明する。実施形態３に係る高周波モジュール１００ｆに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｆの回路構成については、図３、図４Ａ及び図４Ｂを参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。

　実施形態３に係る高周波モジュール１００ｆでは、第１パワーアンプ１の第１最終段増幅部１１２と第２パワーアンプ２の第２最終段増幅部２１２との両方を、ビア導体４０を介して導電層１０６に接触させている点で、実施形態１に係る高周波モジュール１００と相違する。

　実施形態３に係る高周波モジュール１００ｆでは、第１パワーアンプ１及び第２パワーアンプ２は、実装基板１０の第１主面１０１において、実装基板１０の厚さ方向である第１方向Ｄ１と交差する第２方向Ｄ２（図１０の左右方向）に沿って実装されている。

　実施形態３に係る高周波モジュール１００ｆは、複数（例えば、４つ）のビア導体４０を備えている。複数のビア導体４０は、２つの第１ビア導体４０Ａと、２つの第２ビア導体４０Ｂと、を含む。

　２つの第１ビア導体４０Ａのうち一方の第１ビア導体４０Ａは、第１パワーアンプ１の第１ドライブ段増幅部１１１に接続されている。２つの第１ビア導体４０Ａのうち他方の第１ビア導体４０Ａは、第１パワーアンプ１の第１最終段増幅部１１２に接続されている。２つの第１ビア導体４０Ａは、複数（例えば、２つ）の単位ビア４０１，４０２を有している。実施形態３に係る高周波モジュール１００ｆでは、第１パワーアンプ１の第１最終段増幅部１１２に接続されている第１ビア導体４０Ａの一方の単位ビア４０１が、第２方向Ｄ２（図１０の左右方向）に沿って延びており、導電層１０６の内周面１６３に接している。すなわち、第１ビア導体４０Ａは、第２方向Ｄ２における第２パワーアンプ２側とは反対側の部位で導電層１０６の内周面１６３に接している。これにより、第１パワーアンプ１の第１最終段増幅部１１２で発生する熱を、第１ビア導体４０Ａの単位ビア４０１及び導電層１０６を介して外部（例えば、高周波モジュール１００ｆが実装される回路基板）に放熱することが可能となる。

　２つの第２ビア導体４０Ｂのうち一方の第２ビア導体４０Ｂは、第２パワーアンプ２の第２ドライブ段増幅部２１１に接続されている。２つの第２ビア導体４０Ｂのうち他方の第２ビア導体４０Ｂは、第２パワーアンプ２の第２最終段増幅部２１２に接続されている。２つの第２ビア導体４０Ｂは、複数（例えば、２つ）の単位ビア４０１，４０２を有している。実施形態３に係る高周波モジュール１００ｆでは、第２パワーアンプ２の第２最終段増幅部２１２に接続されている第２ビア導体４０Ｂの一方の単位ビア４０１が、第２方向Ｄ２（図１０の左右方向）に沿って延びており、導電層１０６の内周面１６３に接している。すなわち、第２ビア導体４０Ｂは、第２方向Ｄ２における第１パワーアンプ１側とは反対側の部位で導電層１０６の内周面１６３に接している。これにより、第２パワーアンプ２の第２最終段増幅部２１２で発生する熱を、第２ビア導体４０Ｂの単位ビア４０１及び導電層１０６を介して外部に放熱することが可能となる。

　実施形態３に係る高周波モジュール１００ｆによれば、第１パワーアンプ１で発生する熱と、第２パワーアンプ２で発生する熱との両方を、導電層１０６を介して外部に放熱することが可能となる。すなわち、実施形態３に係る高周波モジュール１００ｆによれば、実施形態１に係る高周波モジュール１００に比べて、パワーアンプの放熱性を更に向上させることが可能となる。

　（実施形態４）
　実施形態４に係る高周波モジュール１００ｇについて、図１１を参照して説明する。実施形態４に係る高周波モジュール１００ｇに関し、実施形態１に係る高周波モジュール１００と同様の構成要素については、同一の符号を付して説明を省略する。なお、高周波モジュール１００ｇの回路構成については、図３、図４Ａ及び図４Ｂを参照して説明した実施形態１に係る高周波モジュール１００の回路構成と同様である。

　実施形態４に係る高周波モジュール１００ｇでは、第２パワーアンプ２の第２最終段増幅部２１２で発生する熱を放熱するための端子８７の代わりに、ＩＣチップ２７の信号端子２７１が接続される外部接続端子８が設けられている点で、実施形態１に係る高周波モジュール１００と相違する。

　実施形態４に係る高周波モジュール１００ｇでは、更に、実装基板１０の第２主面１０２に外部接続端子８が配置されている。外部接続端子８は、実装基板１０の厚さ方向Ｄ１において第２パワーアンプ２と重なっている。実施形態４に係る高周波モジュール１００ｇでは、外部接続端子８は、ＩＣチップ２７に含まれているコントローラ２０に接続される制御端子８５である。すなわち、ＩＣチップ２７の信号端子２７１は、外部接続端子８としての制御端子８５に接続される端子である。信号端子２７１は、実装基板１０内に設けられている導体パターン５０を介して外部接続端子８（制御端子８５）に接続されている。

　実施形態４に係る高周波モジュール１００ｇでは、第２パワーアンプ２の第２最終段増幅部２１２に接続されている第２ビア導体４０Ｂは、１つの単位ビア４０１を有している。１つの単位ビア４０１は、実装基板１０の厚さ方向である第１方向Ｄ１と交差する第２方向Ｄ２（図１１の左右方向）に沿って延びており、導電層１０６の内周面１６３に接している。これにより、第２パワーアンプ２の第２最終段増幅部２１２で発生する熱を、単位ビア４０１及び導電層１０６を介して外部（例えば、高周波モジュール１００ｇが実装される回路基板）に放熱することが可能となる。

　一方、第２パワーアンプ２の第２ドライブ段増幅部２１１は、複数（例えば、２つ）の単位ビア４０１，４０２を介して端子８７に接続されている。これにより、第２パワーアンプ２の第２ドライブ段増幅部２１１で発生する熱を、第２ビア導体４０Ｂ及び端子８７を介して外部に放熱することが可能となる。

　また、実施形態４に係る高周波モジュール１００ｇでは、第１パワーアンプ１の第１ドライブ段増幅部１１１及び第１最終段増幅部１１２の各々は、第１ビア導体４０Ａを介して端子８７に接続されている。第１ビア導体４０Ａは、実装基板１０の厚さ方向Ｄ１において積層されている複数（例えば、２つ）の単位ビア４０１，４０２を有している。実施形態４に係る高周波モジュール１００ｇでは、第１パワーアンプ１の第１ドライブ段増幅部１１１及び第１最終段増幅部１１２で発生する熱を、第１ビア導体４０Ａ及び端子８７を介して外部に放熱することが可能となる。

　実施形態４に係る高周波モジュール１００ｇによれば、上述したように、第１パワーアンプ１で発生した熱を、第１ビア導体４０Ａ及び端子８７を介して外部に放熱することが可能となる。また、実施形態４に係る高周波モジュール１００ｇによれば、上述したように、第２パワーアンプ２の第２ドライブ段増幅部２１１で発生した熱を、第２ビア導体４０Ｂ及び端子８７を介して外部に放熱することが可能となると共に、第２パワーアンプ２の第２最終段増幅部２１２で発生した熱を、第２ビア導体４０Ｂ及び導電層１０６を介して外部に放熱することが可能となる。このように、実施形態４に係る高周波モジュール１００ｇによれば、パワーアンプの放熱性を向上させることが可能となる。

　また、実施形態４に係る高周波モジュール１００ｇでは、上述したように、第２パワーアンプ２の第２最終段増幅部２１２で発生した熱については第２ビア導体４０Ｂを介して導電層１０６に放熱することができ、第２パワーアンプ２の下方に外部接続端子８を配置するためのスペースを確保することが可能となる。これにより、実装基板１０の第２主面１０２への電子部品等の配置の自由度を向上させることが可能となる。

　（その他の変形例）
　上述の実施形態１～４等は、本発明の様々な実施形態の一つに過ぎない。上述の実施形態１～４等は、本発明の目的を達成できれば、設計等に応じて種々の変更が可能であり、互いに異なる実施形態の互いに異なる構成要素を適宜組み合わせてもよい。

　高周波モジュール１００、１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇでは、導電層１０６は、第１樹脂層１０５の主面１５１の全部を覆っている場合だけに限らず、第１樹脂層１０５の主面１５１の少なくとも一部を覆っていてもよい。

　導電部材は、導電層１０６に限らず、例えば、金属製キャップであってもよい。金属製キャップは、実装基板１０の厚さ方向Ｄ１において実装基板１０の第１主面１０１から離れて位置する矩形板状の天井壁部と、実装基板１０の外周面１０３及び実装基板１０の第１主面１０１に実装されている第１パワーアンプ１等の回路部品を囲んでいる外周壁部と、を有している。金属製キャップは、実装基板１０の外周面１０３において実装基板１０のグランド層に接続される。

　また、複数の送信フィルタ４１、５１及び複数の受信フィルタ４２、５２の各々は、表面弾性波フィルタに限らず、例えば、ＢＡＷ（Bulk Acoustic Wave）フィルタであってもよい。ＢＡＷフィルタにおける共振子は、例えば、ＦＢＡＲ（Film Bulk Acoustic Resonator）又はＳＭＲ（Solidly Mounted Resonator）である。ＢＡＷフィルタは、基板を有している。基板は、例えば、シリコン基板である。

　また、複数の送信フィルタ４１、５１及び複数の受信フィルタ４２、５２の各々は、ラダー型フィルタに限らず、例えば、縦結合共振子型弾性表面波フィルタでもよい。

　また、上述の弾性波フィルタは、表面弾性波又はバルク弾性波を利用する弾性波フィルタであるが、これに限らず、例えば、弾性境界波、板波等を利用する弾性波フィルタであってもよい。

　高周波モジュール１００～１００ｇの回路構成は、上述の図３の例に限らない。また、高周波モジュール１００～１００ｇは、回路構成として、例えば、ＭＩＭＯ（Multi Input Multi Output）対応の高周波フロントエンド回路を有していてもよい。

　また、実施形態１に係る通信装置３００は、高周波モジュール１００の代わりに、高周波モジュール１００ａ、１００ｂ、１００ｃ、１００ｄ、１００ｅ、１００ｆ、１００ｇのいずれかを備えてもよい。

　電子部品は、コントローラ２０を含むＩＣチップ２７に限らず、実装基板１０の第２主面１０２に実装される電子部品であれば他の電子部品であってもよい。例えば、電子部品は、実装基板１０の第２主面１０２に実装されているローノイズアンプ９であってもよい。

　（態様）
　本明細書には、以下の態様が開示されている。

　第１の態様に係る高周波モジュール（１００；１００ａ～１００ｇ）は、実装基板（１０）と、少なくとも１つのパワーアンプ（１，２）と、電子部品（２７）と、導電部材（１０６）と、複数のビア導体（４０）と、を備える。実装基板（１０）は、互いに対向する第１主面（１０１）及び第２主面（１０２）を有する。パワーアンプ（１，２）は、実装基板（１０）の第１主面（１０１）に実装されている。電子部品（２７）は、実装基板（１０）の第２主面（１０２）に実装されている。樹脂層（１０５）は、実装基板（１０）の第１主面（１０１）に配置されており、パワーアンプ（１，２）の少なくとも一部を覆っている。導電部材（１０６）は、樹脂層（１０５）の少なくとも一部を覆い、かつ実装基板（１０）の外周面（１０３）の少なくとも一部を覆っている。複数のビア導体（４０）は、パワーアンプ（１，２）に接続されており、実装基板（１０）を貫通している。複数のビア導体（４０）のうち少なくとも１つのビア導体（４０）は、導電部材（１０６）に接している。

　この態様によれば、パワーアンプ（１，２）の放熱性を向上させることが可能となる。

　第２の態様に係る高周波モジュール（１００；１００ａ～１００ｇ）は、第１の態様において、端子（８７）を更に備える。端子（８７）は、実装基板（１０）の第２主面（１０２）に配置されている。ビア導体（４０）は、端子（８７）に接続されている。

　この態様によれば、パワーアンプ（１，２）の放熱性を更に向上させることが可能となる。

　第３の態様に係る高周波モジュール（１００ｃ）では、第１又は第２の態様において、電子部品（２７）は、ＩＣチップ（２７）である。実装基板（１０）の厚さ方向（Ｄ１）からの平面視でパワーアンプ（２）とＩＣチップ（２７）とが重なっている。

　この態様によれば、パワーアンプ（２）とＩＣチップ（２７）との間の経路を短くすることが可能となる。

　第４の態様に係る高周波モジュール（１００ｃ）では、第３の態様において、ＩＣチップ（２７）は、パワーアンプ（２）を制御するコントローラ（２０）を含む。

　この態様によれば、パワーアンプ（２）とコントローラ（２０）との間の経路を短くすることが可能となる。

　第５の態様に係る高周波モジュール（１００；１００ａ～１００ｇ）では、第１～第４の態様のいずれか１つにおいて、パワーアンプ（１，２）は、ドライブ段増幅部（１１１，２１１）と、最終段増幅部（１１２，２１２）と、を備える。ドライブ段増幅部（１１１，２１１）は、高周波信号を増幅して出力する。最終段増幅部（１１２，２１２）は、ドライブ段増幅部（１１１，２１１）から出力される高周波信号を増幅して出力する。ビア導体（４０）は、最終段増幅部（１１２，２１２）に接続されている。

　この態様によれば、最終段増幅部（１１２，２１２）の放熱性を向上させることが可能となる。

　第６の態様に係る高周波モジュール（１００；１００ａ～１００ｇ）では、第５の態様において、ビア導体（４０）は、更に、ドライブ段増幅部（１１１，２１１）に接続されている。

　この態様によれば、ドライブ段増幅部（１１１，２１１）の放熱性についても向上させることが可能となる。

　第７の態様に係る高周波モジュール（１００；１００ａ～１００ｇ）では、第５又は第６の態様において、最終段増幅部（１１２，２１２）は、入力端子（１１２１，２１２１）、出力端子（１１２２，２１２２）及び接地端子（１１２３，２１２３）を有する。ビア導体（４０）は、少なくとも接地端子（１１２３，２１２３）に接続されている。

　第８の態様に係る高周波モジュール（１００；１００ａ～１００ｇ）では、第１～第７の態様のいずれか１つにおいて、複数のビア導体（４０）の各々は、実装基板（１０）の厚さ方向（Ｄ１）に積層されている２以上の単位ビア（４０１，４０２）を有する。

　第９の態様に係る高周波モジュール（１００；１００ａ～１００ｇ）では、第１～第８の態様のいずれか１つにおいて、パワーアンプ（１，２）は、第１パワーアンプ（１）と、第２パワーアンプ（２）と、を含む。第２パワーアンプ（２）は、第１パワーアンプ（１）よりもパワークラスの高いパワーアンプである。ビア導体（４０）は、第２パワーアンプ（２）に接続されている。

　この態様によれば、相対的にパワークラスの高い第２パワーアンプ（２）の放熱性を向上させることが可能となる。

　第１０の態様に係る高周波モジュール（１００ｆ）では、第１～第９の態様のいずれか１つにおいて、パワーアンプ（１，２）は、第１パワーアンプ（１）及び第２パワーアンプ（２）を含む。第１パワーアンプ（１）及び第２パワーアンプ（２）は、実装基板（１０）の第１主面（１０１）において実装基板（１０）の厚さ方向（Ｄ１）である第１方向（Ｄ１）と交差する第２方向（Ｄ２）に沿って実装されている。ビア導体（４０）は、第１ビア導体（４０Ａ）と、第２ビア導体（４０Ｂ）と、を含む。第１ビア導体（４０Ａ）は、第１パワーアンプ（１）に接続されている。第２ビア導体（４０Ｂ）は、第２パワーアンプ（２）に接続されている。第１ビア導体（４０Ａ）は、第２方向（Ｄ２）における第２パワーアンプ（２）側とは反対側の部位で導電部材（１０６）に接している。第２ビア導体（４０Ｂ）は、第２方向（Ｄ２）における第１パワーアンプ（１）側とは反対側の部位で導電部材（１０６）に接している。

　この態様によれば、第１パワーアンプ（１）及び第２パワーアンプ（２）の両方の放熱性を向上させることが可能となる。

　第１１の態様に係る高周波モジュール（１００；１００ａ～１００ｇ）では、第１～第１０の態様のいずれか１つにおいて、外部接続端子（８）を更に備える。外部接続端子（８）は、実装基板（１０）の第２主面（１０２）に配置されており、電子部品（２７）の信号端子（２７１）に接続されている。実装基板（１０）の厚さ方向（Ｄ１）からの平面視で外部接続端子（８）とパワーアンプ（１）とが重なっている。

　この態様によれば、実装基板（１０）の厚さ方向（Ｄ１）からの平面視での実装基板（１０）の面積を小さくすることが可能となる。

　第１２の態様に係る通信装置（３００）は、第１～第１１の態様のいずれか１つに係る高周波モジュール（１００；１００ａ～１００ｇ）と、信号処理回路（３０１）と、を備える。信号処理回路（３０１）は、高周波モジュール（１００；１００ａ～１００ｇ）に接続されている。

１　第１パワーアンプ（パワーアンプ）
２　第２パワーアンプ（パワーアンプ）
３　第１スイッチ
４，４Ａ，４Ｂ　第１フィルタ
５　第２フィルタ
６　第２スイッチ
７　第３スイッチ
８　外部接続端子
９　ローノイズアンプ
１０　実装基板
１１　第１入力端子
１２　第１出力端子
１３　第１出力整合回路
１４　第２出力整合回路
１５，１５Ａ，１５Ｂ　第１整合回路
１６　第２整合回路
１７　第１ローパスフィルタ
１８　第２ローパスフィルタ
１９　入力整合回路
２１　第２入力端子
２２　第２出力端子
２３　第４スイッチ
２４　第５スイッチ
２７　ＩＣチップ（電子部品）
３０　共通端子
３１　選択端子
４０　ビア導体
４０Ａ　第１ビア導体
４０Ｂ　第２ビア導体
４１　送信フィルタ
４２　受信フィルタ
５０　導体パターン
５１　送信フィルタ
５２　受信フィルタ
６０　共通端子
６１　選択端子
７０Ａ　第１共通端子
７０Ｂ　第２共通端子
７１　第１選択端子
７２　第２選択端子
８１　第１アンテナ端子
８２　第２アンテナ端子
８３　第１信号入力端子
８４　第２信号入力端子
８５　制御端子
８６　信号出力端子
８７　端子
１００，１００ａ～１００ｇ　高周波モジュール
１０１　第１主面
１０２　第２主面
１０３　外周面
１０５　第１樹脂層（樹脂層）
１０６　導電層（導電部材）
１０７　第２樹脂層
１１１　第１ドライブ段増幅部
１１２　第１最終段増幅部
１５１　主面
１５３　外周面
１６３　内周面
１７１　主面
１７３　外周面
２１１　第２ドライブ段増幅部
２１２　第２最終段増幅部
２３０　共通端子
２３１　選択端子
２４０　共通端子
２４１　選択端子
２７１　信号端子
３０１　信号処理回路
３０２　ＲＦ信号処理回路
３０３　ベースバンド信号処理回路
３１１　第１アンテナ
３１２　第２アンテナ
４０１，４０２　単位ビア
１１１１，２１１１　入力端子
１１１２，２１１２　出力端子
１１１３，２１１３　接地端子
１１２１，２１２１　入力端子
１１２２，２１２２　出力端子
１１２３，２１２３　接地端子
Ｄ１　厚さ方向（第１方向）
Ｄ２　第２方向
Ｑ１，Ｑ２，Ｑ３，Ｑ４　増幅用トランジスタ

Claims

　互いに対向する第１主面及び第２主面を有する実装基板と、
　前記実装基板の前記第１主面に実装されている少なくとも１つのパワーアンプと、
　前記実装基板の前記第２主面に実装されている電子部品と、
　前記実装基板の前記第１主面に配置されており、前記パワーアンプの少なくとも一部を覆っている樹脂層と、
　前記樹脂層の少なくとも一部を覆い、かつ前記実装基板の外周面の少なくとも一部を覆っている導電部材と、
　前記パワーアンプに接続されており、前記実装基板を貫通している複数のビア導体と、を備え、
　前記複数のビア導体のうち少なくとも１つのビア導体は、前記導電部材に接している、
　高周波モジュール。
　前記実装基板の前記第２主面に配置されている端子を更に備え、
　前記ビア導体は、前記端子に接続されている、
　請求項１に記載の高周波モジュール。
　前記電子部品は、ＩＣチップであり、
　前記実装基板の厚さ方向からの平面視で前記パワーアンプと前記ＩＣチップとが重なっている、
　請求項１又は２に記載の高周波モジュール。
　前記ＩＣチップは、前記パワーアンプを制御するコントローラを含む、
　請求項３に記載の高周波モジュール。
　前記パワーアンプは、
　　高周波信号を増幅して出力するドライブ段増幅部と、
　　前記ドライブ段増幅部から出力される前記高周波信号を増幅して出力する最終段増幅部と、を備え、
　前記ビア導体は、前記最終段増幅部に接続されている、
　請求項１～４のいずれか１項に記載の高周波モジュール。
　前記ビア導体は、更に、前記ドライブ段増幅部に接続されている、
　請求項５に記載の高周波モジュール。
　前記最終段増幅部は、入力端子、出力端子及び接地端子を有し、
　前記ビア導体は、少なくとも前記接地端子に接続されている、
　請求項５又は６に記載の高周波モジュール。
　前記複数のビア導体の各々は、前記実装基板の厚さ方向に積層されている２以上の単位ビアを有する、
　請求項１～７のいずれか１項に記載の高周波モジュール。
　前記パワーアンプは、
　　第１パワーアンプと、
　　前記第１パワーアンプよりもパワークラスの高い第２パワーアンプと、を含み、
　前記ビア導体は、前記第２パワーアンプに接続されている、
　請求項１～８のいずれか１項に記載の高周波モジュール。
　前記パワーアンプは、第１パワーアンプ及び第２パワーアンプを含み、
　前記第１パワーアンプ及び前記第２パワーアンプは、前記実装基板の前記第１主面において前記実装基板の厚さ方向である第１方向と交差する第２方向に沿って実装されており、
　前記ビア導体は、
　　前記第１パワーアンプに接続されている第１ビア導体と、
　　前記第２パワーアンプに接続されている第２ビア導体と、を含み、
　前記第１ビア導体は、前記第２方向における前記第２パワーアンプ側とは反対側の部位で前記導電部材に接しており、
　前記第２ビア導体は、前記第２方向における前記第１パワーアンプ側とは反対側の部位で前記導電部材に接している、
　請求項１～９のいずれか１項に記載の高周波モジュール。
　前記実装基板の前記第２主面に配置されており、前記電子部品の信号端子に接続されている外部接続端子を更に備え、
　前記実装基板の厚さ方向からの平面視で前記外部接続端子と前記パワーアンプとが重なっている、
　請求項１～１０のいずれか１項に記載の高周波モジュール。
　請求項１～１１のいずれか１項に記載の高周波モジュールと、
　前記高周波モジュールに接続されている信号処理回路と、を備える、
　通信装置。