[go: up one dir, main page]

WO2021245992A1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
WO2021245992A1
WO2021245992A1 PCT/JP2021/005821 JP2021005821W WO2021245992A1 WO 2021245992 A1 WO2021245992 A1 WO 2021245992A1 JP 2021005821 W JP2021005821 W JP 2021005821W WO 2021245992 A1 WO2021245992 A1 WO 2021245992A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
semiconductor device
well region
insulating film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2021/005821
Other languages
English (en)
French (fr)
Inventor
洪平 海老原
史郎 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to US17/918,117 priority Critical patent/US12363943B2/en
Priority to DE112021003165.1T priority patent/DE112021003165T5/de
Priority to CN202180038495.5A priority patent/CN115699329B/zh
Priority to JP2022528430A priority patent/JP7262672B2/ja
Publication of WO2021245992A1 publication Critical patent/WO2021245992A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D64/01366—

Definitions

  • the techniques disclosed in the present specification relate to semiconductor devices and power conversion devices.
  • the electric field generated when a reverse voltage is applied to the main electrode of the semiconductor device is a depletion layer formed by a pn junction between the n-type semiconductor layer and the p-type guard ring region. It is possible to avoid avalanche breakdown below the rated voltage or breakage at the end of the electrode.
  • the p + type impurity region is formed so as to project to the outer periphery of the gate pad electrode and the gate wiring electrode located on the outermost periphery of the surface electrode.
  • the surface electrode is usually covered with a surface protective film such as polyimide except for a region where wire bonding is performed. Further, the surface electrode may be sealed by using a sealing material such as gel.
  • the above-mentioned surface protective film such as polyimide and the encapsulant such as gel tend to contain water in a high humidity environment. Moisture contained in the surface protective film and encapsulant may adversely affect the surface electrodes. Specifically, the surface electrode may dissolve in the water, or a precipitation reaction may occur due to the reaction between the water and the surface electrode.
  • the surface electrode and the surface protective film may be cracked, or the surface protective film may be peeled off at the interface between the surface electrode and the surface protective film. If the cracks in the surface electrodes and the surface protective film or the cavities formed by the peeling of the surface protective film act as leak paths, the insulation reliability of the semiconductor device may be impaired.
  • the technique disclosed in the present specification has been made in view of the above-mentioned problems, and is a technique for alleviating the adverse effect on the surface electrode of the semiconductor device.
  • a first aspect of the technique disclosed herein relates to a semiconductor device, the first conductive type drift layer and the second conductive type drift layer formed on the surface layer of the upper surface of the drift layer.
  • Well region a first conductive type source region formed on the surface layer of the first well region, and the first well region sandwiched between the source region and the drift layer.
  • Gate insulating film a gate electrode formed in contact with the gate insulating film, an interlayer insulating film covering the gate electrode, the source region exposed on the upper surface of the drift layer, and the interlayer insulating film.
  • a second well region of the mold and a field insulating film partially covering the second well region are provided, the gate electrode is formed extending to the upper surface of the field insulating film, and the interlayer insulating film is formed.
  • the gate electrode on the upper surface of the field insulating film is partially covered, overlapped with the field insulating film in a plan view, separated from the source electrode, and exposed from the interlayer insulating film and the interlayer insulating film.
  • a gate portion that covers the gate electrode is further provided, and in a plan view, the end portion in the direction away from the first well region is the outer end portion, and the outer end portion of the gate electrode is the outer end portion of the gate portion. It is farther from the first well region than the portion and closer to the first well region than the outer end portion of the second well region.
  • a second aspect of the technique disclosed herein relates to a power conversion device, comprising the above semiconductor device, a conversion circuit that converts and outputs input power, and the semiconductor device. It includes a drive circuit that outputs a drive signal for driving to the semiconductor device, and a control circuit that outputs a control signal for controlling the drive circuit to the drive circuit.
  • a first aspect of the technique disclosed herein relates to a semiconductor device, the first conductive type drift layer and the second conductive type drift layer formed on the surface layer of the upper surface of the drift layer.
  • Well region a first conductive type source region formed on the surface layer of the first well region, and the first well region sandwiched between the source region and the drift layer.
  • Gate insulating film a gate electrode formed in contact with the gate insulating film, an interlayer insulating film covering the gate electrode, the source region exposed on the upper surface of the drift layer, and the interlayer insulating film.
  • a second well region of the mold and a field insulating film partially covering the second well region are provided, the gate electrode is formed extending to the upper surface of the field insulating film, and the interlayer insulating film is formed.
  • the gate electrode on the upper surface of the field insulating film is partially covered, overlapped with the field insulating film in a plan view, separated from the source electrode, and exposed from the interlayer insulating film and the interlayer insulating film.
  • a gate portion that covers the gate electrode is further provided, and in a plan view, the end portion in the direction away from the first well region is the outer end portion, and the outer end portion of the gate electrode is the outer end portion of the gate portion. It is farther from the first well region than the portion and closer to the first well region than the outer end portion of the second well region. According to such a configuration, it is possible to suppress the formation of precipitates at the end of the gate portion in the terminal region. Therefore, cracking or peeling of the gate portion is suppressed. Therefore, it is possible to suppress an increase in leakage current and air discharge due to cracking or peeling of the gate portion, so that the insulation reliability of the semiconductor device can be improved.
  • a second aspect of the technique disclosed herein relates to a power conversion device, comprising the above semiconductor device, a conversion circuit that converts and outputs input power, and the semiconductor device. It includes a drive circuit that outputs a drive signal for driving to the semiconductor device, and a control circuit that outputs a control signal for controlling the drive circuit to the drive circuit.
  • the electric field concentration is relaxed at the outer peripheral end of the gate portion of the semiconductor device provided in the power conversion device, and the increase in leakage current and the air discharge due to the cracking or peeling of the gate portion are suppressed. Therefore, the insulation reliability of the power conversion device can be improved.
  • the "active region” of the semiconductor device is a region in which the main current flows when the semiconductor device is on, and the “termination region” of the semiconductor device is a region around the active region. Is defined as.
  • the "outside” of the semiconductor device means a direction from the central portion to the outer peripheral portion of the semiconductor device, and the “inside” of the semiconductor device means a direction opposite to the "outside”.
  • the conductive type of impurities will be described assuming that the "first conductive type” is n-type and the "second conductive type” is p-type, but conversely, the "first conductive type”. May be p-type, and the "second conductive type” may be n-type.
  • MOS Metal-Oxide-Semiconductor
  • MOS transistor the material of the gate insulating film or the gate electrode has been improved from the viewpoint of integration or improvement of the manufacturing process in recent years.
  • polycrystalline silicon has been adopted as a material for a gate electrode instead of a metal, mainly from the viewpoint of forming a source-drain in a self-aligned manner.
  • a material having a high dielectric constant is used for the gate insulating film, but the material is not necessarily limited to an oxide.
  • MOS metal-oxide-semiconductor laminated structure
  • MOS is broadly defined as including not only an abbreviation for Metal-Oxide-Semiconductor, but also a laminated structure of a conductor-insulator-semiconductor.
  • ordinal numbers such as “first” or “second” may be used in the description described below, these terms facilitate the understanding of the content of the embodiments. It is used for convenience, and is not limited to the order that can be generated by these ordinal numbers.
  • FIG. 1 is a cross-sectional view showing an example of the configuration of the MOSFET 100 which is a semiconductor device according to the present embodiment.
  • FIG. 2 is a plan view of the MOSFET 100. The cross section along the AA'line of FIG. 2 corresponds to FIG.
  • FIG. 3 is a cross-sectional view showing an example of the configuration of the unit cell UC, which is the smallest unit structure of the MOSFET 100, formed in the inner region RI, which is the active region shown in FIG.
  • a plurality of unit cells UC shown in FIG. 3 are arranged in the inner region RI of the MOSFET 100.
  • the structure shown at the left end of FIG. 1 is the outermost unit cell UC in the inner region RI.
  • the MOSFET 100 is formed by using an epitaxial substrate 30 composed of a single crystal substrate 31 and an epitaxial layer 32 formed on the upper surface of the single crystal substrate 31.
  • the single crystal substrate 31 is an n-type (first conductive type) silicon carbide (SiC) semiconductor substrate
  • the epitaxial layer 32 is an n-type semiconductor made of SiC epitaxially grown on the upper surface of the single crystal substrate 31. It is a layer. That is, the MOSFET 100 is a SiC-PWM.
  • an epitaxial substrate 30 having a polytype of 4H is used.
  • a p-type (second conductive type) element well region 9 is selectively formed on the surface layer portion of the upper surface of the epitaxial layer 32 in the active region (that is, the inner region RI). Further, on the surface layer portion of the element well region 9, an n-type source region 11 and a p-type contact region 19 having a higher impurity concentration than the element well region 9 are selectively formed.
  • the surface layer of the upper surface of the epitaxial layer 32 in the terminal region surrounds the active region in plan view (that is, surrounds the device well region 9 in plan view).
  • the p-shaped terminal well region 2 is selectively formed.
  • a p-type high concentration portion 20 having a relatively high impurity concentration is formed on the surface layer portion of the terminal well region 2.
  • the high concentration portion 20 is not limited to the case of p-type, and may be n-type.
  • FIG. 4 is a cross-sectional view showing a modified example of the configuration of the MOSFET according to the present embodiment.
  • a p-type low-concentration well region 3 may be provided on the outer periphery of the terminal well region 2.
  • the low-concentration well region 3 is formed on the surface layer of the upper surface of the drift layer 1 and surrounds the terminal well region 2 in a plan view. Further, the impurity concentration in the low concentration well region 3 is equal to or lower than the impurity concentration in the terminal well region 2. Further, a plurality of low-concentration well regions 3 may be provided apart from each other in the circumferential direction.
  • the n-type of the epitaxial layer 32 excluding the above-mentioned impurity regions (element well region 9, source region 11, contact region 19, terminal well region 2 and low-concentration well region 3).
  • the region of is the drift layer 1 in which the current flows due to the drift.
  • the impurity concentration of the drift layer 1 is lower than the impurity concentration of the single crystal substrate 31. Therefore, the single crystal substrate 31 has a lower resistivity than the drift layer 1.
  • the impurity concentration of the drift layer 1 is, for example, 1 ⁇ 10 14 / cm 3 or more and 1 ⁇ 10 17 / cm 3 or less.
  • the terminal well region 2 is a frame-shaped (ring-shaped) region that surrounds the active region in a plan view, and functions as a so-called guard ring.
  • the inner region RI which is the active region
  • the inner region is defined as the inner end of the terminal well region 2 as the boundary, and the inner region is the inner region RI.
  • the outer region RO which is the terminal region.
  • the upper surface S2 of the epitaxial substrate 30 in the active region straddles the element well region 9 sandwiched between the source region 11 and the drift layer 1 in a plan view.
  • the gate insulating film 12 is formed.
  • the gate electrode 13 is formed on the upper surface of the gate insulating film 12.
  • the surface layer portion of the element well region 9 covered with the gate insulating film 12 and the gate electrode 13, that is, the portion of the element well region 9 sandwiched between the source region 11 and the drift layer 1 is formed when the MOSFET 100 is turned on.
  • the gate electrode 13 is covered with the interlayer insulating film 14, and the source electrode 51 is formed on the upper surface of the interlayer insulating film 14.
  • the interlayer insulating film 14 has, for example, an elemental composition of boron or phosphorus. Therefore, the gate electrode 13 and the source electrode 51 are electrically insulated by the interlayer insulating film 14.
  • the source electrode 51 is connected to the source region 11 and the contact region 19 through contact holes formed in the interlayer insulating film 14 and the gate insulating film 12.
  • the source electrode 51 and the contact region 19 form an ohmic contact.
  • the surface protective film 6 is formed by covering the source electrode 51, the gate pad 52p, and the interlayer insulating film 14 that is not covered by the source electrode 51 and the gate pad 52p and is exposed.
  • a back surface electrode 8 that functions as a drain electrode is formed on the lower surface S1 of the epitaxial substrate 30.
  • a part of the gate insulating film 12, the gate electrode 13, the interlayer insulating film 14 and the source electrode 51 in the inner region RI has a boundary between the inner region RI and the outer region RO. Beyond, it extends to the outer region RO.
  • the source electrode 51 drawn out to the outer region RO is connected to form an ohmic contact or a Schottky contact with the high concentration portion 20 of the terminal well region 2 through a contact hole formed in the interlayer insulating film 14.
  • a field insulating film 4 having a film thickness thicker than that of the gate insulating film 12 is provided on the upper surface S2 of the epitaxial substrate 30 in the terminal region. Further, the gate electrode 13 drawn out to the outer region RO is partially formed on the upper surface of the field insulating film 4, and is formed above the terminal well region 2 via the gate insulating film 12 or the field insulating film 4. Have been placed.
  • the field insulating film 4 covers a part of the terminal well region 2 and extends beyond the outer peripheral end of the terminal well region 2 to the outside of the terminal well region 2. Further, the field insulating film 4 is not provided in the inner region RI. In other words, the field insulating film 4 has an opening including the inner region RI in a plan view.
  • the interlayer insulating film 14 covering the gate electrode 13 extends to the outside of the terminal well region 2 and is formed on the upper surface of the field insulating film 4.
  • a gate pad 52p is formed in the terminal region at the position along the AA'line in FIG.
  • the gate pad 52p is formed on the upper surface of the interlayer insulating film 14 that covers the gate electrode 13 drawn out to the outer region RO, and is connected to the gate electrode 13 through a contact hole formed in the interlayer insulating film 14.
  • FIG. 5 is a cross-sectional view showing a modified example of the configuration of the MOSFET according to the present embodiment.
  • a plurality of the above contact holes may be formed, and as shown in FIG. 5, contact holes are formed in the interlayer insulating film 114 at the position of the outermost periphery of the gate pad 152p, and the contact holes are formed on the outermost periphery of the gate pad 152p.
  • the gate pad 152p and the gate electrode 13 may be connected.
  • the gate wiring 52w connected to the gate pad 52p extends to the central portion of the MOSFET 100.
  • the gate pad 52p is arranged so as to be partially surrounded by the source electrode 51 in a plan view (so as to enter the region surrounded by the region where the source electrode 51 is formed).
  • the gate portion 52 (that is, the gate pad 52p and the gate wiring 52w) functions as an electrode that receives a gate control signal for controlling an electrical path between the source electrode 51 and the back surface electrode 8.
  • the gate portion 52 (that is, the gate pad 52p and the gate wiring 52w) is separated from the source electrode 51 and is electrically isolated from the source electrode 51.
  • the field insulating film 4 is formed outside the connection portion between the high concentration portion 20 of the terminal well region 2 and the source electrode 51, but the field insulating film 4 is high. It may be formed to the inside of the connection portion between the concentration portion 20 and the source electrode 51. In this case, the source electrode 51 is connected to the high concentration portion 20 of the terminal well region 2 through a contact hole penetrating both the interlayer insulating film 14 and the field insulating film 4.
  • the outer peripheral end portion of the gate electrode 13 is the outer peripheral end portion of the gate pad 52p (or the gate pad 152p) and the terminal well region 2. It is located between the outer peripheral end of the. Further, the outer peripheral end portion of the gate electrode 13 is the gate pad 52p (or the gate pad 52p) in all the regions of the outer peripheral end portion of the gate pad 52p (or the gate pad 152p), not limited to the position along the AA'line in FIG. , Gate pad 152p) may be located between the outer peripheral end portion and the outer peripheral end portion of the terminal well region 2.
  • FIG. 6 is a cross-sectional view showing a modified example of the configuration of the MOSFET according to the present embodiment.
  • the gate electrode 113 does not necessarily have to be formed over the entire lower portion of the gate pad 52p.
  • the gate electrode 113 is formed at a position corresponding to the outer peripheral end portion of the gate pad 52p, but is not formed at a position corresponding to another portion of the gate pad 52p (that is, an opening is formed in a plan view). Has been).
  • An interlayer insulating film 214 is formed in the region.
  • the gate electrode 113 is connected to the gate pad 52p or the gate wiring 52w at a position (not shown) in FIG.
  • SiC is assumed as the material of the epitaxial substrate 30, but the material of the epitaxial substrate 30 is not limited to SiC, and is, for example, another wide bandgap semiconductor such as gallium nitride (GaN). May be good.
  • GaN gallium nitride
  • the semiconductor device according to the present embodiment may be a transistor other than MOSFET, for example, a JFET (JFET), an IGBT (Insulated Gate Bipolar Transistor), or the like.
  • JFET JFET
  • IGBT Insulated Gate Bipolar Transistor
  • planar type transistor is exemplified in this embodiment, the transistor may be a trench type.
  • the first state is a state in which a positive voltage equal to or higher than the threshold value is applied to the gate electrode 13, and hereinafter, this state is referred to as an "on state".
  • an inverted channel is formed in the channel region.
  • the inverting channel is a path for carrier electrons to flow between the source region 11 and the drift layer 1.
  • the on state when a high voltage is applied to the back surface electrode 8 with reference to the potential of the source electrode 51, a current flows through the single crystal substrate 31 and the drift layer 1. At this time, the voltage between the source electrode 51 and the back surface electrode 8 is called “on voltage”, and the current flowing between the source electrode 51 and the back surface electrode 8 is called “on current”.
  • the on-current flows only in the active region where the channel exists, not in the terminal region.
  • the second state is a state in which a voltage less than the threshold value is applied to the gate electrode 13, and hereinafter, this state is referred to as an "off state".
  • this state is referred to as an "off state".
  • the MOSFET 100 When the MOSFET 100 is in the off state, no inverting channel is formed in the channel region. Therefore, the on-current does not flow. Therefore, when a high voltage is applied between the source electrode 51 and the back surface electrode 8, this high voltage is maintained. At this time, since the voltage between the gate electrode 13 and the source electrode 51 is very small with respect to the voltage between the source electrode 51 and the back surface electrode 8, it is also high between the gate electrode 13 and the back surface electrode 8. A voltage will be applied.
  • the MOSFET 100 When the MOSFET 100 is in the off state, a large electric field is applied between the drift layer 1 and the element well region 9 and near the interface of the pn junction between the drift layer 1 and the terminal well region 2.
  • the voltage to the back surface electrode 8 when this electric field reaches the critical electric field and avalanche breakdown occurs is defined as the maximum voltage (avalanche voltage) of the MOSFET 100.
  • the rated voltage is set so that the MOSFET 100 is used in a voltage range in which avalanche breakdown does not occur.
  • the direction from the pn junction interface between the drift layer 1 and the element well region 9 and between the drift layer 1 and the terminal well region 2 toward the single crystal substrate 31 (lower in FIG. 1).
  • the depletion layer spreads in the direction toward the outer periphery of the drift layer 1 (direction from the inner region RI to the outer region RO in FIG. 1). Further, the depletion layer spreads from the pn junction interface between the drift layer 1 and the terminal well region 2 into the terminal well region 2, and the degree of expansion largely depends on the impurity concentration in the terminal well region 2.
  • the impurity concentration in the terminal well region 2 is increased, the spread of the depletion layer in the terminal well region 2 is suppressed, and the tip position of the depletion layer becomes a position close to the boundary between the terminal well region 2 and the drift layer 1. ..
  • the position of the tip of the depletion layer can be investigated by TCAD (Technology CAD) simulation or the like.
  • TCAD Technology CAD
  • the outer region RO in the depleted layer (depleted region) inside the epitaxial layer 32, a potential difference is generated from the outer peripheral side to the center of the epitaxial layer 32.
  • the non-depleted region inside the terminal well region 2 can be regarded as having substantially the same potential as the source electrode 51.
  • the impurity concentration of the terminal well region 2 is usually set to an impurity concentration that does not deplete the inside of the terminal well region 2 at the lower part of the gate electrode 13 and the gate pad 52p.
  • the encapsulating resin provided to cover the semiconductor chip may contain moisture.
  • the surface protective film 6 (upper surface film) is made of a resin material having high water absorption such as polyimide
  • the surface protective film 6 contains a large amount of water under high humidity, and the water content is the epitaxial layer 32 and the gate pad 52p. May reach the top surface of.
  • the surface protective film 6 is made of a highly moisture-resistant material such as SiN, cracks are likely to occur in the surface protective film 6 due to stress generated during the process, and the epitaxial layer 32 and the gate pad 52p are moistened through the cracks. May be exposed to.
  • the end portion of the epitaxial layer 32 acts as an anode and the gate pad 52p acts as a cathode in the terminal region due to the voltage applied to the MOSFET 100 in the off state. Further, when a negative voltage is applied to the gate pad 52p with respect to the source electrode 51, the gate pad 52p also applies to the source electrode 51 and the terminal well region 2 connected to the source electrode 51. Acts as a cathode. In the vicinity of the gate pad 52p, which is the cathode, moisture causes an oxygen reduction reaction represented by the following formula (1) and a hydrogen production reaction represented by the formula (2).
  • the concentration of hydroxide ions increases in the vicinity of the gate pad 52p.
  • This hydroxide ion chemically reacts with the gate pad 52p.
  • the gate pad 52p is made of aluminum
  • the aluminum may become aluminum hydroxide by the above chemical reaction.
  • the reaction between aluminum and hydroxide ions is accelerated according to the surrounding electric field strength. Since a potential gradient is generated in the depleted region inside the semiconductor layer, in the MOSFET 100 according to the present embodiment, a potential gradient along the upper surface S2 is generated in the region where the depletion layer reaches the upper surface of the epitaxial substrate 30. do. Since this potential gradient is inherited by the field insulating film 4 and the interlayer insulating film 14 formed on the upper surface S2 of the epitaxial layer 32, an electric field is generated around the end of the gate pad 52p. As a result, when the electric field strength at the end of the gate pad 52p exceeds a certain level, an aluminum hydroxide formation reaction occurs, and the reaction is accelerated as the electric field strength increases.
  • the interlayer insulating film 14 When the interlayer insulating film 14 contains boron (B) or phosphorus (P), the interlayer insulating film 14 tends to absorb water as the concentration thereof increases. For example, when the concentration of boron exceeds 2% and the concentration of phosphorus exceeds 5%, the tendency becomes remarkable and the production of aluminum hydroxide is accelerated.
  • B boron
  • P phosphorus
  • the outer peripheral end portion of the gate pad 52p is located on the inner peripheral side of the outer peripheral end portion of the terminal well region 2 at the position along the AA'line in FIG. Therefore, the electric field strength around the gate pad 52p is relaxed.
  • the impurity concentration in the terminal well region 2 is set to a certain level or higher, the depletion layer hardly spreads inside the terminal well region 2, and the electric field strength around the gate pad 52p can be effectively relaxed. .. Therefore, the generation of aluminum hydroxide can be effectively suppressed.
  • the electric field strength around the gate pad 52p is effectively relaxed, and the terminal well region 2 is provided. Since the electric field strength of the epitaxial layer 32 can be relaxed around the outer peripheral end portion of the MOSFET 100, the avalanche voltage of the MOSFET 100 can be increased.
  • the outer peripheral end portion of the gate electrode 13 is located on the outer peripheral side of the outer peripheral end portion of the gate pad 52p at a position along the AA'line of FIG. Therefore, when a negative voltage is applied to the gate pad 52p with respect to the source electrode 51, the gate pad 52p and the terminal well region are provided in the region where the gate electrode 13 is provided between the gate pad 52p and the terminal well region 2.
  • the potential difference from 2 is generated only inside the field insulating film 4 below the gate electrode 13. Therefore, the electric field strength around the gate pad 52p is relaxed.
  • the gate electrode 13 is present at the lower part of the outer peripheral end portion of the gate pad 52p where the electric field is particularly easy to concentrate, so that the electric field concentration at the lower outer peripheral end portion of the gate pad 52p is concentrated. It can be relaxed and the generation of aluminum hydroxide can be suppressed.
  • the gate electrode 13 is not provided between the gate pad 52p and the terminal well region 2, the potential difference between the gate pad 52p and the terminal well region 2 is shared by the field insulating film 4 and the interlayer insulating film 14. Therefore, since the electric field strength inside the field insulating film 4 is relaxed, it is possible to suppress a decrease in yield due to dust or the like mixed in when the MOSFET 100 is manufactured.
  • the gate electrode 113 is partially opened at the lower part of the gate pad 52p except for the region formed at the position straddling the outer peripheral end portion of the gate pad 52p.
  • the outer peripheral end portion of the gate electrode 13 is the outer peripheral end portion of the gate pad 52p and the terminal well region 2.
  • the electric field concentration can be alleviated in all the regions of the outer peripheral end portion below the gate pad 52p, and the generation of aluminum hydroxide can be suppressed.
  • a contact hole is formed in the interlayer insulating film 114 at the outermost peripheral position of the gate pad 152p, and the gate pad 152p and the gate electrode 13 are in contact with each other at the outermost peripheral position of the gate pad 152p.
  • the formation of aluminum hydroxide at the end of the gate pad 52p (or the gate pad 152p) is suppressed.
  • the single crystal substrate 31 is a SiC substrate having a polytype of 4H and an off angle of 4 ° or 8 °.
  • the upper surface of the single crystal substrate 31 is n-type and has an impurity concentration of 1 ⁇ 10 14 / cm 3 or more and 1 ⁇ 10 17 / cm.
  • the epitaxial layer 32 which is 3 or less is formed.
  • the epitaxial substrate 30 composed of the single crystal substrate 31 and the epitaxial layer 32 is obtained.
  • an impurity region is formed on the surface layer portion of the epitaxial layer 32.
  • the terminal well region 2, the element well region 9, the contact region 19, the high concentration portion 20, and the source region 11 are formed on the surface layer portion of the epitaxial layer 32.
  • the low concentration well region 3 may be formed.
  • N nitrogen
  • Al or B or the like is used as the p-type impurity.
  • the terminal well region 2 and the element well region 9 may be collectively formed by the same ion implantation step.
  • the contact region 19 and the high concentration portion 20 of the terminal well region 2 can be collectively formed by the same ion implantation step.
  • the impurity concentration in the element well region 9 is, for example, 1.0 ⁇ 10 18 / cm 3 or more and 1.0 ⁇ 10 20 / cm 3 or less.
  • the impurity concentration in the source region 11 and the impurity concentration in the contact region 19 are higher than the impurity concentration in the element well region 9, for example, 1.0 ⁇ 10 19 / cm 3 or more and 1.0 ⁇ 10 22. / Cm 3 or less.
  • the dose amount of the terminal well region 2 is preferably 2.0 ⁇ 10 13 / cm 2 or more, and is, for example, 5.0 ⁇ 10 13 / cm 2 .
  • the dose amount of the low concentration well region 3 is preferably 0.5 ⁇ 10 13 / cm 2 or more and 5 ⁇ 10 13 / cm 2 or less, for example, 1.0 ⁇ 10 13 / cm 2 . ..
  • the implantation energy of ion implantation is, for example, 100 keV or more and 700 keV or less.
  • the impurity concentration of the low concentration well region 3 converted from the above dose amount [cm -2 ] is 1 ⁇ 10 17 / cm 3 or more and 1 ⁇ 10 19 / cm 3 or less.
  • the impurity is N
  • the implantation energy of ion implantation is, for example, 20 keV or more and 300 keV or less.
  • an annealing treatment is performed at a temperature of 1500 ° C. or higher using a heat treatment device. This activates the impurities added by ion implantation.
  • a SiO 2 film having a thickness of 0.5 ⁇ m or more and a thickness of 2 ⁇ m or less is formed on the upper surface S2 of the epitaxial substrate 30 by a chemical vapor deposition (CVD) method.
  • the field insulating film 4 is formed by patterning the SiO 2 film by the photolithography step and the etching step. At this time, the field insulating film 4 is patterned into a shape that covers a part of the terminal well region 2 and extends beyond the end of the terminal well region 2 to the outer peripheral side of the terminal well region 2.
  • the SiO 2 film as the gate insulating film 12 is formed by thermally oxidizing the upper surface of the epitaxial layer 32 that is not covered with the field insulating film 4. Then, a polycrystalline silicon film having conductivity is formed on the upper surface of the gate insulating film 12 by a reduced pressure CVD method, and further, the polycrystalline silicon film is patterned by a photolithography step and an etching step, whereby the gate electrode 13 is formed.
  • the gate electrode 13 rides on the upper surface of the field insulating film 4 in the terminal region, and the outer peripheral end portion of the gate electrode 13 is formed so as to be located on the inner peripheral side of the outer peripheral end portion of the terminal well region 2.
  • the SiO 2 film as the interlayer insulating film 14 is formed by the CVD method. Then, in the photolithography step and the etching step, a contact hole is formed which penetrates the gate insulating film 12 and the interlayer insulating film 14 and reaches each of the contact region 19, the source region 11, and the high-concentration portion 20 in the terminal region. .. In this step, a contact hole is formed in the terminal region through the interlayer insulating film 14 and reaching the gate electrode 13.
  • BPSG for example, the shape of the step is smoothed by an annealing treatment at 1000 ° C. As a result, the implantability of the electrode in the contact hole is improved, so that a fine structure can be formed.
  • a material layer of the surface electrode 50 including the source electrode 51 and the gate portion 52 (that is, the gate pad 52p and the gate wiring 52w) is formed on the upper surface S2 of the epitaxial substrate 30 by a sputtering method or a vapor deposition method. Further, the material layer of the back surface electrode 8 is formed on the lower surface S1 of the epitaxial substrate 30 by the same method.
  • the surface electrode 50 includes, for example, one or more of Ti, Ni, W, Mo, and Au, a base layer for making electrical contact with the epitaxial substrate 30, and any one of Al and Cu.
  • a base layer for making electrical contact with the epitaxial substrate 30, and any one of Al and Cu is formed of a metal containing a plurality of metals, or a thick film layer such as an Al alloy such as Al—Si.
  • the material of the back surface electrode 8 for example, a metal containing any one or more of Ti, Ni, Al, Cu, and Au is used.
  • a silicide film may be previously formed on the portion of the epitaxial substrate 30 that comes into contact with the front surface electrode 50 or the back surface electrode 8.
  • the back surface electrode 8 may be formed at the end of all steps.
  • the surface electrode 50 is patterned by a photolithography process and an etching process. Then, the surface electrode 50 is separated into a source electrode 51 and a gate portion 52 (that is, a gate pad 52p and a gate wiring 52w).
  • the outer peripheral end portion of the gate pad 52p is formed so as to be located on the inner peripheral side of the outer peripheral end portion of the gate electrode 13. Further, the outer peripheral end portion of the gate pad 52p is the inner circumference of the outer peripheral end portion of the gate electrode 13 in all the regions of the outer peripheral end portion of the gate pad 52p, not limited to the position along the AA'line in FIG. It may be formed so as to be located on the side.
  • the MOSFET 100 whose example is shown in FIG. 1 is obtained.
  • the surface protective film 6 is processed into a desired shape by, for example, a polyimide coating step, a photolithography step, and an etching step. Further, the surface protective film 6 may be formed by depositing a SiN film by a CVD method and performing a photolithography step and an etching step.
  • the MOSFET 100 As described above, according to the MOSFET 100 according to the present embodiment, it is possible to suppress the formation of aluminum hydroxide at the end of the gate pad 52p in the terminal region. Therefore, cracking or peeling of the gate pad 52p and the surface protective film 6 is suppressed. Therefore, it is possible to suppress an increase in leakage current and air discharge due to cracking or peeling of the gate pad 52p and the surface protective film 6, so that the insulation reliability of the MOSFET 100 can be improved.
  • FIG. 7 is a plan view showing an example of the configuration of the MOSFET 200 which is a semiconductor device according to the present embodiment.
  • FIG. 8 is a cross-sectional view of the MOSFET 200.
  • FIG. 8 corresponds to a cross section along the BB'line of FIG.
  • the gate wiring 252w connected to the gate pad 52p is provided so as to surround the source electrode 51 in a plan view.
  • the gate wiring 252w is connected to the gate electrode 13 through a contact hole formed in the interlayer insulating film 314.
  • the gate pad 52p may be provided at a corner portion of the terminal region (that is, a bent portion of the gate wiring 252w in a plan view).
  • the outer peripheral end portion of the gate electrode 13 is the outer peripheral end portion of the gate pad 52p and the terminal well region 2. It is located between the outer peripheral end of the. Further, at a position along the BB'line of FIG. 7, the outer peripheral end portion of the gate electrode 13 is located between the outer peripheral end portion of the gate wiring 252w and the outer peripheral end portion of the terminal well region 2. In addition, not only in the position along the BB'line of FIG. 7, in all the regions of the outer peripheral end portion of the gate wiring 252w, the outer peripheral end portion of the gate electrode 13 is the outer peripheral end portion and the terminal well region of the gate wiring 252w. It may be located between the outer peripheral end portion of 2.
  • a p-type low-concentration well region 3 having a lower impurity concentration than the terminal well region 2 shown in FIG. 4 may be provided on the outer peripheral portion of the terminal well region 2.
  • a contact hole is formed in the interlayer insulating film 314 at the position of the outermost circumference of the gate wiring 252w, and the outermost circumference of the gate wiring 252w is also formed.
  • the gate wiring 252w and the gate electrode 13 may be connected.
  • the on state in which a positive voltage equal to or higher than the threshold value is applied to the gate electrode 13 and the threshold value in the gate electrode 13 It operates separately from the off state, which is the state in which a voltage less than less than is applied.
  • the impurity concentration of the terminal well region 2 is usually an impurity concentration that does not deplete the inside of the terminal well region 2 at the lower part of the gate electrode 13, the gate pad 52p and the gate wiring 252w. Set.
  • the encapsulating resin provided to cover the semiconductor chip may contain moisture.
  • the surface protective film 6 is made of a resin material having high water absorption such as polyimide
  • the surface protective film 6 contains a large amount of water under high humidity, and the water content is the epitaxial layer 32, the gate pad 52p, and the gate wiring 252w. May reach the top surface of.
  • the surface protective film 6 is made of a highly moisture-resistant material such as SiN, cracks are likely to occur in the surface protective film 6 due to stress generated during the process, and the epitaxial layer 32, the gate pad 52p, and the gate are easily cracked through the cracks.
  • the wiring 252w may be exposed to moisture.
  • the voltage applied to the MOSFET 200 in the off state causes the end portion of the epitaxial layer 32 to act as an anode and the gate portion 252 (gate pad 52p and gate wiring 252w) to act as a cathode in the terminal region. .. Further, when a negative voltage is applied to the gate portion 252 (gate pad 52p and gate wiring 252w) with respect to the source electrode 51, the source electrode 51 and the terminal well region connected to the source electrode 51 The gate portion 252 (gate pad 52p and gate wiring 252w) also acts as a cathode with respect to 2.
  • the concentration of hydroxide ions increases as in the case of the first embodiment.
  • This hydroxide ion chemically reacts with the gate portion 252 (gate pad 52p and gate wiring 252w).
  • the gate portion 252 (gate pad 52p and gate wiring 252w) is made of aluminum, the aluminum may become aluminum hydroxide by a chemical reaction.
  • the reaction between aluminum and hydroxide ions is accelerated according to the surrounding electric field strength. Since a potential gradient is generated in the depleted region inside the semiconductor layer, in the MOSFET 200 according to the present embodiment, a potential gradient along the upper surface S2 is generated in the region where the depletion layer reaches the upper surface of the epitaxial substrate 30. do. Since this potential gradient is inherited by the field insulating film 4 and the interlayer insulating film 314 formed on the upper surface S2 of the epitaxial layer 32, an electric field is generated around the end of the gate portion 252 (gate pad 52p and gate wiring 252w). do. As a result, when the electric field strength at the end of the gate portion 252 (gate pad 52p and gate wiring 252w) exceeds a certain level, an aluminum hydroxide formation reaction occurs, and the reaction is accelerated as the electric field strength increases.
  • the outer peripheral end portion of the gate portion 252 (gate pad 52p and gate wiring 252w) is the outer peripheral end portion of the terminal well region 2 as in the MOSFET 100 in the first embodiment. Since it is located on the inner peripheral side of the portion, the electric field strength around the gate portion 252 (gate pad 52p and gate wiring 252w) is relaxed.
  • the impurity concentration in the terminal well region 2 is set to a certain level or higher, the depletion layer hardly spreads inside the terminal well region 2, and the electric field strength around the gate portion 252 (gate pad 52p and gate wiring 252w) is eliminated. Can be effectively alleviated. Therefore, the generation of aluminum hydroxide can be effectively suppressed.
  • the electric field strength around the gate portion 252 (gate pad 52p and gate wiring 252w) is effective.
  • the electric field strength of the epitaxial layer 32 around the outer peripheral end of the end well region 2 can be relaxed, so that the avalanche voltage of the MOSFET 200 can be increased.
  • the outer peripheral end portion of the gate electrode 13 is located on the outer peripheral side of the outer peripheral end portion of the gate pad 52p, as in the case of the MOSFET 100 in the first embodiment.
  • the outer peripheral end portion of the gate electrode 13 is located on the outer peripheral side of the outer peripheral end portion of the gate wiring 252w.
  • the gate portion 252 When a negative voltage is applied to the gate portion 252 (gate pad 52p and gate wiring 252w) with respect to the source electrode 51, the gate is between the gate portion 252 (gate pad 52p and gate wiring 252w) and the terminal well region 2. In the region provided with the electrode 13, the potential difference between the gate portion 252 (gate pad 52p and the gate wiring 252w) and the terminal well region 2 occurs only inside the field insulating film 4 below the gate electrode 13. Therefore, the electric field strength around the gate portion 252 (gate pad 52p and gate wiring 252w) is relaxed.
  • the gate electrode 13 is present at the lower part of the outer peripheral end portion of the gate portion 252 (gate pad 52p and gate wiring 252w) where the electric field is particularly easy to concentrate, so that the gate portion 252 (gate portion 252) ( The electric field concentration at the outer peripheral end of the lower portion of the gate pad 52p and the gate wiring 252w) can be alleviated to suppress the generation of aluminum hydroxide.
  • the outer peripheral end portion of the gate electrode 13 is the outer peripheral end portion of the gate wiring 252w and the terminal well region 2.
  • the electric field concentration can be alleviated in all the regions of the lower outer peripheral end portion of the gate wiring 252w, and the generation of aluminum hydroxide can be suppressed.
  • a contact hole is formed in the interlayer insulating film 314 at the position of the outermost periphery of the gate pad 52p and the gate wiring 252w, and the gate pad 52p is formed on the outermost periphery of the gate pad 52p and the gate wiring 252w.
  • the formation of aluminum hydroxide at the end of the gate portion 252 (gate pad 52p and gate wiring 252w) is suppressed.
  • a photolithography step for forming a resist mask As in the case of the MOSFET 100 in the first embodiment, a photolithography step for forming a resist mask, an ion implantation step for implanting ions using the resist mask as an injection mask, and further. It is manufactured by repeating the film forming process and the etching process.
  • the outer periphery of the gate pad 52p is formed.
  • the end portion is formed so as to be located on the inner peripheral side of the outer peripheral end portion of the gate electrode 13.
  • the outer peripheral end portion of the gate wiring 252w is formed so as to be located on the inner peripheral side of the outer peripheral end portion of the gate electrode 13.
  • outer peripheral end portion of the gate wiring 252w is the inner circumference of the outer peripheral end portion of the gate electrode 13 in all the regions of the outer peripheral end portion of the gate wiring 252w, not limited to the position along the BB'line of FIG. It may be formed so as to be located on the side.
  • the MOSFET 200 it is possible to suppress the generation of aluminum hydroxide at the end of the gate portion 252 (gate pad 52p and gate wiring 252w) in the terminal region. Therefore, cracking or peeling of the gate pad 52p, the gate wiring 252w, and the surface protective film 6 is suppressed. Therefore, it is possible to suppress an increase in leakage current and aerial discharge due to cracking or peeling of the gate pad 52p, the gate wiring 252w, and the surface protective film 6, so that the insulation reliability of the MOSFET 200 can be improved.
  • FIG. 9 is a plan view showing an example of the configuration of the MOSFET 300, which is a semiconductor device according to the present embodiment.
  • FIG. 10 is a cross-sectional view of the MOSFET 300.
  • FIG. 10 corresponds to a cross section along the CC'line of FIG.
  • the gate wiring 352w is partially surrounded by the source electrode 51 in a plan view while being separated from the gate pad 52p (gate pad 52p). Similarly, the source electrode 51 is provided so as to enter the region surrounded by the formed region).
  • the gate wiring 352w is connected to the gate electrode 313 through a contact hole formed in the interlayer insulating film 314.
  • the gate electrode 313 is partially open in the region between the gate pad 52p and the gate wiring 352w.
  • the gate electrode 313 is not connected to the gate pad 52p in the terminal region at the position along the CC'line of FIG.
  • the gate electrode 313 electrically connects the gate pad 52p and the gate wiring 352w via a contact hole formed in the interlayer insulating film 314 in a part of the terminal region other than the position along the CC'line of FIG. You are connected.
  • the gate pad 52p may be provided at a corner portion of the terminal region (that is, a curved portion of the gate wiring 352w in a plan view).
  • a part of the gate electrode 313 may be separated in the terminal region and may be connected to the gate pad 52p and the gate wiring 352w via a contact hole formed in the interlayer insulating film 314.
  • the gate electrode 313 of the unit cell UC extends to the terminal region, but is not connected to the gate pad 52p but is connected only to the gate wiring 352w.
  • the outer peripheral end portion of the gate electrode 313 is the outer peripheral end portion of the gate pad 52p at the position along the CC'line of FIG. It is located between the terminal well region 2 and the outer peripheral end portion of the terminal well region 2. Further, in the region where the gate pad 52p is not formed, similarly to the MOSFET 200 in the second embodiment, the outer peripheral end portion of the gate electrode 313 is the outer peripheral end portion of the gate wiring 352w and the outer peripheral end portion of the terminal well region 2. Located between and.
  • the outer peripheral end of the gate electrode 313 is the outer peripheral end of the gate pad 52p and the terminal well region 2. It may be located between the outer peripheral end portion of the. Further, even in the region where the gate pad 52p is not formed, in all the regions of the outer peripheral end portion of the gate wiring 352w, the outer peripheral end portion of the gate electrode 313 is the outer peripheral end portion of the gate wiring 352w and the outer peripheral end portion of the terminal well region 2. It may be located between the parts.
  • the gate electrode 313 located at the lower part of the outer peripheral end portion of the gate pad 52p may extend from the region connected to the gate pad 52p or may extend from the region connected to the gate wiring 352w. good.
  • a p-type low-concentration well region 3 having a lower impurity concentration than the terminal well region 2 shown in FIG. 4 may be provided on the outer peripheral portion of the terminal well region 2.
  • a contact hole is formed in the interlayer insulating film 314 at the outermost peripheral positions of the gate pad 52p and the gate wiring 352w, and the gate pad is formed.
  • the gate pad 52p, the gate wiring 352w, and the gate electrode 313 may be connected at the outermost periphery of the 52p and the gate wiring 352w.
  • the gate electrode 313 does not necessarily have to be provided in the entire lower portion of the gate pad 52p.
  • the operation is divided into an off state in which a voltage less than the threshold value is applied to the gate electrode 313.
  • the gate electrode 313 is partially open in the region between the gate pad 52p and the gate wiring 352w. Therefore, only in a part of the periphery of the gate pad 52p, there is a gate electrode 313 that electrically connects the gate pad 52p and the gate wiring 352w via the contact hole.
  • the MOSFET 300 according to the present embodiment has a built-in parasitic gate resistor by the gate electrode 313, and self-oscillation at the time of switching between the on state and the off state is suppressed.
  • the resistance value of such a parasitic gate resistance can be controlled by changing the shape of the gate electrode 313 that electrically connects the gate pad 52p and the gate wiring 352w via the contact hole.
  • the impurity concentration of the terminal well region 2 is usually set to an impurity concentration that does not deplete the inside of the terminal well region 2 at the lower part of the gate electrode 313, the gate pad 52p and the gate wiring 352w. Will be done.
  • the encapsulating resin provided to cover the semiconductor chip may contain moisture.
  • the surface protective film 6 is made of a resin material having high water absorption such as polyimide
  • the surface protective film 6 contains a large amount of water under high humidity, and the water content is the epitaxial layer 32, the gate pad 52p, and the gate wiring 352w. May reach the top surface of.
  • the surface protective film 6 is made of a highly moisture-resistant material such as SiN, cracks are likely to occur in the surface protective film 6 due to stress generated during the process, and the epitaxial layer 32, the gate pad 52p, and the gate are easily cracked through the cracks.
  • the wiring 352w may be exposed to moisture.
  • the voltage applied to the MOSFET 300 in the off state causes the edge portion of the epitaxial layer 32 to act as an anode and the gate portion 352 (gate pad 52p and gate wiring 352w) to act as a cathode in the terminal region. do. Further, when a negative voltage is applied to the gate portion 352 (gate pad 52p and gate wiring 352w) with respect to the source electrode 51, the source electrode 51 and the terminal well region connected to the source electrode 51 The gate portion 352 (gate pad 52p and gate wiring 352w) also acts as a cathode with respect to 2.
  • the concentration of hydroxide ions increases as in the case of the first embodiment.
  • This hydroxide ion chemically reacts with the gate portion 352 (gate pad 52p and gate wiring 352w).
  • the gate portion 352 (gate pad 52p and gate wiring 352w) is made of aluminum, the aluminum may become aluminum hydroxide by a chemical reaction.
  • the reaction between aluminum and hydroxide ions is accelerated according to the surrounding electric field strength. Since a potential gradient is generated in the depleted region inside the semiconductor layer, in the MOSFET 300 according to the present embodiment, a potential gradient along the upper surface S2 is generated in the region where the depletion layer reaches the upper surface of the epitaxial substrate 30. do. Since this potential gradient is inherited by the field insulating film 4 and the interlayer insulating film 314 formed on the upper surface S2 of the epitaxial layer 32, an electric field is generated around the end of the gate portion 352 (gate pad 52p and gate wiring 352w). do. As a result, when the electric field strength at the end of the gate portion 352 (gate pad 52p and gate wiring 352w) exceeds a certain level, an aluminum hydroxide formation reaction occurs, and the reaction is accelerated as the electric field strength increases.
  • the outer peripheral end portion of the gate portion 352 (gate pad 52p and the gate wiring 352w) is the outer peripheral end portion of the terminal well region 2 as in the MOSFET 200 in the second embodiment. Since it is located on the inner peripheral side of the portion, the electric field strength around the gate portion 352 (gate pad 52p and gate wiring 352w) is relaxed.
  • the impurity concentration in the terminal well region 2 is set to a certain level or higher, the depletion layer hardly spreads inside the terminal well region 2, and the electric field strength around the gate portion 352 (gate pad 52p and gate wiring 352w) is eliminated. Can be effectively alleviated. Therefore, the generation of aluminum hydroxide can be effectively suppressed.
  • the MOSFET 300 according to the present embodiment has a built-in parasitic gate resistance. Therefore, the parasitic gate resistance suppresses self-oscillation during switching between the on state and the off state, and the gate portion 352 (gate pad 52p and gate wiring 352w) caused by fluctuations in the gate voltage or sudden changes in the drain voltage. It is possible to suppress the concentration of electric fields in the surroundings and suppress the generation of aluminum hydroxide.
  • the electric field strength around the gate portion 352 (gate pad 52p and gate wiring 352w) is effective.
  • the electric field strength of the epitaxial layer 32 around the outer peripheral end of the end well region 2 can be relaxed, so that the avalanche voltage of the MOSFET 300 can be increased.
  • the outer peripheral end portion of the gate electrode 313 is the gate pad 52p. It is located on the outer peripheral side of the outer peripheral end of the. In addition, in the region where the gate pad 52p is not formed, the outer peripheral end portion of the gate electrode 313 is located on the outer peripheral side of the outer peripheral end portion of the gate wiring 352w.
  • the gate portion 352 When a negative voltage is applied to the gate portion 352 (gate pad 52p and gate wiring 352w) with respect to the source electrode 51, the gate is between the gate portion 352 (gate pad 52p and gate wiring 352w) and the terminal well region 2. In the region provided with the electrode 313, the potential difference between the gate portion 352 (gate pad 52p and the gate wiring 352w) and the terminal well region 2 occurs only inside the field insulating film 4 below the gate electrode 313. Therefore, the electric field strength around the gate portion 352 (gate pad 52p and gate wiring 352w) is relaxed.
  • the gate electrode 313 is present at the lower part of the outer peripheral end portion of the gate portion 352 (gate pad 52p and gate wiring 352w) where the electric field is particularly easy to concentrate, so that the gate portion 352 (gate portion 352 (gate pad 52p and gate wiring 352w)) is present.
  • the electric field concentration at the outer peripheral end of the lower portion of the gate pad 52p and the gate wiring 352w) can be alleviated to suppress the generation of aluminum hydroxide.
  • the gate electrode 313 is not provided between the gate pad 52p and the terminal well region 2, the potential difference between the gate pad 52p and the terminal well region 2 is shared by the field insulating film 4 and the interlayer insulating film 314. Therefore, the electric field strength inside the field insulating film 4 is relaxed, and it is possible to suppress a decrease in yield due to dust or the like mixed in when the MOSFET 300 is manufactured.
  • the gate pad 52p is particularly liable to concentrate the electric field by partially opening at the lower part of the gate pad 52p. It is possible to alleviate the electric field concentration at the outer peripheral end of the lower part of the sill and suppress the decrease in yield.
  • the outer peripheral end portion of the gate electrode 313 is the outer peripheral end portion of the gate pad 52p and the terminal well region 2.
  • the electric field concentration can be alleviated in all the regions of the outer peripheral end portion below the gate pad 52p, and the generation of aluminum hydroxide can be suppressed.
  • the outer peripheral end portion of the gate electrode 313 is the outer peripheral end portion of the gate wiring 352w and the outer peripheral end portion of the terminal well region 2.
  • the electric field concentration can be alleviated in all the regions of the outer peripheral end portion of the lower portion of the gate wiring 352w, and the generation of aluminum hydroxide can be suppressed.
  • a contact hole is formed in the interlayer insulating film 314 at the position of the outermost periphery of the gate pad 52p and the gate wiring 352w, and the gate pad 52p is formed on the outermost periphery of the gate pad 52p and the gate wiring 352w.
  • the formation of aluminum hydroxide at the end of the gate wiring 352w in the region where the gate pad 52p and the gate pad 52p are not formed is suppressed.
  • the photolithography step of forming the resist mask and the ion implantation using the resist mask as the implantation mask is manufactured by repeating the ion implantation process, the film forming process, and the etching process.
  • the gate electrode 313 is patterned by opening a part of the area between the gate pad 52p and the gate wiring 352w so that the gate electrode 313 is not formed.
  • a structure may be configured in which a part of the gate electrode 313 is separated in the terminal region, the gate electrode 313 of the unit cell UC extends to the terminal region and is connected only to the gate wiring 352w, and is not connected to the gate pad 52p. Even when the opening of the gate electrode 313 overlaps with at least one of the gate pad 52p and the gate wiring 352w, the gate electrode 313 is formed thin to form a parasitic gate resistance. It should be done.
  • FIG. 9 shows.
  • the outer peripheral end portion of the gate pad 52p is formed so as to be located on the inner peripheral side of the outer peripheral end portion of the gate electrode 313.
  • the outer peripheral end portion of the gate wiring 352w is formed so as to be located on the inner peripheral side of the outer peripheral end portion of the gate electrode 313.
  • the MOSFET 300 it is possible to suppress the generation of aluminum hydroxide at the end of the gate portion 352 (gate pad 52p and gate wiring 352w) in the terminal region. Therefore, cracking or peeling of the gate pad 52p, the gate wiring 352w, and the surface protective film 6 is suppressed. Therefore, it is possible to suppress an increase in leakage current and aerial discharge due to cracking or peeling of the gate pad 52p, the gate wiring 352w, and the surface protective film 6, so that the insulation reliability of the MOSFET 300 can be improved.
  • FIG. 11 is a plan view showing an example of the configuration of the MOSFET 400, which is a semiconductor device according to the present embodiment.
  • FIG. 12 is a cross-sectional view of the MOSFET 400.
  • FIG. 12 corresponds to a cross section along the DD'line of FIG.
  • the gate wiring 452w is provided so as to surround the source electrode 51 and the gate pad 52p in a plan view while being separated from the gate pad 52p. There is.
  • the gate wiring 452w is connected to the gate electrode 413 through a contact hole formed in the interlayer insulating film 414.
  • the gate electrode 413 is partially open in the region between the gate pad 52p and the gate wiring 452w.
  • the gate electrode 413 is not connected to the gate pad 52p in the terminal region at the position along the DD'line in FIG.
  • the gate electrode 413 electrically connects the gate pad 52p and the gate wiring 452w via a contact hole formed in the interlayer insulating film 414 in a part of the terminal region other than the position along the DD'line in FIG. You are connected.
  • the gate pad 52p may be provided at a corner portion of the terminal region (that is, a bent portion of the gate wiring 452w in a plan view).
  • a part of the gate electrode 413 may be separated in the terminal region and connected to the gate pad 52p and the gate wiring 452w via a contact hole formed in the interlayer insulating film 414.
  • the gate electrode 413 of the unit cell UC extends to the terminal region, but is not connected to the gate pad 52p but is connected only to the gate wiring 452w.
  • the outer peripheral end portion of the gate electrode 413 is the outer peripheral end portion of the gate wiring 452w. It is located between the terminal well region 2 and the outer peripheral end portion of the terminal well region 2.
  • the outer peripheral end portion of the gate electrode 413 is the outer peripheral end portion of the gate wiring 452w and the terminal well region 2. It may be located between the outer peripheral end portion of the.
  • the gate electrode 413 located at the lower part of the outer peripheral end of the gate wiring 452w may extend from the region connected to the gate pad 52p, or may extend from the region connected to the gate wiring 452w. good.
  • a p-type low-concentration well region 3 having a lower impurity concentration than the terminal well region 2 shown in FIG. 4 may be provided on the outer peripheral portion of the terminal well region 2.
  • a contact hole is formed in the interlayer insulating film 414 at the position of the outermost circumference of the gate wiring 452w, and the outermost circumference of the gate wiring 452w is also formed.
  • the gate wiring 452w and the gate electrode 413 may be connected.
  • the gate electrode 413 does not necessarily have to be provided in the entire lower portion of the gate pad 52p.
  • a positive voltage equal to or higher than the threshold value is applied to the gate electrode 413.
  • the operation is divided into an on state, which is a state of being on, and an off state, which is a state in which a voltage less than the threshold value is applied to the gate electrode 413.
  • the gate electrode 413 is partially open in the region between the gate pad 52p and the gate wiring 452w. Therefore, only in a part of the periphery of the gate pad 52p, there is a gate electrode 413 that electrically connects the gate pad 52p and the gate wiring 452w via the contact hole.
  • the MOSFET 400 according to the present embodiment has a built-in parasitic gate resistor by the gate electrode 413, and self-oscillation at the time of switching between the on state and the off state is suppressed.
  • the resistance value of such a parasitic gate resistance can be controlled by changing the shape of the gate electrode 413 that electrically connects the gate pad 52p and the gate wiring 452w via the contact hole.
  • the impurity concentration of the terminal well region 2 is usually set to an impurity concentration that does not deplete the inside of the terminal well region 2 at the lower part of the gate electrode 413, the gate pad 52p and the gate wiring 452w. Will be done.
  • the encapsulating resin provided to cover the semiconductor chip may contain moisture.
  • the surface protective film 6 is made of a resin material having high water absorption such as polyimide
  • the surface protective film 6 contains a large amount of water under high humidity, and the water reaches the upper surface of the epitaxial layer 32 and the gate wiring 452w.
  • the surface protective film 6 is made of a highly moisture-resistant material such as SiN, cracks are likely to occur in the surface protective film 6 due to stress generated during the process, and the epitaxial layer 32 and the gate wiring 452w are moistened through the cracks. May be exposed to.
  • the voltage applied to the MOSFET 400 in the off state causes the edge portion of the epitaxial layer 32 to act as an anode and the gate wiring 452w to act as a cathode in the terminal region.
  • the gate wiring 452w is also applied to the source electrode 51 and the terminal well region 2 connected to the source electrode 51. Acts as a cathode.
  • the concentration of hydroxide ions increases as in the case of the first embodiment. This hydroxide ion chemically reacts with the gate wiring 452w.
  • the gate wiring 452w is made of aluminum, the aluminum may become aluminum hydroxide by a chemical reaction.
  • the reaction between aluminum and hydroxide ions is accelerated according to the surrounding electric field strength. Since a potential gradient is generated in the depleted region inside the semiconductor layer, in the MOSFET 400 according to the present embodiment, a potential gradient along the upper surface S2 is generated when the depletion layer reaches the upper surface of the epitaxial substrate 30. .. Since this potential gradient is inherited by the field insulating film 4 and the interlayer insulating film 414 formed on the upper surface S2 of the epitaxial layer 32, an electric field is generated around the end of the gate wiring 452w. As a result, when the electric field strength at the end of the gate wiring 452w exceeds a certain level, an aluminum hydroxide formation reaction occurs, and the reaction is accelerated as the electric field strength increases.
  • the electric field strength at the lower part of the gate wiring 452w increases due to the potential difference between the gate wiring 452w and the terminal well region 2. Further, when the gate voltage fluctuates due to self-oscillation during switching or a sudden change in the drain voltage occurs, the electric field strength at the lower part of the gate wiring 452w increases. In particular, electric field concentration is likely to occur at the outer peripheral end of the lower portion of the gate wiring 452w, and the formation of aluminum hydroxide is accelerated.
  • the gate wiring 452w and the surface protective film 6 are cracked or peeled due to volume expansion, and a cavity is formed on the upper surface of the interlayer insulating film 414. If moisture enters the cavity, an excessive leakage current may flow, or an air discharge may occur in the cavity, which may lead to element destruction of the MOSFET 400.
  • the outer peripheral end portion of the gate wiring 452w is located on the inner peripheral side of the outer peripheral end portion of the terminal well region 2 as in the MOSFET 200 in the second embodiment. Therefore, the electric field strength around the gate wiring 452w is relaxed.
  • the impurity concentration in the terminal well region 2 is set to a certain level or higher, the depletion layer hardly spreads inside the terminal well region 2, and the electric field strength around the gate wiring 452w can be effectively relaxed. .. Therefore, the generation of aluminum hydroxide can be effectively suppressed.
  • the MOSFET 400 according to the present embodiment has a built-in parasitic gate resistance. Therefore, the parasitic gate resistance suppresses self-oscillation during switching between the on state and the off state, and suppresses the electric field concentration around the gate wiring 452w caused by the fluctuation of the gate voltage or the sudden change of the drain voltage. The generation of aluminum hydroxide can be suppressed.
  • the electric field strength around the gate wiring 452w is effectively relaxed, and the terminal well region 2 is provided. Since the electric field strength of the epitaxial layer 32 can be relaxed around the outer peripheral end portion of the MOSFET 400, the avalanche voltage of the MOSFET 400 can be increased.
  • the outer peripheral end portion of the gate electrode 413 is the gate wiring 452w. It is located on the outer peripheral side of the outer peripheral end of the.
  • the gate electrode 413 is present at the lower part of the outer peripheral end portion of the gate wiring 452w where the electric field is particularly easy to concentrate, so that the electric field concentration at the lower outer peripheral end portion of the gate wiring 452w is concentrated. It can be relaxed and the generation of aluminum hydroxide can be suppressed.
  • the gate electrode 413 is not provided between the gate pad 52p and the terminal well region 2, the potential difference between the gate pad 52p and the terminal well region 2 is shared by the field insulating film 4 and the interlayer insulating film 414. Therefore, the electric field strength inside the field insulating film 4 is relaxed, and it is possible to suppress a decrease in yield due to dust or the like mixed in when the MOSFET 400 is manufactured.
  • the gate pad 52p is particularly liable to concentrate the electric field by partially opening at the lower part of the gate pad 52p. It is possible to alleviate the electric field concentration at the outer peripheral end of the lower part of the sill and suppress the decrease in yield.
  • the outer peripheral end portion of the gate electrode 413 is the outer peripheral end portion of the gate wiring 452w and the terminal well region 2.
  • the electric field concentration can be alleviated in all the regions of the lower outer peripheral end portion of the gate wiring 452w, and the generation of aluminum hydroxide can be suppressed.
  • a contact hole is formed in the interlayer insulating film 414 at the position of the outermost periphery of the gate wiring 452w, and the gate wiring 452w and the gate electrode 413 are connected at the outermost periphery of the gate wiring 452w.
  • the formation of aluminum hydroxide at the end of the gate wiring 452w is suppressed. As a result, it is possible to suppress an increase in leakage current and aerial discharge due to cracking or peeling of the gate wiring 452w and the surface protective film 6.
  • the photolithography step of forming the resist mask similar to the MOSFET 100 in the first embodiment, the MOSFET 200 in the second embodiment, and the MOSFET 300 in the third embodiment. It is manufactured by repeating an ion implantation step of implanting ions using the resist mask as an injection mask, a film forming step, and an etching step.
  • the gate electrode 413 is patterned by opening a part of the area between the gate pad 52p and the gate wiring 452w so that the gate electrode 413 is not formed.
  • a structure may be configured in which a part of the gate electrode 413 is separated in the terminal region, the gate electrode 413 of the unit cell UC extends to the terminal region and is connected only to the gate wiring 452w, and is not connected to the gate pad 52p. Even when the opening of the gate electrode 413 overlaps with at least one of the gate pad 52p and the gate wiring 452w, the gate electrode 413 is formed thin to form a parasitic gate resistance. It should be done.
  • FIG. 11 shows.
  • the outer peripheral end portion of the gate wiring 452w is formed so as to be located on the inner peripheral side of the outer peripheral end portion of the gate electrode 413.
  • the outer peripheral end portion of the gate wiring 452w is the inner circumference of the outer peripheral end portion of the gate electrode 413 in all the regions of the outer peripheral end portion of the gate wiring 452w, not limited to the position along the DD'line of FIG. It may be formed so as to be located on the side.
  • the MOSFET 400 according to the present embodiment, it is possible to suppress the generation of aluminum hydroxide at the end of the gate wiring 452w in the terminal region. Therefore, cracking or peeling of the gate wiring 452w and the surface protective film 6 is suppressed. Therefore, it is possible to suppress an increase in leakage current and aerial discharge due to cracking or peeling of the gate wiring 452w and the surface protective film 6, so that the insulation reliability of the MOSFET 400 can be improved.
  • the semiconductor device according to the above-described embodiment is applied to a power conversion device.
  • the applicable power conversion device is not limited to that of a specific application, but the case where it is applied to a three-phase inverter will be described below.
  • FIG. 13 is a diagram conceptually showing an example of the configuration of a power conversion system including the power conversion device of the present embodiment.
  • the power conversion system includes a power supply 2100, a power conversion device 2200, and a load 2300.
  • the power supply 2100 is a DC power supply and supplies DC power to the power conversion device 2200.
  • the power supply 2100 can be configured with various things, for example, a DC system, a solar cell, a storage battery, or the like. Further, the power supply 2100 can be configured by a rectifier circuit connected to an AC system, an AC-DC converter, or the like. Further, the power supply 2100 can also be configured by a DC-DC converter that converts the DC power output from the DC system into a predetermined power.
  • the power converter 2200 is a three-phase inverter connected between the power supply 2100 and the load 2300.
  • the power conversion device 2200 converts the DC power supplied from the power supply 2100 into AC power, and further supplies the AC power to the load 2300.
  • the power conversion device 2200 converts a DC power into an AC power and outputs the conversion circuit 2201 and a drive signal for driving each switching element of the conversion circuit 2201. It includes a drive circuit 2202 for output and a control circuit 2203 for outputting a control signal for controlling the drive circuit 2202 to the drive circuit 2202.
  • the load 2300 is a three-phase electric motor driven by AC power supplied from the power conversion device 2200.
  • the load 2300 is not limited to a specific application, but is an electric motor mounted on various electric devices, and is used as an electric motor for, for example, a hybrid vehicle, an electric vehicle, a railroad vehicle, an elevator, or an air conditioner. Is.
  • the details of the power conversion device 2200 will be described below.
  • the conversion circuit 2201 includes a switching element and a freewheeling diode (not shown here). Then, when the switching element performs the switching operation, the DC power supplied from the power supply 2100 is converted into AC power and further supplied to the load 2300.
  • the conversion circuit 2201 is a two-level three-phase full bridge circuit, and has six switching elements and each switching element. It includes six freewheeling diodes connected in antiparallel.
  • the semiconductor device is applied to at least one of each switching element and each freewheeling diode in the conversion circuit 2201.
  • the six switching elements are connected in series for each of the two switching elements to form an upper and lower arm, and each upper and lower arm constitutes each phase (that is, U phase, V phase, and W phase) of the full bridge circuit.
  • the output terminals of the upper and lower arms that is, the three output terminals of the conversion circuit 2201 are connected to the load 2300.
  • the drive circuit 2202 generates a drive signal for driving the switching element of the conversion circuit 2201, and further supplies the drive signal to the control electrode of the switching element of the conversion circuit 2201. Specifically, based on the control signal output from the control circuit 2203 described later, a drive signal for turning on the switching element and a drive signal for turning off the switching element are output to the control electrodes of each switching element. do.
  • the drive signal When the switching element is kept in the on state, the drive signal is a voltage signal equal to or higher than the threshold voltage of the switching element (that is, an on signal), and when the switching element is kept in the off state, the drive signal is equal to or lower than the threshold voltage of the switching element. It becomes a voltage signal (that is, an off signal) of.
  • the control circuit 2203 controls the switching element of the conversion circuit 2201 so that the desired power is supplied to the load 2300. Specifically, the time (that is, the on-time) in which each switching element of the conversion circuit 2201 should be in the on state is calculated based on the electric power to be supplied to the load 2300.
  • the conversion circuit 2201 can be controlled by pulse width modulation (that is, PWM) control that modulates the on-time of the switching element according to the voltage to be output.
  • control circuit 2203 gives a control command to the drive circuit 2202 so that an on signal is output to the switching element that should be turned on at each time point and an off signal is output to the switching element that should be turned off. That is, the control signal) is output.
  • the drive circuit 2202 outputs an on signal or an off signal as a drive signal to the control electrodes of the respective switching elements based on the control signal.
  • the semiconductor device in any of the above-described embodiments is applied as the switching element of the conversion circuit 2201, the on-resistance after the energization cycle can be stabilized. can.
  • the semiconductor device according to the embodiment described above can be applied as the freewheeling diode of the conversion circuit 2201.
  • the semiconductor device according to the embodiment described above when the semiconductor device according to the embodiment described above is applied to the power conversion device 2200, the semiconductor device is usually used by being embedded in gel or resin. However, since these encapsulating materials cannot completely block moisture, it is important that the insulation protection of the semiconductor device is maintained by the configuration shown in the above-described embodiment. By applying the semiconductor device having the configuration shown in the embodiment described above, the reliability of the power conversion device 2200 can be improved.
  • the two-level power conversion device has been described, but the semiconductor device in any one of the embodiments described above may be applied to the three-level or multi-level power conversion device. .. Further, in the case of supplying electric power to the single-phase load, the semiconductor device according to any one of the embodiments described above may be applied to the single-phase inverter.
  • the semiconductor device in any of the embodiments described above can be applied to the DC-DC converter or the AC-DC converter.
  • the power conversion device to which the semiconductor device in any of the embodiments described above is applied is not limited to the case where the load described above is an electric motor, and is not limited to, for example, a discharge machine or laser machining. It can also be used as a power source for machines, induction cookers or contactless power supply systems. Further, the power conversion device to which the semiconductor device in any of the embodiments described above is applied can also be used as a power conditioner in a photovoltaic power generation system, a power storage system, or the like.
  • the semiconductor device is manufactured by the manufacturing method described in the above-described embodiment. Then, a conversion circuit 2201 having the semiconductor device is provided as a configuration of the power conversion device.
  • the conversion circuit 2201 is a circuit for converting and outputting the input power.
  • a drive circuit 2202 is provided as a configuration of the power conversion device.
  • the drive circuit 2202 is a circuit for outputting a drive signal for driving the semiconductor device to the semiconductor device.
  • a control circuit 2203 is provided as a configuration of the power conversion device.
  • the control circuit 2203 is a circuit for outputting a control signal for controlling the drive circuit 2202 to the drive circuit 2202.
  • the semiconductor switching element used in the above-described embodiment is not limited to a switching element made of a silicon (Si) semiconductor.
  • a semiconductor switching element is a non-Si semiconductor having a wider bandgap than a Si semiconductor. It may be made of a material.
  • Examples of wide bandgap semiconductors that are non-Si semiconductor materials include silicon carbide, gallium nitride-based materials, and diamond.
  • a switching element made of a wide bandgap semiconductor can be used even in a high voltage region where unipolar operation is difficult with Si semiconductors, and switching loss generated during switching operation can be greatly reduced. Therefore, it is possible to greatly reduce the power loss.
  • switching elements made of wide bandgap semiconductors have low power loss and high heat resistance. Therefore, when a power module including a cooling unit is configured, the heat dissipation fins of the heat sink can be miniaturized, so that the semiconductor module can be further miniaturized.
  • the switching element made of a wide bandgap semiconductor is suitable for high frequency switching operation. Therefore, when applied to a converter circuit with a large demand for high frequency, the reactor or capacitor connected to the converter circuit can be miniaturized by increasing the switching frequency.
  • the semiconductor switching element according to the above-described embodiment is a switching element made of a wide bandgap semiconductor such as silicon carbide.
  • the replacement may be made across a plurality of embodiments. That is, it may be the case that the respective configurations shown in the examples in different embodiments are combined to produce the same effect.
  • the semiconductor device includes a first conductive type (n type) drift layer 1, a second conductive type (p type) first well region, and an n type.
  • the source region 11, the gate electrode, the interlayer insulating film, the source electrode 51, the back surface electrode 8, the p-type second well region, the field insulating film 4, and the gate portion are provided.
  • the first well region corresponds to, for example, the element well region 9.
  • the gate electrode corresponds to, for example, any one of a gate electrode 13, a gate electrode 113, a gate electrode 313, a gate electrode 413, and the like (hereinafter, for convenience, any one of these). May be described in correspondence).
  • the interlayer insulating film corresponds to, for example, any one of the interlayer insulating film 14, the interlayer insulating film 114, the interlayer insulating film 214, the interlayer insulating film 414, and the like (hereinafter, for convenience, among these). In some cases, any one of the above may be described in correspondence with each other).
  • the second well region corresponds to, for example, the terminal well region 2.
  • the gate portion corresponds to, for example, any one of the gate portion 52, the gate portion 252, the gate portion 352, the gate portion 452, and the like (hereinafter, for convenience, any one of these). May be described in correspondence).
  • the element well region 9 is formed on the surface layer of the upper surface of the drift layer 1.
  • the source region 11 is formed on the surface layer of the element well region 9.
  • the gate insulating film 12 is formed in contact with the element well region 9 sandwiched between the source region 11 and the drift layer 1.
  • the gate electrode 13 is formed in contact with the gate insulating film 12.
  • the interlayer insulating film 14 covers the gate electrode 13.
  • the source electrode 51 covers the source region 11 exposed on the upper surface of the drift layer 1 and the interlayer insulating film 14.
  • the back surface electrode 8 is formed on the lower surface side of the drift layer 1.
  • the terminal well region 2 is formed on the surface layer of the upper surface of the drift layer 1 and surrounds the element well region 9 in a plan view.
  • the field insulating film 4 partially covers the terminal well region 2. Further, the gate electrode 13 is formed so as to extend to the upper surface of the field insulating film 4.
  • the interlayer insulating film 14 partially covers the gate electrode 13 on the upper surface of the field insulating film 4.
  • the semiconductor device includes a gate portion 52.
  • the gate portion 52 overlaps with the field insulating film 4 in a plan view, is separated from the source electrode 51, and covers the interlayer insulating film 14 and the gate electrode 13 exposed from the interlayer insulating film 14. Further, in a plan view, assuming that the end portion in the direction away from the element well region 9 is the outer end portion, the outer end portion of the gate electrode 13 is farther from the element well region 9 than the outer end portion of the gate portion 52, and It is closer to the device well region 9 than the outer end of the terminal well region 2.
  • the outer end portion of the gate electrode 13 extending to the upper surface of the field insulating film 4 is formed on the outer side of the gate portion 52 in the entire circumference surrounding the element well region 9. It is farther from the element well region 9 than the end portion and closer to the element well region 9 than the outer end portion of the terminal well region 2. According to such a configuration, the electric field concentration can be relaxed in all the regions of the outer peripheral end portion of the lower portion of the gate portion 52, so that the generation of precipitates such as aluminum hydroxide can be suppressed.
  • an opening is formed in the gate electrode 113 formed so as to extend to the upper surface of the field insulating film 4.
  • the presence of the gate electrode 113 at the lower part of the outer peripheral end of the gate pad 52p where the electric field is particularly easy to concentrate alleviates the electric field concentration at the lower part of the gate pad 52p, and water is used.
  • the generation of aluminum oxide can be suppressed.
  • the potential difference between the gate pad 52p and the terminal well region 2 is shared by the field insulating film 4 and the interlayer insulating film 14. .. Therefore, since the electric field strength inside the field insulating film 4 is relaxed, it is possible to suppress a decrease in yield due to dust or the like mixed in when the MOSFET 100 is manufactured.
  • the interlayer insulating film 114 partially exposes the gate electrode 13 while exposing at least a part of the outer end portion of the gate electrode 13 on the upper surface of the field insulating film 4. cover.
  • the gate portion covers at least a part of the outer end portion of the gate electrode 13 exposed from the interlayer insulating film 114.
  • a contact hole is formed in the interlayer insulating film 114 at the position of the outermost periphery of the gate pad 152p, and the gate pad 152p and the gate electrode 13 pass through the contact hole at the outermost periphery of the gate pad 152p.
  • the drift layer 1 contains silicon carbide. According to such a configuration, even in a silicon carbide semiconductor device in which a high electric field strength is likely to be applied to the terminal region by using silicon carbide, an increase in leakage current and an air discharge due to cracking or peeling of the gate portion 52 are suppressed. Therefore, the insulation reliability of the MOSFET 100 can be improved. Therefore, it is not necessary to take measures such as increasing the width of the terminal region or thickening the insulating film around the surface electrode in order to relax the electric field strength. As a result, it is possible to suppress an increase in the manufacturing cost of the semiconductor chip.
  • the film thickness of the field insulating film 4 is thicker than the film thickness of the gate insulating film 12. According to such a configuration, since the electric field concentration at the outer peripheral end portion of the gate portion 52 can be relaxed, it is possible to suppress the formation of precipitates at the end portion of the gate portion 52 in the terminal region. Therefore, cracking or peeling of the gate portion 52 is suppressed.
  • the source electrode 51 and the gate portion 52 are made of a metal containing at least one of Al, Cu, Mo, Ni and Ti, or an Al alloy. .. According to such a configuration, since the electric field concentration at the outer peripheral end portion of the gate portion 52 can be relaxed, it is possible to suppress the formation of precipitates at the end portion of the gate portion 52 in the terminal region. Therefore, cracking or peeling of the gate portion 52 is suppressed.
  • the interlayer insulating film 14 has an elemental composition of boron or phosphorus. According to such a configuration, even when the shape of the step of the interlayer insulating film 14 is smoothed, the insulation reliability of the semiconductor device can be improved while suppressing the generation of precipitates.
  • the impurity concentration per unit area of the terminal well region 2 is 2 ⁇ 10 13 cm- 2 or more. According to such a configuration, the depletion layer is less likely to spread inside the terminal well region 2 in the off state.
  • the semiconductor device includes a third well region of the second conductive type (p type).
  • the third well region corresponds to, for example, the low concentration well region 3.
  • the low-concentration well region 3 is formed on the surface layer of the upper surface of the drift layer 1 and surrounds the terminal well region 2 in a plan view. Further, the impurity concentration in the low concentration well region 3 is equal to or lower than the impurity concentration in the terminal well region 2. According to such a configuration, since the electric field concentration at the outer peripheral end portion of the gate portion 52 can be relaxed, it is possible to suppress the formation of precipitates at the end portion of the gate portion 52 in the terminal region. Therefore, cracking or peeling of the gate portion 52 is suppressed.
  • the gate portion 52 (or the gate portion 252) is connected to the gate pad 52p (or the gate pad 152p) and the gate pad 52p (or the gate pad 152p). It is provided with wiring 52w (or gate wiring 252w). According to such a configuration, since the electric field concentration at the outer peripheral end portion of the gate portion 52 can be relaxed, it is possible to suppress the formation of precipitates at the end portion of the gate portion 52 in the terminal region. Therefore, cracking or peeling of the gate portion 52 is suppressed.
  • the gate wiring 252w is provided so as to surround the source electrode 51 in a plan view. According to such a configuration, the electric field concentration at the outer peripheral end of the gate wiring 252w surrounding the source electrode 51 can be relaxed, so that the generation of precipitates at the end of the gate wiring 252w in the terminal region is suppressed. can do. Therefore, cracking or peeling of the gate wiring 252w is suppressed.
  • the gate portion 352 (or the gate portion 452) is a gate in which the gate pad 52p (or the gate pad 152p) and the gate pad 52p (or the gate pad 152p) are separated from each other. It is provided with wiring 352w (or gate wiring 452w). According to such a configuration, since the electric field concentration at the outer peripheral end portion of the gate portion 352 can be relaxed, it is possible to suppress the formation of precipitates at the end portion of the gate portion 352 in the terminal region. Therefore, cracking or peeling of the gate portion 352 is suppressed.
  • the gate wiring 352w (or the gate wiring 452w) is provided so as to surround the source electrode 51 in a plan view. According to such a configuration, the electric field concentration at the outer peripheral end of the gate wiring 352w surrounding the source electrode 51 can be relaxed, so that the generation of precipitates at the end of the gate wiring 352w in the terminal region is suppressed. can do. Therefore, cracking or peeling of the gate wiring 352w is suppressed.
  • the gate electrode 313 (or the gate electrode 413) formed so as to extend to the upper surface of the field insulating film 4 has a gate pad 52p (or a gate pad) in a plan view.
  • An opening is formed in a part of the region that does not overlap with the 152p) and the gate wiring 352w (or the gate wiring 452w).
  • the power conversion device has the above-mentioned semiconductor device, and drives the conversion circuit 2201 that converts and outputs the input power and the semiconductor device.
  • the drive circuit 2202 that outputs the drive signal of the above to the semiconductor device and the control circuit 2203 that outputs the control signal for controlling the drive circuit 2202 to the drive circuit 2202 are provided. According to such a configuration, since the electric field concentration at the outer peripheral end portion of the gate portion 52 can be relaxed, it is possible to suppress an increase in leakage current and aerial discharge due to cracking or peeling of the gate portion 52. Therefore, the insulation reliability of the power converter can be improved.
  • the material when the material name or the like is described without being specified, the material contains other additives, for example, an alloy or the like, as long as there is no contradiction. It shall be included.
  • each component in the embodiments described above is a conceptual unit, and within the scope of the technique disclosed herein, one component comprises a plurality of structures. It is assumed that one component corresponds to a part of a structure, and further, a case where a plurality of components are provided in one structure is included.
  • each component in the above-described embodiment shall include a structure having another structure or shape as long as it exhibits the same function.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

半導体装置の表面電極への悪影響を緩和する。半導体装置は、ドリフト層の上面の表層に形成される第１のウェル領域と、ゲート電極と、平面視において第１のウェル領域を囲む第２のウェル領域と、層間絶縁膜と層間絶縁膜から露出するゲート電極とを覆うゲート部とを備える。そして、ゲート電極の外側端部は、ゲート部の外側端部よりも第１のウェル領域から遠く、かつ、第２のウェル領域の外側端部よりも第１のウェル領域から近い。

Description

半導体装置および電力変換装置
　本願明細書に開示される技術は、半導体装置および電力変換装置に関するものである。
　パワーデバイスなどに用いられる縦型の半導体装置において、耐圧性能を確保するために、ｎ型の半導体層の外周部のいわゆる終端領域に、ｐ型のガードリング領域（終端ウェル領域）を設ける技術が従来から知られている（たとえば、特許文献１を参照）。
　ガードリング領域を備える半導体装置では、半導体装置の主電極に逆電圧が印加された際に生じる電界が、ｎ型の半導体層とｐ型のガードリング領域との間のｐｎ接合が形成する空乏層によって緩和され、定格電圧以下のアバランシェ降伏、または、電極端部における破壊などを避けることができる。
　特許文献１に示されたＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）では、ｐ＋型の不純物領域が、表面電極の最外周に位置するゲートパッド電極およびゲート配線電極よりも外周に張り出すように形成されている。このようなＭＯＳＦＥＴなどの半導体装置は、通常、表面電極が、ワイヤーボンディングが行われる領域を除いて、ポリイミドなどの表面保護膜によって覆われる。また、表面電極が、ゲルなどの封止材を用いて封止されることもある。
特開２００８－８５１８８号公報
　上記の、ポリイミドなどの表面保護膜およびゲルなどの封止材は、高湿度の環境下において水分を含みやすい。表面保護膜および封止材に含まれた水分は、表面電極へ悪影響を及ぼす可能性がある。具体的には、当該水分中に表面電極が溶け出したり、水分と表面電極とが反応することによって析出反応が生じたりする場合がある。
　このような場合、表面電極および表面保護膜の割れ、または、表面電極と表面保護膜との界面において表面保護膜の剥離が起こることがある。表面電極および表面保護膜の割れ、または、表面保護膜の剥離によって形成された空洞がリークパスとして作用すると、半導体装置の絶縁信頼性が損なわれる可能性がある。
　本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、半導体装置の表面電極への悪影響を緩和するための技術である。
　本願明細書に開示される技術の第１の態様は、半導体装置に関連し、第１の導電型のドリフト層と、前記ドリフト層の上面の表層に形成される第２の導電型の第１のウェル領域と、前記第１のウェル領域の表層に形成される第１の導電型のソース領域と、前記ソース領域と前記ドリフト層とに挟まれる前記第１のウェル領域に接触して形成されるゲート絶縁膜と、前記ゲート絶縁膜に接触して形成されるゲート電極と、前記ゲート電極を覆う層間絶縁膜と、前記ドリフト層の前記上面において露出する前記ソース領域、および、前記層間絶縁膜を覆うソース電極と、前記ドリフト層の下面側に形成される裏面電極と、前記ドリフト層の前記上面の前記表層に形成され、かつ、平面視において前記第１のウェル領域を囲む第２の導電型の第２のウェル領域と、前記第２のウェル領域を部分的に覆うフィールド絶縁膜とを備え、前記ゲート電極は、前記フィールド絶縁膜の上面まで延びて形成され、前記層間絶縁膜は、前記フィールド絶縁膜の前記上面における前記ゲート電極を部分的に覆い、前記フィールド絶縁膜と平面視において重なり、前記ソース電極とは離間し、かつ、前記層間絶縁膜と前記層間絶縁膜から露出する前記ゲート電極とを覆うゲート部をさらに備え、平面視において、前記第１のウェル領域から離れる方向の端部を外側端部とし、前記ゲート電極の前記外側端部は、前記ゲート部の前記外側端部よりも前記第１のウェル領域から遠く、かつ、前記第２のウェル領域の前記外側端部よりも前記第１のウェル領域から近い。
　本願明細書に開示される技術の第２の態様は、電力変換装置に関連し、上記の半導体装置を有し、かつ、入力される電力を変換して出力する変換回路と、前記半導体装置を駆動するための駆動信号を前記半導体装置に出力する駆動回路と、前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路とを備える。
　本願明細書に開示される技術の第１の態様は、半導体装置に関連し、第１の導電型のドリフト層と、前記ドリフト層の上面の表層に形成される第２の導電型の第１のウェル領域と、前記第１のウェル領域の表層に形成される第１の導電型のソース領域と、前記ソース領域と前記ドリフト層とに挟まれる前記第１のウェル領域に接触して形成されるゲート絶縁膜と、前記ゲート絶縁膜に接触して形成されるゲート電極と、前記ゲート電極を覆う層間絶縁膜と、前記ドリフト層の前記上面において露出する前記ソース領域、および、前記層間絶縁膜を覆うソース電極と、前記ドリフト層の下面側に形成される裏面電極と、前記ドリフト層の前記上面の前記表層に形成され、かつ、平面視において前記第１のウェル領域を囲む第２の導電型の第２のウェル領域と、前記第２のウェル領域を部分的に覆うフィールド絶縁膜とを備え、前記ゲート電極は、前記フィールド絶縁膜の上面まで延びて形成され、前記層間絶縁膜は、前記フィールド絶縁膜の前記上面における前記ゲート電極を部分的に覆い、前記フィールド絶縁膜と平面視において重なり、前記ソース電極とは離間し、かつ、前記層間絶縁膜と前記層間絶縁膜から露出する前記ゲート電極とを覆うゲート部をさらに備え、平面視において、前記第１のウェル領域から離れる方向の端部を外側端部とし、前記ゲート電極の前記外側端部は、前記ゲート部の前記外側端部よりも前記第１のウェル領域から遠く、かつ、前記第２のウェル領域の前記外側端部よりも前記第１のウェル領域から近い。このような構成によれば、終端領域におけるゲート部の端部で析出物が生成されることを抑制することができる。よって、ゲート部の割れまたは剥離が抑制される。したがって、ゲート部の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができるため、半導体装置の絶縁信頼性を高めることができる。
　本願明細書に開示される技術の第２の態様は、電力変換装置に関連し、上記の半導体装置を有し、かつ、入力される電力を変換して出力する変換回路と、前記半導体装置を駆動するための駆動信号を前記半導体装置に出力する駆動回路と、前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路とを備える。このような構成によれば、電力変換装置に備えられる半導体装置のゲート部の外周端部において電界集中を緩和して、ゲート部の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができるため、電力変換装置の絶縁信頼性を高めることができる。
　また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、半導体装置であるＭＯＳＦＥＴの構成の例を示す断面図である。 ＭＯＳＦＥＴの平面図である。 図１に示される活性領域である内側領域に形成される、ＭＯＳＦＥＴの最小単位構造であるユニットセルの構成の例を示す断面図である。 実施の形態に関する、ＭＯＳＦＥＴの構成の変形例を示す断面図である。 実施の形態に関する、ＭＯＳＦＥＴの構成の変形例を示す断面図である。 実施の形態に関する、ＭＯＳＦＥＴの構成の変形例を示す断面図である。 実施の形態に関する、半導体装置であるＭＯＳＦＥＴの構成の例を示す平面図である。 ＭＯＳＦＥＴの断面図である。 実施の形態に関する、半導体装置であるＭＯＳＦＥＴの構成の例を示す平面図である。 ＭＯＳＦＥＴの断面図である。 実施の形態に関する、半導体装置であるＭＯＳＦＥＴの構成の例を示す平面図である。 ＭＯＳＦＥＴの断面図である。 実施の形態の電力変換装置を含む電力変換システムの構成の例を概念的に示す図である。
　以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。
　以下の説明において、半導体装置の「活性領域」とは、半導体装置がオン状態のときに主電流が流れる領域であり、半導体装置の「終端領域」とは、活性領域の周囲の領域であるものと定義される。また、半導体装置の「外側」とは、半導体装置の中央部から外周部へ向かう方向を意味し、半導体装置の「内側」とは「外側」とは反対の方向を意味する。また、不純物の導電型について、「第１の導電型」をｎ型、「第２の導電型」をｐ型と仮定して説明されるが、それとは逆に、「第１の導電型」をｐ型、「第２の導電型」をｎ型としてもよい。
　また、「ＭＯＳ」という用語は、古くは金属－酸化物－半導体の積層構造を表すものとして用いられ、Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒの頭文字を採ったものとされている。しかしながら、特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と称す）では、近年の集積化または製造プロセスの改善などの観点からゲート絶縁膜またはゲート電極の材料が改善されている。たとえば、ＭＯＳトランジスタにおいて、主としてソース－ドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。また電気的特性を改善する観点から、ゲート絶縁膜には高誘電率の材料が用いられるが、その材料は必ずしも酸化物には限定されない。
　したがって、「ＭＯＳ」という用語は、必ずしも金属－酸化物－半導体の積層構造のみに限定して用いられるものではなく、それは本明細書でも同様である。すなわち、技術常識に鑑みると、「ＭＯＳ」は、Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒの略語としてのみならず、広く導電体－絶縁体－半導体の積層構造をも含むものとして定義される。
　また、以下の説明において、「～上（上面）」および「～を覆う」と記載されていても、構成要素間に介在物が存在することは妨げられない。たとえば、「Ａ上（上面）に設けられたＢ」または「Ａを覆うＢ」などと記載されていても、ＡとＢとの間に他の構成要素が設けられる場合もあり得る。また、以下の説明では、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置または方向を意味する用語が用いられることがあるが、これらの用語は、説明の便宜上用いられており、実使用時の方向とは関係しない。
　なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
　また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
　また、以下に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。
　また、以下に記載される説明において、「第１の」または「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
　また、以下に記載される説明において、等しい状態であることを示す表現、たとえば、「同一」、「等しい」、「均一」または「均質」などは、特に断らない限りは、厳密に等しい状態であることを示す場合、および、公差または同程度の機能が得られる範囲において差が生じている場合を含むものとする。
　＜第１の実施の形態＞
　以下、本実施の形態に関する半導体装置および半導体装置の製造方法について説明する。
　＜半導体装置の構成について＞
　図１は、本実施の形態に関する半導体装置であるＭＯＳＦＥＴ１００の構成の例を示す断面図である。また、図２は、ＭＯＳＦＥＴ１００の平面図である。図２のＡ－Ａ’線に沿う断面が図１に相当する。また、図３は、図１に示される活性領域である内側領域ＲＩに形成される、ＭＯＳＦＥＴ１００の最小単位構造であるユニットセルＵＣの構成の例を示す断面図である。ＭＯＳＦＥＴ１００の内側領域ＲＩには、図３に示されるユニットセルＵＣが複数配列されている。図１の左端に示されている構造は、内側領域ＲＩにおける最外周のユニットセルＵＣである。
　図１に例が示されるように、ＭＯＳＦＥＴ１００は、単結晶基板３１と、単結晶基板３１の上面に形成されたエピタキシャル層３２とで構成されるエピタキシャル基板３０を用いて形成される。単結晶基板３１は、ｎ型（第１の導電型）の炭化珪素（ＳｉＣ）から成る半導体基板であり、エピタキシャル層３２は、単結晶基板３１の上面にエピタキシャル成長させたＳｉＣから成るｎ型の半導体層である。すなわち、ＭＯＳＦＥＴ１００は、ＳｉＣ－ＭＯＳＦＥＴである。本実施の形態では、４Ｈのポリタイプを有するエピタキシャル基板３０を用いる。
　活性領域（すなわち、内側領域ＲＩ）におけるエピタキシャル層３２の上面の表層部には、ｐ型（第２の導電型）の素子ウェル領域９が選択的に形成されている。また、素子ウェル領域９の表層部には、ｎ型のソース領域１１と、素子ウェル領域９よりも不純物濃度が高いｐ型のコンタクト領域１９とが、それぞれ選択的に形成されている。
　終端領域（すなわち、内側領域ＲＩを囲む外側領域ＲＯ）におけるエピタキシャル層３２の上面の表層部には、平面視において活性領域を取り囲むように（すなわち、平面視において素子ウェル領域９を囲むように）、ｐ型の終端ウェル領域２が選択的に形成されている。終端ウェル領域２の表層部には、不純物濃度が比較的高いｐ型の高濃度部２０が形成されている。ここで、高濃度部２０はｐ型である場合に限られず、ｎ型であってもよい。
　図４は、本実施の形態に関するＭＯＳＦＥＴの構成の変形例を示す断面図である。図４に例が示されるように、終端ウェル領域２の外周において、ｐ型の低濃度ウェル領域３が備えられてもよい。低濃度ウェル領域３は、ドリフト層１の上面の表層に形成され、かつ、平面視において終端ウェル領域２を囲む。また、低濃度ウェル領域３の不純物濃度は、終端ウェル領域２の不純物濃度以下である。また、低濃度ウェル領域３は、互いに離間して周方向に複数備えていてもよい。
　図１および図４に例が示されるように、上記の不純物領域（素子ウェル領域９、ソース領域１１、コンタクト領域１９、終端ウェル領域２および低濃度ウェル領域３）を除くエピタキシャル層３２のｎ型の領域は、ドリフトによって電流が流れるドリフト層１である。ドリフト層１の不純物濃度は、単結晶基板３１の不純物濃度よりも低い。そのため、単結晶基板３１は、ドリフト層１に比べて低い抵抗率を有している。ここでは、ドリフト層１の不純物濃度は、たとえば、１×１０１４／ｃｍ３以上、かつ、１×１０１７／ｃｍ３以下であるものとする。
　終端ウェル領域２は、平面視で活性領域を取り囲むフレーム状（リング状）の領域であり、いわゆるガードリングとして機能する。ここで、図１および図４に例が示されるように、終端ウェル領域２の内側（内周側）の端部を境として、それよりも内側を活性領域である内側領域ＲＩとし、それよりも外側を終端領域である外側領域ＲＯとする。
　図１および図４に例が示されるように、活性領域におけるエピタキシャル基板３０の上面Ｓ２には、平面視でソース領域１１とドリフト層１とに挟まれる素子ウェル領域９に跨がるように、ゲート絶縁膜１２が形成されている。そして、ゲート絶縁膜１２の上面にゲート電極１３が形成されている。ゲート絶縁膜１２およびゲート電極１３で覆われた素子ウェル領域９の表層部、すなわち、素子ウェル領域９におけるソース領域１１とドリフト層１とに挟まれる部分は、ＭＯＳＦＥＴ１００がオン状態となった場合に反転チャネルが形成されるチャネル領域である。
　活性領域において、ゲート電極１３は層間絶縁膜１４で覆われており、層間絶縁膜１４の上面にはソース電極５１が形成されている。なお、層間絶縁膜１４は、たとえば、ホウ素またはリンの元素組成を有する。したがって、ゲート電極１３とソース電極５１との間は、層間絶縁膜１４によって電気的に絶縁されている。
　ソース電極５１は、層間絶縁膜１４およびゲート絶縁膜１２に形成されたコンタクトホールを通してソース領域１１およびコンタクト領域１９に接続されている。ソース電極５１とコンタクト領域１９とはオーミックコンタクトを形成している。また、ソース電極５１、ゲートパッド５２ｐ、および、ソース電極５１およびゲートパッド５２ｐに覆われずに露出している層間絶縁膜１４を覆って、表面保護膜６が形成されている。また、エピタキシャル基板３０の下面Ｓ１には、ドレイン電極として機能する裏面電極８が形成されている。
　図１および図４に例が示されるように、内側領域ＲＩにおけるゲート絶縁膜１２、ゲート電極１３、層間絶縁膜１４およびソース電極５１の一部は、内側領域ＲＩと外側領域ＲＯとの境界を越えて、外側領域ＲＯにまで延在している。外側領域ＲＯに引き出されたソース電極５１は、層間絶縁膜１４に形成されたコンタクトホールを通して、終端ウェル領域２の高濃度部２０とオーミックコンタクトまたはショットキーコンタクトを形成するように接続されている。
　終端領域におけるエピタキシャル基板３０の上面Ｓ２には、ゲート絶縁膜１２よりも膜厚が厚いフィールド絶縁膜４が設けられている。また、外側領域ＲＯに引き出されたゲート電極１３は、一部がフィールド絶縁膜４の上面に乗り上げて形成されており、ゲート絶縁膜１２またはフィールド絶縁膜４を介して終端ウェル領域２の上方に配置されている。
　フィールド絶縁膜４は、終端ウェル領域２の一部を覆い、かつ、終端ウェル領域２の外周端を超えて終端ウェル領域２の外側にまで延在している。また、フィールド絶縁膜４は、内側領域ＲＩには設けられていない。言い換えれば、フィールド絶縁膜４は、平面視において内側領域ＲＩを含む開口を有している。
　本実施の形態では、ゲート電極１３を覆う層間絶縁膜１４が、終端ウェル領域２の外側にまで延在し、フィールド絶縁膜４の上面に形成されている。
　さらに、図２のＡ－Ａ’線に沿う位置の終端領域には、ゲートパッド５２ｐが形成されている。ゲートパッド５２ｐは、外側領域ＲＯに引き出されたゲート電極１３を覆う層間絶縁膜１４の上面に形成され、かつ、層間絶縁膜１４に形成されたコンタクトホールを通してゲート電極１３に接続されている。
　図５は、本実施の形態に関するＭＯＳＦＥＴの構成の変形例を示す断面図である。上記のコンタクトホールは複数形成されていてもよく、図５に例が示されるように、ゲートパッド１５２ｐの最外周の位置の層間絶縁膜１１４にコンタクトホールが形成され、ゲートパッド１５２ｐの最外周においてゲートパッド１５２ｐとゲート電極１３とが接続されてもよい。
　また、図２に例が示されるように、ゲートパッド５２ｐに接続されているゲート配線５２ｗは、ＭＯＳＦＥＴ１００の中央部に延在している。なお、ゲートパッド５２ｐは、平面視でソース電極５１に一部囲まれるように（ソース電極５１が形成された領域に囲まれる領域に入り込むように）配置される。
　ゲート部５２（すなわち、ゲートパッド５２ｐおよびゲート配線５２ｗ）は、ソース電極５１と裏面電極８との間の電気的経路を制御するためのゲート制御信号を受ける電極として機能する。ゲート部５２（すなわち、ゲートパッド５２ｐおよびゲート配線５２ｗ）は、ソース電極５１とは離間しており、電気的にもソース電極５１とは絶縁されている。
　図１、図４および図５においては、フィールド絶縁膜４が終端ウェル領域２の高濃度部２０とソース電極５１との接続部よりも外側に形成されているが、フィールド絶縁膜４が、高濃度部２０とソース電極５１との接続部よりも内側まで形成されていてもよい。この場合、ソース電極５１は、層間絶縁膜１４およびフィールド絶縁膜４の両方を貫通するコンタクトホールを通して、終端ウェル領域２の高濃度部２０と接続される。
　本実施の形態のＭＯＳＦＥＴ１００においては、図２のＡ－Ａ’線に沿う位置において、ゲート電極１３の外周端部は、ゲートパッド５２ｐ（または、ゲートパッド１５２ｐ）の外周端部と終端ウェル領域２の外周端部との間に位置する。また、図２のＡ－Ａ’線に沿う位置に限らず、ゲートパッド５２ｐ（または、ゲートパッド１５２ｐ）の外周端部のすべての領域において、ゲート電極１３の外周端部がゲートパッド５２ｐ（または、ゲートパッド１５２ｐ）の外周端部と終端ウェル領域２の外周端部との間に位置していてもよい。
　図６は、本実施の形態に関するＭＯＳＦＥＴの構成の変形例を示す断面図である。図６に例が示されるように、ゲート電極１１３は、必ずしもゲートパッド５２ｐの下部の全域に形成されていなくてもよい。ゲート電極１１３は、ゲートパッド５２ｐの外周端部に対応する位置には形成されているものの、ゲートパッド５２ｐの他の部分に対応する位置には形成されていない（すなわち、平面視で開口が形成されている）。当該領域には、層間絶縁膜２１４が形成される。ゲート電極１１３は、図６において図示されない位置において、ゲートパッド５２ｐまたはゲート配線５２ｗと接続されている。
　本実施の形態では、エピタキシャル基板３０の材料にはＳｉＣが想定されるが、エピタキシャル基板３０の材料としてはＳｉＣに限定されず、たとえば、窒化ガリウム（ＧａＮ）など他のワイドバンドギャップ半導体であってもよい。
　また、本実施の形態に関する半導体装置は、ＭＯＳＦＥＴ以外のトランジスタ、たとえば、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　ＦＥＴ）、または、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）などであってもよい。さらに、本実施の形態ではプレーナ型のトランジスタが例示されたが、トランジスタはトレンチ型であってもよい。
　＜半導体装置の動作について＞
　図１および図２に例が示された本実施の形態に関するＭＯＳＦＥＴ１００の動作について、２つの状態に分けて以下説明する。
　第１の状態は、ゲート電極１３にしきい値以上の正の電圧が印加されている状態であり、以下、この状態を「オン状態」と呼ぶ。ＭＯＳＦＥＴ１００がオン状態である場合は、チャネル領域に反転チャネルが形成される。反転チャネルは、キャリアである電子がソース領域１１とドリフト層１との間を流れるための経路となる。オン状態では、ソース電極５１の電位を基準として、裏面電極８に高い電圧が印加されると、単結晶基板３１およびドリフト層１を通る電流が流れる。この際、ソース電極５１と裏面電極８との間の電圧は「オン電圧」と呼ばれ、ソース電極５１と裏面電極８との間を流れる電流は「オン電流」と呼ばれる。オン電流は、チャネルが存在する活性領域のみを流れ、終端領域には流れない。
　第２の状態は、ゲート電極１３にしきい値未満の電圧が印加されている状態であり、以下、この状態を「オフ状態」と呼ぶ。ＭＯＳＦＥＴ１００がオフ状態である場合は、チャネル領域に反転チャネルが形成されない。そのため、オン電流は流れない。したがって、ソース電極５１と裏面電極８との間に高電圧が印加されると、この高電圧は維持される。この際、ゲート電極１３とソース電極５１との間の電圧は、ソース電極５１と裏面電極８との間の電圧に対して非常に小さいので、ゲート電極１３と裏面電極８との間にも高電圧が印加されることになる。
　オフ状態では、終端領域においても、ゲートパッド５２ｐ、ゲート配線５２ｗおよびゲート電極１３のそれぞれと、裏面電極８との間に、高電圧が印加される。ただし、活性領域において素子ウェル領域９とソース電極５１との電気的コンタクトが形成されているのと同様に、終端領域においては、終端ウェル領域２とソース電極５１との電気的コンタクトが形成されている。そのため、ゲート絶縁膜１２、フィールド絶縁膜４および層間絶縁膜１４に高電界が印加されることが防止される。
　ＭＯＳＦＥＴ１００がオフ状態にある場合、ドリフト層１と素子ウェル領域９との間、および、ドリフト層１と終端ウェル領域２との間のｐｎ接合の界面付近に、大きな電界がかかる。この電界が臨界電界に達してアバランシェ降伏が起こるときの裏面電極８への電圧が、ＭＯＳＦＥＴ１００の最大電圧（アバランシェ電圧）と定義される。通常、アバランシェ降伏が起こらない電圧範囲でＭＯＳＦＥＴ１００が使用されるように定格電圧が定められる。
　ＭＯＳＦＥＴ１００のオフ状態においては、ドリフト層１と素子ウェル領域９との間、および、ドリフト層１と終端ウェル領域２との間のｐｎ接合界面から、単結晶基板３１へ向かう方向（図１における下方向）と、ドリフト層１の外周へ向かう方向（図１における内側領域ＲＩから外側領域ＲＯへ向かう方向）とへ、空乏層が広がる。また、ドリフト層１と終端ウェル領域２との間のｐｎ接合界面から、終端ウェル領域２内へも空乏層が広がり、その広がり具合は終端ウェル領域２の不純物濃度に大きく依存する。すなわち、終端ウェル領域２の不純物濃度を高くすると、終端ウェル領域２内での空乏層の広がりが抑制され、空乏層の先端位置は終端ウェル領域２とドリフト層１との境界に近い位置となる。
　なお、空乏層の先端位置は、ＴＣＡＤ（Ｔｅｃｈｎｏｌｏｇｙ　ＣＡＤ）シミュレーションなどによって調べることが可能である。外側領域ＲＯにおいて、エピタキシャル層３２の内部の空乏層（空乏化した領域）では、エピタキシャル層３２の外周側から中央に向かって電位差が生じる。また、終端ウェル領域２の内部の空乏化していない領域は、ソース電極５１とほぼ同じ電位と見なすことができる。
　オフ状態において、特に電界強度が高くなるＳｉＣなどを材料として用いる半導体装置においては、エピタキシャル層３２の上面が空乏化した箇所に電極材料の端部が位置する場合、電極材料の端部においても高電界が印加されて電極材料の破壊に至ることがある。このため、本実施の形態に関するＭＯＳＦＥＴ１００において、終端ウェル領域２の不純物濃度は、通常、ゲート電極１３およびゲートパッド５２ｐの下部において、終端ウェル領域２の内部が空乏化しない不純物濃度で設定される。
　ここで、高湿度下でＭＯＳＦＥＴ１００がオフ状態になった場合を考える。半導体チップを覆うように設けられる封止樹脂は水分を含有し得る。たとえば、表面保護膜６（上面膜）がポリイミドなど高い吸水性を有する樹脂材料からなる場合、高湿度下では表面保護膜６が多くの水分を含有し、その水分がエピタキシャル層３２およびゲートパッド５２ｐの上面に達するおそれがある。また、表面保護膜６がＳｉＮなどの耐湿性の高い材料からなる場合においても、プロセス中に生じる応力などによって表面保護膜６にクラックが生じやすく、当該クラックを通してエピタキシャル層３２およびゲートパッド５２ｐが水分にさらされるおそれがある。
　このような状態では、オフ状態のＭＯＳＦＥＴ１００に印加される電圧によって、終端領域において、エピタキシャル層３２の端部が陽極として作用し、ゲートパッド５２ｐが陰極として作用する。さらに、ソース電極５１に対してゲートパッド５２ｐに負の電圧が印加される場合においては、ソース電極５１、および、ソース電極５１と接続されている終端ウェル領域２に対しても、ゲートパッド５２ｐが陰極として作用する。陰極となるゲートパッド５２ｐの近傍では、水分によって、次の式（１）で示される酸素の還元反応、および、式（２）で示される水素の生成反応が生じる。
Figure JPOXMLDOC01-appb-M000001
Figure JPOXMLDOC01-appb-M000002
　これに伴い、ゲートパッド５２ｐの近傍で水酸化物イオンの濃度が増加する。この水酸化物イオンは、ゲートパッド５２ｐと化学的に反応する。たとえば、ゲートパッド５２ｐがアルミニウムで構成される場合は、上記の化学反応によってアルミニウムが水酸化アルミニウムとなることがある。
　アルミニウムと水酸化物イオンとの反応は、周囲の電界強度に応じて加速される。半導体層の内部では、空乏化している領域に電位勾配が生じるため、本実施の形態に関するＭＯＳＦＥＴ１００においては、空乏層がエピタキシャル基板３０の上面に達している領域には上面Ｓ２に沿う電位勾配が発生する。この電位勾配は、エピタキシャル層３２の上面Ｓ２に形成されたフィールド絶縁膜４および層間絶縁膜１４に引き継がれるため、ゲートパッド５２ｐの端部の周辺に電界が発生する。それによって、ゲートパッド５２ｐの端部における電界強度が一定以上となると、水酸化アルミニウムの生成反応が起こり、その反応は電界強度の増加とともに加速される。
　また、ソース電極５１に対してゲートパッド５２ｐに負の電圧が印加される場合には、ゲートパッド５２ｐと終端ウェル領域２との間の電位差によって、ゲートパッド５２ｐの下部の電界強度が上昇する。特に、ゲートパッド５２ｐの下部の外周端部では電界集中が起こりやすく、水酸化アルミニウムの生成が加速される。
　層間絶縁膜１４がボロン（Ｂ）またはリン（Ｐ）を含む場合、その濃度が大きくなるにつれて層間絶縁膜１４が水分を吸収しやすくなる。たとえば、ボロンの濃度が２％を超え、リンの濃度が５％を超えると、その傾向が顕著になり、水酸化アルミニウムの生成が加速される。
　以上のようにしてゲートパッド５２ｐの表面に水酸化アルミニウムが生成されると、体積膨張によってゲートパッド５２ｐおよび表面保護膜６の割れまたは剥離が発生し、層間絶縁膜１４の上面に空洞ができる。その空洞に水分が入り込むことによって過剰なリーク電流が流れたり、当該空洞で気中放電が起きたりすることによって、ＭＯＳＦＥＴ１００が素子破壊に至るおそれがある。
　これに対し、本実施の形態に関するＭＯＳＦＥＴ１００においては、図２のＡ－Ａ’線に沿う位置において、ゲートパッド５２ｐの外周端部が、終端ウェル領域２の外周端部よりも内周側に位置しているため、ゲートパッド５２ｐの周辺の電界強度が緩和されている。
　ここで、終端ウェル領域２の不純物濃度を一定以上にすれば、終端ウェル領域２の内部に空乏層が広がることがほとんどなくなり、ゲートパッド５２ｐの周辺の電界強度を効果的に緩和することができる。よって、水酸化アルミニウムの発生を効果的に抑制することができる。
　さらに、図４に例が示されるように、終端ウェル領域２の外周部に低濃度ウェル領域３を備えることで、ゲートパッド５２ｐの周辺の電界強度を効果的に緩和するとともに、終端ウェル領域２の外周端部の周辺におけるエピタキシャル層３２の電界強度を緩和することができるため、ＭＯＳＦＥＴ１００のアバランシェ電圧を高めることができる。
　さらに、本実施の形態に関するＭＯＳＦＥＴ１００においては、図２のＡ－Ａ’線に沿う位置において、ゲート電極１３の外周端部がゲートパッド５２ｐの外周端部よりも外周側に位置する。よって、ソース電極５１に対してゲートパッド５２ｐに負の電圧が印加される場合、ゲートパッド５２ｐと終端ウェル領域２との間にゲート電極１３を備えている領域において、ゲートパッド５２ｐと終端ウェル領域２との電位差は、ゲート電極１３の下部のフィールド絶縁膜４の内部のみに発生する。そのため、ゲートパッド５２ｐの周辺の電界強度は緩和される。
　このように、本実施の形態に関するＭＯＳＦＥＴ１００においては、特に電界集中しやすいゲートパッド５２ｐの外周端部の下部にゲート電極１３が存在することによって、ゲートパッド５２ｐの下部の外周端部の電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　一方、ゲートパッド５２ｐと終端ウェル領域２との間にゲート電極１３を備えない場合、ゲートパッド５２ｐと終端ウェル領域２との電位差はフィールド絶縁膜４および層間絶縁膜１４に分担される。よって、フィールド絶縁膜４の内部の電界強度が緩和されるため、ＭＯＳＦＥＴ１００を作製する際に紛れ込む塵などによる歩留まり低下を抑制することができる。
　このため、図６に例が示されるように、ゲート電極１１３が、ゲートパッド５２ｐの外周端部を跨る位置に形成されている領域以外において、ゲートパッド５２ｐの下部で一部開口することで、特に電界集中しやすいゲートパッド５２ｐの下部の外周端部の電界集中を緩和して、歩留まりの低下も抑制することができる。
　また、図２のＡ－Ａ’線に沿う位置に限らず、ゲートパッド５２ｐの外周端部のすべての領域において、ゲート電極１３の外周端部がゲートパッド５２ｐの外周端部と終端ウェル領域２の外周端部との間に位置する場合、ゲートパッド５２ｐの下部の外周端部のすべての領域で電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　また、図５に例が示されるように、ゲートパッド１５２ｐの最外周の位置において層間絶縁膜１１４にコンタクトホールを形成し、ゲートパッド１５２ｐの最外周においてゲートパッド１５２ｐとゲート電極１３とが当該コンタクトホールを介して接続されることによって、ゲートパッド１５２ｐの下部の外周端部の電界集中を十分に抑制し、水酸化アルミニウムの発生を抑制することができる。
　以上のように、本実施の形態に関するＭＯＳＦＥＴ１００においては、ゲートパッド５２ｐ（または、ゲートパッド１５２ｐ）の端部での水酸化アルミニウムの生成が抑制される。その結果、ゲートパッド５２ｐ（または、ゲートパッド１５２ｐ）および表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができる。
　＜半導体装置の製造方法について＞
　次に、本実施の形態に関する半導体装置としてのＭＯＳＦＥＴ１００の製造方法について説明する。
　まず、ｎ型の不純物を比較的高濃度（ｎ＋型）で含む低抵抗の単結晶基板３１を準備する。本実施の形態では、単結晶基板３１は４Ｈのポリタイプを有し、４°または８°のオフ角を有するＳｉＣ基板とする。
　次に、単結晶基板３１の上面でＳｉＣのエピタキシャル成長を行うことで、単結晶基板３１の上面に、ｎ型であり不純物濃度が１×１０１４／ｃｍ３以上、かつ、１×１０１７／ｃｍ３以下であるエピタキシャル層３２を形成する。これによって、単結晶基板３１およびエピタキシャル層３２から成るエピタキシャル基板３０が得られる。
　次に、レジストマスクを形成するフォトリソグラフィー工程と、当該レジストマスクを注入マスクとしてイオン注入を行うイオン注入工程とを繰り返すことによって、エピタキシャル層３２の表層部に不純物領域を形成する。こうして、エピタキシャル層３２の表層部に、終端ウェル領域２と、素子ウェル領域９と、コンタクト領域１９と、高濃度部２０と、ソース領域１１とを形成する。同様に、低濃度ウェル領域３を形成してもよい。
　イオン注入工程において、ｎ型の不純物としてはＮ（窒素）などが用いられ、ｐ型の不純物としてはＡｌまたはＢなどが用いられる。また、終端ウェル領域２と、素子ウェル領域９とは、同一のイオン注入工程で一括して形成されてもよい。また、コンタクト領域１９と、終端ウェル領域２の高濃度部２０とは、同一のイオン注入工程で一括して形成することができる。
　また、素子ウェル領域９の不純物濃度は、たとえば、１．０×１０１８／ｃｍ３以上、かつ、１．０×１０２０／ｃｍ３以下である。
　ソース領域１１の不純物濃度、および、コンタクト領域１９の不純物濃度は、それぞれ素子ウェル領域９の不純物濃度よりも高く、たとえば、１．０×１０１９／ｃｍ３以上、かつ、１．０×１０２２／ｃｍ３以下である。
　終端ウェル領域２は、オフ状態において空乏層が終端ウェル領域２の内部に広がりにくくなる不純物量を確保する必要がある。よって、終端ウェル領域２のドーズ量は、２．０×１０１３／ｃｍ２以上であることが好ましく、たとえば、５．０×１０１３／ｃｍ２とする。
　低濃度ウェル領域３のドーズ量は、０．５×１０１３／ｃｍ２以上、かつ、５×１０１３／ｃｍ２以下であることが好ましく、たとえば、１．０×１０１３／ｃｍ２とする。
　イオン注入の注入エネルギーは、不純物がＡｌの場合、たとえば、１００ｋｅＶ以上、かつ、７００ｋｅＶ以下とする。この場合、上記のドーズ量［ｃｍ－２］から換算される低濃度ウェル領域３の不純物濃度は、１×１０１７／ｃｍ３以上、かつ、１×１０１９／ｃｍ３以下となる。また、不純物がＮの場合、イオン注入の注入エネルギーは、たとえば、２０ｋｅＶ以上、かつ、３００ｋｅＶ以下とする。
　その後、熱処理装置を用い、１５００℃以上の温度下でアニール処理が行われる。これによって、イオン注入によって添加された不純物が活性化される。
　次に、たとえば、化学気相堆積（ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）法によって、エピタキシャル基板３０の上面Ｓ２に、厚み０．５μｍ以上、かつ、２μｍ以下のＳｉＯ２膜を形成する。そして、フォトリソグラフィー工程とエッチング工程とによってＳｉＯ２膜をパターニングすることで、フィールド絶縁膜４を形成する。この際、フィールド絶縁膜４は、終端ウェル領域２の一部を覆い、終端ウェル領域２の端部を超えて終端ウェル領域２の外周側にまで延びる形状にパターニングされる。
　次に、フィールド絶縁膜４に覆われていないエピタキシャル層３２の上面を熱酸化することによって、ゲート絶縁膜１２としてのＳｉＯ２膜を形成する。そして、ゲート絶縁膜１２の上面に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法によって形成して、さらに、フォトリソグラフィー工程とエッチング工程とで多結晶珪素膜をパターニングすることによって、ゲート電極１３を形成する。
　この際、終端領域においてゲート電極１３は、フィールド絶縁膜４の上面に乗り上げ、ゲート電極１３の外周端部は終端ウェル領域２の外周端部よりも内周側に位置するように形成する。
　その後、ＣＶＤ法によって層間絶縁膜１４としてのＳｉＯ２膜を形成する。そして、フォトリソグラフィー工程とエッチング工程とで、ゲート絶縁膜１２および層間絶縁膜１４を貫通し、かつ、コンタクト領域１９、ソース領域１１および終端領域の高濃度部２０のそれぞれに達するコンタクトホールを形成する。この工程では、終端領域において、層間絶縁膜１４を貫通してゲート電極１３に達するコンタクトホールが形成される。
　層間絶縁膜１４は、ＳｉＯ２にＢとＰとがドープされたｂｏｒｏｎ　ｐｈｏｓｐｈｏｒ　ｓｉｌｉｃａｔｅ　ｇｌａｓｓ（ＢＰＳＧ）、または、ＳｉＯ２、ＳｉＮおよびＢＰＳＧなどを含む多層膜であってもよい。ＢＰＳＧは、たとえば、１０００℃のアニール処理によって段差の形状が滑らかになる。これによって、コンタクトホールへの電極の埋め込み性が向上するため、微細な構造も形成することができる。
　次に、スパッタ法または蒸着法などによって、エピタキシャル基板３０の上面Ｓ２に、ソース電極５１、ゲート部５２（すなわち、ゲートパッド５２ｐおよびゲート配線５２ｗ）を含む、表面電極５０の材料層を形成する。また、それと同様の方法によって、エピタキシャル基板３０の下面Ｓ１に裏面電極８の材料層を形成する。
　表面電極５０は、たとえば、Ｔｉ、Ｎｉ、Ｗ、ＭｏおよびＡｕのいずれか１つまたは複数を含む、エピタキシャル基板３０と電気的なコンタクトを取るための下地層と、ＡｌおよびＣｕのいずれか１つまたは複数を含む金属、または、Ａｌ－ＳｉのようなＡｌ合金などの厚膜層によって形成される。
　裏面電極８の材料としては、たとえば、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕのいずれか１つまたは複数を含む金属などが用いられる。なお、エピタキシャル基板３０において、表面電極５０または裏面電極８と接触する部分には、あらかじめ熱処理によってシリサイド膜が形成されていてもよい。なお、裏面電極８の形成は、すべての工程の最後に行われてもよい。
　次に、フォトリソグラフィー工程とエッチング工程とによって、表面電極５０をパターニングする。そして、表面電極５０を、ソース電極５１と、ゲート部５２（すなわち、ゲートパッド５２ｐおよびゲート配線５２ｗ）とに分離する。
　この際、図２のＡ－Ａ’線に沿う位置において、ゲートパッド５２ｐの外周端部は、ゲート電極１３の外周端部よりも内周側に位置するように形成する。また、図２のＡ－Ａ’線に沿う位置に限らず、ゲートパッド５２ｐの外周端部のすべての領域において、ゲートパッド５２ｐの外周端部は、ゲート電極１３の外周端部よりも内周側に位置するように形成してもよい。
　最後に、表面電極５０上の一部を開口して、表面電極５０の端部とエピタキシャル基板３０の外側領域ＲＯの少なくとも一部分とを覆うように、表面保護膜６を形成する。そうすることで、図１に例が示されたＭＯＳＦＥＴ１００が得られる。
　表面保護膜６は、たとえば、ポリイミド塗布工程、フォトリソグラフィー工程、および、エッチング工程によって、所望の形状に加工される。また、表面保護膜６は、ＣＶＤ法によってＳｉＮ膜を堆積し、フォトリソグラフィー工程とエッチング工程とを行うことによって形成されてもよい。
　以上のように、本実施の形態に関するＭＯＳＦＥＴ１００によれば、終端領域のゲートパッド５２ｐの端部で水酸化アルミニウムが生成されることを抑制することができる。よって、ゲートパッド５２ｐおよび表面保護膜６の割れまたは剥離が抑制される。したがって、ゲートパッド５２ｐおよび表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができるため、ＭＯＳＦＥＴ１００の絶縁信頼性を高めることができる。
　＜第２の実施の形態＞
　本実施の形態に関する半導体装置および半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図７は、本実施の形態に関する半導体装置であるＭＯＳＦＥＴ２００の構成の例を示す平面図である。また、図８は、ＭＯＳＦＥＴ２００の断面図である。図８は、図７のＢ－Ｂ’線に沿う断面に相当する。
　本実施の形態に関するＭＯＳＦＥＴ２００においては、終端領域（すなわち、外側領域ＲＯ）において、ゲートパッド５２ｐと接続されるゲート配線２５２ｗが、平面視においてソース電極５１を取り囲むように設けられている。
　ゲート配線２５２ｗは、層間絶縁膜３１４に形成されたコンタクトホールを通してゲート電極１３に接続されている。なお、ゲートパッド５２ｐは、終端領域のコーナー部（すなわち、平面視におけるゲート配線２５２ｗの曲がり部）に設けられてもよい。
　本実施の形態に関するＭＯＳＦＥＴ２００においては、第１の実施の形態におけるＭＯＳＦＥＴ１００と同様に、ゲートパッド５２ｐを備える領域において、ゲート電極１３の外周端部は、ゲートパッド５２ｐの外周端部と終端ウェル領域２の外周端部との間に位置する。さらに、図７のＢ－Ｂ’線に沿う位置において、ゲート電極１３の外周端部は、ゲート配線２５２ｗの外周端部と終端ウェル領域２の外周端部との間に位置する。なお、図７のＢ－Ｂ’線に沿う位置に限らず、ゲート配線２５２ｗの外周端部のすべての領域において、ゲート電極１３の外周端部が、ゲート配線２５２ｗの外周端部と終端ウェル領域２の外周端部との間に位置していてもよい。
　本実施の形態においても、図４に例が示された終端ウェル領域２よりも不純物濃度が低いｐ型の低濃度ウェル領域３が、終端ウェル領域２の外周部に設けられてもよい。
　また、本実施の形態においても、図５に例が示されたゲートパッド１５２ｐのように、ゲート配線２５２ｗの最外周の位置において層間絶縁膜３１４にコンタクトホールを形成し、ゲート配線２５２ｗの最外周においてゲート配線２５２ｗとゲート電極１３とが接続されてもよい。
　その他の構成については、第１の実施の形態におけるＭＯＳＦＥＴ１００と同様である。
　＜半導体装置の動作について＞
　次に、本実施の形態に関するＭＯＳＦＥＴ２００の動作について説明する。
　本実施の形態に関するＭＯＳＦＥＴ２００においても、第１の実施の形態における場合と同様に、ゲート電極１３にしきい値以上の正の電圧が印加されている状態であるオン状態と、ゲート電極１３にしきい値未満の電圧が印加されている状態であるオフ状態とに分かれて動作する。
　オフ状態において、特に電界強度が高くなるＳｉＣなどを材料として用いる半導体装置においては、エピタキシャル層３２の上面が空乏化した箇所に電極材料の端部が位置する場合、電極材料の端部においても高電界が生じて電極材料の破壊に至ることがある。このため、本実施の形態に関するＭＯＳＦＥＴ２００において、終端ウェル領域２の不純物濃度は、通常、ゲート電極１３、ゲートパッド５２ｐおよびゲート配線２５２ｗの下部において、終端ウェル領域２の内部が空乏化しない不純物濃度で設定される。
　ここで、高湿度下でＭＯＳＦＥＴ２００がオフ状態になった場合を考える。半導体チップを覆うように設けられる封止樹脂は水分を含有し得る。たとえば、表面保護膜６がポリイミドなど高い吸水性を有する樹脂材料からなる場合、高湿度下では表面保護膜６が多くの水分を含有し、その水分がエピタキシャル層３２、ゲートパッド５２ｐおよびゲート配線２５２ｗの上面に達するおそれがある。また、表面保護膜６がＳｉＮなどの耐湿性の高い材料からなる場合においても、プロセス中に生じる応力などによって表面保護膜６にクラックが生じやすく、当該クラックを通してエピタキシャル層３２、ゲートパッド５２ｐおよびゲート配線２５２ｗが水分にさらされるおそれがある。
　このような状態では、オフ状態のＭＯＳＦＥＴ２００に印加される電圧によって、終端領域において、エピタキシャル層３２の端部が陽極として作用し、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）が陰極として作用する。さらに、ソース電極５１に対して、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）に負の電圧が印加される場合においては、ソース電極５１、および、ソース電極５１と接続されている終端ウェル領域２に対しても、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）が陰極として作用する。陰極となるゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の近傍では、第１の実施の形態における場合と同様に、水酸化物イオンの濃度が増加する。この水酸化物イオンは、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）と化学的に反応する。たとえば、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）がアルミニウムで構成される場合は、化学反応によってアルミニウムが水酸化アルミニウムとなることがある。
　アルミニウムと水酸化物イオンとの反応は、周囲の電界強度に応じて加速される。半導体層の内部では、空乏化している領域に電位勾配が生じるため、本実施の形態に関するＭＯＳＦＥＴ２００においては、空乏層がエピタキシャル基板３０の上面に達している領域には上面Ｓ２に沿う電位勾配が発生する。この電位勾配は、エピタキシャル層３２の上面Ｓ２に形成されたフィールド絶縁膜４および層間絶縁膜３１４に引き継がれるため、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の端部の周辺に電界が発生する。それによって、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の端部における電界強度が一定以上となると、水酸化アルミニウムの生成反応が起こり、その反応は電界強度の増加とともに加速される。
　また、ソース電極５１に対してゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）に負の電圧が印加される場合には、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）と終端ウェル領域２との間の電位差によって、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の下部の電界強度が上昇する。特に、ゲートパッド５２ｐの下部の外周端部では電界集中が起こりやすく、水酸化アルミニウムの生成が加速される。
　以上のようにしてゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の表面に水酸化アルミニウムが生成されると、体積膨張によってゲートパッド５２ｐ、ゲート配線２５２ｗおよび表面保護膜６の割れまたは剥離が発生し、層間絶縁膜３１４の上面に空洞ができる。その空洞に水分が入り込むことによって過剰なリーク電流が流れたり、当該空洞で気中放電が起きたりすることによって、ＭＯＳＦＥＴ２００が素子破壊に至るおそれがある。
　これに対し、本実施の形態に関するＭＯＳＦＥＴ２００においては、第１の実施の形態におけるＭＯＳＦＥＴ１００と同様に、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の外周端部が、終端ウェル領域２の外周端部よりも内周側に位置しているため、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の周辺の電界強度が緩和されている。
　ここで、終端ウェル領域２の不純物濃度を一定以上にすれば、終端ウェル領域２の内部に空乏層が広がることがほとんどなくなり、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の周辺の電界強度を効果的に緩和することができる。よって、水酸化アルミニウムの発生を効果的に抑制することができる。
　さらに、図４に例が示されるように、終端ウェル領域２の外周部に低濃度ウェル領域３を備えることで、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の周辺の電界強度を効果的に緩和するとともに、終端ウェル領域２の外周端部の周辺におけるエピタキシャル層３２の電界強度を緩和することができるため、ＭＯＳＦＥＴ２００のアバランシェ電圧を高めることができる。
　さらに、本実施の形態に関するＭＯＳＦＥＴ２００においては、第１の実施の形態におけるＭＯＳＦＥＴ１００の場合と同様に、ゲート電極１３の外周端部がゲートパッド５２ｐの外周端部よりも外周側に位置する。それに加え、図７のＢ－Ｂ’線に沿う位置において、ゲート電極１３の外周端部がゲート配線２５２ｗの外周端部よりも外周側に位置する。
　ソース電極５１に対してゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）に負の電圧が印加される場合、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）と終端ウェル領域２との間にゲート電極１３を備えている領域において、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）と終端ウェル領域２との電位差はゲート電極１３の下部のフィールド絶縁膜４の内部にのみ発生する。そのため、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の周辺の電界強度は緩和される。
　このように、本実施の形態に関するＭＯＳＦＥＴ２００においては、特に電界集中しやすいゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の外周端部の下部にゲート電極１３が存在することによって、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の下部の外周端部の電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　また、図７のＢ－Ｂ’線に沿う位置に限らず、ゲート配線２５２ｗの外周端部のすべての領域において、ゲート電極１３の外周端部がゲート配線２５２ｗの外周端部と終端ウェル領域２の外周端部との間に位置する場合、ゲート配線２５２ｗの下部の外周端部のすべての領域で電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　また、図５に例が示されるように、ゲートパッド５２ｐおよびゲート配線２５２ｗの最外周の位置において層間絶縁膜３１４にコンタクトホールを形成し、ゲートパッド５２ｐおよびゲート配線２５２ｗの最外周においてゲートパッド５２ｐおよびゲート配線２５２ｗとゲート電極１３とが当該コンタクトホールを介して接続されることによって、ゲートパッド５２ｐおよびゲート配線２５２ｗの下部の外周端部の電界集中を十分に抑制し、水酸化アルミニウムの発生を抑制することができる。
　以上のように、本実施の形態に関するＭＯＳＦＥＴ２００においては、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の端部での水酸化アルミニウムの生成が抑制される。その結果、ゲート部２５２および表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができる。
　＜半導体装置の製造方法について＞
　次に、本実施の形態に関する半導体装置としてのＭＯＳＦＥＴ２００の製造方法について説明する。
　本実施の形態に関するＭＯＳＦＥＴ２００についても、第１の実施の形態におけるＭＯＳＦＥＴ１００の場合と同様に、レジストマスクを形成するフォトリソグラフィー工程、当該レジストマスクを注入マスクとしてイオン注入を行うイオン注入工程、さらには、成膜工程、エッチング工程を繰り返すことによって製造される。
　本実施の形態に関するＭＯＳＦＥＴ２００では、表面電極５０をパターニングして、表面電極５０を、ソース電極５１と、ゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）とに分離する際に、ゲートパッド５２ｐの外周端部は、ゲート電極１３の外周端部よりも内周側に位置するように形成する。さらに、図７のＢ－Ｂ’線に沿う位置において、ゲート配線２５２ｗの外周端部は、ゲート電極１３の外周端部よりも内周側に位置するように形成する。また、図７のＢ－Ｂ’線に沿う位置に限らず、ゲート配線２５２ｗの外周端部のすべての領域において、ゲート配線２５２ｗの外周端部は、ゲート電極１３の外周端部よりも内周側に位置するように形成してもよい。
　その他の工程については、第１の実施の形態におけるＭＯＳＦＥＴ１００の場合と同様である。
　以上のように、本実施の形態に関するＭＯＳＦＥＴ２００によれば、終端領域のゲート部２５２（ゲートパッド５２ｐおよびゲート配線２５２ｗ）の端部で水酸化アルミニウムが生成されることを抑制することができる。よって、ゲートパッド５２ｐ、ゲート配線２５２ｗおよび表面保護膜６の割れまたは剥離が抑制される。したがって、ゲートパッド５２ｐ、ゲート配線２５２ｗおよび表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができるため、ＭＯＳＦＥＴ２００の絶縁信頼性を高めることができる。
　＜第３の実施の形態＞
　本実施の形態に関する半導体装置および半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図９は、本実施の形態に関する半導体装置であるＭＯＳＦＥＴ３００の構成の例を示す平面図である。また、図１０は、ＭＯＳＦＥＴ３００の断面図である。図１０は、図９のＣ－Ｃ’線に沿う断面に相当する。
　本実施の形態に関するＭＯＳＦＥＴ３００においては、終端領域（すなわち、外側領域ＲＯ）において、ゲート配線３５２ｗが、ゲートパッド５２ｐと離間しつつ、平面視でソース電極５１に一部囲まれるように（ゲートパッド５２ｐと同様に、ソース電極５１が形成された領域に囲まれる領域に入り込むように）設けられる。
　ゲート配線３５２ｗは、層間絶縁膜３１４に形成されたコンタクトホールを通してゲート電極３１３に接続されている。ゲート電極３１３は、ゲートパッド５２ｐとゲート配線３５２ｗとの間の領域において一部が開口している。
　また、ゲート電極３１３は、図９のＣ－Ｃ’線に沿う位置の終端領域においてゲートパッド５２ｐと接続されていない。ゲート電極３１３は、図９のＣ－Ｃ’線に沿う位置以外の終端領域の一部において、層間絶縁膜３１４に形成されたコンタクトホールを介してゲートパッド５２ｐとゲート配線３５２ｗとを電気的に接続している。なお、ゲートパッド５２ｐは、終端領域のコーナー部（すなわち、平面視におけるゲート配線３５２ｗの曲がり部）に設けられてもよい。
　また、終端領域においてゲート電極３１３の一部が離間し、層間絶縁膜３１４に形成されたコンタクトホールを介してゲートパッド５２ｐおよびゲート配線３５２ｗと接続されていてもよい。この場合、ユニットセルＵＣのゲート電極３１３は終端領域に延在しているが、ゲートパッド５２ｐとは接続されずにゲート配線３５２ｗのみと接続される。
　本実施の形態に関するＭＯＳＦＥＴ３００においては、第１の実施の形態におけるＭＯＳＦＥＴ１００と同様に、図９のＣ－Ｃ’線に沿う位置において、ゲート電極３１３の外周端部は、ゲートパッド５２ｐの外周端部と終端ウェル領域２の外周端部との間に位置する。さらに、ゲートパッド５２ｐが形成されていない領域において、第２の実施の形態におけるＭＯＳＦＥＴ２００と同様に、ゲート電極３１３の外周端部は、ゲート配線３５２ｗの外周端部と終端ウェル領域２の外周端部との間に位置する。
　なお、図９のＣ－Ｃ’線に沿う位置に限らず、ゲートパッド５２ｐの外周端部のすべての領域において、ゲート電極３１３の外周端部がゲートパッド５２ｐの外周端部と終端ウェル領域２の外周端部との間に位置していてもよい。また、ゲートパッド５２ｐが形成されていない領域においても、ゲート配線３５２ｗの外周端部のすべての領域において、ゲート電極３１３の外周端部がゲート配線３５２ｗの外周端部と終端ウェル領域２の外周端部との間に位置していてもよい。
　また、ゲートパッド５２ｐの外周端部の下部に位置するゲート電極３１３は、ゲートパッド５２ｐと接続された領域から延在してもよいし、ゲート配線３５２ｗと接続された領域から延在してもよい。
　本実施の形態においても、図４に例が示された終端ウェル領域２よりも不純物濃度が低いｐ型の低濃度ウェル領域３が、終端ウェル領域２の外周部に設けられていてもよい。
　また、本実施の形態においても、図５に例が示されたゲートパッド５２ｐのように、ゲートパッド５２ｐおよびゲート配線３５２ｗの最外周の位置において層間絶縁膜３１４にコンタクトホールを形成し、ゲートパッド５２ｐおよびゲート配線３５２ｗの最外周においてゲートパッド５２ｐおよびゲート配線３５２ｗとゲート電極３１３とが接続されてもよい。
　また、図６に例が示されたゲート電極１１３のように、ゲート電極３１３は必ずしもゲートパッド５２ｐの下部の全域に設けられていなくてもよい。
　その他の構成については、第２の実施の形態におけるＭＯＳＦＥＴ２００と同様である。
　＜半導体装置の動作について＞
　次に、本実施の形態に関するＭＯＳＦＥＴ３００の動作について説明する。
　本実施の形態に関するＭＯＳＦＥＴ３００においても、第１の実施の形態および第２の実施の形態における場合と同様に、ゲート電極３１３にしきい値以上の正の電圧が印加されている状態であるオン状態と、ゲート電極３１３にしきい値未満の電圧が印加されている状態であるオフ状態とに分かれて動作する。
　本実施の形態に関するＭＯＳＦＥＴ３００においては、ゲート電極３１３は、ゲートパッド５２ｐとゲート配線３５２ｗとの間の領域において一部が開口している。このため、ゲートパッド５２ｐの周辺の一部においてのみ、コンタクトホールを介してゲートパッド５２ｐとゲート配線３５２ｗとを電気的に接続するゲート電極３１３が存在する。言い換えれば、本実施の形態に関するＭＯＳＦＥＴ３００は、ゲート電極３１３による寄生のゲート抵抗が内蔵されており、オン状態とオフ状態とのスイッチング時の自己発振が抑制される。このような寄生のゲート抵抗の抵抗値は、コンタクトホールを介してゲートパッド５２ｐとゲート配線３５２ｗとを電気的に接続するゲート電極３１３の形状を変化させることによって制御することができる。
　オフ状態において、特に電界強度が高くなるＳｉＣなどを材料として用いる半導体装置においては、エピタキシャル層３２の上面が空乏化した箇所に電極材料の端部が位置する場合、電極材料の端部においても高電界が生じて電極材料の破壊に至ることがある。このため、本実施の形態に関するＭＯＳＦＥＴ３００において、終端ウェル領域２の不純物濃度は、通常、ゲート電極３１３、ゲートパッド５２ｐおよびゲート配線３５２ｗの下部において終端ウェル領域２の内部が空乏化しない不純物濃度で設定される。
　ここで、高湿度下でＭＯＳＦＥＴ３００がオフ状態になった場合を考える。半導体チップを覆うように設けられる封止樹脂は水分を含有し得る。たとえば、表面保護膜６がポリイミドなど高い吸水性を有する樹脂材料からなる場合、高湿度下では表面保護膜６が多くの水分を含有し、その水分がエピタキシャル層３２、ゲートパッド５２ｐおよびゲート配線３５２ｗの上面に達するおそれがある。また、表面保護膜６がＳｉＮなどの耐湿性の高い材料からなる場合においても、プロセス中に生じる応力などによって表面保護膜６にクラックが生じやすく、当該クラックを通してエピタキシャル層３２、ゲートパッド５２ｐおよびゲート配線３５２ｗが水分にさらされるおそれがある。
　このような状態では、オフ状態のＭＯＳＦＥＴ３００に印加される電圧によって、終端領域において、エピタキシャル層３２の端縁部が陽極として作用し、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）が陰極として作用する。さらに、ソース電極５１に対して、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）に負の電圧が印加される場合においては、ソース電極５１、および、ソース電極５１と接続されている終端ウェル領域２に対しても、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）が陰極として作用する。陰極となるゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の近傍では、第１の実施の形態における場合と同様に、水酸化物イオンの濃度が増加する。この水酸化物イオンは、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）と化学的に反応する。たとえば、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）がアルミニウムで構成される場合は、化学反応によってアルミニウムが水酸化アルミニウムとなることがある。
　アルミニウムと水酸化物イオンとの反応は、周囲の電界強度に応じて加速される。半導体層の内部では、空乏化している領域に電位勾配が生じるため、本実施の形態に関するＭＯＳＦＥＴ３００においては、空乏層がエピタキシャル基板３０の上面に達している領域には上面Ｓ２に沿う電位勾配が発生する。この電位勾配は、エピタキシャル層３２の上面Ｓ２に形成されたフィールド絶縁膜４および層間絶縁膜３１４に引き継がれるため、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の端部の周辺に電界が発生する。それによって、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の端部における電界強度が一定以上となると、水酸化アルミニウムの生成反応が起こり、その反応は電界強度の増加とともに加速される。
　また、ソース電極５１に対してゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）に負の電圧が印加される場合には、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）と終端ウェル領域２との間の電位差によって、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の下部の電界強度が上昇する。また、スイッチング時の自己発振によってゲート電圧が揺らいだり、急激なドレイン電圧の変化が生じたりすると、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の下部の電界強度が上昇する。特に、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の下部の外周端部では電界集中が起こりやすく、水酸化アルミニウムの生成が加速される。
　以上のようにしてゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の表面に水酸化アルミニウムが生成されると、体積膨張によってゲートパッド５２ｐ、ゲート配線３５２ｗおよび表面保護膜６の割れまたは剥離が発生し、層間絶縁膜３１４の上面に空洞ができる。その空洞に水分が入り込むことによって過剰なリーク電流が流れたり、当該空洞で気中放電が起きたりすることによって、ＭＯＳＦＥＴ３００が素子破壊に至るおそれがある。
　これに対し、本実施の形態に関するＭＯＳＦＥＴ３００においては、第２の実施の形態におけるＭＯＳＦＥＴ２００と同様に、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の外周端部が、終端ウェル領域２の外周端部よりも内周側に位置しているため、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の周辺の電界強度が緩和されている。
　ここで、終端ウェル領域２の不純物濃度を一定以上にすれば、終端ウェル領域２の内部に空乏層が広がることがほとんどなくなり、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の周辺の電界強度を効果的に緩和することができる。よって、水酸化アルミニウムの発生を効果的に抑制することができる。
　また、本実施の形態に関するＭＯＳＦＥＴ３００には、寄生のゲート抵抗が内蔵されている。そのため、寄生のゲート抵抗によってオン状態とオフ状態とのスイッチング時の自己発振が抑制され、ゲート電圧の揺らぎまたは急激なドレイン電圧の変化に起因するゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の周辺の電界集中を抑制して、水酸化アルミニウムの発生を抑制することができる。
　さらに、図４に例が示されるように、終端ウェル領域２の外周部に低濃度ウェル領域３を備えることで、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の周辺の電界強度を効果的に緩和するとともに、終端ウェル領域２の外周端部の周辺におけるエピタキシャル層３２の電界強度を緩和することができるため、ＭＯＳＦＥＴ３００のアバランシェ電圧を高めることができる。
　さらに、本実施の形態に関するＭＯＳＦＥＴ３００においては、第１の実施の形態におけるＭＯＳＦＥＴ１００の場合と同様に、図９のＣ－Ｃ’線に沿う位置において、ゲート電極３１３の外周端部が、ゲートパッド５２ｐの外周端部よりも外周側に位置する。それに加え、ゲートパッド５２ｐが形成されていない領域において、ゲート電極３１３の外周端部が、ゲート配線３５２ｗの外周端部よりも外周側に位置する。
　ソース電極５１に対してゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）に負の電圧が印加される場合、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）と終端ウェル領域２との間にゲート電極３１３を備えている領域において、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）と終端ウェル領域２との電位差はゲート電極３１３の下部のフィールド絶縁膜４の内部にのみ発生する。そのため、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の周辺の電界強度は緩和される。
　このように、本実施の形態に関するＭＯＳＦＥＴ３００においては、特に電界集中しやすいゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の外周端部の下部にゲート電極３１３が存在することによって、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の下部の外周端部の電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　一方、ゲートパッド５２ｐと終端ウェル領域２との間にゲート電極３１３を備えない場合、ゲートパッド５２ｐと終端ウェル領域２との電位差はフィールド絶縁膜４および層間絶縁膜３１４に分担される。そのため、フィールド絶縁膜４の内部の電界強度が緩和され、ＭＯＳＦＥＴ３００を作製する際に紛れ込んだ塵などに起因する歩留まり低下を抑制することができる。
　また、ゲート電極３１３が、ゲートパッド５２ｐの外周端部を平面視で跨る位置に形成されている領域以外において、ゲートパッド５２ｐの下部で一部開口することによって、特に電界集中しやすいゲートパッド５２ｐの下部の外周端部の電界集中を緩和して、歩留まりの低下も抑制することができる。
　また、図９のＣ－Ｃ’線に沿う位置に限らず、ゲートパッド５２ｐの外周端部のすべての領域において、ゲート電極３１３の外周端部がゲートパッド５２ｐの外周端部と終端ウェル領域２の外周端部との間に位置する場合、ゲートパッド５２ｐの下部の外周端部のすべての領域で電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。同様に、ゲートパッド５２ｐが形成されていない領域で、ゲート配線３５２ｗの外周端部のすべての領域において、ゲート電極３１３の外周端部がゲート配線３５２ｗの外周端部と終端ウェル領域２の外周端部との間に位置する場合、ゲート配線３５２ｗの下部の外周端部のすべての領域で電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　また、図５に例が示されるように、ゲートパッド５２ｐおよびゲート配線３５２ｗの最外周の位置において層間絶縁膜３１４にコンタクトホールを形成し、ゲートパッド５２ｐおよびゲート配線３５２ｗの最外周においてゲートパッド５２ｐおよびゲート配線３５２ｗとゲート電極３１３とが当該コンタクトホールを介して接続されることによって、ゲートパッド５２ｐおよびゲート配線３５２ｗの下部の外周端部の電界集中を十分に抑制し、水酸化アルミニウムの発生を抑制することができる。
　以上のように、本実施の形態に関するＭＯＳＦＥＴ３００においては、ゲートパッド５２ｐおよびゲートパッド５２ｐが形成されていない領域のゲート配線３５２ｗの端部での水酸化アルミニウムの生成が抑制される。その結果、ゲート部３５２および表面保護膜６の割れまたは剥離に起因したリーク電流の増加および気中放電を抑制することができる。
　＜半導体装置の製造方法について＞
　次に、本実施の形態に関する半導体装置としてのＭＯＳＦＥＴ３００の製造方法について説明する。
　本実施の形態に関するＭＯＳＦＥＴ３００についても、第１の実施の形態におけるＭＯＳＦＥＴ１００および第２の実施の形態におけるＭＯＳＦＥＴ２００の場合と同様に、レジストマスクを形成するフォトリソグラフィー工程、当該レジストマスクを注入マスクとしてイオン注入を行うイオン注入工程、さらには、成膜工程、エッチング工程を繰り返すことによって製造される。
　本実施の形態に関するＭＯＳＦＥＴ３００では、ゲートパッド５２ｐとゲート配線３５２ｗとの間の領域にゲート電極３１３が形成されないように一部を開口して、ゲート電極３１３がパターニングされる。なお、終端領域においてゲート電極３１３の一部が離間し、ユニットセルＵＣのゲート電極３１３が終端領域に延在してゲート配線３５２ｗのみと接続し、ゲートパッド５２ｐとは接続しない構造としてもよい。なお、ゲート電極３１３の開口が、ゲートパッド５２ｐとゲート配線３５２ｗとのうちの少なくとも一方と重なって形成される場合であっても、ゲート電極３１３が細く形成されることで寄生のゲート抵抗が形成されればよい。
　また、本実施の形態に関するＭＯＳＦＥＴ３００では、表面電極５０をパターニングして、表面電極５０を、ソース電極５１と、ゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）とに分離する際に、図９のＣ－Ｃ’線に沿う位置において、ゲートパッド５２ｐの外周端部は、ゲート電極３１３の外周端部よりも内周側に位置するように形成する。さらに、ゲートパッド５２ｐが形成されていない領域において、ゲート配線３５２ｗの外周端部は、ゲート電極３１３の外周端部よりも内周側に位置するように形成する。また、図９のＣ－Ｃ’線に沿う位置に限らず、ゲートパッド５２ｐの外周端部のすべての領域、およびゲートパッド５２ｐが形成されていない領域の、ゲート配線３５２ｗの外周端部のすべての領域において、ゲートパッド５２ｐおよびゲート配線３５２ｗの外周端部は、ゲート電極３１３の外周端部よりも内周側に位置するように形成してもよい。
　その他の工程については、第１の実施の形態におけるＭＯＳＦＥＴ１００の場合と同様である。
　以上のように、本実施の形態に関するＭＯＳＦＥＴ３００によれば、終端領域のゲート部３５２（ゲートパッド５２ｐおよびゲート配線３５２ｗ）の端部で水酸化アルミニウムが生成されることを抑制することができる。よって、ゲートパッド５２ｐ、ゲート配線３５２ｗおよび表面保護膜６の割れまたは剥離が抑制される。したがって、ゲートパッド５２ｐ、ゲート配線３５２ｗおよび表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができるため、ＭＯＳＦＥＴ３００の絶縁信頼性を高めることができる。
　＜第４の実施の形態＞
　本実施の形態に関する半導体装置および半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜半導体装置の構成について＞
　図１１は、本実施の形態に関する半導体装置であるＭＯＳＦＥＴ４００の構成の例を示す平面図である。また、図１２は、ＭＯＳＦＥＴ４００の断面図である。図１２は、図１１のＤ－Ｄ’線に沿う断面に相当する。
　本実施の形態に関するＭＯＳＦＥＴ４００においては、終端領域（すなわち、外側領域ＲＯ）において、ゲート配線４５２ｗが、ゲートパッド５２ｐと離間しつつ、平面視でソース電極５１およびゲートパッド５２ｐを取り囲むように設けられている。
　ゲート配線４５２ｗは、層間絶縁膜４１４に形成されたコンタクトホールを通してゲート電極４１３に接続されている。ゲート電極４１３は、ゲートパッド５２ｐとゲート配線４５２ｗとの間の領域において一部が開口している。
　また、ゲート電極４１３は、図１１のＤ－Ｄ’線に沿う位置の終端領域においてゲートパッド５２ｐと接続されていない。ゲート電極４１３は、図１１のＤ－Ｄ’線に沿う位置以外の終端領域の一部において、層間絶縁膜４１４に形成されたコンタクトホールを介してゲートパッド５２ｐとゲート配線４５２ｗとを電気的に接続している。なお、ゲートパッド５２ｐは、終端領域のコーナー部（すなわち、平面視におけるゲート配線４５２ｗの曲がり部）に設けられてもよい。
　また、終端領域においてゲート電極４１３の一部が離間し、層間絶縁膜４１４に形成されたコンタクトホールを介してゲートパッド５２ｐおよびゲート配線４５２ｗと接続されていてもよい。この場合、ユニットセルＵＣのゲート電極４１３は終端領域に延在しているが、ゲートパッド５２ｐとは接続されずにゲート配線４５２ｗのみと接続される。
　本実施の形態に関するＭＯＳＦＥＴ４００においては、第２の実施の形態におけるＭＯＳＦＥＴ２００と同様に、図１１のＤ－Ｄ’線に沿う位置において、ゲート電極４１３の外周端部は、ゲート配線４５２ｗの外周端部と終端ウェル領域２の外周端部との間に位置する。
　なお、図１１のＤ－Ｄ’線に沿う位置に限らず、ゲート配線４５２ｗの外周端部のすべての領域において、ゲート電極４１３の外周端部がゲート配線４５２ｗの外周端部と終端ウェル領域２の外周端部との間に位置していてもよい。
　また、ゲート配線４５２ｗの外周端部の下部に位置するゲート電極４１３は、ゲートパッド５２ｐと接続された領域から延在してもよいし、ゲート配線４５２ｗと接続された領域から延在してもよい。
　本実施の形態においても、図４に例が示された終端ウェル領域２よりも不純物濃度が低いｐ型の低濃度ウェル領域３が、終端ウェル領域２の外周部に設けられていてもよい。
　また、本実施の形態においても、図５に例が示されたゲートパッド５２ｐのように、ゲート配線４５２ｗの最外周の位置において層間絶縁膜４１４にコンタクトホールを形成し、ゲート配線４５２ｗの最外周においてゲート配線４５２ｗとゲート電極４１３とが接続されてもよい。
　また、図６に例が示されたゲート電極１１３のように、ゲート電極４１３は必ずしもゲートパッド５２ｐの下部の全域に設けられていなくてもよい。
　その他の構成については、第２の実施の形態におけるＭＯＳＦＥＴ２００と同様である。
　＜半導体装置の動作について＞
　次に、本実施の形態に関するＭＯＳＦＥＴ４００の動作について説明する。
　本実施の形態に関するＭＯＳＦＥＴ４００においても、第１の実施の形態、第２の実施の形態および第３の実施の形態における場合と同様に、ゲート電極４１３にしきい値以上の正の電圧が印加されている状態であるオン状態と、ゲート電極４１３にしきい値未満の電圧が印加されている状態であるオフ状態とに分かれて動作する。
　本実施の形態に関するＭＯＳＦＥＴ４００においては、ＭＯＳＦＥＴ３００と同様に、ゲート電極４１３は、ゲートパッド５２ｐとゲート配線４５２ｗとの間の領域において一部が開口している。このため、ゲートパッド５２ｐの周辺の一部においてのみ、コンタクトホールを介してゲートパッド５２ｐとゲート配線４５２ｗとを電気的に接続するゲート電極４１３が存在する。言い換えれば、本実施の形態に関するＭＯＳＦＥＴ４００は、ゲート電極４１３による寄生のゲート抵抗が内蔵されており、オン状態とオフ状態とのスイッチング時の自己発振が抑制される。このような寄生のゲート抵抗の抵抗値は、コンタクトホールを介してゲートパッド５２ｐとゲート配線４５２ｗとを電気的に接続するゲート電極４１３の形状を変化させることによって制御することができる。
　オフ状態において、特に電界強度が高くなるＳｉＣなどを材料として用いる半導体装置においては、エピタキシャル層３２の上面が空乏化した箇所に電極材料の端部が位置する場合、電極材料の端部においても高電界が生じて電極材料の破壊に至ることがある。このため、本実施の形態に関するＭＯＳＦＥＴ４００において、終端ウェル領域２の不純物濃度は、通常、ゲート電極４１３、ゲートパッド５２ｐおよびゲート配線４５２ｗの下部において終端ウェル領域２の内部が空乏化しない不純物濃度で設定される。
　ここで、高湿度下でＭＯＳＦＥＴ４００がオフ状態になった場合を考える。半導体チップを覆うように設けられる封止樹脂は水分を含有し得る。たとえば、表面保護膜６がポリイミドなど高い吸水性を有する樹脂材料からなる場合、高湿度下では表面保護膜６が多くの水分を含有し、その水分がエピタキシャル層３２およびゲート配線４５２ｗの上面に達するおそれがある。また、表面保護膜６がＳｉＮなどの耐湿性の高い材料からなる場合においても、プロセス中に生じる応力などによって表面保護膜６にクラックが生じやすく、当該クラックを通してエピタキシャル層３２およびゲート配線４５２ｗが水分にさらされるおそれがある。
　このような状態では、オフ状態のＭＯＳＦＥＴ４００に印加される電圧によって、終端領域において、エピタキシャル層３２の端縁部が陽極として作用し、ゲート配線４５２ｗが陰極として作用する。さらに、ソース電極５１に対して、ゲート配線４５２ｗに負の電圧が印加される場合においては、ソース電極５１、および、ソース電極５１と接続されている終端ウェル領域２に対しても、ゲート配線４５２ｗが陰極として作用する。陰極となるゲート配線４５２ｗの近傍では、第１の実施の形態における場合と同様に、水酸化物イオンの濃度が増加する。この水酸化物イオンは、ゲート配線４５２ｗと化学的に反応する。たとえば、ゲート配線４５２ｗがアルミニウムで構成される場合は、化学反応によってアルミニウムが水酸化アルミニウムとなることがある。
　アルミニウムと水酸化物イオンとの反応は、周囲の電界強度に応じて加速される。半導体層の内部では、空乏化している領域に電位勾配が生じるため、本実施の形態に関するＭＯＳＦＥＴ４００においては、空乏層がエピタキシャル基板３０の上面に達しているには上面Ｓ２に沿う電位勾配が発生する。この電位勾配は、エピタキシャル層３２の上面Ｓ２に形成されたフィールド絶縁膜４および層間絶縁膜４１４に引き継がれるため、ゲート配線４５２ｗの端部の周辺に電界が発生する。それによって、ゲート配線４５２ｗの端部における電界強度が一定以上となると、水酸化アルミニウムの生成反応が起こり、その反応は電界強度の増加とともに加速される。
　また、ソース電極５１に対してゲート配線４５２ｗに負の電圧が印加される場合には、ゲート配線４５２ｗと終端ウェル領域２との間の電位差によって、ゲート配線４５２ｗの下部の電界強度が上昇する。また、スイッチング時の自己発振によってゲート電圧が揺らいだり、急激なドレイン電圧の変化が生じたりすると、ゲート配線４５２ｗの下部の電界強度が上昇する。特に、ゲート配線４５２ｗの下部の外周端部では電界集中が起こりやすく、水酸化アルミニウムの生成が加速される。
　以上のようにしてゲート配線４５２ｗの表面に水酸化アルミニウムが生成されると、体積膨張によってゲート配線４５２ｗおよび表面保護膜６の割れまたは剥離が発生し、層間絶縁膜４１４の上面に空洞ができる。その空洞に水分が入り込むことによって過剰なリーク電流が流れたり、当該空洞で気中放電が起きたりすることによって、ＭＯＳＦＥＴ４００が素子破壊に至るおそれがある。
　これに対し、本実施の形態に関するＭＯＳＦＥＴ４００においては、第２の実施の形態におけるＭＯＳＦＥＴ２００と同様に、ゲート配線４５２ｗの外周端部が、終端ウェル領域２の外周端部よりも内周側に位置しているため、ゲート配線４５２ｗの周辺の電界強度が緩和されている。
　ここで、終端ウェル領域２の不純物濃度を一定以上にすれば、終端ウェル領域２の内部に空乏層が広がることがほとんどなくなり、ゲート配線４５２ｗの周辺の電界強度を効果的に緩和することができる。よって、水酸化アルミニウムの発生を効果的に抑制することができる。
　また、本実施の形態に関するＭＯＳＦＥＴ４００には、寄生のゲート抵抗が内蔵されている。そのため、寄生のゲート抵抗によってオン状態とオフ状態とのスイッチング時の自己発振が抑制され、ゲート電圧の揺らぎまたは急激なドレイン電圧の変化に起因するゲート配線４５２ｗの周辺の電界集中を抑制して、水酸化アルミニウムの発生を抑制することができる。
　さらに、図４に例が示されるように、終端ウェル領域２の外周部に低濃度ウェル領域３を備えることで、ゲート配線４５２ｗの周辺の電界強度を効果的に緩和するとともに、終端ウェル領域２の外周端部の周辺におけるエピタキシャル層３２の電界強度を緩和することができるため、ＭＯＳＦＥＴ４００のアバランシェ電圧を高めることができる。
　さらに、本実施の形態に関するＭＯＳＦＥＴ４００においては、第２の実施の形態におけるＭＯＳＦＥＴ２００の場合と同様に、図１１のＤ－Ｄ’線に沿う位置において、ゲート電極４１３の外周端部が、ゲート配線４５２ｗの外周端部よりも外周側に位置する。
　ソース電極５１に対してゲート配線４５２ｗに負の電圧が印加される場合、ゲート配線４５２ｗと終端ウェル領域２との間にゲート電極４１３を備えている領域において、ゲート配線４５２ｗと終端ウェル領域２との電位差はゲート電極４１３の下部のフィールド絶縁膜４の内部にのみ発生する。そのため、ゲート配線４５２ｗの周辺の電界強度は緩和される。
　このように、本実施の形態に関するＭＯＳＦＥＴ４００においては、特に電界集中しやすいゲート配線４５２ｗの外周端部の下部にゲート電極４１３が存在することによって、ゲート配線４５２ｗの下部の外周端部の電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　一方、ゲートパッド５２ｐと終端ウェル領域２との間にゲート電極４１３を備えない場合、ゲートパッド５２ｐと終端ウェル領域２との電位差はフィールド絶縁膜４および層間絶縁膜４１４に分担される。そのため、フィールド絶縁膜４の内部の電界強度が緩和され、ＭＯＳＦＥＴ４００を作製する際に紛れ込んだ塵などに起因する歩留まり低下を抑制することができる。
　また、ゲート電極４１３が、ゲートパッド５２ｐの外周端部を平面視で跨る位置に形成されている領域以外において、ゲートパッド５２ｐの下部で一部開口することによって、特に電界集中しやすいゲートパッド５２ｐの下部の外周端部の電界集中を緩和して、歩留まりの低下も抑制することができる。
　また、図１１のＤ－Ｄ’線に沿う位置に限らず、ゲート配線４５２ｗの外周端部のすべての領域において、ゲート電極４１３の外周端部がゲート配線４５２ｗの外周端部と終端ウェル領域２の外周端部との間に位置する場合、ゲート配線４５２ｗの下部の外周端部のすべての領域で電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。
　また、図５に例が示されるように、ゲート配線４５２ｗの最外周の位置において層間絶縁膜４１４にコンタクトホールを形成し、ゲート配線４５２ｗの最外周においてゲート配線４５２ｗとゲート電極４１３とが接続されることによって、ゲート配線４５２ｗの下部の外周端部の電界集中を十分に抑制し、水酸化アルミニウムの発生を抑制することができる。
　以上のように、本実施の形態に関するＭＯＳＦＥＴ４００においては、ゲート配線４５２ｗの端部での水酸化アルミニウムの生成が抑制される。その結果、ゲート配線４５２ｗおよび表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができる。
　＜半導体装置の製造方法について＞
　次に、本実施の形態に関する半導体装置としてのＭＯＳＦＥＴ４００の製造方法について説明する。
　本実施の形態に関するＭＯＳＦＥＴ４００においても、第１の実施の形態におけるＭＯＳＦＥＴ１００、第２の実施の形態におけるＭＯＳＦＥＴ２００、および、第３の実施の形態におけるＭＯＳＦＥＴ３００と同様に、レジストマスクを形成するフォトリソグラフィー工程、当該レジストマスクを注入マスクとしてイオン注入を行うイオン注入工程、さらには、成膜工程、エッチング工程を繰り返すことによって製造される。
　本実施の形態に関するＭＯＳＦＥＴ４００では、ゲートパッド５２ｐとゲート配線４５２ｗとの間の領域にゲート電極４１３が形成されないように一部を開口して、ゲート電極４１３がパターニングされる。なお、終端領域においてゲート電極４１３の一部が離間し、ユニットセルＵＣのゲート電極４１３が終端領域に延在してゲート配線４５２ｗのみと接続し、ゲートパッド５２ｐとは接続しない構造としてもよい。なお、ゲート電極４１３の開口は、ゲートパッド５２ｐとゲート配線４５２ｗとのうちの少なくとも一方と重なって形成される場合であっても、ゲート電極４１３が細く形成されることで寄生のゲート抵抗が形成されればよい。
　また、本実施の形態に関するＭＯＳＦＥＴ４００では、表面電極５０をパターニングして、表面電極５０を、ソース電極５１と、ゲート部４５２（ゲートパッド５２ｐおよびゲート配線４５２ｗ）とに分離する際に、図１１のＤ－Ｄ’線に沿う位置において、ゲート配線４５２ｗの外周端部は、ゲート電極４１３の外周端部よりも内周側に位置するように形成する。また、図１１のＤ－Ｄ’線に沿う位置に限らず、ゲート配線４５２ｗの外周端部のすべての領域において、ゲート配線４５２ｗの外周端部は、ゲート電極４１３の外周端部よりも内周側に位置するように形成してもよい。
　その他の工程については、第１の実施の形態におけるＭＯＳＦＥＴ１００の場合と同様である。
　以上のように、本実施の形態に関するＭＯＳＦＥＴ４００によれば、終端領域のゲート配線４５２ｗの端部で水酸化アルミニウムが生成されることを抑制することができる。よって、ゲート配線４５２ｗおよび表面保護膜６の割れまたは剥離が抑制される。したがって、ゲート配線４５２ｗおよび表面保護膜６の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができるため、ＭＯＳＦＥＴ４００の絶縁信頼性を高めることができる。
　＜第５の実施の形態＞
　本実施の形態に関する電力変換装置、および、電力変換装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
　＜電力変換装置の構成について＞
　本実施の形態は、以上に記載された実施の形態に関する半導体装置を電力変換装置に適用するものである。適用する電力変換装置は特定の用途のものに限定されるものではないが、以下では、三相のインバータに適用する場合について説明する。
　図１３は、本実施の形態の電力変換装置を含む電力変換システムの構成の例を概念的に示す図である。
　図１３に例が示されるように、電力変換システムは、電源２１００と、電力変換装置２２００と、負荷２３００とを備える。電源２１００は、直流電源であり、かつ、電力変換装置２２００に直流電力を供給する。電源２１００は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池または蓄電池などで構成することができる。また、電源２１００は、交流系統に接続された整流回路またはＡＣ－ＤＣコンバータなどで構成することができる。また、電源２１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ－ＤＣコンバータによって構成することもできる。
　電力変換装置２２００は、電源２１００と負荷２３００との間に接続される三相のインバータである。電力変換装置２２００は、電源２１００から供給された直流電力を交流電力に変換し、さらに、負荷２３００に当該交流電力を供給する。
　また、電力変換装置２２００は、図１３に例が示されるように、直流電力を交流電力に変換して出力する変換回路２２０１と、変換回路２２０１のそれぞれのスイッチング素子を駆動するための駆動信号を出力する駆動回路２２０２と、駆動回路２２０２を制御するための制御信号を駆動回路２２０２に出力する制御回路２２０３とを備える。
　負荷２３００は、電力変換装置２２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷２３００は特定の用途に限られるものではなく、各種電気機器に搭載される電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられるものである。
　以下、電力変換装置２２００の詳細を説明する。変換回路２２０１は、スイッチング素子と還流ダイオードとを備える（ここでは、図示せず）。そして、スイッチング素子がスイッチング動作をすることによって、電源２１００から供給される直流電力を交流電力に変換し、さらに、負荷２３００に供給する。
　変換回路２２０１の具体的な回路構成は種々のものがあるが、本実施の形態に関する変換回路２２０１は、２レベルの三相フルブリッジ回路であり、かつ、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続される６つの還流ダイオードとを備えるものである。
　変換回路２２０１におけるそれぞれのスイッチング素子とそれぞれの還流ダイオードの少なくとも一方には、以上に記載された実施の形態のいずれかにおける半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続されて上下アームを構成し、それぞれの上下アームは、フルブリッジ回路の各相（すなわち、Ｕ相、Ｖ相およびＷ相）を構成する。そして、それぞれの上下アームの出力端子（すなわち、変換回路２２０１の３つの出力端子）は、負荷２３００に接続される。
　駆動回路２２０２は、変換回路２２０１のスイッチング素子を駆動するための駆動信号を生成し、さらに、変換回路２２０１のスイッチング素子の制御電極に当該駆動信号を供給する。具体的には、後述する制御回路２２０３から出力される制御信号に基づいて、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とをそれぞれのスイッチング素子の制御電極に出力する。
　スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（すなわち、オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（すなわち、オフ信号）となる。
　制御回路２２０３は、負荷２３００に所望の電力が供給されるよう変換回路２２０１のスイッチング素子を制御する。具体的には、負荷２３００に供給すべき電力に基づいて変換回路２２０１のそれぞれのスイッチング素子がオン状態となるべき時間（すなわち、オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するパルス幅変調（ｐｕｌｓｅ　ｗｉｄｔｈ　ｍｏｄｕｌａｔｉｏｎ、すなわち、ＰＷＭ）制御によって、変換回路２２０１を制御することができる。
　そして、制御回路２２０３は、それぞれの時点においてオン状態となるべきスイッチング素子にはオン信号が、オフ状態となるべきスイッチング素子にはオフ信号がそれぞれ出力されるように、駆動回路２２０２に制御指令（すなわち、制御信号）を出力する。駆動回路２２０２は、当該制御信号に基づいて、それぞれのスイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
　本実施の形態に関する電力変換装置２２００では、変換回路２２０１のスイッチング素子として以上に記載された実施の形態のいずれかにおける半導体装置を適用するため、通電サイクルを経た後のオン抵抗を安定させることができる。
　また、本実施の形態に関する電力変換装置２２００では、変換回路２２０１の還流ダイオードとして以上に記載された実施の形態に関する半導体装置を適用することができる。
　このように、以上に記載された実施の形態に関する半導体装置を電力変換装置２２００に適用する場合、通常は、半導体装置は、ゲルまたは樹脂などに埋め込まれて用いられる。しかしながら、これらの封止材料も完全には水分を遮断することはできないため、以上に記載された実施の形態で示された構成によって、半導体装置の絶縁保護が維持されることが重要である。以上に記載された実施の形態で示された構成である半導体装置が適用されることによって、電力変換装置２２００の信頼性を向上させることができる。
　なお、本実施の形態では、２レベルの三相インバータに以上に記載された実施の形態のいずれかにおける半導体装置を適用する例が説明されたが、適用例はこれに限られるものではなく、種々の電力変換装置に以上に記載された実施の形態のいずれかにおける半導体装置を適用することができる。
　また、本実施の形態では、２レベルの電力変換装置について説明されたが、３レベルまたはマルチレベルの電力変換装置に以上に記載された実施の形態のいずれかにおける半導体装置が適用されてもよい。また、単相負荷に電力を供給する場合には、単相のインバータに以上に記載された実施の形態のいずれかにおける半導体装置が適用されてもよい。
　また、直流負荷などに電力を供給する場合には、ＤＣ－ＤＣコンバータまたはＡＣ－ＤＣコンバータに、以上に記載された実施の形態のいずれかにおける半導体装置を適用することもできる。
　また、以上に記載された実施の形態のいずれかにおける半導体装置が適用された電力変換装置は、上述された負荷が電動機である場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもできる。また、以上に記載された実施の形態のいずれかにおける半導体装置が適用された電力変換装置は、太陽光発電システムまたは蓄電システムなどにおけるパワーコンディショナーとして用いることもできる。
　＜電力変換装置の製造方法について＞
　次に、本実施の形態に関する電力変換装置の製造方法を説明する。
　まず、以上に記載された実施の形態で説明された製造方法で、半導体装置を製造する。そして、当該半導体装置を有する変換回路２２０１を電力変換装置の構成として設ける。変換回路２２０１は、入力される電力を変換して出力するための回路である。
　そして、電力変換装置の構成として駆動回路２２０２を設ける。駆動回路２２０２は、半導体装置を駆動するための駆動信号を当該半導体装置に出力するための回路である。そして、電力変換装置の構成として制御回路２２０３を設ける。制御回路２２０３は、駆動回路２２０２を制御するための制御信号を駆動回路２２０２に出力するための回路である。
　以上に記載された実施の形態において用いられる半導体スイッチング素子は、シリコン（Ｓｉ）半導体から成るスイッチング素子に限られるものではなく、例えば、半導体スイッチング素子は、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものであってもよい。
　非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンドなどがある。
　ワイドバンドギャップ半導体から成るスイッチング素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域でも使用可能であり、スイッチング動作時に発生するスイッチング損失を大きく低減できる。そのため、電力損失の大きな低減が可能となる。
　また、ワイドバンドギャップ半導体から成るスイッチング素子は、電力損失が小さく、耐熱性も高い。そのため、冷却部を備えるパワーモジュールを構成する場合、ヒートシンクの放熱フィンを小型化することが可能であるため、半導体モジュールの一層の小型化が可能となる。
　また、ワイドバンドギャップ半導体から成るスイッチング素子は、高周波スイッチング動作に適している。そのため、高周波化の要求が大きいコンバータ回路に適用された場合、スイッチング周波数の高周波化によって、コンバータ回路に接続されるリアクトルまたはコンデンサなどを小型化することもできる。
　よって、以上に記載された実施の形態における半導体スイッチング素子は、炭化珪素などのワイドバンドギャップ半導体から成るスイッチング素子となる場合にも、同様な効果が得られる。
　＜以上に記載された実施の形態によって生じる効果について＞
　次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
　また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
　以上に記載された実施の形態によれば、半導体装置は、第１の導電型（ｎ型）のドリフト層１と、第２の導電型（ｐ型）の第１のウェル領域と、ｎ型のソース領域１１と、ゲート電極と、層間絶縁膜と、ソース電極５１と、裏面電極８と、ｐ型の第２のウェル領域と、フィールド絶縁膜４と、ゲート部とを備える。ここで、第１のウェル領域は、たとえば、素子ウェル領域９などに対応するものである。また、ゲート電極は、たとえば、ゲート電極１３、ゲート電極１１３、ゲート電極３１３およびゲート電極４１３などのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。また、層間絶縁膜は、たとえば、層間絶縁膜１４、層間絶縁膜１１４、層間絶縁膜２１４および層間絶縁膜４１４などのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。また、第２のウェル領域は、たとえば、終端ウェル領域２などに対応するものである。また、ゲート部は、たとえば、ゲート部５２、ゲート部２５２、ゲート部３５２およびゲート部４５２などのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。素子ウェル領域９は、ドリフト層１の上面の表層に形成される。ソース領域１１は、素子ウェル領域９の表層に形成される。ゲート絶縁膜１２は、ソース領域１１とドリフト層１とに挟まれる素子ウェル領域９に接触して形成される。ゲート電極１３は、ゲート絶縁膜１２に接触して形成される。層間絶縁膜１４は、ゲート電極１３を覆う。ソース電極５１は、ドリフト層１の上面において露出するソース領域１１、および、層間絶縁膜１４を覆う。裏面電極８は、ドリフト層１の下面側に形成される。終端ウェル領域２は、ドリフト層１の上面の表層に形成され、かつ、平面視において素子ウェル領域９を囲む。フィールド絶縁膜４は、終端ウェル領域２を部分的に覆う。また、ゲート電極１３は、フィールド絶縁膜４の上面まで延びて形成される。また、層間絶縁膜１４は、フィールド絶縁膜４の上面におけるゲート電極１３を部分的に覆う。また、半導体装置は、ゲート部５２を備える。ゲート部５２は、フィールド絶縁膜４と平面視において重なり、ソース電極５１とは離間し、かつ、層間絶縁膜１４と層間絶縁膜１４から露出するゲート電極１３とを覆う。また、平面視において、素子ウェル領域９から離れる方向の端部を外側端部とすると、ゲート電極１３の外側端部は、ゲート部５２の外側端部よりも素子ウェル領域９から遠く、かつ、終端ウェル領域２の外側端部よりも素子ウェル領域９から近い。
　このような構成によれば、ゲート部５２の外周端部の電界集中を緩和することができるため、終端領域におけるゲート部５２の端部で析出物が生成されることを抑制することができる。よって、ゲート部５２の割れまたは剥離が抑制される。したがって、ゲート部５２の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができるため、ＭＯＳＦＥＴ１００の絶縁信頼性を高めることができる。
　なお、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
　また、以上に記載された実施の形態によれば、フィールド絶縁膜４の上面まで延びて形成されるゲート電極１３の外側端部は、素子ウェル領域９を囲む全周において、ゲート部５２の外側端部よりも素子ウェル領域９から遠く、かつ、終端ウェル領域２の外側端部よりも素子ウェル領域９から近い。このような構成によれば、ゲート部５２の下部の外周端部のすべての領域で電界集中を緩和することができるため、水酸化アルミニウムなどの析出物の発生を抑制することができる。
　また、以上に記載された実施の形態によれば、フィールド絶縁膜４の上面まで延びて形成されるゲート電極１１３には、開口が形成される。このような構成によれば、特に電界集中しやすいゲートパッド５２ｐの外周端部の下部にゲート電極１１３が存在することによって、ゲートパッド５２ｐの下部の外周端部の電界集中を緩和して、水酸化アルミニウムの発生を抑制することができる。その一方で、ゲートパッド５２ｐと終端ウェル領域２との間にゲート電極１３を備えないことで、ゲートパッド５２ｐと終端ウェル領域２との電位差はフィールド絶縁膜４および層間絶縁膜１４に分担される。よって、フィールド絶縁膜４の内部の電界強度が緩和されるため、ＭＯＳＦＥＴ１００を作製する際に紛れ込む塵などによる歩留まり低下を抑制することができる。
　また、以上に記載された実施の形態によれば、層間絶縁膜１１４は、フィールド絶縁膜４の上面におけるゲート電極１３の外側端部の少なくとも一部を露出させつつ、ゲート電極１３を部分的に覆う。そして、ゲート部は、層間絶縁膜１１４から露出するゲート電極１３の外側端部の少なくとも一部を覆う。このような構成によれば、ゲートパッド１５２ｐの最外周の位置において層間絶縁膜１１４にコンタクトホールを形成し、ゲートパッド１５２ｐの最外周においてゲートパッド１５２ｐとゲート電極１３とが当該コンタクトホールを介して接続されることによって、ゲートパッド１５２ｐの下部の外周端部の電界集中を十分に抑制し、水酸化アルミニウムの発生を抑制することができる。
　また、以上に記載された実施の形態によれば、ドリフト層１は、炭化珪素を含む。このような構成によれば、炭化珪素を用いることによって終端領域に高い電界強度がかかりやすい炭化珪素半導体装置においても、ゲート部５２の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができるため、ＭＯＳＦＥＴ１００の絶縁信頼性を高めることができる。そのため、電界強度を緩和するために終端領域の幅を長くしたり、表面電極の周辺の絶縁膜を厚くしたりするなどの対策が不要となる。その結果、半導体チップの製造コストの増大を抑制することができる。
　また、以上に記載された実施の形態によれば、フィールド絶縁膜４の膜厚は、ゲート絶縁膜１２の膜厚よりも厚い。このような構成によれば、ゲート部５２の外周端部の電界集中を緩和することができるため、終端領域におけるゲート部５２の端部で析出物が生成されることを抑制することができる。よって、ゲート部５２の割れまたは剥離が抑制される。
　また、以上に記載された実施の形態によれば、ソース電極５１およびゲート部５２は、Ａｌ、Ｃｕ、Ｍｏ、ＮｉおよびＴｉのうちの少なくとも１つを含む金属、または、Ａｌ合金を材料とする。このような構成によれば、ゲート部５２の外周端部の電界集中を緩和することができるため、終端領域におけるゲート部５２の端部で析出物が生成されることを抑制することができる。よって、ゲート部５２の割れまたは剥離が抑制される。
　また、以上に記載された実施の形態によれば、層間絶縁膜１４は、ホウ素またはリンの元素組成を有する。このような構成によれば、層間絶縁膜１４の段差の形状を滑らかにした場合でも、析出物の発生を抑制しつつ、半導体装置の絶縁信頼性を向上させることができる。
　また、以上に記載された実施の形態によれば、終端ウェル領域２の単位面積当たりの不純物濃度は、２×１０１３ｃｍ－２以上である。このような構成によれば、オフ状態において空乏層が終端ウェル領域２の内部に広がりにくくなる。
　また、以上に記載された実施の形態によれば、半導体装置は、第２の導電型（ｐ型）の第３のウェル領域を備える。ここで、第３のウェル領域は、たとえば、低濃度ウェル領域３などに対応するものである。低濃度ウェル領域３は、ドリフト層１の上面の表層に形成され、かつ、平面視において終端ウェル領域２を囲む。また、低濃度ウェル領域３の不純物濃度は、終端ウェル領域２の不純物濃度以下である。このような構成によれば、ゲート部５２の外周端部の電界集中を緩和することができるため、終端領域におけるゲート部５２の端部で析出物が生成されることを抑制することができる。よって、ゲート部５２の割れまたは剥離が抑制される。
　また、以上に記載された実施の形態によれば、ゲート部５２（またはゲート部２５２）は、ゲートパッド５２ｐ（またはゲートパッド１５２ｐ）と、ゲートパッド５２ｐ（またはゲートパッド１５２ｐ）と接続されるゲート配線５２ｗ（またはゲート配線２５２ｗ）とを備える。このような構成によれば、ゲート部５２の外周端部の電界集中を緩和することができるため、終端領域におけるゲート部５２の端部で析出物が生成されることを抑制することができる。よって、ゲート部５２の割れまたは剥離が抑制される。
　また、以上に記載された実施の形態によれば、ゲート配線２５２ｗは、平面視においてソース電極５１を囲んで設けられる。このような構成によれば、ソース電極５１を囲むゲート配線２５２ｗの外周端部の電界集中を緩和することができるため、終端領域におけるゲート配線２５２ｗの端部で析出物が生成されることを抑制することができる。よって、ゲート配線２５２ｗの割れまたは剥離が抑制される。
　また、以上に記載された実施の形態によれば、ゲート部３５２（またはゲート部４５２）は、ゲートパッド５２ｐ（またはゲートパッド１５２ｐ）と、ゲートパッド５２ｐ（またはゲートパッド１５２ｐ）とは離間するゲート配線３５２ｗ（またはゲート配線４５２ｗ）とを備える。このような構成によれば、ゲート部３５２の外周端部の電界集中を緩和することができるため、終端領域におけるゲート部３５２の端部で析出物が生成されることを抑制することができる。よって、ゲート部３５２の割れまたは剥離が抑制される。
　また、以上に記載された実施の形態によれば、ゲート配線３５２ｗ（またはゲート配線４５２ｗ）は、平面視においてソース電極５１を囲んで設けられる。このような構成によれば、ソース電極５１を囲むゲート配線３５２ｗの外周端部の電界集中を緩和することができるため、終端領域におけるゲート配線３５２ｗの端部で析出物が生成されることを抑制することができる。よって、ゲート配線３５２ｗの割れまたは剥離が抑制される。
　また、以上に記載された実施の形態によれば、フィールド絶縁膜４の上面まで延びて形成されるゲート電極３１３（または、ゲート電極４１３）には、平面視においてゲートパッド５２ｐ（または、ゲートパッド１５２ｐ）およびゲート配線３５２ｗ（または、ゲート配線４５２ｗ）とは重ならない領域の一部に開口が形成される。このような構成によれば、寄生のゲート抵抗を有する場合であっても、ソース電極５１を囲むゲート配線４５２ｗの外周端部の電界集中を緩和することができるため、終端領域におけるゲート配線４５２ｗの端部で析出物が生成されることを抑制することができる。よって、ゲート配線４５２ｗの割れまたは剥離が抑制される。
　また、以上に記載された実施の形態によれば、電力変換装置は、上記の半導体装置を有し、かつ、入力される電力を変換して出力する変換回路２２０１と、半導体装置を駆動するための駆動信号を半導体装置に出力する駆動回路２２０２と、駆動回路２２０２を制御するための制御信号を駆動回路２２０２に出力する制御回路２２０３とを備える。このような構成によれば、ゲート部５２の外周端部の電界集中を緩和することができるため、ゲート部５２の割れまたは剥離に起因するリーク電流の増加および気中放電を抑制することができるため、電力変換装置の絶縁信頼性を高めることができる。
　＜以上に記載された実施の形態の変形例について＞
　以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、限定的なものではないものとする。
　したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
　また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
　また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
　さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
　また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
　また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
　１　ドリフト層、２　終端ウェル領域、３　低濃度ウェル領域、４　フィールド絶縁膜、６　表面保護膜、８　裏面電極、９　素子ウェル領域、１１　ソース領域、１２　ゲート絶縁膜、１３，１１３，３１３，４１３　ゲート電極、１４，１１４，２１４，３１４，４１４　層間絶縁膜、１９　コンタクト領域、２０　高濃度部、３０　エピタキシャル基板、３１　単結晶基板、３２　エピタキシャル層、５０　表面電極、５１　ソース電極、５２，２５２，３５２，４５２　ゲート部、５２ｐ，１５２ｐ　ゲートパッド、５２ｗ，２５２ｗ，３５２ｗ，４５２ｗ　ゲート配線、１００，２００，３００，４００　ＭＯＳＦＥＴ、２１００　電源、２２００　電力変換装置、２２０１　変換回路、２２０２　駆動回路、２２０３　制御回路、２３００　負荷。

Claims (16)

  1. 　第１の導電型のドリフト層と、
    　前記ドリフト層の上面の表層に形成される第２の導電型の第１のウェル領域と、
    　前記第１のウェル領域の表層に形成される第１の導電型のソース領域と、
    　前記ソース領域と前記ドリフト層とに挟まれる前記第１のウェル領域に接触して形成されるゲート絶縁膜と、
    　前記ゲート絶縁膜に接触して形成されるゲート電極と、
    　前記ゲート電極を覆う層間絶縁膜と、
    　前記ドリフト層の前記上面において露出する前記ソース領域、および、前記層間絶縁膜を覆うソース電極と、
    　前記ドリフト層の下面側に形成される裏面電極と、
    　前記ドリフト層の前記上面の前記表層に形成され、かつ、平面視において前記第１のウェル領域を囲む第２の導電型の第２のウェル領域と、
    　前記第２のウェル領域を部分的に覆うフィールド絶縁膜とを備え、
    　前記ゲート電極は、前記フィールド絶縁膜の上面まで延びて形成され、
    　前記層間絶縁膜は、前記フィールド絶縁膜の前記上面における前記ゲート電極を部分的に覆い、
    　前記フィールド絶縁膜と平面視において重なり、前記ソース電極とは離間し、かつ、前記層間絶縁膜と前記層間絶縁膜から露出する前記ゲート電極とを覆うゲート部をさらに備え、
    　平面視において、前記第１のウェル領域から離れる方向の端部を外側端部とし、
    　前記ゲート電極の前記外側端部は、前記ゲート部の前記外側端部よりも前記第１のウェル領域から遠く、かつ、前記第２のウェル領域の前記外側端部よりも前記第１のウェル領域から近い、
    　半導体装置。
  2. 　請求項１に記載の半導体装置であり、
    　前記フィールド絶縁膜の前記上面まで延びて形成される前記ゲート電極の前記外側端部は、前記第１のウェル領域を囲む全周において、前記ゲート部の前記外側端部よりも前記第１のウェル領域から遠く、かつ、前記第２のウェル領域の前記外側端部よりも前記第１のウェル領域から近い、
    　半導体装置。
  3. 　請求項１または２に記載の半導体装置であり、
    　前記フィールド絶縁膜の前記上面まで延びて形成される前記ゲート電極には、開口が形成される、
    　半導体装置。
  4. 　請求項１から３のうちのいずれか１つに記載の半導体装置であり、
    　前記層間絶縁膜は、前記フィールド絶縁膜の前記上面における前記ゲート電極の前記外側端部の少なくとも一部を露出させつつ、前記ゲート電極を部分的に覆い、
    　前記ゲート部は、前記層間絶縁膜から露出する前記ゲート電極の前記外側端部の少なくとも一部を覆う、
    　半導体装置。
  5. 　請求項１から４のうちのいずれか１つに記載の半導体装置であり、
    　前記ドリフト層は、炭化珪素を含む、
    　半導体装置。
  6. 　請求項１から５のうちのいずれか１つに記載の半導体装置であり、
    　前記フィールド絶縁膜の膜厚は、前記ゲート絶縁膜の膜厚よりも厚い、
    　半導体装置。
  7. 　請求項１から６のうちのいずれか１つに記載の半導体装置であり、
    　前記ソース電極およびゲート部は、Ａｌ、Ｃｕ、Ｍｏ、ＮｉおよびＴｉのうちの少なくとも１つを含む金属、または、Ａｌ合金を材料とする、
    　半導体装置。
  8. 　請求項１から７のうちのいずれか１つに記載の半導体装置であり、
    　前記層間絶縁膜は、ホウ素またはリンの元素組成を有する、
    　半導体装置。
  9. 　請求項１から８のうちのいずれか１つに記載の半導体装置であり、
    　前記第２のウェル領域の単位面積当たりの不純物濃度は、２×１０１３ｃｍ－２以上である、
    　半導体装置。
  10. 　請求項１から９のうちのいずれか１つに記載の半導体装置であり、
    　前記ドリフト層の前記上面の前記表層に形成され、かつ、平面視において前記第２のウェル領域を囲む第２の導電型の第３のウェル領域をさらに備え、
    　前記第３のウェル領域の不純物濃度は、前記第２のウェル領域の不純物濃度以下である、
    　半導体装置。
  11. 　請求項１から１０のうちのいずれか１つに記載の半導体装置であり、
    　前記ゲート部は、
    　　ゲートパッドと、
    　　前記ゲートパッドと接続されるゲート配線とを備える、
    　半導体装置。
  12. 　請求項１１に記載の半導体装置であり、
    　前記ゲート配線は、平面視において前記ソース電極を囲んで設けられる、
    　半導体装置。
  13. 　請求項１から１０のうちのいずれか１つに記載の半導体装置であり、
    　前記ゲート部は、
    　　ゲートパッドと、
    　　前記ゲートパッドとは離間するゲート配線とを備える、
    　半導体装置。
  14. 　請求項１３に記載の半導体装置であり、
    　前記ゲート配線は、平面視において前記ソース電極を囲んで設けられる、
    　半導体装置。
  15. 　請求項１３または１４に記載の半導体装置であり、
    　前記フィールド絶縁膜の前記上面まで延びて形成される前記ゲート電極には、平面視において前記ゲートパッドおよび前記ゲート配線とは重ならない領域の一部に開口が形成される、
    　半導体装置。
  16. 　請求項１から請求項１５のうちのいずれか１項に記載の半導体装置を有し、かつ、入力される電力を変換して出力する変換回路と、
    　前記半導体装置を駆動するための駆動信号を前記半導体装置に出力する駆動回路と、
    　前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路とを備える、
    　電力変換装置。
PCT/JP2021/005821 2020-06-04 2021-02-17 半導体装置および電力変換装置 Ceased WO2021245992A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/918,117 US12363943B2 (en) 2020-06-04 2021-02-17 Semiconductor device and power conversion device
DE112021003165.1T DE112021003165T5 (de) 2020-06-04 2021-02-17 Halbleitereinheit und leistungswandlereinheit
CN202180038495.5A CN115699329B (zh) 2020-06-04 2021-02-17 半导体装置以及电力变换装置
JP2022528430A JP7262672B2 (ja) 2020-06-04 2021-02-17 半導体装置および電力変換装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-097541 2020-06-04
JP2020097541 2020-06-04

Publications (1)

Publication Number Publication Date
WO2021245992A1 true WO2021245992A1 (ja) 2021-12-09

Family

ID=78830780

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/005821 Ceased WO2021245992A1 (ja) 2020-06-04 2021-02-17 半導体装置および電力変換装置

Country Status (5)

Country Link
US (1) US12363943B2 (ja)
JP (1) JP7262672B2 (ja)
CN (1) CN115699329B (ja)
DE (1) DE112021003165T5 (ja)
WO (1) WO2021245992A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024016733A (ja) * 2022-07-26 2024-02-07 株式会社デンソー 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017698A (ja) * 2001-07-04 2003-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003174169A (ja) * 2001-12-07 2003-06-20 Denso Corp 半導体装置
WO2011045834A1 (ja) * 2009-10-14 2011-04-21 三菱電機株式会社 電力用半導体装置
JP2013026563A (ja) * 2011-07-25 2013-02-04 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2013098316A (ja) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2017011007A (ja) * 2015-06-18 2017-01-12 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
WO2019124384A1 (ja) * 2017-12-19 2019-06-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115888A (ja) 2005-10-20 2007-05-10 Matsushita Electric Ind Co Ltd 半導体装置
JP2008085188A (ja) 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP5285874B2 (ja) 2007-07-03 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2010056380A (ja) * 2008-08-29 2010-03-11 Panasonic Corp 半導体装置及びその製造方法
JP2010238885A (ja) 2009-03-31 2010-10-21 Renesas Electronics Corp 半導体装置とその製造方法
DE112009005069B4 (de) * 2009-07-15 2016-09-01 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
JP5687364B2 (ja) * 2012-01-06 2015-03-18 三菱電機株式会社 半導体装置
DE112016006723B4 (de) * 2016-04-11 2024-12-12 Mitsubishi Electric Corporation Halbleitereinrichtung
CN115101596A (zh) * 2017-02-24 2022-09-23 三菱电机株式会社 碳化硅半导体装置以及电力变换装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017698A (ja) * 2001-07-04 2003-01-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003174169A (ja) * 2001-12-07 2003-06-20 Denso Corp 半導体装置
WO2011045834A1 (ja) * 2009-10-14 2011-04-21 三菱電機株式会社 電力用半導体装置
JP2013026563A (ja) * 2011-07-25 2013-02-04 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2013098316A (ja) * 2011-10-31 2013-05-20 Mitsubishi Electric Corp 炭化珪素半導体装置
JP2017011007A (ja) * 2015-06-18 2017-01-12 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
WO2019124384A1 (ja) * 2017-12-19 2019-06-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置

Also Published As

Publication number Publication date
US12363943B2 (en) 2025-07-15
CN115699329B (zh) 2025-10-10
US20230253492A1 (en) 2023-08-10
JP7262672B2 (ja) 2023-04-21
CN115699329A (zh) 2023-02-03
JPWO2021245992A1 (ja) 2021-12-09
DE112021003165T5 (de) 2023-04-13

Similar Documents

Publication Publication Date Title
JP6870119B2 (ja) 半導体装置および電力変換装置
US11094815B2 (en) Semiconductor device and power conversion apparatus
JP6995209B2 (ja) 半導体装置および電力変換装置
JP7258239B2 (ja) 炭化珪素半導体装置、および、電力変換装置
JP7105926B2 (ja) 半導体装置および電力変換装置
US20230253345A1 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
US12363943B2 (en) Semiconductor device and power conversion device
JP7459292B2 (ja) 半導体装置および電力変換装置
JP7595771B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7607834B1 (ja) 半導体装置、半導体装置の製造方法、及び、電力変換装置
JP7371426B2 (ja) 半導体装置
WO2025225432A1 (ja) 半導体装置、および、電力変換装置
JP2024113997A (ja) 半導体装置、電力変換装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21817913

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022528430

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21817913

Country of ref document: EP

Kind code of ref document: A1

WWG Wipo information: grant in national office

Ref document number: 17918117

Country of ref document: US

WWG Wipo information: grant in national office

Ref document number: 202180038495.5

Country of ref document: CN