[go: up one dir, main page]

WO2020213321A1 - スパッタリングターゲット及びその製造方法、メモリ装置の製造方法 - Google Patents

スパッタリングターゲット及びその製造方法、メモリ装置の製造方法 Download PDF

Info

Publication number
WO2020213321A1
WO2020213321A1 PCT/JP2020/011248 JP2020011248W WO2020213321A1 WO 2020213321 A1 WO2020213321 A1 WO 2020213321A1 JP 2020011248 W JP2020011248 W JP 2020011248W WO 2020213321 A1 WO2020213321 A1 WO 2020213321A1
Authority
WO
WIPO (PCT)
Prior art keywords
sputtering target
component
alloy
target according
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2020/011248
Other languages
English (en)
French (fr)
Inventor
大場　和博
周一郎 保田
宏彰 清
荒谷　勝久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to US17/602,352 priority Critical patent/US20220162742A1/en
Publication of WO2020213321A1 publication Critical patent/WO2020213321A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/11—Making amorphous alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C28/00—Alloys based on a metal not provided for in groups C22C5/00 - C22C27/00
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C30/00—Alloys containing less than 50% by weight of each constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C45/00—Amorphous alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3488—Constructional details of particle beam apparatus not otherwise provided for, e.g. arrangement, mounting, housing, environment; special provisions for cleaning or maintenance of the apparatus
    • H01J37/3491—Manufacturing of targets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2998/00—Supplementary information concerning processes or compositions relating to powder metallurgy
    • B22F2998/10—Processes characterised by the sequence of their steps
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C2200/00—Crystalline structure
    • C22C2200/02—Amorphous

Definitions

  • the present disclosure relates to a sputtering target, a manufacturing method thereof, and a manufacturing method of a memory device.
  • resistance-change memory such as ReRAM (Resistance Random Access Memory) and PRAM (Phase-Change Random Access Memory) has been studied as a large-capacity non-volatile memory. Further, a cross point memory having a three-dimensional structure is being studied. Since the cross-point memory can reduce the cell area and can stack a plurality of layers of the cross-point array in the upward direction, it is possible to realize a large capacity of the negative volatile memory.
  • the cross point array has a structure in which a memory cell composed of a memory element and a switch element connected in series at an intersection (cross point) between intersecting wirings is arranged.
  • the switch element include a switch element using a chalcogenide material (Ovonic Threshold Switch (OTS; Ovonic Threshold Switch)) (see, for example, Patent Documents 1 and 2).
  • the chalcogenide material used for the OTS element is an amorphous material containing arsenic (As), selenium (Se), etc., but since Se has a low melting point, it tends to have low heat resistance. Therefore, after forming the above-mentioned chalcogenide material, the process temperature may be low and limited.
  • an object of the present invention is to provide a sputtering target capable of forming a chalcogenide material having improved heat resistance, a manufacturing method thereof, and a manufacturing method of a memory device. To do.
  • One aspect of the present disclosure is a sputtering target composed of an alloy containing a first component containing arsenic and selenium and a second component containing at least one of boron and carbon.
  • the chalcogenide material containing arsenic and selenium has improved heat resistance by containing at least one of boron and carbon.
  • FIG. 1 is a flowchart showing Example 1 of a method for manufacturing a sputtering target according to the embodiment of the present disclosure.
  • FIG. 2 is a flowchart showing Example 2 of a method for manufacturing a sputtering target according to the embodiment of the present disclosure.
  • FIG. 3 is a flowchart showing Example 3 of a method for manufacturing a sputtering target according to the embodiment of the present disclosure.
  • FIG. 4 is a flowchart showing Example 4 of a method for manufacturing a sputtering target according to the embodiment of the present disclosure.
  • FIG. 5 is a perspective view showing a configuration example of a memory cell array of the OTS element according to the embodiment of the present disclosure.
  • FIG. 6 is a cross-sectional view showing a configuration example of the switch element according to the embodiment of the present disclosure.
  • FIG. 7 is a cross-sectional view showing a configuration of a switch element according to a modified example of the embodiment of the present disclosure.
  • FIG. 8 is a graph showing an X-ray analysis pattern of the sputtering target according to the first embodiment of the present disclosure.
  • FIG. 9 is a graph showing the measurement results of the X-ray analysis pattern of the sputtering target according to the second embodiment of the present disclosure.
  • FIG. 10 is a photographic view of the surface of the sputtering target according to the second embodiment of the present disclosure observed with a scanning electron microscope.
  • FIG. 11 is a diagram schematically showing a cross section of the photographic diagram shown in FIG. 10 cut along the XI-XI'line.
  • the sputtering target according to the embodiment of the present disclosure is, for example, a film-forming material used when forming a selection element of a crosspoint memory (as an example, a switch element 20 described later), and is a chalcogenide having improved heat resistance.
  • a material film can be formed.
  • the sputtering target according to the embodiment of the present disclosure is an alloy containing a first component containing arsenic (As) and selenium (Se) and a second component containing at least one of boron (B) and carbon (C). Consists of.
  • the chalcogenide material containing As and Se tends to have low heat resistance because Se has a low melting point, but the heat resistance is improved by containing at least one of B and C.
  • a chalcogenide material film having improved heat resistance can be formed. Since the heat resistance of the chalcogenide material film is improved, the upper limit temperature of the process after forming the chalcogenide material film can be increased.
  • the second component is solid-solved in the phase of the first component.
  • the sputtering target according to the embodiment of the present disclosure does not have a structure in which a second component having a sputtering rate different from that of the first component is dispersed in the phase of the first component, but a second component is dispersed in the phase of the first component. It is preferably a monolayer structure in which the second component is dissolved and uniformly dispersed at the atomic level. That is, it is preferable that the alloy constituting the sputtering target does not contain particles or crystal grains of the compound containing the second component as a main component. As a result, the sputtering rate becomes uniform, and the chalcogenide material film can be formed into a more uniform film with a more uniform film thickness.
  • the sputtering rate differs between the portion where the particles are present and the portion where the particles are not present. Occurs.
  • the sputtering target may have protrusions 40 (see FIGS. 10 and 11 described later) that are the starting points of abnormal discharge and arching.
  • the second component is solid-solved in the phase of the first component, so that the sputtering rate becomes uniform in all of the sputtering targets, so that the formation of the protrusion 40 is suppressed.
  • abnormal discharge and arcing from the protrusion 40 are suppressed, so that the generation of particles can be suppressed. It is possible to form a chalcogenide material film in a clean environment where less particles are generated.
  • the solid solution means a state in which the second component is contained in the phase of the first component while the first component retains the crystal structure.
  • the sputtering target according to the embodiment of the present disclosure contains B and C.
  • the surface of the sputtering target is observed using a scanning electron microscope (SEM: Scanning Electron Microscope) equipped with an energy dispersive X-ray analyzer (EDX: Energy Dispersive X-ray microscope), and B, C or its surface is observed. Analyze the absence of particles of the compound.
  • SEM Scanning Electron Microscope
  • EDX Energy Dispersive X-ray microscope
  • the alloy constituting the sputtering target according to the embodiment of the present disclosure is preferably amorphous. According to this, since there is no grain boundary in the sputtering target and there is no non-uniformity due to the crystal orientation or the crystal grain boundary, the sputtering rate becomes uniform, and the chalcogenide material film has a more uniform film thickness. It is possible to form a film on a homogeneous film.
  • the content of the first component in the alloy is preferably 30 atomic% (hereinafter, at%) or more and 60 at% or less. If the content of the first component is less than 30 at% or more than 60 at%, it becomes difficult to obtain an amorphous structure.
  • at% is a value expressed as a percentage of the ratio of the number of atoms of one element to the number of atoms of all elements constituting an arbitrary member (for example, a sputtering target).
  • the content of the second component in the above alloy is preferably 5 at% or more and 35 at% or less. If the content of the second component is less than 5 atomic percent, the chalcogenide material film formed by using the sputtering target may not have sufficient heat resistance. Further, when the content of the second component exceeds 35 at%, the thickness of the chalcogenide material film tends to vary. For example, in a selection element using a chalcogenide material film as a variable resistance film, if the thickness of the chalcogenide material film varies, the threshold value may fluctuate and the switching characteristics may deteriorate.
  • the first component may further contain one or more elements selected from germanium (Ge), gallium (Ga) and silicon (Si). Germanium and silicon are effective in enhancing the thermal stability of the amorphous structure of the chalcogenide material film formed by using the sputtering target. Thermal stability means that the amorphous structure is maintained stable even when heat is applied. Gallium is effective in reducing variations in the thickness of the chalcogenide material film. By increasing the thermal stability of the chalcogenide material film and reducing the variation in film thickness, the heat resistance of the selection element using the chalcogenide material film as the variable resistance film can be increased, and the variation in the threshold value can be reduced. The switching characteristics can be improved.
  • the content of germanium in the above alloy may be 0 at% or more and 20 at% or less. If the germanium content exceeds 20 at%, the composition of the chalcogenide material film may not be in the optimum range, and the electrical characteristics of the switch element may be deteriorated.
  • the gallium content in the above alloy may be 0 at% or more and 20 at% or less. If the germanium content exceeds 20 at%, the composition of the chalcogenide material film may not be in the optimum range, and the electrical characteristics of the switch element may be deteriorated.
  • the silicon content in the above alloy may be 0 at% or more and 20 at% or less. If the silicon content exceeds 20 at%, the composition of the chalcogenide material film may not be in the optimum range, and the electrical characteristics of the switch element may deteriorate.
  • FIG. 1 is a flowchart showing Example 1 of a method for manufacturing a sputtering target according to the embodiment of the present disclosure.
  • a compounding device that mixes each component that is the raw material of the sputtering target, an introduction device that introduces each compounded component into a quartz tube, a pump device that vacuums the inside of the quartz tube, and electricity that melts each component.
  • Various devices such as a crusher such as a ball mill for crushing an ingot obtained by cooling a molten component, a hot press for sintering and solidifying powder, and the like are used. In the embodiments of the present disclosure, these devices are collectively referred to as manufacturing devices.
  • at least a part of the work performed by the manufacturing apparatus may be performed by a worker.
  • the manufacturing apparatus prepares a powder a containing germanium (Ge), selenium (Se), arsenic (As), and gallium (Ga) as the first component (step ST11). Ge, Se, As, and Ga are preferably pre-purified. Further, before, after, or in parallel with this step ST11, the manufacturing apparatus prepares a powder b containing boron (B) and carbon (C) as the second component (step ST12). For example, a manufacturing apparatus grinds high-purity B 4 C, which is a compound of B and C, to prepare powder b (an example of the “solute” of the present disclosure).
  • the manufacturing apparatus melts the prepared powder a to prepare a molten metal of an alloy composed of Ge, Se, As, and Ga (an example of the "first alloy" of the present disclosure; hereinafter, also referred to as a GeSeAsGa alloy). (Step ST13). Next, the manufacturing apparatus puts the powder b into the molten metal of the powder a (the molten metal of the GeSeAsGa alloy) and dissolves the powder b (step ST14).
  • the liquid phase of the alloy composed of Ge, Se, As, Ga, B, and C in which B and C are dissolved in the phase of the GeSeAsGa alloy (an example of the "alloy" of the present disclosure; hereinafter, also referred to as GeSeAsGaBC alloy) is formed. It is made.
  • the manufacturing apparatus cools the liquid phase of the GeSeAsGaBC alloy to prepare an ingot c of the GeSeAsGaBC alloy (step ST15).
  • B and C are uniformly dispersed at the atomic level. Therefore, even in the ingot c formed by cooling this liquid phase, B and C are uniformly dispersed at the atomic level.
  • the ingot c does not have particles or crystal grains containing B and C as main components. In the ingot c, B and C are solid-solved in the phase of the GeSeAsGa alloy.
  • the manufacturing apparatus pulverizes the ingot c in an argon (Ar) atmosphere to prepare a raw material powder made of a GeSeAsGaBC alloy.
  • a ball mill is used for pulverizing the raw material powder.
  • the manufacturing apparatus solidifies and molds the raw material powder and processes it into a desired shape (step ST16).
  • a hot press is used for solidification molding of the raw material powder. The hot press can pressurize the raw material powder under high temperature and vacuum.
  • FIG. 2 is a flowchart showing Example 2 of a method for manufacturing a sputtering target according to the embodiment of the present disclosure.
  • the manufacturing apparatus prepares a powder a containing Ge, Se, As, and Ga as the first component (step ST21).
  • the manufacturing apparatus melts the produced powder a (step ST22).
  • a liquid phase of GeSeAsGa alloy is produced.
  • the manufacturing apparatus cools the liquid phase of the GeSeAsGa alloy to prepare the ingot a1 of the GeSeAsGa alloy (step ST23).
  • the manufacturing apparatus pulverizes the ingot a1 in an Ar atmosphere to prepare a powder a2 made of a GeSeAsGa alloy (step ST24).
  • a ball mill is used for pulverizing the ingot a1.
  • the manufacturing apparatus Before, after, or in parallel with the steps from steps ST21 to ST24, the manufacturing apparatus prepares powder b containing B and C as the second component (step ST25). Next, the manufacturing apparatus melts the powder a2 to prepare a molten metal of the powder a2 (a molten metal of the GeSeAsGa alloy) (step ST26). Then, the manufacturing apparatus puts the powder b into the molten metal of the GeSeAsGa alloy and dissolves it (step ST27). As a result, a liquid phase of GeSeAsGaBC alloy is produced. In the liquid phase of the GeSeAsGaBC alloy, B and C are dissolved in the phase of the GeSeAsGa alloy.
  • the manufacturing apparatus cools the liquid phase of the GeSeAsGaBC alloy to prepare an ingot c1 made of the GeSeAsGaBC alloy (step ST28).
  • the ingot c1 is a solid solution in which the second component is solid-dissolved in the solid phase of the first component.
  • the manufacturing apparatus pulverizes the ingot c1 in an Ar atmosphere to prepare a raw material powder.
  • the manufacturing apparatus solidifies and molds the raw material powder and processes it into a desired shape (step ST29). For example, a hot press is used for solidification molding of the raw material powder.
  • the number of steps is increased as compared with the production method example 1, but since the GeSeAsGa alloy is highly purified in the steps of steps ST23 and ST24, a higher quality sputtering target can be produced. Can be done.
  • FIG. 3 is a flowchart showing Example 3 of a method for manufacturing a sputtering target according to the embodiment of the present disclosure.
  • the manufacturing apparatus prepares a powder d containing Ge, Se, As, Ga, B, and C (step ST31).
  • the powders a and b described in Production Method Examples 1 and 2 may be prepared in advance, and the powders a and b may be mixed to prepare the powder d.
  • the manufacturing apparatus melts the produced powder d (step ST32). As a result, a liquid phase of GeSeAsGaBC alloy is produced. In the liquid phase of the GeSeAsGaBC alloy, B and C are dissolved in the phase of the GeSeAsGa alloy.
  • the manufacturing apparatus cools the liquid phase of the GeSeAsGaBC alloy to prepare the ingot c2 of the GeSeAsGaBC alloy (step ST33).
  • the ingot c2 is a solid solution in which the second component is solid-dissolved in the solid phase of the first component.
  • the manufacturing apparatus grinds the ingot c2 in an Ar atmosphere to obtain a raw material powder.
  • the manufacturing apparatus solidifies and molds the raw material powder and processes it into a desired shape (step ST34).
  • a hot press is used for solidification molding of the powder d.
  • FIG. 4 is a flowchart showing Example 4 of a method for manufacturing a sputtering target according to the embodiment of the present disclosure.
  • the manufacturing apparatus prepares a powder d containing Ge, Se, As, Ga, B, and C (step ST41).
  • the manufacturing apparatus solidifies and molds the powder d and processes it into a desired shape (step ST42).
  • a hot press is used for solidification molding of the powder d.
  • the first component contains Ge, Se, As, and Ga, but this is only an example.
  • the first component may contain only As and Se, or may contain Ge and Si, Ga and Si, or Si, in addition to As and Se.
  • the second component contains B and C, but this is only an example.
  • the second component may contain only one of B and C.
  • FIG. 5 is a perspective view showing a configuration example of the memory cell array 1 of the OTS element according to the embodiment of the present disclosure.
  • FIG. 6 is a cross-sectional view showing a configuration example of the switch element 20 according to the embodiment of the present disclosure.
  • the memory cell array 1 has a so-called cross point array structure, for example, one memory cell at a position (cross point) where each word line WL and each bit line BL face each other. It has 10.
  • Each word line WL extends in a direction common to each other.
  • Each bit line BL extends in a direction different from the extending direction of the word line WL (for example, a direction orthogonal to the extending direction of the word line WL) and extends in a direction common to each other.
  • the memory cell 10 includes a memory element 30 and a switch element 20 directly connected to the memory element 30.
  • the memory element 30 is arranged closer to the bit line BL, and the switch element 20 is arranged closer to the word line WL.
  • the memory element 30 may be arranged closer to the word line WL, and the switch element 20 may be arranged closer to the bit line BL.
  • the switch element 20 shown in FIG. 6 is a selection element for a crosspoint memory, and is an element for selectively operating an arbitrary memory element 30 shown in FIG.
  • the switch element 20 is connected in series with the memory element 30, and has a lower electrode 21, a switch layer 22 (an example of the “resistance change layer” of the present disclosure), and an upper electrode 23 in this order.
  • the lower electrode 21 and the upper electrode 23 are wiring materials used in the semiconductor process, for example, tungsten (W), tungsten nitride (WN), titanium nitride (TiN), copper (Cu), aluminum (Al), molybdenum (Mo). , Tantalum (Ta), tantalum nitride (TaN), ⁇ and the like.
  • the switch layer 22 is formed by using the sputtering target according to the embodiment of the present disclosure. As a result, the switch layer 22 has the same composition as the sputtering target according to the embodiment of the present disclosure. Specifically, the switch layer 22 contains a first component containing As and Se, and a second component containing at least one of B and C.
  • the switch layer 22 changes to a low resistance state by raising the applied voltage to a predetermined threshold voltage (switching threshold voltage) or higher, and lowers the applied voltage to a voltage lower than the above threshold voltage (switching threshold voltage) to increase the resistance. Change to state.
  • the amorphous structure of the switch layer 22 is stably maintained regardless of the application of a voltage pulse or a current pulse from a power supply circuit (pulse applying means) (not shown) via the lower electrode 21 and the upper electrode 23.
  • FIG. 7 is a cross-sectional view showing the configuration of the switch element 20A according to the modified example of the embodiment of the present disclosure.
  • the lower electrode 21 is configured as a laminate of the metal layer 21A and the carbon-containing layer 21B
  • the upper electrode 23 is configured as a laminate of the metal layer 23A and the carbon-containing layer 23B.
  • the lower electrode 21 has a structure in which the metal layer 21A and the carbon-containing layer 21B are laminated in this order.
  • the upper electrode 23 has a structure in which the carbon-containing layer 23B and the metal layer 23A are laminated in this order.
  • the metal layers 21A and 23A are made of wiring materials used in the semiconductor process, for example, W, WN, TiN, Cu, Al, Mo, Ta, TaN, silicide and the like.
  • the carbon-containing layers 21B and 23B are provided so as to be in direct contact with the switch layer 22, and the carbon-containing layers 21B and 23B are composed of carbon (C), and germanium (Ge) and phosphorus are added elements. It contains at least one of (P) and arsenic (As).
  • the additive elements added to the carbon-containing layers 21B and 23B diffuse in the vicinity of the interface with the switch layer 22 due to thermal diffusion during the process. As a result, good interfaces are formed between the carbon-containing layer 21B and the switch layer 22 and between the carbon-containing layer 23B and the switch layer 22, respectively, and the generation of leakage current and the variation in the switching threshold voltage are reduced. Will be done.
  • the additive element diffuses in the vicinity of the interface between the carbon-containing layer 21B and the switch layer 22 and in the vicinity of the interface between the carbon-containing layer 23B and the switch layer 22, so that the lower electrode 21 and the switch layer 22 are separated from each other.
  • the adhesion and the adhesion between the upper electrode 23 and the switch layer 22 are improved, respectively.
  • Example 1 Highly purified germanium (Ge), selenium (Se), arsenic (As) and liquid gallium (Ga) raw materials, Ge is 11.8 at%, Se is 49.4 at%, As is 32.9 at%, Ga. Was 5.9 at%.
  • the prepared powder was placed in a quartz tube, and the inside of the quartz tube was evacuated to seal the quartz tube. Next, the quartz tube was placed in an electric furnace, and the powder in the quartz tube was heated and melted, and then cooled after melting to prepare an ingot of GeSeAsGa alloy.
  • the B 4 C is a compound highly purified by a predetermined amount filled in the quartz tube, the composition ratio of total Ge is 10at%, Se is 42At%, As was adjusted to 28 at%, Ga to 5 at%, B to 12 at%, and C to 3 at%.
  • the inside of the quartz tube was evacuated again to seal the quartz tube. Then, place the quartz tube in an electric furnace, and the ingot of GeSeAsGa alloy in the quartz tube, and a B 4 C compound melted. At that time, the ingot of the GeSeAsGa alloy having a low melting point melts first, but when the low melting point alloy finishes melting, the quartz tube is shaken to further melt B 4 C. After that, it was cooled to obtain an ingot of GeSeAsGaBC alloy having a uniform microstructure and composition.
  • the ingot of GeSeAsGaBC alloy was pulverized in an Ar atmosphere by a ball mill to obtain a raw material powder. Then, the raw material powder was solidified and molded by hot pressing and processed into a desired shape to obtain a sputtering target.
  • the X-ray diffraction pattern of the obtained sputtering target is shown in FIG.
  • FIG. 8 is a graph showing an X-ray analysis pattern of the sputtering target according to the first embodiment of the present disclosure.
  • the horizontal axis represents the X-ray diffraction angle 2 ⁇ (°)
  • the vertical axis represents the X-ray diffraction intensity in an arbitrary unit (arbitrary unit: abu.).
  • the sputtering target according to Example 1 no clear analysis peak derived from the crystal phase is observed. From this result, it can be confirmed that the sputtering target according to Example 1 has an amorphous single-phase structure.
  • a chalcogenide material was sputtered on a 12-inch Si wafer by 20 nm to form a film.
  • the particle measurement at this time was performed with a known particle scan measuring machine, the increase number of particles having a size of 100 nm or more before and after film formation was 50, and it was confirmed that the generation of particles due to sputtering was suppressed. did it.
  • Example 1 by selecting the composition ratio of each element constituting the sputtering target to an appropriate value, it is possible to make the entire sputtering target into an amorphous structure. That is, it is possible to prevent the entire sputtering target from having particles or crystal grains of compounds containing B and C as main components. As a result, it is possible to avoid non-uniformity of fine structure and composition that cannot be avoided with ordinary polycrystalline materials such as grain boundaries, and it is more suitable for suppressing particle generation during sputtering.
  • Example 2 Highly purified germanium (Ge), selenium (Se), arsenic (As) and liquid gallium (Ga) raw materials, Ge is 11.8 at%, Se is 49.4 at%, As is 32.9 at%, Ga. Was 5.9 at%.
  • the prepared powder was placed in a quartz tube, and the inside of the quartz tube was evacuated to seal the quartz tube. Next, the quartz tube was placed in an electric furnace, and the powder in the quartz tube was heated and melted, and then cooled after melting to prepare an ingot of GeSeAsGa alloy. Then, the ingot was pulverized in an Ar atmosphere by a ball mill to obtain a raw material powder.
  • a powder of B 4 C is a compound highly purified, in addition to GeSeAsGa alloy as a raw material powder were mixed, the composition ratio of the mixed powder, Ge is 10at%, Se is 42at%, As is 28 at% , Ga was adjusted to 5 at%, B was adjusted to 12 at%, and C was adjusted to 3 at%.
  • the mixed powder was solidified and molded by hot pressing and processed into a desired shape to obtain a sputtering target.
  • the X-ray diffraction pattern of the obtained sputtering target is shown in FIG.
  • FIG. 9 is a graph showing the measurement results of the X-ray analysis pattern of the sputtering target according to the second embodiment of the present disclosure.
  • the horizontal axis represents the X-ray diffraction angle 2 ⁇ (°), and the vertical axis represents the X-ray diffraction intensity (abu.).
  • a diffraction peak derived from B 4 C phase is observed in the sputtering target according to Example 2, with a broad peak derived from an amorphous. From this result, the sputtering target according to the second embodiment, it can be confirmed that the B 4 C particles in the amorphous phase is dispersed structure.
  • a chalcogenide material was sputtered on a 12-inch Si wafer by 20 nm to form a film.
  • the particle measurement at this time was performed with a known particle scan measuring machine, it was confirmed that the number of particles increased as compared with Example 1.
  • the present inventor investigated the cause of the increase in the number of particles.
  • FIG. 10 is a photographic view of the surface of the sputtering target according to Example 2 of the present disclosure, which is observed with a scanning electron microscope (SEM: Scanning Electron Microscope).
  • FIG. 11 is a diagram schematically showing a cross section of the photographic diagram shown in FIG. 10 cut along the XI-XI'line.
  • the so-called erosion portion that was sputtered more in the sputtering target according to Example 2 was observed by SEM, the protrusion 40 as shown in FIGS. 10 and 11 was confirmed.
  • B and C were detected from the top portion 41 of the protrusion 40, and As, Se and other constituent elements were detected at the hem 42 of the protrusion 40.
  • the present technology includes various embodiments not described here. At least one of the various omissions, substitutions and modifications of the components may be made without departing from the above-described embodiments, modifications and gist of the embodiments. Further, the effects described in the present specification are merely examples and are not limited, and other effects may be obtained.
  • the present disclosure may also have the following structure.
  • a sputtering target composed of an alloy containing a first component containing arsenic and selenium and a second component containing at least one of boron and carbon.
  • the step of preparing the liquid phase is A step of preparing a molten metal of a first alloy containing the first component, and The method for producing a sputtering target according to (11), which comprises a step of dissolving the second component in the molten metal. (13) In the step of dissolving the second component, The method for producing a sputtering target according to (12), wherein a solute containing the second component and having a melting point higher than that of the first alloy by 1000 ° C. or more is dissolved in the molten metal.
  • Memory cell array 10 Memory cell 20, 20A Switch element 21 Lower electrode 21A, 23A Metal layer 21B, 23B Carbon-containing layer 22 Switch layer 23 Upper electrode 30 Memory element 40 Projection 41 Top portion 42 Hem portion a, a2, b Powder a1 , C, c1, c2 Ingot BL bit line WL word line

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

耐熱性を向上させたカルコゲナイド材料を成膜することができるスパッタリングターゲット及びその製造方法、メモリ装置の製造方法を提供する。スパッタリングターゲットは、ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなる。

Description

スパッタリングターゲット及びその製造方法、メモリ装置の製造方法
　本開示は、スパッタリングターゲット及びその製造方法、メモリ装置の製造方法に関する。
　近年、大容量の不揮発メモリとしてＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）やＰＲＡＭ（Ｐｈａｓｅ－Ｃｈａｎｇｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）等の抵抗変化型メモリが検討されている。また、３次元構造を有するクロスポイントメモリが検討されている。クロスポイントメモリはセル面積を小さくすることが可能であり、なおかつ、クロスポイントアレイを上方向に複数層積層することができるため、負揮発性メモリの大容量化を実現することが可能となる。
　クロスポイントアレイは、交差する配線間の交点（クロスポイント）に直列に接続されたメモリ素子とスイッチ素子からなるメモリセルを配置した構造を有する。スイッチ素子としては、例えばカルコゲナイド材料を用いたスイッチ素子（オボニック閾値スイッチ（ＯＴＳ；Ｏｖｏｎｉｃ　Ｔｈｒｅｓｈｏｌｄ　Ｓｗｉｔｃｈ））が挙げられる（例えば、特許文献１、２参照）。
特開２００６－８６５２６号公報 特開２０１０－１５７３１６号公報
　ＯＴＳ素子に用いられるカルコゲナイド材料は、ヒ素（Ａｓ）、セレン（Ｓｅ）等を含むアモルファス材料であるが、特にＳｅが低融点であるため、耐熱性が低い傾向がある。このため、上記のカルコゲナイド材料を成膜した後は、プロセス温度が低く制限される可能性がある。
　本開示はこのような事情に鑑みてなされたものであり、耐熱性を向上させたカルコゲナイド材料を成膜することができるスパッタリングターゲット及びその製造方法、メモリ装置の製造方法を提供することを目的とする。
　本開示の一態様は、ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲットである。ヒ素及びセレンを含むカルコゲナイド材料は、ボロン及び炭素の少なくとも一方を含むことにより耐熱性が向上する。本開示の一態様に係るスパッタリングターゲットを用いてスパッタを行うことによって、耐熱性を向上させたカルコゲナイド材料膜を成膜することができる。
図１は、本開示の実施形態に係るスパッタリングターゲットの製造方法例１を示すフローチャートである。 図２は、本開示の実施形態に係るスパッタリングターゲットの製造方法例２を示すフローチャートである。 図３は、本開示の実施形態に係るスパッタリングターゲットの製造方法例３を示すフローチャートである。 図４は、本開示の実施形態に係るスパッタリングターゲットの製造方法例４を示すフローチャートである。 図５は、本開示の実施形態に係るＯＴＳ素子のメモリセルアレイの構成例を示す斜視図である。 図６は、本開示の実施形態に係るスイッチ素子の構成例を示す断面図である。 図７は、本開示の実施形態の変形例に係るスイッチ素子の構成を示す断面図である。 図８は、本開示の実施例１に係るスパッタリングターゲットのＸ線解析パターンを示すグラフである。 図９は、本開示の実施例２に係るスパッタリングターゲットのＸ線解析パターンの測定結果を示すグラフである。 図１０は、本開示の実施例２に係るスパッタリングターゲットの表面を走査電子顕微鏡で観察した写真図である。 図１１は、図１０に示した写真図をＸＩ－ＸＩ’線で切断した断面を模式的に示す図である。
＜スパッタリングターゲット＞
（構成例）
　本開示の実施形態に係るスパッタリングターゲットは、例えば、クロスポイントメモリの選択素子（一例として、後述するスイッチ素子２０）を形成する際に使用される成膜材料であり、耐熱性を向上させたカルコゲナイド材料膜を成膜することができるものである。
　本開示の実施形態に係るスパッタリングターゲットは、ヒ素（Ａｓ）及びセレン（Ｓｅ）を含む第１成分と、ボロン（Ｂ）及び炭素（Ｃ）の少なくとも一方を含む第２成分と、を含有する合金からなる。Ａｓ及びＳｅを含むカルコゲナイド材料は、Ｓｅが低融点であるため、耐熱性が低い傾向にあるが、Ｂ及びＣの少なくとも一方を含むことにより耐熱性が向上する。本開示の実施形態に係るスパッタリングターゲットを用いてスパッタを行うことによって、耐熱性を向上させたカルコゲナイド材料膜を成膜することができる。カルコゲナイド材料膜の耐熱性が向上するため、カルコゲナイド材料膜を成膜した後のプロセスの上限温度を高くすることができる。
　本開示の実施形態に係るスパッタリングターゲットは、第１成分の相に、第２成分が固溶していることが好ましい。本開示の実施形態に係るスパッタリングターゲットは、第１成分の相中に第１成分とはスパッタ速度が異なる第２成分が分散している構造ではなく、第１成分の相中に第２成分が溶解し、第２成分が原子レベルで均一に分散している単層組織の構造であることが好ましい。つまり、スパッタリングターゲットを構成する合金には、第２成分を主成分とする化合物の粒子又は結晶粒が存在しないことが好ましい。これにより、スパッタリングレートが均一になり、カルコゲナイド材料膜をより均一な膜厚で、より均質な膜に成膜することが可能となる。
　スパッタリングターゲットにおいて、第２成分を主成分とする化合物の粒子又は結晶粒（以下、単に粒子ともいう）が存在すると、粒子が存在する部分と、粒子が存在しない部分との間でスパッタリングレートに差が生じる。その結果、スパッタリングターゲットには、異常放電やアーキングの起点となる突起部４０（後述の図１０、図１１参照）が発生する可能性がある。しかしながら、第１成分の相に第２成分が固溶していれば、スパッタリングターゲットの全部においてスパッタリングレートが均一となるため、突起部４０の形成は抑制される。これにより、突起部４０からの異常放電やアーキングが抑制されるので、パーティクルの発生を抑制することができる。パーティクルの発生が少ない清浄な環境で、カルコゲナイド材料膜を成膜することが可能となる。
　なお、固溶とは、第１成分が結晶構造を保持したまま、第１成分の相中に第２成分が入り込んでいる状態を意味する。例えば、本開示の実施形態に係るスパッタリングターゲットが、Ｂ及びＣを含有する場合を想定する。この想定の下、エネルギー分散型Ｘ線分析装置（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ－ｒａｙ　ｍｉｃｒｏａｎａｌｙｚｅｒ）を備える走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）を用いてスパッタリングターゲットの表面を観察し、Ｂ、Ｃ又はその化合物の粒子が存在しない部分を分析する。ここで、Ｂ、Ｃが検出されれば、Ａｓ、Ｓｅを含む相にＢ及びＣが固溶しているといえる。一例として、ＳＥＭによる観察画像において粒子がない均質な部分をＥＤＸで分析したときにＢ、Ｃが検出されれば、Ｂ、Ｃが固溶していることの証拠となる。
　本開示の実施形態に係るスパッタリングターゲットを構成する合金は、非晶質であることが好ましい。これによれば、スパッタリングターゲットには結晶粒界が存在せず、結晶方位や結晶粒界による不均一性がないため、スパッタリングレートが均一になり、カルコゲナイド材料膜をより均一な膜厚で、より均質な膜に成膜することが可能となる。
　上記合金における第１成分の含有量は、３０原子％（以下、ａｔ％）以上６０ａｔ％以下であることが好ましい。第１成分の含有量が３０ａｔ％未満、又は６０ａｔ％を超えると、非晶質構造が得られにくくなる。なお、ａｔ％とは、任意の部材（例えば、スパッタリングターゲット）を構成する全元素の原子の個数に対する、一の元素の原子の個数の比を百分率で表した値である。
　上記合金における第２成分の含有量は、５ａｔ％以上３５ａｔ％以下であることが好ましい。第２成分の含有量が５原子パーセント未満の場合、スパッタリングターゲットを用いて成膜されるカルコゲナイド材料膜について、十分な耐熱性が得られない可能性がある。また、第２成分の含有量が３５ａｔ％を超えると、カルコゲナイド材料膜の厚さにばらつきが生じやすくなる。例えば、カルコゲナイド材料膜を可変抵抗膜に用いた選択素子では、カルコゲナイド材料膜の厚さがばらつくと閾値が変動して、スイッチング特性が悪化する可能性がある。
　第１成分は、ゲルマニウム（Ｇｅ）、ガリウム（Ｇａ）及びシリコン（Ｓｉ）の中から選択される１つ以上の元素をさらに含んでもよい。ゲルマニウム及びシリコンは、スパッタリングターゲットを用いて成膜されるカルコゲナイド材料膜について、非晶質構造の熱的安定性を高めることに有効である。熱的安定とは、熱を加えても非晶質構造が安定に維持されることを意味する。ガリウムは、カルコゲナイド材料膜の厚さのばらつき低減に有効である。カルコゲナイド材料膜の熱的安定性を高めたり、膜厚のばらつきを小さくしたりすることによって、カルコゲナイド材料膜を可変抵抗膜に用いた選択素子の耐熱性を高めたり、閾値のばらつきを低減してスイッチング特性を改善したりすることができる。
　上記合金におけるゲルマニウムの含有量は０ａｔ％以上２０ａｔ％以下であってもよい。ゲルマニウムの含有量が２０ａｔ％を超えると、カルコゲナイド材料膜の組成が最適範囲でなくなり、スイッチ素子の電気特性が悪化する可能性がある。
　上記合金におけるガリウムの含有量は０ａｔ％以上２０ａｔ％以下であってもよい。ゲルマニウムの含有量が２０ａｔ％を超えると、カルコゲナイド材料膜の組成が最適範囲でなくなり、スイッチ素子の電気特性が悪化する可能性がある。
　上記合金におけるシリコンの含有量は０ａｔ％以上２０ａｔ％以下であってもよい。シリコンの含有量が２０ａｔ％を超えると、カルコゲナイド材料膜の組成が最適範囲でなくなり、スイッチ素子の電気特性が悪化する可能性がある。
　以下、図面を参照しながら、本開示の実施形態に係るスパッタリングターゲットの製造方法として、４つの例を説明する。なお、以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（製造方法例１）
　図１は、本開示の実施形態に係るスパッタリングターゲットの製造方法例１を示すフローチャートである。スパッタリングターゲットの製造には、スパッタリングターゲットの原料となる各成分を調合する調合装置、調合された各成分を石英管に導入する導入装置、石英管内を真空引きするポンプ装置、各成分を溶融する電気炉など、溶融した成分を冷却することによって得られるインゴットを粉砕するボールミル等の粉砕装置、粉末を焼結して固化成形するホットプレスなど、種々の装置を使用する。本開示の実施形態では、これらの装置を製造装置と総称する。なお、製造装置が行う作業の少なくとも一部は、作業員が行ってもよい。
　図１に示すように、製造装置は、第１成分として、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）を含む粉末ａを作製する（ステップＳＴ１１）。Ｇｅ、Ｓｅ、Ａｓ、Ｇａは、予め高純度化されていることが好ましい。また、このステップＳＴ１１と前後して、または並行して、製造装置は、第２成分として、ボロン（Ｂ）、炭素（Ｃ）を含む粉末ｂを作製する（ステップＳＴ１２）。例えば、製造装置は、Ｂ及びＣの化合物である高純度のＢ４Ｃを粉砕して、粉末ｂ（本開示の「溶質」の一例）を作製する。
　次に、製造装置は、作製した粉末ａを溶融して、Ｇｅ、Ｓｅ、Ａｓ、Ｇａからなる合金（本開示の「第１合金」の一例。以下、ＧｅＳｅＡｓＧａ合金ともいう）の溶湯を作製する（ステップＳＴ１３）。次に、製造装置は、粉末ａの溶湯（ＧｅＳｅＡｓＧａ合金の溶湯）に粉末ｂを投入して溶解させる（ステップＳＴ１４）。これにより、ＧｅＳｅＡｓＧａ合金の相にＢ、Ｃが溶解した、Ｇｅ、Ｓｅ、Ａｓ、Ｇａ、Ｂ、Ｃからなる合金（本開示の「合金」の一例。以下、ＧｅＳｅＡｓＧａＢＣ合金ともいう）の液相が作製される。
　ＧｅＳｅＡｓＧａ合金では、Ｂ、Ｃを主成分とする粒子又は結晶粒が残存しやすい傾向がある。これは、粉末ｂに含まれるＢ、Ｃの融点が、ＧｅＳｅＡｓＧａ合金の融点よりも１０００℃以上高いためである。しかしながら、製造方法例１では、ＧｅＳｅＡｓＧａ合金の溶湯中にＢ、Ｃを溶解することにより、ＧｅＳｅＡｓＧａ合金の相にＢ、Ｃを原子レベルで均一に分散させることができる。これにより、Ｂ、Ｃを主成分とする粒子又は結晶粒が存在しない（または、存在してもその量はごく僅かである）、ＧｅＳｅＡｓＧａＢＣ合金の液相を作製することができる。
　次に、製造装置は、ＧｅＳｅＡｓＧａＢＣ合金の液相を冷却して、ＧｅＳｅＡｓＧａＢＣ合金のインゴットｃを作製する（ステップＳＴ１５）。上述したように、ＧｅＳｅＡｓＧａＢＣ合金の液相ではＢ、Ｃは原子レベルで均一に分散している。このため、この液相を冷却して成形されるインゴットｃにおいても、Ｂ、Ｃは原子レベルで均一に分散している。インゴットｃには、Ｂ、Ｃを主成分とする粒子又は結晶粒は存在しない。インゴットｃでは、ＧｅＳｅＡｓＧａ合金の相にＢ、Ｃが固溶している。
　次に、製造装置は、インゴットｃをアルゴン（Ａｒ）雰囲気中で粉砕して、ＧｅＳｅＡｓＧａＢＣ合金からなる原料粉末を作製する。原料粉末の粉砕には、例えばボールミルを用いる。次に、製造装置は、原料粉末を固化成形して、所望の形状に加工する（ステップＳＴ１６）。例えば、原料粉末の固化成形にはホットプレスを用いる。ホットプレスは、高温、真空下で原料粉末を加圧成形することができる。以上の工程を経て、実施形態に係るスパッタリングターゲットが完成する。
（製造方法例２）
　図２は、本開示の実施形態に係るスパッタリングターゲットの製造方法例２を示すフローチャートである。図２に示すように、製造装置は、第１成分として、Ｇｅ、Ｓｅ、Ａｓ、Ｇａを含む粉末ａを作製する（ステップＳＴ２１）。次に、製造装置は、作製した粉末ａを溶融する（ステップＳＴ２２）。これにより、ＧｅＳｅＡｓＧａ合金の液相が作製される。次に、製造装置は、ＧｅＳｅＡｓＧａ合金の液相を冷却して、ＧｅＳｅＡｓＧａ合金のインゴットａ１を作製する（ステップＳＴ２３）。次に、製造装置は、インゴットａ１をＡｒ雰囲気中で粉砕して、ＧｅＳｅＡｓＧａ合金からなる粉末ａ２を作製する（ステップＳＴ２４）。インゴットａ１の粉砕には、例えばボールミルが用いられる。
　ステップＳＴ２１からＳＴ２４までの工程と前後して、または並行して、製造装置は、第２成分として、Ｂ、Ｃを含む粉末ｂを作製する（ステップＳＴ２５）。次に、製造装置は、粉末ａ２を溶融して、粉末ａ２の溶湯（ＧｅＳｅＡｓＧａ合金の溶湯）を作製する（ステップＳＴ２６）。そして、製造装置は、ＧｅＳｅＡｓＧａ合金の溶湯に粉末ｂを投入して溶解させる（ステップＳＴ２７）。これにより、ＧｅＳｅＡｓＧａＢＣ合金の液相が作製される。ＧｅＳｅＡｓＧａＢＣ合金の液相では、ＧｅＳｅＡｓＧａ合金の相に、Ｂ、Ｃが溶解している。
　次に、製造装置は、ＧｅＳｅＡｓＧａＢＣ合金の液相を冷却して、ＧｅＳｅＡｓＧａＢＣ合金からなるインゴットｃ１を作製する（ステップＳＴ２８）。インゴットｃ１は、第１成分の固相に第２成分が固溶している固溶体である。次に、製造装置は、インゴットｃ１をＡｒ雰囲気中で粉砕して原料粉末を作製する。次に、製造装置は、原料粉末を固化成形して、所望の形状に加工する（ステップＳＴ２９）。原料粉末の固化成形には、例えばホットプレスが用いられる。以上の工程を経て、実施形態に係るスパッタリングターゲットが完成する。
　製造方法例２によれば、製造方法例１よりも工程数は増えてしまうが、ステップＳＴ２３、ＳＴ２４の工程で、ＧｅＳｅＡｓＧａ合金は高純度化されるので、より品質が高いスパッタリングターゲットを作製することができる。
（製造方法例３）
　図３は、本開示の実施形態に係るスパッタリングターゲットの製造方法例３を示すフローチャートである。図３に示すように、製造装置は、Ｇｅ、Ｓｅ、Ａｓ、Ｇａ、Ｂ、Ｃを含む粉末ｄを作製する（ステップＳＴ３１）。ステップＳＴ３１では、製造方法例１、２で説明した粉末ａ、ｂを予め作製しておき、粉末ａ、ｂを混合して粉末ｄを作製してもよい。
　次に、製造装置は、作製した粉末ｄを溶融する（ステップＳＴ３２）。これにより、ＧｅＳｅＡｓＧａＢＣ合金の液相が作製される。ＧｅＳｅＡｓＧａＢＣ合金の液相では、ＧｅＳｅＡｓＧａ合金の相に、Ｂ、Ｃが溶解している。次に、製造装置は、ＧｅＳｅＡｓＧａＢＣ合金の液相を冷却して、ＧｅＳｅＡｓＧａＢＣ合金のインゴットｃ２を作製する（ステップＳＴ３３）。インゴットｃ２は、第１成分の固相に第２成分が固溶している固溶体である。次に、製造装置は、インゴットｃ２をＡｒ雰囲気中で粉砕して原料粉末を得る。次に、製造装置は、原料粉末を固化成形して、所望の形状に加工する（ステップＳＴ３４）。粉末ｄの固化成形には、例えばホットプレスが用いられる。以上の工程を経て、本開示の実施形態に係るスパッタリングターゲットが完成する。
（製造方法例４）
　図４は、本開示の実施形態に係るスパッタリングターゲットの製造方法例４を示すフローチャートである。図４に示すように、製造装置は、Ｇｅ、Ｓｅ、Ａｓ、Ｇａ、Ｂ、Ｃを含む粉末ｄを作製する（ステップＳＴ４１）。次に、製造装置は、粉末ｄを固化成形して、所望の形状に加工する（ステップＳＴ４２）。粉末ｄの固化成形には、例えばホットプレスが用いられる。以上の工程を経て、本開示の実施形態に係るスパッタリングターゲットが完成する。
　（変形例）
　上記の実施形態では、第１成分がＧｅ、Ｓｅ、Ａｓ、Ｇａを含むことを説明したが、これはあくまで一例である。第１成分は、Ａｓ及びＳｅのみを含んでもよいし、Ａｓ及びＳｅに加えて、Ｇｅ及びＳｉ、Ｇａ及びＳｉ、又は、Ｓｉ、を含んでもよい。また、上記の実施形態では、第２成分がＢ及びＣを含むことを説明したが、これはあくまで一例である。第２成分は、Ｂ及びＣの一方のみを含んでもよい。
＜メモリ装置＞
　次に、本開示の実施形態に係るスパッタリングターゲットを用いて製造されるＯＴＳ素子（本開示の「メモリ装置」の一例）の構成例を説明する。図５は、本開示の実施形態に係るＯＴＳ素子のメモリセルアレイ１の構成例を示す斜視図である。図６は、本開示の実施形態に係るスイッチ素子２０の構成例を示す断面図である。
　図５に示すように、メモリセルアレイ１は、所謂クロスポイントアレイ構造を備えており、例えば、各ワード線ＷＬと各ビット線ＢＬとが互いに対向する位置（クロスポイント）に１つずつ、メモリセル１０を備えている。各ワード線ＷＬは、互いに共通の方向に延在している。各ビット線ＢＬは、ワード線ＷＬの延在方向とは異なる方向（例えば、ワード線ＷＬの延在方向と直交する方向）であって、かつ互いに共通の方向に延在している。
　メモリセル１０は、メモリ素子３０と、メモリ素子３０に直接接続されたスイッチ素子２０とを含んで構成されている。例えば、メモリ素子３０はビット線ＢＬ寄りに配置され、スイッチ素子２０はワード線ＷＬ寄りに配置されている。または、メモリ素子３０がワード線ＷＬ寄りに配置され、スイッチ素子２０がビット線ＢＬ寄りに配置されていてもよい。
　図６に示すスイッチ素子２０は、クロスポイントメモリの選択素子であり、図５に示した任意のメモリ素子３０を選択的に動作させるための素子である。スイッチ素子２０は、メモリ素子３０に直列に接続されており、下部電極２１、スイッチ層２２（本開示の「抵抗変化層」の一例）および上部電極２３をこの順に有するものである。下部電極２１及び上部電極２３は、半導体プロセスに用いられる配線材料、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）およびシリサイド等により構成されている。
　スイッチ層２２は、本開示の実施形態に係るスパッタリングターゲットを用いて成膜される。これにより、スイッチ層２２は、本開示の実施形態に係るスパッタリングターゲットと同一の組成を有する。具体的には、スイッチ層２２は、Ａｓ及びＳｅを含む第１成分と、Ｂ及びＣの少なくとも一方を含む第２成分と、を含有する。
　スイッチ層２２は、印加電圧を所定の閾値電圧（スイッチング閾値電圧）以上に上げることにより低抵抗状態に変化し、印加電圧を上記の閾値電圧（スイッチング閾値電圧）より低い電圧に下げることにより高抵抗状態に変化する。スイッチ層２２の非晶質構造は、図示しない電源回路（パルス印加手段）から下部電極２１および上部電極２３を介した電圧パルスあるいは電流パルスの印加によらず、安定して維持される。
　（変形例）
　本開示の実施形態に係るスパッタリングターゲットを用いて製造されるスイッチ素子２０の構成は、図６に示した態様に限定されない。図７は、本開示の実施形態の変形例に係るスイッチ素子２０Ａの構成を示す断面図である。図７に示すように、スイッチ素子２０Ａでは、下部電極２１は金属層２１Ａ及び炭素含有層２１Ｂの積層体として構成され、上部電極２３は金属層２３Ａ及び炭素含有層２３Ｂの積層体として構成されている。
　下部電極２１は、金属層２１Ａ及び炭素含有層２１Ｂがこの順に積層された構成を有する。上部電極２３は、炭素含有層２３Ｂ及び金属層２３Ａがこの順に積層された構成を有する。金属層２１Ａ、２３Ａは、半導体プロセスに用いられる配線材料、例えば、Ｗ、ＷＮ、ＴｉＮ、Ｃｕ、Ａｌ、Ｍｏ、Ｔａ、ＴａＮおよびシリサイド等により構成されている。
　炭素含有層２１Ｂ、２３Ｂは、スイッチ層２２に直接接するように設けられている、炭素含有層２１Ｂ、２３Ｂは、炭素（Ｃ）を用いて構成されており、添加元素としてゲルマニウム（Ｇｅ）、リン（Ｐ）およびヒ素（Ａｓ）のうちの少なくとも１種を含む。炭素含有層２１Ｂ、２３Ｂに添加された添加元素は、プロセス時の熱拡散等によりスイッチ層２２との界面近傍に拡散する。これにより、炭素含有層２１Ｂとスイッチ層２２との間と、炭素含有層２３Ｂとスイッチ層２２との間には、それぞれ良好な界面が形成され、リーク電流の発生およびスイッチング閾値電圧のばらつきが低減される。また、炭素含有層２１Ｂとスイッチ層２２との界面近傍と、炭素含有層２３Ｂとスイッチ層２２との界面近傍とにそれぞれ添加元素が拡散することによって、下部電極２１とスイッチ層２２との間の密着性と、上部電極２３とスイッチ層２２との間の密着性とがそれぞれ向上する。
　次に、本開示の実施例を説明する。
（実施例１）
　高純度化したゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、ヒ素（Ａｓ）及び液状のガリウム（Ｇａ）原料を、Ｇｅが１１．８ａｔ％、Ｓｅが４９．４ａｔ％、Ａｓが３２．９ａｔ％　、Ｇａが５．９ａｔ％となるように調合した。調合した粉末を石英管に入れ、石英管の内部を真空に引きながら、石英管を封止した。次に、石英管を電気炉内に配置し、石英管内の粉末を加熱して溶融し、溶融後に冷却して、ＧｅＳｅＡｓＧａ合金のインゴットを作製した。次に、石英管の一部を切断して、高純度化した化合物であるＢ４Ｃを石英管の内部に所定量充填して、合計の組成比がＧｅが１０ａｔ％、Ｓｅが４２ａｔ％、Ａｓが２８ａｔ％、Ｇａが５ａｔ％、Ｂが１２ａｔ％、Ｃが３ａｔ％となるように調整した。
　次に、石英管の内部を再度真空に引きながら、石英管を封止しした。その後、石英管を電気炉内に配置し、石英管内のＧｅＳｅＡｓＧａ合金のインゴットと、Ｂ４Ｃ化合物とを溶融した。その際に、融点の低いＧｅＳｅＡｓＧａ合金のインゴットが先に溶融するが、低融点合金が溶融し終えたところで、石英管を搖動してさらにＢ４Ｃを溶解した。その後冷却し、微細構造や組成が均一なＧｅＳｅＡｓＧａＢＣ合金のインゴットを得た。
　次に、ＧｅＳｅＡｓＧａＢＣ合金のインゴットをボールミルによってＡｒ雰囲気中で粉砕して原料粉末を得た。そして、原料粉末をホットプレスにより固化成形して、所望の形状に加工することでスパッタリングターゲットを得た。得られたスパッタリングターゲットのＸ線回折パターンを図８に示す。
　図８は、本開示の実施例１に係るスパッタリングターゲットのＸ線解析パターンを示すグラフである。図８において、横軸はＸ線の回折角度２θ（°）を示し、縦軸はＸ線の回折強度を任意単位（ａｒｂｉｔｒａｒｙ　ｕｎｉｔ：ａｂｕ．）で示す。図８に示すように、実施例１に係るスパッタリングターゲットでは、結晶相に由来する明確な解析ピークが見られない。この結果から、実施例１に係るスパッタリングターゲットは、非晶質の単相構造であることが確認できる。
　このスパッタリングターゲットを用いて、１２インチのＳｉウエハ上にカルコゲナイド材料を２０ｎｍスパッタリングして成膜した。この際のパーティクル測定を公知のパーティクルスキャン測定機で行ったところ、１００ｎｍ以上の大きさのパーティクルの成膜前後での増加数は５０個であり、スパッタリングによるパーティクル発生が抑制されていることが確認できた。
　これは、Ｂ、Ｃを溶解して作製した、ＧｅＳｅＡｓＧａＢＣ合金は単相組織であり、異なる相でのスパッタレート差が生じないためと考えられる。スパッタリングターゲットの表面がスパッタリングされても、表面に突起部４０（後述の図１０、図１１参照）が生じにくいため、突起部４０からの異常放電が起こりにくく、パーティクルの発生が少ないものと考えられる。
　実施例１のように、スパッタリングターゲットを構成する各元素の組成比を適切な値に選択することにより、スパッタリングターゲット全体を非晶質構造にすることが可能である。つまり、スパッタリングターゲット全体を、Ｂ、Ｃを主成分とする化合物の粒子又は結晶粒が存在しないようにすることが可能である。これにより、結晶粒界等の通常の多結晶材料では避けられない微細構造や組成の不均一性を避けることができ、スパッタリング時のパーティクル発生の抑制にさらに好適である。
（実施例２）
　高純度化したゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、ヒ素（Ａｓ）及び液状のガリウム（Ｇａ）原料を、Ｇｅが１１．８ａｔ％、Ｓｅが４９．４ａｔ％、Ａｓが３２．９ａｔ％　、Ｇａが５．９ａｔ％となるように調合した。調合した粉末を石英管に入れ、石英管の内部を真空に引きながら、石英管を封止した。次に、石英管を電気炉内に配置し、石英管内の粉末を加熱して溶融し、溶融後に冷却して、ＧｅＳｅＡｓＧａ合金のインゴットを作製した。その後、インゴットをボールミルによってＡｒ雰囲気中で粉砕して原料粉末を得た。
　次に、高純度化した化合物であるＢ４Ｃの粉末を、原料粉末であるＧｅＳｅＡｓＧａ合金に加えて混合し、混合粉末の組成比が、Ｇｅが１０ａｔ％、Ｓｅが４２ａｔ％、Ａｓが２８ａｔ％、Ｇａが５ａｔ％、Ｂが１２ａｔ％、Ｃが３ａｔ％となるように調整した。
　次に、混合粉末をホットプレスにより固化成形して、所望の形状に加工することでスパッタリングターゲットを得た。得られたスパッタリングターゲットのＸ線回折パターンを図９に示す。
　図９は、本開示の実施例２に係るスパッタリングターゲットのＸ線解析パターンの測定結果を示すグラフである。図９において、横軸はＸ線の回折角度２θ（°）を示し、縦軸はＸ線の回折強度（ａｂｕ．）を示す。図９に示すように、実施例２に係るスパッタリングターゲットでは、非晶質に由来するブロードピークと共に、Ｂ４Ｃ相に由来する回折ピークが見られる。この結果から、実施例２に係るスパッタリングターゲットは、非晶質相中にＢ４Ｃの粒子が分散した構造であることが確認できる。
　このスパッタリングターゲットを用いて、１２インチのＳｉウエハ上にカルコゲナイド材料を２０ｎｍスパッタリングして成膜した。この際のパーティクル測定を公知のパーティクルスキャン測定機で行ったところ、実施例１と比べて、パーティクル数が増大することが確認された。本発明者は、このパーティクル数が増大する原因について調査した。
　図１０は、本開示の実施例２に係るスパッタリングターゲットの表面を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）で観察した写真図である。図１１は、図１０に示した写真図をＸＩ－ＸＩ’線で切断した断面を模式的に示す図である。実施例２に係るスパッタリングターゲットにおいて、より多くスパッタリングされている、いわゆるエロージョン部分をＳＥＭで観察したところ、図１０及び図１１に示すような、突起部４０が確認された。突起部４０の頂上部分４１からはＢおよびＣが検出され、突起部４０の裾部分４２ではＡｓ、Ｓｅと、その他の構成元素とが検出された。このような突起部４０は、スパッタリング速度が低く削れにくいＢ４Ｃ粒子が残存し、スパッタリング速度の大きいＡｓＳｅ合金部分が大きく削れることによって生じると考えられる。このような不均一性や形状を起点としてマイクロアーキング等の異常放電が発生し、パーティクル数が増大したものと考えられる。
（その他の実施形態）
　上記のように、本開示は実施形態、変形例及び実施例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、本開示の実施形態では、スパッタリングターゲットを所望の形状に加工するために、ＧｅＳｅＡｓＧａＢＣ合金のインゴットを粉砕、固化成形することを説明したが、これ以外の方法を用いてもよい。例えば、ＧｅＳｅＡｓＧａＢＣ合金を鋳型に流し込んで所望の形状に加工してもよい。
　このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態、変形例及び実施例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本開示は以下のような構成も取ることができる。
（１）ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲット。
（２）前記第１成分の相に前記第２成分が固溶している、前記（１）に記載のスパッタリングターゲット。
（３）前記合金には、前記第２成分を主成分とする化合物の粒子又は結晶粒は存在しない、前記（１）又は（２）に記載のスパッタリングターゲット。
（４）前記合金は非晶質である、前記（１）から（３）のいずれか１項に記載のスパッタリングターゲット。
（５）前記合金における前記第１成分の含有量は、３０原子％以上６０原子％以下である、前記（１）から（４）のいずれか１項に記載のスパッタリングターゲット。
（６）前記合金における前記第２成分の含有量は、５原子％以上３５原子％以下である、前記（１）から（５）のいずれか１項に記載のスパッタリングターゲット。
（７）前記第１成分は、ゲルマニウム、ガリウム及びシリコンの中から選択される１つ以上の元素をさらに含む、前記（１）から（６）のいずれか１項に記載のスパッタリングターゲット。
（８）前記合金における前記ゲルマニウムの含有量は０原子％以上２０原子％以下である、前記（７）に記載のスパッタリングターゲット。
（９）前記合金における前記ガリウムの含有量は０原子％以上２０原子％以下である、前記（７）又は（８）に記載のスパッタリングターゲット。
（１０）前記合金における前記シリコンの含有量は０原子％以上２０原子％以下である、前記（７）から（９）のいずれか１項に記載のスパッタリングターゲット。
（１１）ヒ素及びセレンを含む第１成分の相に、ボロン及び炭素の少なくとも一方を含む第２成分が溶解している液相を作製する工程と、
　前記液相を冷却してインゴットを成形する工程と、を備えるスパッタリングターゲットの製造方法。
（１２）前記液相を作製する工程は、
　前記第１成分を含有する第１合金の溶湯を作製する工程と、
　前記溶湯に前記第２成分を溶解する工程と、を有する前記（１１）に記載のスパッタリングターゲットの製造方法。
（１３）前記第２成分を溶解する工程では、
　前記第２成分を含有し、かつ前記第１合金よりも融点が１０００℃以上高い溶質を前記溶湯に溶解する、前記（１２）に記載のスパッタリングターゲットの製造方法。
（１４）ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲットを用いて、
　抵抗変化層を成膜する、メモリ装置の製造方法。
１　メモリセルアレイ
１０　メモリセル
２０、２０Ａ　スイッチ素子
２１　下部電極
２１Ａ、２３Ａ　金属層
２１Ｂ、２３Ｂ　炭素含有層
２２　スイッチ層
２３　上部電極
３０　メモリ素子
４０　突起部
４１　頂上部分
４２　裾部分
ａ、ａ２、ｂ　粉末
ａ１、ｃ、ｃ１、ｃ２　インゴット
ＢＬ　ビット線
ＷＬ　ワード線

Claims (14)

  1. 　ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲット。
  2. 　前記第１成分の相に前記第２成分が固溶している、請求項１に記載のスパッタリングターゲット。
  3. 　前記合金には、前記第２成分を主成分とする化合物の粒子又は結晶粒は存在しない、請求項１に記載のスパッタリングターゲット。
  4. 　前記合金は非晶質である、請求項１に記載のスパッタリングターゲット。
  5. 　前記合金における前記第１成分の含有量は、３０原子％以上６０原子％以下である、請求項１に記載のスパッタリングターゲット。
  6. 　前記合金における前記第２成分の含有量は、５原子％以上３５原子％以下である、請求項１に記載のスパッタリングターゲット。
  7. 　前記第１成分は、ゲルマニウム、ガリウム及びシリコンの中から選択される１つ以上の元素をさらに含む、請求項１に記載のスパッタリングターゲット。
  8. 　前記合金における前記ゲルマニウムの含有量は０原子％以上２０原子％以下である、請求項７に記載のスパッタリングターゲット。
  9. 　前記合金における前記ガリウムの含有量は０原子％以上２０原子％以下である、請求項７に記載のスパッタリングターゲット。
  10. 　前記合金における前記シリコンの含有量は０原子％以上２０原子％以下である、請求項７に記載のスパッタリングターゲット。
  11. 　ヒ素及びセレンを含む第１成分の相に、ボロン及び炭素の少なくとも一方を含む第２成分が溶解している液相を作製する工程と、
    　前記液相を冷却してインゴットを成形する工程と、を備えるスパッタリングターゲットの製造方法。
  12. 　前記液相を作製する工程は、
    　前記第１成分を含有する第１合金の溶湯を作製する工程と、
    　前記溶湯に前記第２成分を溶解する工程と、を有する請求項１１に記載のスパッタリングターゲットの製造方法。
  13. 　前記第２成分を溶解する工程では、
    　前記第２成分を含有し、かつ前記第１合金よりも融点が１０００℃以上高い溶質を前記溶湯に溶解する、請求項１２に記載のスパッタリングターゲットの製造方法。
  14. 　ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲットを用いて、
    　抵抗変化層を成膜する、メモリ装置の製造方法。
PCT/JP2020/011248 2019-04-17 2020-03-13 スパッタリングターゲット及びその製造方法、メモリ装置の製造方法 Ceased WO2020213321A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/602,352 US20220162742A1 (en) 2019-04-17 2020-03-13 Sputtering target and method of manufacturing the same, and memory device manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-078877 2019-04-17
JP2019078877A JP2020176297A (ja) 2019-04-17 2019-04-17 スパッタリングターゲット及びその製造方法、メモリ装置の製造方法

Publications (1)

Publication Number Publication Date
WO2020213321A1 true WO2020213321A1 (ja) 2020-10-22

Family

ID=72837554

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/011248 Ceased WO2020213321A1 (ja) 2019-04-17 2020-03-13 スパッタリングターゲット及びその製造方法、メモリ装置の製造方法

Country Status (4)

Country Link
US (1) US20220162742A1 (ja)
JP (1) JP2020176297A (ja)
TW (1) TW202043505A (ja)
WO (1) WO2020213321A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240133023A1 (en) * 2021-07-02 2024-04-25 Schott Corporation Highly homogeneous glass sputter targets with large aspect ratio and high relative density for physical vapor deposition

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022147118A (ja) * 2021-03-23 2022-10-06 ソニーセミコンダクタソリューションズ株式会社 不揮発性記憶装置
KR102856348B1 (ko) 2021-06-16 2025-09-04 삼성전자주식회사 저항성 메모리 소자
JP2023127739A (ja) * 2022-03-02 2023-09-14 ソニーセミコンダクタソリューションズ株式会社 スパッタリングターゲット、カルコゲナイド膜の成膜方法及びメモリ装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215971A (ja) * 1988-02-25 1989-08-29 Hitachi Ltd スパッタリングターゲットの製造法及び光記録媒体の製造法
JP2017095781A (ja) * 2015-11-27 2017-06-01 住友金属鉱山株式会社 Ｃｕ−Ｇａ合金スパッタリングターゲットおよびその製造方法
WO2018066320A1 (ja) * 2016-10-04 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
JP2018164085A (ja) * 2017-03-27 2018-10-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 可変抵抗物質層を含むメモリ素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719594A (en) * 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US10889887B2 (en) * 2016-08-22 2021-01-12 Honeywell International Inc. Chalcogenide sputtering target and method of making the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215971A (ja) * 1988-02-25 1989-08-29 Hitachi Ltd スパッタリングターゲットの製造法及び光記録媒体の製造法
JP2017095781A (ja) * 2015-11-27 2017-06-01 住友金属鉱山株式会社 Ｃｕ−Ｇａ合金スパッタリングターゲットおよびその製造方法
WO2018066320A1 (ja) * 2016-10-04 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
JP2018164085A (ja) * 2017-03-27 2018-10-18 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 可変抵抗物質層を含むメモリ素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240133023A1 (en) * 2021-07-02 2024-04-25 Schott Corporation Highly homogeneous glass sputter targets with large aspect ratio and high relative density for physical vapor deposition

Also Published As

Publication number Publication date
TW202043505A (zh) 2020-12-01
JP2020176297A (ja) 2020-10-29
US20220162742A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
WO2020213321A1 (ja) スパッタリングターゲット及びその製造方法、メモリ装置の製造方法
EP2393957B1 (en) Method of forming memory cell using gas cluster ion beams
US9190610B2 (en) Methods of forming phase change memory with various grain sizes
US8828785B2 (en) Single-crystal phase change material on insulator for reduced cell variability
CN102630254B (zh) 用于硫属化物光伏应用的低熔点溅射靶及其制造方法
US11946132B2 (en) Chalcogenide sputtering target and method of making the same
TW200948995A (en) Indium zinc oxide based sputtering target, method of manufacturing the same, and indium zinc oxide based thin film
US20160104841A1 (en) Method of fabricating a variable resistance memory device
Wu et al. Understanding the crystallization behavior and structure of titanium addition in germanium antimony phase change thin films
Ding et al. Boosting crystallization speed in ultrathin phase-change bridge memory device using Sb2Te3
JP4766441B2 (ja) 半導体不揮発メモリー用相変化膜およびこの相変化膜を形成するためのスパッタリングターゲット
Song et al. In situ dynamic HR-TEM and EELS study on phase transitions of Ge2Sb2Te5 chalcogenides
JP6285254B2 (ja) 電子ビーム生成用カソード部材およびその製造方法
Zhang et al. Operando electrical biasing TEM experiments of Ge-rich GST thin films with FIB sample preparation
JP2009507748A (ja) 一致溶融化合物を有する粒子の固相結合によって調整された組成物を有するカルコゲナイドｐｖｄターゲット
Zhang et al. Ion beam induced artifacts in lead-based chalcogenides
US20100108499A1 (en) Sputtering target for forming phase-change film and method for manufacturing the same
Sun et al. Crystallization behavior of non-stoichiometric Ge–Bi–Te ternary phase change materials forPRAM application
JP7343853B2 (ja) 熱電変換材料、熱電変換材料の焼結方法および熱電変換材料の製造方法
Ghezzi et al. The effect of Ta interface on the crystallization of amorphous phase change material thin films
TW202346621A (zh) 濺鍍靶、硫屬化物膜之成膜方法及記憶體裝置
TW202132597A (zh) 濺鍍靶
JP2007324448A (ja) 熱電材料の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20790793

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20790793

Country of ref document: EP

Kind code of ref document: A1