[go: up one dir, main page]

WO2019216292A1 - 樹脂多層基板、電子部品用パッケージおよび光学部品用パッケージ - Google Patents

樹脂多層基板、電子部品用パッケージおよび光学部品用パッケージ Download PDF

Info

Publication number
WO2019216292A1
WO2019216292A1 PCT/JP2019/018177 JP2019018177W WO2019216292A1 WO 2019216292 A1 WO2019216292 A1 WO 2019216292A1 JP 2019018177 W JP2019018177 W JP 2019018177W WO 2019216292 A1 WO2019216292 A1 WO 2019216292A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
multilayer substrate
layer
resin layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2019/018177
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
池田 哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201990000600.4U priority Critical patent/CN213662042U/zh
Publication of WO2019216292A1 publication Critical patent/WO2019216292A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H10W70/60

Definitions

  • the present invention relates to a resin multilayer substrate.
  • the present invention also relates to an electronic component package and an optical component package produced using the resin multilayer substrate of the present invention.
  • a resin multilayer substrate including a laminate in which a plurality of resin layers are laminated is widely used in various electronic devices.
  • irregularities may be formed on the main surface for the purpose of accommodating electronic components.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2007-59844 discloses a concavo-convex resin multilayer substrate in which a concave portion is formed on a main surface of a multilayer circuit board and an electronic component is mounted on the concave portion.
  • FIG. 12 shows an uneven multilayer circuit board module (resin multilayer substrate) 1000 disclosed in Patent Document 1.
  • the uneven multilayer circuit board module 1000 includes a multilayer circuit board 101. Circuits 102 are formed on both main surfaces of the multilayer circuit board 101.
  • a convex portion 103 and a concave portion (cavity) 104 are formed on the upper main surface of the multilayer circuit board 101.
  • the convex part 103 is formed of resin.
  • the circuit 102 formed on the multilayer circuit board 101 is exposed on the bottom surface of the recess 104.
  • a circuit 105 is formed on the surface of the convex portion 103.
  • Components (electronic components) 106 are mounted on the circuit 102 formed on the lower main surface of the multilayer circuit board 101 and the circuit 102 exposed from the recess 104, respectively.
  • the uneven multi-layer circuit board module 1000 is produced by the following method, for example.
  • a multilayer circuit board 101 having circuits 102 formed on both main surfaces is prepared.
  • a resin sheet and a metal layer are laminated on the multilayer circuit board 101.
  • the resin sheet and the metal layer are pressed by a mold having a convex molding portion formed on the lower surface, and the resin sheet and the metal layer are pressed against the upper main surface of the multilayer circuit board 101.
  • a depression is formed in the portion pressed by the convex molding portion of the mold, and the convex portion 103 is formed in the other portion.
  • the metal layer present in the recessed portion of the resin sheet is removed by etching.
  • a desmear process is performed to the resin sheet part exposed by removing the metal layer. That is, the resin of the unnecessary resin sheet remaining at the bottom of the depression is removed to form the recess (cavity) 104.
  • the desmear process is performed by, for example, plasma cleaning.
  • the circuit 102 formed on the multilayer circuit board 101 is exposed at the bottom of the recess 104.
  • the metal layer on the convex portion 103 is processed to form the circuit 105.
  • the component 106 is mounted on the circuit 102 to complete the uneven multilayer circuit board module 1000.
  • a resin sheet is laminated on the multilayer circuit board 101, a recess is formed on the mold, and the resin remaining on the bottom of the recess is removed by a desmear process.
  • a recess (cavity) 104 is formed in the circuit board 101.
  • the resin multilayer substrate of the present invention includes a laminate in which a plurality of resin layers are laminated, and at least one of the resin layers is provided. It is assumed that a first portion having a thickness that is partially different and a second portion having a thickness smaller than that of the first portion is provided. In this case, a cavity and a convex part can be easily formed in the laminate.
  • the resin layer is not limited to the first portion having a large thickness and the second portion having a small thickness, but includes a portion having an intermediate thickness between the first portion and the second portion. Furthermore, you may provide. Further, the thickness of the intermediate thickness portion is not limited to one, and a plurality of thicknesses having different thicknesses may include the intermediate portion.
  • the resin layer including the first portion and the second portion may include a third portion whose thickness changes between the first portion and the second portion.
  • At least one laminated resin layer includes the first portion and the second portion, but all laminated resin layers may include the first portion and the second portion.
  • the laminate has a pair of main surfaces, at least one main surface having an inner wall and an inner bottom surface, at least one cavity is formed, and the thickness of at least one resin layer is formed in the portion where the cavity is formed. A small part of may be arranged. In this case, a cavity can be easily formed in the laminate.
  • At least one wiring electrode may be formed from the main surface on the side where the cavity of the laminate is formed to the inner bottom surface of the cavity via the inner side wall of the cavity.
  • the electronic component can be accommodated in the cavity, and the formed wiring electrode can be used for electrical wiring to the electronic component.
  • a metal layer may be formed on at least a part of the inner wall of the cavity. In this case, for example, it is possible to suppress the noise from being radiated to the outside from the electronic component accommodated in the cavity, or to prevent the noise from entering the electronic component accommodated in the cavity from the outside.
  • a shield function may be provided. Further, for example, the metal layer may be provided with a heat radiating function for radiating heat generated by an electronic component accommodated in the cavity to the outside.
  • a through hole may be formed to connect the inner bottom surface of the cavity and the main surface on the side where the cavity of the laminate is not formed.
  • an optical component can be accommodated in the cavity, and the formed through hole can be used as a light path.
  • At least one of an electronic component and an optical component may be accommodated in the cavity.
  • the kind of electronic component accommodated is arbitrary, For example, chip components, such as a capacitor
  • the kind of optical component accommodated is arbitrary, a lens component etc. can be accommodated, for example.
  • the laminate has a pair of main surfaces, at least one convex portion is formed on at least one main surface, and at least one resin layer having a large thickness is formed in the portion where the convex portions are formed. It may be arranged. In this case, a convex part can be easily formed in a laminated body.
  • At least one of an electronic component and an optical component may be mounted on the convex portion.
  • an electronic component is mounted on the convex portion, generally, the distance between the mounted electronic component and the inner layer electrode formed in the laminated body can be increased. Mutual interference with the inner layer electrode can be suppressed.
  • the laminate is formed by laminating the lowermost resin layer, at least one intermediate resin layer, and the uppermost resin layer, and the lowermost layer, the intermediate layer, and the uppermost resin layer are respectively
  • the thickness of the first part of the resin layer of the intermediate layer is smaller than the thickness of the first part of the lowermost layer and the uppermost resin layer
  • the thickness of the second portion of the resin layer may be smaller than the thickness of the second portion of the lowermost layer and the uppermost resin layer.
  • the resin constituting the resin layer flows inside the resin layer, and a phenomenon called resin flow occurs. May occur.
  • the inner layer electrode formed around the resin layer may be displaced.
  • the circuit wiring inside the resin multilayer substrate may be disconnected or the reliability may be lowered.
  • the resin flow is less likely to occur as the thickness of the resin layer is smaller, and is more likely to occur as the thickness of the resin layer is greater.
  • the thickness of the resin layer of the intermediate layer is smaller than the thickness of the lowermost layer or the uppermost resin layer as described above, the resin flow of the intermediate resin layer can be suppressed, and the inner layer The positional deviation of the electrodes can be suppressed, and the disconnection of the circuit wiring inside the resin multilayer substrate and the deterioration of the reliability can be suppressed.
  • the resin layer may be made of a thermoplastic resin. In this case, a portion having a small thickness can be easily formed in the resin layer by applying pressure or heat to the resin layer.
  • At least one via electrode that establishes electrical continuity between both main surfaces may be formed.
  • at least one inner layer electrode may be formed between at least one of the resin layers of the laminate. In these cases, circuit wiring can be easily formed inside the multilayer body using via electrodes and inner layer electrodes.
  • an electronic component package for accommodating electronic components and an optical component package for accommodating optical components can be produced.
  • the resin multilayer substrate of the present invention since at least one resin layer has a thick portion and a thin portion, a cavity, a convex portion, and the like can be easily and accurately formed on a laminate without using unnecessary markings. Can be formed.
  • FIG. 1A is a plan view of a resin multilayer substrate 100 according to the first embodiment.
  • FIG. 1B is a cross-sectional view of the resin multilayer substrate 100.
  • 2A to 2C are cross-sectional views illustrating steps performed in an example of a method for manufacturing the resin multilayer substrate 100.
  • FIG. FIGS. 3D and 3E are continuations of FIG. 2C, and are cross-sectional views illustrating steps performed in an example of a method for manufacturing the resin multilayer substrate 100.
  • FIGS. 4F and 4G are continuations of FIG. 3E and are cross-sectional views illustrating steps performed in an example of the method for manufacturing the resin multilayer substrate 100, respectively. It is sectional drawing of the resin multilayer substrate 200 concerning 2nd Embodiment.
  • each embodiment shows an embodiment of the present invention by way of example, and the present invention is not limited to the content of the embodiment. Moreover, it is also possible to implement combining the content described in different embodiment, and the implementation content in that case is also included in this invention.
  • the drawings are for helping the understanding of the specification, and may be schematically drawn, and the drawn components or the ratio of dimensions between the components are described in the specification. There are cases where the ratio of these dimensions does not match.
  • the constituent elements described in the specification may be omitted in the drawings or may be drawn with the number omitted.
  • FIG. 1A and 1B show a resin multilayer substrate 100 according to the first embodiment.
  • 1A is a plan view of the resin multilayer substrate 100.
  • FIG. 1B is a cross-sectional view of the resin multilayer substrate 100, and shows a dot-dash line XX portion in FIG.
  • the resin multilayer substrate 100 includes a laminated body 4 in which a lowermost resin layer 1, an intermediate resin layer 2, and an uppermost resin layer 3 are laminated.
  • thermoplastic resin such as a liquid crystal polymer (LCP)
  • LCP liquid crystal polymer
  • thermoplastic resin other than the liquid crystal polymer may be used.
  • PEEK polyetheretherketone
  • PEI polyetherimide
  • PI polyimide
  • the resin layer 1 is partially different in thickness, and includes a first portion 1a having a large thickness and a second portion 1b having a smaller thickness than the first portion 1a having a large thickness. And the 3rd part 1c from which thickness changes is provided between the 1st part 1a with large thickness, and the 2nd part 1b with small thickness.
  • the second portion 1b is rectangular, and the first portion 1a surrounds the periphery of the second portion 1b.
  • the resin layer 2 is also partially different in thickness, and includes a first portion 2a having a large thickness and a second portion 2b having a smaller thickness than the first portion 2a having a large thickness. And the 3rd part 2c from which thickness changes is provided between the 1st part 2a with large thickness, and the 2nd part 2b with small thickness.
  • the second portion 2b is rectangular, and the first portion 2a surrounds the second portion 2b in an annular shape.
  • the resin layer 3 is also partially different in thickness, and includes a first portion 3a having a large thickness and a second portion 3b having a smaller thickness than the first portion 3a having a large thickness. And the 3rd part 3c from which thickness changes is provided between the 1st part 3a with large thickness, and the 2nd part 3b with small thickness.
  • the second portion 3b is rectangular, and the first portion 3a surrounds the second portion 3b in an annular shape.
  • the second portion 1b of the resin layer 1, the second portion 2b of the resin layer 2, and the second portion 3b of the resin layer 3 are arranged so as to overlap each other, and the cavity 5 is formed in that portion.
  • the cavity 5 has an open upper main surface of the laminate 4 and has an inner wall 5a and an inner bottom surface 5b.
  • the resin layer 2 and the resin layer 3 are respectively provided with via electrodes 6 for electrical conduction between both main surfaces.
  • the material of the via electrode 6 is arbitrary, but, for example, copper, silver, a copper alloy, a silver alloy, Sn—Ag solder, or the like can be used.
  • Inner layer electrodes 7 are formed between the resin layer 1 and the resin layer 2 and between the resin layer 2 and the resin layer 3, respectively.
  • the material of the inner layer electrode 7 is arbitrary, for example, copper, silver, a copper alloy, a silver alloy, or the like can be used.
  • a wiring electrode 8 is formed so as to reach the inner bottom surface 5b of the cavity 5 from the upper main surface of the multilayer body 4 via the inner wall 5a of the cavity 5.
  • the material of the wiring electrode 8 is arbitrary, for example, copper, a copper alloy, or the like can be used.
  • the material of the plating layer can be, for example, Ni / Sn, Ni / solder, Ni / Au, or the like.
  • the resin multilayer substrate 100 twelve wiring electrodes 8 that are continuous from the inner bottom surface 5 b of the cavity 5 to the inner side wall 5 a and the upper main surface of the multilayer body 4 are formed.
  • the number of wiring electrodes 8 is arbitrary and can be increased or decreased.
  • An inner layer electrode 7 formed between the resin layer 1 and the resin layer 2 and an inner layer electrode 7 formed between the resin layer 2 and the resin layer 3 are formed by the via electrode 6 formed in the resin layer 2. Electrically connected.
  • the inner layer electrode 7 and the wiring electrode 8 are electrically connected by a via electrode 6 formed in the resin layer 3.
  • the electronic component can be accommodated in the cavity 5 by mounting the electronic component on the portion formed on the inner bottom surface 5 b of the cavity 5 of the wiring electrode 8. That is, the resin multilayer substrate 100 can be used as an electronic component package.
  • the portion formed on the inner bottom surface 5b of the cavity 5 of the wiring electrode 8 functions as a mounting electrode.
  • the type of electronic component accommodated in the cavity 5 is arbitrary, but for example, a semiconductor integrated circuit component or a resin-encapsulated electronic module component can be accommodated. Alternatively, instead of these, chip components such as a capacitor, a coil, and a resistor may be accommodated.
  • the resin layer 1 is provided with the first part 1a and the second part 1b
  • the resin layer 2 is provided with the first part 2a and the second part 2b
  • the resin layer 3 is provided with the first part 3a and
  • the cavity 5 is easily formed in the laminated body 4 by providing the second portion 3b and arranging the second portions 1b, 2b, and 3b in an overlapping manner.
  • the resin layer is not limited to three layers, and may be one layer, two layers, or more than three layers.
  • Resin multilayer substrate 100 can be manufactured, for example, by the method shown in FIGS. 2 (A) to 4 (G).
  • FIGS. 2 (A) to 4 (G) a case where one resin multilayer substrate 100 is manufactured will be described as an example.
  • a mother resin layer in which a large number of resin layers are arranged in a matrix is used.
  • the resin multilayer substrate 100 may be manufactured in a lump, and may be divided into individual resin multilayer substrates 100 during the manufacturing process or after completion.
  • a resin layer 1, a resin layer 2, and a resin layer 3 are prepared.
  • Copper foils 17 for forming the inner layer electrode 7 and the wiring electrode 8 are attached in advance to the upper main surfaces of the resin layers 1 to 3, respectively.
  • the copper foil 17 is etched into a desired shape by a well-known etching technique, and the inner layer electrodes 7 are formed on the upper principal surfaces of the resin layer 1 and the resin layer 2, respectively.
  • a wiring electrode 8 is formed on the upper main surface of the layer 3. More specifically, first, resist patterns each having a desired pattern shape are formed on the surfaces of the copper foils 17 of the resin layer 1, the resin layer 2, and the resin layer 3. Next, the resin layer 1, the resin layer 2, and the resin layer 3 are each immersed in an etching solution to etch the copper foil 17, and the inner layer electrode 7 is formed on each of the resin layer 1 and the resin layer 2. A wiring electrode 8 is formed on the substrate. Next, unnecessary resist patterns are removed from the resin layer 1, the resin layer 2, and the resin layer 3, respectively.
  • the through hole 16 for forming the via electrode 6 is formed in the resin layer 2 by a method such as irradiating laser light. .
  • the through hole 16 reaches the inner layer electrode 7.
  • the through hole 16 for forming the via electrode 6 is formed in the resin layer 3 by a method such as irradiating a laser beam.
  • the through hole 16 reaches the wiring electrode 8.
  • the resin layer 1 is also drawn upside down.
  • the conductive paste 26 for forming the via electrode 6 is filled into the through holes 16 formed in the resin layer 2 and the resin layer 3 respectively.
  • the resin layer 1, the resin layer 2, and the resin layer 3 are superposed and integrated by heating and pressurizing to produce a laminate 4.
  • the conductive paste 26 filled in the through holes 16 formed in the resin layers 2 and 3 is cured and becomes the via electrode 6.
  • the laminate 4 is pressurized while being heated by a mold having a desired shape to form a cavity 5.
  • the resin layer 1 is plastically deformed to form a second portion 1b having a small thickness, and the resin portion 1 has a first portion 1a having a large thickness, a second portion 1b having a small thickness, and a third portion having a changed thickness. 1c.
  • the resin layer 2 is plastically deformed to form a second portion 2b having a small thickness, and the resin portion 2 has a first portion 2a having a large thickness, a second portion 2b having a small thickness, and a third portion having a varying thickness. 2c.
  • the resin layer 3 is plastically deformed to form a second portion 3b having a small thickness, and the resin layer 3 has a first portion 3a having a large thickness, a second portion 3b having a small thickness, and a third portion having a varying thickness. 3c is provided. And the part in which each 2nd part 1b, 2b, 3b in the laminated body 4 is piled up becomes the cavity 5. FIG. In addition, with the plastic deformation of the resin layer 3, the wiring electrode 8 formed on the upper main surface of the resin layer 3 is also deformed.
  • a plating layer is formed on the surface of the wiring electrode 8 as necessary, and the resin multilayer substrate 100 is completed.
  • FIG. 5 shows a resin multilayer substrate 200 according to the second embodiment. However, FIG. 5 is a cross-sectional view of the resin multilayer substrate 200.
  • the resin multilayer substrate 200 is obtained by housing electronic components in the cavity 5 of the resin multilayer substrate 100 according to the first embodiment described above. Specifically, a semiconductor integrated circuit component 21 as an electronic component was mounted on the wiring electrode 8 formed on the resin multilayer substrate 100 on the inner bottom surface 5 b of the cavity 5 using bumps 22.
  • the electronic component accommodated in the cavity is not limited to a semiconductor integrated circuit component, and may be a resin-encapsulated module, a chip component such as a capacitor, a coil, or a resistor.
  • the electronic component accommodated in the cavity may be a resin-encapsulated module, a chip component such as a capacitor, a coil, or a resistor.
  • optical components such as lens components may be accommodated.
  • FIG. 6 shows a resin multilayer substrate 300 according to the third embodiment. However, FIG. 6 is a cross-sectional view of the resin multilayer substrate 300.
  • Resin multilayer substrate 300 is characterized in that metal layer 36 is formed in cavity 5.
  • the resin multilayer substrate 300 includes a laminate 35 in which a lowermost resin layer 31, two intermediate resin layers 32 and 33, and an uppermost resin layer 34 are laminated.
  • the resin layer 31 includes a first portion 31a having a large thickness, a second portion 31b having a small thickness, and a third portion 31c having a varying thickness.
  • the resin layer 32 includes a first portion 32a having a large thickness, a second portion 32b having a small thickness, and a third portion 32c having a varying thickness.
  • the resin layer 33 includes a first portion 33a having a large thickness, a second portion 33b having a small thickness, and a third portion 33c having a varying thickness.
  • the resin layer 34 includes a first portion 34a having a large thickness, a second portion 34b having a small thickness, and a third portion 34c having a varying thickness.
  • the second portion 31b of the resin layer 31, the second portion 32b of the resin layer 32, the second portion 33b of the resin layer 33, and the second portion 34b of the resin layer 34 are overlapped.
  • the cavity 5 is formed in that portion.
  • the cavity 5 is opened at the upper main surface of the laminate 35 and has an inner wall 5a and an inner bottom surface 5b.
  • the via electrode 6 and the inner layer electrode 7 are formed in the laminated body 35 as necessary.
  • a wiring electrode 8 is formed on the inner bottom surface 5 b of the cavity 5. *
  • a metal layer 36 is formed on the upper main surface of the laminate 35 and on the inner wall 5 a in the cavity 5.
  • the material of the metal layer 36 is arbitrary, for example, copper, a copper alloy, or the like can be used.
  • Resin multilayer substrate 300 can accommodate electronic components in cavity 5.
  • the electronic component is mounted on the wiring electrode 8 formed on the inner bottom surface 5 b of the cavity 5.
  • the metal layer 36 can be used as a shield or a heat dissipation path.
  • the metal layer 36 on the inner wall 5a of the cavity 5 shields the side surface of the electronic component housed in the cavity 5, and suppresses noise from being radiated from the electronic component to the outside. Can be prevented from entering.
  • the heat can be absorbed by the metal layer 36 on the inner wall 5 a of the cavity 5, and the heat can be dissipated from the metal layer 36 on the upper main surface of the laminate 35. And it can suppress that an electronic component becomes abnormally high temperature.
  • FIG. 7 shows a resin multilayer substrate 400 according to the fourth embodiment. However, FIG. 7 is a cross-sectional view of the resin multilayer substrate 400.
  • the resin multilayer substrate 400 is obtained by housing electronic components in the cavity 5 of the resin multilayer substrate 300 according to the third embodiment described above. Specifically, a resin sealing module 41 as an electronic component was mounted on the wiring electrode 8 formed on the inner bottom surface 5 b of the cavity 5 of the resin multilayer substrate 300 with solder 42.
  • the resin sealing module 41 includes a substrate 43 inside. Various electronic components 44 are mounted on both main surfaces of the substrate 43. In addition, metal pins 45 for electrical connection are mounted on the lower main surface of the substrate 43. The substrate 43 is sealed with a sealing resin 46 together with the electronic component 44 and the metal pin 45. Although not shown, an electrode is formed on the bottom surface of the resin sealing module 41.
  • the side surface of the resin sealing module 41 accommodated in the cavity 5 is shielded by the metal layer 36 on the inner wall 5 a of the cavity 5. That is, the metal layer 36 prevents noise from being radiated from the resin sealing module 41 to the outside. Further, the metal layer 36 suppresses noise from entering the resin sealing module 41 from the outside.
  • the resin multilayer substrate 400 absorbs heat by the metal layer 36 on the inner wall 5a of the cavity 5 and dissipates the heat from the metal layer 36 on the upper main surface of the laminate 35. Can do. And it can suppress that the resin sealing module 41 becomes abnormally high temperature.
  • FIG. 8 shows a resin multilayer substrate 500 according to the fifth embodiment. However, FIG. 8 is a cross-sectional view of the resin multilayer substrate 500.
  • the thicknesses of the first portions 1a, 2a, and 3a having large thicknesses are mutually different in the three resin layers 1, 2, and 3 constituting the laminate 4.
  • the thicknesses of the second portions 1b, 2b, and 3b having the same and small thickness were equal to each other.
  • the resin multilayer substrate 500 according to the fifth embodiment is characterized in that the thickness of the first portion having a large thickness is not uniform between the resin layers, and the thickness of the second portion having a small thickness is not uniform between the resin layers. It is said.
  • the resin multilayer substrate 500 includes a laminate 56 in which a lowermost resin layer 51, three intermediate resin layers 52, 53, and 54 and an uppermost resin layer 55 are laminated.
  • the resin layer 51 includes a first portion 51a having a large thickness, a second portion 51b having a small thickness, and a third portion 51c having a varying thickness.
  • the resin layer 52 includes a first portion 52a having a large thickness, a second portion 52b having a small thickness, and a third portion 52c having a varying thickness.
  • the resin layer 53 includes a first portion 53a having a large thickness, a second portion 53b having a small thickness, and a third portion 53c having a varying thickness.
  • the resin layer 54 includes a first portion 54a having a large thickness, a second portion 54b having a small thickness, and a third portion 54c having a varying thickness.
  • the resin layer 55 includes a first portion 55a having a large thickness, a second portion 55b having a small thickness, and a third portion 55c having a varying thickness.
  • the second portion 51b of the resin layer 51, the second portion 52b of the resin layer 52, the second portion 53b of the resin layer 53, the second portion 54b of the resin layer 54, and the resin layer 55 The second portion 55b is overlapped and the cavity 5 is formed in that portion.
  • the cavity 5 is opened at the upper main surface of the laminate 56, and has an inner wall 5a and an inner bottom surface 5b.
  • the thickness of the first portion 52a of the intermediate resin layer 52, the first portion 53a of the resin layer 53, and the first portion 54a of the resin layer 54 is the first portion of the lowermost resin layer 51. 51a and the thickness of the first portion 55a of the uppermost resin layer 55 are smaller. Further, the thickness of the second portion 52b of the intermediate resin layer 52, the second portion 53b of the resin layer 53, and the second portion 54b of the resin layer 54 is set so that the second portion 51b of the lowermost resin layer 51 and the uppermost layer. The thickness of the second portion 55b of the resin layer 55 is smaller. That is, in the resin multilayer substrate 500, the thickness of the intermediate resin layers 52, 53, and 54 is smaller than the thickness of the lowermost resin layer 51 and the uppermost resin layer 55 over the entire area.
  • the via electrode 6 and the inner layer electrode 7 are formed in the laminated body 56 as needed.
  • a wiring electrode 8 is formed on the inner bottom surface 5 b of the cavity 5.
  • more inner layer electrodes 7 are concentrated and formed between the intermediate resin layers 52, 53, and 54.
  • the resin layers 51 to 55 are respectively sandwiched between molds of desired shapes, heated and pressurized to be plastically deformed, and the first portions 51a to 55a having a large thickness.
  • the second portions 51b to 55b having a small thickness and the third portions 51c to 55c having a varying thickness may be formed.
  • the resin constituting the resin layers 51 to 55 may flow inside the resin layers 51 to 55, causing a phenomenon of resin flow.
  • the inner layer electrode 7 formed around the resin layer may be displaced. If the inner layer electrode 7 is displaced, the circuit wiring inside the resin multilayer substrate may be disconnected or the characteristics may be deteriorated.
  • the resin flow is less likely to occur as the thickness of the resin layer is smaller, and more likely to occur as the thickness of the resin layer is greater.
  • the thickness of the intermediate resin layers 52, 53, 54 is made smaller than the thickness of the lowermost resin layer 51 and the uppermost resin layer 55, and the intermediate resin layer 52,
  • the inner layer electrode 7 By concentrating and forming the inner layer electrode 7 between the layers 53 and 54, the generation of the resin flow of the intermediate resin layers 52, 53 and 54 is suppressed, and the intermediate resin layers 52, 53 and 54 are formed around the intermediate resin layers 52, 53 and 54.
  • the positional deviation of the formed inner layer electrode 7 is suppressed, and disconnection of the internal circuit wiring and deterioration of characteristics are suppressed.
  • the resin flow of the intermediate resin layers 52, 53, and 54 is less likely to occur, and disconnection of internal circuit wiring and deterioration of characteristics due to the resin flow are less likely to occur.
  • FIG. 9 shows a resin multilayer substrate 600 according to the sixth embodiment. However, FIG. 9 is a cross-sectional view of the resin multilayer substrate 600.
  • the resin multilayer substrate 600 is obtained by omitting the via electrode 6, the inner layer electrode 7, and the wiring electrode 8 from the resin multilayer substrate 100 according to the first embodiment. That is, in the resin multilayer substrate of the present invention, the via electrode 6, the inner layer electrode 7, and the wiring electrode 8 are not essential components, and a resin multilayer substrate that does not include them can be configured like the resin multilayer substrate 600.
  • FIG. 10 shows a resin multilayer substrate 700 according to the seventh embodiment. However, FIG. 10 is a cross-sectional view of the resin multilayer substrate 700.
  • Resin multilayer substrate 700 is characterized in that convex portions 75 are formed on the upper main surface of laminate 74. Further, the resin sealing module 41 is mounted on the convex portion 75.
  • the resin multilayer substrate 700 includes a laminate 74 in which a lowermost resin layer 71, an intermediate resin layer 72, and an uppermost resin layer 73 are laminated.
  • the resin layer 71 includes a first portion 71a having a large thickness and a second portion 71b having a small thickness.
  • the resin layer 72 includes a first portion 72a having a large thickness, a second portion 72b having a small thickness, and a third portion 72c having a varying thickness.
  • the resin layer 73 includes a first portion 73a having a large thickness, a second portion 73b having a small thickness, and a third portion 73c having a varying thickness.
  • the first portion 71a of the resin layer 71, the first portion 72a of the resin layer 72, and the first portion 73a of the resin layer 73 are arranged so as to overlap with each other, and the convex portion 75 is formed in that portion. It is configured.
  • the resin layer 72 and the resin layer 73 are formed with via electrodes 6 for electrical conduction between the two main surfaces.
  • Inner layer electrodes 7 are formed between the resin layer 71 and the resin layer 72 and between the resin layer 72 and the resin layer 73, respectively.
  • the wiring electrode 8 is formed on the upper main surface of the first portion 73 a of the resin layer 73.
  • the inner layer electrode 7 formed between the resin layer 71 and the resin layer 72 and the inner layer electrode 7 formed between the resin layer 72 and the resin layer 73 are formed by the via electrode 6 formed in the resin layer 72. Electrically connected. Further, the inner layer electrode 7 and the wiring electrode 8 that are formed between the resin layer 72 and the resin layer 73 are electrically connected by the via electrode 6 formed in the resin layer 73.
  • a resin sealing module 41 is mounted as an electronic component by solder 42 on the wiring electrode 8 formed on the upper main surface of the first portion 73 a having a large thickness of the resin layer 73. That is, in the resin multilayer substrate 700, the resin sealing module 41 is mounted on the convex portion 75 formed on the upper main surface of the multilayer body 74.
  • the resin sealing module 41 includes a substrate 43 inside. Various electronic components 44 are mounted on both main surfaces of the substrate 43. In addition, metal pins 45 for electrical connection are mounted on the lower main surface of the substrate 43. The substrate 43 is sealed with a sealing resin 46 together with the electronic component 44 and the metal pin 45. Although not shown, an electrode is formed on the bottom surface of the resin sealing module 41. Instead of the metal pin 45, electrical connection may be achieved by vias or plating.
  • the resin sealing module 41 is mounted as an electronic component on the convex portion 75 formed on the upper main surface of the laminate 74, as can be seen from FIG. And the distance between the inner layer electrode 7 formed inside the stacked body 74 is large.
  • the distance between the electronic component (resin sealing module 41) and the inner layer electrode 7 formed in the laminated body 74 is large, the electronic component (resin sealing module 41) and the inner layer electrode Mutual interference with 7 is suppressed.
  • FIG. 11 shows a resin multilayer substrate 800 according to the eighth embodiment. However, FIG. 11 is a cross-sectional view of the resin multilayer substrate 800.
  • Resin multilayer substrate 800 is for mounting optical components such as lens components.
  • the resin multilayer substrate 800 includes a laminate 87 in which a lowermost resin layer 81, four intermediate resin layers 82 to 85, and an uppermost resin layer 86 are laminated.
  • the resin layer 81 includes a first portion 81a having a large thickness, a second portion 81b having a small thickness, and a third portion 81c having a varying thickness.
  • the resin layer 82 includes a first portion 82a having a large thickness, a second portion 82b having a small thickness, and a third portion 82c having a varying thickness.
  • the resin layer 83 includes a first portion 83a having a large thickness, a second portion 83b having a small thickness, and a third portion 83c having a varying thickness.
  • the resin layer 84 includes a first portion 84a having a large thickness, a second portion 84b having a small thickness, and a third portion 84c having a varying thickness.
  • the resin layer 85 includes a first portion 85a having a large thickness, a second portion 85b having a small thickness, and a third portion 85c having a varying thickness.
  • the resin layer 86 includes a first portion 86a having a large thickness and a second portion 86b having a small thickness.
  • the second portion 85b and the second portion 86b of the resin layer 86 are disposed so as to overlap each other, and a cavity 95 is formed in that portion.
  • the cavity 95 is opened at the lower main surface of the laminated body 87 and has an inner wall 95a and an inner bottom surface 95b.
  • a through hole 96 is formed through the upper main surface of the laminated body 87 and the inner bottom surface 95 b of the cavity 95.
  • a mounting electrode 97 used for mounting the resin multilayer substrate 800 on another large substrate or the like is formed on the lower main surface of the laminate 87. Further, an optical component mounting electrode 98 for mounting an optical component is formed on the inner bottom surface 95 b of the cavity 95.
  • the resin multilayer substrate 800 can mount an optical component such as a lens component on the upper surface or inside of the cavity 95 using the optical component mounting electrode 98. That is, the resin multilayer substrate 800 constitutes an optical component package.
  • the through hole 96 can be used as a light path.
  • the resin multilayer substrates 100, 200, 300, 400, 500, 600, 700, and 800 according to the first to eighth embodiments have been described above.
  • the present invention is not limited to the contents described above, and various modifications can be made in accordance with the spirit of the invention.
  • all the resin layers constituting the laminate were provided with a portion having a large thickness and a portion having a small thickness.
  • all the resin layers 1, 2, 3 constituting the laminated body 4 include the first portions 1 a, 2 a, 3 a having a large thickness and the second portions 1 b, 2 b, 3 b having a small thickness. I was prepared.
  • the first portion having a large thickness and the second portion having a small thickness may be provided.
  • each of the resin multilayer substrates is formed with either a cavity or a convex portion.
  • the cavities 5 (95) were formed in the resin multilayer substrates 100, 200, 300, 400, 500, 600, and 800, respectively.
  • the convex part 75 was formed in the resin multilayer substrate 700.
  • both the cavity and the convex portion may be formed on one resin multilayer substrate.
  • the number and shape of the cavities and projections are arbitrary and are not limited to the above-described contents.
  • the laminate 4 is formed by stacking and integrating the resin layers 1, 2, and 3, and then molding the laminate 4 into a desired shape.
  • the present invention is not limited to this method.
  • the resin layers 1, 2, 3 may be a method of producing the laminate 4 by integrating the three.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

キャビティや凸部を有する樹脂多層基板を容易に作製する。 複数の樹脂層1、2、3が積層された積層体4を備え、樹脂層1(2、3)が、部分的に厚みが異なり、厚みの大きな第1部分1a(2a、3a)と、厚みの大きな第1部分1a(2a、3a)よりも厚みが小さい、厚みの小さな第2部分1b(2b、3b)とを備えたものとする。樹脂層1(2、3)は、厚みの変化する第3部分1c(2c、3c)を備えてもよい。厚みの小さな第2部分1b、2b、3bを重ねて配置して、キャビティ5を形成する。

Description

樹脂多層基板、電子部品用パッケージおよび光学部品用パッケージ
 本発明は樹脂多層基板に関する。また、本発明は、本発明の樹脂多層基板を使用して作製した電子部品用パッケージおよび光学部品用パッケージに関する。
 複数の樹脂層が積層された積層体を備えた樹脂多層基板が、種々の電子機器に広く使用されている。そのような樹脂多層基板において、その主面に、電子部品を収納する等の目的で凹凸を形成する場合がある。
 特許文献1(特開2007-59844号公報)に、多層回路板の主面に凹部を形成し、当該凹部に電子部品を実装した凹凸型の樹脂多層基板が開示されている。図12に、特許文献1に開示された凹凸多層回路板モジュール(樹脂多層基板)1000を示す。
 凹凸多層回路板モジュール1000は、多層回路板101を備えている。多層回路板101の両主面には、回路102が形成されている。
 多層回路板101の上側の主面に、凸部103と凹部(キャビティ)104が形成されている。凸部103は、樹脂によって形成されている。凹部104の底面には、多層回路板101に形成された回路102が露出している。凸部103の表面には、回路105が形成されている。
 多層回路板101の下側主面に形成された回路102や、凹部104から露出した回路102に、それぞれ、部品(電子部品)106が実装されている。
 凹凸多層回路板モジュール1000は、たとえば、次の方法によって作製される。
 まず、両主面に回路102が形成された多層回路板101を用意する。次に、多層回路板101上に、樹脂シートおよび金属層を積層する。次に、加熱しながら、下面に凸成形部が形成された金型によって樹脂シートおよび金属層を押圧し、樹脂シートおよび金属層を多層回路板101の上側主面に圧着させる。この結果、樹脂シートは、金型の凸成形部によって押圧された部分に窪みが形成され、それ以外の部分に凸部103が形成される。
 次に、樹脂シートの窪んだ部分に存在する金属層をエッチングによって除去する。次に、金属層が除去されて露出した樹脂シート部分にデスミア処理をおこなう。すなわち、窪みの底部に残った不要な樹脂シートの樹脂を除去して、凹部(キャビティ)104を形成する。デスミア処理は、たとえば、プラズマ洗浄によっておこなう。デスミア処理の結果、凹部104の底部に、多層回路板101に形成された回路102が露出する。
 次に、凸部103上の金属層を加工して、回路105を形成する。最後に、回路102に部品106を実装して、凹凸多層回路板モジュール1000を完成させる。
特開2007-59844号公報
 特許文献1に開示された方法では、多層回路板101に樹脂シートを積層して、これに金型で窪みを成形し、窪みの底部に残った樹脂をデスミア処理にて除去することにより、多層回路板101に凹部(キャビティ)104を形成している。しかしながら、デスミア処理で凹部104を形成する方法では、凹部104の深さを精度よく制御するために、凹部104の底面(多層回路板101の主面)にマーキングを施す必要があった。そして、このときの不要なマーキングが製品に残ってしまうという問題があった。
 本発明は、上述した従来の問題を解決するためになされたものであり、その手段として本発明の樹脂多層基板は、複数の樹脂層が積層された積層体を備え、樹脂層の少なくとも1つが、部分的に厚みが異なり、厚みの大きな第1部分と、第1部分よりも厚みが小さい、第2部分とを備えたものとする。この場合には、積層体に容易にキャビティや凸部を形成することができる。
 なお、樹脂層が備えるのは、厚みの大きな第1部分および厚みの小さな第2部分のみには限られず、第1部分と第2部分との中間の厚みからなる、厚みが中間の部分などをさらに備えていてもよい。また、厚みが中間の部分の厚みは1つには限られず、厚みの異なる複数の厚みが中間の部分を備えていてもよい。
 また、第1部分と第2部分とを備えた樹脂層が、第1部分と第2部分との間に、厚みの変化する第3部分を備えていてもよい。
 また、積層された少なくとも1つの樹脂層が第1部分と第2部分とを備えていればよいが、積層された全ての樹脂層が第1部分と第2部分とを備えていてもよい。
 積層体が1対の主面を有し、少なくとも一方の主面に、内側壁および内底面を有する、少なくとも1つのキャビティが形成され、キャビティが形成された部分に、少なくとも1つの樹脂層の厚みの小さな部分が配置されていてもよい。この場合には、積層体に、容易にキャビティを形成することができる。
 この場合において、積層体のキャビティが形成された側の主面から、キャビティの内側壁を経由して、キャビティの内底面に至る、少なくとも1つの配線電極が形成されていてもよい。この場合には、たとえば、キャビティに電子部品を収容し、形成した配線電極を電子部品への電気的な配線に使用することができる。
 キャビティの内側壁の少なくとも一部分に金属層が形成されていてもよい。この場合において、金属層に、たとえば、キャビティに収容された電子部品から外部にノイズが放射されることを抑制したり、外部からキャビティに収容された電子部品にノイズが侵入することを抑制したりするシールド機能をもたせてもよい。また、金属層に、たとえば、キャビティに収容された電子部品が発生させた熱を外部に放熱する放熱機能をもたせてもよい。
 キャビティの内底面と、積層体のキャビティが形成されていない側の主面とを繋ぐ、貫通孔が形成されていてもよい。この場合には、たとえば、キャビティに光学部品を収容し、形成した貫通孔を光の通路として使用することができる。
 キャビティの内部に電子部品および光学部品の少なくとも一方が収容されていてもよい。なお、収容される電子部品の種類は任意であるが、たとえば、コンデンサ、コイル、抵抗などのチップ部品や、半導体集積回路部品や、樹脂封止モジュールなどを収容することができる。また、収容される光学部品の種類は任意であるが、たとえば、レンズ部品などを収容することができる。
 また、積層体が1対の主面を有し、少なくとも一方の主面に、少なくとも1つの凸部が形成され、凸部が形成された部分に、少なくとも1つの樹脂層の厚みの大きな部分が配置されていてもよい。この場合には、積層体に、容易に凸部を形成することができる。
 この場合において、凸部に電子部品および光学部品の少なくとも一方が実装されていてもよい。たとえば、凸部に電子部品を実装すれば、一般に、実装された電子部品と、積層体の内部に形成された内層電極との間の距離を大きくすることができるため、実装された電子部品と内層電極との相互干渉を抑制することができる。
 また、積層体が、最下層の樹脂層と、少なくとも1つの中間層の樹脂層と、最上層の樹脂層が積層されたものからなり、最下層、中間層、最上層の樹脂層が、それぞれ、第1部分と第2部分とを有する場合において、中間層の樹脂層の第1部分の厚みが、最下層および最上層の樹脂層の第1部分の厚みよりも小さく、かつ、中間層の樹脂層の第2部分の厚みが、最下層および最上層の樹脂層の第2部分の厚みよりも小さくてもよい。
 樹脂層に厚みの大きな部分や厚みの小さな部分を形成するために、樹脂層に熱や圧力をかけると、樹脂層を構成する樹脂が樹脂層の内部で流動して、樹脂流れと呼ばれる現象が発生する場合がある。そして、樹脂層に樹脂流れが発生すると、その樹脂層の周辺に形成された内層電極が位置ずれを起こす虞がある。そして、内層電極が位置ずれを起こすと、樹脂多層基板の内部の回路配線が断線したり信頼性が低下したりする虞がある。一方、一般に、樹脂流れは、樹脂層の厚みが小さいほど発生しにくく、樹脂層の厚みが大きいほど発生しやすい。したがって、上記のように、中間層の樹脂層の厚みを、最下層や最上層の樹脂層の厚みよりも小さくしておけば、中間層の樹脂層の樹脂流れを抑制することができ、内層電極の位置ずれを抑制することができ、樹脂多層基板の内部の回路配線の断線や信頼性の低下を抑制することができる。
 樹脂層が熱可塑性樹脂によって作製されていてもよい。この場合には、樹脂層に圧力や熱を加えることによって、樹脂層に容易に厚みの小さな部分を形成することができる。
 少なくとも1つの樹脂層に、両主面間の電気的導通をはかる、少なくとも1つのビア電極が形成されていてもよい。また、積層体の樹脂層の少なくとも1つの層間に、少なくとも1つの内層電極が形成されていてもよい。これらの場合には、ビア電極や内層電極を使って、積層体の内部に容易に回路配線を形成することができる。
 本発明の樹脂多層基板を使用して、電子部品を収容するための電子部品用パッケージや、光学部品を収容するための光学部品用パッケージを作製することができる。
 本発明の樹脂多層基板は、少なくとも1つの樹脂層が、厚みの大きな部分と厚みの小さな部分とを備えるため、不要なマーキングを用いることなく、積層体に容易に精度よくキャビティや凸部などを形成することができる。
図1(A)は、第1実施形態にかかる樹脂多層基板100の平面図である。図1(B)は、樹脂多層基板100の断面図である。 図2(A)~(C)は、それぞれ、樹脂多層基板100の製造方法の一例で実施される工程を示す断面図である。 図3(D)、(E)は、図2(C)の続きであり、それぞれ、樹脂多層基板100の製造方法の一例で実施される工程を示す断面図である。 図4(F)、(G)は、図3(E)の続きであり、それぞれ、樹脂多層基板100の製造方法の一例で実施される工程を示す断面図である。 第2実施形態にかかる樹脂多層基板200の断面図である。 第3実施形態にかかる樹脂多層基板300の断面図である。 第4実施形態にかかる樹脂多層基板400の断面図である。 第5実施形態にかかる樹脂多層基板500の断面図である。 第6実施形態にかかる樹脂多層基板600の断面図である。 第7実施形態にかかる樹脂多層基板700の断面図である。 第8実施形態にかかる樹脂多層基板800の断面図である。 特許文献1に開示された凹凸多層回路板モジュール1000の分解要部斜視図である。
 以下、図面とともに、本発明を実施するための形態について説明する。
 なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、明細書の理解を助けるためのものであって、模式的に描画されている場合があり、描画された構成要素または構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
 [第1実施形態]
 図1(A)、(B)に、第1実施形態にかかる樹脂多層基板100を示す。ただし、図1(A)は、樹脂多層基板100の平面図である。図1(B)は、樹脂多層基板100の断面図であり、図1(A)の一点鎖線X-X部分を示している。
 樹脂多層基板100は、最下層の樹脂層1と、中間層の樹脂層2と、最上層の樹脂層3とが積層された積層体4を備えている。
 積層体4(樹脂層1、2、3)の材質には、たとえば、液晶ポリマー(LCP)などの熱可塑性樹脂を使用することができる。ただし、液晶ポリマー以外の熱可塑性樹脂を使用してもよい。たとえば、ポリエーテルエーテルケトン(PEEK)、ポリエーテルイミド(PEI)、ポリイミド(PI)でもよい。また、エポキシ、不飽和ポリエステルなどの熱硬化性樹脂を使用してもよい。
 樹脂層1は、部分的に厚みが異なり、厚みの大きな第1部分1aと、厚みの大きな第1部分1aよりも厚みが小さい、厚みの小さな第2部分1bとを備えている。そして、厚みの大きな第1部分1aと厚みの小さな第2部分1bとの間に、厚みの変化する第3部分1cを備えている。平面視において、第2部分1bは矩形であり、その周りを第1部分1aが環状に囲っている。
 樹脂層2も、部分的に厚みが異なり、厚みの大きな第1部分2aと、厚みの大きな第1部分2aよりも厚みが小さい、厚みの小さな第2部分2bとを備えている。そして、厚みの大きな第1部分2aと厚みの小さな第2部分2bとの間に、厚みの変化する第3部分2cを備えている。平面視において、第2部分2bは矩形であり、その周りを第1部分2aが環状に囲っている。
 樹脂層3も、部分的に厚みが異なり、厚みの大きな第1部分3aと、厚みの大きな第1部分3aよりも厚みが小さい、厚みの小さな第2部分3bとを備えている。そして、厚みの大きな第1部分3aと厚みの小さな第2部分3bとの間に、厚みの変化する第3部分3cを備えている。平面視において、第2部分3bは矩形であり、その周りを第1部分3aが環状に囲っている。
 樹脂多層基板100においては、樹脂層1の第2部分1bと、樹脂層2の第2部分2bと、樹脂層3の第2部分3bとが、重ねて配置され、その部分にキャビティ5が構成されている。キャビティ5は、積層体4の上側主面が開口されており、内側壁5aと内底面5bとを有している。
 樹脂層2および樹脂層3には、それぞれ、両主面間の電気的導通をはかるためのビア電極6が形成されている。ビア電極6の材質は任意であるが、たとえば、銅や、銀や、銅の合金や、銀の合金、Sn-Ag系のはんだなどを使用することができる。
 樹脂層1と樹脂層2との層間、および、樹脂層2と樹脂層3との層間には、それぞれ、内層電極7が形成されている。内層電極7の材質は任意であるが、たとえば、銅や、銀や、銅の合金や、銀の合金などを使用することができる。
 そして、積層体4の上側主面から、キャビティ5の内側壁5aを経由して、キャビティ5の内底面5bに至るように、配線電極8が形成されている。配線電極8の材質は任意であるが、たとえば、銅や、銅の合金などを使用することができる。なお、配線電極8の表面に、必要に応じてめっき層を形成することも好ましい。めっき層の材質は、たとえば、Ni/Sn、Ni/はんだ、Ni/Auなどとすることができる。
 樹脂多層基板100においては、キャビティ5の内底面5bから内側壁5a、積層体4の上側主面に渡って連続した、12個の配線電極8が形成されている。ただし、配線電極8の数は任意であり、増減させることができる。
 樹脂層1と樹脂層2との層間に形成された内層電極7と、樹脂層2と樹脂層3との層間に形成された内層電極7とが、樹脂層2に形成されたビア電極6によって電気的に接続されている。
 樹脂層2と樹脂層3との層間に形成されたと内層電極7と、配線電極8とが、樹脂層3に形成されたビア電極6によって電気的に接続されている。
 樹脂多層基板100においては、配線電極8のキャビティ5の内底面5bに形成された部分に電子部品を実装することによって、キャビティ5に電子部品を収容することができる。すなわち、樹脂多層基板100は、電子部品用パッケージとして使用することができる。この場合、配線電極8のキャビティ5の内底面5bに形成された部分は、実装用電極としての機能を果たす。
 キャビティ5に収容される電子部品の種類は任意であるが、たとえば、半導体集積回路部品や、樹脂封止電子モジュール部品などを収容することができる。あるいは、これらに代えて、コンデンサ、コイル、抵抗などのチップ部品を収容してもよい。
 樹脂多層基板100においては、樹脂層1に第1部分1aと第2部分1bとを設け、樹脂層2に第1部分2aと第2部分2bとを設け、樹脂層3に第1部分3aと第2部分3bとを設けたうえで、各々の第2部分1b、2b、3bを重ねて配置することによって、積層体4に容易にキャビティ5が形成されている。なお、樹脂層は3層に限られず、1層であってもよいし、2層であってもよいし、3層より多くてもよい。
 樹脂多層基板100は、たとえば、図2(A)~図4(G)に示す方法によって製造することができる。なお、ここでは便宜上、1つの樹脂多層基板100を製造する場合を例にとって説明するが、実際の製造ラインにおいては、多数の樹脂層がマトリックス状に配置されたマザー樹脂層を使用し、多数の樹脂多層基板100を一括して製造し、製造工程の途中か、完成後に、個々の樹脂多層基板100に分割する場合がある。
 まず、図2(A)に示すように、樹脂層1、樹脂層2、樹脂層3をそれぞれ用意する。樹脂層1~3の上側主面には、それぞれ、内層電極7や配線電極8を形成するための銅箔17が予め貼り付けられている。
 次に、図2(B)に示すように、銅箔17を周知のエッチング技術によって所望の形状にエッチングし、樹脂層1および樹脂層2の上側主面にそれぞれ内層電極7を形成し、樹脂層3の上側主面に配線電極8を形成する。より具体的には、まず、樹脂層1、樹脂層2、樹脂層3の銅箔17の表面に、それぞれ、所望のパターン形状からなるレジストパターンを形成する。次に、樹脂層1、樹脂層2、樹脂層3を、それぞれ、エッチング液に浸漬して銅箔17をエッチングし、樹脂層1、樹脂層2にそれぞれ内層電極7を形成し、樹脂層3に配線電極8を形成する。次に、樹脂層1、樹脂層2、樹脂層3から、それぞれ、不要となったレジストパターンを除去する。
 次に、図2(C)に示すように、上下方向を反転させたうえで、樹脂層2に、レーザー光を照射するなどの方法によってビア電極6を形成するための貫通孔16を形成する。貫通孔16は、内層電極7に到達させる。同様に、上下方向を反転させたうえで、樹脂層3に、レーザー光を照射するなどの方法によってビア電極6を形成するための貫通孔16を形成する。貫通孔16は、配線電極8に到達させる。なお、図2(C)においては、樹脂層1も、上下を反転させて描いている。
 次に、図3(D)に示すように、樹脂層2および樹脂層3にそれぞれ形成した貫通孔16に、ビア電極6を形成するための導電性ペースト26を充填する。
 次に、図3(E)に示すように、樹脂層1、樹脂層2、樹脂層3の上下方向を、それぞれ、再び反転させる。
 次に、図4(F)に示すように、樹脂層1、樹脂層2、樹脂層3を重ね合わせ、加熱および加圧して一体化させ、積層体4を作製する。この結果、樹脂層2、3に形成された貫通孔16に充填された導電性ペースト26が硬化して、ビア電極6になる。
 次に、図4(G)に示すように、積層体4を、所望の形状からなる金型によって、加熱しながら加圧し、キャビティ5を形成する。この結果、樹脂層1が塑性変形し、厚みの小さな第2部分1bが形成されて、樹脂層1に厚みの大きな第1部分1aと厚みの小さな第2部分1bと厚みの変化する第3部分1cとが設けられる。同様に、樹脂層2が塑性変形し、厚みの小さな第2部分2bが形成されて、樹脂層2に厚みの大きな第1部分2aと厚みの小さな第2部分2bと厚みの変化する第3部分2cとが設けられる。同様に、樹脂層3が塑性変形し、厚みの小さな第2部分3bが形成されて、樹脂層3に厚みの大きな第1部分3aと厚みの小さな第2部分3bと厚みの変化する第3部分3cとが設けられる。そして、積層体4における各々の第2部分1b、2b、3bが重ねて配置された部分が、キャビティ5になる。なお、樹脂層3の塑性変形にともない、樹脂層3の上側主面に形成された配線電極8も変形する。
 図示しないが、最後に、配線電極8の表面に、必要に応じてめっき層を形成して、樹脂多層基板100が完成する。
 [第2実施形態]
 図5に、第2実施形態にかかる樹脂多層基板200を示す。ただし、図5は、樹脂多層基板200の断面図である。
 樹脂多層基板200は、上述した第1実施形態にかかる樹脂多層基板100のキャビティ5に、電子部品を収納したものである。具体的には、樹脂多層基板100に形成された配線電極8における、キャビティ5の内底面5bに形成された部分に、電子部品として半導体集積回路部品21を、バンプ22によって実装した。
 このように、本発明の樹脂多層基板に形成されたキャビティには、電子部品を収容することができる。ただし、キャビティに収容される電子部品は、半導体集積回路部品には限られず、樹脂封止モジュールや、コンデンサ、コイル、抵抗などのチップ部品などであってもよい。あるいは、キャビティに電子部品を収容するのに代えて、レンズ部品などの光学部品を収容してもよい。
 [第3実施形態]
 図6に、第3実施形態にかかる樹脂多層基板300を示す。ただし、図6は、樹脂多層基板300の断面図である。
 樹脂多層基板300は、キャビティ5に金属層36を形成したことを特徴としている。
 樹脂多層基板300は、最下層の樹脂層31と、2層の中間層の樹脂層32、33と、最上層の樹脂層34とが積層された積層体35を備えている。
 樹脂層31は、厚みの大きな第1部分31aと厚みの小さな第2部分31bと厚みの変化する第3部分31cとを備えている。同様に、樹脂層32は、厚みの大きな第1部分32aと厚みの小さな第2部分32bと厚みの変化する第3部分32cとを備えている。樹脂層33は、厚みの大きな第1部分33aと厚みの小さな第2部分33bと厚みの変化する第3部分33cとを備えている。樹脂層34は、厚みの大きな第1部分34aと厚みの小さな第2部分34bと厚みの変化する第3部分34cとを備えている。
 樹脂多層基板300においては、樹脂層31の第2部分31bと、樹脂層32の第2部分32bと、樹脂層33の第2部分33bと、樹脂層34の第2部分34bとが、重ねて配置され、その部分にキャビティ5が構成されている。キャビティ5は、積層体35の上側主面が開口されており、内側壁5aと内底面5bとを有している。
 積層体35の内部に、必要に応じて、ビア電極6や内層電極7が形成されている。また、キャビティ5の内底面5bに、配線電極8が形成されている。 
 樹脂多層基板300においては、積層体35の上側主面、および、キャビティ5に内側壁5aに、金属層36が形成されている。金属層36の材質は任意であるが、たとえば、銅や、銅の合金などを使用することができる。
 樹脂多層基板300は、キャビティ5に、電子部品を収容することができる。電子部品は、キャビティ5の内底面5bに形成された配線電極8に実装する。
 樹脂多層基板300においては、金属層36を、シールドや放熱経路として利用することができる。
 すなわち、キャビティ5の内側壁5aの金属層36によって、キャビティ5に収容された電子部品の側面を遮蔽し、電子部品から外部にノイズが放射されることを抑制するとともに、外部から電子部品にノイズが侵入することを抑制することができる。
 また、キャビティ5に収容された電子部品が発熱した場合、キャビティ5の内側壁5aの金属層36によって吸熱し、その熱を積層体35の上側主面の金属層36から放熱することができる。そして、電子部品が異常に高温になることを抑制することができる。
 [第4実施形態]
 図7に、第4実施形態にかかる樹脂多層基板400を示す。ただし、図7は、樹脂多層基板400の断面図である。
 樹脂多層基板400は、上述した第3実施形態にかかる樹脂多層基板300のキャビティ5に、電子部品を収納したものである。具体的には、樹脂多層基板300のキャビティ5の内底面5bに形成された配線電極8に、電子部品として樹脂封止モジュール41を、はんだ42によって実装した。
 樹脂封止モジュール41は、内部に基板43を備えている。基板43の両主面には、種々の電子部品44が実装されている。また、基板43の下側主面には、電気的接続をはかるための金属ピン45が実装されている。そして、基板43が電子部品44および金属ピン45とともに、封止樹脂46によって封止されている。樹脂封止モジュール41の底面には、図示を省略しているが、電極が形成されている。
 樹脂多層基板400は、キャビティ5の内側壁5aの金属層36によって、キャビティ5に収容された樹脂封止モジュール41の側面がシールドされている。すなわち、金属層36によって、樹脂封止モジュール41から外部にノイズが放射されることが抑制されている。また、金属層36によって、外部から樹脂封止モジュール41にノイズが侵入することが抑制されている。
 また、樹脂多層基板400は、樹脂封止モジュール41が発熱した場合、キャビティ5の内側壁5aの金属層36によって吸熱し、その熱を積層体35の上側主面の金属層36から放熱することができる。そして、樹脂封止モジュール41が異常に高温になることを抑制することができる。
 [第5実施形態]
 図8に、第5実施形態にかかる樹脂多層基板500を示す。ただし、図8は、樹脂多層基板500の断面図である。
 たとえば、上述した第1実施形態にかかる樹脂多層基板100では、積層体4を構成する3層の樹脂層1、2、3において、厚みの大きな第1部分1a、2a、3aの厚みが相互に等しく、厚みの小さな第2部分1b、2b、3bの厚みが相互に等しかった。
 これに対し、第5実施形態にかかる樹脂多層基板500は、厚みの大きな第1部分の厚みが樹脂層間で均一ではなく、厚みの小さな第2部分の厚みも樹脂層間で均一ではないことを特徴としている。
 樹脂多層基板500は、最下層の樹脂層51と、3層の中間層の樹脂層52、53、54と、最上層の樹脂層55とが積層された積層体56を備えている。
 樹脂層51は、厚みの大きな第1部分51aと厚みの小さな第2部分51bと厚みの変化する第3部分51cとを備えている。同様に、樹脂層52は、厚みの大きな第1部分52aと厚みの小さな第2部分52bと厚みの変化する第3部分52cとを備えている。樹脂層53は、厚みの大きな第1部分53aと厚みの小さな第2部分53bと厚みの変化する第3部分53cとを備えている。樹脂層54は、厚みの大きな第1部分54aと厚みの小さな第2部分54bと厚みの変化する第3部分54cとを備えている。樹脂層55は、厚みの大きな第1部分55aと厚みの小さな第2部分55bと厚みの変化する第3部分55cとを備えている。
 樹脂多層基板500においては、樹脂層51の第2部分51bと、樹脂層52の第2部分52bと、樹脂層53の第2部分53bと、樹脂層54の第2部分54bと、樹脂層55の第2部分55bとが、重ねて配置され、その部分にキャビティ5が構成されている。キャビティ5は、積層体56の上側主面が開口されており、内側壁5aと内底面5bとを有している。
 樹脂多層基板500においては、中間層の樹脂層52の第1部分52a、樹脂層53の第1部分53a、樹脂層54の第1部分54aの厚みが、最下層の樹脂層51の第1部分51aおよび最上層の樹脂層55の第1部分55aの厚みよりも小さい。また、中間層の樹脂層52の第2部分52b、樹脂層53の第2部分53b、樹脂層54の第2部分54bの厚みが、最下層の樹脂層51の第2部分51bおよび最上層の樹脂層55の第2部分55bの厚みよりも小さい。すなわち、樹脂多層基板500においては、中間層の樹脂層52、53、54の厚みが、全域にわたって、最下層の樹脂層51および最上層の樹脂層55の厚みよりも小さい。
 積層体56の内部に、必要に応じて、ビア電極6や内層電極7が形成されている。また、キャビティ5の内底面5bに、配線電極8が形成されている。なお、樹脂多層基板500においては、中間層の樹脂層52、53、54の層間に、内層電極7が、集中して、より多く形成されている。
 樹脂多層基板500を製造するに際し、樹脂層51~55を、それぞれ、所望の形状の金型の間に挟み込み、加熱しながら加圧して、塑性変形させて、厚みの大きな第1部分51a~55a、厚みの小さな第2部分51b~55b、厚みの変化する第3部分51c~55cを形成する場合がある。そして、このとき、樹脂層51~55を構成する樹脂が、樹脂層51~55の内部で流動し、樹脂流れという現象が発生する場合がある。
 樹脂層に樹脂流れが発生すると、その樹脂層の周辺に形成された内層電極7が位置ずれを起こす虞がある。そして、内層電極7が位置ずれを置こすと、樹脂多層基板の内部の回路配線が断線したり、特性が劣化したりする虞がある。
 一方、一般に、樹脂流れは、樹脂層の厚みが小さいほど発生しにくく、樹脂層の厚みが大きいほど発生しやすい傾向にある。
 そこで、樹脂多層基板500では、中間層の樹脂層52、53、54の厚みを、最下層の樹脂層51および最上層の樹脂層55の厚みよりも小さくするとともに、中間層の樹脂層52、53、54の層間に内層電極7を集中して形成することによって、中間層の樹脂層52、53、54の樹脂流れの発生を抑制し、中間層の樹脂層52、53、54の周辺に形成された内層電極7の位置ずれを抑制し、内部の回路配線の断線や特性の劣化を抑制している。
 樹脂多層基板500は、中間層の樹脂層52、53、54の樹脂流れが発生しにくく、その樹脂流れに起因した内部の回路配線の断線や特性の劣化が発生しにくい。
 [第6実施形態]
 図9に、第6実施形態にかかる樹脂多層基板600を示す。ただし、図9は、樹脂多層基板600の断面図である。
 樹脂多層基板600は、第1実施形態にかかる樹脂多層基板100から、ビア電極6、内層電極7、配線電極8を省略したものである。すなわち、本発明の樹脂多層基板において、ビア電極6、内層電極7、配線電極8は必須の構成ではなく、樹脂多層基板600のように、これらを備えない樹脂多層基板を構成することもできる。
 [第7実施形態]
 図10に、第7実施形態にかかる樹脂多層基板700を示す。ただし、図10は、樹脂多層基板700の断面図である。
 樹脂多層基板700は、積層体74の上側主面に、凸部75を形成したことを特徴としている。また、凸部75に、樹脂封止モジュール41を実装したことを特徴としている。
 樹脂多層基板700は、最下層の樹脂層71と、中間層の樹脂層72と、最上層の樹脂層73とが積層された積層体74を備えている。
 樹脂層71は、厚みの大きな第1部分71aと厚みの小さな第2部分71bとを備えている。樹脂層72は、厚みの大きな第1部分72aと厚みの小さな第2部分72bと厚みの変化する第3部分72cとを備えている。樹脂層73は、厚みの大きな第1部分73aと厚みの小さな第2部分73bと厚みの変化する第3部分73cとを備えている。
 樹脂多層基板700においては、樹脂層71の第1部分71aと、樹脂層72の第1部分72aと、樹脂層73の第1部分73aとが、重ねて配置され、その部分に凸部75が構成されている。
 樹脂層72および樹脂層73には、それぞれ、両主面間の電気的導通をはかるためのビア電極6が形成されている。
 樹脂層71と樹脂層72との層間、および、樹脂層72と樹脂層73との層間には、それぞれ、内層電極7が形成されている。
 樹脂層73の第1部分73aの上側主面に、配線電極8が形成されている。
 樹脂層71と樹脂層72との層間に形成された内層電極7と、樹脂層72と樹脂層73との層間に形成された内層電極7とが、樹脂層72に形成されたビア電極6によって電気的に接続されている。また、樹脂層72と樹脂層73との層間に形成されたと内層電極7と、配線電極8とが、樹脂層73に形成されたビア電極6によって電気的に接続されている。
 樹脂層73の厚みの大きな第1部分73aの上側主面に形成された配線電極8に、電子部品として、樹脂封止モジュール41が、はんだ42によって実装されている。すなわち、樹脂多層基板700は、積層体74の上側主面に形成された凸部75に、樹脂封止モジュール41が実装されている。
 樹脂封止モジュール41は、内部に基板43を備えている。基板43の両主面には、種々の電子部品44が実装されている。また、基板43の下側主面には、電気的接続をはかるための金属ピン45が実装されている。そして、基板43が電子部品44および金属ピン45とともに、封止樹脂46によって封止されている。樹脂封止モジュール41の底面には、図示を省略しているが、電極が形成されている。なお、金属ピン45に代えて、ビアやめっきによって電気的接続をはかってもよい。
 樹脂多層基板700は、積層体74の上側主面に形成された凸部75に、電子部品として、樹脂封止モジュール41が実装されているため、図10から分かるように、樹脂封止モジュール41と、積層体74の内部に形成された内層電極7との間の距離が大きい。
 第7実施形態においては、電子部品(樹脂封止モジュール41)と積層体74の内部に形成された内層電極7との間の距離が大きいため、電子部品(樹脂封止モジュール41)と内層電極7との相互干渉が抑制されている。
 [第8実施形態]
 図11に、第8実施形態にかかる樹脂多層基板800を示す。ただし、図11は、樹脂多層基板800の断面図である。
 樹脂多層基板800は、レンズ部品などの光学部品を実装するためのものである。
 樹脂多層基板800は、最下層の樹脂層81と、4層の中間層の樹脂層82~85と、最上層の樹脂層86とが積層された積層体87を備えている。
 樹脂層81は、厚みの大きな第1部分81aと厚みの小さな第2部分81bと厚みの変化する第3部分81cとを備えている。樹脂層82は、厚みの大きな第1部分82aと厚みの小さな第2部分82bと厚みの変化する第3部分82cとを備えている。樹脂層83は、厚みの大きな第1部分83aと厚みの小さな第2部分83bと厚みの変化する第3部分83cとを備えている。樹脂層84は、厚みの大きな第1部分84aと厚みの小さな第2部分84bと厚みの変化する第3部分84cとを備えている。樹脂層85は、厚みの大きな第1部分85aと厚みの小さな第2部分85bと厚みの変化する第3部分85cとを備えている。樹脂層86は、厚みの大きな第1部分86aと厚みの小さな第2部分86bとを備えている。
 樹脂多層基板800においては、樹脂層81の第2部分81bと、樹脂層82の第2部分82bと、樹脂層83の第2部分83bと、樹脂層84の第2部分84bと、樹脂層85の第2部分85bと、樹脂層86の第2部分86bとが、重ねて配置され、その部分にキャビティ95が構成されている。キャビティ95は、積層体87の下側主面が開口されており、内側壁95aと内底面95bとを有している。
 積層体87の上側主面と、キャビティ95の内底面95bとの間を貫通して、貫通孔96が形成されている。
 積層体87の下側主面に、この樹脂多層基板800を、別の大きな基板などへ実装するために使用する実装用電極97が形成されている。また、キャビティ95の内底面95bに、光学部品を実装するための光学部品実装用電極98が形成されている。
 樹脂多層基板800は、光学部品実装用電極98を使用して、キャビティ95の上面もしくは内部に、レンズ部品などの光学部品を実装することができる。すなわち、樹脂多層基板800は、光学部品用パッケージを構成している。なお、樹脂多層基板800においては、貫通孔96を光の通路として使用することができる。
 以上、第1実施形態~第8実施形態にかかる樹脂多層基板100、200、300、400、500、600、700、800について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
 たとえば、上記実施形態においては、積層体を構成する全ての樹脂層が、厚みの大きな部分と厚みの小さな部分とを備えていた。たとえば、樹脂多層基板100では、積層体4を構成する全ての樹脂層1、2、3が、厚みの大きな第1部分1a、2a、3aと厚みの小さな第2部分1b、2b、3bとを備えていた。しかしながら、本発明において、積層体を構成する全ての樹脂層が厚みの大きな第1部分と厚みの小さな第2部分とを備えている必要はなく、積層体を構成する少なくとも1つの樹脂層が厚みの大きな第1部分と厚みの小さな第2部分とを備えていればよい。
 また、上記実施形態においては、各樹脂多層基板に、キャビティか凸部かの一方を形成した。具体的には、樹脂多層基板100、200、300、400、500、600、800に、それぞれ、キャビティ5(95)を形成した。そして、樹脂多層基板700に、凸部75を形成した。しかし、1つの樹脂多層基板に、キャビティと凸部との両方を形成してもよい。
 また、樹脂多層基板にキャビティや凸部を形成する場合、その個数や形状などは任意であり、上述した内容には限定されない。
 また、上述した樹脂多層基板100の製造方法の一例では、樹脂層1、2、3を積み重ねて一体化させて積層体4を作製した後に、積層体4を所望の形状に成型していた。しかしながら、この方法には限られず、たとえば、樹脂層1、2、3をそれぞれ成型し、それぞれに厚みの大きな第1部分と厚みの小さな第2部分とを設けた後に、樹脂層1、2、3を一体化させて積層体4を作製する方法であってもよい。
1、2、3、31、32、33、34、51、52、53、54、55、7172、73、81、82、83、84、85、86・・・樹脂層
4、35、56、74、87・・・積層体
1a、2a、3a、31a、32a、33a、34a、51a、52a、53a、54a、55a、71a、72a、73a、81a、82a、83a、84a、85a、86a・・・第1部分
1b、2b、3b、31b、32b、33b、34b、51b、52b、53b、54b、55b、71b、72b、73b、81b、82b、83b、84b、85b、86b・・・第2部分
1c、2c、3c、31c、32c、33c、34c、51c、52c、53c、54c、55c、72c、73c、81c、82c、83c、84c、85c・・・第3部分
5、95・・・キャビティ
5a、95a・・・内側壁
5b、95b・・・内底面
6・・・ビア電極
7・・・内層電極
8・・・配線電極
21・・・半導体集積回路部品(電子部品)
41・・・樹脂封止モジュール(電子部品)
75・・・凸部
98・・・光学部品実装用電極
96・・・貫通孔

Claims (18)

  1.  複数の樹脂層が積層された積層体を備えた樹脂多層基板であって、
     前記複数の樹脂層の少なくとも1つが、部分的に厚みが異なり、第1部分と、前記第1部分よりも厚みが小さい、第2部分とを備えた、樹脂多層基板。
  2.  前記第1部分と前記第2部分とを備えた前記樹脂層が、前記第1部分と前記第2部分との間に、厚みの変化する第3部分を備えた、請求項1に記載された樹脂多層基板。
  3.  前記積層体に積層された全ての前記樹脂層が、それぞれ、前記第1部分と前記第2部分とを備えた、請求項1または2に記載された樹脂多層基板。
  4.  前記積層体が1対の主面を有し、
     少なくとも一方の前記主面に、内側壁および内底面を有する、少なくとも1つのキャビティが形成され、
     前記キャビティが形成された部分に、少なくとも1つの前記樹脂層の前記厚みの小さな部分が配置された、請求項1ないし3のいずれか1項に記載された樹脂多層基板。
  5.  前記積層体の前記キャビティが形成された側の前記主面から、前記キャビティの前記内側壁を経由して、前記キャビティの前記内底面に至る、少なくとも1つの配線電極が形成された、請求項4に記載された樹脂多層基板。
  6.  前記キャビティの前記内側壁の少なくとも一部分に金属層が形成された、請求項4または5に記載された樹脂多層基板。
  7.  前記金属層がノイズの透過を抑制するシールド機能を有する、請求項6に記載された樹脂多層基板。
  8.  前記金属層が熱を外部に放熱する放熱機能を有する、請求項6または7に記載された樹脂多層基板。
  9.  前記キャビティの前記内底面と、前記積層体の前記キャビティが形成されていない側の前記主面とを繋ぐ、貫通孔が形成された、請求項4ないし8のいずれか1項に記載された樹脂多層基板。
  10.  前記キャビティの内部に、電子部品および光学部品の少なくとも一方が収容された、請求項4ないし9のいずれか1項に記載された樹脂多層基板。
  11.  前記積層体が1対の主面を有し、
     少なくとも一方の前記主面に、少なくとも1つの凸部が形成され、
     前記凸部が形成された部分に、少なくとも1つの前記樹脂層の前記厚みの大きな部分が配置された、請求項1ないし10のいずれか1項に記載された樹脂多層基板。
  12.  前記凸部に電子部品および光学部品の少なくとも一方が実装された、請求項11に記載された樹脂多層基板。
  13.  前記積層体が、最下層の前記樹脂層と、少なくとも1つの中間層の前記樹脂層と、最上層の前記樹脂層が積層されたものからなり、
     前記最下層、前記中間層、前記最上層の前記樹脂層が、それぞれ、前記第1部分と前記第2部分とを有する場合において、
     前記中間層の前記樹脂層の前記第1部分の厚みが、前記最下層および前記最上層の前記樹脂層の前記第1部分の厚みよりも小さく、かつ、
     前記中間層の前記樹脂層の前記第2部分の厚みが、前記最下層および前記最上層の前記樹脂層の前記第2部分の厚みよりも小さい、請求項1ないし12のいずれか1項に記載された樹脂多層基板。
  14.  前記樹脂層が熱可塑性樹脂によって作製された、請求項1ないし13のいずれか1項に記載された樹脂多層基板。
  15.  少なくとも1つの前記樹脂層に、両主面間の電気的導通をはかる、少なくとも1つのビア電極が形成された、請求項1ないし14のいずれか1項に記載された樹脂多層基板。
  16.  前記積層体の前記樹脂層の少なくとも1つの層間に、少なくとも1つの内層電極が形成された、請求項1ないし15のいずれか1項に記載された樹脂多層基板。
  17.  請求項4ないし10のいずれか1項に記載された前記樹脂多層基板を備え、
     前記キャビティに電子部品を実装することができる、電子部品用パッケージ。
  18.  請求項4ないし10のいずれか1項に記載された前記樹脂多層基板を備え、
     前記キャビティに光学部品を実装することができる、光学部品用パッケージ。
PCT/JP2019/018177 2018-05-10 2019-05-01 樹脂多層基板、電子部品用パッケージおよび光学部品用パッケージ Ceased WO2019216292A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201990000600.4U CN213662042U (zh) 2018-05-10 2019-05-01 树脂多层基板、电子部件用封装件及光学部件用封装件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-091153 2018-05-10
JP2018091153 2018-05-10

Publications (1)

Publication Number Publication Date
WO2019216292A1 true WO2019216292A1 (ja) 2019-11-14

Family

ID=68467993

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/018177 Ceased WO2019216292A1 (ja) 2018-05-10 2019-05-01 樹脂多層基板、電子部品用パッケージおよび光学部品用パッケージ

Country Status (2)

Country Link
CN (1) CN213662042U (ja)
WO (1) WO2019216292A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649693A (zh) * 2020-12-18 2022-06-21 泰连德国有限公司 电气元件、制备其的方法以及制备其的设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118553689A (zh) * 2023-02-24 2024-08-27 星科金朋私人有限公司 具有改进的空间利用的半导体封装及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54156076A (en) * 1978-05-31 1979-12-08 Shin Kobe Electric Machinery Production of thermoplastic resin laminate
JPS63135433A (ja) * 1986-11-27 1988-06-07 Hitachi Chem Co Ltd 熱可塑性樹脂積層板
WO1998049726A1 (en) * 1997-04-30 1998-11-05 Hitachi Chemical Company, Ltd. Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device
JP2000077822A (ja) * 1998-06-17 2000-03-14 Katsurayama Technol:Kk 凹みプリント配線板およびその製造方法、ならびに電子部品
JP2004146411A (ja) * 2002-10-22 2004-05-20 Citizen Electronics Co Ltd 高輝度発光装置及びその製造方法
WO2007069789A1 (ja) * 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP2016033939A (ja) * 2014-07-31 2016-03-10 シーシーエス株式会社 Led実装用基板、led

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54156076A (en) * 1978-05-31 1979-12-08 Shin Kobe Electric Machinery Production of thermoplastic resin laminate
JPS63135433A (ja) * 1986-11-27 1988-06-07 Hitachi Chem Co Ltd 熱可塑性樹脂積層板
WO1998049726A1 (en) * 1997-04-30 1998-11-05 Hitachi Chemical Company, Ltd. Board for mounting semiconductor element, method for manufacturing the same, and semiconductor device
JP2000077822A (ja) * 1998-06-17 2000-03-14 Katsurayama Technol:Kk 凹みプリント配線板およびその製造方法、ならびに電子部品
JP2004146411A (ja) * 2002-10-22 2004-05-20 Citizen Electronics Co Ltd 高輝度発光装置及びその製造方法
WO2007069789A1 (ja) * 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
JP2016033939A (ja) * 2014-07-31 2016-03-10 シーシーエス株式会社 Led実装用基板、led

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114649693A (zh) * 2020-12-18 2022-06-21 泰连德国有限公司 电气元件、制备其的方法以及制备其的设备
KR20220088353A (ko) * 2020-12-18 2022-06-27 티이 커넥티버티 저머니 게엠베하 전기 요소, 납땜 단계용 전기 요소를 제조하기 위한 방법, 및 납땜 단계용 전기 요소 제조를 위한 디바이스
JP2022097427A (ja) * 2020-12-18 2022-06-30 ティーイー コネクティビティ ジャーマニー ゲゼルシャフト ミット ベシュレンクテル ハフツンク 電気要素、はんだ付け工程のための電気要素を準備する方法、およびはんだ付け工程のための電気要素を準備する装置
JP7593714B2 (ja) 2020-12-18 2024-12-03 ティーイー コネクティビティ ジャーマニー ゲゼルシャフト ミット ベシュレンクテル ハフツンク 電気要素、はんだ付け工程のための電気要素を準備する方法、およびはんだ付け工程のための電気要素を準備する装置
KR102771548B1 (ko) * 2020-12-18 2025-02-20 티이 커넥티버티 저머니 게엠베하 전기 요소, 납땜 단계용 전기 요소를 제조하기 위한 방법, 및 납땜 단계용 전기 요소 제조를 위한 디바이스
CN114649693B (zh) * 2020-12-18 2025-03-07 泰连德国有限公司 电气元件、制备其的方法以及制备其的设备

Also Published As

Publication number Publication date
CN213662042U (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
JP6621708B2 (ja) 半導体装置、半導体装置の製造方法
CN101300911B (zh) 电路模块以及制造电路模块的方法
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US20090236143A1 (en) Multilayer wiring board, multilayer wiring board unit and electronic device
JPWO2016199516A1 (ja) コイル内蔵多層基板およびその製造方法
WO2014065035A1 (ja) 電子部品内蔵モジュール
WO2014054353A1 (ja) 電子部品内蔵モジュール及び通信端末装置
WO2019216292A1 (ja) 樹脂多層基板、電子部品用パッケージおよび光学部品用パッケージ
US9585256B2 (en) Component-embedded substrate and manufacturing method thereof
CN102082129A (zh) 半导体器件及其制造方法
CN116489878A (zh) 可增层嵌埋内置元件的电路板结构及其制造方法
JP5692473B1 (ja) 部品内蔵基板及び通信モジュール
JP5741975B2 (ja) 樹脂多層基板
JP2018201248A (ja) 無線モジュール
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
TWI804227B (zh) 半導體封裝襯底、其製造方法、半導體封裝及其製造方法
WO2017010228A1 (ja) 樹脂基板、部品搭載樹脂基板およびその製造方法
JP6593448B2 (ja) 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法
WO2019111874A1 (ja) モジュール
JP6890575B2 (ja) 部品実装樹脂基板
JP5257518B2 (ja) 基板製造方法および樹脂基板
CN115708401A (zh) 电路板的制作方法以及电路板
TW201616928A (zh) 內埋式元件封裝結構的製作方法
JP7792380B2 (ja) 基板の作製方法及び埋め込み基板
TWI454202B (zh) 電子封裝結構以及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19799773

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19799773

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP