[go: up one dir, main page]

WO2019054517A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2019054517A1
WO2019054517A1 PCT/JP2018/034319 JP2018034319W WO2019054517A1 WO 2019054517 A1 WO2019054517 A1 WO 2019054517A1 JP 2018034319 W JP2018034319 W JP 2018034319W WO 2019054517 A1 WO2019054517 A1 WO 2019054517A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
conductivity type
electric field
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/034319
Other languages
English (en)
French (fr)
Inventor
竹内　有一
康裕 海老原
雅裕 杉本
侑佑 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to CN201880059522.5A priority Critical patent/CN111133588B/zh
Publication of WO2019054517A1 publication Critical patent/WO2019054517A1/ja
Priority to US16/819,771 priority patent/US11201239B2/en
Anticipated expiration legal-status Critical
Priority to US17/511,014 priority patent/US11637198B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/159—Shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Definitions

  • the present disclosure relates to a semiconductor device and a method of manufacturing the same, and is particularly suitable when applied to a semiconductor device using a wide band gap semiconductor such as silicon carbide (hereinafter referred to as SiC) and a method of manufacturing the same.
  • SiC silicon carbide
  • the reduction of the on-resistance value is necessary to reduce the switching loss and the like, but the current flowing through the semiconductor element at the time of load shorting increases in inverse proportion to the on-resistance value of the semiconductor element. That is, the saturation current at the time of load shorting becomes a larger current value as the semiconductor device has a smaller on-resistance value. As a result, damage to the semiconductor element is likely to occur due to self-heating, and the withstand voltage of the SiC semiconductor device at the time of load short circuit is reduced.
  • Patent Document 1 in order to achieve both low on resistance and low saturation current, the MOSFET in which the impurity concentration in the portion near the channel in the p-type base region and the impurity concentration in the JFET portion are different
  • the SiC semiconductor device which it has is proposed.
  • the impurity concentration of the p-type base region is graded in the depth direction so that the impurity concentration is low in the vicinity of the channel, and the impurity concentration becomes higher toward the bottom.
  • the impurity concentration of the p-type base region is lowered near the channel, low on-resistance can be realized.
  • the n-type drift layer between adjacent p-type base regions can be pinched off, and a low saturation current can be realized. Therefore, it is possible to achieve both low on resistance and low saturation current in the SiC semiconductor device.
  • Patent No. 5736683 gazette
  • the impurity concentration of the JFET portion in the p-type base region can be increased or the adjacent p-type base regions can be obtained in the JFET portion so as to obtain high tolerance as a lower saturation current. Narrowing the spacing of, increases the JFET resistance. Therefore, it is not possible to simultaneously achieve low on resistance and low saturation current.
  • An object of the present disclosure is to provide a semiconductor device capable of achieving both low on resistance and low saturation current, and a method of manufacturing the same.
  • a first or second conductivity type substrate made of a semiconductor and a first conductivity type semiconductor formed on the substrate and having a lower impurity concentration than the substrate are used.
  • the layer is formed on a saturation current suppression layer having a JFET portion composed of a semiconductor of a first conductivity type in which a plurality of layers are alternately arranged in a stripe, and formed on the saturation current suppression layer
  • a current distribution layer made of a semiconductor of a first conductivity type having a high concentration, a base region made of a semiconductor of a second conductivity type formed on the current distribution layer, and a drift
  • An inner wall surface of the gate trench is formed in a source region made of a semiconductor of the first conductivity type in which the first conductivity type impur
  • a trench gate structure including a gate insulating film covering the gate insulating film and a gate electrode disposed on the gate insulating film, wherein a plurality of stripes are arranged with the direction intersecting the one direction as a longitudinal direction;
  • An interlayer insulating film covering the gate electrode and the gate insulating film and in which a contact hole is formed, a source electrode electrically connected to the source region through the contact hole, and a drain electrode formed on the back surface side of the substrate;
  • a semiconductor device including the In such a configuration, the JFET portion is formed on the bottom and side surfaces of the trench in the trench having the bottom penetrating the field blocking layer and exposing the drift layer, and the first conductivity type impurity concentration is higher than that of the drift layer.
  • a raised first layer and a second layer formed on the first layer and having a first conductivity type impurity concentration lower than that of the first layer are included.
  • the saturation current suppression layer formed of the JFET portion and the electric field blocking layer is provided. Therefore, in normal operation, the first layer of the JFET portion functions as a layer for adjusting the extension of the depletion layer, and it becomes possible to suppress the extension of the depletion layer from the electric field blocking layer side into the JFET portion. Since narrowing of the current path can be suppressed, low on-resistance can be achieved.
  • the depletion layer extending from the electric field block layer side to the first layer extends more than the thickness of the first layer, and the JFET portion is pinched off immediately.
  • a low saturation current can be maintained, and the withstand voltage of the semiconductor device due to a load short circuit or the like can be improved. Therefore, it is possible to provide a semiconductor device capable of achieving both low on resistance and low saturation current.
  • the parenthesized reference symbol attached to each component etc. shows an example of the correspondence of the component etc. and the specific component etc. as described in the embodiment to be described later.
  • FIG. 3 is a perspective cross-sectional view showing a manufacturing step of the SiC semiconductor device shown in FIGS. 1 and 2;
  • FIG. 3B is a perspective cross-sectional view showing the manufacturing process of the SiC semiconductor device continued from FIG. 3A.
  • FIG. 3C is a perspective cross-sectional view showing the manufacturing process of the SiC semiconductor device continued from FIG. 3B.
  • FIG. 3D is a perspective cross-sectional view showing the manufacturing process of the SiC semiconductor device continued from FIG. 3C.
  • FIG. 3D is a perspective cross-sectional view showing the manufacturing process of the SiC semiconductor device continued from FIG.
  • FIG. 3E is a perspective cross-sectional view showing the manufacturing process of the SiC semiconductor device continued from FIG. 3E.
  • 3F is a perspective sectional view showing a manufacturing step of the SiC semiconductor device, following FIG. 3F.
  • FIG. 3G is a perspective cross-sectional view showing the manufacturing process of the SiC semiconductor device continued from FIG. 3G. It is the perspective sectional view which showed a part of SiC semiconductor device concerning a 2nd embodiment. It is the perspective sectional view which showed a part of SiC semiconductor device concerning a 3rd embodiment. It is the figure which showed the impurity concentration distribution of the electric field block layer of the SiC semiconductor device concerning 4th Embodiment.
  • the SiC semiconductor device is a semiconductor device in which the vertical MOSFETs shown in FIGS. 1 and 2 are formed.
  • FIG. 2 is a perspective view of FIG. 1 from the left side, a part of the configuration of the SiC semiconductor device is omitted for easy viewing of the layout of each part.
  • the vertical MOSFETs shown in these figures are formed in the cell region of the SiC semiconductor device, and the outer periphery withstand voltage structure is formed to surround the cell region, thereby forming the SiC semiconductor device. Only vertical MOSFETs are shown here.
  • the width direction of the vertical MOSFET is X direction
  • the depth direction of the vertical MOSFET is Y direction
  • the thickness direction or depth direction of the vertical MOSFET That is, the normal direction to the XY plane will be described as the Z direction.
  • an n + -type substrate 1 made of SiC is used as a semiconductor substrate.
  • An n ⁇ drift layer 2 made of SiC is formed on the main surface of the n + substrate 1.
  • the surface of the n + -type substrate 1 is a (0001) Si plane, and the n-type impurity concentration is, for example, 5.9 ⁇ 10 18 / cm 3 and the thickness is 100 ⁇ m.
  • the n ⁇ -type drift layer 2 has, for example, an n-type impurity concentration of 7.0 ⁇ 10 15 to 1.0 ⁇ 10 16 / cm 3 and a thickness of 8.0 ⁇ m.
  • JFET 3 and the field block layer 4 composed of SiC is formed, n - -type drift layer 2, a JFET portion 3 at a position away from the n + -type substrate 1 It is connected.
  • JFET portion 3 and the electric field blocking layer 4 constitute a saturation current suppression layer, and both are extended in the X direction and arranged alternately repeatedly in the Y direction. That is, when viewed in the normal direction to the main surface of n + -type substrate 1, JFET portions 3 and field blocking layer 4 are each arranged in a plurality of strip shapes, that is, a stripe shape.
  • the electric field blocking layer 4 trenches 3a formed so as to penetrate the, n-type impurity concentration the n - and n + -type layer 3b which is higher than the type drift layer 2, n + -type layer 3b It is set as the structure provided with the n-type layer 3c by which the n-type impurity concentration was lowered rather than.
  • the n + -type layer 3 b and the n-type layer 3 c correspond to a first layer and a second layer, respectively.
  • n + -type layer 3b is formed so as to cover the bottom and side surfaces of the trenches 3a, n-type layer 3c, the remaining portion other than the n + -type layer 3b in the trench 3a while covering the surface of the n + -type layer 3b It is formed to embed the
  • the trench 3a has, for example, a width, that is, a dimension in the Y direction of 0.25 ⁇ m, and a depth of 1.5 ⁇ m.
  • the formation interval of the trenches 3a, ie, the trench pitch is smaller than the formation interval of the trench gate structure described later, ie, the cell pitch.
  • the depth of the trench 3a is made equal to the thickness of the electric field blocking layer 4 so that the bottom of the JFET portion 3 and the bottom of the field blocking layer 4 are coplanar. Is constituted by the surface of the n ⁇ -type drift layer 2.
  • the n + -type layer 3b has, for example, an n-type impurity concentration of 5.0 ⁇ 10 17 to 2.0 ⁇ 10 18 / cm 3 and a thickness of 0.05 ⁇ m.
  • the n-type layer 3c has, for example, an n-type impurity concentration of 5.0 ⁇ 10 15 to 2.0 ⁇ 10 16 / cm 3 and a width of 0.15 ⁇ m.
  • the electric field blocking layer 4 is composed of p ⁇ -type layers 4 a and p + -type layers 4 b different in p-type impurity.
  • the p ⁇ type layer 4 a corresponds to the lower layer portion, and is formed in contact with the n ⁇ type drift layer 2.
  • the p + -type layer 4 b corresponds to the upper layer, and is formed on the p ⁇ -type layer 4 a, that is, at a position distant from the n ⁇ -type drift layer 2.
  • the p ⁇ -type layer 4a has, for example, a p-type impurity concentration of 1.0 ⁇ 10 16 to 5.0 ⁇ 10 16 / cm 3 and a thickness of 0.5 ⁇ m.
  • the p + -type layer 4 b has, for example, a p-type impurity concentration of 3.0 ⁇ 10 17 to 1.0 ⁇ 10 18 / cm 3 and a thickness of 1.0 ⁇ m.
  • the p - type layer 4a and the p + -type layer 4b have a constant p-type impurity concentration in the depth direction.
  • the thicknesses of the p ⁇ -type layer 4a and the p + -type layer 4b are set. The total is 1.5 ⁇ m.
  • n + -type layer 5 is formed on the field blocking layer 4 and the JFET portion 3.
  • n + -type layer 5 has been formed with n + -type layer 3b
  • p + -type layer 4b is formed on the surface of
  • the n + -type layer 3b formed on the side adjacent the trench 3a adjacent Are formed to connect the N-type impurity concentration and the thickness of the n + -type layer 5 is the same as the n + -type layer 3b.
  • n + -type layer 5 is the same as that of the portion of n + -type layer 3b located at the bottom of trench 3a, and the side surface of trench 3a is There are also cases where the film thickness is different from that of the portion where it is located.
  • n + -type layer 5 is not formed to fill the trench 3a. Therefore, at the time of epitaxial growth when forming n-type layer 3c, n-type layer 3c can be formed in trench 3a through the portion where n + -type layer 5 is not formed.
  • the n-type current dispersion layer 6 made of SiC is formed on the n-type layer 3 c and the n + -type layer 5.
  • the n-type current dispersion layer 6 is a layer that allows the current flowing through the channel to diffuse in the X direction as described later, and has, for example, a higher n-type impurity concentration than the n ⁇ -type drift layer 2.
  • the n-type current dispersion layer 6 has the same n-type impurity concentration as the n-type layer 3 c in the JFET portion 3 and has a thickness of 0.5 ⁇ m.
  • a p-type base region 7 made of SiC is formed on the n-type current dispersion layer 6.
  • an n + -type source region 8 made of SiC is formed on the p-type base region 7.
  • the n + -type source region 8 is formed on a portion of the p-type base region 7 corresponding to the n-type current distribution layer 6.
  • the p-type base region 7 is thinner than the field blocking layer 4 and has a low p-type impurity concentration, for example, a p-type impurity concentration of 3 ⁇ 10 17 / cm 3 and a thickness of 0. It is said to be 3 ⁇ m.
  • the n + -type source region 8 has an n-type impurity concentration higher than that of the n-type current dispersion layer 6, and has a thickness of, for example, 0.5 ⁇ m.
  • a p-type connection layer 9 is formed to penetrate the p-type base region 7 and the n-type current distribution layer 6 from the surface of the n + -type source region 8 to reach the electric field block layer 4.
  • the p-type connection layer 9 is formed in a strip shape in a direction intersecting with the longitudinal direction of the JFET portion 3 and the electric field blocking layer 4, here, the longitudinal direction is the Y direction. It is laid out in the form of stripes.
  • the p-type base region 7 and the electric field blocking layer 4 are electrically connected through the p-type connection layer 9.
  • a deep trench 9a reaching the electric field blocking layer 4 from the surface of the n + -type source region 8 through the p-type base region 7 and the n-type current distribution layer 6 is formed.
  • the p-type connection layer 9 is formed to be embedded.
  • the formation pitch of the p-type connection layer 9 is equal to the cell pitch which is the formation interval of the trench gate structure described later.
  • the width of the p-type connection layer 9 is, for example, 0.4 ⁇ m, and the depth is, for example, 1.4 ⁇ m.
  • the width is 0.4 ⁇ m and the depth is p-type base region 7 and n + -type source region so as to penetrate p-type base region 7 and n + -type source region 8 to reach n-type current distribution layer 6
  • a gate trench 10 is formed 0.2 to 0.4 ⁇ m deeper than the total film thickness of eight.
  • the p-type base region 7 and the n + -type source region 8 described above are arranged in contact with the side surfaces of the gate trench 10.
  • the gate trench 10 has a strip shape in which the X direction in FIG. 1 is the width direction, the direction intersecting the longitudinal direction of the JFET portion 3 and the electric field blocking layer 4, here, the Y direction is the longitudinal direction and the Z direction is the depth direction.
  • a plurality of gate trenches 10 are arranged at equal intervals in the X direction, and are arranged in a stripe shape so as to be sandwiched between p-type connection layers 9 respectively. .
  • the cell pitch which is the formation interval of the trench gate structure formed in the gate trench 10 that is, the cell pitch which is the arrangement interval of the adjacent gate trenches 10 is, for example, 2 to 3 ⁇ m.
  • the width of the gate trench 10 is arbitrary but smaller than the cell pitch.
  • the JFET pitch, which is the distance between the JFET portions 3, that is, the distance between the electric field blocking layers 4 is smaller than the cell pitch.
  • a portion of p-type base region 7 located on the side surface of gate trench 10 includes a channel region as a channel region connecting n + -type source region 8 and n-type current distribution layer 6 when the vertical MOSFET operates.
  • the inner wall surface of the gate trench 10 is covered with a gate insulating film 11.
  • a gate electrode 12 made of doped Poly-Si is formed on the surface of the gate insulating film 11, and the inside of the gate trench 10 is completely filled with the gate insulating film 11 and the gate electrode 12 to form a trench gate structure. It is done.
  • a source electrode 14 and the like are formed on the surface of the n + -type source region 8 and the surface of the gate electrode 12 via the interlayer insulating film 13.
  • the source electrode 14 is made of a plurality of metals such as Ni / Al. Then, at least a portion of the plurality of metals in contact with the n-type SiC, specifically the n + -type source region 8 or the gate electrode 12 in the case of n-type doping, is made of a metal capable of ohmic contact with n-type SiC There is.
  • the p-type connection layer 9 is made of a metal capable of being in ohmic contact with p-type SiC.
  • source electrode 14 is electrically isolated from the SiC portion by being formed on interlayer insulating film 13, n + type source region 8 and p are formed through contact holes formed in interlayer insulating film 13. It is in electrical contact with the mold connection layer 9.
  • Such a structure constitutes an n-channel type inverted trench gate vertical MOSFET.
  • a cell region is configured by arranging a plurality of such vertical MOSFETs in a plurality of cells.
  • an outer peripheral withstand voltage structure is formed by a guard ring (not shown) or the like so as to surround a cell region in which such a vertical MOSFET is formed, whereby a SiC semiconductor device is configured.
  • a gate voltage Vg of 20 V with respect to the gate electrode 12 is set in a state where the source voltage Vs is 0 V and the drain voltage Vd is 1 to 1.5 V. It is made to operate by applying. That is, application of the gate voltage Vg causes the vertical MOSFET to operate such that a channel region is formed in the p-type base region 7 in a portion in contact with the gate trench 10 and a current flows between the drain and source.
  • the JFET portion 3 and the electric field block layer 4 function as a saturation current suppression layer, and by exerting a saturation current suppression effect, it is possible to achieve a structure capable of maintaining low saturation current while achieving low on resistance. .
  • the high concentration n + -type layer 3 b is disposed in the portion in contact with the field blocking layer 4 in the JFET portion 3. The following operation is performed by the n + -type layer 3 b functioning as a depletion layer adjustment layer.
  • the depletion layer extending from the electric field blocking layer 4 side to the n + type layer 3b is the n + type layer 3b. It extends only smaller than the thickness of the That is, the n + -type layer 3 b functions as a layer that stops the extension of the depletion layer. Therefore, it is possible to suppress the extension of the depletion layer into the JFET portion 3 and to suppress the narrowing of the current path, so it is possible to achieve low on-resistance.
  • the portion of the n + -type layer 3b where the depletion layer does not extend functions as a current path. Then, since the n-type impurity concentration of the n + -type layer 3 b is high and the resistance is low, the n + -type layer 3 b functions as a current path to further reduce the on-resistance. It becomes possible.
  • the depletion layer extending from the electric field blocking layer 4 side to the n + -type layer 3b extends more than the thickness of the n + -type layer 3b. Then, the JFET portion 3 is immediately pinched off earlier than the n-type current distribution layer 6. At this time, the relationship between the drain voltage Vd and the width of the depletion layer is determined based on the thickness of the n + -type layer 3 b and the n-type impurity concentration.
  • the drain is low. It is possible to pinch off the JFET unit 3 even with the voltage Vd.
  • the JFET portion 3 by enabling the JFET portion 3 to be immediately pinched off when the drain voltage Vd becomes higher than the voltage at the time of normal operation, low saturation current can be maintained, and SiC due to load shorting or the like can be maintained. It is possible to improve the withstand voltage of the semiconductor device.
  • the JFET portion 3 and the electric field block layer 4 function as a saturation current suppression layer to exhibit a saturation current suppression effect, thereby providing a SiC semiconductor device capable of achieving both low on resistance and low saturation current. Is possible.
  • the JFET pitch can be set independently to the cell pitch. Therefore, for example, as in the present embodiment, the JFET pitch can be set smaller than the cell pitch. In this way, the formation area of the JFET portion 3 through which current flows can be increased, so the current path density can be increased. As a result, the JFET resistance can be reduced, and the on-resistance of the vertical MOSFET can be reduced.
  • the longitudinal direction of the JFET portion 3 and the electric field blocking layer 4 the same as the longitudinal direction of the trench gate structure.
  • the JFET pitch needs to be adjusted to the cell pitch, so the JFET pitch can not be set independently to the cell pitch. For this reason, it is possible to achieve a further reduction in the on-resistance of the vertical MOSFET by adopting the structure of this embodiment capable of making the JFET pitch narrower than the cell pitch.
  • the JFET portion 3 and the electric field blocking layer 4 are alternately and repeatedly formed. For this reason, even if the drain voltage Vd becomes a high voltage, the extension of the depletion layer extending from the lower side to the n ⁇ type drift layer 2 is suppressed by the electric field block layer 4 to prevent extension to the trench gate structure Can. Therefore, the electric field suppression effect to reduce the electric field applied to the gate insulating film 11 can be exhibited, and the destruction of the gate insulating film 11 can be suppressed, so that a highly reliable device can be realized with high withstand voltage. .
  • the extension of the depletion layer to the trench gate structure is thus prevented, the n-type impurity concentration of the n -- type drift layer 2 and the JFET portion 3 can be made relatively high, and the on-resistance can be reduced. It becomes possible.
  • the field blocking layer 4 is not composed entirely of the p + -type layer 4b in which the p-type impurity concentration is high, but the p -- type layer 4a in which the p-type impurity concentration is low in the portion in contact with the n -- type drift layer 2 To provide. If all the electric field blocking layers 4 are composed only of the p + -type layers 4b, the amount of extension of the depletion layer from the electric field blocking layers 4 to the n ⁇ -type drift layer 2 side becomes large. In addition, the depletion layer in the n ⁇ -type drift layer 2 extends not only below the field blocking layer 4 but also from below the boundary position between the field blocking layer 4 and the JFET portion 3 below the JFET portion 3.
  • the amount of extension of the two-dimensional depletion layer extending two-dimensionally in the n ⁇ -type drift layer 2 is increased. Therefore, narrowing of the current outlet in the JFET portion 3 occurs, and there is a concern that the on-resistance is increased.
  • the portion of the electric field blocking layer 4 in contact with the n -- type drift layer 2 is the p -- type layer 4a as in this embodiment, the p-type impurity concentration of the p -- type layer 4a is lowered. and it is divided, n - electroabsorption effect is obtained that small amount of expansion of two-dimensional depletion to type drift layer 2. Thereby, the narrowing of the outlet of the current in the JFET unit 3 is suppressed, and the low on-resistance can be maintained.
  • the SiC semiconductor device of the present embodiment when the gate voltage Vg is not applied, the channel region is not formed, so that the semiconductor device becomes a normally-off semiconductor element in which no current flows between the drain and source.
  • the JFET portion 3 does not pinch off unless the drain voltage Vd is higher than the voltage at the normal operation even when the gate voltage Vg is not applied, the JFET portion 3 is a normally on type.
  • each component of the vertical MOSFET and an example of the impurity concentration have been described, these are only an example, and other thicknesses and depths may be used as long as the above operation is performed. And the impurity concentration.
  • the width of the JFET unit 3 that is, the dimension in the arrangement direction in which a plurality of JFET units 3 are arranged, may be set so as to obtain a saturation current suppressing effect.
  • the width of the JFET portion 3 where the saturation current suppression effect is obtained varies depending on the n-type impurity concentration of the n + -type layer 3b and the n-type layer 3c and the p-type impurity concentration of the electric field block layer 4. If it is in the range of 5 ⁇ m, the saturation current suppression effect can be obtained.
  • the width of the electric field blocking layer 4 that is, the dimension in the arrangement direction in which a plurality of electric field blocking layers 4 are arranged, may be set in consideration of the low on resistance and the electric field suppressing effect. If the width of the electric field blocking layer 4 is increased, the formation ratio of the JFET portion 3 is relatively decreased, which is a factor to increase the JFET resistance. The smaller one is advantageous.
  • the electric field suppression effect is reduced when the depletion layer spreads also from the side of. For this reason, the width of the electric field block layer 4 is set in consideration of realization of low ON resistance by reduction of JFET resistance and electric field suppression effect, for example, low ON resistance in the range of 0.3 to 0.8 ⁇ m. The electric field suppression effect can be obtained while
  • an n + -type substrate 1 is prepared as a semiconductor substrate.
  • an n ⁇ drift layer 2 made of SiC is formed on the main surface of the n + substrate 1 by epitaxial growth using a CVD (chemical vapor deposition) apparatus (not shown).
  • a so-called epi substrate may be used in which the n ⁇ type drift layer 2 is grown in advance on the main surface of the n + type substrate 1.
  • the electric field blocking layer 4 made of SiC is formed on the n ⁇ -type drift layer 2.
  • the p + -type layer 4b is subsequently formed on the p -- type layer 4a.
  • a gas that is an n-type dopant such as nitrogen gas is introduced or a gas that is a p-type dopant such as trimethylaluminum (hereinafter referred to as TMA) It is done by introducing. Since it is difficult to epitaxially grow p-type SiC continuously following n-type SiC, n-type SiC and p-type SiC may be epitaxially grown by different CVD devices. Further, since the p ⁇ -type layer 4a and the p + -type layer 4b have the same conductivity type, they can be easily continuously formed only by changing, for example, the introduction amount of TMA.
  • Step shown in FIG. 3B A mask (not shown) having a position corresponding to JFET portion 3 opened is formed on field blocking layer 4. Then, the field blocking layer 4 is removed by anisotropic etching such as RIE (Reactive Ion Etching) using the mask to form the trench 3a, and the n -- type drift layer 2 is exposed at the bottom of the trench 3a. Let Thereafter, the mask used at the time of etching is removed.
  • anisotropic etching such as RIE (Reactive Ion Etching)
  • n + -type layer 5 is formed on the surface of the electric field blocking layer 4 at the same time as the n + -type layer 3 b is formed in the trench 3 a by epitaxial growth using a CVD device (not shown).
  • n-type SiC is epitaxially grown on the n + -type layer 3 b and the n + -type layer 5 to form the n-type current dispersion layer 6 at the same time as forming the n-type layer 3 c.
  • the n + -type layer 3 b and the n + -type layer 5, and the n-type layer 3 c and the n-type current distribution layer 6 have the same conductivity type.
  • n-type layer 3c and n-type current dispersion can be easily performed by changing the introduction amount of the gas serving as the n-type dopant.
  • Layer 6 can be epitaxially grown continuously.
  • Step shown in FIG. 3E The p-type base region 7 and the n + -type source region 8 are epitaxially grown on the n-type current dispersion layer 6 using a CVD apparatus (not shown).
  • a mask (not shown) is formed on the n + -type source region 8 so as to open at a position corresponding to the p-type connection layer 9. Then, anisotropic etching such as RIE is performed using the mask to sequentially remove the n + -type source region 8, the p-type base region 7, the n-type current distribution layer 6 and the n + -type layer 5. A deep trench 9a reaching the + type layer 4b is formed. Then, the mask is removed.
  • Step shown in FIG. 3G By using a CVD apparatus (not shown), p-type SiC is epitaxially grown to fill the deep trench 9a. Then, the p-type connection layer 9 is formed by leaving the p-type SiC only in the deep trench 9 a by etch back.
  • Step shown in FIG. 3H After a mask (not shown) is formed on the n + -type source region 8 and the like, a region for forming the gate trench 10 in the mask is opened. Then, the gate trench 10 is formed by performing anisotropic etching such as RIE (Reactive Ion Etching) using a mask.
  • anisotropic etching such as RIE (Reactive Ion Etching)
  • the mask is removed and then thermal oxidation is performed, for example, to form the gate insulating film 11, and the gate insulating film 11 covers the inner wall surface of the gate trench 10 and the surface of the n + -type source region 8. Then, after depositing Poly-Si doped with p-type impurities or n-type impurities, this is etched back to leave at least Poly-Si in the gate trench 10 to form the gate electrode 12. This completes the trench gate structure.
  • interlayer insulating film 13 formed of, for example, an oxide film or the like is formed to cover the surfaces of gate electrode 12 and gate insulating film 11. Further, contact holes for exposing the n + -type source region 8 and the p-type connection layer 9 are formed in the interlayer insulating film 13 using a mask not shown. Then, after an electrode material composed of, for example, a laminated structure of a plurality of metals is formed on the surface of the interlayer insulating film 13, the source material 14 is formed by patterning the electrode material. Furthermore, the drain electrode 15 is formed on the back surface side of the n + -type substrate 1. Thus, the SiC semiconductor device according to the present embodiment is completed.
  • the SiC semiconductor device of the present embodiment can be manufactured by the manufacturing method described above.
  • the n + -type is formed between the formation of the n ⁇ -type drift layer 2 and the formation of the p-type base region 7.
  • Layer 3 b and n + -type layer 5, n-type layer 3 c and n-type current distribution layer 6 are formed.
  • the p + -type layer 4b after the formation of the p -- type layer 4a has the same conductivity type, and the n + -type layer 3b and the n + -type layer 5 and the n-type layer
  • the same conductivity type is also applied to the 3c and n-type current distribution layers 6.
  • the same conductivity types can be easily and continuously formed in the same CVD apparatus. Therefore, epitaxial growth for forming the plurality of layers can be completed twice, the manufacturing process of the SiC semiconductor device can be simplified, and the manufacturing cost can be reduced.
  • the second embodiment will be described.
  • the present embodiment is the same as the first embodiment except that the n + -type layer 5 is eliminated or the configuration of the p-type connection layer 9 is changed with respect to the first embodiment. Only the differences from the first embodiment will be described.
  • the n + -type layer 5 provided in the SiC semiconductor device of the first embodiment is eliminated, and the n-type current dispersion layer 6 is formed on the JFET portion 3 and the electric field block layer 4. It is directly formed.
  • the n + -type layer 5 can be eliminated.
  • the n + -type layer 5 and the n-type layer 3c formed simultaneously with the formation of the n + -type layer 3b are formed outside the trench 3a, and the n-type layer 3c is formed It can be formed by removing later by a planarization step such as CMP (Chemical Mechanical Polishing).
  • CMP Chemical Mechanical Polishing
  • the n-type impurity concentration of the n-type current dispersion layer 6 is set to a higher concentration, etc. Adjustment can be performed by easy concentration control, and these can be easily manufactured.
  • the p-type connection layer 9 is formed only below the p-type base region 7. Then, the p-type plug layer 20 formed from the surface of the n + -type source region 8 is formed above the p-type base region 7 so that the p-type plug layer 20 is electrically connected to the source electrode 14. ing. As described above, the p-type connection layer 9 is formed only under the p-type base region 7, and the p-type base region 7, the p-type connection layer 9 and the electric field block layer 4 have source potentials through the p-type plug layer 20. It may be said that.
  • the p-type connection layer 9 can be formed by burying p-type SiC after forming the deep trench 9a as described in the first embodiment, but can also be formed by ion implantation. However, when ion implantation is performed on SiC, it is difficult to increase the range because SiC is hard. Therefore, it is preferable to form the p-type connection layer 9 only under the p-type base region 7 as in the present embodiment, because the range of ion implantation can be shortened.
  • the upper surface layout of the p-type plug layer 20 is arbitrary, and may have any structure as long as the p-type plug layer 20 is in contact with at least the p-type base region 7.
  • the p-type plug layer 20 has a dot-like layout in which a plurality of p-type plug layers 20 are arranged in the longitudinal direction of the trench gate structure.
  • the p-type connection layer 9 is formed before the p-type base region 7 is formed, and the p-type plug layer 20 is formed after the n + -type source region 8 is formed. Except for this point, the second embodiment is the same as the first embodiment.
  • a process of forming p-type SiC so as to fill deep trench 9a after forming deep trench 9a or performing p-type impurity to n-type current dispersion layer 6 Can be formed by performing a process of ion implantation.
  • a step of forming a trench in n + -type source region 8 and forming p-type SiC so as to fill in the trench may be performed, or n + -type source region 8 Can be formed by performing ion implantation of p-type impurities.
  • the manufacturing cost can be increased, but the process stability is high and the yield can be improved.
  • Third Embodiment A third embodiment will be described.
  • the present embodiment is the same as the first and second embodiments except that the structure of the JFET unit 3 is modified with respect to the first and second embodiments, so the first and second embodiments are the same. Only the differences will be explained.
  • the present embodiment will be described by taking the structure of the first embodiment as an example, but the present embodiment can be applied to the structure of the second embodiment.
  • the n + -type layer 3 b is made deeper than the field blocking layer 4.
  • trench 3a the n - not to the surface of the type drift layer 2, n - halfway position of type drift layer 2 having a thickness so as to be formed, the bottom surface of the trench 3a is the bottom surface of the field block layer 4 Is located on the lower side, that is, on the n + -type substrate 1 side.
  • the bottom surface of the JFET portion 3 is positioned below the bottom surface of the electric field blocking layer 4
  • the depth of the trench 3a may be increased as compared to the first embodiment. Therefore, the SiC semiconductor device of the present embodiment can be manufactured basically by the same manufacturing method as that of the first embodiment.
  • the present embodiment is different from the first to third embodiments in that the p-type impurity concentration of the electric field blocking layer 4 is changed, and the others are the same as the first to third embodiments. Only the differences from the third embodiment will be described.
  • the first to third embodiments p of the electric field blocking layer 4 - so that graded p-type impurity concentration type layer 4a.
  • the basic structure of the SiC semiconductor device of this embodiment is exactly the same as in the first to third embodiments.
  • the p-type impurity concentration of the p ⁇ -type layer 4 a is gradually increased from the lower side toward the upper side, that is, as the distance from the n ⁇ -type drift layer 2 side increases. It is raised to the same concentration as the p + -type layer 4 b.
  • Such a structure gradually increases the introduction amount of the gas to be the p-type dopant when forming the p ⁇ -type layer 4 a and finally increases the introduction amount when forming the p + -type layer 4 b To be realized.
  • the higher the p-type impurity concentration the more the electric field suppressing effect at the time of off can be improved.
  • the electric field absorbing effect of decreasing the amount of extension of the two-dimensional depletion layer into the n - type drift layer 2 is It becomes smaller. Therefore, it is possible to achieve both the electric field suppression effect and the electric field absorption effect by providing a gradient to the p-type impurity concentration of the p -- type layer 4a as in the present embodiment.
  • the structure in which the electric field blocking layer 4 is connected to the source electrode 14 to set the source potential is described.
  • the field blocking layer 4 is separated from the p-type base region 7 and functions as a second gate for adjusting the amount of extension of the depletion layer of the JFET portion 3 in accordance with voltage application to the field blocking layer 4. You may do so.
  • the electric field blocking layer 4 can be electrically connected to the gate electrode 12 to apply a gate voltage, or connected to the drain electrode 15 to apply a drain voltage.
  • each JFET portion 3 need not be constant, and may have, for example, a tapered cross-sectional shape in which the width gradually narrows toward the drain electrode 15 side.
  • various dimensions such as impurity concentration, thickness, and width of each portion constituting the SiC semiconductor device shown in each of the above embodiments are merely an example.
  • a plurality of JFET sections 3 and electric field block layers 4 are alternately arranged in a stripe shape, this shows that they are arranged in a stripe shape in the cell region, and a stripe shape is formed outside the cell region. It does not have to be.
  • the field block layer 4 is filled up with a plurality of field blocking layers 4 formed in the cell region. It may be connected to the layer 4 to be an integrated structure.
  • the n-channel vertical MOSFET having the first conductivity type as n-type and the second conductivity type as p-type has been described as an example, but the conductivity type of each component is as follows. It may be a reversed p-channel vertical MOSFET. Further, in the above description, the vertical MOSFET has been described as an example of the semiconductor element, but the present disclosure can also be applied to an IGBT having a similar structure. In the case of an n-channel type IGBT, the conductivity type of the n + -type substrate 1 is merely changed from n-type to p-type in each of the above embodiments, and the other structure and manufacturing method are the same as in the above embodiments. It is.
  • SiC semiconductor device has been described as an example of the semiconductor device.
  • the above embodiments can also be applied to this.

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【解決手段】一方向を長手方向とするトレンチゲート構造の下方に、トレンチゲート構造と交差する方向を長手方向とするＪＦＥＴ部（３）および電界ブロック層（４）を有する飽和電流抑制層（３、４）を配置する。また、ＪＦＥＴ部（３）と電界ブロック層（４）とが交互に繰り返し形成されたストライプ形状とし、ＪＦＥＴ部（３）を第１導電型不純物濃度が比較的高い第１層（３ｂ）とそれよりも第１導電型不純物濃度が低い第２層（３ｃ）とを有した構成とする。

Description

半導体装置およびその製造方法 関連出願への相互参照
　本出願は、２０１７年９月１８日に出願された日本特許出願番号２０１７－１７８４４５号に基づくもので、ここにその記載内容が参照により組み入れられる。
　本開示は、半導体装置およびその製造方法に関し、特に炭化珪素（以下、ＳｉＣという）などのワイドバンドギャップ半導体を用いた半導体素子およびその製造方法に適用されると好適なものである。
　ＳｉＣ半導体装置において、オン抵抗値の低減はスイッチング損失の低減などを図るために必要であるが、負荷短絡時に半導体素子に流れる電流は、半導体素子のオン抵抗値に反比例して大きくなる。すなわち、オン抵抗値の小さい半導体素子ほど、負荷短絡時の飽和電流が大きな電流値となる。その結果、自己発熱により半導体素子の破損が発生し易くなるので、負荷短絡時におけるＳｉＣ半導体装置の耐量が低下することになる。このため、オン抵抗値の低減と負荷短絡時におけるＳｉＣ半導体装置の耐量向上はトレードオフの関係を有しているが、このトレードオフの関係の改善、つまり低オン抵抗と低飽和電流の両立が望まれている。
　これに対して、特許文献１において、低オン抵抗と低飽和電流を両立させるために、ｐ型ベース領域のうちのチャネル近傍の部分の不純物濃度とＪＦＥＴ部分の不純物濃度を異なる濃度にしたＭＯＳＦＥＴを有するＳｉＣ半導体装置が提案されている。このＳｉＣ半導体装置では、深さ方向においてｐ型ベース領域の不純物濃度に勾配をつけ、チャネル近傍では不純物濃度が低く、下方になるにしたがって不純物濃度が高くなるようにしている。このような構成では、ｐ型ベース領域の不純物濃度がチャネル近傍では低くされているため、低オン抵抗が実現できる。また、ｐ型ベース領域のうちのＪＦＥＴ部分については所望の不純物濃度とすることで、隣り合うｐ型ベース領域間におけるｎ型ドリフト層がピンチオフされるようにでき、低飽和電流を実現できる。したがって、ＳｉＣ半導体装置における低オン抵抗と低飽和電流の両立を図ることが可能となる。
特許第５７３６６８３号公報
　しかしながら、特許文献１のＳｉＣ半導体装置では、より低飽和電流として高い耐量が得られるように、ｐ型ベース領域のうちのＪＦＥＴ部分の不純物濃度を濃くしたり、ＪＦＥＴ部分において隣り合うｐ型ベース領域の間隔を狭くすると、ＪＦＥＴ抵抗が増大する。このため、低オン抵抗と低飽和電流を両立することができなくなる。
　本開示は、低オン抵抗と低飽和電流を両立することができる半導体装置およびその製造方法を提供することを目的とする。
　本開示の１つの観点における半導体装置では、半導体で構成された第１または第２導電型の基板と、基板の上に形成され、基板よりも低不純物濃度とされた第１導電型の半導体からなるドリフト層と、ドリフト層の上に形成され、一方向を長手方向として複数本がストライプ状に並べられた第２導電型の半導体からなる電界ブロック層、および、一方向を長手方向として電界ブロック層と交互に複数本がストライプ状に並べられた第１導電型の半導体からなるＪＦＥＴ部を有する飽和電流抑制層と、飽和電流抑制層の上に形成され、ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の半導体からなる電流分散層と、電流分散層の上に形成された第２導電型の半導体からなるベース領域と、ベース領域の上に形成され、ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の半導体からなるソース領域と、ソース領域の表面からベース領域よりも深く形成されたゲートトレンチ内に、該ゲートトレンチの内壁面を覆うゲート絶縁膜と該ゲート絶縁膜の上に配置されるゲート電極とを備えて構成され、前記一方向に対して交差する方向を長手方向として複数本がストライプ状に並べられたトレンチゲート構造と、ゲート電極およびゲート絶縁膜を覆うと共にコンタクトホールが形成された層間絶縁膜と、コンタクトホールを通じて、ソース領域に電気的に接続されたソース電極と、基板の裏面側に形成されたドレイン電極と、を含む半導体素子を備えている。このような構成において、ＪＦＥＴ部は、電界ブロック層を貫通すると共にドリフト層を露出させる底面を有するトレンチ内において、該トレンチの底面および側面上に形成されドリフト層よりも第１導電型不純物濃度が高くされた第１層と、第１層の上に形成され第１層よりも第１導電型不純物濃度が低くされた第２層と、を有した構成とされている。
　このように、ＪＦＥＴ部および電界ブロック層にて構成される飽和電流抑制層を備えるようにしている。このため、通常作動時においては、ＪＦＥＴ部の第１層が空乏層の伸びを調整する層として機能し、電界ブロック層側からＪＦＥＴ部内への空乏層の伸びを抑制することが可能になり、電流経路が狭くなることを抑制できるため、低オン抵抗を図ることが可能となる。
　また、負荷短絡などによってドレイン電圧が通常作動時の電圧よりも高くなると、電界ブロック層側から第１層へ伸びる空乏層が第１層の厚みよりも伸び、ＪＦＥＴ部が即座にピンチオフされる。これにより、低飽和電流を維持することができ、負荷短絡等による半導体装置の耐量を向上することが可能となる。したがって、低オン抵抗と低飽和電流を両立することができる半導体装置とすることが可能となる。
　なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態にかかるＳｉＣ半導体装置の断面図である。 図１に示すＳｉＣ半導体装置の一部を示した斜視断面図である。 図１および図２に示すＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図３Ａに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図３Ｂに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図３Ｃに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図３Ｄに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図３Ｅに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図３Ｆに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 図３Ｇに続くＳｉＣ半導体装置の製造工程を示した斜視断面図である。 第２実施形態にかかるＳｉＣ半導体装置の一部を示した斜視断面図である。 第３実施形態にかかるＳｉＣ半導体装置の一部を示した斜視断面図である。 第４実施形態にかかるＳｉＣ半導体装置の電界ブロック層の不純物濃度分布を示した図である。
　以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
　（第１実施形態）
　第１実施形態について説明する。本実施形態にかかるＳｉＣ半導体装置は、半導体素子として、図１および図２に示す縦型ＭＯＳＦＥＴが形成されたものである。図２は、図１を左側から斜視した図であるが、各部のレイアウトを見やすくするために、ＳｉＣ半導体装置の構成の一部を省略して示してある。これらの図に示す縦型ＭＯＳＦＥＴは、ＳｉＣ半導体装置のうちのセル領域に形成されており、そのセル領域を囲むように外周耐圧構造が形成されることでＳｉＣ半導体装置が構成されているが、ここでは縦型ＭＯＳＦＥＴのみ図示してある。なお、以下では、図２に示すように、縦型ＭＯＳＦＥＴの幅方向をＸ方向、Ｘ方向に対して交差する縦型ＭＯＳＦＥＴの奥行方向をＹ方向、縦型ＭＯＳＦＥＴの厚み方向もしくは深さ方向、つまりＸＹ平面に対する法線方向をＺ方向として説明する。
　ＳｉＣ半導体装置には、ＳｉＣからなるｎ＋型基板１が半導体基板として用いられている。ｎ＋型基板１の主表面上にＳｉＣからなるｎ－型ドリフト層２が形成されている。ｎ＋型基板１は、表面が（０００１）Ｓｉ面とされ、例えばｎ型不純物濃度が５．９×１０１８／ｃｍ３とされ、厚さが１００μｍとされている。ｎ－型ドリフト層２は、例えばｎ型不純物濃度が７．０×１０１５～１．０×１０１６／ｃｍ３とされ、厚さが８．０μｍとされている。
　ｎ－型ドリフト層２の上には、ＳｉＣからなるＪＦＥＴ部３と電界ブロック層４が形成されており、ｎ－型ドリフト層２は、ｎ＋型基板１から離れた位置においてＪＦＥＴ部３と連結されている。
　ＪＦＥＴ部３と電界ブロック層４は、飽和電流抑制層を構成するものであり、共に、Ｘ方向に延設され、Ｙ方向において交互に繰り返し並べられて配置されている。つまり、ｎ＋型基板１の主表面に対する法線方向から見て、ＪＦＥＴ部３と電界ブロック層４は、それぞれ複数の短冊状、つまりストライプ状に交互に並べられたレイアウトとされている。
　ＪＦＥＴ部３は、電界ブロック層４を貫通するように形成されたトレンチ３ａ内に、ｎ型不純物濃度がｎ－型ドリフト層２よりも高くされたｎ＋型層３ｂと、ｎ＋型層３ｂよりもｎ型不純物濃度が低くされたｎ型層３ｃとが備えられた構成とされている。これらｎ＋型層３ｂとｎ型層３ｃは、それぞれ第１層、第２層に相当する。ｎ＋型層３ｂは、トレンチ３ａの底面および側面を覆うように形成され、ｎ型層３ｃは、ｎ＋型層３ｂの表面を覆いつつトレンチ３ａ内におけるｎ＋型層３ｂ以外の残りの部分を埋め込むように形成されている。
　トレンチ３ａは、例えば幅、つまりＹ方向寸法が０．２５μｍとされ、深さが１．５μｍとされている。トレンチ３ａの形成間隔、つまりトレンチピッチについては後述するトレンチゲート構造の形成間隔、つまりセルピッチよりも小さくされている。本実施形態の場合、ＪＦＥＴ部３の底面と電界ブロック層４の底面とが同一平面となるように、トレンチ３ａの深さは、電界ブロック層４の厚み分と同じとされ、トレンチ３ａの底面がｎ－型ドリフト層２の表面によって構成されるようにしている。ｎ＋型層３ｂは、例えばｎ型不純物濃度が５．０×１０１７～２．０×１０１８／ｃｍ３とされ、厚さが０．０５μｍとされている。ｎ型層３ｃは、例えばｎ型不純物濃度が５．０×１０１５～２．０×１０１６／ｃｍ３とされ、幅が０．１５μｍとされている。
　電界ブロック層４は、ｐ型不純物の異なるｐ－型層４ａとｐ＋型層４ｂとによって構成されている。ｐ－型層４ａは、下層部に相当し、ｎ－型ドリフト層２と接して形成されている。ｐ＋型層４ｂは、上層部に相当し、ｐ－型層４ａの上、つまりｎ－型ドリフト層２から離れた位置に形成されている。ｐ－型層４ａは、例えばｐ型不純物濃度が１．０×１０１６～５．０×１０１６／ｃｍ３とされ、厚みが０．５μｍとされている。ｐ＋型層４ｂは、例えばｐ型不純物濃度が３．０×１０１７～１．０×１０１８／ｃｍ３とされ、厚みが１．０μｍとされている。本実施形態の場合、ｐ－型層４ａおよびｐ＋型層４ｂは、深さ方向においてｐ型不純物濃度が一定とされている。また、上記したように、本実施形態の場合、トレンチ３ａの深さは、電界ブロック層４の厚み分と同じとされていることから、ｐ－型層４ａとｐ＋型層４ｂの厚みを合わせた１．５μｍとされている。
　また、電界ブロック層４およびＪＦＥＴ部３の上にはｎ＋型層５が形成されている。ｎ＋型層５は、ｎ＋型層３ｂと共に形成されたものであり、ｐ＋型層４ｂの表面上に形成され、隣り合うトレンチ３ａにおける隣り合う側面上に形成されたｎ＋型層３ｂを連結するように形成されている。このｎ＋型層５のｎ型不純物濃度および厚みは、ｎ＋型層３ｂと同じになっている。ただし、ＳｉＣの結晶成長の面方位依存性に基づき、ｎ＋型層５の厚みがｎ＋型層３ｂのうちトレンチ３ａの底部に位置している部分と同じ膜厚となり、トレンチ３ａの側面に位置している部分とは異なる膜厚となっている場合もある。
　なお、ｎ＋型層５は、トレンチ３ａを埋め込むようには形成されていない。このため、ｎ型層３ｃを形成する際のエピタキシャル成長時には、ｎ＋型層５が形成されていない部分を通じて、トレンチ３ａ内にｎ型層３ｃが形成可能となっている。
　さらに、ｎ型層３ｃおよびｎ＋型層５の上には、ＳｉＣからなるｎ型電流分散層６が形成されている。ｎ型電流分散層６は、後述するようにチャネルを通じて流れる電流がＸ方向に拡散できるようにする層であり、例えば、ｎ－型ドリフト層２よりもｎ型不純物濃度が高くされている。本実施形態では、ｎ型電流分散層６は、ＪＦＥＴ部３におけるｎ型層３ｃと同じｎ型不純物濃度とされ、厚みが０．５μｍとされている。
　ｎ型電流分散層６の上にはＳｉＣからなるｐ型ベース領域７が形成されている。また、ｐ型ベース領域７の上には、ＳｉＣからなるｎ＋型ソース領域８が形成されている。ｎ＋型ソース領域８は、ｐ型ベース領域７のうちｎ型電流分散層６と対応する部分の上に形成されている。
　ｐ型ベース領域７は、電界ブロック層４よりも厚みが薄く、かつ、ｐ型不純物濃度が低くされており、例えばｐ型不純物濃度が３×１０１７／ｃｍ３とされ、厚さが０．３μｍとされている。また、ｎ＋型ソース領域８は、ｎ型不純物濃度がｎ型電流分散層６よりも高濃度とされており、例えば厚みが０．５μｍとされている。
　また、ｎ＋型ソース領域８の表面からｐ型ベース領域７およびｎ型電流分散層６を貫通して電界ブロック層４に達するようにｐ型連結層９が形成されている。本実施形態では、ｐ型連結層９は、ＪＦＥＴ部３や電界ブロック層４の長手方向に対して交差する方向、ここではＹ方向を長手方向とした短冊状とされ、Ｘ方向に複数本並べられることでストライプ状にレイアウトされている。このｐ型連結層９を通じて、ｐ型ベース領域７や電界ブロック層４が電気的に接続されている。本実施形態の場合、ｎ＋型ソース領域８の表面からｐ型ベース領域７およびｎ型電流分散層６を貫通して電界ブロック層４に達するディープトレンチ９ａが形成され、このディープトレンチ９ａ内に埋め込まれるようにしてｐ型連結層９が形成されている。ｐ型連結層９の形成ピッチは、後述するトレンチゲート構造の形成間隔となるセルピッチと等しくとされている。また、ｐ型連結層９の幅は例えば０．４μｍとされ、深さは例えば１．４μｍとされている。
　さらに、ｐ型ベース領域７およびｎ＋型ソース領域８を貫通してｎ型電流分散層６に達するように、例えば幅が０．４μｍ、深さがｐ型ベース領域７とｎ＋型ソース領域８の合計膜厚よりも０．２～０．４μｍ深くされたゲートトレンチ１０が形成されている。このゲートトレンチ１０の側面と接するように上述したｐ型ベース領域７およびｎ＋型ソース領域８が配置されている。ゲートトレンチ１０は、図１のＸ方向を幅方向、ＪＦＥＴ部３や電界ブロック層４の長手方向に対して交差する方向、ここではＹ方向を長手方向、Ｚ方向を深さ方向とする短冊状のレイアウトで形成されている。そして、図１に示したように、ゲートトレンチ１０は、複数本がＸ方向に等間隔に配置され、それぞれｐ型連結層９の間に挟まれるように配置されていてストライプ状とされている。
　例えば、後述するようにゲートトレンチ１０内に形成されるトレンチゲート構造の形成間隔となるセルピッチ、つまり隣り合うゲートトレンチ１０の配置間隔となるセルピッチは、例えば２～３μｍとされている。ゲートトレンチ１０の幅については任意であるが、セルピッチよりも小さくされている。また、セルピッチと比較して、ＪＦＥＴ部３の間隔となるＪＦＥＴピッチ、換言すれば電界ブロック層４の間隔の方が小さくなるようにしている。
　ｐ型ベース領域７のうちゲートトレンチ１０の側面に位置する部分を、縦型ＭＯＳＦＥＴの作動時にｎ＋型ソース領域８とｎ型電流分散層６との間を繋ぐチャネル領域として、チャネル領域を含むゲートトレンチ１０の内壁面がゲート絶縁膜１１で覆われている。ゲート絶縁膜１１の表面にはドープドＰｏｌｙ－Ｓｉにて構成されたゲート電極１２が形成されており、これらゲート絶縁膜１１およびゲート電極１２によってゲートトレンチ１０内が埋め尽くされ、トレンチゲート構造が構成されている。
　また、ｎ＋型ソース領域８の表面やゲート電極１２の表面には、層間絶縁膜１３を介してソース電極１４などが形成されている。ソース電極１４は、複数の金属、例えばＮｉ／Ａｌ等にて構成されている。そして、複数の金属のうち少なくともｎ型ＳｉＣ、具体的にはｎ＋型ソース領域８やｎ型ドープの場合のゲート電極１２と接触する部分はｎ型ＳｉＣとオーミック接触可能な金属で構成されている。また、複数の金属のうち少なくともｐ型ＳｉＣ、具体的にはｐ型連結層９と接触する部分はｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、ソース電極１４は、層間絶縁膜１３上に形成されることでＳｉＣ部分と電気的に絶縁されているが、層間絶縁膜１３に形成されたコンタクトホールを通じて、ｎ＋型ソース領域８およびｐ型連結層９と電気的に接触させられている。
　さらに、ｎ＋型基板１の裏面側にはｎ＋型基板１と電気的に接続されたドレイン電極１５が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴが構成されている。このような縦型ＭＯＳＦＥＴが複数セル配置されることでセル領域が構成されている。そして、このような縦型ＭＯＳＦＥＴが形成されたセル領域を囲むように図示しないガードリングなどによる外周耐圧構造が構成されることでＳｉＣ半導体装置が構成されている。
　このように構成される縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置は、例えば、ソース電圧Ｖｓを０Ｖ、ドレイン電圧Ｖｄを１～１．５Ｖとした状態で、ゲート電極１２に対して２０Ｖのゲート電圧Ｖｇを印加することで動作させられる。すなわち、ゲート電圧Ｖｇが印加されることにより、縦型ＭＯＳＦＥＴは、ゲートトレンチ１０に接する部分のｐ型ベース領域７にチャネル領域が形成され、ドレイン－ソース間に電流が流れるという動作を行う。
　このとき、ＪＦＥＴ部３および電界ブロック層４が飽和電流抑制層として機能し、飽和電流抑制効果を発揮することで低オン抵抗を図りつつ、低飽和電流を維持できる構造とすることが可能となる。具体的には、ＪＦＥＴ部３と電界ブロック層４を交互に繰り返し形成しつつ、ＪＦＥＴ部３のうち電界ブロック層４と接する部分に高濃度なｎ＋型層３ｂを配置していることから、ｎ＋型層３ｂが空乏層調整層として機能することで、次の作動を行う。
　まず、ドレイン電圧Ｖｄが例えば１～１．５Ｖのように通常作動時に印加される電圧である場合には、電界ブロック層４側からｎ＋型層３ｂへ伸びる空乏層は、ｎ＋型層３ｂの厚みよりも小さい幅しか伸びない。つまり、ｎ＋型層３ｂが空乏層の伸びをストップする層として機能する。このため、ＪＦＥＴ部３内への空乏層の伸びを抑制することが可能になり、電流経路が狭くなることを抑制できるため、低オン抵抗を図ることが可能となる。
　また、ｎ＋型層３ｂのうち空乏層が伸びていない部分については電流経路として機能する。そして、ｎ＋型層３ｂのｎ型不純物濃度が高濃度になっており、低抵抗となっていることから、ｎ＋型層３ｂが電流経路として機能することで、さらに低オン抵抗化を図ることが可能となる。
　また、負荷短絡などによってドレイン電圧Ｖｄが通常作動時の電圧よりも高くなると、電界ブロック層４側からｎ＋型層３ｂへ伸びる空乏層がｎ＋型層３ｂの厚みよりも伸びる。そして、ｎ型電流分散層６よりも先にＪＦＥＴ部３が即座にピンチオフされる。このとき、ｎ＋型層３ｂの厚みおよびｎ型不純物濃度に基づいてドレイン電圧Ｖｄと空乏層の幅との関係が決まる。このため、通常作動時のドレイン電圧Ｖｄよりも少し高い電圧となったときにＪＦＥＴ部３がピンチオフされるように、ｎ＋型層３ｂの厚みおよびｎ型不純物濃度を設定することで、低いドレイン電圧ＶｄでもＪＦＥＴ部３をピンチオフすることが可能となる。このように、ドレイン電圧Ｖｄが通常作動時の電圧よりも高くなったときにＪＦＥＴ部３が即座にピンチオフされるようにすることで、低飽和電流を維持することができ、負荷短絡等によるＳｉＣ半導体装置の耐量を向上することが可能となる。
　このように、ＪＦＥＴ部３および電界ブロック層４が飽和電流抑制層として機能し、飽和電流抑制効果を発揮することで、低オン抵抗と低飽和電流を両立することができるＳｉＣ半導体装置とすることが可能となる。
　また、ＪＦＥＴ部３がトレンチゲート構造に対して交差する構造とされていることから、ＪＦＥＴピッチをセルピッチに対して独立して設定することができる。このため、例えば本実施形態のようにＪＦＥＴピッチをセルピッチよりも小さく設定することが可能となる。このようにすると、電流が流れるＪＦＥＴ部３の形成面積を増やせるため、電流通路密度が増大させられる。その結果、ＪＦＥＴ抵抗を低下させることが可能となって、縦型ＭＯＳＦＥＴのオン抵抗の低減を図ることが可能となる。
　なお、ＪＦＥＴ部３や電界ブロック層４の長手方向をトレンチゲート構造の長手方向に合わせて同一方向にすることも考えられる。しかしながら、そのような構造とする場合、ＪＦＥＴピッチをセルピッチに合わせることが必要になるため、ＪＦＥＴピッチをセルピッチに対して独立して設定することができない。このため、ＪＦＥＴピッチをセルピッチよりも狭くすることが可能な本実施形態の構造とすることで、縦型ＭＯＳＦＥＴの更なる低オン抵抗化を図ることが可能となる。
　一方、ＪＦＥＴ部３を挟み込むように電界ブロック層４を備えることで、ＪＦＥＴ部３と電界ブロック層４とが交互に繰り返し形成された構造とされている。このため、ドレイン電圧Ｖｄが高電圧になったとしても、下方からｎ－型ドリフト層２に伸びてくる空乏層の伸びが電界ブロック層４によって抑えられ、トレンチゲート構造に延伸することを防ぐことができる。したがって、ゲート絶縁膜１１に掛かる電界を低下させる電界抑制効果を発揮させられ、ゲート絶縁膜１１が破壊されることを抑制できるため、高耐圧化で信頼性の高い素子とすることが可能となる。そして、このようにトレンチゲート構造への空乏層の延伸を防げるため、ｎ－型ドリフト層２やＪＦＥＴ部３のｎ型不純物濃度を比較的濃くすることができ、低オン抵抗化を図ることが可能となる。
　よって、低オン抵抗かつ高信頼性の縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置とすることが可能となる。
　さらに、電界ブロック層４をすべてｐ型不純物濃度が高くされたｐ＋型層４ｂで構成するのではなく、ｎ－型ドリフト層２と接する部分にｐ型不純物濃度を低くしたｐ－型層４ａを備えるようにしている。仮に、電界ブロック層４がすべてｐ＋型層４ｂのみで構成されていると、電界ブロック層４からｎ－型ドリフト層２側への空乏層の伸び量が大きくなる。また、ｎ－型ドリフト層２内の空乏層は、電界ブロック層４の下方のみでなく、電界ブロック層４とＪＦＥＴ部３との境界位置からＪＦＥＴ部３の下方に入り込むように伸びる。つまり、ｎ－型ドリフト層２内において２次元的に伸びる２次元空乏層の伸び量が大きくなる。このため、ＪＦＥＴ部３における電流の出口の狭窄が発生し、オン抵抗を高くすることが懸念される。
　これに対して、本実施形態のように、電界ブロック層４のうちｎ－型ドリフト層２と接する部分をｐ－型層４ａとしている場合、ｐ－型層４ａのｐ型不純物濃度が低くされている分、ｎ－型ドリフト層２内への２次元空乏層の伸び量を小さする電界吸収効果が得られる。これにより、ＪＦＥＴ部３における電流の出口の狭窄が抑制され、低オン抵抗を維持することが可能となる。
　一方、本実施形態のＳｉＣ半導体装置は、ゲート電圧Ｖｇを印加していないときには、チャネル領域が形成されていないため、ドレイン－ソース間に電流が流れないノーマリオフ型の半導体素子となる。しかしながら、ＪＦＥＴ部３については、ゲート電圧Ｖｇを印加していないときでもドレイン電圧Ｖｄが通常作動時の電圧よりも高くならないとピンチオフしないため、ノーマリオン型となる。
　なお、縦型ＭＯＳＦＥＴの各構成要素の厚みや深さ、不純物濃度の一例について説明したが、これらについては一例を示したに過ぎず、上記のような動作が行われる限り、他の厚みや深さ、不純物濃度とされていても良い。
　例えば、ＪＦＥＴ部３の幅、つまりＪＦＥＴ部３が複数本並べられた配列方向における寸法については、飽和電流抑制効果が得られるように設定されていればよい。飽和電流抑制効果が得られるＪＦＥＴ部３の幅は、ｎ＋型層３ｂやｎ型層３ｃのｎ型不純物濃度や電界ブロック層４のｐ型不純物濃度によって変わるが、例えば０．２～０．５μｍの範囲であれば飽和電流抑制効果を得ることができる。
　また、電界ブロック層４の幅、つまり電界ブロック層４が複数本並べられた配列方向における寸法については、低オン抵抗と電界抑制効果とを考慮して設定されていればよい。電界ブロック層４の幅を大きくすると、相対的にＪＦＥＴ部３の形成割合が少なくなり、ＪＦＥＴ抵抗を増大させる要因となるため小さい方が有利であるが、小さ過ぎると、オフ時に電界ブロック層４の側面からも空乏層が広がったときに電界抑制効果が低減する。このため、ＪＦＥＴ抵抗の低減による低オン抵抗の実現と、電界抑制効果を考慮して電界ブロック層４の幅を設定しており、例えば０．３～０．８μｍの範囲であれば低オン抵抗を図りつつ電界抑制効果を得ることができる。
　次に、本実施形態にかかるｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴを備えたＳｉＣ半導体装置の製造方法について、図３Ａ～図３Ｈに示す製造工程中の断面図を参照して説明する。
　〔図３Ａに示す工程〕
　まず、半導体基板として、ｎ＋型基板１を用意する。そして、図示しないＣＶＤ（chemical vapor deposition）装置を用いたエピタキシャル成長により、ｎ＋型基板１の主表面上にＳｉＣからなるｎ－型ドリフト層２を形成する。このとき、ｎ＋型基板１の主表面上に予めｎ－型ドリフト層２を成長させてある所謂エピ基板を用いても良い。そして、ｎ－型ドリフト層２の上にＳｉＣからなる電界ブロック層４を形成する。具体的には、ｎ－型ドリフト層２の表面にｐ－型層４ａを形成したのち、続けてｐ－型層４ａの上にｐ＋型層４ｂを形成する。
　なお、エピタキシャル成長については、ＳｉＣの原料ガスとなるシランやプロパンに加えて、ｎ型ドーパントとなるガス、例えば窒素ガスを導入したり、ｐ型ドーパントとなるガス、例えばトリメチルアルミニウム（以下、ＴＭＡという）を導入することで行っている。ｎ型ＳｉＣに続いてｐ型ＳｉＣを連続的にエピタキシャル成長させることは難しいため、ｎ型ＳｉＣとｐ型ＳｉＣを別々のＣＶＤ装置によってエピタキシャル成長させるようにしても良い。また、ｐ－型層４ａやｐ＋型層４ｂについては、同じ導電型であることから、例えばＴＭＡの導入量を変化させるだけで容易に連続形成することができる。
　〔図３Ｂに示す工程〕
　電界ブロック層４の上にＪＦＥＴ部３と対応する位置を開口させた図示しないマスクを形成する。そして、そのマスクを用いてＲＩＥ（Reactive Ion Etching）等の異方性エッチングを行うことで電界ブロック層４を除去してトレンチ３ａを形成し、トレンチ３ａの底部においてｎ－型ドリフト層２を露出させる。その後、エッチング時に用いたマスクを除去する。
　〔図３Ｃに示す工程〕
　図示しないＣＶＤ装置を用いたエピタキシャル成長により、トレンチ３ａ内にｎ＋型層３ｂを形成すると同時に電界ブロック層４の表面にｎ＋型層５を形成する。
　〔図３Ｄに示す工程〕
　引き続き、ｎ＋型層３ｂおよびｎ＋型層５の上にｎ型ＳｉＣをエピタキシャル成長させることで、ｎ型層３ｃを形成すると同時にｎ型電流分散層６を形成する。このとき、ｎ＋型層３ｂおよびｎ＋型層５とｎ型層３ｃおよびｎ型電流分散層６とは同じ導電型である。このため、ｎ＋型層３ｂおよびｎ＋型層５のエピタキシャル成長に用いたＣＶＤ装置内において、ｎ型ドーパントとなるガスの導入量を変化させることで、容易にｎ型層３ｃおよびｎ型電流分散層６を連続してエピタキシャル成長させることができる。
　〔図３Ｅに示す工程〕
　図示しないＣＶＤ装置を用いて、ｎ型電流分散層６の上にｐ型ベース領域７およびｎ＋型ソース領域８をエピタキシャル成長させる。
　〔図３Ｆに示す工程〕
　ｎ＋型ソース領域８の上にｐ型連結層９と対応する位置を開口させた図示しないマスクを形成する。そして、そのマスクを用いてＲＩＥ等の異方性エッチングを行うことで、ｎ＋型ソース領域８、ｐ型ベース領域７、ｎ型電流分散層６およびｎ＋型層５を順に除去し、ｐ＋型層４ｂに達するディープトレンチ９ａを形成する。そして、マスクを除去する。
　〔図３Ｇに示す工程〕
　図示しないＣＶＤ装置を用いて、ディープトレンチ９ａ内を埋め込むようにｐ型ＳｉＣをエピタキシャル成長させる。そして、エッチバックによりディープトレンチ９ａ内にのみｐ型ＳｉＣを残すことでｐ型連結層９を形成する。
　〔図３Ｈに示す工程〕
　ｎ＋型ソース領域８などの上に図示しないマスクを形成したのち、マスクのうちのゲートトレンチ１０の形成予定領域を開口させる。そして、マスクを用いてＲＩＥ（Reactive Ion Etching）などの異方性エッチングを行うことで、ゲートトレンチ１０を形成する。
　その後、マスクを除去してから例えば熱酸化を行うことによって、ゲート絶縁膜１１を形成し、ゲート絶縁膜１１によってゲートトレンチ１０の内壁面上およびｎ＋型ソース領域８の表面上を覆う。そして、ｐ型不純物もしくはｎ型不純物がドープされたＰｏｌｙ－Ｓｉをデポジションした後、これをエッチバックし、少なくともゲートトレンチ１０内にＰｏｌｙ－Ｓｉを残すことでゲート電極１２を形成する。これにより、トレンチゲート構造が完成する。
　この後の工程については図示しないが、以下のような工程を行う。すなわち、ゲート電極１２およびゲート絶縁膜１１の表面を覆うように、例えば酸化膜などによって構成される層間絶縁膜１３を形成する。また、図示しないマスクを用いて層間絶縁膜１３にｎ＋型ソース領域８およびｐ型連結層９を露出させるコンタクトホールを形成する。そして、層間絶縁膜１３の表面上に例えば複数の金属の積層構造により構成される電極材料を形成したのち、電極材料をパターニングすることでソース電極１４を形成する。さらに、ｎ＋型基板１の裏面側にドレイン電極１５を形成する。このようにして、本実施形態にかかるＳｉＣ半導体装置が完成する。
　以上説明した製造方法により、本実施形態のＳｉＣ半導体装置を製造することができる。このとき、上記したように、ｎ－型ドリフト層２を形成してからｐ型ベース領域７を形成するまでの間に、ｐ－型層４ａやｐ＋型層４ｂに加えて、ｎ＋型層３ｂおよびｎ＋型層５やｎ型層３ｃおよびｎ型電流分散層６を形成している。このように複数層をエピタキシャル成長させているものの、ｐ－型層４ａの形成後のｐ＋型層４ｂについては同じ導電型であるし、ｎ＋型層３ｂおよびｎ＋型層５とｎ型層３ｃおよびｎ型電流分散層６についても同じ導電型である。このため、同じ導電型同士を同じＣＶＤ装置内で容易に連続して形成することができる。したがって、これら複数層を形成するためのエピタキシャル成長を２回で済ませることができ、ＳｉＣ半導体装置の製造工程の簡略化が図れ、製造コストを削減することが可能となる。
　（第２実施形態）
　第２実施形態について説明する。本実施形態は、第１実施形態に対してｎ＋型層５を無くしたり、ｐ型連結層９の構成変更などを行ったものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
　図４に示すように、本実施形態では、第１実施形態のＳｉＣ半導体装置に備えていたｎ＋型層５を無くし、ＪＦＥＴ部３および電界ブロック層４の上にｎ型電流分散層６を直接形成している。
　このように、ｎ＋型層５を無くした構造とすることができる。ｎ＋型層５をなくした構造については、トレンチ３ａの外側において、ｎ＋型層３ｂを形成する際に同時に形成されるｎ＋型層５やｎ型層３ｃを、ｎ型層３ｃの形成後にＣＭＰ（Chemical Mechanical Polishing）等の平坦化工程で除去することによって形成できる。その場合、ｎ型層３ｃの形成とｎ型電流分散層６の形成を連続して行わずに別々に形成することになるため、ｎ型層３ｃとｎ型電流分散層６のｎ型不純物濃度を独立して設定することが可能となる。したがって、ｎ型層３ｃのｎ型不純物濃度をＪＦＥＴ部３に最適な濃度に設定しつつ、ｎ型電流分散層６のｎ型不純物濃度をより高い濃度にする等、それぞれのより適した濃度への調整を容易な濃度制御によって行うことができ、これらを容易に作製できる。
　また、ｐ型連結層９をｐ型ベース領域７の下方にのみ形成している。そして、ｐ型ベース領域７よりも上方に、ｎ＋型ソース領域８の表面から形成したｐ型プラグ層２０を形成し、ｐ型プラグ層２０がソース電極１４に電気的に接続させられるようにしている。このように、ｐ型連結層９をｐ型ベース領域７の下方にのみ形成するようにし、ｐ型プラグ層２０を通じて、ｐ型ベース領域７やｐ型連結層９および電界ブロック層４がソース電位とされるようにしても良い。
　ｐ型連結層９については、第１実施形態で説明したようなディープトレンチ９ａを形成した後にｐ型ＳｉＣを埋め込むことによって形成することができるが、イオン注入によって形成することもできる。ただし、ＳｉＣに対してイオン注入を行う場合、ＳｉＣが硬いために飛程を長くし難い。このため、本実施形態のように、ｐ型連結層９をｐ型ベース領域７の下方にのみ形成する構造とすれば、イオン注入の飛程を短くできることから好ましい。
　このｐ型プラグ層２０の上面レイアウトについては任意であり、少なくともｐ型ベース領域７にｐ型プラグ層２０が接した構造となっていれば、どのような構造であっても良い。本実施形態の場合、ｐ型プラグ層２０は、トレンチゲート構造の長手方向において複数並べられたドット状のレイアウトとされている。
　なお、このような構造のＳｉＣ半導体装置については、ｐ型ベース領域７の形成前にｐ型連結層９を形成することと、ｎ＋型ソース領域８の形成後にｐ型プラグ層２０を形成すること以外については、第１実施形態と同様である。ｐ型連結層９については、上記したようにディープトレンチ９ａを形成した後にディープトレンチ９ａを埋め込むようにｐ型ＳｉＣを形成するという工程を行うか、ｎ型電流分散層６に対してｐ型不純物をイオン注入するという工程を行うことで形成できる。同様に、ｐ型プラグ層２０についても、ｎ＋型ソース領域８に対してトレンチを形成し、このトレンチ内を埋め込むようにｐ型ＳｉＣを形成するという工程を行うか、ｎ＋型ソース領域８に対してｐ型不純物をイオン注入するという工程を行うことで形成できる。ｐ型連結層９やｐ型プラグ層２０をイオン注入で形成する場合、製造コストが増加し得るが、工程安定性が高く、歩留りを良好にすることができる。
　（第３実施形態）
　第３実施形態について説明する。本実施形態は、第１、第２実施形態に対してＪＦＥＴ部３の構造を変更したものであり、その他については第１、第２実施形態と同様であるため、第１、第２実施形態と異なる部分についてのみ説明する。なお、ここでは第１実施形態の構造を例に挙げて本実施形態を説明するが、第２実施形態の構造についても本実施形態を適用することができる。
　図５に示すように、本実施形態では、ｎ＋型層３ｂを電界ブロック層４よりも深くしている。具体的には、トレンチ３ａがｎ－型ドリフト層２の表面までではなく、ｎ－型ドリフト層２の厚みの途中位置まで形成されるようにし、トレンチ３ａの底面が電界ブロック層４の底面よりも下方、つまりｎ＋型基板１側に位置するようにしている。
　このように、第１実施形態のようなＪＦＥＴ部３の底面が電界ブロック層４の底面と同一平面とする場合だけでなく、ＪＦＥＴ部３の底面が電界ブロック層４の底面よりも下方に位置する構造とすることもできる。このような構造とすれば、電界ブロック層４側からｎ－型ドリフト層２内に伸びる空乏層がＪＦＥＴ部３の下方に入り込むことを更に抑制できる。したがって、さらにＪＦＥＴ部３における電流の出口の狭窄を抑制することができ、低オン抵抗とすることが可能となる。
　なお、このような構造のＳｉＣ半導体装置については、トレンチ３ａの深さを第１実施形態と比較して深くするだけで良い。したがって、基本的に第１実施形態と同様の製造方法によって本実施形態のＳｉＣ半導体装置を製造することができる。
　（第４実施形態）
　第４実施形態について説明する。本実施形態は、第１～第３実施形態に対して電界ブロック層４のｐ型不純物濃度を変更したものであり、その他については第１～第３実施形態と同様であるため、第１～第３実施形態と異なる部分についてのみ説明する。
　本実施形態では、第１～第３実施形態に対して、電界ブロック層４のうちのｐ－型層４ａのｐ型不純物濃度に勾配を付けるようにしている。なお、本実施形態のＳｉＣ半導体装置の基本構造については、第１～第３実施形態と全く同じである。
　具体的には、図６に示すように、ｐ－型層４ａのｐ型不純物濃度が、下方から上方に向かって、つまりｎ－型ドリフト層２側から距離が離れるほど、徐々に高くされ、ｐ＋型層４ｂと同濃度となるまで高くされている。このような構造は、ｐ－型層４ａを形成する際に、ｐ型ドーパントとなるガスの導入量を徐々に増加させ、最終的にｐ＋型層４ｂを形成する際の導入量まで増加させることで実現される。
　電界ブロック層４については、ｐ型不純物濃度を高くするほどオフ時の電界抑制効果を向上させられるが、ｎ－型ドリフト層２内への２次元空乏層の伸び量を小さする電界吸収効果が小さくなる。このため、本実施形態のようにｐ－型層４ａのｐ型不純物濃度に勾配を付けることで、電界抑制効果と電界吸収効果の両立を図ることが可能となる。
　（他の実施形態）
　本開示は、上記した実施形態に準拠して記述されたが、当該実施形態に限定されるものではなく、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
　例えば、上記各実施形態では、電界ブロック層４をソース電極１４に接続することでソース電位とする構造について説明した。これに対して、電界ブロック層４をｐ型ベース領域７から分離した構造とし、電界ブロック層４への電圧印加に伴ってＪＦＥＴ部３の空乏層の伸び量を調整する第２ゲートとして機能させるようにしても良い。その場合、電界ブロック層４は、ゲート電極１２に電気的に接続してゲート電圧が印加される構成としたり、ドレイン電極１５に接続してドレイン電圧が印加される構成とすることができる。
　また、各ＪＦＥＴ部３の幅は一定である必要は無く、例えばドレイン電極１５側の方に向かって徐々に幅が狭くなるような断面テーパ形状となっていても良い。
　また、上記各実施形態で示したＳｉＣ半導体装置を構成する各部の不純物濃度や厚み、幅等の各種寸法については一例を示したに過ぎない。また、ＪＦＥＴ部３や電界ブロック層４を交互に複数本並べてストライプ状としているが、これはセル領域においてストライプ状に配置されていることを示したのであり、セル領域よりも外側においてストライプ状となっていなくても良い。例えば、セル領域から外周領域に至るまでの領域となる繋ぎ領域では、電界ブロック層４で埋め尽くされた構造とされ、セル領域に形成された複数本の電界ブロック層４が繋ぎ領域の電界ブロック層４に繋がって一体となった構造とされていても良い。
　また、上記第１実施形態等では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプの縦型ＭＯＳＦＥＴを例に挙げて説明したが、各構成要素の導電型を反転させたｐチャネルタイプの縦型ＭＯＳＦＥＴとしても良い。また、上記説明では、半導体素子として縦型ＭＯＳＦＥＴを例に挙げて説明したが、同様の構造のＩＧＢＴに対しても本開示を適用することができる。ｎチャネルタイプのＩＧＢＴの場合、上記各実施形態に対してｎ＋型基板１の導電型をｎ型からｐ型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
　また、上記実施形態では半導体装置としてＳｉＣ半導体装置を例に挙げて説明した。しかしながら、これは一例を挙げたに過ぎず、Ｓｉを用いた半導体装置に対しても本開示を適用できるし、他のワイドバンドギャップ半導体装置、例えばＧａＮ、ダイヤモンド、ＡｌＮなどを用いた半導体装置に対して上記各実施形態を適用することもできる。

Claims (15)

  1. 　反転型の半導体素子を備えている半導体装置であって、
    　半導体で構成された第１または第２導電型の基板（１）と、
    　前記基板の上に形成され、前記基板よりも低不純物濃度とされた第１導電型の半導体からなるドリフト層（２）と、
    　前記ドリフト層の上に形成され、一方向を長手方向として複数本がストライプ状に並べられた第２導電型の半導体からなる電界ブロック層（４）、および、前記一方向を長手方向として前記電界ブロック層と交互に複数本がストライプ状に並べられた第１導電型の半導体からなるＪＦＥＴ部（３）を有する飽和電流抑制層（３、４）と、
    　前記飽和電流抑制層の上に形成され、前記ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の半導体からなる電流分散層（６）と、
    　前記電流分散層の上に形成された第２導電型の半導体からなるベース領域（７）と、
    　前記ベース領域の上に形成され、前記ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の半導体からなるソース領域（８）と、
    　前記ソース領域の表面から前記ベース領域よりも深く形成されたゲートトレンチ（１０）内に、該ゲートトレンチの内壁面を覆うゲート絶縁膜（１１）と該ゲート絶縁膜の上に配置されたゲート電極（１２）とを備えて構成され、前記一方向に対して交差する方向を長手方向として複数本がストライプ状に並べられたトレンチゲート構造と、
    　前記ゲート電極および前記ゲート絶縁膜を覆うと共にコンタクトホールが形成された層間絶縁膜（１３）と、
    　前記コンタクトホールを通じて、前記ソース領域に電気的に接続されたソース電極（１４）と、
    　前記基板の裏面側に形成されたドレイン電極（１５）と、を含む前記半導体素子を備え、
    　前記ＪＦＥＴ部は、前記電界ブロック層を貫通すると共に前記ドリフト層を露出させる底面を有するトレンチ（３ａ）内において、該トレンチの底面および側面上に形成され前記ドリフト層よりも第１導電型不純物濃度が高くされた第１層（３ｂ）と、前記第１層の上に形成され前記第１層よりも第１導電型不純物濃度が低くされた第２層（３ｃ）と、を有し、
    　前記ゲート電極に対してゲート電圧を印加すると共に前記ドレイン電極に対して印加するドレイン電圧として通常作動時の電圧を印加することで前記ベース領域のうち前記トレンチゲート構造と接する部分にチャネル領域を形成し、前記ソース領域および前記ＪＦＥＴ部を介して、前記ソース電極および前記ドレイン電極の間に電流を流す半導体装置。
  2. 　前記ＪＦＥＴ部同士の間隔であるＪＦＥＴピッチが前記トレンチゲート同士の間隔であるセルピッチよりも小さくされている請求項１に記載の半導体装置。
  3. 　前記第１層は、前記ドレイン電圧として前記通常作動時の電圧が印加されているときには前記電界ブロック層から前記第２層に伸びる空乏層の伸び量を抑制して前記ＪＦＥＴ部を通じて電流を流せるようにし、前記ドレイン電圧として前記通常作動時の電圧よりも高い電圧が印加されると前記空乏層によって前記ＪＦＥＴ部をピンチオフさせる空乏層調整層を構成する請求項１または２に記載の半導体装置。
  4. 　前記ＪＦＥＴ部は、該ＪＦＥＴ部が複数本並んでいる配列方向の寸法が０．２～０．５μｍとされている請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 　前記電界ブロック層は、前記ドリフト層側において該ドリフト層と反対側よりも第２導電型不純物濃度が低くなっている請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 　前記電界ブロック層は、前記ドリフト層に接して形成された下層部（４ａ）と、該下層部の上に形成されると共に該下層部よりも第２導電型不純物濃度が高くされた上層部（４ｂ）と、を有している請求項１ないし４のいずれか１つに記載の半導体装置。
  7. 　前記下層部は、前記ドリフト層側から前記上層部側に向かうに連れて徐々に第２導電型不純物濃度が高くされている請求項６に記載の半導体装置。
  8. 　前記電界ブロック層は、該電界ブロック層が複数本並んでいる配列方向の寸法が０．３～０．８μｍとされている請求項１ないし３のいずれか１つに記載の半導体装置。
  9. 　反転型の半導体素子を備えた半導体装置の製造方法であって、
    　半導体で構成された第１または第２導電型の基板（１）を用意することと、
    　前記基板の上に、前記基板よりも低不純物濃度の第１導電型の半導体からなるドリフト層（２）を形成することと、
    　前記ドリフト層の上に、第２導電型の半導体からなる電界ブロック層（４）を形成することと、
    　前記電界ブロック層に、一方向を長手方向とするトレンチ（３ａ）を複数本ストライプ状に形成したのち、前記トレンチ内に第１導電型の半導体を配置してＪＦＥＴ部（３）を形成することで、前記電界ブロック層および前記ＪＦＥＴ部が前記一方向を長手方向として交互に複数本がストライプ状に並べられた飽和電流抑制層（３、４）を形成することと、
    　前記飽和電流抑制層の上に、前記ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の半導体からなる電流分散層（６）を形成することと、
    　前記電流分散層の上に、第２導電型の半導体からなるベース領域（７）を形成することと、
    　前記ベース領域の上に、前記ドリフト層よりも第１導電型不純物濃度が高くされた第１導電型の半導体からなるソース領域（８）を形成することと、
    　前記ソース領域の表面から前記ベース領域よりも深いゲートトレンチ（１０）を、前記一方向に対して交差する方向を長手方向としてストライプ状に複数本形成したのち、前記ゲートトレンチの内壁面にゲート絶縁膜（１１）を形成すると共に、前記ゲート絶縁膜の上にゲート電極（１２）を形成することでトレンチゲート構造を形成することと、
    　前記ソース領域に電気的に接続されるソース電極（１４）を形成することと、
    　前記基板の裏面側にドレイン電極（１５）を形成することとを含み、
    　前記ＪＦＥＴ部を形成することでは、前記トレンチの底面および側面上に配置され前記ドリフト層よりも第１導電型不純物濃度が高い第１層（３ｂ）と、前記第１層の上に配置され前記第１層よりも第１導電型不純物濃度が低い第２層（３ｃ）と、を形成する半導体装置の製造方法。
  10. 　前記電界ブロック層を形成することでは、前記電界ブロック層として、前記ドリフト層に接する下層部（４ａ）と、該下層部の上に形成されると共に該下層部よりも第２導電型不純物濃度が高くされた上層部（４ｂ）と、を連続してエピタキシャル成長させる請求項９に記載の半導体装置の製造方法。
  11. 　前記電界ブロック層を形成することでは、前記下層部を前記ドリフト層側から前記上層部側に向かうに連れて徐々に第２導電型不純物濃度が高くなるように形成する請求項１０に記載の半導体装置の製造方法。
  12. 　前記ＪＦＥＴ部を形成すること、および、前記電流分散層を形成することを連続して行い、前記ＪＦＥＴ部として前記第１層と前記第２層とを連続してエピタキシャル成長させると共に、前記第２層のエピタキシャル成長と同時に前記電流分散層もエピタキシャル成長させる請求項９ないし１１のいずれか１つに記載の半導体装置の製造方法。
  13. 　前記ＪＦＥＴ部を形成することでは、前記ＪＦＥＴ部として前記第１層と前記第２層とを連続してエピタキシャル成長させたのち、前記第１層および前記第２層のうち記前記トレンチの外側に形成された部分を平坦化により取り除くことで、前記トレンチ内にのみ前記第１層および前記第２層を形成し、
    　前記電流分散層を形成することでは、前記トレンチ内にのみ形成された前記第１層および前記第２層の上と前記電界ブロック層の上に前記電流分散層を形成する請求項９ないし１１のいずれか１つに記載の半導体装置の製造方法。
  14. 　前記ソース領域の表面から前記ベース領域および前記電流分散層を貫通して前記電界ブロック層に達するディープトレンチ（９ａ）を形成することと、
    　前記ディープトレンチ内に、前記ベース領域と前記電界ブロック層とを連結する第２導電型の連結層（９）を形成することと、を含んでいる請求項９ないし１３のいずれか１つに記載の半導体装置の製造方法。
  15. 　前記電流分散層を形成することの後、かつ、前記ベース領域を形成することの前に、前記電流分散層に対して第２導電型不純物のイオン注入を行うことで、前記電界ブロック層に達する第２導電型の連結層（９）を形成することと、
    　前記ソース領域を形成することの後に、前記ソース領域に対して第２導電型不純物のイオン注入を行うことで、前記ベース領域に達する第２導電型のプラグ層（２０）を形成することと、を含んでいる請求項１２または１３に記載の半導体装置の製造方法。
PCT/JP2018/034319 2017-09-18 2018-09-17 半導体装置およびその製造方法 Ceased WO2019054517A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880059522.5A CN111133588B (zh) 2017-09-18 2018-09-17 半导体装置及其制造方法
US16/819,771 US11201239B2 (en) 2017-09-18 2020-03-16 Semiconductor device including saturation current suppression layer
US17/511,014 US11637198B2 (en) 2017-09-18 2021-10-26 Manufacturing method of semiconductor device including semiconductor element of inversion type

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017178445A JP6870547B2 (ja) 2017-09-18 2017-09-18 半導体装置およびその製造方法
JP2017-178445 2017-09-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/819,771 Continuation US11201239B2 (en) 2017-09-18 2020-03-16 Semiconductor device including saturation current suppression layer

Publications (1)

Publication Number Publication Date
WO2019054517A1 true WO2019054517A1 (ja) 2019-03-21

Family

ID=65722805

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/034319 Ceased WO2019054517A1 (ja) 2017-09-18 2018-09-17 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US11201239B2 (ja)
JP (1) JP6870547B2 (ja)
CN (1) CN111133588B (ja)
WO (1) WO2019054517A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220320286A1 (en) * 2019-05-31 2022-10-06 Robert Bosch Gmbh Power transistor cell and power transistor
WO2025182396A1 (ja) * 2024-02-26 2025-09-04 ミネベアパワーデバイス株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7279394B2 (ja) * 2019-02-15 2023-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7354029B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US11569375B2 (en) * 2020-04-17 2023-01-31 Hrl Laboratories, Llc Vertical diamond MOSFET and method of making the same
JP7625903B2 (ja) * 2021-03-08 2025-02-04 富士電機株式会社 絶縁ゲート型半導体装置
CN115152032B (zh) * 2021-09-17 2023-03-14 新唐科技日本株式会社 半导体装置
CN114597257B (zh) * 2022-05-05 2022-07-26 南京微盟电子有限公司 一种沟槽栅碳化硅mosfet器件及其工艺方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
JP2009302436A (ja) * 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法
JP2012169386A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012169385A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置
JP2014017469A (ja) * 2012-06-13 2014-01-30 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2015111177A1 (ja) * 2014-01-24 2015-07-30 株式会社日立製作所 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP2017504213A (ja) * 2014-01-15 2017-02-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ ＳｉＣトレンチトランジスタ及びその製造方法
JP2017152490A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192353B2 (ja) * 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
DE10214150B4 (de) * 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP4645069B2 (ja) * 2003-08-06 2011-03-09 株式会社デンソー 半導体装置
US7498633B2 (en) * 2005-01-21 2009-03-03 Purdue Research Foundation High-voltage power semiconductor device
JP2006303231A (ja) * 2005-04-21 2006-11-02 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
JP4793437B2 (ja) * 2008-12-18 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8415671B2 (en) * 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5736683B2 (ja) 2010-07-30 2015-06-17 三菱電機株式会社 電力用半導体素子
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
US8860098B2 (en) * 2013-03-15 2014-10-14 United Silicon Carbide, Inc. Vjfet devices
JP2015072999A (ja) * 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置
JP6375743B2 (ja) * 2014-07-15 2018-08-22 富士電機株式会社 半導体装置の製造方法
US20170213908A1 (en) * 2014-07-25 2017-07-27 United Silicon Carbide, Inc. Self-aligned shielded-gate trench mos-controlled silicon carbide switch with reduced miller capacitance and method of manufacturing the same
WO2016042738A1 (ja) * 2014-09-16 2016-03-24 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6683083B2 (ja) 2016-09-21 2020-04-15 株式会社デンソー 半導体装置およびその製造方法
JP7067021B2 (ja) * 2017-11-07 2022-05-16 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP7180402B2 (ja) * 2019-01-21 2022-11-30 株式会社デンソー 半導体装置
JP7092057B2 (ja) * 2019-01-28 2022-06-28 株式会社デンソー 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
JP2009302436A (ja) * 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法
JP2012169386A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012169385A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置
JP2014017469A (ja) * 2012-06-13 2014-01-30 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2017504213A (ja) * 2014-01-15 2017-02-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ ＳｉＣトレンチトランジスタ及びその製造方法
WO2015111177A1 (ja) * 2014-01-24 2015-07-30 株式会社日立製作所 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP2017152490A (ja) * 2016-02-23 2017-08-31 株式会社デンソー 化合物半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220320286A1 (en) * 2019-05-31 2022-10-06 Robert Bosch Gmbh Power transistor cell and power transistor
US12159900B2 (en) * 2019-05-31 2024-12-03 Robert Bosch Gmbh Power transistor cell and power transistor having field shielding contacting areas connecting field shielding areas to metal areas
WO2025182396A1 (ja) * 2024-02-26 2025-09-04 ミネベアパワーデバイス株式会社 半導体装置

Also Published As

Publication number Publication date
US20220045211A1 (en) 2022-02-10
CN111133588B (zh) 2023-05-30
US11637198B2 (en) 2023-04-25
US20200220008A1 (en) 2020-07-09
JP2019054174A (ja) 2019-04-04
US11201239B2 (en) 2021-12-14
JP6870547B2 (ja) 2021-05-12
CN111133588A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
JP7327905B2 (ja) 半導体装置およびその製造方法
US11476360B2 (en) Semiconductor device and method for manufacturing the same
US11637198B2 (en) Manufacturing method of semiconductor device including semiconductor element of inversion type
CN111344866B (zh) 半导体装置及其制造方法
JP6428489B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2019009091A1 (ja) 半導体装置およびその製造方法
JP5995518B2 (ja) 半導体装置および半導体装置の製造方法
JP6683083B2 (ja) 半導体装置およびその製造方法
JP2012169385A (ja) 炭化珪素半導体装置
JP2017005140A (ja) 絶縁ゲート型スイッチング装置とその製造方法
KR101710815B1 (ko) 반도체 디바이스의 제조 방법
JP2006032420A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2018060923A (ja) 半導体装置および半導体装置の製造方法
WO2017145548A1 (ja) 化合物半導体装置およびその製造方法
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
US12432989B2 (en) Semiconductor device and method for manufacturing the same
JP7206919B2 (ja) 半導体装置
JP2023070568A (ja) 半導体装置およびその製造方法
JP7127315B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2019181962A1 (ja) 半導体装置およびその製造方法
JP2020109811A (ja) 半導体装置
JP2020047823A (ja) 窒化物半導体装置とその製造方法
WO2013051343A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2022190929A (ja) 半導体装置
WO2013051344A1 (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18855435

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18855435

Country of ref document: EP

Kind code of ref document: A1