WO2018123382A1 - 回路モジュール - Google Patents
回路モジュール Download PDFInfo
- Publication number
- WO2018123382A1 WO2018123382A1 PCT/JP2017/042218 JP2017042218W WO2018123382A1 WO 2018123382 A1 WO2018123382 A1 WO 2018123382A1 JP 2017042218 W JP2017042218 W JP 2017042218W WO 2018123382 A1 WO2018123382 A1 WO 2018123382A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- component
- resin portion
- circuit module
- sealing resin
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H10W42/20—
-
- H10W74/40—
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/25—Constructional features of resonators using surface acoustic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
-
- H10W40/10—
-
- H10W70/442—
-
- H10W70/614—
-
- H10W74/014—
-
- H10W74/114—
-
- H10W90/00—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders or supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2045—Protection against vibrations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H10W70/685—
-
- H10W90/724—
Definitions
- the present invention relates to a circuit module.
- the module described in this document includes a multilayer ceramic substrate and a thin film piezoelectric resonator mounted thereon.
- the thin film piezoelectric resonator is sealed with a resin having a hollow portion, and the vibrator of the thin film piezoelectric resonator is disposed so as to be exposed to the hollow portion.
- the circuit module includes an electronic component mounted on a substrate or the like, the electronic component has a hollow portion, and a connection portion is provided in a state where the electronic component is exposed to the hollow portion.
- an electronic component includes an electronic component main body and a connection portion, and the electronic component main body is electrically connected to a substrate or the like via the connection portion.
- a defect such as a crack may occur in the connection part of the electronic component. The inventors considered that the cause of this defect is as follows.
- an upward tensile stress may be generated in the electronic component due to the shrinkage of the resin.
- This tensile stress acts so that the connection part exposed to the hollow part is peeled off from the electronic component main body or the substrate.
- the tensile stress around the connection portion will change repeatedly, and finally In some cases, defects such as cracks may occur at the interface between the connection portion and the electronic component main body or the substrate.
- this invention aims at providing the circuit module which can prevent that malfunctions, such as a crack, arise in the connection part exposed to a hollow part by the tensile stress resulting from shrinkage
- a circuit module includes a substrate having a main surface, a first component mounted on the main surface, and a seal covering at least a side surface of the first component while covering the main surface.
- the first component has a hollow portion, and the first component includes a connection portion exposed to the hollow portion.
- the sealing resin portion is arranged so as to avoid at least a part of a region corresponding to the hollow portion in the upper surface of the first component.
- the sealing resin portion is disposed avoiding at least a part of the region corresponding to the hollow portion in the upper surface of the first component, the sealing resin portion is caused by tensile stress caused by shrinkage of the sealing resin portion. It is possible to prevent a defect such as a crack from occurring in the connection part of the electronic component exposed in the hollow part.
- FIG. 4 is a cross-sectional view taken along the line IV-IV in FIG. 3. It is 1st explanatory drawing of the manufacturing method of the circuit module in Embodiment 1 based on this invention. It is 2nd explanatory drawing of the manufacturing method of the circuit module in Embodiment 1 based on this invention. It is 3rd explanatory drawing of the manufacturing method of the circuit module in Embodiment 1 based on this invention.
- FIG. 14 is a cross-sectional view taken along the line XIV-XIV in FIG. 13.
- FIG. 24 is a cross-sectional view taken along the line XXIV-XXIV in FIG. 23. It is 1st explanatory drawing of the manufacturing method of the circuit module in Embodiment 3 based on this invention. It is 2nd explanatory drawing of the manufacturing method of the circuit module in Embodiment 3 based on this invention. It is 3rd explanatory drawing of the manufacturing method of the circuit module in Embodiment 3 based on this invention. It is 4th explanatory drawing of the manufacturing method of the circuit module in Embodiment 3 based on this invention. It is 5th explanatory drawing of the manufacturing method of the circuit module in Embodiment 3 based on this invention.
- FIGS. A circuit module according to the first embodiment of the present invention will be described with reference to FIGS.
- a plan view of the circuit module 101 in the present embodiment is shown in FIG.
- a side view of the circuit module 101 is shown in FIG.
- the circuit module 101 includes a substrate 1, a sealing resin portion 3, and a conductor film 7.
- the conductor film 7 is a film formed as a shield, for example.
- the conductor film 7 is, for example, a metal film.
- FIG. 4 shows a cross-sectional view taken along the line IV-IV in FIG.
- the first component 6 is disposed on the main surface 1 a of the substrate 1 in addition to the components 4 and 5.
- Component 5 may be a transceiver IC, for example.
- the component 4 may be any one of a filter, a crystal resonator, an LCR element, and the like.
- the first component 6 is a component having a hollow package structure.
- the first component 6 may be any one of a surface acoustic wave filter (SAW), a bulk acoustic wave filter (BAW), a crystal resonator, a MEMS switch, and the like, for example.
- the first component 6 includes a component main body 6a, a connection portion 6b, a first resin portion 6d, and an interposer 6f.
- the connection part 6b is arrange
- Interposer 6f is arranged to overlap main surface 1a.
- the connecting portion 6b electrically connects the component main body 6a and the interposer 6f.
- the first resin portion 6d is arranged on the upper side of the component main body 6a.
- the circuit module 101 in the present embodiment includes a substrate 1 having a main surface 1a, a first component 6 mounted on the main surface 1a, and a sealing resin that covers at least the side surface of the first component 6 while covering the main surface 1a.
- Part 3 The first component 6 has a hollow portion 6c.
- the 1st component 6 is provided with the connection part 6b exposed to the hollow part 6c.
- the sealing resin portion 3 is disposed so as to avoid at least a part of the region corresponding to the hollow portion 6 c in the upper surface of the first component 6.
- the upper surface of the first component 6 is not covered with the sealing resin portion 3.
- the conductor film 7 is formed so as to collectively cover the upper surface of the first component 6 and the upper surface of the sealing resin portion 3.
- the first resin portion 6d covers the upper surface and side surfaces of the component main body 6a all together, but the first resin portion 6d is not limited to such a structure.
- a structure in which the laminate resin is further covered with an epoxy resin in a structure in which the component main body 6a is covered with some laminate resin may be used.
- the epoxy resin portion that covers the laminate resin corresponds to the first resin portion 6d.
- the first resin portion 6d of the first component 6 it is preferable to use a material having a small shrinkage rate so as not to generate a tensile stress to the connection portion 6b as much as possible during curing.
- the condition of the epoxy resin should be selected so as to reduce the shrinkage rate so as not to generate a tensile stress on the connection portion 6b as much as possible during curing.
- the epoxy resin tends to have a large amount of filler such as silica (SiO 2 ) and a high viscosity.
- Such a material is difficult to use as a resin for forming the sealing resin portion 3. Therefore, even if it is an epoxy resin, it is preferable that conditions are different between what is used for the first resin portion 6d and what is used for the sealing resin portion 3.
- a material with a filler filling rate of about 91% is used, and as the material of the sealing resin portion 3, a material with a filler filling rate of about 87% is used.
- the sealing resin portion 3 is arranged so as to avoid at least a part of the region corresponding to the hollow portion 6c in the upper surface of the first component 6, and therefore, the first portion 6 contracts due to the shrinkage of the sealing resin portion 3 or the like.
- the degree of upward force acting on one component 6 can be reduced. Therefore, it is possible to prevent a defect such as a crack from occurring in the connection part 6b of the electronic component exposed to the hollow part 6c due to the tensile stress caused by the shrinkage of the sealing resin part 3 or the like.
- the sealing resin portion 3 avoids at least a part of the region corresponding to the hollow portion 6 c in the upper surface of the first component 6”.
- the configuration may be such that “all of the region corresponding to the hollow portion 6 c in the upper surface of one component 6 is avoided”. As described above, if all of the region corresponding to the hollow portion 6c in the upper surface of the first component 6 is avoided, problems such as cracks due to tensile stress caused by the shrinkage of the sealing resin portion 3 can be more reliably prevented. Can be prevented.
- connection portion 6b is in contact with the main surface 1a of the substrate 1 via the interposer 6f.
- this is merely an example, and this is not necessarily the case.
- a configuration without the interposer 6f may be used.
- Connection portion 6b may be in direct contact with main surface 1a of substrate 1.
- the hollow portion 6c is a completely closed space surrounded by the interposer 6f, the first resin portion 6d, and the component body 6a. . Therefore, the hollow portion 6c is defined as a closed space even when the first component 6 is taken out alone.
- the hollow portion 6c is not necessarily a space that is secured as a completely closed space even when the first component 6 is taken out alone.
- the hollow portion 6c may be a simple recess when the first component 6 is taken out alone, and is defined as a closed space only when the first component 6 is mounted on the main surface 1a or the like. Also good.
- the first component 6 includes a first resin portion 6d made of resin above the hollow portion 6c, and the upper surface of the first resin portion 6d and the upper surface of the sealing resin portion 3 are in the same plane. It is preferable that it exists in. By adopting this configuration, the upper surface of the circuit module can be made flat.
- the conductor film 7 is disposed so as to cover at least the boundary between the upper surface of the first component 6 and the upper surface of the sealing resin portion 3.
- a substrate 1 having a main surface 1a is prepared.
- the substrate 1 may be a wiring substrate.
- the substrate 1 may include a conductor pattern 2 inside.
- the components 4 and 5 and the first component 6 are mounted on the main surface 1a.
- the first component 6 can adjust the overall height of the first component 6 by increasing the thickness of the first resin portion 6d above the component body 6a.
- the present embodiment In the form, it is conceivable that the thickness of the epoxy resin layer as the first resin portion 6d is 0.4 mm, and the height of the entire first component 6 is 0.7 mm. However, this is only an example.
- the sealing resin portion 3 is formed.
- the sealing resin portion 3 is formed so as to cover the components 4 and 5 and the first component 6. At this time, the upper surface of the first component 6 may also be covered with the sealing resin portion 3.
- the sealing resin portion 3 is formed such that the sealing resin portion 3 covers a component having a maximum height from the main surface 1a among components other than the first component 6.
- the upper surface of the sealing resin portion 3 is ground to expose the upper surface of the first component 6.
- a part of the upper end of the first component 6 may be scraped off.
- the upper surface of the sealing resin portion 3 and the upper surface of the first component 6 may be positioned in the same plane.
- the height of the component having the maximum height from the main surface 1a among the components mounted on the main surface 1a other than the first component 6 is 0.5 mm, the height is 0. Grinding was performed so that the sealing resin portion 3 remained by a thickness of 0.1 mm on the upper side of the .5 mm part.
- the epoxy resin layer as the first resin portion 6d of the first part 6 is also ground, and the height of the first part 6 is 0.6 mm. Since the sealing resin portion 3 and the first component 6 are ground at the same time, the upper surface of the circuit module is flat.
- Half-cut refers to cutting halfway in the thickness direction without completely cutting the substrate or the like.
- the sealing resin portion 3 is completely cut and cut halfway through the substrate 1. Thereby, the groove
- a conductor film 7 is formed.
- the conductor film 7 can be formed by a known technique.
- the conductor film 7 may be formed by coating.
- the conductor film 7 can be formed by applying a silver paste and then curing.
- the conductor film 7 is formed so as to collectively cover the upper surface of the first component 6 and the upper surface of the sealing resin portion 3.
- the conductor film 7 also covers the inner surface of the groove 11.
- the substrate 1 may be divided along the already formed groove 11. In this way, a circuit module 101 as shown in FIG. 4 can be obtained.
- FIG. 11 shows a plan view of the circuit module 102 in the present embodiment.
- a side view of the circuit module 102 is shown in FIG.
- a perspective plan view of the circuit module 102 is shown in FIG.
- FIG. 14 is a cross-sectional view taken along the line XIV-XIV in FIG.
- the basic configuration of the circuit module 102 is the same as that of the circuit module 101 described in the first embodiment.
- the circuit module 102 differs from the circuit module 101 described in the first embodiment mainly in the following points.
- the upper surface of the first component 6 is located at a position lower than the upper surface of the sealing resin portion 3, and the first component 6 is made of a resin having a Young's modulus lower than that of the material of the sealing resin portion 3.
- the 2nd resin part 8 is arrange
- the second resin portion 8 is placed on the upper surface of the first component 6. The upper surface of the second resin portion 8 and the upper surface of the sealing resin portion 3 are in the same plane.
- the first component 6 includes a resin portion 6e that covers the upper surface and side surfaces of the component body 6a.
- the resin portion 6e may be an epoxy resin having a thickness of 0.1 mm, for example.
- Second resin portion 8 may be formed of, for example, a silicone resin.
- the effects described in the first embodiment can be obtained. Furthermore, since the second resin part 8 made of a resin having a Young's modulus lower than that of the material of the sealing resin part 3 is disposed on the upper side of the first component 6, the stress accompanying the shrinkage of the resin of the sealing resin part 3 is applied. It can be easily absorbed by the second resin portion 8, and can be prevented from substantially acting on the upper surface of the first component 6. Therefore, an excessive force does not act on the connection portion 6b of the first component 6. In this way, it is possible to prevent problems such as cracks from occurring in the connecting portion 6b.
- a structure in which the second resin portion 8 is placed on the upper surface of the first component 6 is adopted, and the height can be adjusted by the second resin portion 8, so the first component 6 As such, a conventional height can be used.
- the conductor film 7 is disposed so as to cover at least the boundary between the upper surface of the second resin portion 8 and the upper surface of the sealing resin portion 3.
- a circuit module manufacturing method according to the second embodiment of the present invention will be described with reference to FIGS.
- a substrate 1 having a main surface 1a is prepared.
- the steps so far are the same as those described in the first embodiment.
- the parts 4, 5 and the first part 6 are mounted on the main surface 1a.
- the first component 6 need not be tall.
- the first component 6 may include an epoxy resin having a thickness of 0.1 mm as the resin portion 6e.
- a silicone resin is potted on the first part 6.
- this silicone resin it is preferable to select a silicone resin that cures at a temperature from room temperature to about 100 ° C. and does not deteriorate at a temperature of about 300 ° C., which is the soldering temperature of the device board on which the circuit module is mounted.
- the portion of the silicone resin applied by potting on the first component 6 becomes the second resin portion 8 later.
- the second resin portion 8 is indicated by a rectangle.
- the shape is not limited to such a rectangle, and is a convex shape. It becomes.
- the second resin portion 8 may have a dome shape, for example.
- the sealing resin portion 3 is formed.
- the sealing resin portion 3 is formed so as to cover at least the components 4 and 5 and the first component 6. At this time, the upper surface of the second resin portion 8 may also be covered with the sealing resin portion 3.
- the upper surface of the sealing resin portion 3 is ground to expose the upper surface of the second resin portion 8.
- a part of the upper end of the second resin part 8 may be scraped off.
- the upper surface of the sealing resin portion 3 and the upper surface of the second resin portion 8 may be positioned in the same plane.
- a conductor film 7 is formed.
- the conductor film 7 is formed so as to collectively cover the upper surface of the second resin portion 8 and the upper surface of the sealing resin portion 3.
- the state shown in FIG. 20 is divided into the sizes of the individual circuit modules 102.
- the substrate 1 may be divided along the already formed groove 11. In this way, a circuit module 102 as shown in FIG. 14 can be obtained.
- FIG. 21 shows a plan view of the circuit module 103 in this embodiment.
- a side view of the circuit module 103 is shown in FIG.
- a perspective plan view of the circuit module 103 is shown in FIG.
- FIG. 24 is a cross-sectional view taken along the line XXIV-XXIV in FIG.
- the basic configuration of the circuit module 103 is the same as that of the circuit module 102 described in the second embodiment.
- the circuit module 103 differs from the circuit module 102 described in the second embodiment mainly in the following points.
- the second resin portion 8 is not provided above the first component 6.
- the circuit module 103 has a recess 12 on the upper surface.
- the recess 12 is provided in a region corresponding to the upper surface of the first component 6.
- the upper surface of the first component 6 is lower than the upper surface of the sealing resin portion 3.
- the conductor film 7 directly covers the resin portion 6e that forms the upper surface of the first component 6.
- FIG. 5 FIG. 15, FIG. 25 to FIG. 29, and FIG. 24, a method for manufacturing a circuit module according to the third embodiment of the present invention will be described.
- a substrate 1 having a main surface 1a is prepared.
- the parts 4 and 5 and the first part 6 are mounted on the main surface 1a.
- the steps so far are the same as those described in the second embodiment.
- a resin is potted on the first part 6.
- the resin portion 9 is formed on the first component 6.
- a resin that does not deteriorate at about 150 ° C. that is the curing temperature of the resin that is the material of the sealing resin portion 3 and that can be removed by a liquid etcher such as alcohol is selected.
- butyral resin can be used.
- the resin portion 9 is shown as a rectangle, but actually, since the resin portion 9 is applied by potting, the shape is not limited to such a rectangle, and has an upwardly convex shape.
- the resin part 9 may have a dome shape, for example.
- the height of the first component 6 is 0.4 mm
- the height of the highest component is 0.5 mm
- the thickness of the sealing resin portion 3 on the highest component is 0.1 mm.
- the resin part 9 is formed thicker than 0.2 mm.
- the resin part 9 is formed to have a thickness of 0.3 mm.
- the sealing resin portion 3 is formed.
- the sealing resin portion 3 is formed so as to cover at least the components 4 and 5 and the first component 6. At this time, the upper surface of the resin portion 9 may also be covered with the sealing resin portion 3.
- the upper surface of the sealing resin part 3 is ground to expose the resin part 9, and the resin part 9 is removed by a known technique such as etching.
- the resin portion 9 is removed using an etcher such as alcohol.
- FIG. 27 it is possible to obtain a configuration in which the concave portion 12 exists in the region corresponding to the first component 6.
- the recess 12 is shown in a simplified manner in the figure, but actually, it is not necessarily the same diameter from top to bottom, and may be tapered. The width of the recess 12 may become narrower as it goes downward, for example.
- the conductor film 7 is formed.
- the conductor film 7 is formed so as to collectively cover the inner surface of the recess 12 and the upper surface of the sealing resin portion 3. From the state shown in FIG. 29, the size of the individual circuit module 103 is divided. Here, the substrate 1 may be divided along the already formed groove 11. In this way, a circuit module 103 as shown in FIG. 24 can be obtained.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Acoustics & Sound (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
回路モジュール(101)は、主表面(1a)を有する基板(1)と、主表面(1a)に実装された第1部品(6)と、主表面(1a)を覆いつつ第1部品(6)の少なくとも側面を覆う封止樹脂部(3)とを備える。第1部品(6)は中空部(6c)を有しており、第1部品(6)は、中空部(6c)に露出する接続部(6b)を備える。封止樹脂部(3)は第1部品(6)の上面のうち中空部(6c)に対応する領域の少なくとも一部を避けて配置されている。
Description
本発明は、回路モジュールに関するものである。
高周波フィルタモジュールと称する物が特開2005-110017号公報(特許文献1)に記載されている。この文献に記載されたモジュールは、多層セラミック基板と、これに実装された薄膜圧電共振器とを備える。薄膜圧電共振器は中空部を有する形で樹脂により封止されており、薄膜圧電共振器の振動子は中空部に対して露出して配置されている。
回路モジュールが、基板などに実装された電子部品を備え、この電子部品が中空部を有し、かつ、電子部品が中空部に露出する状態で接続部を備えている場合がある。一般的に、電子部品は、電子部品本体と接続部とを備え、電子部品本体は接続部を介して基板などに電気的に接続されている。この場合の電子部品の接続部にクラックなどの不具合が生じる場合がある。発明者らは、この不具合の原因は以下のとおりであると考えた。
電子部品を樹脂で封止するために行なわれる樹脂の硬化の際に樹脂の収縮によって電子部品に上向きの引張応力が発生する場合がある。この引張応力は、中空部に露出する接続部を、電子部品本体または基板などから剥離させるように作用する。さらに、この状態で、はんだ付け、電子部品本体の発熱および冷却、環境温度の変化などに伴う封止樹脂の膨張および収縮が繰り返されると、接続部周辺の引張応力が繰返し変化し、最終的に接続部と電子部品本体または基板との界面でクラックなどの不具合が生じる場合がある。
そこで、本発明は、封止樹脂部の収縮などに起因する引張応力によって中空部に露出する接続部にクラックなどの不具合が生じることを防止することができる回路モジュールを提供することを目的とする。
上記目的を達成するため、本発明に基づく回路モジュールは、主表面を有する基板と、上記主表面に実装された第1部品と、上記主表面を覆いつつ上記第1部品の少なくとも側面を覆う封止樹脂部とを備える。上記第1部品は中空部を有しており、上記第1部品は、上記中空部に露出する接続部を備える。上記封止樹脂部は上記第1部品の上面のうち上記中空部に対応する領域の少なくとも一部を避けて配置されている。
本発明によれば、封止樹脂部は第1部品の上面のうち中空部に対応する領域の少なくとも一部を避けて配置されているので、封止樹脂部の収縮などに起因する引張応力によって中空部に露出する電子部品の接続部にクラックなどの不具合が生じることを防止することができる。
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
(実施の形態1)
図1~図4を参照して、本発明に基づく実施の形態1における回路モジュールについて説明する。本実施の形態における回路モジュール101の平面図を図1に示す。回路モジュール101の側面図を図2に示す。回路モジュール101は、基板1と封止樹脂部3と導体膜7とを有する。導体膜7は、たとえばシールドとして形成された膜である。導体膜7は、たとえば金属膜である。
図1~図4を参照して、本発明に基づく実施の形態1における回路モジュールについて説明する。本実施の形態における回路モジュール101の平面図を図1に示す。回路モジュール101の側面図を図2に示す。回路モジュール101は、基板1と封止樹脂部3と導体膜7とを有する。導体膜7は、たとえばシールドとして形成された膜である。導体膜7は、たとえば金属膜である。
回路モジュール101の透視平面図を図3に示す。回路モジュール101に内蔵される部品などは、封止樹脂部3によって覆われているが、図3では説明の便宜のために封止樹脂部3を透視して内部の構造を示している。図3におけるIV-IV線に関する矢視断面図を図4に示す。図3および図4に示すように、基板1の主表面1aには、部品4,5の他に第1部品6が配置されている。部品5はたとえばトランシーバICであってよい。部品4はたとえばフィルタ、水晶振動子、LCR素子などのいずれかであってよい。第1部品6は、中空パッケージ構造を備える部品である。第1部品6は、たとえば弾性表面波フィルタ(SAW)、バルク弾性波フィルタ(BAW)、水晶振動子、MEMSスイッチなどのいずれかであってよい。本実施の形態では、第1部品6は、部品本体6aと、接続部6bと、第1樹脂部6dと、インターポーザ6fとを備える。ここで示した例では、接続部6bは部品本体6aの下側に配置されている。インターポーザ6fは主表面1aに重なるように配置されている。接続部6bは、部品本体6aとインターポーザ6fとを電気的に接続している。ここで示した例では、第1樹脂部6dは部品本体6aの上側に配置されている。
本実施の形態における回路モジュール101は、主表面1aを有する基板1と、主表面1aに実装された第1部品6と、主表面1aを覆いつつ第1部品6の少なくとも側面を覆う封止樹脂部3とを備える。第1部品6は中空部6cを有している。第1部品6は、中空部6cに露出する接続部6bを備える。封止樹脂部3は第1部品6の上面のうち中空部6cに対応する領域の少なくとも一部を避けて配置されている。本実施の形態では、図4に示すように、第1部品6の上面は封止樹脂部3に覆われていない。導体膜7は、第1部品6の上面と封止樹脂部3の上面とを一括して覆うように形成されている。
本実施の形態では、第1樹脂部6dは、部品本体6aの上面および側面を一括して覆っているものとしているが、第1樹脂部6dはこのような構造に限らない。たとえば部品本体6aを何らかのラミネート樹脂によって覆う構造においてラミネート樹脂をさらにエポキシ樹脂で覆った構造であってもよい。この場合、ラミネート樹脂の上を覆うエポキシ樹脂部が第1樹脂部6dに相当する。
第1部品6の第1樹脂部6dとしては、硬化時に接続部6bへの引張応力をなるべく生じないように、収縮率の小さい材料を用いることが好ましい。たとえばエポキシ樹脂で第1樹脂部6dを形成する場合、硬化時に接続部6bに対して引張応力をなるべく生じさせないように、エポキシ樹脂の条件は、収縮率が小さくなるように選択されるべきである。エポキシ樹脂において収縮率が小さくなるように調整しようとした場合、このエポキシ樹脂は、シリカ(SiO2)などのフィラー充填量が多く粘度が高いものとなりがちである。このような材料は封止樹脂部3を形成するための樹脂としては使いにくい。したがって、同じくエポキシ樹脂であっても、第1樹脂部6dに用いるものと封止樹脂部3に用いるものとで条件を違えておくことが好ましい。
たとえば、第1部品6の第1樹脂部6dの材料としては、フィラー充填率約91%のものを用い、封止樹脂部3の材料としては、フィラー充填率約87%のものを用いる。
本実施の形態では、封止樹脂部3は第1部品6の上面のうち中空部6cに対応する領域の少なくとも一部を避けて配置されているので、封止樹脂部3の収縮などによって第1部品6に上向きの力が作用する度合を軽減することができる。したがって、封止樹脂部3の収縮などに起因する引張応力によって中空部6cに露出する電子部品の接続部6bにクラックなどの不具合が生じることを防止することができる。
本実施の形態では、「封止樹脂部3は第1部品6の上面のうち中空部6cに対応する領域の少なくとも一部を避ける」と述べたが、当然、「封止樹脂部3は第1部品6の上面のうち中空部6cに対応する領域の全てを避ける」構成であってもよい。このように、第1部品6の上面のうち中空部6cに対応する領域の全てを避けていれば、封止樹脂部3の収縮などに起因する引張応力によるクラックなどの不具合を、より確実に防止することができる。
ここでは接続部6bは基板1の主表面1aにインターポーザ6fを介して接しているものとしたが、これはあくまで一例であってこの通りとは限らない。たとえばインターポーザ6fがない構成であってもよい。接続部6bは、基板1の主表面1aと直接接していてもよい。
本実施の形態では、第1部品6はインターポーザ6fを含んでいるので、中空部6cはインターポーザ6fと第1樹脂部6dと、部品本体6aとに囲まれて完全に閉じた空間となっている。したがって、第1部品6を単独で取り出した時にも中空部6cは閉じた空間として規定されている。しかし、中空部6cは、第1部品6を単独で取り出したときにも完全に閉じた空間として確保される空間とは限らない。中空部6cは、第1部品6を単独で取り出したときには単なる凹部であってもよく、第1部品6が主表面1aなどに実装されることによって初めて閉じた空間として規定されるものであってもよい。
本実施の形態において、第1部品6は、中空部6cより上側に樹脂からなる第1樹脂部6dを含み、第1樹脂部6dの上面と封止樹脂部3の上面とは、同一平面内にあることが好ましい。この構成を採用することにより、回路モジュールの上面を平坦にすることができる。
なお、第1樹脂部6dの上面が封止樹脂部3の上面よりも高い位置にあっても、本実施の形態で説明した効果は得られる。第1樹脂部6dの上端が封止樹脂部3の上面から突出していても許されるような状況下では、このような構成であってもよい。
本実施の形態で示したように、少なくとも第1部品6の上面と封止樹脂部3の上面との間の境界を覆うように導体膜7が配置されていることが好ましい。この構成を採用することにより、第1部品6と封止樹脂部3との境界からの水などの侵入を防止することができる。
図5~図10を参照して、本発明に基づく実施の形態1における回路モジュールの製造方法について説明する。
まず、図5に示すように、主表面1aを有する基板1を用意する。基板1は配線基板であってよい。基板1は内部に導体パターン2を含んでいてよい。図6に示すように、部品4,5および第1部品6を主表面1aに実装する。本実施の形態では、予め背が高い第1部品6を用いることが好ましい。第1部品6は、部品本体6aよりも上側の第1樹脂部6dの厚みを大きくすることによって第1部品6全体の高さを調整することができる。通常は、第1部品6の第1樹脂部6dとしてのエポキシ樹脂層の厚みは約0.1mmであって、第1部品6全体の高さは約0.4mmであるとすると、本実施の形態では、第1樹脂部6dとしてのエポキシ樹脂層の厚みを0.4mmとして、第1部品6全体の高さは0.7mmとすることが考えられる。ただし、これはあくまで一例である。
図7に示すように、封止樹脂部3を形成する。封止樹脂部3は、部品4,5および第1部品6を覆うように形成される。この時点では、第1部品6の上面も封止樹脂部3によって覆われていてもよい。封止樹脂部3は、第1部品6以外の部品のうち主表面1aからの高さが最大であるものを封止樹脂部3が覆うように形成される。
図8に示すように、封止樹脂部3の上面を研削加工し、第1部品6の上面を露出させる。第1部品6の上面を露出させる際には、第1部品6の上端の一部が削り取られてもよい。結果的に、図8に示すように、封止樹脂部3の上面と第1部品6の上面とが同一平面内に位置するようになってよい。本実施の形態では、第1部品6以外に主表面1aに実装された部品のうち主表面1aからの高さが最大である部品の高さが0.5mmであるとすると、この高さ0.5mmの部品の上側には封止樹脂部3が厚み0.1mmだけ残って覆うように研削加工を行なった。この研削加工時には第1部品6の第1樹脂部6dとしてのエポキシ樹脂層も研削加工されることとなり、第1部品6の高さは0.6mmとなる。封止樹脂部3と第1部品6とを同時に研削加工しているので、回路モジュールの上面は平坦となる。
図9に示すように、いわゆるハーフカットを行なう。ハーフカットとは、基板などを完全には切断せずに厚み方向の途中まで切り込むことである。図9に示した例では、封止樹脂部3が完全に切り分けられ、基板1の途中まで切り込んでいる。これにより、溝11が形成される。
図10に示すように、導体膜7を形成する。導体膜7は公知技術によって形成することができる。導体膜7は、塗布によって形成してもよい。たとえば銀ペーストを塗布してから硬化させることによって導体膜7を形成することができる。導体膜7は、第1部品6の上面と封止樹脂部3の上面とを一括して覆うように形成される。導体膜7は溝11の内面も覆う。本実施の形態では、ハーフカットした状態で導体膜7の形成を行なっているので、硬化前の銀ペーストが回路モジュールの下面に滲出してくることを防ぐことができる。
図10に示した状態から、個別の回路モジュール101のサイズに分断する。ここでは、既に形成されている溝11に沿って基板1を分断すればよい。こうして、図4に示すような回路モジュール101を得ることができる。
(実施の形態2)
図11~図14を参照して、本発明に基づく実施の形態2における回路モジュールについて説明する。本実施の形態における回路モジュール102の平面図を図11に示す。回路モジュール102の側面図を図12に示す。回路モジュール102の透視平面図を図13に示す。図13におけるXIV-XIV線に関する矢視断面図を図14に示す。回路モジュール102の基本的な構成は、実施の形態1で説明した回路モジュール101と同様である。回路モジュール102は、実施の形態1で説明した回路モジュール101に比べて、主に以下の点で異なる。
図11~図14を参照して、本発明に基づく実施の形態2における回路モジュールについて説明する。本実施の形態における回路モジュール102の平面図を図11に示す。回路モジュール102の側面図を図12に示す。回路モジュール102の透視平面図を図13に示す。図13におけるXIV-XIV線に関する矢視断面図を図14に示す。回路モジュール102の基本的な構成は、実施の形態1で説明した回路モジュール101と同様である。回路モジュール102は、実施の形態1で説明した回路モジュール101に比べて、主に以下の点で異なる。
回路モジュール102においては、第1部品6の上面は、封止樹脂部3の上面より低い位置にあり、第1部品6の上側に、封止樹脂部3の材料よりヤング率が低い樹脂からなる第2樹脂部8が配置されている。ここで示す例では、第2樹脂部8は第1部品6の上面に載っている。第2樹脂部8の上面と封止樹脂部3の上面とは、同一平面内にある。
回路モジュール102においては、第1部品6は、部品本体6aの上面および側面を覆う樹脂部6eを備える。樹脂部6eはたとえば厚み0.1mmのエポキシ樹脂であってよい。第2樹脂部8はたとえばシリコーン樹脂で形成されていてよい。
本実施の形態では、実施の形態1で説明した効果を得ることができる。さらに、第1部品6の上側に、封止樹脂部3の材料よりヤング率が低い樹脂からなる第2樹脂部8が配置されているので、封止樹脂部3の樹脂の収縮に伴う応力が第2樹脂部8によって吸収されやすく、第1部品6の上面にほぼ作用しないようにすることができる。したがって、第1部品6の接続部6bには過大な力が作用しなくなる。こうして、接続部6bにクラックなどの不具合が生じることを防止することができる。特に、本実施の形態では、第1部品6の上面に第2樹脂部8を載せた構造を採用しており、第2樹脂部8によって高さを調整することができるので、第1部品6自体としては、従来どおりの高さのものを使用することができる。
本実施の形態で示したように、少なくとも第2樹脂部8の上面と封止樹脂部3の上面との間の境界を覆うように導体膜7が配置されていることが好ましい。この構成を採用することにより、第2樹脂部8と封止樹脂部3との境界からの水などの侵入を防止することができる。
図5、図15~図20、図14を参照して、本発明に基づく実施の形態2における回路モジュールの製造方法について説明する。
まず、図5に示すように、主表面1aを有する基板1を用意する。ここまでは、実施の形態1で説明した工程と同じである。
図15に示すように、部品4,5および第1部品6を主表面1aに実装する。本実施の形態では、第1部品6は背が高いものとする必要はない。第1部品6は、樹脂部6eとして厚み0.1mmのエポキシ樹脂を備えるものであってよい。
図16に示すように、第1部品6の上にシリコーン樹脂をポッティングする。このシリコーン樹脂としては、常温から100℃程度で硬化し、かつ、回路モジュールを搭載する機器基板のはんだ付け温度である300℃程度では劣化しないものを選択することが好ましい。第1部品6の上にポッティングによって塗布されたシリコーン樹脂の部分がのちに第2樹脂部8となる。図16などでは第2樹脂部8を長方形で示しているが、実際には、第2樹脂部8は、ポッティングによって塗布されているので、このような長方形とは限らず、上に凸な形状となる。第2樹脂部8は、たとえばドーム形状であってよい。
図17に示すように、封止樹脂部3を形成する。封止樹脂部3は、少なくとも部品4,5および第1部品6を覆うように形成される。この時点では、第2樹脂部8の上面も封止樹脂部3によって覆われていてもよい。
図18に示すように、封止樹脂部3の上面を研削加工し、第2樹脂部8の上面を露出させる。第2樹脂部8の上面を露出させる際には、第2樹脂部8の上端の一部が削り取られてもよい。結果的に、図18に示すように、封止樹脂部3の上面と第2樹脂部8の上面とが同一平面内に位置するようになってよい。
図19に示すように、いわゆるハーフカットを行なう。これにより、溝11が形成される。
図20に示すように、導体膜7を形成する。導体膜7は、第2樹脂部8の上面と封止樹脂部3の上面とを一括して覆うように形成される。図20に示した状態から、個別の回路モジュール102のサイズに分断する。ここでは、既に形成されている溝11に沿って基板1を分断すればよい。こうして、図14に示すような回路モジュール102を得ることができる。
(実施の形態3)
図21~図24を参照して、本発明に基づく実施の形態3における回路モジュールについて説明する。本実施の形態における回路モジュール103の平面図を図21に示す。回路モジュール103の側面図を図22に示す。回路モジュール103の透視平面図を図23に示す。図23におけるXXIV-XXIV線に関する矢視断面図を図24に示す。回路モジュール103の基本的な構成は、実施の形態2で説明した回路モジュール102と同様である。回路モジュール103は、実施の形態2で説明した回路モジュール102に比べて、主に以下の点で異なる。
図21~図24を参照して、本発明に基づく実施の形態3における回路モジュールについて説明する。本実施の形態における回路モジュール103の平面図を図21に示す。回路モジュール103の側面図を図22に示す。回路モジュール103の透視平面図を図23に示す。図23におけるXXIV-XXIV線に関する矢視断面図を図24に示す。回路モジュール103の基本的な構成は、実施の形態2で説明した回路モジュール102と同様である。回路モジュール103は、実施の形態2で説明した回路モジュール102に比べて、主に以下の点で異なる。
回路モジュール103では、第1部品6の上側に第2樹脂部8はない。回路モジュール103は、上面に凹部12を有する。凹部12は、第1部品6の上面に対応する領域に設けられている。第1部品6の上面は、封止樹脂部3の上面より低くなっている。第1部品6の上面をなす樹脂部6eを導体膜7が直接覆っている。
本実施の形態においても、実施の形態1で説明したような効果を得ることができる。
図5、図15、図25~図29、図24を参照して、本発明に基づく実施の形態3における回路モジュールの製造方法について説明する。
図5、図15、図25~図29、図24を参照して、本発明に基づく実施の形態3における回路モジュールの製造方法について説明する。
まず、図5に示すように、主表面1aを有する基板1を用意する。図15に示すように、部品4,5および第1部品6を主表面1aに実装する。ここまでは、実施の形態2で説明した工程と同じである。
図25に示すように、第1部品6の上に樹脂をポッティングする。こうして、第1部品6の上に樹脂部9を形成する。樹脂部9の材料としては、封止樹脂部3の材料である樹脂の硬化温度である約150℃では劣化せず、かつ、アルコールなどの液体エッチャーによって除去することができる樹脂が選択される。具体的にはたとえばブチラール樹脂が採用可能である。図25では樹脂部9を長方形で示しているが、実際には、樹脂部9は、ポッティングによって塗布されているので、このような長方形とは限らず、上に凸な形状となる。樹脂部9は、たとえばドーム形状であってよい。
たとえば第1部品6の高さが0.4mmであり、最も高い部品の高さが0.5mmであり、最も高い部品の上における封止樹脂部3の厚みが0.1mmであるものとすると、樹脂部9は0.2mmより厚く形成する。たとえば樹脂部9は厚み0.3mmとなるように形成する。
図26に示すように、封止樹脂部3を形成する。封止樹脂部3は、少なくとも部品4,5および第1部品6を覆うように形成される。この時点では、樹脂部9の上面も封止樹脂部3によって覆われていてもよい。
封止樹脂部3の上面を研削加工し、樹脂部9を露出させ、さらに樹脂部9をエッチングなどの公知技術によって除去する。たとえばアルコールなどのエッチャーを用いて樹脂部9を除去する。その結果、図27に示すように、第1部品6に対応する領域に凹部12が存在する構成を得ることができる。凹部12は、図においては単純化して表示しているが、実際には、上から下まで同じ径とは限らずテーパ状となっていてもよい。凹部12は、たとえば下方にいくにつれて幅が狭くなっていてもよい。
図28に示すように、いわゆるハーフカットを行なう。これにより、溝11が形成される。
図29に示すように、導体膜7を形成する。導体膜7は、凹部12の内面と封止樹脂部3の上面とを一括して覆うように形成される。図29に示した状態から、個別の回路モジュール103のサイズに分断する。ここでは、既に形成されている溝11に沿って基板1を分断すればよい。こうして、図24に示すような回路モジュール103を得ることができる。
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1 基板、1a 主表面、2 導体パターン、3 封止樹脂部、4,5 部品、6 第1部品、6a 部品本体、6b 接続部、6c 中空部、6d 第1樹脂部、6e 樹脂部、6f インターポーザ、7 導体膜、8 第2樹脂部、9 (のちに除去される予定の)樹脂部、11 溝、12 凹部、101,102,103 回路モジュール。
Claims (5)
- 主表面を有する基板と、
前記主表面に実装された第1部品と、
前記主表面を覆いつつ前記第1部品の少なくとも側面を覆う封止樹脂部とを備え、
前記第1部品は中空部を有しており、前記第1部品は、前記中空部に露出する接続部を備え、
前記封止樹脂部は前記第1部品の上面のうち前記中空部に対応する領域の少なくとも一部を避けて配置されている、回路モジュール。 - 前記第1部品は、前記中空部より上側に樹脂からなる第1樹脂部を含み、
前記第1樹脂部の上面と前記封止樹脂部の上面とは、同一平面内にある、請求項1に記載の回路モジュール。 - 前記第1部品の上面は、前記封止樹脂部の上面より低い位置にあり、前記第1部品の上側に、前記封止樹脂部の材料よりヤング率が低い樹脂からなる第2樹脂部が配置されており、前記第2樹脂部の上面と前記封止樹脂部の上面とは、同一平面内にある、請求項1に記載の回路モジュール。
- 少なくとも前記第1部品の上面と前記封止樹脂部の上面との間の境界を覆うように導体膜が配置されている、請求項1または2に記載の回路モジュール。
- 少なくとも前記第2樹脂部の上面と前記封止樹脂部の上面との間の境界を覆うように導体膜が配置されている、請求項3に記載の回路モジュール。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018558916A JP6780710B2 (ja) | 2016-12-28 | 2017-11-24 | 回路モジュール |
| CN201780081531.XA CN110114870B (zh) | 2016-12-28 | 2017-11-24 | 电路模块 |
| US16/454,302 US10818566B2 (en) | 2016-12-28 | 2019-06-27 | Circuit module |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016254777 | 2016-12-28 | ||
| JP2016-254777 | 2016-12-28 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| US16/454,302 Continuation US10818566B2 (en) | 2016-12-28 | 2019-06-27 | Circuit module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2018123382A1 true WO2018123382A1 (ja) | 2018-07-05 |
Family
ID=62707507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2017/042218 Ceased WO2018123382A1 (ja) | 2016-12-28 | 2017-11-24 | 回路モジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10818566B2 (ja) |
| JP (1) | JP6780710B2 (ja) |
| CN (1) | CN110114870B (ja) |
| WO (1) | WO2018123382A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020067468A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 電子部品モジュールおよび電子部品モジュールの製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12055633B2 (en) * | 2020-08-25 | 2024-08-06 | Lumentum Operations Llc | Package for a time of flight device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001243437A (ja) * | 2000-02-29 | 2001-09-07 | Toshiba Chem Corp | データキャリアモジュール、データキャリア及びデータキャリアの製造方法 |
| JP2003115563A (ja) * | 2001-10-04 | 2003-04-18 | Toshiba Corp | 電気部品とその製造方法 |
| JP2009033333A (ja) * | 2007-07-25 | 2009-02-12 | Nippon Dempa Kogyo Co Ltd | 圧電部品 |
| WO2013146374A1 (ja) * | 2012-03-26 | 2013-10-03 | 株式会社村田製作所 | 弾性波装置及びその製造方法 |
| WO2014080931A1 (ja) * | 2012-11-21 | 2014-05-30 | 株式会社カネカ | 放熱構造体 |
| JP2017175427A (ja) * | 2016-03-24 | 2017-09-28 | 京セラ株式会社 | 弾性表面波装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005110017A (ja) | 2003-09-30 | 2005-04-21 | Toshiba Corp | 高周波フィルタモジュール及びその製造方法 |
| DE102006033319B4 (de) * | 2006-07-17 | 2010-09-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements in Halbleiterchipgröße mit einem Halbleiterchip |
| US7928538B2 (en) * | 2006-10-04 | 2011-04-19 | Texas Instruments Incorporated | Package-level electromagnetic interference shielding |
| JP5003260B2 (ja) * | 2007-04-13 | 2012-08-15 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2010165748A (ja) * | 2009-01-13 | 2010-07-29 | Renesas Electronics Corp | 電子装置 |
| JP2011146486A (ja) * | 2010-01-13 | 2011-07-28 | Panasonic Corp | 光学デバイスおよびその製造方法ならびに電子機器 |
| US8492203B2 (en) * | 2011-01-21 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method for forming semiconductor package having build-up interconnect structure over semiconductor die with different CTE insulating layers |
| JP2013062328A (ja) * | 2011-09-12 | 2013-04-04 | Toshiba Corp | 半導体装置 |
| JP5864180B2 (ja) * | 2011-09-21 | 2016-02-17 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| CN103871961B (zh) * | 2012-12-17 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
| US9484313B2 (en) * | 2013-02-27 | 2016-11-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with thermal-enhanced conformal shielding and related methods |
| CN103400825B (zh) * | 2013-07-31 | 2016-05-18 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| US9263425B2 (en) * | 2013-12-11 | 2016-02-16 | Infineon Technologies Austria Ag | Semiconductor device including multiple semiconductor chips and a laminate |
| JP6190732B2 (ja) * | 2014-01-30 | 2017-08-30 | 新光電気工業株式会社 | 放熱板及び半導体装置 |
| US20150221578A1 (en) * | 2014-02-05 | 2015-08-06 | Infineon Technologies Ag | Semiconductor package and method for producing a semiconductor |
| JP2015154032A (ja) * | 2014-02-19 | 2015-08-24 | 株式会社東芝 | 配線基板とそれを用いた半導体装置 |
| FR3018630A1 (fr) * | 2014-03-11 | 2015-09-18 | St Microelectronics Grenoble 2 | Boitier electronique perfore et procede de fabrication |
| TWI549235B (zh) * | 2014-07-03 | 2016-09-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法與定位構形 |
| US9941219B2 (en) * | 2014-09-19 | 2018-04-10 | Intel Corporation | Control of warpage using ABF GC cavity for embedded die package |
| JP6557968B2 (ja) * | 2014-12-25 | 2019-08-14 | 日亜化学工業株式会社 | パッケージ、発光装置及びそれらの製造方法 |
| JP6323622B2 (ja) * | 2015-11-05 | 2018-05-16 | 株式会社村田製作所 | 部品実装基板 |
-
2017
- 2017-11-24 JP JP2018558916A patent/JP6780710B2/ja active Active
- 2017-11-24 CN CN201780081531.XA patent/CN110114870B/zh active Active
- 2017-11-24 WO PCT/JP2017/042218 patent/WO2018123382A1/ja not_active Ceased
-
2019
- 2019-06-27 US US16/454,302 patent/US10818566B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001243437A (ja) * | 2000-02-29 | 2001-09-07 | Toshiba Chem Corp | データキャリアモジュール、データキャリア及びデータキャリアの製造方法 |
| JP2003115563A (ja) * | 2001-10-04 | 2003-04-18 | Toshiba Corp | 電気部品とその製造方法 |
| JP2009033333A (ja) * | 2007-07-25 | 2009-02-12 | Nippon Dempa Kogyo Co Ltd | 圧電部品 |
| WO2013146374A1 (ja) * | 2012-03-26 | 2013-10-03 | 株式会社村田製作所 | 弾性波装置及びその製造方法 |
| WO2014080931A1 (ja) * | 2012-11-21 | 2014-05-30 | 株式会社カネカ | 放熱構造体 |
| JP2017175427A (ja) * | 2016-03-24 | 2017-09-28 | 京セラ株式会社 | 弾性表面波装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020067468A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社村田製作所 | 電子部品モジュールおよび電子部品モジュールの製造方法 |
| JPWO2020067468A1 (ja) * | 2018-09-28 | 2021-08-30 | 株式会社村田製作所 | 電子部品モジュール |
| JP7063390B2 (ja) | 2018-09-28 | 2022-05-09 | 株式会社村田製作所 | 電子部品モジュール |
| US11510311B2 (en) | 2018-09-28 | 2022-11-22 | Murata Manufacturing Co., Ltd. | Electronic component module and method for manufacturing electronic component module |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110114870B (zh) | 2023-07-21 |
| US10818566B2 (en) | 2020-10-27 |
| JP6780710B2 (ja) | 2020-11-04 |
| JPWO2018123382A1 (ja) | 2019-10-31 |
| CN110114870A (zh) | 2019-08-09 |
| US20190318973A1 (en) | 2019-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6671441B2 (ja) | 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール | |
| JP5576543B1 (ja) | 回路モジュール | |
| US7969072B2 (en) | Electronic device and manufacturing method thereof | |
| JP6342591B2 (ja) | 電子部品収納用パッケージ、電子装置および電子モジュール | |
| JP4863935B2 (ja) | 電子部品パッケージおよびその製造方法 | |
| JP4555369B2 (ja) | 電子部品モジュール及びその製造方法 | |
| JP6797234B2 (ja) | 半導体パッケージ構造体及びその製造方法 | |
| JP6780710B2 (ja) | 回路モジュール | |
| JP2019192825A (ja) | 電子部品収納用パッケージ、電子装置、および電子モジュール | |
| JP6365360B2 (ja) | 電子装置及びその製造方法 | |
| EP3680211B1 (en) | Sensor unit and method of interconnecting a substrate and a carrier | |
| JP2018506171A (ja) | 簡易に製造可能な電気部品及び電気部品の製造方法 | |
| JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
| JP6194804B2 (ja) | モールドパッケージ | |
| JP4493481B2 (ja) | 多数個取り配線基板 | |
| JP2013539253A (ja) | モジュール及びその製造方法 | |
| JP2011097247A (ja) | 高周波モジュールおよびその製造方法 | |
| JP2008300462A (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP4423162B2 (ja) | 多数個取り配線基板 | |
| JP4051379B2 (ja) | 半導体装置の製造方法 | |
| JP5335286B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR101507200B1 (ko) | Mems 패키지 및 그 제조 방법 | |
| TWI398935B (zh) | 晶片載板及其封裝結構與方法 | |
| JP2007042702A (ja) | 半導体装置 | |
| JP2012191054A (ja) | 多数個取り配線基板および配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 17889103 Country of ref document: EP Kind code of ref document: A1 |
|
| ENP | Entry into the national phase |
Ref document number: 2018558916 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 17889103 Country of ref document: EP Kind code of ref document: A1 |