[go: up one dir, main page]

WO2018193554A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2018193554A1
WO2018193554A1 PCT/JP2017/015723 JP2017015723W WO2018193554A1 WO 2018193554 A1 WO2018193554 A1 WO 2018193554A1 JP 2017015723 W JP2017015723 W JP 2017015723W WO 2018193554 A1 WO2018193554 A1 WO 2018193554A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor wafer
manufacturing
range
mesa groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/015723
Other languages
English (en)
French (fr)
Inventor
小笠原　淳
浩二 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to PCT/JP2017/015723 priority Critical patent/WO2018193554A1/ja
Priority to CN201780000855.6A priority patent/CN109121423B/zh
Priority to JP2017540673A priority patent/JP6396598B1/ja
Priority to TW106126889A priority patent/TWI657512B/zh
Publication of WO2018193554A1 publication Critical patent/WO2018193554A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/10—Electrophoretic coating characterised by the process characterised by the additives used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/12—Electrophoretic coating characterised by the process characterised by the article coated

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • lead-free glass fine particles not containing lead are deposited on a mesa groove of a semiconductor wafer by electrophoretic deposition (EPD), and then the lead deposited in the mesa groove.
  • the passivation film of the semiconductor device is formed by baking the free glass fine particles to vitrify.
  • lead-free glass fine particles are deposited on the bottom of the mesa groove of the semiconductor wafer in the glass film forming step by electrophoretic deposition.
  • a passivation film obtained by firing a deposit of lead-free glass fine particles and vitrifying it is also formed at the bottom of the mesa groove.
  • the silicon of the semiconductor wafer and the glass that is a passivation film, that is, a plurality of different materials are used. Need to be cut.
  • the lead-free glass fine particles that cause cracks at the time of cutting of the semiconductor wafer are formed at the bottom of the mesa groove of the semiconductor wafer. There is also a problem of being deposited.
  • the present invention by controlling the characteristics of the suspension used in the glass film forming step, at least a part of the bottom of the mesa groove is exposed (the lead-free glass fine particles are partially formed on at least a part of the bottom of the mesa groove.
  • the glass film of the lead-free glass fine particle deposit can be accurately formed to a predetermined thickness so as to cover the periphery of the opening end of the mesa groove and the side wall of the mesa groove.
  • a method for manufacturing a semiconductor device includes: A semiconductor wafer preparation step of preparing a semiconductor wafer having mesa grooves formed on a glass coating formation surface, and a suspension in which lead-free glass fine particles are suspended in a solvent, the first electrode plate and the second electrode plate are A state in which the semiconductor wafer is placed between the first electrode plate and the second electrode plate while facing each other while being immersed in the suspension, and the glass film forming surface faces the first electrode plate side A glass film forming step of forming a glass film on the glass film forming surface by electrophoretic deposition, and a method for manufacturing a semiconductor device, In the glass film forming step, at least a part of the bottom of the mesa groove is exposed, the glass film that is a deposit of the lead-free glass fine particles is formed around the opening end of the mesa groove and the side wall of the mesa groove.
  • the suspension used in the glass film forming step is After controlling the dielectric constant of the solvent containing the lead-free glass fine particles to the first range, a mixed liquid containing an organic solvent and nitric acid as an electrolyte is added to the solvent, and the electric conductivity is set to a second value. Suspension controlled to range The first range of the dielectric constant of the solvent is in the range of 5-7; The second range of the electric conductivity of the suspension is 20 nS / cm to 100 nS / cm.
  • the electrical conductivity of the suspension is controlled in the second range by adjusting the mixed solution.
  • the mixture Before being added to the solvent, the mixture is controlled in electrical conductivity to a third range, and the third range of electrical conductivity of the mixture is 90 ⁇ S / cm to 130 ⁇ S / cm. It is a range.
  • the organic solvent is isopropyl alcohol or ethyl acetate.
  • the electrical conductivity of the mixed liquid is controlled to the third range by adjusting a ratio of the nitric acid in the mixed liquid.
  • the solvent is a mixed solvent containing isopropyl alcohol and ethyl acetate.
  • the dielectric constant of the solvent is controlled to the first range by adjusting a ratio of the ethyl acetate in the mixed solvent.
  • the lead-free glass fine particles are lead-free glass fine particles containing at least one of SiO 2 , Al 2 O 3 , CaO, MgO, ZnO, B 2 O 3 , and BaO.
  • the semiconductor wafer preparation step Preparing a semiconductor wafer having a pn junction parallel to the main surface; Forming an exposed portion of the pn junction on the inner surface of the mesa groove by forming a mesa groove having a depth exceeding the pn junction from one surface of the semiconductor wafer; And a step of forming a base insulating film 121 on the inner surface of the mesa groove so as to cover the exposed portion of the pn junction.
  • the suspension is characterized by not containing a surfactant.
  • the semiconductor wafer preparation step includes a step of forming an exposed portion of a pn junction of a side wall of the mesa groove on the surface of the semiconductor wafer, and forming a base insulating film on the surface of the semiconductor wafer so as to cover the exposed portion of the pn junction And a step of performing.
  • the glass coating forming step is characterized in that the glass coating is formed on the surface of the base insulating film around the opening end of the mesa groove and on the side wall of the mesa groove.
  • the method further comprises forming an anode electrode between two adjacent mesa grooves on the one surface of the semiconductor wafer and forming a cathode electrode on the other surface of the semiconductor wafer.
  • the glass coating covers an exposed portion of the pn junction through the base insulating film.
  • the method further includes a semiconductor wafer cutting step of cutting the semiconductor wafer along the vicinity of the center of the bottom portion of the mesa groove where the glass coating is not formed to form the semiconductor wafer into chips.
  • a method of manufacturing a semiconductor device includes a semiconductor wafer preparation step of preparing a semiconductor wafer W having mesa grooves formed on a glass film forming surface, and a suspension in which lead-free glass fine particles are suspended in a solvent.
  • the first electrode plate and the second electrode plate are placed facing each other in a state of being immersed in the suspension, and the glass film forming surface is disposed between the first electrode plate and the second electrode plate.
  • the glass film forming step at least a part of the bottom of the mesa groove is exposed so that the glass film, which is a deposit of lead-free glass fine particles, covers the periphery of the opening end of the mesa groove and the side wall of the mesa groove.
  • the suspension used in the glass coating formation step is a mixed solution containing an organic solvent and nitric acid as an electrolyte in the solvent after controlling the dielectric constant of the solvent containing lead-free glass fine particles to the first range. (Electrolyte solution) is added and the electric conductivity is controlled to be in the second range. Furthermore, the first range of the dielectric constant of the solvent is in the range of 5-7. Furthermore, the second range of electrical conductivity of the suspension is in the range of 20 nS / cm to 100 nS / cm.
  • the glass film of the lead-free glass fine particle deposit is accurately coated to a predetermined thickness so as to cover the periphery of the opening end of the mesa groove and the side wall of the mesa groove. Can be formed.
  • FIG. 1 is a diagram illustrating a process of a method for manufacturing a semiconductor device according to the first embodiment.
  • FIG. 2 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 1.
  • FIG. 3 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 2.
  • FIG. 4 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 3.
  • FIG. 5 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 4.
  • FIG. 6 is a diagram illustrating steps in the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 5.
  • FIG. 5 is a diagram illustrating steps in the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 5.
  • FIG. 7 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 6.
  • FIG. 8 is a diagram illustrating steps of the method for manufacturing the semiconductor device according to the first embodiment, which are subsequent to FIG. 7.
  • FIG. 9 is a cross-sectional view of the glass film forming apparatus 1 as seen from the lateral direction.
  • FIG. 10 is a diagram illustrating an example of the composition of the suspension 12 used in the electrophoretic deposition method of the semiconductor device manufacturing method according to the first embodiment.
  • FIG. 11 is a diagram showing an example of the relationship between the dielectric constant and the ratio of isopropyl alcohol to ethyl acetate in the solvent (1) which is a mixed solvent containing isopropyl alcohol and ethyl acetate.
  • FIG. 12 is a diagram illustrating an example of the relationship between the electrical conductivity of the suspension 12 and the adhesion state of the deposit on the bottom 120 a of the mesa groove 120.
  • FIG. 13 is a photograph of the upper surface of the semiconductor wafer in a state where the glass coating 124 before firing is formed in the glass coating formation step.
  • FIG. 14 is a photograph of a cross section of the mesa groove 120 including the glass coating 124 after firing in the glass coating forming step.
  • the method of manufacturing a semiconductor device according to the first embodiment includes a “semiconductor wafer preparation step”, a “glass film formation step”, an “oxide film removal step”, and a “roughened region”.
  • the “forming process”, “electrode forming process”, and “semiconductor wafer cutting process” are performed in this order.
  • the semiconductor device manufacturing method according to the embodiment will be described below in the order of steps.
  • a p + type diffusion layer 112 is formed by diffusion of p type impurities from one surface of an n ⁇ type semiconductor wafer (for example, an n ⁇ type silicon wafer having a diameter of 4 inches) 110,
  • An n + -type diffusion layer 114 is formed by diffusion of n-type impurities from the other surface to prepare a semiconductor wafer W in which a pn junction parallel to the main surface is formed (FIG. 1).
  • oxide films 116 and 118 are formed on the surfaces of the p + type diffusion layer 112 and the n + type diffusion layer 114 by thermal oxidation (FIG. 1).
  • a predetermined opening is formed in a predetermined portion of the oxide film 116 by a photoetching method.
  • the semiconductor wafer is subsequently etched to form a groove (mesa groove) 120 having a depth exceeding the pn junction from one surface of the semiconductor wafer (FIG. 2).
  • the exposed portion A of the pn junction is formed on the inner surface (side wall) of the groove 120. That is, the exposed portion A of the pn junction of the side wall of the mesa groove 120 is formed on the surface of the semiconductor wafer.
  • a base insulating film 121 made of a silicon oxide film is formed on the inner surface of the groove 120 by a thermal oxidation method using dry oxygen (DryO 2 ) (FIG. 3). That is, the base insulating film 121 is formed on the surface of the semiconductor wafer (the inner surface of the groove 120) so as to cover the exposed portion A of the pn junction.
  • DryO 2 dry oxygen
  • the mesa groove 120 has a bottom portion 120a, an opening end 120b, and a side wall 120c.
  • the bottom 120 a, the opening end 120 b, and the sidewall 120 c indicate the surface of the base insulating film 121.
  • a part of the bottom 120a, the opening end 120b, and the side wall 120c of the mesa groove 120 are simply defined as a part of the glass film forming surface.
  • the inner surface of the mesa groove 120 indicates the surface of the p + type diffusion layer 112 and the n ⁇ type diffusion layer 114.
  • the thickness of the base insulating film 121 is, for example, in the range of 5 nm to 60 nm (for example, 20 nm).
  • the base insulating film 121 is formed by placing the semiconductor wafer in a diffusion furnace and then treating it at a temperature of 900 ° C. for 10 minutes while flowing an oxygen gas. If the thickness of the base insulating film 121 is less than 5 nm, the effect of reducing the BT resistance may not be obtained. On the other hand, if the thickness of the base insulating film 121 exceeds 60 nm, it may not be possible to form a glass film by electrophoretic deposition in the next glass film forming process.
  • the semiconductor wafer W having the mesa groove 120 formed on the glass film forming surface is prepared.
  • the glass film 124 which is a deposit of lead-free glass fine particles, is opened in the mesa groove 120 by electrophoretic deposition with at least a part of the bottom 120a of the mesa groove 120 exposed.
  • the glass coating 124 is densified by forming it so as to cover the periphery of the end 120b and the side wall 120c (the surface of the base insulating film 121) of the mesa groove 120 and baking the glass coating 124 (FIG. 4).
  • the fired glass film is also denoted by the same reference numeral 124 as that of the glass film before firing.
  • the glass coating 124 covers the periphery of the opening end 120 b of the mesa groove 120 and the side wall 120 c (surface of the base insulating film 121) of the mesa groove 120 and is adjacent to the side wall 120 c of the mesa groove 120.
  • a part of the bottom 120a of the mesa groove 120 (for example, near the center of the bottom 120a) is also covered (at least a part of the bottom 120a of the mesa groove 120 is exposed).
  • the glass film 124 is formed on the surface of the base insulating film 121 around the opening end 120b of the mesa groove 120 and the side wall 120c of the mesa groove 120.
  • the glass coating 124 covers the exposed portion A of the pn junction via the base insulating film 121.
  • a glass film forming apparatus having the following configuration, that is, a tank 10 for storing a suspension 12 in which lead-free glass fine particles are suspended in a solvent, is opposed to each other.
  • the first and second electrode plates 14 and 16 installed in the tank 10 in a state and the first and second electrode plates 14 and 16 are disposed between the first electrode plate 14 and the second electrode plate 16, and the semiconductor wafer W is disposed at a predetermined position.
  • a glass film forming apparatus provided with a semiconductor wafer placement jig (not shown) for powering and a power supply device 20 for applying a potential to the first electrode plate 14 and the second electrode plate 16 is used (FIG. 9).
  • the first electrode plate 14 connected to the plus terminal and the minus terminal are connected to the inside of the tank 10 storing the suspension 12 in which the lead-free glass fine particles are suspended in the solvent.
  • the second electrode plate 16 is placed oppositely in a state of being immersed in the suspension 12, and the semiconductor wafer W is placed between the first electrode plate 14 and the second electrode plate 16 on the surface on which the glass film is to be formed (
  • the glass coating 124 is formed on the glass coating formation planned surface by the electrophoretic deposition method in a state where the inner surface of the groove) is arranged in a posture facing the first electrode plate 14 side.
  • a voltage of 10 V to 800 V (for example, 400 V) is applied as a voltage applied between the first electrode plate 14 and the second electrode plate 16.
  • this glass film forming step is a glass film that is a deposit of lead-free glass fine particles with at least a part of the bottom 120a of the mesa groove 120 (the surface of the base oxide film 121 in the bottom 120a) exposed. Is formed so as to cover the periphery of the opening end 120b of the mesa groove and the side wall 120c of the mesa groove.
  • the suspension 12 used in this glass film forming step is controlled in the first range of the dielectric constant of the solvent (1) containing the lead-free glass fine particles, and then the organic solvent and the solvent (1).
  • This is a suspension obtained by adding a mixed solution (electrolyte solution (2)) containing nitric acid as an electrolyte and controlling the electric conductivity (EC: Electro Conductivity) within the second range (see FIG. 10).
  • this suspension 12 does not contain surface activity.
  • the lead-free glass particles made of lead-free glass include, for example, at least one of the following glass particles, that is, SiO 2 , Al 2 O 3 , CaO, MgO, ZnO, B 2 O 3 , BaO. And lead-free glass particles prepared from a melt obtained by melting a raw material containing substantially no Pb.
  • the solvent (1) is a mixed solvent of isopropyl alcohol and ethyl acetate.
  • the dielectric constant of the solvent (1) is controlled to the first range described above by adjusting the ratio of ethyl acetate in the mixed solvent.
  • the first range of the dielectric constant of the solvent (1) is in the range of 5-7.
  • FIG. 11 is a diagram showing an example of the relationship between the dielectric constant and the ratio of isopropyl alcohol to ethyl acetate in the solvent (1) which is a mixed solvent containing isopropyl alcohol and ethyl acetate.
  • the dielectric constant of the solvent (1) can be adjusted to the first range described above by adjusting the ratio of ethyl acetate in the mixed solvent.
  • the electrolyte (2) is a mixed solution of an organic solvent (isopropyl alcohol (IPA)) and nitric acid (HNO 3 ).
  • the volume ratio of the organic solvent and nitric acid in this mixed solution is, for example, 1000: 1 to 5.
  • IPA isopropyl alcohol
  • HNO 3 nitric acid
  • the organic solvent ethyl acetate, acetone, ethanol, and other organic solvents can be selected as long as desired characteristics can be obtained.
  • the electric conductivity of the suspension 12 is controlled to the second range described above by adjusting the above-described mixed solution (electrolyte solution (2)).
  • the second range of the electrical conductivity of the suspension 12 is in the range of 20 nS / cm to 100 nS / cm.
  • the electrical conductivity (conductivity) of the suspension in which the lead glass powder is suspended is 150. ⁇ 50 ⁇ S / cm (refer to the above-mentioned JP-A-57-143832).
  • the lead glass powder is commercially available under the trade name IP760 from Innotech, USA (see the lower right column on page 1 of JP-A-57-143832).
  • the electrical conductivity condition (150 ⁇ 50 ⁇ S / cm) of this conventional suspension is compared with the second range (20 nS / cm to 100 nS / cm) of the electrical conductivity of the suspension 12 of the present application described above. Differ greatly (in the range of high electrical conductivity).
  • Japanese Patent Application Laid-Open No. 57-143832 discloses that when the conductivity of the suspension is 100 ⁇ S / cm or less, not only the surface where the PN junction end of the mesa semiconductor element is exposed, but also other It is described that a glass film is also formed on this portion, for example, a SiO 2 film, and this has an adverse effect in the subsequent manufacturing process.
  • the conventional electrophoretic deposition method for depositing lead glass powder containing lead described in JP-A-57-143832 is used by setting the conductivity of the suspension to 100 ⁇ S / cm or less. Not supposed to do.
  • the second range of the electric conductivity of the suspension 12 is the mesa groove with high accuracy in a state where at least a part of the bottom 120a of the mesa groove 120 is exposed to the lead-free glass fine particles.
  • the condition for depositing on 120 is set to a very low range of 20 nS / cm to 100 nS / cm, which is not used in the above-mentioned conventional technique, and is 100 ⁇ S / cm or less.
  • the lead-free glass applied in the present embodiment cannot be deposited in the mesa groove of the semiconductor element by the electrophoretic deposition method under the above-described conventional electrical conductivity condition of the suspension (150 ⁇ 50 ⁇ S / cm). Has been confirmed.
  • the electrical conductivity of the mixed solution is controlled in the third range before being added to the solvent (1) described above.
  • the electrical conductivity of the mixed solution is controlled to the third range described above by adjusting the ratio of nitric acid in the mixed solution.
  • the third range of the electric conductivity of this mixed solution is in the range of 90 ⁇ S / cm to 130 ⁇ S / cm.
  • the electrolyte solution (2) is about 30 to 40 cc.
  • the dielectric constant of the solvent containing the lead-free glass fine particles is controlled within the first range (5 to 11), and then the dielectric constant is changed to the first dielectric constant.
  • Electrolytic solution (2) was added to the solvent controlled to the range (mixed solvent of isopropyl alcohol (IPA) and ethyl acetate) to control the electric conductivity to the second range (20 nS / cm to 100 nS / cm).
  • the lead-free glass particles in the suspension are deposited on the mesa grooves of the semiconductor wafer by electrophoretic deposition using the suspension.
  • the electric conductivity of the electrolyte (2) is controlled within the third range (90 ⁇ S / cm to 130 ⁇ S / cm).
  • the thickness of the lead-free glass fine particles deposited in the mesa groove formed in the semiconductor wafer can be controlled to a predetermined thickness with high accuracy.
  • the thickness of the lead-free glass particulate deposit is controlled to a predetermined thickness
  • the thickness of the passivation film obtained by firing and depositing the deposit is also controlled to a predetermined thickness. It is possible to improve the reliability of the semiconductor device by reducing variations in the insulating properties (reverse characteristics) of the passivation film of the semiconductor device cut and separated from the semiconductor wafer.
  • Electrode formation step Ni plating is performed on the semiconductor wafer W to form the anode electrode 134 on the roughened region 132 (between two adjacent mesa grooves 120 on one surface of the semiconductor wafer W). Then, the cathode electrode 136 is formed on the other surface of the semiconductor wafer W (FIG. 7).
  • (F) Semiconductor wafer cutting step Next, the semiconductor wafer is cut into chips by cutting the semiconductor wafer along the vicinity of the center of the bottom 120a of the mesa groove 120 where the glass coating 124 is not formed by dicing, laser, or the like.
  • a semiconductor device (mesa type pn diode) 100 is manufactured (FIG. 8).
  • the glass coating 124 of the lead-free glass fine particle deposit is formed so as to cover the periphery of the opening end 120b of the mesa groove 120 and the side wall 120c of the mesa groove 120. It is formed to a predetermined thickness with high accuracy.
  • the glass (glass coating 124) as the passivation film is cut. There is no need.
  • the semiconductor device (mesa type pn diode) 100 can be manufactured.
  • FIG. 12 is a diagram showing an example of the relationship between the electrical conductivity of the suspension 12 and the adhesion state of the deposit on the bottom 120a of the mesa groove 120.
  • FIG. 13 is a photograph of the upper surface of the semiconductor wafer in a state where the glass coating 124 before firing is formed in the glass coating formation step.
  • FIG. 14 is a photograph of a cross section of the mesa groove 120 including the fired glass coating 124 in the glass coating formation step.
  • the second range of the electrical conductivity of the suspension 12 is set to a range of 20 nS / cm to 100 nS / cm, so that the lead-free glass fine particles can be removed at least from the bottom 120a of the mesa groove 120. It can be deposited in the mesa groove 120 accurately with a part (for example, near the center of the bottom 120a) exposed.
  • the glass film forming step before firing, at least a part of the bottom 120a of the mesa groove 120 (for example, near the center of the bottom 120a) is exposed, It has been confirmed that the glass coating 124 is formed so as to cover the periphery of the opening end 120 b of the mesa groove 120 and the side wall 120 c of the mesa groove 120.
  • the glass coating 124 is opened in the mesa groove 120 in a state where at least a part of the bottom 120 a of the mesa groove 120 is exposed after firing in the glass film forming step according to the embodiment. It can be confirmed that it is formed so as to cover the periphery of the end 120 b and the side wall 120 c of the mesa groove 120.
  • the adherence of lead-free glass particles to the semiconductor wafer is not stable, and the thickness of the lead-free glass particles deposited in the mesa groove is accurately adjusted. It cannot be controlled to a predetermined thickness.
  • the glass film of the lead-free glass fine particle deposit is opened in the mesa groove with at least a part of the bottom of the mesa groove exposed. It can be accurately formed to a predetermined thickness so as to cover the periphery of the end and the side wall of the mesa groove.
  • the adherence of lead-free glass particles to the semiconductor wafer is stable, and the thickness of the deposit of lead-free glass particles deposited in the mesa groove can be accurately controlled to a predetermined thickness.
  • a method for manufacturing a semiconductor device includes a semiconductor wafer preparation step of preparing a semiconductor wafer W having a mesa groove formed on a glass film formation surface, and a lead-free glass fine particle suspended in a solvent.
  • the first electrode plate and the second electrode plate are placed opposite to each other in the suspended suspension and the semiconductor wafer is placed between the first electrode plate and the second electrode plate.
  • a glass film forming step of forming a glass film on the glass film forming surface by electrophoretic deposition with the glass film forming surface facing the first electrode plate.
  • the glass film which is a deposit of lead-free glass fine particles, is covered with the periphery of the opening end 120b of the mesa groove and the side wall of the mesa groove with at least a part of the bottom of the mesa groove exposed.
  • the suspension used in the glass film forming step is prepared by controlling the dielectric constant of the solvent containing lead-free glass fine particles in the first range, and then adding the organic solvent and the nitric acid that is an electrolyte to the solvent.
  • a mixed liquid (electrolyte solution) containing and a suspension whose electric conductivity is controlled in the second range the first range of the dielectric constant of the solvent is in the range of 5-7,
  • the second range of electrical conductivity of the suspension is in the range of 20 nS / cm to 100 nS / cm.
  • the glass film of the lead-free glass fine particle deposit is accurately coated to a predetermined thickness so as to cover the periphery of the opening end of the mesa groove and the side wall of the mesa groove. Can be formed.
  • a semiconductor wafer plate made of silicon is used as the semiconductor wafer, but the present invention is not limited to this.
  • a semiconductor wafer made of SiC, GaN, GaO or the like can be used.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Dicing (AREA)

Abstract

半導体装置の製造方法は、ガラス被膜形成面にメサ溝１２０が形成された半導体ウェーハＷを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液１２に、第１電極板１４と第２電極板１６とを前記懸濁液に浸漬した状態で対向して設置するとともに、前記第１電極板と前記第２電極板との間に前記半導体ウェーハを前記ガラス被膜形成面が前記第１電極板側に向いた状態で、電気泳動堆積法により前記ガラス被膜形成面にガラス被膜１２４を形成するガラス被膜形成工程と、を含む。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法に関する発明である。
　従来、半導体ウェーハの表面にガラス被膜を形成するガラス被膜形成工程を含む半導体装置の製造方法が知られている（例えば、特開平８－６４５５７号公報、特開２０１４－１８７１４４号公報、特開昭２００５－２４３８９３号公報、特開昭５７－１４３８３２号公報参照）。
　この従来の半導体装置の製造方法においては、電気泳動堆積法（ＥＰＤ：Ｅｌｅｃｔｒｏｐｈｏｒｅｔｉｃ　Ｄｅｐｏｓｉｔｉｏｎ）により、鉛を含まない鉛フリーガラス微粒子を半導体ウェーハのメサ溝に堆積させ、その後、当該メサ溝に堆積した鉛フリーガラス微粒子を焼成して、ガラス化することで、半導体装置のパッシベーション膜を形成する。
　特に、上述の従来の半導体装置の製造方法では、電気泳動堆積法によるガラス被膜形成工程において、鉛フリーガラス微粒子が半導体ウェーハのメサ溝の底部にも堆積される。
　これにより、鉛フリーガラス微粒子の堆積物を焼成してガラス化したパッシベーション膜がメサ溝の底部にも形成されることとなる。
　したがって、例えば、半導体ウェーハをチップ化するために、ダイシング又はレーザー等で半導体ウェーハをメサ溝に沿って切断する際に、半導体ウェーハのシリコンとパシベーション膜であるガラスを、すなわち材質が異なる複数の材料を、切断する必要がある。
　そして、この材質が異なる複数の材料の切断の応力によりクラック等が発生してしまう。このクラック発生防止策として、半導体ウェーハの切断スピードを落としたり、特殊な切断装置などを使ったりする必要がある。
　また、効率よく切断するために、メサ溝部のガラスを写真工程後、選択的にエッチングし、シリコン面を露出させる方法もある。
　しかしながら、上記いずれの対策においても工程追加や処理時間の増加なり、コストの増加につながる。
　上述のように、従来の半導体装置の製造方法では、電気泳動堆積法によるガラス被膜形成工程において、半導体ウェーハの切断時のクラックやの原因になる、鉛フリーガラス微粒子が半導体ウェーハのメサ溝の底部にも堆積される問題がある。
　そこで、本発明では、ガラス被膜形成工程で用いられる懸濁液の特性を制御して、メサ溝の底部の少なくとも一部が露出した（メサ溝の底部の少なくともに一部に鉛フリーガラス微粒子の堆積物のガラス被膜が形成されない）状態で、鉛フリーガラス微粒子の堆積物のガラス被膜をメサ溝の開口端周辺とメサ溝の側壁を被覆するように精度良く所定の厚さに形成することが可能な半導体装置の製造方法を提供することを目的とする。
　本発明の一態様に係る実施形態に従った半導体装置の製造方法は、
　ガラス被膜形成面にメサ溝が形成された半導体ウェーハを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液に、第１電極板と第２電極板とを前記懸濁液に浸漬した状態で対向して設置するとともに、前記第１電極板と前記第２電極板との間に前記半導体ウェーハを前記ガラス被膜形成面が前記第１電極板側に向いた状態で、電気泳動堆積法により前記ガラス被膜形成面にガラス被膜を形成するガラス被膜形成工程と、を含む半導体装置の製造方法であって、
　前記ガラス被膜形成工程は、前記メサ溝の底部の少なくとも一部が露出した状態で、前記鉛フリーガラス微粒子の堆積物である前記ガラス被膜を前記メサ溝の開口端周辺と前記メサ溝の側壁を被覆するように形成するものであり、
　前記ガラス被膜形成工程で用いられる前記懸濁液は、
　前記鉛フリーガラス微粒子を含む前記溶媒の誘電率を第１の範囲に制御した後、当該溶媒に、有機溶剤と電解質である硝酸とを含む混合液を加えて、その電気伝導度を第２の範囲に制御した懸濁液であり、
　前記溶媒の誘電率の前記第１の範囲は、５～７の範囲であり、
　前記懸濁液の電気伝導度の前記第２の範囲は、２０ｎＳ/ｃｍ～１００ｎＳ/ｃｍの範囲である
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記混合液を調整することで、前記懸濁液の前記電気伝導度を前記第２の範囲に制御することを特徴とする。
　前記半導体装置の製造方法において、
　前記溶媒に加えられる前に、前記混合液は、電気伝導度が第３の範囲に制御されており、前記混合液の電気伝導度の前記第３の範囲は、９０μＳ/ｃｍ～１３０μＳ/ｃｍの範囲であることを特徴とする。
　前記半導体装置の製造方法において、
　前記有機溶剤は、イソプロピルアルコール又は酢酸エチルであることを特徴とする。
　前記半導体装置の製造方法において、
　前記混合液の前記電気伝導度を、前記混合液における前記硝酸の割合を調整することにより、前記第３の範囲に制御することを特徴とする。
　前記半導体装置の製造方法において、
　前記溶媒は、イソプロピルアルコールと酢酸エチルとを含む混合溶媒であることを特徴とする。
　前記半導体装置の製造方法において、
　前記溶媒の誘電率を、前記混合溶媒における前記酢酸エチルの割合を調整することにより、前記第１の範囲に制御する
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記鉛フリーガラス微粒子は、ＳｉＯ２、Ａｌ２Ｏ３、ＣａＯ、ＭｇＯ、ＺｎＯ、Ｂ２Ｏ３、ＢａＯの少なくとも何れか１つを含む鉛フリーガラス微粒子である
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記半導体ウェーハ準備工程は、
　主面に平行なｐｎ接合を備える半導体ウェーハを準備する工程と、
　前記半導体ウェーハの一方の表面から前記ｐｎ接合を超える深さのメサ溝を形成することにより、前記メサ溝の内面に前記ｐｎ接合の露出部を形成する工程と、
　前記ｐｎ接合の露出部を覆うように前記メサ溝の内面に下地絶縁膜１２１を形成する工程と、を含む
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記懸濁液は、界面活性剤を含まないことを特徴とする。
　前記半導体装置の製造方法において、
　前記半導体ウェーハ準備工程は、半導体ウェーハの表面に前記メサ溝の側壁のｐｎ接合の露出部を形成する工程と、前記ｐｎ接合の露出部を覆うように前記半導体ウェーハの表面に下地絶縁膜を形成する工程と、を含む
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記ガラス被膜形成工程は、前記ガラス被膜を、前記メサ溝の開口端周辺及び前記メサ溝の側壁の前記下地絶縁膜の表面に形成する
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記半導体ウェーハの前記一方の表面の隣接する２つの前記メサ溝間にアノード電極を形成するとともに、前記半導体ウェーハの他方の表面にカソード電極を形成する電極形成工程をさらに備える
　ことを特徴とする。
　前記半導体装置の製造方法において、
　前記ガラス被膜は、前記下地絶縁膜を介して、前記ｐｎ接合の露出部を覆っていることを特徴とする。
　前記半導体装置の製造方法において、
　前記ガラス被膜が形成されていない前記メサ溝の前記底部の中央近傍に沿って前記半導体ウェーハを切断して前記半導体ウェーハをチップ化する半導体ウェーハ切断工程をさらに含む
　ことを特徴とする。
　本発明の一態様に係る半導体装置の製造方法は、ガラス被膜形成面にメサ溝が形成された半導体ウェーハＷを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液に、第１電極板と第２電極板とを懸濁液に浸漬した状態で対向して設置するとともに、第１電極板と第２電極板との間に半導体ウェーハをガラス被膜形成面が第１電極板側に向いた状態で、電気泳動堆積法によりガラス被膜形成面にガラス被膜を形成するガラス被膜形成工程と、を含む。
　そして、ガラス被膜形成工程は、メサ溝の底部の少なくとも一部が露出した状態で、鉛フリーガラス微粒子の堆積物であるガラス被膜をメサ溝の開口端周辺とメサ溝の側壁を被覆するように形成するものである。
　そして、ガラス被膜形成工程で用いられる懸濁液は、鉛フリーガラス微粒子を含む溶媒の誘電率を第１の範囲に制御した後、当該溶媒に、有機溶剤と電解質である硝酸とを含む混合液（電解質溶液）を加えて、その電気伝導度を第２の範囲に制御した懸濁液である。さらに、溶媒の誘電率の第１の範囲は、５～７の範囲である。さらに、懸濁液の電気伝導度の第２の範囲は、２０ｎＳ/ｃｍ～１００ｎＳ/ｃｍの範囲である。
　これにより、メサ溝の底部の少なくとも一部が露出した状態で、鉛フリーガラス微粒子の堆積物のガラス被膜をメサ溝の開口端周辺とメサ溝の側壁を被覆するように精度良く所定の厚さに形成することができる。
図１は、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図２は、図１に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図３は、図２に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図４は、図３に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図５は、図４に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図６は、図５に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図７は、図６に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図８は、図７に続く、第１の実施形態に係る半導体装置の製造方法の工程を示す図である。 図９は、ガラス被膜形成装置１を横方向から見た断面図である。 図１０は、第１の実施形態に係る半導体装置の製造方法の電気泳動堆積法で用いられる懸濁液１２の組成の一例を示す図である。 図１１は、イソプロピルアルコールと酢酸エチルとを含む混合溶媒である溶媒（１）の、イソプロピルアルコールと酢酸エチルの比率と、誘電率との関係の一例を示す図である。 図１２は、懸濁液１２の電気伝導度とメサ溝１２０の底部１２０ａの堆積物の付着状態との関係の一例を示す図である。 図１３は、ガラス被膜形成工程における、焼成前のガラス被膜１２４が成膜された状態の半導体ウェーハの上面の写真である。 図１４は、ガラス被膜形成工程における、焼成後のガラス被膜１２４を含むメサ溝１２０の断面の写真である。
以下、本発明に係る実施形態について図面に基づいて説明する。
第１の実施形態
　第１の実施形態に係る半導体装置の製造方法は、図１ないし図８に示すように、「半導体ウェーハ準備工程」、「ガラス被膜形成工程」、「酸化膜除去工程」、「粗面化領域形成工程」、「電極形成工程」及び「半導体ウェーハ切断工程」をこの順序で実施する。以下、実施形態に係る半導体装置の製造方法を工程順に説明する。
（ａ）半導体ウェーハ準備工程
　まず、ｎ－型半導体ウェーハ（例えば、直径４インチのｎ－型シリコンウェーハ）１１０の一方の表面からのｐ型不純物の拡散によりｐ＋型拡散層１１２を形成するとともに、他方の表面からのｎ型不純物の拡散によりｎ＋型拡散層１１４を形成して、主面に平行なｐｎ接合が形成された半導体ウェーハＷを準備する（図１）。
　その後、熱酸化によりｐ＋型拡散層１１２及びｎ＋型拡散層１１４の表面に酸化膜１１６、１１８を形成する（図１）。
　次に、フォトエッチング法によって、酸化膜１１６の所定部位に所定の開口部を形成する。酸化膜のエッチング後、引き続いて半導体ウェーハのエッチングを行い、半導体ウェーハの一方の表面からｐｎ接合を超える深さの溝（メサ溝）１２０を形成する（図２）。このとき、溝１２０の内面（側壁）にｐｎ接合の露出部Ａが形成される。すなわち、半導体ウェーハの表面にメサ溝１２０の側壁のｐｎ接合の露出部Ａを形成する。
　次に、ドライ酸素（ＤｒｙＯ２）を用いた熱酸化法によって、溝１２０の内面にシリコン酸化膜からなる下地絶縁膜１２１を形成する（図３）。すなわち、ｐｎ接合の露出部Ａを覆うように半導体ウェーハの表面（溝１２０の内面）に下地絶縁膜１２１を形成する。
　ここでは、図３に示すように、メサ溝１２０は、底部１２０ａと、開口端１２０ｂと、側壁１２０ｃと、を有する。この図３の例では、底部１２０ａ、開口端１２０ｂ、及び、側壁１２０ｃは、下地絶縁膜１２１の表面を示している。なお、下地絶縁膜１２１を省略して考える場合には、メサ溝１２０の底部１２０ａの一部、開口端１２０ｂ、及び側壁１２０ｃは、単に、ガラス被膜形成面の一部として定義される。また、この下地酸化膜１２１が形成される前の工程（図２）では、メサ溝１２０の内面は、ｐ＋型拡散層１１２とｎ－型拡散層１１４との表面を示す。
　なお、下地絶縁膜１２１の厚さは、例えば、５ｎｍ～６０ｎｍの範囲内（例えば２０ｎｍ）とする。下地絶縁膜１２１の形成は、半導体ウェーハを拡散炉に入れた後、酸素ガスを流しながら９００℃の温度で１０分処理することにより行う。下地絶縁膜１２１の厚さが５ｎｍ未満であるとＢＴ耐量低減の効果が得られなくなる場合がある。一方、下地絶縁膜１２１の厚さが６０ｎｍを超えると次のガラス被膜形成工程で電気泳動堆積法によりガラス被膜を形成することができなくなる場合がある。
　以上のようにして、ガラス被膜形成面にメサ溝１２０が形成された半導体ウェーハＷが準備される。
　（ｂ）ガラス被膜形成工程
　次に、電気泳動堆積法により、メサ溝１２０の底部１２０ａの少なくとも一部が露出した状態で、鉛フリーガラス微粒子の堆積物であるガラス被膜１２４をメサ溝１２０の開口端１２０ｂ周辺とメサ溝１２０の側壁１２０ｃ（下地絶縁膜１２１の表面）を被覆するように形成するとともに、当該ガラス被膜１２４を焼成することにより、当該ガラス被膜１２４を緻密化する（図４）。なお、以下の図５から図８に示す工程でも、焼成された当該ガラス被膜についても焼成前のガラス被膜と同じ符号１２４を用いて表記するものとする。
　この図４に示す例では、ガラス被膜１２４は、メサ溝１２０の開口端１２０ｂ周辺とメサ溝１２０の側壁１２０ｃ（下地絶縁膜１２１の表面）を被覆するとともに、メサ溝１２０の側壁１２０ｃに隣接するメサ溝１２０の底部１２０ａの一部（例えば、底部１２０ａの中央近傍）も被覆している（メサ溝１２０の底部１２０ａの少なくとも一部が露出した状態である）。
　すなわち、このガラス被膜形成工程は、ガラス被膜１２４を、メサ溝１２０の開口端１２０ｂ周辺及びメサ溝１２０の側壁１２０ｃの下地絶縁膜１２１の表面に形成する。換言すれば、このガラス被膜１２４は、下地絶縁膜１２１を介して、ｐｎ接合の露出部Ａを覆っている。
　このガラス被膜形成工程を実施するにあたっては、以下の構成を備えるガラス被膜形成装置、すなわち、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液１２を貯留するための槽１０と、互いに対向した状態で槽１０の中に設置された第１電極板１４及び第２電極板１６と、第１電極板１４と第２電極板１６との間に設置され、所定位置に半導体ウェーハＷを配設するための半導体ウェーハ配設治具（図示せず。）と、第１電極板１４および第２電極板１６に電位を与える電源装置２０と、を備えるガラス被膜形成装置を用いる（図９）。
　そして、図９に示すように、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液１２を貯留した槽１０の内部に、プラス端子に接続された第１電極板１４とマイナス端子に接続された第２電極板１６とを懸濁液１２に浸漬した状態で対向して設置するとともに、これら第１電極板１４と第２電極板１６との間に半導体ウェーハＷをガラス被膜形成予定面（図９では溝の内面）が第１電極板１４側に向いた姿勢で配置した状態で、電気泳動堆積法によりガラス被膜形成予定面にガラス被膜１２４を形成する。
　なお、第１電極板１４と第２電極板１６との間に印加する電圧としては、１０Ｖ～８００Ｖ（例えば４００Ｖ）の電圧を与える。
　以上のように、このガラス被膜形成工程は、メサ溝１２０の底部１２０ａ（底部１２０ａにおける下地酸化膜１２１の表面）の少なくとも一部が露出した状態で、鉛フリーガラス微粒子の堆積物であるガラス被膜をメサ溝の開口端１２０ｂ周辺とメサ溝の側壁１２０ｃを被覆するように形成するものである。
　ここで、このガラス被膜形成工程で用いられる懸濁液１２は、鉛フリーガラス微粒子を含む溶媒（１）の誘電率を第１の範囲に制御した後、当該溶媒（１）に、有機溶剤と電解質である硝酸とを含む混合液（電解質溶液（２））を加えて、その電気伝導度（ＥＣ：Ｅｌｅｃｔｒｏ　Ｃｏｎｄｕｃｔｉｖｉｔｙ）を第２の範囲に制御した懸濁液である（図１０参照）。特に、この懸濁液１２は、界面活性を含まない。
　なお、鉛フリーガラスからなる鉛フリーガラス微粒子として、例えば、次のようなガラス微粒子、すなわち、ＳｉＯ２、Ａｌ２Ｏ３、ＣａＯ、ＭｇＯ、ＺｎＯ、Ｂ２Ｏ３、ＢａＯの少なくとも何れか１つを含有し、かつ、Ｐｂを実質的に含有しない原料を溶融させて得られる融液から作製された鉛フリーガラス微粒子を用いる。
　そして、溶媒（１）は、イソプロピルアルコールと酢酸エチルとの混合溶媒である。この溶媒（１）の誘電率を、混合溶媒における酢酸エチルの割合を調整することにより、既述の第１の範囲に制御する。例えば、溶媒（１）の誘電率の第１の範囲は、５～７の範囲である。
　ここで、図１１は、イソプロピルアルコールと酢酸エチルとを含む混合溶媒である溶媒（１）の、イソプロピルアルコールと酢酸エチルの比率と、誘電率との関係の一例を示す図である。
　この図１１に示すように、この溶媒（１）の誘電率を、混合溶媒における酢酸エチルの割合を調整することにより、既述の第１の範囲に調整可能である。
　また、電解質（２）は、有機溶剤（イソプロピルアルコール（ＩＰＡ））と硝酸（ＨＮＯ３）との混合液である。この混合液の有機溶剤と硝酸との体積比は、例えば、１０００：１～５である。なお、有機溶剤は、所望の特性が得られるものであれば、酢酸エチル、アセトン、エタノール、その他の有機溶剤も選択され得る。
　ここで、本実施形態では、既述の混合液（電解質溶液（２））を調整することで、懸濁液１２の電気伝導度を既述の第２の範囲に制御する。この懸濁液１２の電気伝導度の第２の範囲は、２０ｎＳ/ｃｍ～１００ｎＳ/ｃｍの範囲である。
　なお、従来の鉛を含有させた鉛ガラス粉末を電気泳動堆積法により半導体素子のメサ溝に堆積させる場合、鉛ガラス粉末を懸濁させた懸濁液の電気伝導度（導電率）は、１５０±５０μＳ/ｃｍである（既述の特開昭５７－１４３８３２号公報参照）。なお、当該鉛ガラス粉末はアメリカ合衆国イノテック社から商品名ＩＰ７６０として市販されている（特開昭５７－１４３８３２号公報の１ページ右下欄参照）。
　この従来の懸濁液の電気伝導度の条件（１５０±５０μＳ/ｃｍ）は、上述の本願の懸濁液１２の電気伝導度の第２の範囲（２０ｎＳ/ｃｍ～１００ｎＳ/ｃｍ）と比較して大きく異なる（電気伝導度が高い範囲である）。
Figure JPOXMLDOC01-appb-I000001
　このように、特開昭５７－１４３８３２号公報には、懸濁液の導電率が１００μＳ/ｃｍ以下である場合には、メサ型半導体素子のＰＮ接合端部が露出する面のみならず、他の部分、例えば、ＳｉＯ２膜上にもガラス被膜が形成され、この後の製造工程において悪影響がもたらされることが記載されている。
　すなわち、特開昭５７－１４３８３２号公報に記載された、従来の鉛を含有させた鉛ガラス粉末を堆積させる電気泳動堆積法は、懸濁液の導電率を１００μＳ/ｃｍ以下に設定して使用することを想定していない。
　これに対し、本願の実施形態においては、懸濁液１２の電気伝導度の第２の範囲は、鉛フリーガラス微粒子をメサ溝１２０の底部１２０ａの少なくとも一部が露出した状態で精度よくメサ溝１２０に堆積させる条件として、上記の従来技術では使用しない１００μＳ/ｃｍ以下の非常に低い、２０ｎＳ/ｃｍ～１００ｎＳ/ｃｍの範囲に設定するものである。
　なお、上記従来の懸濁液の電気伝導度の条件（１５０±５０μＳ/ｃｍ）では、本実施形態で適用する鉛フリーガラスを電気泳動堆積法により半導体素子のメサ溝に堆積させることができないことが確認されている。
　一方、本実施形態では、既述の溶媒（１）に加えられる前に、混合液（電解質溶液（２））は、電気伝導度が第３の範囲に制御される。例えば、混合液（電解質溶液（２））の電気伝導度を、混合液における硝酸の割合を調整することにより、既述の第３の範囲に制御する。この混合液（電解質溶液（２））の電気伝導度の第３の範囲は、９０μＳ/ｃｍ～１３０μＳ/ｃｍの範囲である。
　なお、溶媒（１）の体積を、例えば、７ｌ程度とした場合、電解質溶液（２）は３０～４０ｃｃ程度である。
　このように、本実施形態に係る半導体装置の製造方法においては、先ず鉛フリーガラス微粒子を含む溶媒の誘電率を第１の範囲（５～１１）に制御し、次に誘電率を第１の範囲に制御した溶媒（イソプロピルアルコール（ＩＰＡ）と酢酸エチルとの混合溶媒）に、電解質溶液（２）を加えて、電気伝導度を第２の範囲（２０ｎＳ/ｃｍ～１００ｎＳ/ｃｍ）に制御した懸濁液を用いる電気泳動堆積法により、当該懸濁液中の鉛フリーガラス微粒子を半導体ウェーハのメサ溝に堆積させる。特に、本実施形態では、既述の溶媒（１）に加えられる前に、電解質（２）は、電気伝導度が第３の範囲（９０μＳ/ｃｍ～１３０μＳ/ｃｍ）に制御される。
　さらに、既述のように、半導体ウェーハに形成されたメサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができる。
　特に、鉛フリーガラス微粒子の堆積物の厚さが所定の厚さに制御されるため、この堆積物を焼成してガラス化したパッシベーション膜の膜厚も所定の膜厚に制御されることとなり、半導体ウェーハから切断分離された半導体装置のパッシベーション膜の絶縁性（逆方向特性）のばらつきを低減して当該半導体装置の信頼性を向上ことが可能となる。
　（ｃ）酸化膜除去工程
　次に、ガラス被膜１２４の表面を覆うようにフォトレジスト１２６を形成した後、当該フォトレジスト１２６をマスクとして酸化膜１１６のエッチングを行い、Ｎｉめっき電極膜を形成する部位１３０における酸化膜１１６を除去する（図５）。
　（ｄ）粗面化領域形成工程
　次に、Ｎｉめっき電極膜を形成する部位１３０における半導体ウェーハ表面の粗面化処理を行い、Ｎｉめっき電極と半導体ウェーハとの密着性を高くするための粗面化領域１３２を形成する（図６）。
　（ｅ）電極形成工程
　次に、半導体ウェーハＷにＮｉめっきを行い、粗面化領域１３２上（半導体ウェーハＷの一方の表面の隣接する２つのメサ溝１２０間）にアノード電極１３４を形成するとともに、半導体ウェーハＷの他方の表面にカソード電極１３６を形成する（図７）。
　（ｆ）半導体ウェーハ切断工程
　次に、ダイシング又はレーザー等により、ガラス被膜１２４が形成されていないメサ溝１２０の底部１２０ａの中央近傍に沿って、半導体ウェーハを切断して半導体ウェーハをチップ化して、半導体装置（メサ型のｐｎダイオード）１００を製造する（図８）。
　ここで、既述のガラス被膜形成工程で用いられる懸濁液１２の特性を制御して、メサ溝１２０の底部１２０ａの少なくとも一部（底部１２０ａの中央近傍）が露出した（メサ溝１２０の底部に鉛フリーガラス微粒子の堆積物のガラス被膜１２４が形成されない）状態で、鉛フリーガラス微粒子の堆積物のガラス被膜１２４をメサ溝１２０の開口端１２０ｂ周辺とメサ溝１２０の側壁１２０ｃを被覆するように精度良く所定の厚さに形成されている。
　したがって、半導体ウェーハをチップ化するために、ダイシング又はレーザー等で半導体ウェーハをメサ溝１２０（底部１２０ａの中央近傍）に沿って切断する際に、パシベーション膜であるガラス（ガラス被膜１２４）を切断する必要がなくなる。
　すなわち、この半導体ウェーハ切断工程では、半導体ウェーハのシリコンを主として切断することとなる。これにより、切断の応力が低減され、半導体ウェーハのクラック等の発生が抑制され、半導体ウェーハの切断が容易になる。
　以上のようにして、半導体装置（メサ型のｐｎダイオード）１００を製造することができる。
　ここで、上述の第１の実施形態に係る半導体装置の製造方法の効果を説明する。
　図１２は、懸濁液１２の電気伝導度とメサ溝１２０の底部１２０ａの堆積物の付着状態との関係の一例を示す図である。また、図１３は、ガラス被膜形成工程における、焼成前のガラス被膜１２４が成膜された状態の半導体ウェーハの上面の写真である。また、図１４は、ガラス被膜形成工程における、焼成後のガラス被膜１２４を含むメサ溝１２０の断面の写真である。
　図１２に示すように、懸濁液１２の電気伝導度の第２の範囲を、２０ｎＳ/ｃｍ～１００ｎＳ/ｃｍの範囲に設定することで、鉛フリーガラス微粒子をメサ溝１２０の底部１２０ａの少なくとも一部（例えば、底部１２０ａの中央近傍）が露出した状態で精度よくメサ溝１２０に堆積させることができる。
　そして、例えば、図１３に示すように、実施形態に係るガラス被膜形成工程における、焼成前において、メサ溝１２０の底部１２０ａの少なくとも一部（例えば、底部１２０ａの中央近傍）が露出した状態で、ガラス被膜１２４がメサ溝１２０の開口端１２０ｂ周辺とメサ溝１２０の側壁１２０ｃを被覆するように形成されているのが確認されている。
　さらに、例えば、図１４に示すように、実施形態に係るガラス被膜形成工程における、焼成後において、メサ溝１２０の底部１２０ａの少なくとも一部が露出した状態で、ガラス被膜１２４がメサ溝１２０の開口端１２０ｂ周辺とメサ溝１２０の側壁１２０ｃを被覆するように形成されているのが確認できている。
　なお、既述のように、従来の電気泳動堆積法では、鉛フリーガラス微粒子の半導体ウェーハに対する付着性が安定せず、メサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができない。
　一方、既述の条件を適用した実施形態に係る半導体装置の製造方法においては、メサ溝の底部の少なくとも一部が露出した状態で、鉛フリーガラス微粒子の堆積物のガラス被膜をメサ溝の開口端周辺とメサ溝の側壁を被覆するように精度良く所定の厚さに形成することができる。特に、鉛フリーガラス微粒子の半導体ウェーハに対する付着性が安定して、メサ溝に堆積される鉛フリーガラス微粒子の堆積物の厚さを精度良く所定の厚さに制御することができる。
　以上のように、本発明の一態様に係る半導体装置の製造方法は、ガラス被膜形成面にメサ溝が形成された半導体ウェーハＷを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液に、第１電極板と第２電極板とを懸濁液に浸漬した状態で対向して設置するとともに、第１電極板と第２電極板との間に半導体ウェーハをガラス被膜形成面が第１電極板側に向いた状態で、電気泳動堆積法によりガラス被膜形成面にガラス被膜１２４を形成するガラス被膜形成工程と、を含む。
　そして、ガラス被膜形成工程は、メサ溝の底部の少なくとも一部が露出した状態で、鉛フリーガラス微粒子の堆積物であるガラス被膜をメサ溝の開口端１２０ｂ周辺とメサ溝の側壁を被覆するように形成するものであり、ガラス被膜形成工程で用いられる懸濁液は、鉛フリーガラス微粒子を含む溶媒の誘電率を第１の範囲に制御した後、当該溶媒に、有機溶剤と電解質である硝酸とを含む混合液（電解質溶液）を加えて、その電気伝導度を第２の範囲に制御した懸濁液であり、溶媒の誘電率の第１の範囲は、５～７の範囲であり、懸濁液の電気伝導度の第２の範囲は、２０ｎＳ/ｃｍ～１００ｎＳ/ｃｍの範囲である。
　これにより、メサ溝の底部の少なくとも一部が露出した状態で、鉛フリーガラス微粒子の堆積物のガラス被膜をメサ溝の開口端周辺とメサ溝の側壁を被覆するように精度良く所定の厚さに形成することができる。
　なお、上記実施形態においては、半導体ウェーハとしてシリコンからなる半導体ウェーハ板を用いたが、本発明はこれに限定されるものではない。例えば、ＳｉＣ、ＧａＮ、ＧａＯなどからなる半導体ウェーハを用いることもできる。
　本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１　ガラス被膜形成装置　
１０　槽　
１２　懸濁液　
１４　第１電極板　
１６　第２電極板　
２０　電源装置　
１００　半導体装置
１１０　ｎ－型半導体基板
１１２　ｐ＋型拡散層
１１４　ｎ－型拡散層
１１６，１１８　酸化膜
１２０　溝（メサ溝）
１２０ａ　メサ溝の底部
１２０ｂ　メサ溝の開口端
１２０ｃ　メサ溝の側壁
１２１　下地絶縁膜
１２４　ガラス被膜
１２６　フォトレジスト
１３０　Ｎｉめっき電極膜を形成する部位
１３２　粗面化領域
１３４　アノード電極
１３６　カソード電極
Ｖ１　第１電極板の電位
Ｖ２　第２電極板の電位
Ａ　露出部

Claims (15)

  1. 　ガラス被膜形成面にメサ溝が形成された半導体ウェーハを準備する半導体ウェーハ準備工程と、鉛フリーガラス微粒子を溶媒に懸濁させた懸濁液に、第１電極板と第２電極板とを前記懸濁液に浸漬した状態で対向して設置するとともに、前記第１電極板と前記第２電極板との間に前記半導体ウェーハを前記ガラス被膜形成面が前記第１電極板側に向いた状態で、電気泳動堆積法により前記ガラス被膜形成面にガラス被膜を形成するガラス被膜形成工程と、を含む半導体装置の製造方法であって、
    　前記ガラス被膜形成工程は、前記メサ溝の底部の少なくとも一部が露出した状態で、前記鉛フリーガラス微粒子の堆積物である前記ガラス被膜を前記メサ溝の開口端周辺と前記メサ溝の側壁を被覆するように形成するものであり、
    　前記ガラス被膜形成工程で用いられる前記懸濁液は、
    　前記鉛フリーガラス微粒子を含む前記溶媒の誘電率を第１の範囲に制御した後、当該溶媒に、有機溶剤と電解質である硝酸とを含む混合液を加えて、その電気伝導度を第２の範囲に制御した懸濁液であり、
    　前記溶媒の誘電率の前記第１の範囲は、５～７の範囲であり、
    　前記懸濁液の電気伝導度の前記第２の範囲は、２０ｎＳ/ｃｍ～１００ｎＳ/ｃｍの範囲である
    　ことを特徴とする半導体装置の製造方法。
  2. 　前記混合液を調整することで、前記懸濁液の前記電気伝導度を前記第２の範囲に制御することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記溶媒に加えられる前に、前記混合液は、電気伝導度が第３の範囲に制御されており、前記混合液の電気伝導度の前記第３の範囲は、９０μＳ/ｃｍ～１３０μＳ/ｃｍの範囲であることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 　前記有機溶剤は、イソプロピルアルコール又は酢酸エチルであることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 　前記混合液の前記電気伝導度を、前記混合液における前記硝酸の割合を調整することにより、前記第３の範囲に制御する
    　ことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 　前記溶媒は、イソプロピルアルコールと酢酸エチルとを含む混合溶媒であることを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 　前記溶媒の誘電率を、前記混合溶媒における前記酢酸エチルの割合を調整することにより、前記第１の範囲に制御する
    　ことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 　前記鉛フリーガラス微粒子は、ＳｉＯ２、Ａｌ２Ｏ３、ＣａＯ、ＭｇＯ、ＺｎＯ、Ｂ２Ｏ３、ＢａＯの少なくとも何れか１つを含む鉛フリーガラス微粒子である
    　ことを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 　前記半導体ウェーハ準備工程は、
    　主面に平行なｐｎ接合を備える半導体ウェーハを準備する工程と、
    　前記半導体ウェーハの一方の表面から前記ｐｎ接合を超える深さのメサ溝を形成することにより、前記メサ溝の内面に前記ｐｎ接合の露出部を形成する工程と、
    　前記ｐｎ接合の露出部を覆うように前記メサ溝の内面に下地絶縁膜を形成する工程と、を含む
    　ことを特徴とする請求項３に記載の半導体装置の製造方法。
  10. 　前記懸濁液は、界面活性剤を含まないことを特徴とする請求項１に記載の半導体装置の製造方法。
  11. 　前記半導体ウェーハ準備工程は、半導体ウェーハの表面に前記メサ溝の側壁のｐｎ接合の露出部を形成する工程と、前記ｐｎ接合の露出部を覆うように前記半導体ウェーハの表面に下地絶縁膜を形成する工程と、を含む
    　ことを特徴とする請求項３に記載の半導体装置の製造方法。
  12. 　前記ガラス被膜形成工程は、前記ガラス被膜を、前記メサ溝の開口端周辺及び前記メサ溝の側壁の前記下地絶縁膜の表面に形成する
    　ことを特徴とする請求項９に記載の半導体装置の製造方法。
  13. 　前記半導体ウェーハの前記一方の表面の隣接する２つの前記メサ溝間にアノード電極を形成するとともに、前記半導体ウェーハの他方の表面にカソード電極を形成する電極形成工程をさらに備える
    　ことを特徴とする請求項１２に記載の半導体装置の製造方法。
  14. 　前記ガラス被膜は、前記下地絶縁膜を介して、前記ｐｎ接合の露出部を覆っていることを特徴とする請求項１２に記載の半導体装置の製造方法。
  15. 　前記ガラス被膜が形成されていない前記メサ溝の前記底部の中央近傍に沿って前記半導体ウェーハを切断して前記半導体ウェーハをチップ化する半導体ウェーハ切断工程をさらに含む
    　ことを特徴とする請求項１４に記載の半導体装置の製造方法。
PCT/JP2017/015723 2017-04-19 2017-04-19 半導体装置の製造方法 Ceased WO2018193554A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2017/015723 WO2018193554A1 (ja) 2017-04-19 2017-04-19 半導体装置の製造方法
CN201780000855.6A CN109121423B (zh) 2017-04-19 2017-04-19 半导体装置的制造方法
JP2017540673A JP6396598B1 (ja) 2017-04-19 2017-04-19 半導体装置の製造方法
TW106126889A TWI657512B (zh) 2017-04-19 2017-08-09 半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/015723 WO2018193554A1 (ja) 2017-04-19 2017-04-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2018193554A1 true WO2018193554A1 (ja) 2018-10-25

Family

ID=63668535

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/015723 Ceased WO2018193554A1 (ja) 2017-04-19 2017-04-19 半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6396598B1 (ja)
CN (1) CN109121423B (ja)
TW (1) TWI657512B (ja)
WO (1) WO2018193554A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7698647B2 (ja) * 2019-12-20 2025-06-25 スリーエム イノベイティブ プロパティズ カンパニー 光制御フィルム及びその製造方法
CN114171416B (zh) * 2022-02-14 2022-06-03 浙江里阳半导体有限公司 一种tvs芯片及其玻璃钝化方法、制造方法
CN117558687A (zh) * 2024-01-10 2024-02-13 江苏吉莱微电子股份有限公司 一种新型电泳工艺结构芯片及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033931B2 (ja) * 1983-10-27 1991-01-21 Nippon Electric Glass Co
JPH0729900A (ja) * 1993-07-12 1995-01-31 Nippon Electric Glass Co Ltd 半導体装置のガラス被覆方法
WO2016075787A1 (ja) * 2014-11-13 2016-05-19 新電元工業株式会社 半導体装置の製造方法及びガラス被膜形成装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639975A (en) * 1969-07-30 1972-02-08 Gen Electric Glass encapsulated semiconductor device fabrication process
JPS5596640A (en) * 1979-01-19 1980-07-23 Hitachi Ltd Method of forming glass film on semiconductor substrate
JPS57143832A (en) * 1981-02-27 1982-09-06 Matsushita Electronics Corp Manufacture of semiconductor device
JPS5832421A (ja) * 1981-08-20 1983-02-25 Nec Corp 半導体装置の製造方法
JPS5834198A (ja) * 1981-08-21 1983-02-28 Toshiba Corp 粉体塗布方法
JPS5951533A (ja) * 1982-09-17 1984-03-26 Matsushita Electronics Corp 半導体装置の製造方法
JPS6331125A (ja) * 1986-07-25 1988-02-09 Toshiba Components Kk 半導体装置の製造方法
JPH04296087A (ja) * 1991-03-26 1992-10-20 Oki Electric Ind Co Ltd ホーロー基板とその製造方法
JP2005243893A (ja) * 2004-02-26 2005-09-08 Matsushita Electric Ind Co Ltd メサ型半導体装置の製造方法
CN1302523C (zh) * 2004-12-21 2007-02-28 天津中环半导体股份有限公司 一种台面整流器件的玻璃钝化形成工艺
JP4611236B2 (ja) * 2006-04-07 2011-01-12 株式会社エヌ・ティー・エス 熱伝導材、放熱構造を備えた装置、及び、熱伝導材の製造方法
CN101393929A (zh) * 2008-11-10 2009-03-25 吉林华微电子股份有限公司 双正斜角槽终端半导体分立器件可控硅及其制造方法
WO2012160704A1 (ja) * 2011-05-26 2012-11-29 新電元工業株式会社 半導体接合保護用ガラス組成物、半導体装置の製造方法及び半導体装置
WO2013168314A1 (ja) * 2012-05-08 2013-11-14 新電元工業株式会社 半導体装置の製造方法及び半導体装置
JP6254765B2 (ja) * 2013-03-22 2017-12-27 新電元工業株式会社 メサ型半導体素子及びその製造方法
WO2017134808A1 (ja) * 2016-02-05 2017-08-10 新電元工業株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033931B2 (ja) * 1983-10-27 1991-01-21 Nippon Electric Glass Co
JPH0729900A (ja) * 1993-07-12 1995-01-31 Nippon Electric Glass Co Ltd 半導体装置のガラス被覆方法
WO2016075787A1 (ja) * 2014-11-13 2016-05-19 新電元工業株式会社 半導体装置の製造方法及びガラス被膜形成装置

Also Published As

Publication number Publication date
JPWO2018193554A1 (ja) 2019-06-27
CN109121423B (zh) 2020-05-19
JP6396598B1 (ja) 2018-09-26
TW201839866A (zh) 2018-11-01
TWI657512B (zh) 2019-04-21
CN109121423A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
KR101851884B1 (ko) 반도체 장치의 제조 방법 및 유리 피막 형성 장치
CN104810281B (zh) 一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺
JPH03149817A (ja) シリコンプレートを電気化学的にエッチングする方法
JP6396598B1 (ja) 半導体装置の製造方法
TWI652740B (zh) 半導體裝置的製造方法及半導體裝置
JP6235190B1 (ja) 半導体装置の製造方法
CN106098572A (zh) 一种钝化层制造方法及高压半导体功率器件
CN105932070A (zh) 一种低功耗高浪涌能力的二极管整流芯片及其生产工艺
JP6251846B1 (ja) 半導体装置の製造方法
CN114388372A (zh) 一种用于功率半导体pn结保护的工艺方法
CN114267601A (zh) 一种平面可控硅芯片的钝化工艺
CN106571402B (zh) 一种快恢复功率二极管及其制造方法
JPS6161533B2 (ja)
CN106910769A (zh) 台面型半导体器件及其制造方法
JPS5984431A (ja) 半導体装置の製造方法
JPS63313859A (ja) メサ型半導体装置及びその製造方法
JPS5836495B2 (ja) 半導体装置の製造方法
JPS6360531B2 (ja)
JPS59151417A (ja) 半導体結晶薄膜の製造方法
CN105006413A (zh) 腔体内电子发射器件的电极涂层
JPH03229418A (ja) 半導体装置の製造方法
JPS62222673A (ja) シヨツトキバリヤ形半導体装置およびその製造方法
KR20150045670A (ko) 정전척
JPS5918857B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017540673

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17905942

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17905942

Country of ref document: EP

Kind code of ref document: A1