[go: up one dir, main page]

WO2018043206A1 - Ｌｃフィルタ、高周波フロントエンド回路および通信装置 - Google Patents

Ｌｃフィルタ、高周波フロントエンド回路および通信装置 Download PDF

Info

Publication number
WO2018043206A1
WO2018043206A1 PCT/JP2017/029927 JP2017029927W WO2018043206A1 WO 2018043206 A1 WO2018043206 A1 WO 2018043206A1 JP 2017029927 W JP2017029927 W JP 2017029927W WO 2018043206 A1 WO2018043206 A1 WO 2018043206A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter
arm
series
ground electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2017/029927
Other languages
English (en)
French (fr)
Inventor
弘嗣 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of WO2018043206A1 publication Critical patent/WO2018043206A1/ja
Priority to US16/282,532 priority Critical patent/US10873309B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/075—Ladder networks, e.g. electric wave filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/175—Series LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/01—Tuned parameter of filter characteristics
    • H03H2210/012—Centre frequency; Cut-off frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/01—Tuned parameter of filter characteristics
    • H03H2210/015—Quality factor or bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/025—Capacitor

Definitions

  • the present invention relates to an LC filter, a high frequency front end circuit, and a communication device.
  • Recent mobile communication terminals are required to have a small front-end circuit for propagating transmission / reception signals with low loss and low noise in order to cope with multiband. For this reason, the filter which comprises a front end circuit is calculated
  • Patent Document 1 discloses a bandpass filter composed of an inductor and a capacitor.
  • FIG. 7A is a circuit configuration diagram of a bandpass filter described in Patent Document 1.
  • FIG. 7B is a mounting configuration diagram of the bandpass filter described in Patent Document 1.
  • the bandpass filter 500 described in FIG. 7A includes three LC pairs 520, 530 and 540, a direct coupling capacitor 550, internal coupling capacitors 517 and 518, and resonators 510, 511 and 512.
  • the LC pair 520 includes a load capacitor 521 and a load inductor 522
  • the LC pair 530 includes a load capacitor 531 and a load inductor 532
  • the LC pair 540 includes a load capacitor 541 and a load inductor 542. ing.
  • the band-pass filter 500 is formed in a multilayer structure of low-temperature co-fired ceramic (LTCC process).
  • Floating grounds 601, 602, and 603 are formed in this multilayer structure.
  • Metal regions 610, 611, and 612 constitute load inductors 522, 532, and 542, respectively.
  • Metal regions 613, 614, and 615, together with floating grounds 603 and 601, constitute load capacitors 521, 531, and 541, respectively.
  • Metal regions 617 and 618 together with metal region 616 form parallel plate type internal coupling capacitors 517 and 518, respectively.
  • Metal regions 619 and 620 constitute parallel plate type direct coupling capacitor 550.
  • the floating ground 603 is disposed at a position overlapping with the internal coupling capacitors 517 and 518 of the series arm circuit, and the floating ground 602 is disposed at a position overlapping with the direct coupling capacitor 550. Therefore, stray capacitance having a large capacitance value is generated in the series arm circuit. When stray capacitance occurs in the series arm circuit of the LC filter, the insertion loss and attenuation characteristics of the LC filter are deteriorated.
  • the present invention has been made to solve the above-described problems, and an object thereof is to provide an LC filter in which deterioration of insertion loss and attenuation characteristics is suppressed.
  • an LC filter includes a multilayer substrate, an input electrode to which a high-frequency signal is input, an output electrode that outputs a high-frequency signal, and one or more of the multilayer substrate.
  • a ground electrode composed of layers, a first series arm capacitor formed in the multilayer substrate and disposed on a series arm path connecting the input electrode and the output electrode, and formed in the multilayer substrate,
  • a first parallel arm inductor disposed on a parallel arm path connecting the first node on the series arm path and the ground electrode, and when the multilayer substrate is viewed in plan, the first series arm capacitor and Of the first parallel arm inductors, only the first parallel arm inductor overlaps the ground electrode.
  • the floating capacitance generated between the ground electrode formed on the multilayer substrate and the circuit element is more likely to be the circuit element arranged in the series arm between the input and output terminals. It tends to be larger than the circuit elements arranged on the parallel arms.
  • the capacitor requires a larger electrode area than the inductor, so that the stray capacitance generated between the capacitor and the ground electrode is less than the stray capacitance generated between the inductor and the ground electrode. Is bigger.
  • the ground electrode is not formed at a position overlapping with the first series arm capacitor formed on the series arm in plan view, and at a position overlapping with the first parallel arm inductor formed on the parallel arm. Since the ground electrode is formed, it is possible to suppress the stray capacitance generated when the circuit element formed in the multilayer substrate and the ground electrode face each other. Therefore, since unnecessary coupling does not occur in the series arm, it is possible to suppress deterioration of the insertion loss and attenuation characteristics of the LC filter.
  • the first parallel arm inductor and the first variable capacitor further include a first variable capacitor disposed on a parallel arm path connecting the first node and the ground electrode and having a variable capacitance value. They may be connected in series.
  • the LC filter varies a plurality of filter characteristics, a filter characteristic corresponding to a plurality of frequency bands can be realized by one LC filter of this configuration. Therefore, the front end circuit in which the LC filter is arranged can be reduced in size.
  • the design process for optimizing each circuit element becomes more complicated.However, the larger the stray capacitance generated in the series arm, the more complicated the design process is. The frequency movable range as designed may not be obtained, resulting in malfunction. According to the above configuration, since unnecessary coupling does not occur in the series arm, the design process can be simplified and the frequency movable range as designed can be obtained.
  • the control board further includes a control line that is formed on the multilayer board and transmits a control signal for changing the capacitance value of the first variable capacitor.
  • the control line is the ground.
  • the ground electrode may be sandwiched between the first parallel arm inductor and the control line.
  • control line faces the inductor arranged in the parallel arm across the ground electrode, and does not face the capacitor arranged in the series arm. For this reason, since the stray capacitance generated between the control line and the circuit element can be suppressed, noise superimposed on the control signal transmitted through the control line can be suppressed. Therefore, malfunction of the first variable capacitor can be avoided.
  • the first variable capacitor includes a plurality of fixed capacitors having a fixed capacitance value and a switch that switches a combination of the plurality of fixed capacitors.
  • the plurality of fixed capacitors and the switch are formed on the multilayer substrate. It may be mounted on the surface.
  • the fixed capacitor constituting the first variable capacitor is surface-mounted on the multilayer substrate, so that the space in which the first series arm capacitor and the first parallel arm inductor can be formed in the multilayer substrate is increased, and the design flexibility is increased. improves.
  • the first variable capacitor includes a plurality of fixed capacitors having a fixed capacitance value and a switch that switches a combination of the plurality of fixed capacitors, and the plurality of fixed capacitors are formed in the multilayer substrate. May be.
  • the LC filter can be reduced in height and size.
  • a second parallel arm inductor formed on the parallel arm path formed in the multilayer substrate and connecting the second node different from the first node on the series arm path and the ground electrode; And a second variable capacitor having a variable capacitance value disposed on a parallel arm path connecting the second node and the ground electrode, wherein the second parallel arm inductor and the second variable capacitor are connected in series. It may be connected.
  • the second series arm capacitor formed in the multilayer substrate and connected in series with the first series arm capacitor at the first node, and the first series arm capacitor formed in the multilayer substrate. And a third series arm capacitor connected in series at the second node, a first series arm inductor connected in parallel to the first series arm capacitor, and a second series arm connected in parallel to the second series arm capacitor And an inductor and a third series arm inductor connected in parallel to the third series arm capacitor.
  • a first series arm LC filter circuit connected between the input electrode and the output electrode; and connected to the first node and the ground electrode which are one ends of the first series arm LC filter circuit
  • a first parallel arm LC filter circuit, and a second parallel arm LC filter circuit connected to the second node and the ground electrode which is the other end of the first series arm LC filter circuit
  • the first parallel arm LC filter circuit is composed of the first parallel arm inductor and the first variable capacitor connected in series with each other, and the second parallel arm LC filter circuit is connected in series with each other.
  • the first parallel arm LC filter circuit includes a first parallel arm inductor, an LC series circuit, and an LC parallel circuit.
  • the LC series circuit includes a second series arm capacitor and a first series arm inductor connected in series between the first node and the second node
  • the LC parallel circuit includes: Between a connection node between the second series arm capacitor and the first series arm inductor and the ground electrode, a third parallel arm inductor connected in parallel with each other and a third variable capacitor having a variable capacitance value are provided. Also good.
  • the LC filter having the above configuration can be applied to a TVWS (TV White Space) system.
  • TVWS TV White Space
  • At least two of the first parallel arm inductor, the second parallel arm inductor, and the third parallel arm inductor may be magnetically coupled.
  • the steepness of the passband characteristics is improved, and the number of channels that can be used in the TVWS system can be increased.
  • the multilayer substrate includes a ground electrode formation region in which the ground electrode is formed on one surface, and a ground electrode opening in which the ground electrode is not formed in a region surrounded by the ground electrode formation region in the plan view.
  • the first series arm capacitor is included in the ground electrode opening region, and the first parallel arm inductor is disposed in the ground electrode formation region. May be included.
  • the circuit element formed in the multilayer substrate It is possible to suppress the stray capacitance generated when the and the ground electrode face each other. Therefore, since unnecessary coupling does not occur in the series arm, it is possible to suppress deterioration of frequency characteristics such as insertion loss and attenuation characteristics of the LC filter.
  • a high-frequency front-end circuit outputs the high-frequency reception signal from the LC filter described above, a transmission filter element and a reception filter element, and an antenna element to the reception filter element, And a duplexer for outputting a high-frequency transmission signal via the transmission filter element to the antenna element.
  • a communication apparatus that outputs the high-frequency transmission signal to the high-frequency front-end circuit and the high-frequency front-end circuit, and receives the high-frequency reception signal from the high-frequency front-end circuit.
  • a circuit that outputs the high-frequency transmission signal to the high-frequency front-end circuit and the high-frequency front-end circuit, and receives the high-frequency reception signal from the high-frequency front-end circuit.
  • FIG. 1A is a circuit configuration diagram of an LC filter according to Embodiment 1.
  • FIG. 1B is a graph comparing the pass characteristics of the LC filters according to Embodiment 1 and Comparative Example 1.
  • FIG. 2A is a perspective exploded view illustrating the layer configuration of the LC filter according to Embodiment 1.
  • FIG. 2B is an exploded plan view illustrating the layer configuration of the LC filter according to Embodiment 1.
  • FIG. 3A is a circuit configuration diagram of the LC filter according to the second embodiment.
  • FIG. 3B is a graph comparing the pass characteristics of the LC filters according to Embodiment 2 and Comparative Example 2.
  • FIG. 4A is a circuit configuration diagram of an LC filter according to a modification of the second embodiment.
  • FIG. 4B is a graph comparing the pass characteristics of the LC filters according to the modification of Embodiment 2 and Comparative Example 3.
  • FIG. 5A is a circuit configuration diagram of an LC filter according to Embodiment 3.
  • FIG. 5B is a graph showing pass characteristics of the LC filter according to Embodiment 3.
  • FIG. 6 is a circuit configuration diagram of the communication apparatus according to the fourth embodiment.
  • FIG. 7A is a circuit configuration diagram of a bandpass filter described in Patent Document 1.
  • FIG. 7B is a mounting configuration diagram of the bandpass filter described in Patent Document 1.
  • FIG. 1 is a circuit configuration diagram of an LC filter 1A according to the first embodiment.
  • the LC filter 1A shown in the figure includes a high frequency input terminal 100, a high frequency output terminal 110, a series arm capacitor 11, a series arm inductor 12, parallel arm inductors 21 and 31, and variable capacitors 22 and 32.
  • the LC filter 1A further includes a variable control unit 90 and a control line 80.
  • the variable control unit 90 may not be provided in the LC filter 1A.
  • the variable control unit 90 may be provided in a high-frequency front-end circuit or a communication device separately from the LC filter 1A.
  • the high frequency input terminal 100, the high frequency output terminal 110, the series arm capacitor 11, the series arm inductor 12, the parallel arm inductors 21 and 31, and the control line 80 are formed on a multilayer substrate.
  • This multilayer substrate is, for example, a resin multilayer substrate formed by laminating a low-temperature sintered ceramic substrate (LTCC substrate) or a glass epoxy substrate.
  • LTCC substrate low-temperature sintered ceramic substrate
  • the variable capacitors 22 and 32 and other circuit elements may be covered with an epoxy resin or the like on the multilayer substrate.
  • the high frequency input terminal 100 and the high frequency output terminal 110 are, for example, an input electrode and an output electrode formed on the back surface of the multilayer substrate, respectively.
  • the multilayer substrate is formed with a ground electrode composed of one or more layers of the multilayer substrate.
  • the serial arm capacitor 11 is a first series arm capacitor formed in the multilayer substrate and disposed on a serial arm path connecting the input electrode (high frequency input terminal 100) and the output electrode (high frequency output terminal 110).
  • the series arm inductor 12 is disposed on the series arm path and is connected in series with the series arm capacitor 11.
  • the parallel arm inductor 21 is a first parallel arm inductor that is formed in the multilayer substrate and disposed on the parallel arm path connecting the node N1 (first node) on the series arm path and the ground electrode.
  • the parallel arm inductor 31 is a second parallel arm inductor formed in the multilayer substrate and disposed on the parallel arm path connecting the node N2 (second node) on the series arm path and the ground electrode.
  • the variable capacitor 22 is a first variable capacitor that is arranged on a parallel arm path connecting the node N1 and the ground electrode and has a variable capacitance value.
  • the parallel arm inductor 21 and the variable capacitor 22 are connected in series between the node N1 and the ground electrode.
  • the variable capacitor 32 is a second variable capacitor that is arranged on a parallel arm path connecting the node N2 and the ground electrode and has a variable capacitance value.
  • the parallel arm inductor 31 and the variable capacitor 32 are connected in series between the node N2 and the ground electrode.
  • the variable control unit 90 is a control unit that controls the capacitance values of the variable capacitors 22 and 32, and specifically outputs a control signal for changing the capacitance values of the variable capacitors 22 and 32 to the control line 80.
  • the control line 80 is a wiring that is formed on the multilayer substrate and transmits the control signal for changing the capacitance values of the variable capacitors 22 and 32 to the variable capacitors 22 and 32.
  • the stray capacitance generated between the ground electrode and the circuit elements formed on the multilayer substrate is a circuit arranged in a series arm between the input and output terminals. Elements tend to be larger than circuit elements placed on parallel arms.
  • the capacitor planar electrode
  • the capacitor and the ground electrode are less than the stray capacitance generated between the inductor and the ground electrode. The stray capacitance generated between them is larger.
  • the ground electrode when the multilayer substrate is viewed in plan, the ground electrode is not formed at a position overlapping the series arm capacitor 11 formed in the series arm, and the parallel arm inductors 21 and 31 formed in the parallel arm are formed. Since the ground electrode is formed at the overlapping position, stray capacitance generated when the circuit element formed in the multilayer substrate and the ground electrode face each other can be suppressed. Therefore, since unnecessary coupling does not occur in the series arm, it is possible to suppress deterioration of frequency characteristics such as insertion loss and attenuation characteristics of the LC filter. Further, when the LC filter 1A is arranged in a high-frequency front-end circuit having a power amplifier, distortion in the high gain region of the power amplifier can be suppressed.
  • the LC filter 1A varies a plurality of filter characteristics, so that a filter characteristic corresponding to a plurality of frequency bands can be realized by one LC filter 1A of this configuration. Therefore, the front end circuit in which the LC filter 1A is arranged can be reduced in size.
  • the design process for optimizing each circuit element becomes more complicated.However, the larger the stray capacitance generated in the series arm, the more complicated the design process is. The frequency movable range as designed may not be obtained, resulting in malfunction. According to the above configuration, since unnecessary coupling does not occur in the series arm, the design process can be simplified and the frequency movable range as designed can be obtained.
  • control line 80 overlaps with the ground electrode, and when the multilayer substrate is viewed in cross section, the ground electrode is sandwiched between the parallel arm inductor 21 or 31 and the control line 80. It is preferable.
  • control line 80 faces the parallel arm inductor 21 or 31 arranged on the parallel arm across the ground electrode, and does not face the series arm capacitor 11 arranged on the series arm. For this reason, since the stray capacitance generated between the control line 80 and each circuit element can be suppressed, noise superimposed on the control signal transmitted through the control line 80 can be suppressed. Therefore, malfunction of the variable capacitors 22 and 32 can be avoided.
  • the LC filter 1A is a frequency variable LC filter including the variable capacitors 22 and 32, but a circuit configuration not including the variable capacitors 22 and 32 is also included in the present invention. Even in this circuit configuration, when the multilayer substrate is viewed in plan, a ground electrode is not formed at a position overlapping with the series arm capacitor 11, and a ground electrode is formed at a position overlapping with the parallel arm inductors 21 and 31. Therefore, stray capacitance can be suppressed. Therefore, since unnecessary coupling does not occur in the series arm, it is possible to suppress deterioration of frequency characteristics such as insertion loss and attenuation characteristics of the fixed frequency LC filter.
  • [1.2 Pass characteristics of LC filter 1A] 1B is a graph comparing the pass characteristics of the LC filters according to Embodiment 1 (Example 1) and Comparative Example 1.
  • FIG. 1B is a graph comparing the pass characteristics of the LC filters according to Embodiment 1 (Example 1) and Comparative Example 1.
  • the figure shows two filter characteristics A1 and A2 in the variable frequency LC filter 1A according to the first embodiment (Example 1).
  • the filter characteristic A1 has a passband center frequency f0 of 500 MHz (thick solid line), and the filter characteristic A2 has a passband center frequency f0 of 550 MHz (thin solid line).
  • the figure also shows two filter characteristics B1 and B2 in the variable frequency LC filter according to Comparative Example 1.
  • the filter characteristic B1 has a passband center frequency f0 of 500 MHz (thick broken line), and the filter characteristic B2 has a passband center frequency f0 of 550 MHz (thin broken line).
  • the switching between the filter characteristics A1 and the filter characteristics A2 in the LC filter 1A according to the first embodiment and the switching between the filter characteristics B1 and the filter characteristics B2 in the LC filter according to the comparative example 1 are performed by the variable control unit 90 and the control line 80. Has been implemented.
  • the LC filter according to Comparative Example 1 is different from the LC filter 1A according to Example 1 in that the series arm capacitor 11 overlaps the ground electrode when the multilayer substrate is viewed in plan.
  • both the filter characteristics A1 and the filter characteristics A2 ensure a good insertion loss in the passband and an attenuation amount at the attenuation pole near the passband.
  • the filter characteristic B2 the insertion loss of the pass band is deteriorated with respect to the filter characteristic A2, and the f0 shift is not sufficient with respect to the filter characteristic B1.
  • the attenuation amount at the attenuation pole is degraded as compared with the filter characteristic A1.
  • the difference in the filter characteristics is caused by whether or not the series arm capacitor 11 overlaps with the ground electrode.
  • FIG. 2A is a perspective exploded view showing the layer configuration of the LC filter 1A according to the first embodiment.
  • FIG. 2B is a plan exploded view showing the layer configuration of the LC filter 1A according to Embodiment 1.
  • the LC filter 1A is formed on a multilayer substrate in which a plurality of layers are stacked.
  • the LC filter 1A includes (n) layer, (m) layer, (l) layer, (k) layer, (j) layer, (i) layer, and (h) layer in order from the bottom. , (G) layer, (f) layer, (e) layer, (d) layer, (c) layer, (b) layer, and (a) layer are laminated. Further, as shown in FIGS. 2A and 2B, a conductor pattern and a via electrode are represented in each of the layers (a) to (n). Hereinafter, the electrode layout of each layer will be described.
  • variable capacitors 22 and 32 are formed.
  • the variable capacitors 22 and 32 are surface-mounted on the surface of the uppermost layer (a).
  • variable capacitors 22 and 32 are composed of a plurality of fixed capacitors having a fixed capacitance value and a switch for switching a combination of the plurality of fixed capacitors (not shown).
  • the plurality of fixed capacitors and switches are mounted on the surface of the multilayer substrate.
  • the variable capacitors 22 and 32 include (a) each electrode formed on the surface of the layer and via electrodes connecting the layers, the control line 80 in the multilayer substrate, the ground electrode formation region GND, and the parallel arm inductors 21 and 31. Connected to.
  • variable capacitors 22 and 32 are mounted on the surface of the multilayer board, the space in which the series arm capacitor 11, the series arm inductor 12, and the parallel arm inductors 21 and 31 can be formed in the multilayer board is increased. The degree is improved.
  • the plurality of fixed capacitors may be formed in the multilayer substrate.
  • the variable capacitors 22 and 32, the series arm capacitor 11, the series arm inductor 12, and the parallel arm inductors 21 and 31 are formed in the multilayer substrate, the LC filter can be reduced in height and size. Become.
  • the (b) layer includes a control line 80 connected to the variable capacitors 22 and 32, a via electrode pattern connecting the ground electrode formation region GND of the layer (c) and the variable capacitors 22 and 32, and the variable capacitor 22 and An RF via electrode is formed to connect 32 and parallel arm inductors 21 and 31.
  • the layer is a ground electrode layer, and a ground electrode formation region GND connected to the variable capacitors 22 and 32 is formed.
  • the layer (c) includes a ground electrode formation region GND in which the ground electrode pattern is formed on one surface, and a ground electrode in which the ground electrode pattern is not formed in a region surrounded by the ground electrode formation region in plan view. And an opening region (GND opening in FIG. 2B).
  • the layer is a ground electrode layer.
  • the layer (e) includes a ground electrode formation region GND in which a ground electrode pattern is formed on one surface, and a ground in which the ground electrode pattern is not formed in a region surrounded by the ground electrode formation region GND in plan view. Electrode opening region (GND opening in FIG. 2B).
  • the coil pattern of the parallel arm inductors 21 and 31 and the electrode pattern of the series arm capacitor 11 are formed in the (f) layer.
  • the coil pattern of the parallel arm inductors 21 and 31 and the electrode pattern of the series arm capacitor 11 are formed in the (g) layer.
  • the coil pattern of the parallel arm inductors 21 and 31 and the coil pattern of the series arm inductor 12 are formed in the (h) layer.
  • the coil pattern of the parallel arm inductors 21 and 31 and the coil pattern of the series arm inductor 12 are formed in the (i) layer.
  • the coil pattern of the parallel arm inductor 21, the coil pattern of the serial arm inductor 12, the RF signal line connected from the parallel arm inductor 21 to the input electrode of the (n) layer, and the parallel arm inductor 31 ( n) RF signal lines connected to the output electrodes of the layers are formed.
  • a coil pattern of the series arm inductor 12 and an RF signal line connected from the series arm inductor 12 to the input electrode of the (n) layer are formed.
  • the layer is a ground electrode layer.
  • the (l) layer includes a ground electrode formation region GND in which the ground electrode pattern is formed on one surface, and a ground in which the ground electrode pattern is not formed in a region surrounded by the ground electrode formation region GND in plan view. Electrode opening region (GND opening in FIG. 2B).
  • the (M) layer is a ground electrode layer.
  • the (m) layer includes a ground electrode formation region GND in which the ground electrode pattern is formed on one surface, and a ground in which the ground electrode pattern is not formed in a region surrounded by the ground electrode formation region GND in plan view. Electrode opening region (GND opening in FIG. 2B).
  • an electrode pattern on the back surface of the multilayer substrate is shown, and an input electrode (high-frequency input terminal 100), an output electrode (high-frequency output terminal 110), and an electrode connected to the control line 80 are formed. .
  • the series arm capacitor 11 has ground electrode opening regions (GND openings in FIG. 2B) provided in the (c) layer, the (e) layer, the (l) layer, and the (m) layer.
  • the parallel arm inductors 21 and 31 are included (overlapped) in the ground electrode formation region GND.
  • FIG. 3A is a circuit configuration diagram of the LC filter 1B according to the second embodiment.
  • the LC filter 1B shown in the figure includes a high frequency input terminal 100, a high frequency output terminal 110, a series arm capacitor 14, a series arm inductor 13, parallel arm inductors 21 and 31, and variable capacitors 22 and 32.
  • the LC filter 1B further includes a variable control unit 90 and a control line 80.
  • the variable control unit 90 may not be provided in the LC filter 1B.
  • the variable control unit 90 may be provided in a high-frequency front-end circuit or a communication device separately from the LC filter 1B.
  • the LC filter 1B according to the present embodiment is different from the LC filter 1A according to the first embodiment in the circuit configuration of the series arm.
  • description of the same points as the LC filter 1A according to Embodiment 1 will be omitted, and different points will be mainly described.
  • the high frequency input terminal 100, the high frequency output terminal 110, the series arm capacitor 14, the series arm inductor 13, the parallel arm inductors 21 and 31, and the control line 80 are formed on a multilayer substrate.
  • This multilayer substrate is, for example, a resin multilayer substrate formed by laminating a low-temperature sintered ceramic substrate (LTCC substrate) or a glass epoxy substrate.
  • LTCC substrate low-temperature sintered ceramic substrate
  • the variable capacitors 22 and 32 and other circuit elements may be covered with an epoxy resin or the like on the multilayer substrate.
  • the series arm capacitor 14 is a first series arm capacitor formed in the multilayer substrate and disposed on a series arm path connecting the input electrode (high frequency input terminal 100) and the output electrode (high frequency output terminal 110).
  • the ground electrode when the multilayer substrate is viewed in plan, the ground electrode is not formed at a position overlapping the series arm capacitor 14 formed in the series arm, and the parallel arm inductors 21 and 31 formed in the parallel arm are formed. Since the ground electrode is formed at the overlapping position, stray capacitance generated when the circuit element formed in the multilayer substrate and the ground electrode face each other can be suppressed. Therefore, since unnecessary coupling does not occur in the series arm, it is possible to suppress deterioration of frequency characteristics such as insertion loss and attenuation characteristics of the LC filter 1B.
  • the LC filter 1B when the LC filter 1B is arranged in a high-frequency front-end circuit having a power amplifier, distortion in a high gain region of the power amplifier is suppressed, or deterioration of harmonic (2 ⁇ f0 / 3 ⁇ f0) characteristics is reduced. Can be suppressed. That is, unnecessary spurious generation can be suppressed, and the S / N ratio of the high-frequency signal propagating through the high-frequency front-end circuit is improved.
  • the LC filter 1B is a variable frequency LC filter including the variable capacitors 22 and 32.
  • a circuit configuration that does not include the variable capacitors 22 and 32 is also included in the present invention. Even in this circuit configuration, when the multilayer substrate is viewed in plan, a ground electrode is not formed at a position overlapping with the series arm capacitor 14, and a ground electrode is not formed at a position overlapping with the parallel arm inductors 21 and 31. Since it is formed, stray capacitance can be suppressed. Therefore, since unnecessary coupling does not occur in the series arm, it is possible to suppress deterioration of frequency characteristics such as insertion loss and attenuation of the fixed frequency LC filter.
  • FIG. 3B is a graph comparing the pass characteristics of the LC filters according to Embodiment 2 (Example 2) and Comparative Example 2.
  • the filter characteristic C1 has a passband center frequency f0 of 500 MHz (thick solid line), and the filter characteristic C2 has a passband center frequency f0 of 550 MHz (thin solid line).
  • the figure also shows two filter characteristics D1 and D2 in the variable frequency LC filter according to Comparative Example 2.
  • the filter characteristic D1 has a passband center frequency f0 of 500 MHz (thick broken line), and the filter characteristic D2 has a passband center frequency f0 of 550 MHz (thin broken line).
  • Switching between the filter characteristic C1 and the filter characteristic C2 in the LC filter 1B according to the second embodiment, and switching between the filter characteristic D1 and the filter characteristic D2 in the LC filter according to the second comparative example are performed by the variable control unit 90 and the control line 80. Has been implemented.
  • the LC filter according to Comparative Example 2 is different from the LC filter 1B according to Example 2 in that the series arm capacitor 14 overlaps with the ground electrode when the multilayer substrate is viewed in plan.
  • both the filter characteristics C1 and the filter characteristics C2 ensure a good insertion loss in the pass band and an attenuation amount at the attenuation pole near the pass band.
  • the filter characteristic D2 the insertion loss of the pass band is deteriorated with respect to the filter characteristic C2.
  • the attenuation amount on the higher frequency side than the pass band is deteriorated as compared with the filter characteristics C1 and C2.
  • the difference in the filter characteristics is caused by whether or not the series arm capacitor 14 overlaps the ground electrode.
  • the series arm capacitor 14 is included in the ground electrode opening region provided in the ground electrode layer, and the parallel arm inductors 21 and 31 are included in the ground electrode formation region GND.
  • FIG. 4A is a circuit configuration diagram of an LC filter 1C according to a modification of the second embodiment.
  • the LC filter 1C according to the present modification is obtained by applying the basic circuit of the LC filter 1B according to the second embodiment as an IoT (Internet of Things) communication circuit.
  • the LC filter 1C shown in the figure includes a high-frequency input terminal 100, a high-frequency output terminal 110, series arm capacitors 15a, 15b and 15c, series arm inductors 16a, 16b and 16c, a parallel arm inductor 21 and 31 and variable capacitors 22 and 32.
  • the LC filter 1C further includes a variable control unit 90 and a control line 80.
  • the variable control unit 90 may not include the LC filter 1C.
  • the variable control unit 90 may include a high-frequency front-end circuit or a communication device separately from the LC filter 1C.
  • the LC filter 1C according to the present embodiment is different from the LC filter 1B according to the second embodiment in the circuit configuration of the series arm.
  • the description of the same points as the LC filter 1B according to Embodiment 2 will be omitted, and different points will be mainly described.
  • the high frequency input terminal 100, the high frequency output terminal 110, the series arm capacitors 15a, 15b and 15c, the series arm inductors 16a, 16b and 16c, the parallel arm inductors 21 and 31, and the control line 80 are formed on a multilayer substrate.
  • This multilayer substrate is, for example, a resin multilayer substrate formed by laminating a low-temperature sintered ceramic substrate (LTCC substrate) or a glass epoxy substrate.
  • LTCC substrate low-temperature sintered ceramic substrate
  • the variable capacitors 22 and 32 and other circuit elements may be covered with an epoxy resin or the like on the multilayer substrate.
  • the series arm capacitor 15b is a first series arm capacitor formed in the multilayer substrate and disposed on a series arm path connecting the input electrode (high frequency input terminal 100) and the output electrode (high frequency output terminal 110).
  • the series arm capacitor 15a is a second series arm capacitor formed in the multilayer substrate and connected in series with the series arm capacitor 15b at the node N1.
  • the series arm capacitor 15c is a third series arm capacitor formed in the multilayer substrate and connected in series with the series arm capacitor 15b at the node N2.
  • the series arm inductor 16a is a second series arm inductor connected in parallel to the series arm capacitor 15a
  • the series arm inductor 16b is a first series arm inductor connected in parallel to the series arm capacitor 15b, and the series arm inductor 16c. Is a third series arm inductor connected in parallel to the series arm capacitor 15c.
  • the ground electrode when the multilayer substrate is viewed in plan, the ground electrode is not formed at a position overlapping with the series arm capacitors 15a, 15b, and 15c formed in the series arm, but the parallel electrode formed in the parallel arm. Since the ground electrode is formed at the position overlapping with the arm inductors 21 and 31, it is possible to suppress the stray capacitance generated when the circuit element formed in the multilayer substrate and the ground electrode face each other. . Therefore, since unnecessary coupling does not occur in the series arm, it is possible to suppress deterioration of frequency characteristics such as insertion loss and attenuation of the LC filter.
  • the LC filter 1C when the LC filter 1C is arranged in a high-frequency front-end circuit having a power amplifier, distortion in the high gain region of the power amplifier is suppressed, or deterioration of harmonic (2 ⁇ f0 / 3 ⁇ f0) characteristics is reduced. Can be suppressed. That is, unnecessary spurious generation can be suppressed, and the S / N ratio of the high-frequency signal propagating through the high-frequency front-end circuit is improved.
  • the LC filter 1C is a frequency variable LC filter including the variable capacitors 22 and 32, but a circuit configuration not including the variable capacitors 22 and 32 is also included in the present invention. Even in this circuit configuration, when the multilayer substrate is viewed in plan, a ground electrode is not formed at a position overlapping with the series arm capacitors 15a, 15b, and 15c, and a position overlapping with the parallel arm inductors 21 and 31. Since a ground electrode is formed on the substrate, stray capacitance can be suppressed. Therefore, since unnecessary coupling does not occur in the series arm, it is possible to suppress deterioration of frequency characteristics such as insertion loss and attenuation of the fixed frequency LC filter.
  • FIG. 4B is a graph comparing the pass characteristics of the LC filters according to the modified example (Example 3) of Embodiment 2 and Comparative Example 3.
  • the figure shows two filter characteristics E1 and E2 in a frequency variable LC filter 1C according to a modification of the second embodiment (Example 3).
  • the filter characteristic E1 has a passband center frequency f0 of 430 MHz (thick solid line), and the filter characteristic E2 has a passband center frequency f0 of 900 MHz (thin solid line).
  • the filter characteristic F1 has a passband center frequency f0 of 430 MHz (thick broken line), and the filter characteristic F2 has a passband center frequency f0 of 900 MHz (thin broken line).
  • the switching between the filter characteristics E1 and the filter characteristics E2 in the LC filter 1C according to the third embodiment and the switching between the filter characteristics F1 and the filter characteristics F2 in the LC filter according to the comparative example 3 are performed by the variable control unit 90 and the control line 80. Has been implemented.
  • the LC filter according to Comparative Example 3 has the series arm capacitors 15a, 15b, and 15c overlapping with the ground electrode when the multilayer substrate is viewed in plan, as compared with the LC filter 1C according to Example 3. Is different.
  • both the filter characteristics E1 and the filter characteristics E2 ensure a good insertion loss in the pass band and an attenuation amount on the higher frequency side than the pass band.
  • the filter characteristics F1 and F2 compared with the filter characteristics E1 and E2, the attenuation amount on the higher frequency side than the pass band is deteriorated.
  • the difference in the filter characteristics is caused by whether the series arm capacitors 15a, 15b, and 15c overlap with the ground electrode.
  • FIG. 5A is a circuit configuration diagram of an LC filter 1D according to Embodiment 3.
  • the LC filter 1D shown in the figure includes a high-frequency input terminal 100, a high-frequency output terminal 110, a series arm LC filter circuit 41 (first series arm LC filter circuit), and a parallel arm LC filter circuit 42 (first Parallel arm LC filter circuit) and a parallel arm LC filter circuit 43 (second parallel arm LC filter circuit).
  • the serial arm LC filter circuit 41 is connected between the high frequency input terminal 100 and the high frequency output terminal 110.
  • the parallel arm LC filter circuit 42 is connected between a node N1, which is one end of the series arm LC filter circuit 41, and the ground electrode.
  • the parallel arm LC filter circuit 43 is connected between the node N2, which is the other end of the series arm LC filter circuit 41, and the ground electrode.
  • the parallel arm LC filter circuit 42 includes a parallel arm inductor 421 (first parallel arm inductor) connected in series with each other and a variable capacitor 422 (first variable capacitor) having a variable capacitance value.
  • the parallel arm LC filter circuit 43 includes a parallel arm inductor 431 (second parallel arm inductor) connected in series to each other and a variable capacitor 432 (second variable capacitor) having a variable capacitance value.
  • the series arm LC filter circuit 41 includes a series arm capacitor 413 (first series arm capacitor), an LC series circuit, and an LC parallel circuit.
  • the LC series circuit includes a series arm capacitor 411 (second series arm capacitor) and a series arm inductor 412 (first series arm inductor) connected in series between the node N1 and the node N2.
  • the LC parallel circuit includes a parallel arm inductor 414 (third parallel arm inductor) connected in parallel with each other between a connection node between the series arm capacitor 411 and the series arm inductor 412 and a ground electrode, and a variable capacitor having a variable capacitance value. 415 (third variable capacitor).
  • the resonance frequency f41 of the series arm LC filter circuit 41 having such a circuit configuration mainly contributes to the frequency of the pass band of the LC filter 1D and the frequency of the attenuation pole on the higher frequency side than the pass band.
  • the center frequency of the pass band is f0
  • the resonance frequency f412 of the parallel circuit of the parallel arm inductor 414 and the variable capacitor 415 is set lower than the center frequency f0 (f412 ⁇ f0).
  • the resonance frequency f411 of the parallel circuit of the series arm inductor 412 and the series arm capacitor 413 is set higher than the center frequency f0 (f411> f0).
  • the resonance frequency f413 of the series circuit of the series arm capacitor 411 and the series arm inductor 412 is set to be higher than the center frequency f0 (f413> f0).
  • the resonance frequency f42 of the parallel arm LC filter circuit 42 mainly contributes to the frequency of the attenuation pole on the lower frequency side than the pass band of the LC filter 1D.
  • the resonance frequency f42 is set lower than the center frequency f0 (f42 ⁇ f0). More specifically, the resonance frequency f42 is set lower than the resonance frequency f412 (f42 ⁇ f412).
  • the resonance frequency f43 of the parallel arm LC filter circuit 43 mainly contributes to the frequency of the attenuation pole on the higher frequency side than the pass band of the LC filter 1D.
  • the resonance frequency f43 is set higher than the center frequency f0 (f43> f0). More specifically, the resonance frequency f43 is set higher than the resonance frequencies f411 and f413 (f42> f411 and f413).
  • the high-frequency input terminal 100, the high-frequency output terminal 110, the series arm capacitor 411, the series arm inductor 412, the series arm capacitor 413, the parallel arm inductor 414, the parallel arm inductor 421, the parallel arm inductor 431, and the control line 80 are multilayer boards. Is formed.
  • This multilayer substrate is, for example, a resin multilayer substrate formed by laminating a low-temperature sintered ceramic substrate (LTCC substrate) or a glass epoxy substrate.
  • the variable capacitors 415, 422, and 432, and other circuit elements may be coated on the multilayer substrate with an epoxy resin or the like.
  • FIG. 5B is a graph showing the pass characteristics of the LC filter 1D according to the third embodiment.
  • the pass band width is about 100 MHz, and attenuation poles can be formed on both sides of the pass band.
  • the attenuation amount is unlikely to decrease in the frequency band opposite to the pass band with respect to each attenuation pole, and a desired attenuation amount can be realized in a wide frequency band.
  • the attenuation amount can be increased on both the high frequency side and the low frequency side of the pass band, and the frequency band in which a desired attenuation amount can be obtained can be widened.
  • variable capacitors 415, 422, and 432 By changing the capacitance values of the variable capacitors 415, 422, and 432, a bandpass filter in which the passband and the frequency of the attenuation pole are shifted as shown in FIG. 5B can be realized. Thereby, in the TVWS system with a narrow channel interval, it is possible to realize filter characteristics corresponding to a plurality of channels by one LC filter 1D.
  • the parallel arm inductor 414 is provided among the series arm capacitor 411, the series arm inductor 412, the series arm capacitor 413, the parallel arm inductor 414, the parallel arm inductor 421, and the parallel arm inductor 431, the parallel arm inductor 414 is provided. , 421 and 431 only overlap with the ground electrode.
  • the ground electrode when the multilayer substrate is viewed in plan, the ground electrode is not formed at a position overlapping with the series arm capacitors 411 and 413 formed on the series arm, but the parallel arm inductor 414 formed on the parallel arm. , 421 and 431 overlap with each other, so that the stray capacitance generated when the circuit element formed in the multilayer substrate and the ground electrode face each other can be suppressed. Therefore, since unnecessary coupling does not occur in the series arm, it is possible to suppress deterioration of frequency characteristics such as insertion loss and attenuation amount of the LC filter 1D.
  • the parallel arm inductors 414, 421, and 431 may be magnetically coupled.
  • the steepness of the passband characteristics is improved, so that the number of channels that can be used in the TVWS system can be increased.
  • Embodiment 4 a high-frequency front-end circuit 10 and a communication device 9 including the LC filter according to any of Embodiments 1 to 3 will be described.
  • the high-frequency front-end circuit 10 and the communication device 9 according to the present embodiment are applied to a TVWS system, for example.
  • FIG. 6 is a circuit configuration diagram of the communication device 9 according to the fourth embodiment.
  • a high-frequency front end circuit 10 an antenna, an RF signal processing circuit 7, and a baseband signal processing circuit 8 are shown.
  • the communication device 9 includes an antenna, a high-frequency front end circuit 10, an RF signal processing circuit 7, and a baseband signal processing circuit 8.
  • the high-frequency front end circuit 10 includes an LC variable filter 1, a matching circuit 2, an LC fixed filter 3, a demultiplexing / switching circuit 4, a reception filter 5R, a transmission filter 5T, a low noise amplifier 6R, a power And an amplifier 6T.
  • the power amplifier 6T amplifies the high-frequency transmission signal output from the RF signal processing circuit 7, and passes through the transmission filter 5T, the demultiplexing / switching circuit 4, the LC variable filter 1, the LC fixed filter 3, and the matching circuit 2.
  • This is a transmission amplifier circuit that outputs to an antenna.
  • the low noise amplifier 6R amplifies the high frequency signal that has passed through the antenna, the matching circuit 2, the LC fixed filter 3, the LC variable filter 1, the demultiplexing / switching circuit 4, and the reception filter 5R, and outputs the amplified signal to the RF signal processing circuit 7. This is a reception amplification circuit.
  • the LC fixed filter 3 is an antenna filter that is connected to an antenna via a matching circuit and selectively passes, for example, high-frequency signals in a transmission band and a reception band.
  • the transmission filter 5T is a filter that is arranged between the demultiplexing / switching circuit 4 and the power amplifier 6T, and selectively allows high-frequency signals in the transmission band to pass therethrough.
  • the reception filter 5R is a filter that is disposed between the demultiplexing / switching circuit 4 and the low noise amplifier 6R and selectively allows a high-frequency signal in the reception band to pass therethrough.
  • the demultiplexing / switching circuit 4 is a switch (demultiplexer) that switches the connection between the antenna and the transmission signal path and the reception signal path.
  • the RF signal processing circuit 7 processes the high-frequency received signal input from the antenna via the received signal path by down-conversion or the like, and outputs the received signal generated by the signal processing to the baseband signal processing circuit 8 To do.
  • the RF signal processing circuit 7 is, for example, an RFIC (Radio Frequency Integrated Circuit).
  • the RF signal processing circuit 7 performs signal processing on the transmission signal input from the baseband signal processing circuit 8 by up-conversion or the like, and outputs the high-frequency transmission signal generated by the signal processing to the power amplifier 6T.
  • the signal processed by the baseband signal processing circuit 8 is used for image display as an image signal, for example.
  • the high-frequency front-end circuit 10 may include other circuit elements between the circuit elements described above.
  • any one of the LC filters 1A to 1D shown in the first to third embodiments and the modifications thereof can be used as the LC variable filter 1.
  • the LC variable filter 1 uses an unnecessary spurious of a TV wave that cannot be attenuated by the transmission filter 5T, the reception filter 5R, and the LC fixed filter 3. Is arranged to suppress. More specifically, the LC variable filter 1 is arranged to remove unnecessary spurious components other than the channel to be used among the TV band channels (for example, ch13 to ch65: 470 to 788 MHz).
  • the filter characteristics of the LC variable filter 1 have the same amount of attenuation and steepness on both the low frequency side and the high frequency side of the pass band, but depending on the performance of the RF signal processing circuit 7 May be a filter specialized for harmonic spurious suppression.
  • the LC variable filter 1 According to the LC variable filter 1 according to the present embodiment, unnecessary coupling (stray capacitance) does not occur in the series arm of the LC variable filter 1, so that it is possible to suppress the insertion loss and the deterioration of the attenuation characteristics. Moreover, the high frequency front end circuit 10 and the communication device 9 in which distortion in the high gain region of the power amplifier is suppressed can be provided. Further, even if these are reduced in size, unnecessary spurious can be suppressed.
  • the LC filter, the high-frequency front end circuit, and the communication device according to the embodiment of the present invention have been described with reference to the first to fourth embodiments.
  • the present invention is not limited to the above embodiment.
  • Examples and various devices incorporating the LC filter, high-frequency front-end circuit, and communication device of the present disclosure are also included in the present invention.
  • the present invention can be widely used in communication devices such as a mobile phone or a TVWS system as an LC filter, a high-frequency front-end circuit, and a communication device arranged in the front-end unit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Filters And Equalizers (AREA)

Abstract

周波数可変型のＬＣフィルタ（１Ａ）は、多層基板と、当該多層基板内に形成され、入力電極と出力電極とを結ぶ直列腕経路上に配置された直列腕キャパシタ（１１）と、当該多層基板内に形成され、直列腕経路上のノード（Ｎ１）とグランド電極とを結ぶ並列腕経路上に配置された並列腕インダクタ（２１）とを備え、当該多層基板を平面視した場合、直列腕キャパシタ（１１）および並列腕インダクタ（２１）のうちの並列腕インダクタ（２１）のみがグランド電極と重複する。

Description

ＬＣフィルタ、高周波フロントエンド回路および通信装置
　本発明は、ＬＣフィルタ、高周波フロントエンド回路および通信装置に関する。
　近年の携帯通信端末には、マルチバンド化に対応すべく、送受信信号を低損失および低雑音で伝搬させる小型のフロントエンド回路が必要とされている。このため、フロントエンド回路を構成するフィルタは、低損失かつ小型であることが求められる。
　特許文献１には、インダクタおよびキャパシタで構成されたバンドパスフィルタが開示されている。
　図７Ａは、特許文献１に記載されたバンドパスフィルタの回路構成図である。また、図７Ｂは、特許文献１に記載されたバンドパスフィルタの実装構成図である。図７Ａに記載されたバンドパスフィルタ５００は、３つのＬＣ対５２０、５３０および５４０と、直接結合キャパシタ５５０と、内部結合キャパシタ５１７および５１８と、共振器５１０、５１１および５１２とを備える。ＬＣ対５２０は、負荷キャパシタ５２１と負荷インダクタ５２２とで構成され、ＬＣ対５３０は、負荷キャパシタ５３１と負荷インダクタ５３２とで構成され、ＬＣ対５４０は、負荷キャパシタ５４１と負荷インダクタ５４２とで構成されている。
　また、図７Ｂに示すように、バンドパスフィルタ５００は、低温同時焼成セラミック（ＬＴＣＣプロセス）の多層構造に形成されている。この多層構造には、浮動グランド６０１、６０２、および６０３が形成されている。また、金属領域６１０、６１１、および６１２は、それぞれ、負荷インダクタ５２２、５３２、および５４２を構成する。金属領域６１３、６１４、および６１５は、それぞれ、浮動グランド６０３および６０１とともに、負荷キャパシタ５２１、５３１、および５４１を構成する。金属領域６１７および６１８は、それぞれ、金属領域６１６とともに、平行平板型の内部結合キャパシタ５１７および５１８を構成する。金属領域６１９および６２０は、平行平板型の直接結合キャパシタ５５０を構成する。上記構成により、小型かつ良好な減衰特性を有するＬＣフィルタを提供できるとしている。
特表２００９－５１７９２０号公報
　特許文献１に記載されたバンドパスフィルタ５００では、多層基板を平面視した場合、いわゆる直列腕回路および並列腕回路と重複する位置にグランド電極である浮動グランド６０１、６０２、および６０３が設けられている。より具体的には、並列腕回路の負荷キャパシタ５２１、５３１、および５４１を構成する金属領域６１３、６１４、および６１５は、浮動グランド６０１および６０３と重複している。また、直列腕回路の内部結合キャパシタ５１７および５１８を構成する金属領域６１６、６１７、および６１８は、浮動グランド６０３と重複している。また、直列腕回路の直接結合キャパシタ５５０を構成する金属領域６１９および６２０は、浮動グランド６０２と重複している。
　しかしながら、上記平面視において、浮動グランド６０３が、直列腕回路の内部結合キャパシタ５１７および５１８と重複した位置に配置され、また、浮動グランド６０２が、直接結合キャパシタ５５０と重複した位置に配置されているので、直列腕回路に大きな容量値の浮遊容量が発生してしまう。ＬＣフィルタの直列腕回路に浮遊容量が発生した場合、ＬＣフィルタの挿入損失および減衰特性を劣化させてしまう。
　そこで、本発明は、上記課題を解決するためになされたものであって、挿入損失および減衰特性の劣化が抑制されたＬＣフィルタを提供することを目的とする。
　上記目的を達成するために、本発明の一態様に係るＬＣフィルタは、多層基板と、高周波信号が入力される入力電極と、高周波信号を出力する出力電極と、前記多層基板が有する１以上の層で構成されたグランド電極と、前記多層基板内に形成され、前記入力電極と前記出力電極とを結ぶ直列腕経路上に配置された第１直列腕キャパシタと、前記多層基板内に形成され、前記直列腕経路上の第１ノードと前記グランド電極とを結ぶ並列腕経路上に配置された第１並列腕インダクタと、を備え、前記多層基板を平面視した場合、前記第１直列腕キャパシタおよび前記第１並列腕インダクタのうちの前記第１並列腕インダクタのみが前記グランド電極と重複する。
　ＬＣフィルタを構成する回路素子を多層基板で形成する場合、多層基板に形成されるグランド電極と回路素子とで発生する浮遊容量については、入出力端子間の直列腕に配置された回路素子のほうが、並列腕に配置された回路素子よりも大きくなる傾向にある。また、回路素子のうち、インダクタよりもキャパシタのほうが大きな電極面積を必要とするため、インダクタとグランド電極との間に発生する浮遊容量よりも、キャパシタとグランド電極との間に発生する浮遊容量のほうが大きい。
　上記構成によれば、平面視で直列腕に形成される第１直列腕キャパシタと重複する位置にはグランド電極は形成されず、並列腕に形成される第１並列腕インダクタと重複する位置にはグランド電極が形成されるので、多層基板内に形成される回路素子とグランド電極とが対向することで発生する浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、ＬＣフィルタの挿入損失および減衰特性などの劣化を抑制できる。
　また、さらに、前記第１ノードと前記グランド電極とを結ぶ並列腕経路上に配置され、容量値が可変する第１可変キャパシタを備え、前記第１並列腕インダクタと前記第１可変キャパシタとは、直列接続されてもよい。
　これによれば、ＬＣフィルタは複数のフィルタ特性を可変するので、複数の周波数帯域に対応したフィルタ特性を本構成の１つのＬＣフィルタで実現できる。よって、ＬＣフィルタが配置されるフロントエンド回路を小型化できる。また、可変させるフィルタ特性の数が多くなるほど、各回路素子を最適化するための設計プロセスが複雑となるが、直列腕に発生する上記浮遊容量が大きいほど、上記設計プロセスが煩雑化し、また、設計どおりの周波数可動範囲が得られず動作不良となる場合がある。上記構成によれば、直列腕に不要な結合が発生しないので、設計プロセスを簡素化でき、設計どおりの周波数可動範囲を得ることが可能となる。
　また、さらに、前記多層基板に形成され、前記第１可変キャパシタの前記容量値を可変するための制御信号を伝達する制御線を備え、前記多層基板を平面視した場合、前記制御線は前記グランド電極と重複し、前記多層基板を断面視した場合、前記グランド電極は前記第１並列腕インダクタと前記制御線との間に挟まれていてもよい。
　これにより、制御線は、グランド電極を挟んで並列腕に配置されたインダクタと対向し、直列腕に配置されたキャパシタとは対向しない。このため、制御線と回路素子との間に発生する浮遊容量を抑制できるので、制御線を伝達する制御信号に重畳するノイズを抑制できる。よって、第１可変キャパシタの誤動作を回避できる。
　また、前記第１可変キャパシタは、容量値が固定である複数の固定キャパシタと、前記複数の固定キャパシタの組み合わせを切り替えるスイッチとで構成され、前記複数の固定キャパシタおよび前記スイッチは、前記多層基板の表面に実装されてもよい。
　これにより、第１可変キャパシタを構成する固定キャパシタが多層基板上に表面実装されるので、多層基板内に第１直列腕キャパシタおよび第１並列腕インダクタを形成できるスペースが増加し、設計自由度が向上する。
　また、前記第１可変キャパシタは、容量値が固定である複数の固定キャパシタと、前記複数の固定キャパシタの組み合わせを切り替えるスイッチとで構成され、前記複数の固定キャパシタは、前記多層基板内に形成されてもよい。
　これにより、第１可変キャパシタ、第１直列腕キャパシタ、および第１並列腕インダクタが、多層基板内に形成されるので、ＬＣフィルタの低背化および小型化が可能となる。
　また、さらに、前記多層基板内に形成され、前記直列腕経路上の前記第１ノードと異なる第２ノードと、前記グランド電極と、を結ぶ並列腕経路上に配置された第２並列腕インダクタと、前記第２ノードと前記グランド電極とを結ぶ並列腕経路上に配置され、容量値が可変する第２可変キャパシタと、を備え、前記第２並列腕インダクタと前記第２可変キャパシタとは、直列接続されてもよい。
　これにより、通過帯域の急峻性および減衰特性に優れたＬＣフィルタを提供できる。
　また、さらに、前記多層基板内に形成され、前記第１直列腕キャパシタと前記第１ノードにて直列接続された第２直列腕キャパシタと、前記多層基板内に形成され、前記第１直列腕キャパシタと前記第２ノードにて直列接続された第３直列腕キャパシタと、前記第１直列腕キャパシタに並列接続された第１直列腕インダクタ、前記第２直列腕キャパシタに並列接続された第２直列腕インダクタ、および前記第３直列腕キャパシタに並列接続された第３直列腕インダクタと、を備えてもよい。
　これにより、直列腕に不要な結合（浮遊容量）が発生しないため、挿入損失の劣化を抑制できる。また、例えば、ＬＣフィルタの前後に電力増幅器が接続された場合、電力増幅器の高利得領域での歪み、または、高調波を抑制できる。つまり、不要なスプリアス発生を抑制でき、ＬＣフィルタを含む高周波フロントエンド回路を伝搬する高周波信号のＳ／Ｎ比が向上する。
　また、前記入力電極と前記出力電極との間に接続された第１の直列腕ＬＣフィルタ回路と、前記第１の直列腕ＬＣフィルタ回路の一方端である前記第１ノードおよび前記グランド電極に接続された第１の並列腕ＬＣフィルタ回路と、前記第１の直列腕ＬＣフィルタ回路の他方端である第２ノードおよび前記グランド電極に接続された第２の並列腕ＬＣフィルタ回路と、を備え、前記第１の並列腕ＬＣフィルタ回路は、互いに直列接続された前記第１並列腕インダクタと前記第１可変キャパシタとで構成され、前記第２の並列腕ＬＣフィルタ回路は、互いに直列接続された前記第２並列腕インダクタと前記第２可変キャパシタとで構成され、前記第１の直列腕ＬＣフィルタ回路は、前記第１直列腕キャパシタ、ＬＣ直列回路、および、ＬＣ並列回路で構成され、前記ＬＣ直列回路は、前記第１ノードと前記第２ノードとの間に直列接続された第２直列腕キャパシタと第１直列腕インダクタとを有し、前記ＬＣ並列回路は、前記第２直列腕キャパシタと前記第１直列腕インダクタとの接続ノードおよび前記グランド電極の間に、互いに並列接続された第３並列腕インダクタと容量値が可変する第３可変キャパシタとを有してもよい。
　これにより、上記構成を有するＬＣフィルタをＴＶＷＳ（ＴＶ　Ｗｈｉｔｅ　Ｓｐａｃｅ）用システムに適用できる。この場合、直列腕に不要な結合（浮遊容量）が発生しないため、挿入損失の劣化を抑制できる。よって、不要な高調波のスプリアスを抑制することが可能となる。
　また、前記第１並列腕インダクタ、前記第２並列腕インダクタ、および前記第３並列腕インダクタのうちの少なくとも２つは、磁界結合していてもよい。
　これにより、通過帯域特性の急峻性が向上するので、ＴＶＷＳ用システムで利用できるチャネル数を増加させることが可能となる。
　また、前記多層基板は、前記グランド電極が一面に形成されたグランド電極形成領域と、前記平面視において前記グランド電極形成領域に囲まれた領域であって前記グランド電極が形成されていないグランド電極開口領域とを含むグランド電極層を有し、前記グランド電極層を平面視した場合、前記第１直列腕キャパシタは前記グランド電極開口領域に含まれ、前記第１並列腕インダクタは前記グランド電極形成領域に含まれてもよい。
　上記構成によれば、第１直列腕キャパシタは平面視でグランド電極開口領域に含まれ、第１並列腕インダクタは平面視でグランド電極形成領域に含まれるので、多層基板内に形成される回路素子とグランド電極とが対向することで発生する浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、ＬＣフィルタの挿入損失および減衰特性などの周波数特性の劣化を抑制できる。
　また、本発明の一態様に係る高周波フロントエンド回路は、上記記載のＬＣフィルタと、送信用フィルタ素子および受信用フィルタ素子と、アンテナ素子からの高周波受信信号を前記受信用フィルタ素子へ出力し、かつ、前記送信用フィルタ素子を経由した高周波送信信号を、前記アンテナ素子へ出力する分波器と、を備える。
　これにより、ＬＣフィルタの直列腕に不要な結合（浮遊容量）が発生しないため、挿入損失および減衰特性の劣化を抑制できる。また、電力増幅器の高利得領域での歪みが抑制された高周波フロントエンド回路を提供できる。
　また、本発明の一態様に係る通信装置は、上記記載の高周波フロントエンド回路と、前記高周波フロントエンド回路に高周波送信信号を出力し、前記高周波フロントエンド回路から高周波受信信号を入力するＲＦ信号処理回路と、を備える。
　これにより、ＬＣフィルタの直列腕に不要な結合（浮遊容量）が発生しないため、挿入損失および減衰特性の劣化を抑制できる。また、電力増幅器の高利得領域での歪みが抑制された通信装置を提供できる。
　本発明によれば、挿入損失および減衰特性の劣化が抑制されたＬＣフィルタを提供することが可能となる。
図１Ａは、実施の形態１に係るＬＣフィルタの回路構成図である。 図１Ｂは、実施の形態１および比較例１に係るＬＣフィルタの通過特性を比較したグラフである。 図２Ａは、実施の形態１に係るＬＣフィルタの層構成を表す斜視分解図である。 図２Ｂは、実施の形態１に係るＬＣフィルタの層構成を表す平面分解図である。 図３Ａは、実施の形態２に係るＬＣフィルタの回路構成図である。 図３Ｂは、実施の形態２および比較例２に係るＬＣフィルタの通過特性を比較したグラフである。 図４Ａは、実施の形態２の変形例に係るＬＣフィルタの回路構成図である。 図４Ｂは、実施の形態２の変形例および比較例３に係るＬＣフィルタの通過特性を比較したグラフである。 図５Ａは、実施の形態３に係るＬＣフィルタの回路構成図である。 図５Ｂは、実施の形態３に係るＬＣフィルタの通過特性を表すグラフである。 図６は、実施の形態４に係る通信装置の回路構成図である。 図７Ａは、特許文献１に記載されたバンドパスフィルタの回路構成図である。 図７Ｂは、特許文献１に記載されたバンドパスフィルタの実装構成図である。
　以下、本発明の実施の形態について、実施の形態およびその図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
　（実施の形態１）
　［１．１　ＬＣフィルタ１Ａの回路構成］
　図１は、実施の形態１に係るＬＣフィルタ１Ａの回路構成図である。同図に示されたＬＣフィルタ１Ａは、高周波入力端子１００と、高周波出力端子１１０と、直列腕キャパシタ１１と、直列腕インダクタ１２と、並列腕インダクタ２１および３１と、可変キャパシタ２２および３２とを備える。また、ＬＣフィルタ１Ａは、さらに、可変制御部９０と、制御線８０とを備える。なお、可変制御部９０は、ＬＣフィルタ１Ａが備えていなくてもよく、例えば、ＬＣフィルタ１Ａとは別に、高周波フロントエンド回路または通信装置が備えていてもよい。
　なお、高周波入力端子１００、高周波出力端子１１０、直列腕キャパシタ１１、直列腕インダクタ１２、並列腕インダクタ２１および３１、ならびに制御線８０は、多層基板に形成されている。この多層基板は、例えば、低温焼結セラミック基板（ＬＴＣＣ基板）やガラスエポキシ基板を積層して形成した樹脂多層基板などである。また、可変キャパシタ２２および３２およびその他の回路素子などは、多層基板上にエポキシ樹脂などで被覆されていてもよい。
　高周波入力端子１００および高周波出力端子１１０は、例えば、それぞれ、上記多層基板の裏面に形成された入力電極および出力電極である。また、上記多層基板には、当該多層基板が有する１以上の層で構成されたグランド電極が形成されている。
　直列腕キャパシタ１１は、上記多層基板内に形成され、入力電極（高周波入力端子１００）と出力電極（高周波出力端子１１０）とを結ぶ直列腕経路上に配置された第１直列腕キャパシタである。
　直列腕インダクタ１２は、直列腕経路上に配置され、直列腕キャパシタ１１と直列接続されている。
　並列腕インダクタ２１は、上記多層基板内に形成され、直列腕経路上のノードＮ１（第１ノード）とグランド電極とを結ぶ並列腕経路上に配置された第１並列腕インダクタである。
　並列腕インダクタ３１は、上記多層基板内に形成され、直列腕経路上のノードＮ２（第２ノード）とグランド電極とを結ぶ並列腕経路上に配置された第２並列腕インダクタである。
　可変キャパシタ２２は、ノードＮ１とグランド電極とを結ぶ並列腕経路上に配置され、容量値が可変する第１可変キャパシタである。また、並列腕インダクタ２１と可変キャパシタ２２とは、ノードＮ１とグランド電極との間に直列接続されている。
　可変キャパシタ３２は、ノードＮ２とグランド電極とを結ぶ並列腕経路上に配置され、容量値が可変する第２可変キャパシタである。また、並列腕インダクタ３１と可変キャパシタ３２とは、ノードＮ２とグランド電極との間に直列接続されている。
　可変制御部９０は、可変キャパシタ２２および３２の容量値を制御する制御部であり、具体的には、可変キャパシタ２２および３２の容量値を可変するための制御信号を制御線８０に出力する。
　制御線８０は、上記多層基板に形成され、可変キャパシタ２２および３２の容量値を可変するための上記制御信号を可変キャパシタ２２および３２へ伝達する配線である。
　上記構成において、上記多層基板を平面視した場合、直列腕キャパシタ１１、直列腕インダクタ１２、ならびに並列腕インダクタ２１および３１のうち、並列腕インダクタ２１および３１のみがグランド電極と重複している。
　一般に、ＬＣフィルタを構成する回路素子を多層基板で形成する場合、当該多層基板に形成されるグランド電極と回路素子とで発生する浮遊容量については、入出力端子間の直列腕に配置された回路素子のほうが、並列腕に配置された回路素子よりも大きい傾向にある。また、回路素子のうち、インダクタ（平面コイル）よりもキャパシタ（平面電極）のほうが大きな電極面積を必要とするため、インダクタとグランド電極との間に発生する浮遊容量よりもキャパシタとグランド電極との間に発生する浮遊容量のほうが大きい。
　上記構成によれば、多層基板を平面視した場合に、直列腕に形成される直列腕キャパシタ１１と重複する位置にはグランド電極は形成されず、並列腕に形成される並列腕インダクタ２１および３１と重複する位置にはグランド電極が形成されるので、当該多層基板内に形成される回路素子とグランド電極とが対向することで発生する浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、ＬＣフィルタの挿入損失および減衰特性などの周波数特性の劣化を抑制できる。また、ＬＣフィルタ１Ａが電力増幅器を有する高周波フロントエンド回路に配置された場合、電力増幅器の高利得領域での歪みを抑制することが可能となる。
　また、可変キャパシタ２２および３２によれば、ＬＣフィルタ１Ａは複数のフィルタ特性を可変するので、複数の周波数帯域に対応したフィルタ特性を本構成の１つのＬＣフィルタ１Ａで実現できる。よって、ＬＣフィルタ１Ａが配置されるフロントエンド回路を小型化できる。また、可変させるフィルタ特性の数が多くなるほど、各回路素子を最適化するための設計プロセスが複雑となるが、直列腕に発生する上記浮遊容量が大きいほど、上記設計プロセスが煩雑化し、また、設計どおりの周波数可動範囲が得られず動作不良となる場合がある。上記構成によれば、直列腕に不要な結合が発生しないので、設計プロセスを簡素化でき、設計どおりの周波数可動範囲を得ることが可能となる。
　また、上記多層基板を平面視した場合、制御線８０はグランド電極と重複し、当該多層基板を断面視した場合、当該グランド電極は並列腕インダクタ２１または３１と制御線８０との間に挟まれていることが好ましい。
　これにより、制御線８０は、グランド電極を挟んで並列腕に配置された並列腕インダクタ２１または３１と対向し、直列腕に配置された直列腕キャパシタ１１とは対向しない。このため、制御線８０と各回路素子との間に発生する浮遊容量を抑制できるので、制御線８０を伝達する制御信号に重畳するノイズを抑制できる。よって、可変キャパシタ２２および３２の誤動作を回避できる。
　なお、本実施の形態において、ＬＣフィルタ１Ａは、可変キャパシタ２２および３２を備えた周波数可変型のＬＣフィルタであるが、可変キャパシタ２２および３２を備えない回路構成も本発明に含まれる。この回路構成であっても、多層基板を平面視した場合に、直列腕キャパシタ１１と重複する位置にはグランド電極は形成されず、並列腕インダクタ２１および３１と重複する位置にはグランド電極が形成されるので、浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、周波数固定型のＬＣフィルタの挿入損失および減衰特性などの周波数特性の劣化を抑制できる。
　［１．２　ＬＣフィルタ１Ａの通過特性］
　図１Ｂは、実施の形態１（実施例１）および比較例１に係るＬＣフィルタの通過特性を比較したグラフである。
　同図には、実施の形態１（実施例１）に係る周波数可変型のＬＣフィルタ１Ａにおける２つのフィルタ特性Ａ１およびＡ２が示されている。フィルタ特性Ａ１は、通過帯域の中心周波数ｆ０が５００ＭＨｚ（太実線）となっており、フィルタ特性Ａ２は、通過帯域の中心周波数ｆ０が５５０ＭＨｚ（細実線）となっている。
　また、同図には、比較例１に係る周波数可変型のＬＣフィルタにおける２つのフィルタ特性Ｂ１およびＢ２が示されている。フィルタ特性Ｂ１は、通過帯域の中心周波数ｆ０が５００ＭＨｚ（太破線）となっており、フィルタ特性Ｂ２は、通過帯域の中心周波数ｆ０が５５０ＭＨｚ（細破線）となっている。
　実施例１に係るＬＣフィルタ１Ａにおけるフィルタ特性Ａ１とフィルタ特性Ａ２との切り替え、および、比較例１に係るＬＣフィルタにおけるフィルタ特性Ｂ１とフィルタ特性Ｂ２との切り替えは、可変制御部９０および制御線８０により実施されている。
　なお、比較例１に係るＬＣフィルタは、実施例１に係るＬＣフィルタ１Ａと比較して、多層基板を平面視した場合、直列腕キャパシタ１１がグランド電極と重複している点が異なる。
　図１Ｂの通過特性の比較によれば、フィルタ特性Ａ１およびフィルタ特性Ａ２は、ともに通過帯域の挿入損失および通過帯域近傍の減衰極における減衰量を良好に確保している。これに対して、フィルタ特性Ｂ２では、フィルタ特性Ａ２に対して通過帯域の挿入損失が劣化しており、また、フィルタ特性Ｂ１に対してｆ０シフトも十分ではない。さらに、フィルタ特性Ｂ１では、フィルタ特性Ａ１と比較して、減衰極における減衰量が劣化している。
　上記フィルタ特性の差異は、直列腕キャパシタ１１がグランド電極と重複しているか否かに起因するものである。
　［１．３　ＬＣフィルタ１Ａの実装構成］
　ここでは、本実施の形態１に係るＬＣフィルタ１Ａが多層基板で構成された場合の実装構成例を説明する。
　図２Ａは、実施の形態１に係るＬＣフィルタ１Ａの層構成を表す斜視分解図である。また、図２Ｂは、実施の形態１に係るＬＣフィルタ１Ａの層構成を表す平面分解図である。図２Ａおよび図２Ｂに示すように、ＬＣフィルタ１Ａは、複数の層が積層された多層基板に形成されている。
　図２Ａに示すように、ＬＣフィルタ１Ａは、下方から順に、（ｎ）層、（ｍ）層、（ｌ）層、（ｋ）層、（ｊ）層、（ｉ）層、（ｈ）層、（ｇ）層、（ｆ）層、（ｅ）層、（ｄ）層、（ｃ）層、（ｂ）層、および（ａ）層が積層される。また、図２Ａおよび図２Ｂに示すように、（ａ）層～（ｎ）層の各層には、導体パターンおよびビア電極が表されている。以下、各層の電極レイアウトについて説明する。
　（ａ）層には、可変キャパシタ２２および３２に接続される電極が形成されている。なお、本実施の形態では、最上層である（ａ）層の表面に、可変キャパシタ２２および３２が表面実装される。
　より具体的には、可変キャパシタ２２および３２は、容量値が固定である複数の固定キャパシタと、当該複数の固定キャパシタの組み合わせを切り替えるスイッチとで構成されている（図示せず）。上記複数の固定キャパシタおよびスイッチは、多層基板の表面に実装される。可変キャパシタ２２および３２は、（ａ）層の表面に形成された各電極および層間を接続するビア電極を介して、多層基板内の制御線８０、グランド電極形成領域ＧＮＤ、並列腕インダクタ２１および３１に接続される。
　可変キャパシタ２２および３２が、多層基板の表面に実装される上記構成により、当該多層基板内に直列腕キャパシタ１１、直列腕インダクタ１２ならびに並列腕インダクタ２１および３１を形成できるスペースが増加し、設計自由度が向上する。
　なお、上記複数の固定キャパシタは、上記多層基板内に形成されていてもよい。この場合には、可変キャパシタ２２および３２、直列腕キャパシタ１１、直列腕インダクタ１２ならびに並列腕インダクタ２１および３１が、多層基板内に形成されるので、ＬＣフィルタの低背化および小型化が可能となる。
　（ｂ）層には、可変キャパシタ２２および３２に接続される制御線８０、（ｃ）層のグランド電極形成領域ＧＮＤと可変キャパシタ２２および３２とを接続するビア電極パターン、ならびに、可変キャパシタ２２および３２と並列腕インダクタ２１および３１とを接続するＲＦビア電極が形成されている。
　（ｃ）層は、グランド電極層であって、可変キャパシタ２２および３２に接続されるグランド電極形成領域ＧＮＤが形成されている。なお、（ｃ）層は、グランド電極パターンが一面に形成されたグランド電極形成領域ＧＮＤと、平面視において当該グランド電極形成領域に囲まれた領域であってグランド電極パターンが形成されていないグランド電極開口領域（図２ＢのＧＮＤ開口部）とを含んでいる。
　（ｄ）層には、可変キャパシタ２２および３２に接続される制御線８０、（ｃ）層のグランド電極形成領域ＧＮＤと（ｅ）層のグランド電極形成領域ＧＮＤとを接続するグランドビア電極が形成されている。
　（ｅ）層は、グランド電極層である。なお、（ｅ）層は、グランド電極パターンが一面に形成されたグランド電極形成領域ＧＮＤと、平面視において当該グランド電極形成領域ＧＮＤに囲まれた領域であってグランド電極パターンが形成されていないグランド電極開口領域（図２ＢのＧＮＤ開口部）とを含んでいる。
　（ｆ）層には、並列腕インダクタ２１および３１のコイルパターンならびに直列腕キャパシタ１１の電極パターンが形成されている。
　（ｇ）層には、並列腕インダクタ２１および３１のコイルパターンならびに直列腕キャパシタ１１の電極パターンが形成されている。
　（ｈ）層には、並列腕インダクタ２１および３１のコイルパターンならびに直列腕インダクタ１２のコイルパターンが形成されている。
　（ｉ）層には、並列腕インダクタ２１および３１のコイルパターンならびに直列腕インダクタ１２のコイルパターンが形成されている。
　（ｊ）層には、並列腕インダクタ２１のコイルパターン、直列腕インダクタ１２のコイルパターン、並列腕インダクタ２１から（ｎ）層の入力電極へ接続されるＲＦ信号線、および並列腕インダクタ３１から（ｎ）層の出力電極へ接続されるＲＦ信号線が形成されている。
　（ｋ）層には、直列腕インダクタ１２のコイルパターンおよび直列腕インダクタ１２から（ｎ）層の入力電極へ接続されるＲＦ信号線が形成されている。
　（ｌ）層は、グランド電極層である。なお、（ｌ）層は、グランド電極パターンが一面に形成されたグランド電極形成領域ＧＮＤと、平面視において当該グランド電極形成領域ＧＮＤに囲まれた領域であってグランド電極パターンが形成されていないグランド電極開口領域（図２ＢのＧＮＤ開口部）とを含んでいる。
　（ｍ）層は、グランド電極層である。なお、（ｍ）層は、グランド電極パターンが一面に形成されたグランド電極形成領域ＧＮＤと、平面視において当該グランド電極形成領域ＧＮＤに囲まれた領域であってグランド電極パターンが形成されていないグランド電極開口領域（図２ＢのＧＮＤ開口部）とを含んでいる。
　（ｎ）層には、多層基板の裏面の電極パターンが示され、入力電極（高周波入力端子１００）および出力電極（高周波出力端子１１０）、ならびに制御線８０と接続される電極が形成されている。
　ここで、多層基板を平面視した場合、直列腕キャパシタ１１は（ｃ）層、（ｅ）層、（ｌ）層、および（ｍ）層に設けられたグランド電極開口領域（図２ＢのＧＮＤ開口部）に含まれ（重複し）、並列腕インダクタ２１および３１はグランド電極形成領域ＧＮＤに含まれ（重複し）ている。
　上記構成によれば、多層基板内に形成される回路素子とグランド電極とが対向することで発生する浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、ＬＣフィルタ１Ａの挿入損失および減衰特性などの周波数特性の劣化を抑制できる。
　（実施の形態２）
　［２．１　ＬＣフィルタ１Ｂの回路構成］
　図３Ａは、実施の形態２に係るＬＣフィルタ１Ｂの回路構成図である。同図に示されたＬＣフィルタ１Ｂは、高周波入力端子１００と、高周波出力端子１１０と、直列腕キャパシタ１４と、直列腕インダクタ１３と、並列腕インダクタ２１および３１と、可変キャパシタ２２および３２とを備える。また、ＬＣフィルタ１Ｂは、さらに、可変制御部９０と、制御線８０とを備える。なお、可変制御部９０は、ＬＣフィルタ１Ｂが備えていなくてもよく、例えば、ＬＣフィルタ１Ｂとは別に、高周波フロントエンド回路または通信装置が備えていてもよい。
　本実施の形態に係るＬＣフィルタ１Ｂは、実施の形態１に係るＬＣフィルタ１Ａと比較して、直列腕の回路構成が異なる。以下、実施の形態１に係るＬＣフィルタ１Ａと同じ点は説明を省略し、異なる点を中心に説明する。
　なお、高周波入力端子１００、高周波出力端子１１０、直列腕キャパシタ１４、直列腕インダクタ１３、並列腕インダクタ２１および３１、ならびに制御線８０は、多層基板に形成されている。この多層基板は、例えば、低温焼結セラミック基板（ＬＴＣＣ基板）やガラスエポキシ基板を積層して形成した樹脂多層基板などである。また、可変キャパシタ２２および３２およびその他の回路素子などは、多層基板上にエポキシ樹脂などで被覆されていてもよい。
　直列腕キャパシタ１４は、上記多層基板内に形成され、入力電極（高周波入力端子１００）と出力電極（高周波出力端子１１０）とを結ぶ直列腕経路上に配置された第１直列腕キャパシタである。
　上記構成において、上記多層基板を平面視した場合、直列腕キャパシタ１４、直列腕インダクタ１３、ならびに並列腕インダクタ２１および３１のうち、並列腕インダクタ２１および３１のみがグランド電極と重複している。
　上記構成によれば、多層基板を平面視した場合に、直列腕に形成される直列腕キャパシタ１４と重複する位置にはグランド電極は形成されず、並列腕に形成される並列腕インダクタ２１および３１と重複する位置にはグランド電極が形成されるので、当該多層基板内に形成される回路素子とグランド電極とが対向することで発生する浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、ＬＣフィルタ１Ｂの挿入損失および減衰特性などの周波数特性の劣化を抑制できる。また、ＬＣフィルタ１Ｂが電力増幅器を有する高周波フロントエンド回路に配置された場合、電力増幅器の高利得領域での歪みを抑制する、または、高調波（２×ｆ０／３×ｆ０）特性の劣化を抑制できる。つまり、不要なスプリアス発生を抑制でき、高周波フロントエンド回路を伝搬する高周波信号のＳ／Ｎ比が向上する。
　なお、本実施の形態において、ＬＣフィルタ１Ｂは、可変キャパシタ２２および３２を備えた周波数可変型のＬＣフィルタであるが、可変キャパシタ２２および３２を備えない回路構成も本発明に含まれる。この回路構成であってもまた、多層基板を平面視した場合に、直列腕キャパシタ１４と重複する位置にはグランド電極は形成されず、並列腕インダクタ２１および３１と重複する位置にはグランド電極が形成されるので、浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、周波数固定型のＬＣフィルタの挿入損失および減衰量などの周波数特性の劣化を抑制できる。
　［２．２　ＬＣフィルタ１Ｂの通過特性］
　図３Ｂは、実施の形態２（実施例２）および比較例２に係るＬＣフィルタの通過特性を比較したグラフである。
　同図には、実施の形態２（実施例２）に係る周波数可変型のＬＣフィルタ１Ｂにおける２つのフィルタ特性Ｃ１およびＣ２が示されている。フィルタ特性Ｃ１は、通過帯域の中心周波数ｆ０が５００ＭＨｚ（太実線）となっており、フィルタ特性Ｃ２は、通過帯域の中心周波数ｆ０が５５０ＭＨｚ（細実線）となっている。
　また、同図には、比較例２に係る周波数可変型のＬＣフィルタにおける２つのフィルタ特性Ｄ１およびＤ２が示されている。フィルタ特性Ｄ１は、通過帯域の中心周波数ｆ０が５００ＭＨｚ（太破線）となっており、フィルタ特性Ｄ２は、通過帯域の中心周波数ｆ０が５５０ＭＨｚ（細破線）となっている。
　実施例２に係るＬＣフィルタ１Ｂにおけるフィルタ特性Ｃ１とフィルタ特性Ｃ２との切り替え、および、比較例２に係るＬＣフィルタにおけるフィルタ特性Ｄ１とフィルタ特性Ｄ２との切り替えは、可変制御部９０および制御線８０により実施されている。
　なお、比較例２に係るＬＣフィルタは、実施例２に係るＬＣフィルタ１Ｂと比較して、多層基板を平面視した場合、直列腕キャパシタ１４がグランド電極と重複している点が異なる。
　図３Ｂの通過特性の比較によれば、フィルタ特性Ｃ１およびフィルタ特性Ｃ２は、ともに通過帯域の挿入損失および通過帯域近傍の減衰極における減衰量を良好に確保している。これに対して、フィルタ特性Ｄ２では、フィルタ特性Ｃ２に対して通過帯域の挿入損失が劣化している。さらに、フィルタ特性Ｄ１およびＤ２では、フィルタ特性Ｃ１およびＣ２と比較して、通過帯域よりも高周波数側の減衰量が劣化している。
　上記フィルタ特性の差異は、直列腕キャパシタ１４がグランド電極と重複しているか否かに起因するものである。
　［２．３　ＬＣフィルタ１Ｂの実装構成］
　本実施の形態に係るＬＣフィルタ１Ｂの多層基板における実装レイアウトは、実施の形態１に係るＬＣフィルタ１Ａの多層基板における実装レイアウトと同様の設計思想にて作製されているため、各層の導体レイアウトの詳細については省略する。
　ここで、多層基板を平面視した場合、直列腕キャパシタ１４はグランド電極層に設けられたグランド電極開口領域に含まれ、並列腕インダクタ２１および３１はグランド電極形成領域ＧＮＤに含まれている。
　上記構成によれば、多層基板内に形成される回路素子とグランド電極とが対向することで発生する浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、ＬＣフィルタ１Ｂの挿入損失および減衰特性などの周波数特性の劣化を抑制できる。
　［２．４　ＬＣフィルタ１Ｃの回路構成］
　図４Ａは、実施の形態２の変形例に係るＬＣフィルタ１Ｃの回路構成図である。本変形例に係るＬＣフィルタ１Ｃは、実施の形態２に係るＬＣフィルタ１Ｂの基本回路を、ＩｏＴ（Ｉｎｔｅｒｎｅｔ　ｏｆ　Ｔｈｉｎｇｓ）の通信回路として適用したものである。同図に示されたＬＣフィルタ１Ｃは、高周波入力端子１００と、高周波出力端子１１０と、直列腕キャパシタ１５ａ、１５ｂ、および１５ｃと、直列腕インダクタ１６ａ、１６ｂ、および１６ｃと、並列腕インダクタ２１および３１と、可変キャパシタ２２および３２とを備える。また、ＬＣフィルタ１Ｃは、さらに、可変制御部９０と、制御線８０とを備える。なお、可変制御部９０は、ＬＣフィルタ１Ｃを備えていなくてもよく、例えば、ＬＣフィルタ１Ｃとは別に、高周波フロントエンド回路または通信装置が備えていてもよい。
　本実施の形態に係るＬＣフィルタ１Ｃは、実施の形態２に係るＬＣフィルタ１Ｂと比較して、直列腕の回路構成が異なる。以下、実施の形態２に係るＬＣフィルタ１Ｂと同じ点は説明を省略し、異なる点を中心に説明する。
　なお、高周波入力端子１００、高周波出力端子１１０、直列腕キャパシタ１５ａ、１５ｂおよび１５ｃ、直列腕インダクタ１６ａ、１６ｂおよび１６ｃ、並列腕インダクタ２１および３１、ならびに制御線８０は、多層基板に形成されている。この多層基板は、例えば、低温焼結セラミック基板（ＬＴＣＣ基板）やガラスエポキシ基板を積層して形成した樹脂多層基板などである。また、可変キャパシタ２２および３２およびその他の回路素子などは、多層基板上にエポキシ樹脂などで被覆されていてもよい。
　直列腕キャパシタ１５ｂは、上記多層基板内に形成され、入力電極（高周波入力端子１００）と出力電極（高周波出力端子１１０）とを結ぶ直列腕経路上に配置された第１直列腕キャパシタである。
　直列腕キャパシタ１５ａは、上記多層基板内に形成され、直列腕キャパシタ１５ｂとノードＮ１にて直列接続された第２直列腕キャパシタである。
　直列腕キャパシタ１５ｃは、上記多層基板内に形成され、直列腕キャパシタ１５ｂとノードＮ２にて直列接続された第３直列腕キャパシタである。
　直列腕インダクタ１６ａは、直列腕キャパシタ１５ａに並列接続された第２直列腕インダクタであり、直列腕インダクタ１６ｂは、直列腕キャパシタ１５ｂに並列接続された第１直列腕インダクタであり、直列腕インダクタ１６ｃは、直列腕キャパシタ１５ｃに並列接続された第３直列腕インダクタである。
　上記構成において、上記多層基板を平面視した場合、直列腕キャパシタ１５ａ、１５ｂ、および１５ｃ、直列腕インダクタ１６ａ、１６ｂ、および１６ｃ、ならびに並列腕インダクタ２１および３１のうち、並列腕インダクタ２１および３１のみがグランド電極と重複している。
　上記構成によれば、多層基板を平面視した場合に、直列腕に形成される直列腕キャパシタ１５ａ、１５ｂ、および１５ｃと重複する位置にはグランド電極は形成されず、並列腕に形成される並列腕インダクタ２１および３１と重複する位置にはグランド電極が形成されるので、当該多層基板内に形成される回路素子とグランド電極とが対向することで発生する浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、ＬＣフィルタの挿入損失および減衰量などの周波数特性の劣化を抑制できる。また、ＬＣフィルタ１Ｃが電力増幅器を有する高周波フロントエンド回路に配置された場合、電力増幅器の高利得領域での歪みを抑制する、または、高調波（２×ｆ０／３×ｆ０）特性の劣化を抑制できる。つまり、不要なスプリアス発生を抑制でき、高周波フロントエンド回路を伝搬する高周波信号のＳ／Ｎ比が向上する。
　なお、本実施の形態において、ＬＣフィルタ１Ｃは、可変キャパシタ２２および３２を備えた周波数可変型のＬＣフィルタであるが、可変キャパシタ２２および３２を備えない回路構成も本発明に含まれる。この回路構成であってもまた、多層基板を平面視した場合に、直列腕キャパシタ１５ａ、１５ｂ、および１５ｃと重複する位置にはグランド電極は形成されず、並列腕インダクタ２１および３１と重複する位置にはグランド電極が形成されるので、浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、周波数固定型のＬＣフィルタの挿入損失および減衰量などの周波数特性の劣化を抑制できる。
　［２．５　ＬＣフィルタ１Ｃの通過特性］
　図４Ｂは、実施の形態２の変形例（実施例３）および比較例３に係るＬＣフィルタの通過特性を比較したグラフである。
　同図には、実施の形態２の変形例（実施例３）に係る周波数可変型のＬＣフィルタ１Ｃにおける２つのフィルタ特性Ｅ１およびＥ２が示されている。フィルタ特性Ｅ１は、通過帯域の中心周波数ｆ０が４３０ＭＨｚ（太実線）となっており、フィルタ特性Ｅ２は、通過帯域の中心周波数ｆ０が９００ＭＨｚ（細実線）となっている。
　また、同図には、比較例３に係る周波数可変型のＬＣフィルタにおける２つのフィルタ特性Ｆ１およびＦ２が示されている。フィルタ特性Ｆ１は、通過帯域の中心周波数ｆ０が４３０ＭＨｚ（太破線）となっており、フィルタ特性Ｆ２は、通過帯域の中心周波数ｆ０が９００ＭＨｚ（細破線）となっている。
　実施例３に係るＬＣフィルタ１Ｃにおけるフィルタ特性Ｅ１とフィルタ特性Ｅ２との切り替え、および、比較例３に係るＬＣフィルタにおけるフィルタ特性Ｆ１とフィルタ特性Ｆ２との切り替えは、可変制御部９０および制御線８０により実施されている。
　なお、比較例３に係るＬＣフィルタは、実施例３に係るＬＣフィルタ１Ｃと比較して、多層基板を平面視した場合、直列腕キャパシタ１５ａ、１５ｂ、および１５ｃがグランド電極と重複している点が異なる。
　図４Ｂの通過特性の比較によれば、フィルタ特性Ｅ１およびフィルタ特性Ｅ２は、ともに通過帯域の挿入損失および通過帯域よりも高周波数側の減衰量を良好に確保している。これに対して、フィルタ特性Ｆ１およびＦ２では、フィルタ特性Ｅ１およびＥ２と比較して、通過帯域よりも高周波数側の減衰量が劣化している。
　上記フィルタ特性の差異は、直列腕キャパシタ１５ａ、１５ｂ、および１５ｃがグランド電極と重複しているか否かに起因するものである。
　（実施の形態３）
　本実施の形態では、ＴＶＷＳ（ＴＶ　Ｗｈｉｔｅ　Ｓｐａｃｅ）用システムに適用できる周波数可変型のＬＣフィルタについて説明する。
　［３．１　ＬＣフィルタ１Ｄの回路構成］
　図５Ａは、実施の形態３に係るＬＣフィルタ１Ｄの回路構成図である。同図に示されたＬＣフィルタ１Ｄは、高周波入力端子１００と、高周波出力端子１１０と、直列腕ＬＣフィルタ回路４１（第１の直列腕ＬＣフィルタ回路）と、並列腕ＬＣフィルタ回路４２（第１の並列腕ＬＣフィルタ回路）と、並列腕ＬＣフィルタ回路４３（第２の並列腕ＬＣフィルタ回路）とを備える。
　直列腕ＬＣフィルタ回路４１は、高周波入力端子１００と高周波出力端子１１０との間に接続されている。
　並列腕ＬＣフィルタ回路４２は、直列腕ＬＣフィルタ回路４１の一方端であるノードＮ１とグランド電極との間に接続されている。並列腕ＬＣフィルタ回路４３は、直列腕ＬＣフィルタ回路４１の他方端であるノードＮ２とグランド電極との間に接続されている。
　並列腕ＬＣフィルタ回路４２は、互いに直列接続された並列腕インダクタ４２１（第１並列腕インダクタ）と、容量値が可変する可変キャパシタ４２２（第１可変キャパシタ）とで構成されている。
　並列腕ＬＣフィルタ回路４３は、互いに直列接続された並列腕インダクタ４３１（第２並列腕インダクタ）と、容量値が可変する可変キャパシタ４３２（第２可変キャパシタ）とで構成されている。
　直列腕ＬＣフィルタ回路４１は、直列腕キャパシタ４１３（第１直列腕キャパシタ）、ＬＣ直列回路、および、ＬＣ並列回路で構成されている。
　上記ＬＣ直列回路は、ノードＮ１とノードＮ２との間に直列接続された直列腕キャパシタ４１１（第２直列腕キャパシタ）と直列腕インダクタ４１２（第１直列腕インダクタ）とを有している。
　上記ＬＣ並列回路は、直列腕キャパシタ４１１と直列腕インダクタ４１２との接続ノードおよびグランド電極の間に、互いに並列接続された並列腕インダクタ４１４（第３並列腕インダクタ）と容量値が可変する可変キャパシタ４１５（第３可変キャパシタ）とを有している。
　このような回路構成から成る直列腕ＬＣフィルタ回路４１の共振周波数ｆ４１は、ＬＣフィルタ１Ｄの通過帯域の周波数、および、当該通過帯域よりも高周波数側の減衰極の周波数に主として寄与している。ここで、上記通過帯域の中心周波数をｆ０とすると、並列腕インダクタ４１４および可変キャパシタ４１５の並列回路の共振周波数ｆ４１２は、中心周波数ｆ０よりも低く設定されている（ｆ４１２＜ｆ０）。また、直列腕インダクタ４１２および直列腕キャパシタ４１３の並列回路の共振周波数ｆ４１１は、中心周波数ｆ０よりも高く設定されている（ｆ４１１＞ｆ０）。また、直列腕キャパシタ４１１および直列腕インダクタ４１２の直列回路の共振周波数ｆ４１３は、中心周波数ｆ０よりも高く設定されている（ｆ４１３＞ｆ０）。
　また、並列腕ＬＣフィルタ回路４２の共振周波数ｆ４２は、ＬＣフィルタ１Ｄの通過帯域よりも低周波数側の減衰極の周波数に主として寄与している。この際、共振周波数ｆ４２は、中心周波数ｆ０よりも低く設定されている（ｆ４２＜ｆ０）。より具体的には、共振周波数ｆ４２は、共振周波数ｆ４１２よりも低く設定されている（ｆ４２＜ｆ４１２）。
　また、並列腕ＬＣフィルタ回路４３の共振周波数ｆ４３は、ＬＣフィルタ１Ｄの通過帯域よりも高周波数側の減衰極の周波数に主として寄与している。この際、共振周波数ｆ４３は、中心周波数ｆ０よりも高く設定されている（ｆ４３＞ｆ０）。より具体的には、共振周波数ｆ４３は、共振周波数ｆ４１１およびｆ４１３よりも高く設定されている（ｆ４２＞ｆ４１１およびｆ４１３）。
　なお、高周波入力端子１００、高周波出力端子１１０、直列腕キャパシタ４１１、直列腕インダクタ４１２、直列腕キャパシタ４１３、並列腕インダクタ４１４、並列腕インダクタ４２１、並列腕インダクタ４３１、および制御線８０は、多層基板に形成されている。この多層基板は、例えば、低温焼結セラミック基板（ＬＴＣＣ基板）やガラスエポキシ基板を積層して形成した樹脂多層基板などである。また、可変キャパシタ４１５、４２２、および４３２およびその他の回路素子などは、多層基板上にエポキシ樹脂などで被覆されていてもよい。
　図５Ｂは、実施の形態３に係るＬＣフィルタ１Ｄの通過特性を表すグラフである。同図に示すように、ＬＣフィルタ１Ｄを用いることにより、通過帯域幅が約１００ＭＨｚであり、通過帯域の両側に減衰極を形成することができる。さらに、各減衰極に対して通過帯域と反対側の周波数帯域では減衰量が低下しにくく、所望の減衰量を広い周波数帯域で実現することができる。また、通過帯域の高周波数側も低周波数側もともに、減衰量を大きくすることができ、所望の減衰量が得られる周波数帯域を広くすることができる。また、可変キャパシタ４１５、４２２、および４３２の容量値を変化させることよって、図５Ｂに示すように、通過帯域および減衰極の周波数がシフトする帯域通過フィルタを実現できる。これにより、チャネル間隔の狭いＴＶＷＳ用システムにおいて、１つのＬＣフィルタ１Ｄにより、複数のチャネルに対応したフィルタ特性を実現することが可能となる。
　ここで、上記多層基板を平面視した場合、直列腕キャパシタ４１１、直列腕インダクタ４１２、直列腕キャパシタ４１３、並列腕インダクタ４１４、並列腕インダクタ４２１、および並列腕インダクタ４３１、のうち、並列腕インダクタ４１４、４２１および４３１のみがグランド電極と重複している。
　上記構成によれば、多層基板を平面視した場合に、直列腕に形成される直列腕キャパシタ４１１および４１３と重複する位置にはグランド電極は形成されず、並列腕に形成される並列腕インダクタ４１４、４２１および４３１と重複する位置にはグランド電極が形成されるので、当該多層基板内に形成される回路素子とグランド電極とが対向することで発生する浮遊容量を抑制することが可能となる。よって、直列腕に不要な結合が発生しないので、ＬＣフィルタ１Ｄの挿入損失および減衰量などの周波数特性の劣化を抑制できる。
　なお、本実施の形態に係るＬＣフィルタ１Ｄにおいて、並列腕インダクタ４１４、４２１および４３１のうちの少なくとも２つは、磁界結合していてもよい。これにより、通過帯域特性の急峻性が向上するので、ＴＶＷＳ用システムで利用できるチャネル数を増加させることが可能となる。
　（実施の形態４）
　本実施の形態では、実施の形態１～３のいずれかに係るＬＣフィルタを備える高周波フロントエンド回路１０および通信装置９について説明する。本実施の形態に係る高周波フロントエンド回路１０および通信装置９は、例えば、ＴＶＷＳ用システムに適用される。
　［４．１　高周波フロントエンド回路および通信装置の構成］
　図６は、実施の形態４に係る通信装置９の回路構成図である。同図には、高周波フロントエンド回路１０と、アンテナと、ＲＦ信号処理回路７と、ベースバンド信号処理回路８とが示されている。通信装置９は、アンテナと、高周波フロントエンド回路１０と、ＲＦ信号処理回路７と、ベースバンド信号処理回路８とで構成されている。
　高周波フロントエンド回路１０は、ＬＣ可変フィルタ１と、整合回路２と、ＬＣ固定フィルタ３と、分波／切替回路４と、受信用フィルタ５Ｒと、送信用フィルタ５Ｔと、ローノイズアンプ６Ｒと、パワーアンプ６Ｔとを備える。
　パワーアンプ６Ｔは、ＲＦ信号処理回路７から出力された高周波送信信号を増幅し、送信用フィルタ５Ｔ、分波／切替回路４、ＬＣ可変フィルタ１、ＬＣ固定フィルタ３および整合回路２を経由してアンテナに出力する送信増幅回路である。
　ローノイズアンプ６Ｒは、アンテナ、整合回路２、ＬＣ固定フィルタ３、ＬＣ可変フィルタ１、分波／切替回路４、および受信用フィルタ５Ｒを経由した高周波信号を増幅し、ＲＦ信号処理回路７へ出力する受信増幅回路である。
　ＬＣ固定フィルタ３は、整合回路を介してアンテナに接続され、例えば、送信帯域および受信帯域の高周波信号を選択的に通過させるアンテナフィルタである。
　送信用フィルタ５Ｔは、分波／切替回路４とパワーアンプ６Ｔとの間に配置され、送信帯域の高周波信号を選択的に通過させるフィルタである。
　受信用フィルタ５Ｒは、分波／切替回路４とローノイズアンプ６Ｒとの間に配置され、受信帯域の高周波信号を選択的に通過させるフィルタである。
　分波／切替回路４は、アンテナと送信信号経路および受信信号経路との接続を切り替えるスイッチ（分波器）である。
　ＲＦ信号処理回路７は、アンテナから受信信号経路を介して入力された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をベースバンド信号処理回路８へ出力する。ＲＦ信号処理回路７は、例えば、ＲＦＩＣ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）である。また、ＲＦ信号処理回路７は、ベースバンド信号処理回路８から入力された送信信号をアップコンバートなどにより信号処理し、当該信号処理して生成された高周波送信信号をパワーアンプ６Ｔへ出力する。
　ベースバンド信号処理回路８で処理された信号は、例えば、画像信号として画像表示のために使用される。
　なお、高周波フロントエンド回路１０は、上述した回路素子の間に、他の回路素子を備えていてもよい。
　ここで、本実施の形態に係る高周波フロントエンド回路１０では、ＬＣ可変フィルタ１として、実施の形態１～３およびその変形例に示されたＬＣフィルタ１Ａ～１Ｄのいずれかを用いることができる。例えば、高周波フロントエンド回路１０がＴＶＷＳ用システムに適用される場合、ＬＣ可変フィルタ１は、送信用フィルタ５Ｔ、受信用フィルタ５Ｒ、およびＬＣ固定フィルタ３にて減衰しきれないＴＶ波の不要なスプリアスを抑制するために配置される。より具体的には、ＬＣ可変フィルタ１は、ＴＶ帯のチャネル（例：ｃｈ１３～ｃｈ６５：４７０～７８８ＭＨｚ）のうち、使用するチャネル以外の不要なスプリアスを除去するために配置される。この場合、ＬＣ可変フィルタ１のフィルタ特性として、通過帯域よりも低周波数側と高周波数側の両方に同程度の減衰量および急峻性があった方が望ましいが、ＲＦ信号処理回路７の性能によっては、高調波のスプリアス抑制に特化したフィルタであってもよい。
　本実施の形態に係るＬＣ可変フィルタ１によれば、ＬＣ可変フィルタ１の直列腕に不要な結合（浮遊容量）が発生しないため、挿入損失および減衰特性の劣化を抑制できる。また、電力増幅器の高利得領域での歪みが抑制された高周波フロントエンド回路１０および通信装置９を提供できる。また、これらを小型化しても不要なスプリアスを抑制することが可能となる。
　（その他の実施の形態など）
　以上、本発明の実施の形態に係るＬＣフィルタ、高周波フロントエンド回路および通信装置について、実施の形態１～４を挙げて説明したが、本発明のＬＣフィルタ、高周波フロントエンド回路および通信装置は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示のＬＣフィルタ、高周波フロントエンド回路および通信装置を内蔵した各種機器も本発明に含まれる。
　また、上記実施の形態に係るＬＣフィルタ、高周波フロントエンド回路および通信装置において、図面に開示された各回路素子および信号経路を接続する経路の間に別の高周波回路素子および配線などが挿入されていてもよい。
　本発明は、フロントエンド部に配置されるＬＣフィルタ、高周波フロントエンド回路および通信装置として、携帯電話またはＴＶＷＳ用システムなどの通信機器に広く利用できる。
　１　　ＬＣ可変フィルタ
　１Ａ、１Ｂ、１Ｃ、１Ｄ　　ＬＣフィルタ
　２　　整合回路
　３　　ＬＣ固定フィルタ
　４　　分波／切替回路
　５Ｒ　　受信用フィルタ
　５Ｔ　　送信用フィルタ
　６Ｒ　　ローノイズアンプ
　６Ｔ　　パワーアンプ
　７　　ＲＦ信号処理回路
　８　　ベースバンド信号処理回路
　９　　通信装置
　１０　　高周波フロントエンド回路
　１１、１４、１５ａ、１５ｂ、１５ｃ、４１１、４１３　　直列腕キャパシタ
　１２、１３、１６ａ、１６ｂ、１６ｃ、４１２　　直列腕インダクタ
　２１、３１、４１４、４２１、４３１　　並列腕インダクタ
　２２、３２、４１５、４２２、４３２　　可変キャパシタ
　４１　　直列腕ＬＣフィルタ回路
　４２、４３　　並列腕ＬＣフィルタ回路
　８０　　制御線
　９０　　可変制御部
　１００　　高周波入力端子
　１１０　　高周波出力端子
　５００　　バンドパスフィルタ
　５１０、５１１、５１２　　共振器
　５１７、５１８　　内部結合キャパシタ
　５２０、５３０、５４０　　ＬＣ対
　５２１、５３１、５４１　　負荷キャパシタ
　５２２、５３２、５４２　　負荷インダクタ
　５５０　　直接結合キャパシタ
　６０１、６０２、６０３　　浮動グランド
　６１０、６１１、６１２、６１３、６１４、６１５、６１６、６１７、６１８、６１９、６２０　　金属領域
　Ｎ１、Ｎ２　　ノード

Claims (12)

  1. 　多層基板と、
    　高周波信号が入力される入力電極と、
    　高周波信号を出力する出力電極と、
    　前記多層基板が有する１以上の層で構成されたグランド電極と、
    　前記多層基板内に形成され、前記入力電極と前記出力電極とを結ぶ直列腕経路上に配置された第１直列腕キャパシタと、
    　前記多層基板内に形成され、前記直列腕経路上の第１ノードと前記グランド電極とを結ぶ並列腕経路上に配置された第１並列腕インダクタと、を備え、
    　前記多層基板を平面視した場合、前記第１直列腕キャパシタおよび前記第１並列腕インダクタのうちの前記第１並列腕インダクタのみが前記グランド電極と重複する、
    　ＬＣフィルタ。
  2. 　さらに、
    　前記第１ノードと前記グランド電極とを結ぶ並列腕経路上に配置され、容量値が可変する第１可変キャパシタを備え、
    　前記第１並列腕インダクタと前記第１可変キャパシタとは、直列接続される、
    　請求項１に記載のＬＣフィルタ。
  3. 　さらに、
    　前記多層基板に形成され、前記第１可変キャパシタの前記容量値を可変するための制御信号を伝達する制御線を備え、
    　前記多層基板を平面視した場合、前記制御線は前記グランド電極と重複し、
    　前記多層基板を断面視した場合、前記グランド電極は前記第１並列腕インダクタと前記制御線との間に挟まれている、
    　請求項２に記載のＬＣフィルタ。
  4. 　前記第１可変キャパシタは、
    　容量値が固定である複数の固定キャパシタと、
    　前記複数の固定キャパシタの組み合わせを切り替えるスイッチと、で構成され、
    　前記複数の固定キャパシタおよび前記スイッチは、前記多層基板の表面に実装される、
    　請求項２または３に記載のＬＣフィルタ。
  5. 　前記第１可変キャパシタは、
    　容量値が固定である複数の固定キャパシタと、
    　前記複数の固定キャパシタの組み合わせを切り替えるスイッチと、で構成され、
    　前記複数の固定キャパシタは、前記多層基板内に形成される、
    　請求項２または３に記載のＬＣフィルタ。
  6. 　さらに、
    　前記多層基板内に形成され、前記直列腕経路上の前記第１ノードと異なる第２ノードと、前記グランド電極と、を結ぶ並列腕経路上に配置された第２並列腕インダクタと、
    　前記第２ノードと前記グランド電極とを結ぶ並列腕経路上に配置され、容量値が可変する第２可変キャパシタと、を備え、
    　前記第２並列腕インダクタと前記第２可変キャパシタとは、直列接続される、
    　請求項２～５のいずれか１項に記載のＬＣフィルタ。
  7. 　さらに、
    　前記多層基板内に形成され、前記第１直列腕キャパシタと前記第１ノードにて直列接続された第２直列腕キャパシタと、
    　前記多層基板内に形成され、前記第１直列腕キャパシタと前記第２ノードにて直列接続された第３直列腕キャパシタと、
    　前記第１直列腕キャパシタに並列接続された第１直列腕インダクタ、前記第２直列腕キャパシタに並列接続された第２直列腕インダクタ、および前記第３直列腕キャパシタに並列接続された第３直列腕インダクタと、を備える、
    　請求項６に記載のＬＣフィルタ。
  8. 　前記入力電極と前記出力電極との間に接続された第１の直列腕ＬＣフィルタ回路と、
    　前記第１の直列腕ＬＣフィルタ回路の一方端である前記第１ノードおよび前記グランド電極に接続された第１の並列腕ＬＣフィルタ回路と、
    　前記第１の直列腕ＬＣフィルタ回路の他方端である第２ノードおよび前記グランド電極に接続された第２の並列腕ＬＣフィルタ回路と、を備え、
    　前記第１の並列腕ＬＣフィルタ回路は、互いに直列接続された前記第１並列腕インダクタと前記第１可変キャパシタとで構成され、
    　前記第２の並列腕ＬＣフィルタ回路は、互いに直列接続された前記第２並列腕インダクタと前記第２可変キャパシタとで構成され、
    　前記第１の直列腕ＬＣフィルタ回路は、前記第１直列腕キャパシタ、ＬＣ直列回路、および、ＬＣ並列回路で構成され、
    　前記ＬＣ直列回路は、前記第１ノードと前記第２ノードとの間に直列接続された第２直列腕キャパシタと第１直列腕インダクタとを有し、
    　前記ＬＣ並列回路は、前記第２直列腕キャパシタと前記第１直列腕インダクタとの接続ノードおよび前記グランド電極の間に、互いに並列接続された第３並列腕インダクタと容量値が可変する第３可変キャパシタとを有する、
    　請求項６に記載のＬＣフィルタ。
  9. 　前記第１並列腕インダクタ、前記第２並列腕インダクタ、および前記第３並列腕インダクタのうちの少なくとも２つは、磁界結合している、
    　請求項８に記載のＬＣフィルタ。
  10. 　前記多層基板は、
    　前記グランド電極が一面に形成されたグランド電極形成領域と、前記平面視において前記グランド電極形成領域に囲まれた領域であって前記グランド電極が形成されていないグランド電極開口領域と、を含むグランド電極層を有し、
    　前記グランド電極層を平面視した場合、前記第１直列腕キャパシタは前記グランド電極開口領域に含まれ、前記第１並列腕インダクタは前記グランド電極形成領域に含まれる、
    　請求項１～９のいずれか１項に記載のＬＣフィルタ。
  11. 　請求項１～１０のいずれか１項に記載のＬＣフィルタと、
    　送信用フィルタ素子および受信用フィルタ素子と、
    　アンテナ素子からの高周波受信信号を前記受信用フィルタ素子へ出力し、かつ、前記送信用フィルタ素子を経由した高周波送信信号を、前記アンテナ素子へ出力する分波器と、を備える、
    　高周波フロントエンド回路。
  12. 　請求項１１に記載の高周波フロントエンド回路と、
    　前記高周波フロントエンド回路に高周波送信信号を出力し、前記高周波フロントエンド回路から高周波受信信号を入力するＲＦ信号処理回路と、を備える、
    　通信装置。
PCT/JP2017/029927 2016-09-05 2017-08-22 Ｌｃフィルタ、高周波フロントエンド回路および通信装置 Ceased WO2018043206A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/282,532 US10873309B2 (en) 2016-09-05 2019-02-22 LC filter, radio-frequency front-end circuit, and communication device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-173042 2016-09-05
JP2016173042 2016-09-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/282,532 Continuation US10873309B2 (en) 2016-09-05 2019-02-22 LC filter, radio-frequency front-end circuit, and communication device

Publications (1)

Publication Number Publication Date
WO2018043206A1 true WO2018043206A1 (ja) 2018-03-08

Family

ID=61301904

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/029927 Ceased WO2018043206A1 (ja) 2016-09-05 2017-08-22 Ｌｃフィルタ、高周波フロントエンド回路および通信装置

Country Status (2)

Country Link
US (1) US10873309B2 (ja)
WO (1) WO2018043206A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210297052A1 (en) * 2018-12-14 2021-09-23 Murata Manufacturing Co., Ltd. Matching circuit, matching circuit element, and communication device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3073995B1 (fr) * 2017-11-17 2021-01-08 Continental Automotive France Systeme d'au moins deux unites emettrices et/ou receptrices reliees a une antenne commune
US10707914B2 (en) 2018-06-08 2020-07-07 Microsoft Technology Licensing, Llc Adaptive antenna and radio
US11405792B2 (en) * 2020-05-15 2022-08-02 Microsoft Technology Licensing, Llc Device communication over television white space
CN111564426B (zh) * 2020-05-29 2025-01-10 深圳陶陶科技有限公司 射频前端模组、射频通信装置和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136888A (ja) * 2003-10-31 2005-05-26 Kyocera Corp 高周波分波回路、それを搭載した高周波部品、高周波モジュール及び無線通信機器
JP2008271421A (ja) * 2007-04-24 2008-11-06 Hitachi Metals Ltd 弾性波フィルタ及び複合部品
WO2013005264A1 (ja) * 2011-07-07 2013-01-10 富士通株式会社 可変フィルタ装置および通信装置
JP2015508621A (ja) * 2012-01-23 2015-03-19 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 電力増幅器のためのチューナブル・ノッチフィルタを備えたインピーダンス整合回路
WO2016030942A1 (ja) * 2014-08-25 2016-03-03 ルネサスエレクトロニクス株式会社 半導体装置
WO2016125515A1 (ja) * 2015-02-02 2016-08-11 株式会社村田製作所 可変フィルタ回路、高周波モジュール回路、および、通信装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006134916A1 (ja) * 2005-06-13 2009-01-08 太陽誘電株式会社 積層フィルタ
US20070120627A1 (en) 2005-11-28 2007-05-31 Kundu Arun C Bandpass filter with multiple attenuation poles
CN104854792B (zh) 2013-10-17 2018-11-06 株式会社村田制作所 高频电路
US9966982B2 (en) * 2015-09-02 2018-05-08 Skyworks Solutions, Inc. Contour tuning circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136888A (ja) * 2003-10-31 2005-05-26 Kyocera Corp 高周波分波回路、それを搭載した高周波部品、高周波モジュール及び無線通信機器
JP2008271421A (ja) * 2007-04-24 2008-11-06 Hitachi Metals Ltd 弾性波フィルタ及び複合部品
WO2013005264A1 (ja) * 2011-07-07 2013-01-10 富士通株式会社 可変フィルタ装置および通信装置
JP2015508621A (ja) * 2012-01-23 2015-03-19 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 電力増幅器のためのチューナブル・ノッチフィルタを備えたインピーダンス整合回路
WO2016030942A1 (ja) * 2014-08-25 2016-03-03 ルネサスエレクトロニクス株式会社 半導体装置
WO2016125515A1 (ja) * 2015-02-02 2016-08-11 株式会社村田製作所 可変フィルタ回路、高周波モジュール回路、および、通信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210297052A1 (en) * 2018-12-14 2021-09-23 Murata Manufacturing Co., Ltd. Matching circuit, matching circuit element, and communication device
US11777466B2 (en) * 2018-12-14 2023-10-03 Murata Manufacturing Co., Ltd. Matching circuit, matching circuit element, and communication device

Also Published As

Publication number Publication date
US10873309B2 (en) 2020-12-22
US20190190481A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
CN110739932B (zh) 与电感电容滤波器级联的混合声学电感电容滤波器
US12199657B2 (en) High frequency filter, multiplexer, high frequency front-end circuit, and communication device
JP7099532B2 (ja) マルチプレクサならびにそれを用いた高周波フロントエンド回路および通信装置
JP5817795B2 (ja) 高周波モジュール
JP6183456B2 (ja) 高周波モジュール
US10432163B2 (en) Variable filter circuit, high frequency module circuit, and communication device
WO2019240098A1 (ja) 高周波モジュールおよび通信装置
WO2017033564A1 (ja) 高周波モジュール
US10873309B2 (en) LC filter, radio-frequency front-end circuit, and communication device
WO2020090382A1 (ja) マルチプレクサ、フィルタおよび通信装置
US20170288632A1 (en) Variable filter circuit, rf front end circuit and communication device
JP2010141859A (ja) ダイプレクサ及びマルチプレクサ
WO2015019722A1 (ja) 高周波モジュール
JP5751265B2 (ja) 高周波モジュール
JP2018026795A (ja) 高周波モジュール及び通信装置
WO2018225590A1 (ja) 高周波モジュール
WO2018062119A1 (ja) 高周波フロントエンド回路、高周波信号処理回路、通信装置
JP5299356B2 (ja) 高周波モジュール
US11146242B2 (en) Filter device, multiplexer, radio frequency front end circuit, and communication device
JPH10294634A (ja) フィルタ
US12273088B2 (en) Filter, multiplexer, and communication module
WO2018123913A1 (ja) 高周波モジュール、送受信モジュールおよび通信装置
JP2010154138A (ja) 積層型マルチプレクサ
JP2018170755A (ja) 高周波回路及び通信装置
JP2019161309A (ja) マルチプレクサ、および、通信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17846211

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17846211

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP