[go: up one dir, main page]

WO2017009292A1 - Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2017009292A1
WO2017009292A1 PCT/EP2016/066441 EP2016066441W WO2017009292A1 WO 2017009292 A1 WO2017009292 A1 WO 2017009292A1 EP 2016066441 W EP2016066441 W EP 2016066441W WO 2017009292 A1 WO2017009292 A1 WO 2017009292A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
layer
semiconductor
contact
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2016/066441
Other languages
English (en)
French (fr)
Inventor
Korbinian Perzlmaier
Lutz Höppel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE112016003142.4T priority Critical patent/DE112016003142B4/de
Priority to US15/739,102 priority patent/US10217792B2/en
Publication of WO2017009292A1 publication Critical patent/WO2017009292A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials

Definitions

  • a method for producing an optoelectronic semiconductor chip is specified.
  • the optoelectronic semiconductor chip may in particular be a light-emitting diode chip or a photodiode chip.
  • it may be in the optoelectronic
  • the optoelectronic semiconductor chip extends in a vertical direction between a first main plane and a second main plane, the vertical direction being transverse or perpendicular to the first and / or second main plane
  • the main levels may be
  • the optoelectronic semiconductor chip is extended in the lateral direction, that is, for example at least in places, parallel to the main planes.
  • the optoelectronic semiconductor chip has a thickness in the vertical direction that is small
  • a semiconductor layer sequence comprising a first semiconductor layer and a second one
  • the semiconductor layer sequence is extended at least in places parallel to the main planes.
  • the semiconductor layer sequence forms the first main plane of the optoelectronic semiconductor chip
  • Semiconductor layer sequence an active area provided for generating radiation and / or for receiving radiation.
  • the semiconductor layer sequence may be epitaxially grown on a growth substrate. Mentioned above
  • the semiconductor layer sequence contains
  • III-V link Semiconductor materials are for ultraviolet radiation generation
  • Al x In y Ga x - y P in particular for yellow to red radiation
  • Al x In y Ga x - y As infrared
  • spectral range are particularly suitable.
  • the first semiconductor layer and the second semiconductor layer suitably have different from each other
  • the first semiconductor layer may be a p-doped semiconductor layer and the second semiconductor layer may be an n-doped semiconductor layer.
  • a first contact layer is provided, which extends laterally along the first semiconductor layer and makes electrical contact with it.
  • the first contact layer extends in a planar manner on a side of the first semiconductor layer which is remote from the second semiconductor layer.
  • the first contact layer may, for example, also be referred to as p-connection layer.
  • the first contact layer comprises or consists of a metal.
  • the first contact layer may be for the radiation emitted by the active layer
  • the first contact layer can in particular be used as a reflective contact layer
  • the first contact layer may be formed and preferably contain silver or aluminum.
  • the first contact layer may be formed and preferably contain silver or aluminum.
  • the first contact layer to a transparent
  • TCO Transparent Conductive Oxide
  • Transparent conductive oxides are transparent, conductive materials, usually metal oxides, such as
  • the third semiconductor layer is, for example, an amorphous material such as amorphous silicon (a-Si) or a hydrophobically doped amorphous silicon (a-Si: H).
  • a-Si amorphous silicon
  • a-Si: H amorphous silicon
  • the third semiconductor layer covers the first contact layer in a planar manner.
  • the first contact layer is covered with the third semiconductor layer in a deposition step.
  • a recess is formed which extends through the third semiconductor layer, the first contact layer and the first semiconductor layer into the second semiconductor layer.
  • the third semiconductor layer, the first contact layer and the first semiconductor layer are
  • the passivation layer extends into the recess and, for example, covers a respective lateral side surface of the third side facing the recess
  • At least one first passage opening in the first aspect at least one first passage opening in the first aspect
  • Passivation layer formed.
  • the at least one first through opening extends in the vertical direction in particular completely through the passivation layer, so that the passivation layer is interrupted in the region of the respective first through opening.
  • an etching method is used for this purpose.
  • the at least one first through opening is formed in the region of the recess, so that the second semiconductor layer after this step from the second
  • At least one second passage opening in the first aspect at least one second passage opening in the first aspect
  • the at least one second through-opening extends in the vertical direction in particular completely through the passivation layer, so that the passivation layer is completely interrupted in the region of the respective second through-opening.
  • an etching method is used for this purpose.
  • the method used can correspond to the method for forming the at least one first through opening.
  • the at least one second through-opening is formed in the region of the third semiconductor layer, so that after this step it is exposed from the second main plane in the region of the at least one second through-opening.
  • a second contact layer is applied, which electrically contacts the second semiconductor layer in the region of the at least one first through-opening and the third
  • Contact layer can also be used as an
  • connection layer are called.
  • the second contact layer comprises or consists of a metal.
  • the second contact layer may be for those of the active
  • the second contact layer may in particular be formed as a reflective contact layer and preferably contain silver or aluminum.
  • the second contact layer may be transparent, for example.
  • the second contact layer may have a transparent conductive oxide for this purpose.
  • the second contact layer may comprise or consist of a solder layer.
  • the solder layer can extend over the surface of the passivation layer, so that a respective contact surface of the second contact layer in the region of the at least one first contact layer
  • Contact surfaces then, for example, integrally formed in one piece.
  • a semiconductor layer sequence comprising a first semiconductor layer and a second one
  • a first contact layer is provided which extends laterally along the first
  • Semiconductor layer extends and electrically contacted.
  • a third semiconductor layer is placed on one of
  • a passivation layer is placed on one of the
  • At least one first and at least one second passage opening are in the
  • Passivation layer formed.
  • a second contact layer is applied, which electrically surrounds the second semiconductor layer in the region of the at least one first through-opening contacted and the third semiconductor layer in the region of the at least one second passage opening electrically
  • the first and second contact layers are electrically separated from each other by the passivation layer
  • the first and second serve
  • the first and second contact layers with the third semiconductor layer form a Schottky diode.
  • the Schottky diode is in particular connected in parallel or antiparallel to the semiconductor layer sequence.
  • the Schottky diode can be used advantageously as an ESD protection element. This allows a low sensitivity of the optoelectronic
  • the ESD protection element is integrated in the optoelectronic semiconductor chip, such that an ESD protection element arranged externally to the optoelectronic semiconductor chip, such as
  • a part of the passivation layer is additionally applied to a side of the first contact layer facing away from the semiconductor layer sequence. At least one more
  • the passivation layer is applied in several process steps.
  • the passivation layer may comprise one or more sublayers, which do not necessarily consist of the same material or have to be applied in a similar process.
  • Through opening may be a size of a contact surface
  • a semiconductor layer can be adjusted.
  • the passivation layer is arranged after this step, in particular on opposite sides of the third semiconductor layer.
  • a method for producing an optoelectronic semiconductor chip is specified.
  • a semiconductor layer sequence comprising a first semiconductor layer and a second semiconductor layer is provided.
  • a first contact layer is provided, which extends laterally along the first semiconductor layer and makes electrical contact with it.
  • a recess is formed which extends through the first contact layer and the first semiconductor layer into the second
  • a passivation layer is applied on a side of the first contact layer facing away from the semiconductor layer sequence. At least one first and at least one second through-opening are formed in the passivation layer.
  • a third semiconductor layer is placed on one of
  • a second contact layer is applied, which electrically surrounds the second semiconductor layer in the region of the at least one first through-opening
  • the forming of the third semiconductor layer comprises
  • the third semiconductor layer is laterally surrounded by the passivation layer after this step.
  • the first and second contact layers form, with the third semiconductor layer, a Schottky diode analogous to the first aspect.
  • a carrier may be on one of the first
  • the carrier can be made, for example
  • the optoelectronic semiconductor chip may be a thin-film chip or a so-called “mold-supported chip.”
  • a carrier may be applied to a side of the semiconductor layer sequence facing away from the second main plane and may, by way of example, be a part of
  • Forming radiation exit surface or the first main plane is made of sapphire.
  • the optoelectronic semiconductor chip is then, for example, a so-called "flip chip”.
  • the through-openings are formed by means of a chemical process.
  • a chemical process such as dry etching or a wet chemical process.
  • this allows a simultaneous training of
  • the recess extends completely through the third semiconductor layer, the first contact layer and the first semiconductor layer into the second
  • the passage openings are formed in a common method step. This advantageously contributes to a particularly high efficiency in the production of the optoelectronic semiconductor chip.
  • forming the at least one second through-opening can take place simultaneously with forming the at least one first through-opening, so that an additional photo-plane in the context of a
  • Photolithography step can be omitted.
  • an optoelectronic device According to a third aspect, an optoelectronic
  • Semiconductor chip can be produced in particular by a method described here, so that all the features disclosed for the method are also disclosed for the semiconductor chip and vice versa.
  • the optoelectronic semiconductor chip in particular comprises a semiconductor layer sequence comprising a first
  • the semiconductor layer sequence comprises a p-type semiconductor region and an n-type semiconductor region and one between the p-type semiconductor region and the n-type
  • the active layer may in particular be a radiation-emitting active layer.
  • the p-type Semiconductor region and the active layer may each comprise one or more semiconductor layers.
  • the p-type Semiconductor region contains one or more p-doped
  • Semiconductor layers and the n-doped semiconductor region one or more n-doped semiconductor layers. It is also possible for the p-type semiconductor region and / or the n-type semiconductor region to have one or more undoped ones
  • the one or more semiconductor layers included.
  • the one or more semiconductor layers included.
  • Layers of the p-type semiconductor region and of the n-type semiconductor region respectively form the first one
  • the active layer may be formed, for example, as a pn junction, a double heterostructure, a single quantum well structure, or a multiple quantum well structure.
  • Designation Quantum well structure includes any
  • Quantum well structure no information about the dimensionality of the quantization. It thus includes quantum wells, quantum wires and quantum dots and any combination of these structures.
  • the optoelectronic semiconductor chip further comprises a first contact layer for electrically contacting the first semiconductor layer.
  • the first contact layer extends laterally along the first semiconductor layer.
  • the first contact layer may comprise one or more sub-layers.
  • the first contact layer may comprise a connection layer, for example a solder layer or an electrically conductive adhesive layer.
  • the first contact layer comprises sub-layers outside an optical path of the radiation to be generated or absorbed in the semiconductor layer sequence, for example of titanium or Chromium, so that a good adhesion of the first contact layer is contributed.
  • the first contact layer may further comprise a metallic, for example
  • the first contact layer can
  • the first contact layer further comprise a layer for current expansion.
  • the first contact layer further comprise a layer for current expansion.
  • the optoelectronic semiconductor chip further comprises a third semiconductor layer on one of
  • Partial layer thereof has a semiconductor material such as silicon or gallium arsenide.
  • the semiconductor material is amorphous semiconductor material.
  • the semiconductor material may have a doping,
  • boron or phosphorus dopant for example, a boron or phosphorus dopant for
  • the semiconductor material for example, a
  • the third semiconductor layer is in particular electrically connected to the first contact layer.
  • the optoelectronic semiconductor chip further comprises a recess which extends through the third semiconductor layer, the first contact layer and the first semiconductor layer into the second semiconductor layer.
  • the third semiconductor layer, the first contact layer and the first semiconductor layer are interrupted laterally, in particular in a region of the recess.
  • the optoelectronic Semiconductor chip may in particular have a plurality of such recesses.
  • the optoelectronic semiconductor chip further comprises a passivation layer on a side of the third semiconductor layer facing away from the semiconductor layer sequence.
  • Passivation layer comprises at least one dielectric or electrically insulating layer, for example of silicon oxide or aluminum oxide.
  • the passivation layer extends into the recess, so that a respective side surface of the third semiconductor layer, the first contact layer and the first semiconductor layer in the lateral direction towards the recess through the
  • Passivation layer is covered at least in places.
  • the optoelectronic semiconductor chip further comprises a second contact layer on a side of the passivation layer facing away from the semiconductor layer sequence.
  • the second contact layer may comprise one or more sub-layers.
  • the second contact layer may comprise a connection layer, for example a solder layer or an electrically conductive adhesive layer.
  • the second contact layer can furthermore comprise a metallic mirror layer for the radiation to be generated or absorbed in the semiconductor layer sequence.
  • the second contact layer may further comprise or consist of a transparent conductive oxide.
  • the second contact layer or a sub-layer thereof may be transparent.
  • the second contact layer may further comprise a current spreading layer.
  • the second contact layer is designed to be electrically conductive.
  • the first contact layer is electrically isolated from the second contact layer by the passivation layer.
  • the passivation layer at least partially reshapes the first contact layer and the third semiconductor layer.
  • the passivation layer has at least one first through-opening and at least one second
  • Through opening is arranged in a region of the recess.
  • the passivation layer is completely interrupted in the region of the at least one first passage opening.
  • the at least one second passage opening is in a region of the third semiconductor layer
  • the passivation layer is completely interrupted in the region of the at least one second passage opening.
  • the second contact layer contacts the second one in the region of the at least one first through-opening
  • the second contact layer contacts in the region of the at least one second
  • the third semiconductor layer electrically.
  • the second contact layer or a sub-layer thereof extends at least in places through the respective through-openings.
  • the second contact layer forms, in particular, a through-connection of the second
  • the second contact layer can also form a plurality of such plated-through holes through a plurality of recesses.
  • the second contact layer forms in the at least one first through opening in each case a first contact surface to the second semiconductor layer, and in the at least one second through hole each have a second contact surface to the third semiconductor layer.
  • the second contact layer forms an electrical connection of the respective contact surfaces.
  • this allows a parallel or anti-parallel connection of electronic coupled to the respective contact surfaces
  • a part of the passivation layer is between the first
  • the passivation layer has at least one further
  • Passivation layer is arranged in particular on opposite sides of the third semiconductor layer.
  • the first contact layer extends through the at least one further through opening.
  • Contact layer forms in the at least one other
  • the optoelectronic semiconductor chip can be produced in particular by a method described here, so that all the features disclosed for the method are also disclosed for the semiconductor chip and vice versa.
  • the optoelectronic semiconductor chip comprises a semiconductor layer sequence comprising a first semiconductor layer and a second semiconductor layer.
  • the optoelectronic semiconductor chip further comprises a first contact layer for electrically contacting the first semiconductor layer, which extends laterally along the first
  • the semiconductor chip further comprises a recess which extends through the first contact layer and the first semiconductor layer into the second semiconductor layer.
  • the optoelectronic semiconductor chip further comprises a passivation layer on a side of the first contact layer facing away from the semiconductor layer sequence, a third semiconductor layer on a side of the first contact layer facing away from the semiconductor layer sequence, and a second contact layer on a side of the passivation layer remote from the semiconductor layer sequence.
  • the passivation layer has at least a first one
  • the second contact layer electrically contacts the second semiconductor layer in the region of the at least one first through opening. Furthermore, the second contact layer electrically contacts the third semiconductor layer in the region of the at least one second through-opening.
  • the optoelectronic semiconductor chip has a carrier.
  • the carrier can be produced, for example, by means of a casting process.
  • the carrier is a so-called Mold body, for example made of a plastic.
  • the plastic of the carrier preferably comprises a resin, such as. As an epoxy resin, a silicone or an epoxy resin and a silicone-containing hybrid resin.
  • the carrier may be, for example, a sapphire or silicon substrate.
  • the carrier has one or more plated-through holes, which in each case extend from one of the first main surface of the carrier facing the semiconductor layer sequence to one of the first
  • the optoelectronic semiconductor chip can be contacted.
  • the optoelectronic semiconductor chip in each case has a contact.
  • the recess extends completely through the third semiconductor layer, the first contact layer and the first semiconductor layer into the second
  • the second contact layer extends from a side of the first contact layer facing the first contact layer
  • the third semiconductor layer with the first contact layer forms a Schottky diode and / or
  • the third semiconductor layer forms with the second
  • Contact layer a Schottky diode.
  • the form first contact layer and the second contact layer with their respective contact surfaces to the third semiconductor layer each having a Schottky contact.
  • the Schottky diode (s) may also be referred to as an (integrated) ESD protection element.
  • the ESD protection element has a directional
  • the semiconductor layer sequence likewise has a direction-dependent electrical conductivity on.
  • the semiconductor layer sequence likewise has a direction-dependent electrical
  • the ESD protection element is
  • the electrical conductivity of the semiconductor layer sequence is in
  • the electrical conductivity of the semiconductor layer sequence in the reverse direction is also substantially lower than that of the ESD protection element, for example at least above a predetermined blocking voltage. In an advantageous manner, such a potentially destructive current in the reverse direction through the semiconductor layer sequence can be avoided and converted into a
  • the optoelectronic semiconductor chip can also be referred to as a chip with intrinsic ESD stability.
  • the ESD protection element is particularly advantageously protected against external influences.
  • a flow of current through the ESD protection element can be set or limited by a respective size of the second and third contact surfaces, for example by adaptation of the respective second and further through openings in the manufacture of the
  • the semiconductor layer sequence contains one of the following material systems:
  • the third semiconductor layer sequence has such a material system.
  • the third semiconductor layer comprises or consists of at least one of the following materials: - amorphous silicon (a-Si), in particular Wasserstroff
  • a-Si doped amorphous silicon
  • amorphous indium gallium zinc oxide (a-InGaZnO or also a-IGZO).
  • a-InGaZnO amorphous indium gallium zinc oxide
  • a-IGZO amorphous indium gallium zinc oxide
  • Indium and gallium act as dopants.
  • the third semiconductor layer surrounds at least one first through-hole laterally annular, and / or
  • the third semiconductor layer adjoins at least one first passage opening laterally circular segment, and / or
  • the third semiconductor layer adjacent to at least one first passage opening laterally rectilinear, and / or
  • the third semiconductor layer is formed laterally in the form of at least one character and / or at least one digit.
  • a lateral shaping of the first contact layer and / or the first semiconductor layer may be, for example, the
  • a lateral shaping of the at least one second and / or further through opening and / or the second contact layer may be similar to the lateral shaping of the third semiconductor layer.
  • a current flow may be set or limited locally with respect to a lateral extension of the optoelectronic semiconductor chip by the respective lateral shaping.
  • one or more ESDs integrated in the optoelectronic semiconductor chip may or may Protective element (s) one or more via (s) of the second semiconductor layer to be assigned.
  • the layers surrounding the third semiconductor layer vertically, for example in the direction of the first main plane and / or in the direction of the second
  • Main level be transparent.
  • the third semiconductor layer in particular the lateral shaping of the third semiconductor layer for
  • Identification of the optoelectronic semiconductor chip can be used.
  • a marking can be recognizable or readable by a viewer or an optical detection device external to the optoelectronic semiconductor chip. This allows, for example, a
  • the third semiconductor layer is laterally between
  • the third semiconductor layer extends laterally along an edge region of the semiconductor chip.
  • the optoelectronic semiconductor chip is according to a method according to the first or second aspect
  • FIG. 1 shows a schematic sectional view of a first exemplary embodiment of an optoelectronic semiconductor chip
  • FIG. a second embodiment of an optoelectronic semiconductor chip in a schematic sectional view
  • Figure 4 shows a fourth embodiment of a
  • Figure 1 shows a first embodiment of a
  • Optoelectronic semiconductor chip 1 has an active region provided for generating and / or receiving electromagnetic radiation (in the figures to FIG.
  • the optoelectronic semiconductor chip 1 is
  • a thin-film LED chip in which a growth substrate has been removed.
  • Exemplary embodiments may be, for example, a so-called “flip chip” or a so-called “mold
  • the optoelectronic semiconductor chip 1 has a
  • the semiconductor layer sequence 3 comprises a p-doped GaN layer as first semiconductor layer 3a and an n-doped GaN layer as second semiconductor layer 3b.
  • the semiconductor layer sequence 3 in particular the active region, one of the in the general part of
  • a first contact layer 5a is arranged on a side of the first semiconductor layer facing away from the second semiconductor layer 3b.
  • the first contact layer 5a covers the first semiconductor layer 3a in a contact region preferably flat, so that the first semiconductor layer 3a is electrically contactable from a side facing away from the second semiconductor layer 3b.
  • the first extends Contact layer 5a towards a lateral edge region of the optoelectronic semiconductor chip 1, in particular laterally beyond the semiconductor layer sequence 3 addition.
  • Contact plate 15 a (so-called “p-pad”) is arranged in the laterally projecting part of the first contact layer 5 a and serves for electrical coupling of the optoelectronic semiconductor chip 1.
  • the third semiconductor layer 7 is arranged.
  • the third semiconductor layer 7 has hydrogen doped, amorphous silicon in this embodiment.
  • the third one is hydrogen doped, amorphous silicon in this embodiment.
  • the third comprises
  • Semiconductor layer 7 for example, several sub-layers.
  • the partial layers can in particular be different
  • the centrally arranged partial layer has in comparison to the outer partial layer
  • Partial layers on a high doping Partial layers on a high doping.
  • the third semiconductor layer 7 forms with the first
  • Contact layer 5a a Schottky diode.
  • a size of the contact area between the first contact layer 5a and the third semiconductor layer 7 a current flow through the Schottky diode can be adjusted.
  • the optoelectronic semiconductor chip 1 further comprises a recess 8.
  • the recess 8 extends completely through the third semiconductor layer 7, the first one
  • a second Contact layer 5b is disposed on a side facing away from the semiconductor layer sequence 3 of the third semiconductor layer 7 and extends into the recess 8.
  • Contact layer 5b is arranged in particular in direct contact with the second semiconductor layer 3b and serves to make electrical contact therewith.
  • the second contact layer 5b may also be referred to as via or via.
  • the second contact layer 5b enables electrical contacting of the second semiconductor layer 3b from a side facing the first semiconductor layer 3a.
  • the optoelectronic semiconductor chip 1 further comprises a passivation layer 9, which is arranged between the first and second contact layers 5a, 5b.
  • Passivation layer 9 may in particular be a dielectric or electrically insulating layer.
  • the passivation layer 9 extends along a side of the third semiconductor layer 7 facing away from the semiconductor layer sequence 3 and covers the surfaces of the respective partial layers 3a, 3b, 5a, 7 of the optoelectronic semiconductor chip 1 facing the recess 8.
  • the passivation layer 9 has a first through-opening 9a in the region the recess 8, so that the electrical contacting of the second semiconductor layer 3b is made possible by the second contact layer 5b.
  • Passivation layer 9 also has one or more second passage opening (s) 9b, 9c in the region of the third
  • the third semiconductor layer 7 forms with the second
  • Contact layer 5b also has another Schottky diode. By a size of the contact surface between the second contact layer 5b and the third semiconductor layer 7, a current flow through the further Schottky diode can be adjusted.
  • the two Schottky diodes are in particular arranged opposite each other and form a so-called “back-to-back” diode (BTBD), which is connected in parallel or antiparallel with the semiconductor layer sequence 3, so that respective electrical characteristics of the BTBD and the
  • the BTBD is in particular substantially current-blocking during operation of the optoelectronic semiconductor chip 1 with an operating voltage in
  • Passage direction of the semiconductor layer sequence 3 is formed so that it is traversed, for example, only by currents in the range of a few nanoamps.
  • the BTBD is further designed in particular such that a breakdown voltage of the BTBD during operation of the optoelectronic semiconductor chip 1 with a voltage in the reverse direction of the semiconductor layer sequence 3 substantially before reaching a breakdown voltage of
  • Semiconductor layer sequence 3 is achieved.
  • the semiconductor layer sequence 3 is operated with an operating voltage of 3V in the forward direction.
  • a breakdown voltage of the semiconductor layer sequence 3 is for example -90V.
  • the BTBD can also be called an ESD protection element.
  • the optoelectronic semiconductor chip 1 further comprises a solder layer 11, which is on one side of the passivation layer 9 or the second one facing away from the semiconductor layer sequence 3 Contact layer 5b is arranged.
  • the solder layer 11 together with the second contact layer 5b forms a common electrical contact.
  • a silicon layer is arranged, which serves as a carrier 13 of the optoelectronic
  • the carrier 13 may also be formed of sapphire or a plastic.
  • a connection layer 15b is further arranged on the carrier 13, which is an electrical coupling of the optoelectronic
  • Semiconductor chip 1, in particular the second contact layer 5b is used.
  • the second contact layer 5b is in particular integrally formed in one piece.
  • Contact layer 5b are electrically connected to each other via the solder layer 11 in this case.
  • a part of the passivation layer 9 is additionally between that of the first contact layer 5a and the third
  • Semiconductor layer 7 is arranged. Through another
  • the optoelectronic semiconductor chip 1 is designed in analogy to the first to third exemplary embodiments and differs only in arranging the third semiconductor layer 7 and the passivation layer 9.
  • the third semiconductor layer 7 is only in the second
  • Passivation layer 9 completely surrounds the third semiconductor layer 7 laterally. By a size of the through holes 9b, 9c, a size of the contact surface between the first contact layer 5a and the third semiconductor layer 7
  • Schottky diode can be set or limited.
  • FIG. 5 shows a fifth exemplary embodiment of the invention
  • Optoelectronic semiconductor chip 1 in plan view.
  • the optoelectronic semiconductor chip 1 has 18 circular vias which extend through respective first through openings 9a of the passivation layer 9 (see FIGS. 1-4).
  • the optoelectronic semiconductor chip 1 comprises a plurality of differently shaped ESD protection elements, which differ in particular by a lateral extent of the third semiconductor layer 7. For example
  • the third semiconductor layer 7 extends, for example, in the lateral direction in ring shape 7a.
  • surrounds the third semiconductor layer 7 is a via annular.
  • the third semiconductor layer can also extend around several or all vias of the optoelectronic semiconductor chip 1.
  • the third semiconductor layer 7 extends, for example, in a lateral direction in a circular arc segment 7b.
  • the third semiconductor layer 7 surrounds one or more via (s) only in a circular arc.
  • an angle with which the third semiconductor layer 7 encloses the respective vias may vary.
  • the third semiconductor layer 7 extends, for example, in a lateral direction in a linear region 7c next to one or more via (s).
  • the third semiconductor layer 7 forms, for example, separate knobs 7d.
  • the third semiconductor layer 7 extends, for example, in a lateral direction along a chip edge region 7e.
  • the third semiconductor layer 7 forms, for example, a curve 7f which extends in the lateral direction as desired between and / or around one or more via (s).
  • the third semiconductor layer 7 forms, for example, a character 7g in the lateral direction.
  • a part of the optoelectronic semiconductor chip 1 covering the third semiconductor layer 7 in a plan view is designed to be transparent in a section corresponding at least to the symbol 7g, so that the symbol 7g is visually recognizable to a viewer.
  • the third semiconductor layer 7 forms, for example, one or more numbers (n), in particular a digit sequence 7h in the lateral direction.
  • a part of the optoelectronic semiconductor chip 1 covering the third semiconductor layer 7 in plan view is in a section corresponding at least to the digit (s)
  • the digit (s) may be letters in particular.

Landscapes

  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) angegeben. Eine Halbleiterschichtenfolge (3) wird bereitgestellt, umfassend eine erste Halbleiterschicht (3a) und eine zweite Halbleiterschicht (3b). Ferner wird eine erste Kontaktschicht (5a) bereitgestellt, die sich lateral entlang der ersten Halbleiterschicht (3a) erstreckt und diese elektrisch kontaktiert. Eine dritte Halbleiterschicht (7) wird auf einer der Halbleiterschichtenfolge (3) abgewandten Seite der ersten Kontaktschicht (5a) aufgebracht. Es wird eine Ausnehmung (8) ausgebildet, die sich durch die dritte Halbleiterschicht (7), die erste Kontaktschicht (5a) und die erste Halbleiterschicht (3a) hindurch in die zweite Halbleiterschicht (3b) hinein erstreckt. Eine Passivierungsschicht (9) wird auf einer der Halbleiterschichtenfolge (3) abgewandten Seite der dritten Halbleiterschicht (7) aufgebracht. Wenigstens eine erste (9a) und wenigstens eine zweite Durchgangsöffnung (9b, 9c) werden in der Passivierungsschicht (9) ausgebildet. Eine zweite Kontaktschicht (5b) wird aufgebracht, die die zweite Halbleiterschicht (3b) im Bereich der wenigstens einen ersten Durchgangsöffnung (9a) elektrisch kontaktiert und die dritte Halbleiterschicht (7) im Bereich der wenigstens einen zweiten Durchgangsöffnung (9b, 9c) elektrisch kontaktiert. Des Weiteren wird ein optoelektronischer Halbleiterchip (1) angegeben.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips und optoelektronischer Halbleiterchip
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 102015111487.9, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Es werden ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips und ein optoelektronischer Halbleiterchip angegeben.
Es ist eine Aufgabe ein Verfahren anzugeben, das einen
Beitrag leistet einen optoelektronischen Halbleiterchip einfach und kostengünstig herzustellen. Es ist ferner eine Aufgabe einen optoelektronischen Halbleiterchip anzugeben, welcher sich durch eine geringe Empfindlichkeit gegenüber elektrostatischen Entladungen (ESD - Electrostatic Discharge) auszeichnet und vergleichsweise einfach herstellbar ist.
Diese Aufgaben werden durch die unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Gemäß einem ersten Aspekt wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Bei dem optoelektronischen Halbleiterchip kann es sich insbesondere um einen Leuchtdiodenchip oder einen Fotodiodenchip handeln. Beispielsweise kann es sich bei dem optoelektronischen
Halbleiterchip um eine Dünnfilm-Leuchtdiode handeln, welche frei von einem Aufwachssubstrat für eine
Halbleiterschichtenfolge ist. Der optoelektronische Halbleiterchip erstreckt sich in einer vertikalen Richtung zwischen einer ersten Hauptebene und einer zweiten Hauptebene, wobei die vertikale Richtung quer oder senkrecht zur ersten und/oder zweiten Hauptebene
verlaufen kann. Bei den Hauptebenen kann es sich
beispielsweise um die Haupterstreckungsebenen an der
Deckfläche und der Bodenfläche des optoelektronischen
Halbleiterchips handeln. Der optoelektronische Halbleiterchip ist in lateraler Richtung, also zum Beispiel zumindest stellenweise parallel zu den Hauptebenen flächig ausgedehnt. Beispielsweise weist der optoelektronische Halbleiterchip in der vertikalen Richtung eine Dicke auf, die klein ist
gegenüber einer maximalen Erstreckung des optoelektronischen Halbleiterchips in lateraler Richtung.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird eine Halbleiterschichtenfolge bereitgestellt, umfassend eine erste Halbleiterschicht und eine zweite
Halbleiterschicht. Die Halbleiterschichtenfolge ist zumindest stellenweise parallel zu den Hauptebenen flächig ausgedehnt. Beispielsweise bildet die Halbleiterschichtenfolge die erste Hauptebene des optoelektronischen Halbleiterchips,
beispielhaft die Deckfläche des optoelektronischen
Halbleiterchips. Insbesondere enthält die
Halbleiterschichtenfolge einen zur Erzeugung von Strahlung und/oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich. Die Halbleiterschichtenfolge kann epitaktisch auf ein Aufwachssubstrat aufgewachsen sein. Oben genannte
vertikale Richtung entspricht dann beispielsweise der
Aufwachsrichtung .
Beispielsweise enthält die Halbleiterschichtenfolge,
insbesondere der aktive Bereich, ein III-V-Verbindungs- Halbleitermaterial . III-V-Verbindungs-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten
(Alx Iny Gai-x-y N ) über den sichtbaren (Alx Iny Gai-x-y N ,
insbesondere für blaue bis grüne Strahlung, oder
Alx Iny Gai-x-y P, insbesondere für gelbe bis rote Strahlung) bis in den infraroten (Alx Iny Gai-x-y As) Spektralbereich besonders geeignet. Hierbei gilt jeweils O ^ x ^ l, O ^ y ^ l und x + y < 1, insbesondere mit x ¥= 1 , y ¥= 1, x ^ O und/oder y + 0. Mit III-V-Verbindungs-Halbleitermaterialien,
insbesondere aus den genannten Materialsystemen, können weiterhin bei der Strahlungserzeugung hohe interne
Quanteneffizienzen erzielt werden.
Die erste Halbleiterschicht und die zweite Halbleiterschicht weisen zweckmäßigerweise voneinander verschiedene
Leitungstypen auf. Insbesondere kann es sich bei der ersten Halbleiterschicht um eine p-dotierte Halbleiterschicht handeln und bei der zweiten Halbleiterschicht um eine n- dotierte Halbleiterschicht.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird eine erste Kontaktschicht bereitgestellt, die sich lateral entlang der ersten Halbleiterschicht erstreckt und diese elektrisch kontaktiert.
Die erste Kontaktschicht erstreckt sich insbesondere flächig auf einer der zweiten Halbleiterschicht abgewandten Seite der ersten Halbleiterschicht. Die erste Kontaktschicht kann beispielsweise auch als p-Anschlussschicht bezeichnet werden. Insbesondere weist die erste Kontaktschicht ein Metall auf oder besteht aus diesem. Die erste Kontaktschicht kann für die von der aktiven Schicht emittierte Strahlung
reflektierend sein, beispielhaft, um in Richtung der zweiten Hauptebene emittierte Strahlung zu einer
Strahlungsaustrittsfläche des optoelektronischen
Halbleiterchips hin zu reflektieren. Die erste Kontaktschicht kann insbesondere als reflektierende Kontaktschicht
ausgebildet sein und vorzugsweise Silber oder Aluminium enthalten. Alternativ kann die erste Kontaktschicht
beispielsweise transparent ausgebildet sein. Insbesondere kann die erste Kontaktschicht dazu ein transparentes
leitfähiges Oxid (TCO, Transparent Conductive Oxide)
aufweisen. Transparente leitfähige Oxide sind transparente, leitende Materialien, in der Regel Metalloxide, wie
beispielsweise Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid oder Indiumzinnoxid (ITO). In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird eine dritte Halbleiterschicht auf einer der
Halbleiterschichtenfolge abgewandten Seite der ersten
Kontaktschicht aufgebracht. Bei der dritten Halbleiterschicht handelt es sich beispielsweise um ein amorphes Material wie amorphes Silizium (a-Si) oder um ein Wasserstroff dotiertes amorphes Silizium (a-Si:H). Beispielhaft bedeckt die dritte Halbleiterschicht die erste Kontaktschicht flächig.
Insbesondere wird die erste Kontaktschicht mit der dritten Halbleiterschicht in einem Abscheideschritt abgedeckt.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird eine Ausnehmung ausgebildet, die sich durch die dritte Halbleiterschicht, die erste Kontaktschicht und die erste Halbleiterschicht hindurch in die zweite Halbleiterschicht hinein erstreckt. Die dritte Halbleiterschicht, die erste Kontaktschicht und die erste Halbleiterschicht sind
insbesondere in einem Bereich der Ausnehmung lateral
unterbrochen . In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird eine Passivierungsschicht auf einer der
Halbleiterschichtenfolge abgewandten Seite der dritten
Halbleiterschicht aufgebracht. Beispielhaft bedeckt die
Passivierungsschicht die dritte Halbleiterschicht flächig. Insbesondere erstreckt sich die Passivierungsschicht in die Ausnehmung und bedeckt beispielsweise eine jeweilige der Ausnehmung zugewandte laterale Seitenfläche der dritten
Halbleiterschicht und/oder der ersten Kontaktschicht und/oder der ersten Halbleiterschicht.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird wenigstens eine erste Durchgangsöffnung in der
Passivierungsschicht ausgebildet. Die wenigstens eine erste Durchgangsöffnung erstreckt sich in vertikaler Richtung insbesondere vollständig durch die Passivierungsschicht hindurch, so dass die Passivierungsschicht im Bereich der jeweiligen ersten Durchgangsöffnung unterbrochen ist.
Beispielsweise wird hierzu ein Ätzverfahren eingesetzt.
Insbesondere wird die wenigstens eine erste Durchgangsöffnung im Bereich der Ausnehmung ausgebildet, so dass die zweite Halbleiterschicht nach diesem Schritt von der zweiten
Hauptebene her in dem Bereich der wenigstens einen ersten Durchgangsöffnung freigelegt ist.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird wenigstens eine zweite Durchgangsöffnung in der
Passivierungsschicht ausgebildet. Die wenigstens eine zweite Durchgangsöffnung erstreckt sich in vertikaler Richtung insbesondere vollständig durch die Passivierungsschicht hindurch, so dass die Passivierungsschicht im Bereich der jeweiligen zweiten Durchgangsöffnung vollständig unterbrochen ist. Beispielsweise wird hierzu ein Ätzverfahren eingesetzt. Insbesondere kann das eingesetzte Verfahren dem Verfahren zur Ausbildung der wenigstens einen ersten Durchgangsöffnung entsprechen. Insbesondere wird die wenigstens eine zweite Durchgangsöffnung im Bereich der dritten Halbleiterschicht ausgebildet, so dass diese nach diesem Schritt von der zweiten Hauptebene her in dem Bereich der wenigstens einen zweiten Durchgangsöffnung freigelegt ist.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird eine zweite Kontaktschicht aufgebracht, die die zweite Halbleiterschicht im Bereich der wenigstens einen ersten Durchgangsöffnung elektrisch kontaktiert und die dritte
Halbleiterschicht im Bereich der wenigstens einen zweiten Durchgangsöffnung elektrisch kontaktiert. Die zweite
Kontaktschicht kann beispielsweise auch als n-
Anschlussschicht bezeichnet werden. Insbesondere weist die zweite Kontaktschicht ein Metall auf oder besteht aus diesem.
Die zweite Kontaktschicht kann für die von der aktiven
Schicht emittierte Strahlung reflektierend sein,
beispielhaft, um in Richtung der zweiten Hauptebene
emittierte Strahlung zu einer Strahlungsaustrittsfläche des optoelektronischen Halbleiterchips hin zu reflektieren. Die zweite Kontaktschicht kann insbesondere als reflektierende Kontaktschicht ausgebildet sein und vorzugsweise Silber oder Aluminium enthalten.
Alternativ kann die zweite Kontaktschicht beispielsweise transparent ausgebildet sein. Insbesondere kann die zweite Kontaktschicht dazu ein transparentes leitfähiges Oxid aufweisen . Beispielsweise kann die zweite Kontaktschicht eine Lotschicht aufweisen oder aus einer solchen bestehen. Insbesondere kann sich die Lotschicht flächig entlang der Passivierungsschicht erstrecken, so dass eine jeweilige Kontaktfläche der zweiten Kontaktschicht im Bereich der wenigstens einen ersten
Durchgangsöffnung und im Bereich der wenigstens einen zweiten Durchgangsöffnung miteinander elektrisch verbunden sind.
Alternativ oder zusätzlich können die jeweiligen
Kontaktflächen unabhängig von der Lotschicht elektrisch verbunden sein. Insbesondere sind die jeweiligen
Kontaktflächen dann beispielsweise zusammenhängend in einem Stück ausgebildet.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird eine Halbleiterschichtenfolge bereitgestellt, umfassend eine erste Halbleiterschicht und eine zweite
Halbleiterschicht. Ferner wird eine erste Kontaktschicht bereitgestellt, die sich lateral entlang der ersten
Halbleiterschicht erstreckt und diese elektrisch kontaktiert. Eine dritte Halbleiterschicht wird auf einer der
Halbleiterschichtenfolge abgewandten Seite der ersten
Kontaktschicht aufgebracht. Es wird eine Ausnehmung
ausgebildet, die sich durch die dritte Halbleiterschicht, die erste Kontaktschicht und die erste Halbleiterschicht hindurch in die zweite Halbleiterschicht hinein erstreckt.
Eine Passivierungsschicht wird auf einer der
Halbleiterschichtenfolge abgewandten Seite der dritten
Halbleiterschicht aufgebracht. Wenigstens eine erste und wenigstens eine zweite Durchgangsöffnung werden in der
Passivierungsschicht ausgebildet. Eine zweite Kontaktschicht wird aufgebracht, die die zweite Halbleiterschicht im Bereich der wenigstens einen ersten Durchgangsöffnung elektrisch kontaktiert und die dritte Halbleiterschicht im Bereich der wenigstens einen zweiten Durchgangsöffnung elektrisch
kontaktiert. Die erste und die zweite Kontaktschicht sind durch die Passivierungsschicht elektrisch voneinander
isoliert. Vorteilhaft können bei dem optoelektronischen
Halbleiterchip sowohl die erste Halbleiterschicht als auch die zweite Halbleiterschicht von der zweiten Hauptebene her kontaktiert werden. Dies hat den Vorteil, dass eine der zweiten Hauptebene gegenüberliegende
Strahlungsaustrittsfläche des Halbleiterchips frei von
Anschlussschichten sein kann. Die Strahlungsausbeute wird auf diese Weise vorteilhaft erhöht.
In vorteilhafter Weise dienen die erste und zweite
Kontaktschicht zusätzlich als elektrische Kontakte der dritten Halbleiterschicht. Insbesondere bilden die erste und zweite Kontaktschicht mit der dritten Halbleiterschicht eine Schottky-Diode . Die Schottky-Diode ist insbesondere parallel beziehungsweise antiparallel zu der Halbleiterschichtenfolge geschalten. Die Schottky-Diode kann in vorteilhafter Weise als ESD-Schutzelement eingesetzt werden. Dies ermöglicht eine geringe Empfindlichkeit des optoelektronischen
Halbleiterchips gegenüber Kurzschlüssen und/oder
elektrostatischen Entladungen. Insbesondere ist das ESD- Schutzelement in den optoelektronischen Halbleiterchip integriert, so dass auf ein extern zu dem optoelektronischen Halbleiterchip angeordnetes ESD-Schutzelement , wie
beispielsweise ein Gehäuse des optoelektronischen
Halbleiterchips mit ESD-Schutz, verzichtet werden kann. Dies trägt besonders vorteilhaft zu einer einfachen und
kostengünstigen Herstellung des optoelektronischen
Halbleiterchips bei. Bei der Integration des ESD- Schutzelements bleibt ferner eine Strahlungsausbeute unbeeinflusst . Insbesondere kann auf eine separate, aufwändig herzustellende Halbleiterschichtenfolge für ein ESD- Schutzelement verzichtet werden. Eine damit einhergehende Verringerung der aktiven Fläche des optoelektronischen
Halbleiterchips kann so vermieden werden.
In zumindest einer Ausführungsform gemäß dem ersten Aspekt wird zusätzlich ein Teil der Passivierungsschicht auf einer der Halbleiterschichtenfolge abgewandten Seite der ersten Kontaktschicht aufgebracht. Wenigstens eine weitere
Durchgangsöffnung wird in der Passivierungsschicht
ausgebildet, so dass die erste Kontaktschicht die dritte Halbleiterschicht im Bereich der wenigstens einen weiteren Durchgangsöffnung elektrisch kontaktiert.
Beispielsweise wird die Passivierungsschicht in mehreren Verfahrensschritten aufgebracht. Die Passivierungsschicht kann insbesondere eine oder mehrere Teilschichten umfassen, die nicht notwendigerweise aus demselben Material bestehen oder in einem gleichen Verfahren aufgebracht werden müssen. Durch Aufbringen der Passivierungsschicht beziehungsweise einer Teilschicht hiervon auf der ersten Kontaktschicht sowie der Ausbildung der wenigstens einen weiteren
Durchgangsöffnung kann eine Größe einer Kontaktfläche
zwischen der ersten Kontaktschicht und der dritten
Halbleiterschicht angepasst werden. Die Passivierungsschicht ist nach diesem Schritt insbesondere auf gegenüberliegenden Seiten der dritten Halbleiterschicht angeordnet. Gemäß einem zweiten Aspekt wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Es wird eine Halbleiterschichtenfolge bereitgestellt, umfassend eine erste Halbleiterschicht und eine zweite Halbleiterschicht. Ferner wird eine erste Kontaktschicht bereitgestellt, die sich lateral entlang der ersten Halbleiterschicht erstreckt und diese elektrisch kontaktiert. Es wird eine Ausnehmung ausgebildet, die sich durch die erste Kontaktschicht und die erste Halbleiterschicht hindurch in die zweite
Halbleiterschicht hinein erstreckt. Eine Passivierungsschicht wird auf einer der Halbleiterschichtenfolge abgewandten Seite der ersten Kontaktschicht aufgebracht. Wenigstens eine erste und wenigstens eine zweite Durchgangsöffnung werden in der Passivierungsschicht ausgebildet.
Eine dritte Halbleiterschicht wird auf einer der
Halbleiterschichtenfolge abgewandten Seite der ersten
Kontaktschicht ausgebildet. Eine zweite Kontaktschicht wird aufgebracht, die die zweite Halbleiterschicht im Bereich der wenigstens einen ersten Durchgangsöffnung elektrisch
kontaktiert und die dritte Halbleiterschicht im Bereich der wenigstens einen zweiten Durchgangsöffnung elektrisch
kontaktiert .
Das Ausbilden der dritten Halbleiterschicht umfasst
insbesondere ein Aufbringen der dritten Halbleiterschicht mit einer anschließenden Strukturierung. In vorteilhafter Weise ist die dritte Halbleiterschicht nach diesem Schritt von der Passivierungsschicht lateral umgeben. Die erste und zweite Kontaktschicht bilden mit der dritten Halbleiterschicht eine Schottky-Diode analog zu dem ersten Aspekt.
In zumindest einer Ausführungsform gemäß dem ersten oder zweiten Aspekt kann ein Träger auf einer der ersten
Hauptebene abgewandten Seite der zweiten Kontaktschicht aufgebracht werden. Der Träger kann beispielsweise aus
Silizium oder einer Vergussmasse (Mold) wie Gießharz oder Silikon ausgebildet sein. Beispielsweise handelt es sich bei dem optoelektronischen Halbleiterchip um einen Dünnfilm-Chip oder einen sogenannten „Mold Supported Chip". Alternativ oder zusätzlich kann ein Träger auf einer der zweiten Hauptebene abgewandten Seite der Halbleiterschichtenfolge aufgebracht werden und beispielhaft einen Teil der
Strahlungsaustrittsfläche bzw. die erste Hauptebene bilden. Beispielsweise ist dieser Träger aus Saphir ausgebildet. Bei dem optoelektronischen Halbleiterchip handelt es sich dann zum Beispiel um einen sogenannten „Flipchip".
In zumindest einer Ausführungsform gemäß dem ersten oder zweiten Aspekt werden die Durchgangsöffnungen mittels eines chemischen Verfahrens ausgebildet. Insbesondere kann es sich dabei um ein trockenchemisches Verfahren wie Trockenätzen oder ein nasschemisches Verfahren handeln. In vorteilhafter Weise ermöglicht dies eine gleichzeitige Ausbildung der
Durchgangsöffnungen, so dass zu einer effizienten Herstellung des optoelektronischen Halbleiterchips beigetragen wird.
In zumindest einer Ausführungsform gemäß dem ersten oder zweiten Aspekt erstreckt sich die Ausnehmung vollständig durch die dritte Halbleiterschicht, die erste Kontaktschicht und die erste Halbleiterschicht hindurch in die zweite
Halbleiterschicht hinein. Dies ermöglicht eine
Durchkontaktierung der zweiten Halbleiterschicht von der zweiten Hauptebene des optoelektronischen Halbleiterchips her. Insbesondere kann eine jeweilige elektrische
Kontaktierung der ersten Halbleiterschicht und der zweiten Halbleiterschicht von derselben Seite des optoelektronischen Halbleiterchips her erfolgen. Beispielhaft kann so zu einer hohen Strahlungsausbeute des optoelektronischen
Halbleiterchips beigetragen werden. Ferner kann der optoelektronische Halbleiterchip beispielsweise
oberflächenmontierbar ausgebildet sein.
In zumindest einer Ausführungsform gemäß dem ersten oder zweiten Aspekt werden die Durchgangsöffnungen in einem gemeinsamen Verfahrensschritt ausgebildet. In vorteilhafter Weise trägt dies zu einer besonders hohen Effizienz bei der Herstellung des optoelektronischen Halbleiterchips bei.
Insbesondere kann ein Ausbilden der wenigstens einen zweiten Durchgangsöffnung gleichzeitig mit einem Ausbilden der wenigstens einen ersten Durchgangsöffnung erfolgen, so dass auf eine zusätzliche Photoebene im Rahmen eines
Photolithographieschritts verzichtet werden kann. Gemäß einem dritten Aspekt wird ein optoelektronischer
Halbleiterchip angegeben. Der optoelektronische
Halbleiterchip ist insbesondere mit einem hier beschriebenen Verfahren herstellbar, so dass sämtliche für das Verfahren offenbarten Merkmale auch für den Halbleiterchip offenbart sind und umgekehrt.
Der optoelektronische Halbleiterchip umfasst insbesondere eine Halbleiterschichtenfolge, umfassend eine erste
Halbleiterschicht und eine zweite Halbleiterschicht.
Insbesondere umfasst die Halbleiterschichtenfolge einen p-Typ Halbleiterbereich und einen n-Typ Halbleiterbereich sowie eine zwischen dem p-Typ Halbleiterbereich und dem n-Typ
Halbleiterbereich angeordnete aktiven Schicht. Die aktive Schicht kann insbesondere eine Strahlungsemittierende aktive Schicht sein. Der p-Typ Halbleiterbereich, der n-Typ
Halbleiterbereich und die aktive Schicht können jeweils eine oder mehrere Halbleiterschichten umfassen. Der p-Typ Halbleiterbereich enthält eine oder mehrere p-dotierte
Halbleiterschichten und der n-dotierte Halbleiterbereich eine oder mehrere n-dotierte Halbleiterschichten. Es ist auch möglich, dass der p-Typ Halbleiterbereich und/oder der n-Typ Halbleiterbereich eine oder mehrere undotierte
Halbleiterschichten enthalten. Die eine oder mehreren
Schichten des p-Typ Halbleiterbereichs beziehungsweise des n- Typ Halbleiterbereichs bilden jeweils die erste
beziehungsweise zweite Halbleiterschicht.
Die aktive Schicht kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein. Die
Bezeichnung Quantentopfstruktur umfasst dabei jegliche
Struktur, bei der Ladungsträger durch Einschluss
(Confinement ) eine Quantisierung ihrer Energiezustände erfahren. Insbesondere beinhaltet die Bezeichnung
Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen .
Der optoelektronische Halbleiterchip umfasst ferner eine erste Kontaktschicht zur elektrischen Kontaktierung der ersten Halbleiterschicht. Die erste Kontaktschicht erstreckt sich lateral entlang der ersten Halbleiterschicht. Die erste Kontaktschicht kann dabei eine oder mehrere Teilschichten umfassen. Beispielsweise kann die erste Kontaktschicht eine Verbindungsschicht, etwa eine Lotschicht oder eine elektrisch leitfähige Klebeschicht umfassen. Beispielsweise umfasst die erste Kontaktschicht Teilschichten außerhalb eines optischen Pfads der in der Halbleiterschichtenfolge zu erzeugenden oder zu absorbierenden Strahlung, beispielhaft aus Titan oder Chrom, so dass zu einer guten Haftung der ersten Kontaktschicht beigetragen wird. Die erste Kontaktschicht kann weiterhin eine metallische, beispielsweise
silberhaltige, Spiegelschicht für die in der
Halbleiterschichtenfolge zu erzeugende oder zu absorbierende Strahlung umfassen. Die erste Kontaktschicht kann
beispielsweise ferner eine Schicht zur Stromaufweitung umfassen. Insbesondere ist die erste Kontaktschicht
elektrisch leitend ausgebildet.
Der optoelektronische Halbleiterchip umfasst ferner eine dritte Halbleiterschicht auf einer der
Halbleiterschichtenfolge abgewandten Seite der ersten
Kontaktschicht. Die dritte Halbleiterschicht oder eine
Teilschicht davon weist ein Halbleitermaterial wie Silizium oder Galliumarsenid auf. Beispielsweise handelt es sich bei dem Halbleitermaterial um amorphes Halbleitermaterial. Das Halbleitermaterial kann eine Dotierung aufweisen,
beispielsweise eine Bor- oder Phosphordotierung zur
verbesserten Leitfähigkeit. Alternativ oder zusätzlich weist das Halbleitermaterial beispielsweise eine
(herstellungsbedingte) Wasserstoffdotierung auf. Die dritte Halbleiterschicht ist insbesondere elektrisch mit der ersten Kontaktschicht verbunden.
Der optoelektronische Halbleiterchip umfasst ferner eine Ausnehmung, die sich durch die dritte Halbleiterschicht, die erste Kontaktschicht und die erste Halbleiterschicht hindurch in die zweite Halbleiterschicht hinein erstreckt. Die dritte Halbleiterschicht, die erste Kontaktschicht und die erste Halbleiterschicht sind insbesondere in einem Bereich der Ausnehmung lateral unterbrochen. Der optoelektronische Halbleiterchip kann insbesondere mehrere solcher Ausnehmungen aufweisen .
Der optoelektronische Halbleiterchip umfasst ferner eine Passivierungsschicht auf einer der Halbleiterschichtenfolge abgewandten Seite der dritten Halbleiterschicht. Die
Passivierungsschicht umfasst wenigstens eine dielektrische oder elektrisch isolierende Schicht, beispielsweise aus Siliziumoxid oder Aluminiumoxid. Insbesondere erstreckt sich die Passivierungsschicht in die Ausnehmung, so dass eine jeweilige Seitenfläche der dritten Halbleiterschicht, der ersten Kontaktschicht und der ersten Halbleiterschicht in lateraler Richtung hin zu der Ausnehmung durch die
Passivierungsschicht wenigstens stellenweise bedeckt ist.
Der optoelektronische Halbleiterchip umfasst ferner eine zweite Kontaktschicht auf einer der Halbleiterschichtenfolge abgewandten Seite der Passivierungsschicht. Die zweite
Kontaktschicht kann dabei eine oder mehrere Teilschichten umfassen. Beispielsweise kann die zweite Kontaktschicht eine Verbindungsschicht, etwa eine Lotschicht oder eine elektrisch leitfähige Klebeschicht umfassen. Die zweite Kontaktschicht kann weiterhin eine metallische Spiegelschicht für die in der Halbleiterschichtenfolge zu erzeugende oder zu absorbierende Strahlung umfassen. Die zweite Kontaktschicht kann ferner ein transparentes leitfähiges Oxid aufweisen oder aus diesem bestehen. Insbesondere kann die zweite Kontaktschicht oder eine Teilschicht davon transparent ausgebildet sein. Die zweite Kontaktschicht kann beispielsweise ferner eine Schicht zur Stromaufweitung umfassen. Insbesondere ist die zweite Kontaktschicht elektrisch leitend ausgebildet. Die erste Kontaktschicht ist durch die Passivierungsschicht elektrisch von der zweiten Kontaktschicht isoliert.
Insbesondere umformt die Passivierungsschicht die erste Kontaktschicht und die dritte Halbleiterschicht zumindest teilweise. Die Passivierungsschicht weist wenigstens eine erste Durchgangsöffnung sowie wenigstens eine zweite
Durchgangsöffnung auf. Die wenigstens eine erste
Durchgangsöffnung ist in einem Bereich der Ausnehmung angeordnet. Die Passivierungsschicht ist im Bereich der wenigstens einen ersten Durchgangsöffnung vollständig unterbrochen. Die wenigstens eine zweite Durchgangsöffnung ist in einem Bereich der dritten Halbleiterschicht
angeordnet. Die Passivierungsschicht ist im Bereich der wenigstens einen zweiten Durchgangsöffnung vollständig unterbrochen.
Die zweite Kontaktschicht kontaktiert im Bereich der wenigstens einen ersten Durchgangsöffnung die zweite
Halbleiterschicht elektrisch. Ferner kontaktiert die zweite Kontaktschicht im Bereich der wenigstens einen zweiten
Durchgangsöffnung die dritte Halbleiterschicht elektrisch. Insbesondere erstreckt sich die zweite Kontaktschicht oder eine Teilschicht davon zumindest stellenweise durch die jeweiligen Durchgangsöffnungen. Die zweite Kontaktschicht bildet insbesondere eine Durchkontaktierung der zweiten
Halbleiterschicht durch die Ausnehmung (sogenanntes „Via") . Beispielsweise kann die zweite Kontaktschicht auch mehrere solcher Durchkontaktierungen durch mehrere Ausnehmungen bilden .
Die zweite Kontaktschicht bildet in der wenigstens einen ersten Durchgangsöffnung jeweils eine erste Kontaktfläche zu der zweiten Halbleiterschicht, und in der wenigstens einen zweiten Durchgangsöffnung jeweils eine zweite Kontaktfläche zu der dritten Halbleiterschicht. Insbesondere bildet die zweite Kontaktschicht eine elektrische Verbindung der jeweiligen Kontaktflächen. In vorteilhafter Weise ermöglicht dies eine Parallel- bzw. Antiparallelschaltung von mit den jeweiligen Kontaktflächen gekoppelten elektronischen
Komponenten .
In zumindest einer Ausführungsform gemäß dem dritten Aspekt ist ein Teil der Passivierungsschicht zwischen der ersten
Kontaktschicht und der dritten Halbleiterschicht angeordnet. Die Passivierungsschicht weist wenigstens eine weitere
Durchgangsöffnung auf, so dass die erste Kontaktschicht die dritte Halbleiterschicht im Bereich der wenigstens einen weiteren Durchgangsöffnung elektrisch kontaktiert. Die
Passivierungsschicht ist insbesondere auf gegenüberliegenden Seiten der dritten Halbleiterschicht angeordnet. Insbesondere erstreckt sich die erste Kontaktschicht durch die wenigstens eine weitere Durchgangsöffnung hindurch. Die erste
Kontaktschicht bildet in der wenigstens einen weiteren
Durchgangsöffnung jeweils eine dritte Kontaktfläche zu der dritten Halbleiterschicht. Durch Anordnung des Teils der Passivierungsschicht zwischen der ersten Kontaktschicht und der dritten Halbleiterschicht kann insbesondere ein
Stromfluss durch die jeweilige weitere Kontaktfläche
eingestellt oder begrenzt sein.
Gemäß einem vierten Aspekt wird ein optoelektronischer
Halbleiterchip angegeben. Der optoelektronische
Halbleiterchip ist insbesondere mit einem hier beschriebenen Verfahren herstellbar, so dass sämtliche für das Verfahren offenbarten Merkmale auch für den Halbleiterchip offenbart sind und umgekehrt. Der optoelektronische Halbleiterchip umfasst eine Halbleiterschichtenfolge, umfassend eine erste Halbleiterschicht und eine zweite Halbleiterschicht. Der optoelektronische Halbleiterchip umfasst ferner eine erste Kontaktschicht zur elektrischen Kontaktierung der ersten Halbleiterschicht, die sich lateral entlang der ersten
Halbleiterschicht erstreckt. Der optoelektronische
Halbleiterchip umfasst ferner eine Ausnehmung, die sich durch die erste Kontaktschicht und die erste Halbleiterschicht hindurch in die zweite Halbleiterschicht hinein erstreckt.
Der optoelektronische Halbleiterchip umfasst ferner eine Passivierungsschicht auf einer der Halbleiterschichtenfolge abgewandten Seite der ersten Kontaktschicht, eine dritte Halbleiterschicht auf einer der Halbleiterschichtenfolge abgewandten Seite der ersten Kontaktschicht, sowie eine zweite Kontaktschicht auf einer der Halbleiterschichtenfolge abgewandten Seite der Passivierungsschicht.
Die Passivierungsschicht weist wenigstens eine erste
Durchgangsöffnung sowie wenigstens eine zweite
Durchgangsöffnung auf. Die zweite Kontaktschicht kontaktiert im Bereich der wenigstens einen ersten Durchgangsöffnung die zweite Halbleiterschicht elektrisch. Ferner kontaktiert die zweite Kontaktschicht im Bereich der wenigstens einen zweiten Durchgangsöffnung die dritte Halbleiterschicht elektrisch.
Der optoelektronische Halbleiterchip gemäß dem vierten Aspekt weist die selben Vorteile auf wie der optoelektronische
Halbleiterchip gemäß dem dritten Aspekt. In zumindest einer Ausführungsform gemäß dem dritten oder vierten Aspekt weist der optoelektronische Halbleiterchip einen Träger auf. Der Träger kann beispielsweise mittels eines Gießverfahrens hergestellt sein. Mit anderen Worten ist der Träger ein sogenannter Moldkörper, beispielhaft aus einem Kunststoff. Der Kunststoff des Trägers weist vorzugsweise ein Harz, wie z. B. ein Epoxidharz, ein Silikon oder ein ein Epoxidharz und ein Silikon enthaltendes Hybridharz auf.
Alternativ kann es sich bei dem Träger beispielsweise um ein Saphir- oder Siliziumsubstrat handeln. Beispielsweise weist der Träger eine oder mehrere Durchkontaktierungen auf, die jeweils von einer der Halbleiterschichtenfolge zugewandten ersten Hauptfläche des Trägers zu einer der
Halbleiterschichtenfolge abgewandten zweiten Hauptfläche des Trägers geführt sind, so dass der optoelektronische
Halbleiterchip von der zweiten Hauptebene des
optoelektronischen Halbleiterchips kontaktiert werden kann. Beispielhaft weist der optoelektronische Halbleiterchip jeweils einen Kontakt auf.
In zumindest einer Ausführungsform gemäß dem dritten oder vierten Aspekt erstreckt sich die Ausnehmung vollständig durch die dritte Halbleiterschicht, die erste Kontaktschicht und die erste Halbleiterschicht hindurch in die zweite
Halbleiterschicht hinein.
In zumindest einer Ausführungsform gemäß dem dritten oder vierten Aspekt erstreckt sich die zweite Kontaktschicht von einer der ersten Kontaktschicht zugewandten Seite der
Halbleiterschichtenfolge durch die wenigstens eine erste Durchgangsöffnung .
In zumindest einer Ausführungsform gemäß dem dritten oder vierten Aspekt bildet die dritte Halbleiterschicht mit der ersten Kontaktschicht eine Schottky-Diode und/oder
die dritte Halbleiterschicht bildet mit der zweiten
Kontaktschicht eine Schottky-Diode. Insbesondere bilden die erste Kontaktschicht und die zweite Kontaktschicht mit ihren jeweiligen Kontaktflächen zu der dritten Halbleiterschicht jeweils einen Schottky-Kontakt . Diese sind insbesondere zum Schutz vor elektrostatischer Entladung (ESD) des
optoelektronischen Halbleiterchips ausgebildet. Die Schottky- Diode (n) kann bzw. können auch als (integriertes) ESD- Schutzelement bezeichnet werden.
Das ESD-Schutzelement weist eine richtungsabhängige
elektrische Leitfähigkeit auf. Die Halbleiterschichtenfolge weist ebenfalls eine richtungsabhängige elektrische
Leitfähigkeit auf. Das ESD-Schutzelement ist
schaltungstechnisch insbesondere parallel bzw. antiparallel zu der Halbleiterschichtenfolge angeordnet. Die elektrische Leitfähigkeit der Halbleiterschichtenfolge ist in
Durchlassrichtung wesentlich höher als die des ESD- Schutzelements . In vorteilhafter Weise kann so ein Leckstrom durch das ESD-Element im Betrieb des optoelektronischen
Halbleiterchips gering gehalten werden und zu einer Effizienz des optoelektronischen Halbleiterchips beigetragen werden.
Die elektrische Leitfähigkeit der Halbleiterschichtenfolge in Sperrrichtung ist ferner wesentlich geringer als die des ESD- Schutzelements , beispielsweise zumindest oberhalb einer vorgegebenen Sperrspannung. In vorteilhafter Weise kann so ein potentiell destruktiver Strom in Sperrrichtung durch die Halbleiterschichtenfolge vermieden werden und zu einer
Langlebigkeit des optoelektronischen Halbleiterchips
beigetragen werden. Der optoelektronische Halbleiterchip kann auch als Chip mit intrinsischer ESD-Stabilität bezeichnet werden. Durch Integration des ESD-Schutzelements in den optoelektronischen Halbleiterchip ist das ESD-Schutzelement besonders vorteilhaft vor äußeren Einflüssen geschützt. In besonders vorteilhafter Weise kann durch eine jeweilige Größe der zweiten und dritten Kontaktflächen ein Stromfluss durch das ESD-Schut zelement eingestellt bzw. begrenzt sein, beispielsweise durch Anpassung der jeweiligen zweiten und weiteren Durchgangsöffnungen bei Herstellung des
optoelektronischen Halbleiterchips. Im Falle, dass auf den Teil der Passivierungsschicht zwischen der dritten
Halbleiterschicht und der ersten Kontaktschicht verzichtet wird, wird zu einer großen Flächenbelegung der dritten
Kontaktfläche im Verhältnis zu einer durch die durch die wenigstens eine zweite Durchgangsöffnung begrenzte zweite Kontaktfläche beigetragen. Dies ermöglicht beispielsweise eine Beeinflussung der richtungsabhängigen elektrischen
Leitfähigkeit des ESD-Schut zelements bzw. eine Anpassung von Sperr- und Durchlasseigenschaften des ESD-Schut zelements .
In zumindest einer Ausführungsform gemäß dem dritten oder vierten Aspekt enthält die Halbleiterschichtenfolge, eines der folgenden Materialsysteme:
Alx Iny Gai-x-y N, Alx Iny Gai-x-y P, oder Alx Iny Gai-x-y As, wobei jeweils O ^ x ^ l, O ^ y ^ l und x + y < 1, insbesondere mit x ¥= 1 , γ ¥= 1, x ^ 0 und/oder y + 0 gilt. Mit den genannten III-V-Verbindungs-Halbleitermaterialien, insbesondere aus den genannten Materialsystemen, können bei der
Strahlungserzeugung hohe interne Quanteneffizienzen erzielt werden. Insbesondere die aktive Schicht der
Halbleiterschichtenfolge weist ein solches Materialsystem auf . In zumindest einer Ausführungsform gemäß dem dritten oder vierten Aspekt weist die dritte Halbleiterschicht zumindest eines der folgenden Materialien auf oder besteht daraus: - amorphes Silizium (a-Si) , insbesondere Wasserstroff
dotiertes amorphes Silizium (a-Si:H). Dieses eignet sich besonders gut für einen Einsatz als Schottky-Kontakt .
- amorphes Indium-Gallium-Zink-Oxid (a-InGaZnO oder auch a- IGZO) . Insbesondere kann es sich dabei um amorphes Indium- Gallium-Zink-Oxid handeln, bei welchem die Bestandteile
Indium und Gallium als Dotierstoffe wirken.
In zumindest einer Ausführungsform gemäß dem dritten oder vierten Aspekt
- umgibt die dritte Halbleiterschicht wenigstens eine erste Durchgangsöffnung lateral ringförmig, und/oder
- die dritte Halbleiterschicht grenzt an wenigstens eine erste Durchgangsöffnung lateral kreissegmentförmig an, und/oder
- die dritte Halbleiterschicht grenzt an wenigstens eine erste Durchgangsöffnung lateral geradlinig an, und/oder
- die dritte Halbleiterschicht ist lateral in Form wenigstens eines Zeichens und/oder wenigstens einer Ziffer ausgebildet.
Eine laterale Formgebung der ersten Kontaktschicht und/oder der ersten Halbleiterschicht kann beispielsweise der
lateralen Formgebung der dritten Halbleiterschicht
entsprechen. Insbesondere kann eine laterale Formgebung der wenigstens einen zweiten und/oder weiteren Durchgangsöffnung und/oder der zweiten Kontaktschicht ähnlich zu der lateralen Formgebung der dritten Halbleiterschicht verlaufen.
Beispielsweise kann durch die jeweilige laterale Formgebung ein Stromfluss lokal bezogen auf eine laterale Erstreckung des optoelektronischen Halbleiterchips eingestellt oder begrenzt sein. Insbesondere kann bzw. können ein oder mehrere in den optoelektronischen Halbleiterchip integrierte ( s ) ESD- Schutzelement (e) einer oder mehreren Durchkontaktierung (en) der zweiten Halbleiterschicht zugeordnet sein.
Beispielsweise können die die dritte Halbleiterschicht vertikal umgebenden Schichten, beispielsweise in Richtung der ersten Hauptebene und/oder in Richtung der zweiten
Hauptebene, transparent ausgebildet sein. In vorteilhafter Weise kann die dritte Halbleiterschicht, insbesondere die laterale Formgebung der dritten Halbleiterschicht zur
Kennzeichnung des optoelektronischen Halbleiterchips genutzt werden. Insbesondere kann eine derartige Kennzeichnung für einen Betrachter oder eine optische Erfassungseinrichtung extern zu dem optoelektronischen Halbleiterchip erkennbar bzw. lesbar sein. Dies ermöglicht beispielsweise eine
besonders einfache Typenzuordnung des optoelektronischen
Halbleiterchips als ESD-geschütztes Bauelement. Ferner kann eine Montagefläche oder ähnliches gekennzeichnet sein.
In zumindest einer Ausführungsform gemäß dem dritten oder vierten Aspekt
- ist die dritte Halbleiterschicht lateral zwischen
wenigstens zwei ersten Durchgangsöffnungen angeordnet, und/oder
- die dritte Halbleiterschicht erstreckt sich lateral entlang eines Randbereichs des Halbleiterchips. In vorteilhafter
Weise kann so ein wirkungsvoller ESD-Schutz für mehrere
Durchkontaktierungen der zweiten Halbleiterschicht zugleich ermöglicht werden. In zumindest einer Ausführungsform gemäß dem dritten oder vierten Aspekt ist der optoelektronische Halbleiterchip nach einem Verfahren gemäß dem ersten oder zweiten Aspekt
herstellbar . Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Es zeigen: ein erstes Ausführungsbeispiel eines optoelektronischen Halbleiterchips in schematischer Schnittansicht; ein zweites Ausführungsbeispiel eines optoelektronischen Halbleiterchips in schematischer Schnittansicht; ein drittes Ausführungsbeispiel eines optoelektronischen Halbleiterchips in schematischer Schnittansicht; Figur 4 ein viertes Ausführungsbeispiel eines
optoelektronischen Halbleiterchips in schematischer Schnittansicht; und ein fünftes Ausführungsbeispiel eines optoelektronischen Halbleiterchips in schematischer Draufsicht;
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente und
insbesondere Schichtdicken zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Figur 1 zeigt ein erstes Ausführungsbeispiel eines
optoelektronischen Halbleiterchips 1. Insbesondere weist der optoelektronische Halbleiterchip 1 einen zur Erzeugung und/oder zum Empfangen von elektromagnetischer Strahlung vorgesehenen aktiven Bereich auf (in den Figuren zur
vereinfachten Darstellung nicht explizit gezeigt) . Bei dem optoelektronischen Halbleiterchip 1 handelt es sich
beispielsweise um einen Dünnfilm-Leuchtdiodenchip, bei dem ein Aufwachssubstrat entfernt wurde. In anderen
Ausführungsbeispielen kann es sich beispielsweise um einen sogenannten „Flipchip", oder einen sogenannten „Mold
Supported Chip" handeln.
Der optoelektronische Halbleiterchip 1 weist eine
Halbleiterschichtenfolge 3 auf. In diesem Ausführungsbeispiel umfasst die Halbleiterschichtenfolge 3 eine p-dotierte GaN Schicht als erste Halbleiterschicht 3a und eine n-dotierte GaN Schicht als zweite Halbleiterschicht 3b. Abweichend hiervon kann die Halbleiterschichtenfolge 3, insbesondere der aktive Bereich, eines der im allgemeinen Teil der
Beschreibung genannten Verbindungs-Halbleitermaterialien enthalten.
Auf einer der zweiten Halbleiterschicht 3b abgewandten Seite der ersten Halbleiterschicht ist eine erste Kontaktschicht 5a angeordnet. Die erste Kontaktschicht 5a bedeckt die erste Halbleiterschicht 3a in einem Kontaktbereich vorzugsweise flächig, so dass die erste Halbleiterschicht 3a von einer der zweiten Halbleiterschicht 3b abgewandten Seite her elektrisch kontaktierbar ist. Beispielsweise erstreckt sich die erste Kontaktschicht 5a hin zu einem lateralen Randbereich des optoelektronischen Halbleiterchips 1, insbesondere lateral über die Halbleiterschichtenfolge 3 hinaus. Ein
Kontaktplättchen 15a (sogenanntes „p-Pad") ist in dem lateral überstehenden Teil der ersten Kontaktschicht 5a angeordnet und dient einer elektrischen Kopplung des optoelektronischen Halbleiterchips 1.
Auf einer der Halbleiterschichtenfolge 3 abgewandten Seite der ersten Kontaktschicht 5a ist eine dritte
Halbleiterschicht 7 angeordnet. Die dritte Halbleiterschicht 7 weist in diesem Ausführungsbeispiel Wasserstoffdotiertes , amorphes Silizium auf. Beispielsweise weist die dritte
Halbleiterschicht 7 oder eine Teilschicht davon ferner
Dotierstoffe auf, beispielsweise aus Bor oder Phosphor. Wie in Figur 1 schematisch dargestellt umfasst die dritte
Halbleiterschicht 7 beispielsweise mehrere Teilschichten. Die Teilschichten können insbesondere unterschiedliche
Dotierungsgrade aufweisen. Beispielsweise weist die mittig angeordnete Teilschicht im Vergleich zu den äußeren
Teilschichten eine hohe Dotierung auf.
Die dritte Halbleiterschicht 7 bildet mit der ersten
Kontaktschicht 5a eine Schottky-Diode . Durch eine Größe der Kontaktfläche zwischen der ersten Kontaktschicht 5a und der dritten Halbleiterschicht 7 kann ein Stromfluss durch die Schottky-Diode eingestellt sein.
Der optoelektronische Halbleiterchip 1 umfasst ferner eine Ausnehmung 8. Die Ausnehmung 8 erstreckt sich vollständig durch die dritte Halbleiterschicht 7, die erste
Kontaktschicht 5a und die erste Halbleiterschicht 3a bis in die zweite Halbleiterschicht 3b hinein. Eine zweite Kontaktschicht 5b ist auf einer der Halbleiterschichtenfolge 3 abgewandten Seite der dritte Halbleiterschicht 7 angeordnet und erstreckt sich in die Ausnehmung 8. Die zweite
Kontaktschicht 5b ist insbesondere in direktem Kontakt zu der zweiten Halbleiterschicht 3b angeordnet und dient einer elektrischen Kontaktierung dieser. Die zweite Kontaktschicht 5b kann auch als Durchkontaktierung oder Via bezeichnet werden. Insbesondere ermöglicht die zweite Kontaktschicht 5b eine elektrische Kontaktierung der zweiten Halbleiterschicht 3b von einer der ersten Halbleiterschicht 3a zugewandten Seite aus.
Der optoelektronische Halbleiterchip 1 umfasst ferner eine Passivierungsschicht 9, die zwischen der ersten und zweiten Kontaktschicht 5a, 5b angeordnet ist. Bei der
Passivierungsschicht 9 kann es sich insbesondere um eine dielektrische oder elektrisch isolierende Schicht handeln. Insbesondere erstreckt sich die Passivierungsschicht 9 entlang einer der Halbleiterschichtenfolge 3 abgewandten Seite der dritten Halbleiterschicht 7 und bedeckt die der Ausnehmung 8 zugewandten Flächen der jeweiligen Teilschichten 3a, 3b, 5a, 7 des optoelektronischen Halbleiterchips 1. Die Passivierungsschicht 9 weist eine erste Durchgangsöffnung 9a im Bereich der Ausnehmung 8 auf, so dass die elektrische Kontaktierung der zweiten Halbleiterschicht 3b durch die zweite Kontaktschicht 5b ermöglicht wird. Die
Passivierungsschicht 9 weist ferner eine oder mehrere zweite Durchgangsöffnung (en) 9b, 9c im Bereich der dritten
Halbleiterschicht 7 auf, so dass die elektrische
Kontaktierung der dritten Halbleiterschicht 7 durch die zweite Kontaktschicht 5b ermöglicht wird.
Die dritte Halbleiterschicht 7 bildet mit der zweiten
Kontaktschicht 5b ferner eine weitere Schottky-Diode . Durch eine Größe der Kontaktfläche zwischen der zweiten Kontaktschicht 5b und der dritten Halbleiterschicht 7 kann ein Stromfluss durch die weitere Schottky-Diode eingestellt sein .
Die beiden Schottky-Dioden sind insbesondere gegensätzlich zueinander angeordnet und bilden eine sogenannte „back to back" Diode (BTBD) . Diese ist parallel bzw. antiparallel mit der Halbleiterschichtenfolge 3 verschalten, so dass sich jeweilige elektrische Charakteristika der BTBD und der
Halbleiterschichtenfolge 3 bei Betrieb des optoelektronischen Halbleiterchips 1 überlagern. Die BTBD ist insbesondere im Wesentlichen stromsperrend bei Betrieb des optoelektronischen Halbleiterchips 1 mit einer Betriebsspannung in
Durchlassrichtung der Halbleiterschichtenfolge 3 ausgebildet, sodass dieser beispielsweise lediglich von Strömen im Bereich von einigen Nanoampere durchflössen wird. Die BTBD ist ferner insbesondere so ausgebildet, dass eine Durchbruchspannung der BTBD bei Betrieb des optoelektronischen Halbleiterchips 1 mit einer Spannung in Sperrrichtung der Halbleiterschichtenfolge 3 wesentlich vor Erreichen einer Durchbruchspannung der
Halbleiterschichtenfolge 3 erreicht wird. Beispielhaft wird die Halbleiterschichtenfolge 3 mit einer Betriebsspannung von 3V in Durchlassrichtung betrieben. Eine Durchbruchspannung der Halbleiterschichtenfolge 3 beträgt beispielsweise -90V. Eine Durchbruchspannung der jeweiligen Schottky-Dioden kann beispielsweise symmetrisch ausgebildet sein, beispielhaft beträgt diese 12V. Die BTBD kann auch als ESD-Schutzelement bezeichnet werden.
Der optoelektronische Halbleiterchip 1 umfasst ferner eine Lotschicht 11, die auf einer der Halbleiterschichtenfolge 3 abgewandten Seite der Passivierungsschicht 9 bzw. der zweiten Kontaktschicht 5b angeordnet ist. Insbesondere bildet die Lotschicht 11 zusammen mit der zweiten Kontaktschicht 5b einen gemeinsamen elektrischen Kontakt. Auf einer der Halbleiterschichtenfolge 3 abgewandten Seite der Lotschicht 11 ist beispielsweise eine Siliziumschicht angeordnet, die als Träger 13 des optoelektronischen
Halbleiterchips 1 dient. In anderen Ausführungsbeispielen kann der Träger 13 auch aus Saphir oder einem Kunststoff ausgebildet sein. In diesem Ausführungsbeispiel ist ferner eine Anschlussschicht 15b auf dem Träger 13 angeordnet, die einer elektrischen Kopplung des optoelektronischen
Halbleiterchips 1, insbesondere der zweiten Kontaktschicht 5b dient .
In diesem Ausführungsbeispiel ist die zweite Kontaktschicht 5b insbesondere einstückig zusammenhängend ausgebildet.
Abweichend davon kann die zweite Kontaktschicht 5b
beispielsweise lediglich im Bereich der Durchgangsöffnungen 9a, 9b, 9c der Passivierungsschicht 9 angeordnet sein, wie dies anhand eines zweiten Ausführungsbeispiels in Figur 2 gezeigt ist. Die vereinzelten Teile der zweiten
Kontaktschicht 5b sind in diesem Fall elektrisch über die Lotschicht 11 miteinander verbunden.
In einem dritten Ausführungsbeispiel (siehe Figur 3) ist zusätzlich ein Teil der Passivierungsschicht 9 zwischen der der ersten Kontaktschicht 5a und der dritten
Halbleiterschicht 7 angeordnet. Durch eine weitere
Durchgangsöffnung 9d in der Passivierungsschicht 9 erfolgt eine elektrische Kontaktierung der dritten Halbleiterschicht 7. Durch eine Größe der weiteren Durchgangsöffnung 9d ist eine Größe der Kontaktfläche zwischen der ersten Kontaktschicht 5a und der dritten Halbleiterschicht 7
begrenzt, so dass ein Stromfluss durch die jeweilige
Schottky-Diode weiter angepasst werden kann. In einem vierten Ausführungsbeispiel (siehe Figur 4) ist der optoelektronische Halbleiterchip 1 analog zu dem ersten bis dritten Auführungsbeispiel ausgebildet und unterscheidet sich lediglich durch Anordnung der dritten Halbleiterschicht 7 sowie der Passivierungsschicht 9. Insbesondere ist die dritte Halbleiterschicht 7 lediglich in den zweiten
Durchgangsöffnungen 9b, 9c ausgebildet. Die
Passivierungsschicht 9 umgibt die dritte Halbleiterschicht 7 lateral vollständig. Durch eine Größe der Durchgangsöffnungen 9b, 9c ist eine Größe der Kontaktfläche zwischen der ersten Kontaktschicht 5a und der dritten Halbleiterschicht 7
begrenzt, so dass ein Stromfluss durch die jeweilige
Schottky-Diode eingestellt bzw. begrenzt werden kann.
Figur 5 zeigt ein fünftes Ausführungsbeispiel des
optoelektronischen Halbleiterchips 1 in Draufsicht. Der optoelektronische Halbleiterchip 1 weist 18 kreisförmige Vias auf, die sich durch jeweilige erste Durchgangsöffnungen 9a der Passivierungsschicht 9 (vergleiche Figur 1-4) erstrecken. Der optoelektronische Halbleiterchip 1 umfasst beispielhaft mehrere verschieden geformte ESD-Schutzelemente, die sich insbesondere durch eine laterale Erstreckung der dritten Halbleiterschicht 7 unterscheiden. Beispielsweise
korrespondierend dazu kann auch eine Form der
Kontaktschichten 5a, 5b, der Durchgangsöffnungen 9b, 9c, 9d sowie der ersten Halbleiterschicht 3a variieren.
Die dritte Halbleiterschicht 7 erstreckt sich beispielsweise in lateraler Richtung in Ringform 7a. Beispielsweise umgibt die dritte Halbleiterschicht 7 ein Via ringförmig. Abweichend davon kann sich die dritte Halbleiterschicht auch um mehrere oder alle Vias des optoelektronischen Halbleiterchips 1 erstrecken .
Die dritte Halbleiterschicht 7 erstreckt sich beispielsweise in lateraler Richtung in einem Kreisbogensegment 7b.
Beispielsweise umgibt die dritte Halbleiterschicht 7 nur in einem Kreisbogen ein oder mehrere Via(s) . Hierbei kann ein Winkel, mit dem die dritte Halbleiterschicht 7 die jeweiligen Vias umschließt, variieren.
Die dritte Halbleiterschicht 7 erstreckt sich beispielsweise in lateraler Richtung in einem linearen Bereich 7c neben einem oder mehreren Via(s) .
Die dritte Halbleiterschicht 7 bildet beispielsweise separate Knüpfel 7d.
Die dritte Halbleiterschicht 7 erstreckt sich beispielsweise in lateraler Richtung entlang eines Chiprandbereichs 7e.
Die dritte Halbleiterschicht 7 bildet beispielsweise eine Kurve 7f, die sich in lateraler Richtung beliebig zwischen und/oder um einen oder mehrere Via(s) erstreckt.
Die dritte Halbleiterschicht 7 bildet beispielsweise ein Zeichen 7g in lateraler Richtung. In vorteilhafter Weise ist ein die dritte Halbleiterschicht 7 in Draufsicht bedeckender Teil des optoelektronischen Halbleiterchips 1 in einem zumindest zu dem Zeichen 7g korrespondierenden Abschnitt transparent ausgebildet, so dass das Zeichen 7g für einen Betrachter optisch erkennbar ist. Die dritte Halbleiterschicht 7 bildet beispielsweise ein oder mehrere Ziffer (n) , insbesondere eine Ziffernfolge 7h in lateraler Richtung. In vorteilhafter Weise ist ein die dritte Halbleiterschicht 7 in Draufsicht bedeckender Teil des optoelektronischen Halbleiterchips 1 in einem zumindest zu der bzw. den Ziffer (n) korrespondierenden Abschnitt
transparent ausgebildet, so dass die Ziffer (n) für einen Betrachter optisch erkennbar ist. Bei der bzw. den Ziffer (n) kann es sich insbesondere um Buchstaben handeln.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste :
1 Halbleiterchip
3 Halbleiterschichtenfolge
3a erste Halbleiterschicht
3b zweite Halbleiterschicht
5a erste Kontaktschicht
5b zweite Kontaktschicht
7 dritte Halbleiterschicht
7a Ringform
7b Kreisbogensegment
7c linearer Bereich
7d separater Knüpfel
7e Chiprandbereich
7f Kurve
7g Zeichen
7h Ziffernfolge
8 Ausnehmung
9 PassivierungsSchicht
9a erste Durchgangsöffnung
9b, 9c zweite Durchgangsöffnung
9d weitere Durchgangsöffnung
11 Lotschicht
13 Träger
15a Kontaktplättchen
15b Anschlussschicht

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (1) mit den Schritten:
a) Bereitstellen einer Halbleiterschichtenfolge (3)
umfassend eine erste Halbleiterschicht (3a) und eine zweite Halbleiterschicht (3b) , sowie einer ersten
Kontaktschicht (5a) , die sich lateral entlang der ersten Halbleiterschicht (3a) erstreckt und diese elektrisch kontaktiert;
b) Aufbringen einer dritten Halbleiterschicht (7) auf einer der Halbleiterschichtenfolge (3) abgewandten Seite der ersten Kontaktschicht (5a) ;
c) Ausbilden einer Ausnehmung (8), die sich durch die
dritte Halbleiterschicht (7), die erste Kontaktschicht
(5a) und die erste Halbleiterschicht (3a) hindurch in die zweite Halbleiterschicht (3b) hinein erstreckt;
d) Aufbringen einer Passivierungsschicht (9) auf einer der Halbleiterschichtenfolge (3) abgewandten Seite der dritten Halbleiterschicht (7);
e) Ausbilden von wenigstens einer ersten Durchgangsöffnung
(9a) und wenigstens einer zweiten Durchgangsöffnung (9b, 9c) in der Passivierungsschicht (9); und
f) Aufbringen einer zweiten Kontaktschicht (5b) , wobei die zweite Kontaktschicht (5b) die zweite Halbleiterschicht
(3b) im Bereich der wenigstens einen ersten
Durchgangsöffnung (9a) elektrisch kontaktiert, und die dritte Halbleiterschicht (7) im Bereich der wenigstens einen zweiten Durchgangsöffnung (9b, 9c) elektrisch kontaktiert.
2. Verfahren nach Anspruch 1, bei dem - zusätzlich ein Teil der Passivierungsschicht (7) auf einer der Halbleiterschichtenfolge (3) abgewandten Seite der ersten Kontaktschicht (5a) aufgebracht wird; und
- wenigstens eine weitere Durchgangsöffnung (9d) in der Passivierungsschicht (9) ausgebildet wird, so dass die erste Kontaktschicht (5a) die dritte Halbleiterschicht (7) im Bereich der wenigstens einen weiteren
Durchgangsöffnung (9d) elektrisch kontaktiert. 3. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (1) mit den Schritten:
a) Bereitstellen einer Halbleiterschichtenfolge (3)
umfassend eine erste Halbleiterschicht (3a) und eine zweite Halbleiterschicht (3b) , sowie einer ersten
Kontaktschicht (5a) , die sich lateral entlang der ersten
Halbleiterschicht (3a) erstreckt und diese elektrisch kontaktiert ;
b) Ausbilden einer Ausnehmung (8), die sich durch die erste Kontaktschicht (5a) und die erste Halbleiterschicht (3a) hindurch in die zweite Halbleiterschicht (3b) hinein erstreckt ;
c) Aufbringen einer Passivierungsschicht (9) auf einer der Halbleiterschichtenfolge (3) abgewandten Seite der ersten Kontaktschicht (5a) ;
d) Ausbilden von wenigstens einer ersten Durchgangsöffnung
(9a) und wenigstens einer zweiten Durchgangsöffnung (9b, 9c) in der Passivierungsschicht (9);
e) Ausbilden einer dritten Halbleiterschicht (7) auf einer der Halbleiterschichtenfolge (3) abgewandten Seite der ersten Kontaktschicht (5a) ; und
f) Aufbringen einer zweiten Kontaktschicht (5b) , wobei die zweite Kontaktschicht (5b) die zweite Halbleiterschicht (3b) im Bereich der wenigstens einen ersten Durchgangsöffnung (9a) elektrisch kontaktiert, und die dritte Halbleiterschicht (7) im Bereich der wenigstens einen zweiten Durchgangsöffnung (9b, 9c) elektrisch kontaktiert .
Verfahren nach einem der vorhergehenden Ansprüche, bei dem
die Durchgangsöffnungen (9a, 9b, 9c, 9d) mittels eines chemischen Verfahrens ausgebildet werden.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem
die Durchgangsöffnungen (9a, 9b, 9c) in einem
gemeinsamen Verfahrensschritt ausgebildet werden.
Optoelektronischer Halbleiterchip (1), umfassend
eine Halbleiterschichtenfolge (3) , umfassend eine erste Halbleiterschicht (3a) und eine zweite Halbleiterschicht (3b) ,
eine erste Kontaktschicht (5a) zur elektrischen
Kontaktierung der ersten Halbleiterschicht (3a) , wobei die erste Kontaktschicht (5a) sich lateral entlang der ersten Halbleiterschicht (3a) erstreckt,
eine dritte Halbleiterschicht (7) auf einer der
Halbleiterschichtenfolge (3) abgewandten Seite der ersten Kontaktschicht (5a) ,
eine Ausnehmung (8), die sich durch die dritte
Halbleiterschicht (7), die erste Kontaktschicht (5a) und die erste Halbleiterschicht (3a) hindurch in die zweite Halbleiterschicht (3b) hinein erstreckt,
eine Passivierungsschicht (9) auf einer der
Halbleiterschichtenfolge (3) abgewandten Seite der dritten Halbleiterschicht (7), und eine zweite Kontaktschicht (5b) auf einer der
Halbleiterschichtenfolge (3) abgewandten Seite der
Passivierungsschicht (9), wobei
die Passivierungsschicht (9) wenigstens eine erste
Durchgangsöffnung (9a) sowie wenigstens eine zweite Durchgangsöffnung (9b, 9c) aufweist,
die zweite Kontaktschicht (5b) im Bereich der wenigstens einen ersten Durchgangsöffnung (9a) die zweite
Halbleiterschicht (3b) elektrisch kontaktiert und im Bereich der wenigstens einen zweiten Durchgangsöffnung (9b, 9c) die dritte Halbleiterschicht (7) elektrisch kontaktiert .
Optoelektronischer Halbleiterchip (1) nach Anspruch 6, bei dem
zusätzlich ein Teil der Passivierungsschicht (9)
zwischen der ersten Kontaktschicht (5a) und der dritten Halbleiterschicht ( 7 ) angeordnet ist; und
die Passivierungsschicht (9) wenigstens eine weitere Durchgangsöffnung (9d) aufweist, so dass die erste
Kontaktschicht (5a) die dritte Halbleiterschicht (7) im Bereich der wenigstens einen weiteren Durchgangsöffnung (9d) elektrisch kontaktiert.
Optoelektronischer Halbleiterchip (1), umfassend
eine Halbleiterschichtenfolge (3) , umfassend eine erste Halbleiterschicht (3a) und eine zweite Halbleiterschicht (3b) ,
eine erste Kontaktschicht (5a) zur elektrischen
Kontaktierung der ersten Halbleiterschicht (3a) , wobei die erste Kontaktschicht (5a) sich lateral entlang der ersten Halbleiterschicht (3a) erstreckt, eine Ausnehmung (8), die sich durch die erste
Kontaktschicht (5a) und die erste Halbleiterschicht (3a) hindurch in die zweite Halbleiterschicht (3b) hinein erstreckt,
eine Passivierungsschicht (9) auf einer der
Halbleiterschichtenfolge (3) abgewandten Seite der ersten Kontaktschicht (5a) ,
eine dritte Halbleiterschicht (7) auf einer der
Halbleiterschichtenfolge (3) abgewandten Seite der ersten Kontaktschicht (5a) , und
eine zweite Kontaktschicht (5b) auf einer der
Halbleiterschichtenfolge (3) abgewandten Seite der
Passivierungsschicht (9), wobei
die Passivierungsschicht (9) wenigstens eine erste
Durchgangsöffnung (9a) sowie wenigstens eine zweite Durchgangsöffnung (9b, 9c) aufweist,
die zweite Kontaktschicht (5b) im Bereich der wenigstens einen ersten Durchgangsöffnung (9a) die zweite
Halbleiterschicht (3b) elektrisch kontaktiert und im Bereich der wenigstens einen zweiten Durchgangsöffnung (9b, 9c) die dritte Halbleiterschicht (7) elektrisch kontaktiert .
. Optoelektronischer Halbleiterchip (1) nach einem der
vorhergehenden Ansprüche 6 bis 8, bei dem
sich die zweite Kontaktschicht (5b) von einer der ersten Kontaktschicht (5a) zugewandten Seite der
Halbleiterschichtenfolge (3) durch die wenigstens eine erste Durchgangsöffnung (9a) erstreckt.
10. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche 6 bis 9, bei dem - die dritte Halbleiterschicht (7) mit der ersten
Kontaktschicht (5a) eine Schottky-Diode bildet, und/oder
- die dritte Halbleiterschicht (7) mit der zweiten
Kontaktschicht (5b) eine Schottky-Diode bildet.
Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche 6 bis 10, bei dem die
Halbleiterschichtenfolge (3) eines der folgenden
Materialsysteme enthält:
- Alx Iny Gai-x-y N, Alx Iny Gai-x-y P, Alx Iny Gai-x-y As, wobei jeweils O ^ x ^ l, O ^ y ^ l und x + y < 1.
12. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche 6 bis 11, bei dem
- die dritte Halbleiterschicht (7) hydrogenisiertes
amorphes Silicium, a-Si:H, und/oder amorphes Indium- Gallium-Zink-Oxid, a-InGaZnO, aufweist oder aus
zumindest einem dieser Materialien besteht.
13. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche 6 bis 12, bei dem
- die dritte Halbleiterschicht (7) wenigstens eine erste Durchgangsöffnung (9a) lateral ringförmig umgibt, und/oder
- die dritte Halbleiterschicht (7) an wenigstens eine
erste Durchgangsöffnung (9a) lateral kreissegmentförmig angrenzt, und/oder
- die dritte Halbleiterschicht (7) an wenigstens eine
erste Durchgangsöffnung (9a) lateral geradlinig
angrenzt, und/oder
- die dritte Halbleiterschicht (7) lateral in Form
wenigstens eines Zeichens und/oder wenigstens einer Ziffer ausgebildet ist.
14. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche 6 bis 13, bei dem
- die dritte Halbleiterschicht (7) lateral zwischen
wenigstens zwei ersten Durchgangsöffnungen (9a) angeordnet ist, und/oder
- die dritte Halbleiterschicht (7) sich lateral entlang eines Randbereichs des Halbleiterchips (1) erstreckt.
15. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche 6 bis 14, der nach einem Verfahren der Ansprüche 1 bis 5 herstellbar ist.
PCT/EP2016/066441 2015-07-15 2016-07-11 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip Ceased WO2017009292A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE112016003142.4T DE112016003142B4 (de) 2015-07-15 2016-07-11 Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronische Halbleiterchips
US15/739,102 US10217792B2 (en) 2015-07-15 2016-07-11 Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015111487.9A DE102015111487A1 (de) 2015-07-15 2015-07-15 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015111487.9 2015-07-15

Publications (1)

Publication Number Publication Date
WO2017009292A1 true WO2017009292A1 (de) 2017-01-19

Family

ID=56404128

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/066441 Ceased WO2017009292A1 (de) 2015-07-15 2016-07-11 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Country Status (3)

Country Link
US (1) US10217792B2 (de)
DE (2) DE102015111487A1 (de)
WO (1) WO2017009292A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094689B2 (en) 2017-09-25 2021-08-17 Osram Oled Gmbh Electronic component including protective diode for electrostatic discharge protection

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10734333B2 (en) * 2016-06-15 2020-08-04 Intel Corporation Semiconductor package having inductive lateral interconnects
DE102019113119A1 (de) * 2019-05-17 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN111509097B (zh) * 2020-06-30 2020-10-20 华引芯（武汉）科技有限公司 一种大功率半导体发光器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284606A1 (en) * 2006-05-17 2007-12-13 Sanken Electric Co., Ltd. High-efficiency, overvoltage-protected, light-emitting semiconductor device
US20090201042A1 (en) * 2006-07-17 2009-08-13 Scanimetrics Inc. Thin film transistor array having test circuitry
EP2402995A2 (de) * 2010-07-01 2012-01-04 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Beleuchtungseinheit
DE102012106364A1 (de) * 2012-07-16 2014-01-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
DE102013112881A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5879746A (ja) 1981-11-05 1983-05-13 Nec Corp 半導体集積回路
JPH05110073A (ja) 1991-10-15 1993-04-30 Fuji Electric Co Ltd 半導体装置
JP2001203428A (ja) 2000-01-18 2001-07-27 Denso Corp サージ保護回路
US7173311B2 (en) * 2004-02-02 2007-02-06 Sanken Electric Co., Ltd. Light-emitting semiconductor device with a built-in overvoltage protector
KR100576872B1 (ko) 2004-09-17 2006-05-10 삼성전기주식회사 정전기 방전 방지기능을 갖는 질화물 반도체 발광소자
JP4978014B2 (ja) * 2006-01-30 2012-07-18 サンケン電気株式会社 半導体発光装置及びその製造方法
WO2009125953A2 (ko) 2008-04-06 2009-10-15 Song June O 발광 소자
DE102008022942A1 (de) 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102008034560B4 (de) 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102009053064A1 (de) 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
US8286886B2 (en) 2009-12-23 2012-10-16 Hynix Semiconductor Inc. LED package and RFID system including the same
US20110260210A1 (en) 2010-04-23 2011-10-27 Applied Materials, Inc. Gan-based leds on silicon substrates with monolithically integrated zener diodes
JP5281612B2 (ja) * 2010-05-26 2013-09-04 株式会社東芝 半導体発光装置及びその製造方法
DE102010027679A1 (de) 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
KR20130011088A (ko) 2011-07-20 2013-01-30 삼성전자주식회사 발광소자 패키지 및 그 제조방법
DE102011112000B4 (de) 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
JP5766593B2 (ja) 2011-12-09 2015-08-19 日本特殊陶業株式会社 発光素子搭載用配線基板
US20150084080A1 (en) 2012-02-15 2015-03-26 Panasonic Corporation Light emitting apparatus and method for manufacturing same
CN104350617A (zh) 2012-06-12 2015-02-11 株式会社村田制作所 发光装置
DE102012105619A1 (de) 2012-06-27 2014-01-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
KR102191933B1 (ko) * 2013-02-19 2020-12-18 루미리즈 홀딩 비.브이. 다층 구조체에 의해 형성되는 발광 다이 컴포넌트
US9461209B2 (en) * 2013-11-27 2016-10-04 Epistar Corporation Semiconductor light-emitting device
DE102013110853B4 (de) 2013-10-01 2020-12-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
JP6355492B2 (ja) 2013-10-03 2018-07-11 アルパッド株式会社 複合樹脂及び電子デバイス
TW201526196A (zh) 2013-12-20 2015-07-01 台灣類比科技股份有限公司 用於靜電防護之半導體結構
DE102014112673A1 (de) 2014-09-03 2016-03-03 Epcos Ag Leuchtdiodenvorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284606A1 (en) * 2006-05-17 2007-12-13 Sanken Electric Co., Ltd. High-efficiency, overvoltage-protected, light-emitting semiconductor device
US20090201042A1 (en) * 2006-07-17 2009-08-13 Scanimetrics Inc. Thin film transistor array having test circuitry
EP2402995A2 (de) * 2010-07-01 2012-01-04 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Beleuchtungseinheit
DE102012106364A1 (de) * 2012-07-16 2014-01-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
DE102013112881A1 (de) * 2013-11-21 2015-05-21 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094689B2 (en) 2017-09-25 2021-08-17 Osram Oled Gmbh Electronic component including protective diode for electrostatic discharge protection

Also Published As

Publication number Publication date
US20180190711A1 (en) 2018-07-05
DE112016003142A5 (de) 2018-04-05
US10217792B2 (en) 2019-02-26
DE102015111487A1 (de) 2017-01-19
DE112016003142B4 (de) 2022-05-05

Similar Documents

Publication Publication Date Title
DE102010024079B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP2499668B1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
EP2304799B1 (de) Strahlungemittieren der halbleiterchip mit schutz gegen elektrostatische entladungen und entsprechendes herstellungsverfahren
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102011015821B4 (de) Optoelektronischer Halbleiterchip
EP2596532B1 (de) Optoelektronisches bauelement
DE102010034665B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102008022942A1 (de) Strahlungsemittierender Halbleiterchip
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102014101896A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
DE102013110853A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102010045784A1 (de) Optoelektronischer Halbleiterchip
EP2223336A1 (de) Leuchtdiodenchip mit überspannungsschutz
DE102013103079A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2015124551A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
WO2017089198A1 (de) Leuchtdiodenchip mit einer reflektierenden schichtenfolge
DE112016003142B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronische Halbleiterchips
WO2017009085A1 (de) Optoelektronisches halbleiterbauelement
WO2017178627A1 (de) Optoelektronischer halbleiterchip
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102017117645A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16736884

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 112016003142

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112016003142

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16736884

Country of ref document: EP

Kind code of ref document: A1