[go: up one dir, main page]

WO2016111267A1 - 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置 - Google Patents

薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置 Download PDF

Info

Publication number
WO2016111267A1
WO2016111267A1 PCT/JP2016/050057 JP2016050057W WO2016111267A1 WO 2016111267 A1 WO2016111267 A1 WO 2016111267A1 JP 2016050057 W JP2016050057 W JP 2016050057W WO 2016111267 A1 WO2016111267 A1 WO 2016111267A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
electrode
gate
forming
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/050057
Other languages
English (en)
French (fr)
Inventor
梨伊 平野
中川　直紀
村上　隆昭
井上　和式
耕治 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CN201680005079.4A priority Critical patent/CN107112367B/zh
Priority to DE112016000311.0T priority patent/DE112016000311B4/de
Priority to JP2016568375A priority patent/JP6279106B2/ja
Priority to US15/538,107 priority patent/US9876039B2/en
Publication of WO2016111267A1 publication Critical patent/WO2016111267A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields

Definitions

  • the present invention relates to a thin film transistor substrate constituting a liquid crystal display device.
  • TFT substrate TFT active matrix substrate
  • TFT thin film transistor
  • LCD liquid crystal
  • Liquid crystal display is widely used for monitors of personal computers and personal digital assistants, taking advantage of low power consumption and small size and light weight. In recent years, it has been widely used for television.
  • a horizontal electric field type liquid crystal display device has a feature that a wide viewing angle and a high contrast can be obtained.
  • In-Plane Switching type liquid crystal display device is a display method in which a horizontal electric field is applied to liquid crystal sandwiched between opposing substrates, and the pixel electrode and the common electrode to which the horizontal electric field is applied are in the same layer Therefore, the liquid crystal molecules located directly above the pixel electrode cannot be driven sufficiently, and the transmittance is low.
  • the FFS mode liquid crystal display device has a fringe electric field generated between a liquid crystal control slit electrode provided in an upper layer and a pixel electrode provided in a lower layer of the liquid crystal control slit electrode via an interlayer insulating film.
  • the pixel electrode and the slit electrode for controlling the liquid crystal are formed of an oxide-based transparent conductive film such as ITO (Indium Tin Oxide) containing indium oxide and tin oxide and InZnO containing indium oxide and zinc oxide.
  • ITO Indium Tin Oxide
  • the storage capacitor is formed by the pixel electrode and the liquid crystal control slit electrode, unlike the TN mode liquid crystal display device, it is not always necessary to separately form the storage capacitor pattern in the pixel. For this reason, it is possible to realize a high pixel aperture ratio.
  • amorphous silicon (a-Si) has been generally used as a semiconductor material for a channel layer in a TFT substrate switching device for a liquid crystal display device.
  • a-Si amorphous silicon
  • the main reason is that since it is amorphous, a film with good uniformity of characteristics can be formed even on a large area substrate, and because it can be formed at a relatively low temperature, it can also be manufactured on an inexpensive glass substrate with poor heat resistance.
  • the compatibility with a general television liquid crystal display device is good.
  • Oxide semiconductors can achieve stable and uniform amorphous films by optimizing the composition, and have higher mobility than conventional a-Si, realizing compact and high-performance TFTs. There is an advantage that you can. Therefore, by applying such an oxide semiconductor film to the above-described FFS TFT substrate, there is an advantage that an FFS TFT substrate having a higher pixel aperture ratio can be realized.
  • a TFT using a-Si as a channel layer is a TFT having a back channel etching (BCE) structure in which a channel region of the channel layer is exposed to wet etching when forming a source electrode and a drain electrode.
  • BCE back channel etching
  • oxide semiconductor when an oxide semiconductor is applied to the BCE type TFT, the oxide semiconductor is also etched by wet etching of the source electrode and the drain electrode, and a channel cannot be formed.
  • a Si channel protective film is formed on a channel of an oxide semiconductor.
  • a channel of the oxide semiconductor can be formed. Accordingly, a TFT substrate can be formed using a TFT using an oxide semiconductor for a channel.
  • a channel protective film as in Patent Document 1 a channel can be formed without exposing an oxide semiconductor to etching of a source electrode and a drain electrode.
  • the step of forming the channel protective film is necessary in addition to the step of manufacturing the TFT having the BCE structure. Such an increase in the formation process causes a decrease in productivity as well as an increase in manufacturing cost.
  • a parasitic capacitance is generated at the intersection between the source wiring and the gate wiring, and this parasitic capacitance causes a signal delay in the source wiring.
  • the present invention has been made to solve the above problems, and provides a thin film transistor substrate in which an increase in the number of manufacturing steps is suppressed even when the oxide semiconductor TFT has a channel protective film.
  • the object is to reduce the parasitic capacitance at the intersection of the source wiring and the gate wiring.
  • the thin film transistor substrate according to the present invention is a thin film transistor substrate in which a plurality of pixels are arranged in a matrix, and each of the plurality of pixels includes a gate electrode disposed on the substrate and a gate covering at least the gate electrode.
  • a thin film transistor having a source electrode and a drain electrode in contact with the semiconductor layer through a first contact hole provided so as to penetrate the protective film and the channel protective film; and electrically connected to the drain electrode A first electrode, a gate wiring extending from the gate electrode, and an electrical connection to the source electrode A source wiring to be connected, and the source wiring, the source electrode, and the first electrode and the drain electrode are respectively connected via a second contact hole provided so as to penetrate the protective film.
  • the first electrode and the source wiring are electrically connected, and have a first transparent conductive
  • the thin film transistor substrate of the present invention even when the oxide semiconductor TFT has a channel protective film, the channel protective film on the semiconductor layer and the contact hole for electrically connecting the pixel electrode and the drain electrode are formed. Since it can form with the same mask, the increase in the number of manufacturing processes can be suppressed. Further, by forming the first electrode and the source wiring on the first insulating film, the distance between the first electrode and the source wiring can be separated from the gate wiring. Thereby, the parasitic capacitance that causes signal delay in the source wiring can be reduced. This effect is particularly remarkable at the intersection of the source wiring and the gate wiring.
  • the TFT substrate according to the first to seventh embodiments described below is described as an active matrix substrate in which a thin film transistor (Thin-Film-Transistor) is used as a switching device.
  • the TFT substrate is used in a flat display device (flat panel display) such as a liquid crystal display device (LCD).
  • a flat display device flat panel display
  • LCD liquid crystal display device
  • TFT substrate pixel configuration First, the configuration of the TFT substrate of the first embodiment, more specifically the FFS (Fringe Field Switching) type LCD TFT substrate, will be described with reference to FIGS.
  • the present invention relates to a TFT substrate, the present invention is particularly characterized by the configuration of the pixel, so that the following description will focus on the configuration of the pixel.
  • FIG. 1 is a plan view showing a configuration of a pixel portion of a TFT substrate 100 according to Embodiment 1
  • FIG. 2 is a cross-sectional configuration along line XX in FIG. 1 (source wiring portion, TFT portion, and FFS transmission).
  • 2 is a cross-sectional view illustrating a cross-sectional configuration of a pixel portion.
  • the TFT substrate 100 is used for a transmissive FFS liquid crystal display device.
  • the TFT substrate 100 includes a plurality of gate lines 13 (scanning signal lines) extending in the X direction and a plurality of source lines 12 (display signal lines) extending in the Y direction.
  • the TFT 20 is disposed near the intersection of both wirings, the gate electrode 2 of the TFT 20 is connected to the gate wiring 13, and the source electrode 16 of the TFT 20 is contact hole 141 (second contact hole). ) And the drain electrode 17 of the TFT 20 is connected to the pixel electrode 15 via a contact hole 141 (second contact hole).
  • a portion branched from the gate wiring 13 and extending to the formation region (TFT portion) of the TFT 20 constitutes a gate electrode 2 having a rectangular shape in plan view, and a gate insulating film (illustrated) is disposed above the gate electrode.
  • a semiconductor layer (not shown) is formed so as to overlap the gate electrode. Then, both sides in the X direction of the region that becomes the channel region of the semiconductor layer are a source region and a drain region, respectively, and the source electrode 16 is connected to the source region and the drain region via the contact hole 14 (first contact hole), respectively. And the drain electrode 17 are connected.
  • a region surrounded by the adjacent gate wiring 13 and the adjacent source wiring 12 is a pixel, and a pixel electrode 15 (first electrode) is formed in a region excluding the formation region of the TFT 20 in the pixel.
  • the liquid crystal controlling slit electrode 11 (second electrode) is provided above the pixel electrode 15 so as to face almost the entire surface of the pixel electrode 15.
  • the slit electrode 11 for liquid crystal control is formed with a plurality of slits SL arranged over the entire surface, and the arrangement direction is along the X direction, but each slit SL has a long side in the Y direction. It is formed so as to be inclined at a predetermined angle with respect to.
  • a common voltage is applied to the liquid crystal control slit electrode 11.
  • the second electrode having the slit SL is the liquid crystal control slit electrode 11, and the first electrode is the pixel electrode 15. This is because a display voltage is applied to the first electrode.
  • the second electrode is referred to as a pixel electrode, and the first electrode The electrode will be referred to as a common electrode.
  • one end of the gate wiring 13 extending in the horizontal direction (X direction) is electrically connected to the gate terminal 19, and the source wiring 12 extending in the vertical direction (Y direction). One end is electrically connected to the source terminal 18.
  • the TFT substrate 100 is formed on a transparent insulating substrate 1 such as glass, and the gate electrode 2 is formed on the transparent insulating substrate 1 with a first metal film. Yes.
  • a gate wiring 13 (not shown) is also formed on the transparent insulating substrate 1, and the gate electrode 2 is connected to the gate wiring 13.
  • a gate insulating film 3 is formed on the entire surface of the transparent insulating substrate 1 so as to cover the gate electrode 2.
  • a semiconductor layer 4 is formed in a partial region on the gate insulating film 3 so as to overlap the gate electrode 2.
  • the semiconductor layer 4 may have a region protruding from above the gate electrode 2.
  • a channel protective film 5 is formed on a region that becomes a channel region when the TFT 20 operates.
  • a source wiring 12 and a pixel electrode 15 are formed of a first transparent conductive film on a silicon oxide film 51 (first insulating film) made of the same material as the channel protective film 5.
  • the source wiring 12, the region where the pixel electrode 15 and the channel protective film 5 are formed may be referred to as a first region, a second region, and a third region, respectively.
  • a protective film 8 (second insulating film) is formed so as to cover the channel protective film 5, the source wiring 12, and the pixel electrode 15.
  • a source electrode 16 and a drain electrode 17 are formed of a second transparent conductive film on the protective film 8, and the semiconductor layer passes through the protective film 8 and the channel protective film 5 and reaches the semiconductor layer 4 through a contact hole 14. 4 is electrically connected.
  • the source electrode 16 extends above the source wiring 12 and is electrically connected to the source wiring 12 through a contact hole 141 that penetrates the protective film 8 and reaches the source wiring 12, and the drain electrode 17 is a pixel electrode. 15 is extended to above 15, and is electrically connected to the pixel electrode 15 through a contact hole 141 that reaches the pixel electrode 15 through the protective film 8.
  • a liquid crystal control slit electrode 11 of the second transparent conductive film is formed in the same layer as the source electrode 16 and the drain electrode 17.
  • the TFT substrate 100 Since the region surrounded by the adjacent gate wiring 13 and the adjacent source wiring 12 is a pixel and the pixel electrode 15 is formed, the TFT substrate 100 has a configuration in which pixels are arranged in a matrix.
  • FIG. 3 shows a part of the TFT substrate 100 in which pixels are arranged in a matrix.
  • the TFT 20 is schematically shown by a transistor symbol.
  • the liquid crystal display device 1000 has a configuration in which a polarizing plate 101, a TFT substrate 100, a color filter 102, and a polarizing plate 101 are arranged in this order on a backlight 104.
  • the polarization directions of 101 are arranged so as to be orthogonal to each other.
  • FIGS. 5 to 20 are cross-sectional views sequentially showing manufacturing steps.
  • a cross-sectional view showing the final process corresponds to FIG.
  • a transparent insulating substrate 1 such as glass is prepared.
  • an aluminum (Al) -based alloy film more specifically, an alloy film in which 3 mol% of Ni is added to Al (Al-3 mol%) is formed on the entire surface of the transparent insulating substrate 1.
  • a first metal film 21 is formed of a Ni film.
  • the Al-3 mol% Ni film can be formed by sputtering using an Al-3 mol% Ni alloy target.
  • the first metal film 21 was formed by forming an Al-3 mol% Ni film having a thickness of 100 nm.
  • Ar gas, Kr gas, or the like can be used as the sputtering gas.
  • the photoresist applied and formed on the first metal film 21 is patterned by the first photolithography (photoengraving) step to form a resist pattern RM1.
  • a photoresist material made of a novolac positive photosensitive resin is applied onto the first metal film 21 by a coating method to have a thickness of about 1.5 ⁇ m.
  • the resist pattern RM1 is used as an etching mask, and the first etching is performed by a wet etching method using a PAN-based solution containing phosphoric acid (Phosphoric acid), acetic acid (Acetic acid), and nitric acid (Nitric acid).
  • Phosphoric acid phosphoric acid
  • Acetic acid acetic acid
  • Nitric acid nitric acid
  • the transparent insulating substrate 1 is covered so as to cover the gate electrode 2 (and the gate wiring 13).
  • a silicon oxide (SiO) film 3 is formed on the entire surface.
  • the silicon oxide film 3 functions as the gate insulating film 3 on the gate electrode 2 of the TFT 20.
  • the silicon oxide film 3 is formed to a thickness of, for example, 50 to 500 nm by, for example, a plasma CVD (Chemical Vapor Deposition) method using silane (SiH 4 ) gas and dinitrogen monoxide (N 2 O) gas. .
  • a plasma CVD Chemical Vapor Deposition
  • the first semiconductor layer 41 is formed on the entire surface of the silicon oxide film 3.
  • an InGaZnO-based oxide semiconductor in which gallium oxide (Ga 2 O 3 ) and zinc oxide (ZnO) are added to indium oxide (In 2 O 3 ) is used as the first semiconductor layer 41.
  • the first semiconductor layer 41 is formed by the method.
  • a known argon (Ar) gas, krypton (Kr) gas, or the like can be used as the sputtering gas.
  • the atomic composition ratio of oxygen is usually smaller than the stoichiometric composition, and an oxygen ion deficient state (in the above example, the O composition ratio is 4). Less than) oxide film.
  • sputtering is performed using a mixed gas obtained by adding 10% O 2 gas in a partial pressure ratio to Ar gas, and an InGaZnO-based oxide semiconductor layer is formed with a thickness of, for example, 40 nm.
  • the InGaZnO film may have an amorphous structure.
  • the photoresist applied and formed on the first semiconductor layer 41 is patterned by a second photolithography process to form a resist pattern RM2.
  • a photoresist material made of a novolac-based positive photosensitive resin is applied onto the first semiconductor layer 41 by a coating method to have a thickness of about 1.5 ⁇ m.
  • the semiconductor layer 4 is formed so as to overlap the gate electrode 2 by patterning the first semiconductor layer 41 by wet etching using a solution containing nitric acid using the resist pattern RM2 as an etching mask.
  • the semiconductor layer 4 may have a region protruding from above the gate electrode 2.
  • the resist pattern RM2 is stripped and removed using an amine-based resist stripping solution.
  • a silicon oxide film 51 is formed as a first insulating film on the entire surface of the silicon oxide film 3 so as to cover the semiconductor layer 4.
  • This silicon oxide film 51 functions as the channel protective film 5 above the gate electrode 2 of the TFT 20.
  • the silicon oxide film 51 is formed to a thickness of, for example, about 50 to 300 nm by a plasma CVD method using, for example, silane (SiH 4 ) gas and dinitrogen monoxide (N 2 O) gas.
  • the first transparent conductive film 61 is an amorphous ITO (a-ITO) film formed by a DC sputtering method using an ITO target containing indium oxide and tin oxide, for example, and has a thickness of 100 nm, for example. Is done.
  • a-ITO amorphous ITO
  • the photoresist applied and formed on the first transparent conductive film 61 is patterned by the third photolithography step to form the source wiring 12 and the pixel electrode 15.
  • a pattern RM3 is formed.
  • the photoresist for example, a photoresist material made of a novolac positive photosensitive resin is applied onto the first transparent conductive film 61 by a coating method so as to have a thickness of about 1.5 ⁇ m.
  • the source wiring 12 and the pixel electrode 15 are formed by etching the first transparent conductive film 61 by a wet etching method using a PAN-based solution using the resist pattern RM3 as an etching mask. .
  • a silicon oxide film 81 is formed as the second insulating film. This silicon oxide film 81 functions as the protective film 8.
  • the silicon oxide film 81 is formed to a thickness of, for example, 50 to 500 nm by a plasma CVD method using, for example, silane (SiH 4 ) gas and dinitrogen monoxide (N 2 O) gas.
  • the photoresist applied and formed on the silicon oxide film 81 is patterned by the fourth photolithography step to form a resist pattern RM4 for forming the contact holes 14 and 141.
  • a photoresist material made of a novolac positive photosensitive resin is applied onto the first transparent conductive film 61 by a coating method so as to have a thickness of about 1.5 ⁇ m.
  • the silicon oxide film 81 is formed by dry etching using a gas containing fluorine such as CHF 3 , CF 4 , SF 6 and oxygen (O 2 ) gas using the resist pattern RM4 as an etching mask. Etching is performed to form a contact hole 141 reaching the source wiring 12 and the pixel electrode 15. Further, by continuing the etching after the contact hole 141 is formed, the silicon oxide film 51 is also etched above the semiconductor layer 4 to form the contact hole 14 reaching the semiconductor layer 4. The channel protective film 5 and the protective film 8 are formed by this dry etching process.
  • a gas containing fluorine such as CHF 3 , CF 4 , SF 6 and oxygen (O 2 ) gas
  • Etching is performed to form a contact hole 141 reaching the source wiring 12 and the pixel electrode 15. Further, by continuing the etching after the contact hole 141 is formed, the silicon oxide film 51 is also etched above the semiconductor layer 4 to form the contact hole 14 reaching the semiconductor layer 4.
  • a second transparent conductive film 9 is formed on the entire surface of the silicon oxide film 81 including the protective film 8 in the step shown in FIG.
  • the contact holes 14 and 141 are buried.
  • the second transparent conductive film 9 is an a-ITO film formed by a DC sputtering method using an ITO target containing indium oxide and tin oxide, for example, and is formed to a thickness of 100 nm, for example.
  • the photoresist applied and formed on the second transparent conductive film 9 is patterned by the fifth photolithography step, so that the source electrode 16, the drain electrode 17, and the liquid crystal control slit electrode are formed.
  • a resist pattern RM5 for forming 11 is formed.
  • the photoresist for example, a photoresist material made of a novolac-based positive photosensitive resin is applied onto the second transparent conductive film 9 by a coating method to have a thickness of about 1.5 ⁇ m.
  • the second transparent conductive film 9 is etched by a wet etching method using a PAN-based solution, thereby forming the source electrode 16, the drain electrode 17, and the liquid crystal control slit electrode 11.
  • the TFT substrate 100 shown in FIG. 2 is obtained.
  • the alignment film is a film for aligning liquid crystals and is made of polyimide or the like.
  • the color filter 102 shown in FIG. 4 is actually provided on a counter substrate disposed to face the TFT substrate 100.
  • the TFT substrate 100 and the counter substrate are bonded together with a certain gap by the spacer, and liquid crystal is injected into this gap and sealed. That is, the liquid crystal layer is sandwiched between the TFT substrate 100 and the counter substrate.
  • the two polarizing plates 101 and the backlight 104 shown in FIG. 4 are arranged on the outer surfaces of the TFT substrate 100 and the counter substrate bonded in this manner, so that an FFS liquid crystal display device 1000 can be obtained.
  • the liquid crystal display device 1000 obtained in this way is characterized by high resolution, high frame rate, long life, and high reliability.
  • a transistor disclosed in Patent Document 1 has a Si channel protective film formed on an oxide semiconductor channel.
  • the transistor is used as a TFT of a TFT substrate of a liquid crystal display device, the following 7 Multiple photolithography steps are required.
  • gate electrode patterning (2) pixel electrode patterning, (3) oxide semiconductor patterning, (4) channel protective film patterning (5) source electrode and drain electrode patterning, (6) channel Seven photolithography steps are required for forming contact holes in the protective film and (7) patterning the slit electrodes for liquid crystal control.
  • the source wiring 12 and the pixel electrode 15 can be formed simultaneously by one photolithography process, and the channel protective film 5 and the protective film 8 are formed once. They can be simultaneously formed by a photolithography process.
  • the TFT substrate 100 can be obtained in five photolithography processes. Therefore, even when the oxide semiconductor TFT has a channel protective film, an increase in the number of manufacturing steps can be suppressed.
  • the aperture ratio can be increased by forming the source electrode 16, the drain electrode 17, and the liquid crystal control slit electrode 11 with the second transparent conductive film.
  • a TFT with high mobility can be manufactured by using an oxide semiconductor for a channel layer. Further, since the oxide semiconductor is difficult to be etched by dry etching, the channel protective film 5 and the protective film 8 are easily formed.
  • the source wiring 12 and the pixel electrode 15 can be separated from the gate wiring 13 by forming the source wiring 12 and the pixel electrode 15 on the silicon oxide film 51 (first insulating film).
  • the silicon oxide film 51 first insulating film.
  • signal delay in the source wiring 12, pixel burn-in, and parasitic capacitance that causes display unevenness can be reduced.
  • This effect is particularly effective at a portion where the source line 12 and the gate line 13 intersect.
  • this effect is not limited to the FFS system, but is effective for TN and IPS LCDs.
  • FIG. 21 is a cross-sectional view corresponding to the cross-sectional configuration of the pixel portion of the TFT substrate 100 according to Embodiment 1 described with reference to FIG. 2, and the same configuration as the TFT substrate 100 is denoted by the same reference numeral. A duplicate description is omitted.
  • the TFT substrate 200 is different from the TFT substrate 100 in that the source wiring 12 ⁇ / b> A is composed of a laminated film in which the second metal film 71 is laminated on the first transparent conductive film 61. Is different.
  • FIGS. 22 to 27 are cross-sectional views sequentially showing manufacturing steps.
  • a cross-sectional view showing the final process corresponds to FIG.
  • the first transparent conductive film 61 is formed on the entire surface of the silicon oxide film 51 through the steps described with reference to FIGS. 5 to 13 in the first embodiment, the first transparent conductive film 61 is formed in the step shown in FIG.
  • a second metal film 71 having a thickness of 100 nm is formed with an Al-3 mol% Ni film by sputtering.
  • the photoresist applied and formed on the second metal film 71 is patterned by the third photolithography step to form a resist pattern for forming the source wiring 12A and the pixel electrode 15.
  • RM6 is formed.
  • the photoresist for example, a photoresist material made of a novolac positive photosensitive resin is applied onto the second metal film 71 by a coating method to have a thickness of about 1.5 ⁇ m.
  • a photoresist pattern RM6 having a two-stage thickness is formed by exposing and developing the photoresist by a halftone method.
  • a photoresist in addition to an exposure light transmission region and an exposure light shielding region, a photoresist is used by using a multi-tone photomask having an intermediate exposure region that transmits the exposure light after being attenuated to 40 to 60%.
  • the photoresist In the case of a positive-type photoresist material, the photoresist is not completely exposed in the area under the intermediate exposure area where the exposure light intensity is weak, and is thicker than the unexposed area. A thin resist pattern can be obtained.
  • the first thickness (about 1.5 ⁇ m) on the region that later becomes the source wiring 12A of the TFT 20 is the thickest first thickness, and the region that later becomes the pixel electrode 15 has the first thickness.
  • a resist pattern RM6 having a second thickness about half that of the thickness can be formed.
  • the second metal in a region other than the region where the source wiring 12A and the pixel electrode 15 are to be formed later is formed by a wet etching method using a PAN-based solution using the resist pattern RM6 as an etching mask.
  • the source line 12A and the pixel electrode 15 are patterned by removing the film 71 (Al-3 mol% Ni film) and the first transparent conductive film 61 (a-ITO film).
  • the thickness of the resist pattern RM6 is entirely reduced by ashing with oxygen plasma, so that the thin portion is completely removed and the second metal film on the pixel electrode 15 is removed. 71 is exposed and the resist pattern RM6 is left on the source line 12A.
  • the pixel electrode 15 and the source wiring 12A which are a-ITO films, are modified to a polycrystalline ITO (poly-ITO) film that is resistant to a PAN-based solution.
  • wet etching is performed with the resist pattern remaining on the source wiring 12A, whereby the second metal film 71 is left on the source wiring 12A, and the second metal film 71 on the pixel electrode 15 is left.
  • the second metal film 71 is removed.
  • wet etching is performed using a PAN-based solution.
  • the pixel electrode 15 that has become a poly-ITO film remains without being removed.
  • the source wiring 12A is composed of a laminated film in which the second metal film 71 is laminated on the first transparent conductive film 61, so that the wiring resistance is reduced. be able to.
  • a photoresist pattern is exposed using a multi-tone photomask to form a resist pattern RM6 having a two-stage thickness and patterned using the resist pattern RM6.
  • the second metal film 71 can be left on the source wiring 12A.
  • the second metal film 71 by modifying the pixel electrode 15 and the source wiring 12A, which are a-ITO films, into a poly-ITO film resistant to a PAN-based solution by annealing treatment.
  • the pixel electrode 15 can be prevented from being removed.
  • the TFT substrate 200 can be obtained by five photolithography processes.
  • FIG. 28 is a cross-sectional view corresponding to the cross-sectional configuration of the pixel portion of the TFT substrate 100 according to Embodiment 1 described with reference to FIG. 2, and the same configuration as the TFT substrate 100 is denoted by the same reference numeral. A duplicate description is omitted.
  • the source wiring 12 ⁇ / b> A is configured by a laminated film in which the second metal film 71 is laminated on the first transparent conductive film 61, and the channel protection film 5 is formed on the channel protective film 5.
  • This is also different from the TFT substrate 100 in that a laminated film LL of the first transparent conductive film 61 and the second metal film 71 is formed and a protective film 8 is formed so as to cover the laminated film LL.
  • the protective film 8 covers the first transparent conductive film 61 and the second metal film 71 on the channel protective film 5, thereby preventing the source electrode 16 and the drain electrode 17 from conducting. It is out.
  • the source electrode 16 and the drain electrode 17 do not overlap above the first transparent conductive film 61 and the second metal film 71. That is, when the second metal film 71 is formed on the channel protective film 5, the pixel burn-in occurs between the source electrode 16 and the drain electrode 17, the first transparent conductive film 61, and the second metal film 71. Although parasitic capacitance that causes display unevenness is generated, the parasitic capacitance is reduced by preventing the source electrode 16 and the drain electrode 17 from overlapping the first transparent conductive film 61 and the second metal film 71. The light incident on the semiconductor layer 4 can be suppressed by the second metal film 71 formed on the semiconductor layer 4 while suppressing the generation.
  • FIGS. 29 to 33 are cross-sectional views sequentially showing manufacturing steps.
  • a cross-sectional view showing the final process corresponds to FIG.
  • the first transparent conductive film 61 is formed on the entire surface of the silicon oxide film 51, and then in FIG. Through the steps described above, a second metal film 71 is formed with an Al-3 mol% Ni film with a thickness of 100 nm on the entire surface of the first transparent conductive film 61.
  • the photoresist applied and formed on the second metal film 71 is patterned by the third photolithography process, so that the source wiring 12A, the pixel electrode 15 and the semiconductor layer 4 are overlaid.
  • a resist pattern RM7 for forming the laminated film LL is formed.
  • the photoresist for example, a photoresist material made of a novolac positive photosensitive resin is applied onto the second metal film 71 by a coating method to have a thickness of about 1.5 ⁇ m. Then, for example, a photoresist pattern RM7 having a two-stage thickness is formed by exposing and developing the photoresist by a halftone method.
  • the region that will later become the source wiring 12A of the TFT 20 and the region that later becomes the laminated film LL have the first thickest thickness (about 1.5 ⁇ m), and the region that later becomes the pixel electrode 15
  • a resist pattern RM7 having a second thickness that is approximately half of the first thickness can be formed.
  • regions other than the region where the source wiring 12A, the stacked film LL, and the pixel electrode 15 are formed later are formed by wet etching using a PAN-based solution using the resist pattern RM7 as an etching mask.
  • the second metal film 71 Al-3 mol% Ni film
  • the first transparent conductive film 61 a-ITO film
  • the thickness of the resist pattern RM7 is entirely reduced by ashing with oxygen plasma, so that the thin portion is completely removed and the second metal film on the pixel electrode 15 is removed. 71 is exposed, and the resist pattern RM7 is left on the source wiring 12A and the laminated film LL.
  • the pixel electrode 15 that is an a-ITO film, the first transparent conductive film 61 of the laminated film LL, and the source wiring 12 are made of polycrystalline ITO (poly) that is resistant to a PAN-based solution. -ITO) film is modified.
  • wet etching is performed with the resist pattern remaining on the source wiring 12A and the stacked film LL, thereby leaving the second metal film 71 on the source wiring 12 and the semiconductor layer.
  • the second metal film 71 on the pixel electrode 15 is removed, leaving the stacked film LL above 4.
  • wet etching is performed using a PAN-based solution, but the pixel electrode 15 that has become a poly-ITO film remains without being removed.
  • the TFT 20 is exposed to the light of the backlight 104 (FIG. 4) reflected by the color filter 102 (FIG. 4) or the like above the TFT substrate 300. If the threshold voltage of the TFT 20 is shifted by this light irradiation and exceeds the gate drive voltage, normal TFT operation cannot be performed.
  • the laminated film LL having the second metal film 71 above the channel region of the semiconductor layer 4 it is reflected from an upper layer than the TFT substrate 300 and enters the semiconductor layer 4 through the channel protective film 5. Light can be suppressed, and a long-life and highly reliable TFT 20 can be obtained.
  • FIG. 34 shows transmittance characteristics with respect to light having a wavelength of a-Si having a thickness of 200 nm and a metal film having a thickness of 100 nm.
  • FIG. 34 shows the transmittance characteristics for the Al, molybdenum (Mo), and chromium (Cr) metal films and the transmittance characteristics for the a-Si film.
  • the range is from a wavelength of 500 nm to a wavelength of 800 nm. It is shown that any of the metal films completely shields the light with respect to this light. Since the transmittances of the Al, Mo, and Cr metal films are almost zero, these characteristic lines overlap the horizontal axis and cannot be discriminated on FIG.
  • the a-Si film has a transmittance of several percent at the minimum in the above wavelength region and a transmittance of about 90% at the maximum, and the metal film can completely block light. I understand.
  • the source electrode 16 and the drain electrode 17 are overlapping the first transparent conductive film 61 and the second metal film 71, the occurrence of parasitic capacitance is suppressed and pixel burn-in and display are performed. Unevenness can be suppressed.
  • the TFT substrate 300 can be obtained by five photolithography processes.
  • the protective film 8 is formed of a silicon oxide film.
  • the protective film 8 can be easily formed by forming the protective film 8 with a multilayer film including an organic planarizing film. Can be thickened. Thereby, the distance from the source electrode 16 and the drain electrode 17 on the protective film 8 to the second metal film 71 of the laminated film LL can be increased, and the parasitic capacitance can be further reduced.
  • FIG. 35 shows a configuration in which the protective film 8 is thickened by using a multilayer film 82 including an organic planarizing film instead of the silicon oxide film 81.
  • a multilayer film 82 including an organic planarizing film having a thickness of 1.0 to 3.0 ⁇ m on the silicon oxide film 51 by forming a multilayer film 82 including an organic planarizing film having a thickness of 1.0 to 3.0 ⁇ m on the silicon oxide film 51, the unevenness caused by the wiring or the like formed in the manufacturing process can be sufficiently obtained.
  • the protective film 8 can be easily thickened.
  • the organic flattening film can be obtained, for example, by applying a photosensitive acrylic organic resin material by spin coating.
  • the material is not limited to an acrylic organic resin material, and an olefin material, a novolac material, a polyimide material, or a siloxane material may be used.
  • the use of the multilayer film 82 including the organic planarizing film instead of the silicon oxide film 81 as the protective film 8 may be applied to the configurations described in the first and second embodiments.
  • the thickness can be easily increased.
  • TFT substrate 400 The configuration and manufacturing method of TFT substrate 400 according to the fourth embodiment of the present invention will be described with reference to FIGS.
  • the configuration of the TFT substrate 300 described in the third embodiment is partially changed.
  • the same components as those of the TFT substrate 300 are denoted by the same reference numerals, and redundant description is given. Is omitted.
  • FIG. 36 is a partial plan view of a pixel portion of the TFT substrate 400 of the fourth embodiment
  • FIG. 37 is a cross-sectional view showing a cross-sectional configuration along the line AA in FIG.
  • the AA line is a cutting line that cuts the gate wiring 13 and the gate electrode 2 branched from the gate wiring 13 in parallel to the Y direction.
  • FIG. 2 are shown as one layer.
  • a semiconductor layer 4 is provided on the gate electrode 2 with a gate insulating film 3 interposed therebetween, and a channel protective film 5 is formed on the semiconductor layer 4.
  • the channel protective film 5 is another name for the silicon oxide film 51 provided on a region that becomes a channel region during the operation of the TFT 20, and is referred to as a silicon oxide film 51 (first insulating film) outside the region. ing.
  • the laminated film LL of the first transparent conductive film 61 and the second metal film 71 provided on the channel protective film 5 is oxidized from above the channel protective film 5. It is also provided so as to extend on the silicon film 51. That is, the stacked film LL is provided so as to extend from above the gate electrode 2 to above the gate wiring 13.
  • the laminated film LL is covered with the protective film 8, and the laminated film LL is formed on the contact hole 143 (third contact hole) provided so as to penetrate the protective film 8 on the laminated film LL and the gate wiring 13.
  • the top wiring conductive film 91 provided so as to fill the contact hole 144 (fourth contact hole) provided so as to penetrate the protective film 8, the silicon oxide film 51 and the gate insulating film 3 and the gate wiring 13. It is configured to be electrically connected.
  • FIGS. 38 to 44 are sectional views sequentially showing the manufacturing steps.
  • a cross-sectional view showing the final process corresponds to FIG.
  • a silicon oxide film 51 is formed as a first insulating film on the silicon oxide film 3 in the step shown in FIG.
  • the semiconductor layer 4 is covered.
  • This silicon oxide film 51 functions as the channel protective film 5 above the gate electrode 2 of the TFT 20.
  • This step corresponds to the step described with reference to FIG. 13 in the first embodiment, and redundant description is omitted.
  • a first transparent conductive film 61 is formed on the entire surface of the silicon oxide film 51. This step corresponds to the step described with reference to FIG. 13 in the first embodiment, and redundant description is omitted.
  • a second metal film 71 is formed with an Al-3 mol% Ni film with a thickness of 100 nm on the entire surface of the first transparent conductive film 61 by sputtering, and then the second metal film 71 is formed.
  • the photoresist applied and formed on the metal film 71 is patterned by the third photolithography process to form a resist pattern RM7 for forming the stacked film LL above the source wiring 12A, the pixel electrode 15, and the semiconductor layer 4. Form.
  • This step corresponds to the step described with reference to FIG. 29 in Embodiment 3, and a duplicate description is omitted.
  • the resist pattern RM7 is obtained by exposing a photoresist by a halftone method. In the region from above the gate wiring 13 to above the gate electrode 2, the thickness of the resist pattern RM7 is the first thickness (about 1.5 ⁇ m).
  • regions other than the region where the source wiring 12A, the stacked film LL, and the pixel electrode 15 are formed later are formed by wet etching using a PAN-based solution using the resist pattern RM7 as an etching mask.
  • the stacked film LL is patterned by removing the second metal film 71 (Al-3 mol% Ni film) and the first transparent conductive film 61 (a-ITO film). At this time, the source line 12A and the pixel electrode 15 are also patterned. This step corresponds to the step described with reference to FIG. 30 in the third embodiment.
  • a second insulating film is formed on the entire surface of the silicon oxide film 51 so as to cover the laminated film LL.
  • a silicon oxide film 81 is formed.
  • This silicon oxide film 81 functions as the protective film 8. This step corresponds to the step described with reference to FIG. 16 in the first embodiment, and redundant description is omitted.
  • the photoresist applied and formed on the silicon oxide film 81 is patterned by the fourth photolithography step to form a resist pattern RM4 for forming the contact holes 143 and 144.
  • This step corresponds to the step described with reference to FIG. 17 in the first embodiment, and redundant description is omitted.
  • the silicon oxide film 81 is formed by dry etching using a gas containing fluorine such as CHF 3 , CF 4 , SF 6 and oxygen (O 2 ) gas using the resist pattern RM4 as an etching mask. Etching is performed to form a contact hole 143 reaching the second metal film 71. Further, by continuing the etching after the contact hole 143 is formed, the silicon oxide film 51 and the gate insulating film 3 are also etched above the gate wiring 13 to form a contact hole 144 reaching the gate wiring 13. .
  • This step corresponds to the step described with reference to FIG. 18 in the first embodiment, and redundant description is omitted.
  • the second transparent conductive film 9 is formed on the entire surface of the silicon oxide film 81 including the protective film 8 in the step shown in FIG. Then, contact holes 143 and 144 are buried. This step corresponds to the step described with reference to FIG. 19 in the first embodiment, and redundant description is omitted.
  • the photoresist applied and formed on the second transparent conductive film 9 is patterned by a fifth photolithography process to form a resist pattern RM5 as shown in FIG.
  • This step corresponds to the step described with reference to FIG. 20 in the first embodiment, and redundant description is omitted.
  • the second transparent conductive film 9 is etched by a wet etching method using a PAN-based solution, thereby forming a top gate conductive film 91 that fills the contact hole 143 and the contact hole 144.
  • the TFT substrate 400 shown in FIGS. 36 and 37 is obtained by electrically connecting the laminated film LL and the gate wiring 13.
  • the channel protective film 5 is reflected from the upper layer than the TFT substrate 400.
  • the stacked film LL can be electrically connected to the gate wiring 13 (gate). By connecting to the electrode 2), the same voltage as the voltage (gate voltage) applied to the gate electrode 2 is also applied to the laminated film LL.
  • the reliability of the TFT can be improved by applying a gate voltage from above the semiconductor layer as the channel region as well.
  • the reliability of the TFT 20 can be expected to be improved by applying the same voltage as the gate voltage from above the semiconductor layer 4 as in the fourth embodiment.
  • FIG. 45 is a plan view of a pixel portion of the TFT substrate 500 of the fifth embodiment
  • FIG. 46 is a cross-sectional view showing a cross-sectional configuration taken along line BB in FIG.
  • the laminated film LL of the first transparent conductive film 61 and the second metal film 71 is formed on the channel protective film 5 from the silicon oxide.
  • the film 51 is also provided so as to extend. That is, the laminated film LL is provided so as to extend from above the gate electrode 2 to above the gate wiring 13, and the laminated film LL is formed above the gate wiring 13 as shown in FIGS. A laminated wiring LLW extending along the gate wiring 13 is formed.
  • the multilayer wiring LLW is formed in the same layer with the same material as the source wiring 12A, it is divided before the intersection with the source wiring 12A.
  • a strip-like (rectangular) jumper line 92 made of the same material as the second transparent conductive film 9 is provided above the source wiring 12A and the laminated wiring LLW so as to cross the intersection with the source wiring 12A.
  • the jumper line 92 is configured to be electrically connected to the second metal film 71 of the stacked wiring LLW through a contact hole 145 that penetrates the protective film 8.
  • the multilayer wiring LLW extends in the lateral direction (X direction) along the gate wiring 13 and is disposed at a position away from the gate terminal 19 in plan view so as to be parallel to the gate terminal 19.
  • one end portion of the laminated wiring LLW that is, one end portion of the laminated wiring LLW that is connected to each other by the jumper wire 92 and becomes substantially one wiring is electrically connected.
  • the laminated wiring terminal 191 can be applied with ground or an arbitrary voltage.
  • FIGS. 47 to 53 are cross-sectional views sequentially showing the manufacturing process.
  • a cross-sectional view showing the final process corresponds to FIG.
  • a silicon oxide film 51 is formed as a first insulating film on the silicon oxide film 3 in the step shown in FIG.
  • This silicon oxide film 51 functions as the channel protective film 5 above the gate electrode 2 of the TFT 20.
  • This step corresponds to the step described with reference to FIG. 13 in the first embodiment, and redundant description is omitted.
  • a first transparent conductive film 61 is formed on the entire surface of the silicon oxide film 51. This step corresponds to the step described with reference to FIG. 13 in the first embodiment, and redundant description is omitted.
  • a second metal film 71 is formed with an Al-3 mol% Ni film to a thickness of 100 nm on the entire surface of the first transparent conductive film 61 by sputtering, and then the second metal film 71 is formed.
  • the photoresist applied and formed on the metal film 71 is patterned by a third photolithography process to form a resist pattern RM7 for forming the stacked wiring LLW above the source wiring 12A and the gate wiring 13.
  • This step corresponds to the step described with reference to FIG. 29 in Embodiment 3, and a duplicate description is omitted.
  • the resist pattern RM7 is obtained by exposing a photoresist by a halftone method. In the region from above the gate wiring 13 to above the gate electrode 2, the thickness of the resist pattern RM7 is the first thickness (about 1.5 ⁇ m).
  • the second metal film 71 (in a region other than the region where the source wiring 12A, the stacked film LL, and the pixel electrode 15 are formed later is formed by wet etching using a PAN-based solution.
  • the laminated film LL is patterned by removing the Al-3 mol% Ni film) and the first transparent conductive film 61 (a-ITO film). At this time, the source line 12A and the pixel electrode 15 are also patterned. This step corresponds to the step described with reference to FIG. 30 in the third embodiment.
  • the second metal film 71 is further formed using the resist pattern RM7. Since the etching is performed, the position of the edge of the second metal film 71 of the source wiring 12 ⁇ / b> A and the stacked wiring LLW slightly recedes from the position of the edge of the first transparent conductive film 61. There is also an annealing process, but the description is omitted.
  • the configuration shown in FIG. 50 is obtained by stripping and removing the resist pattern RM7 using an amine-based resist stripping solution.
  • a silicon oxide film 81 is formed as a second insulating film so as to cover the source wiring 12A and the laminated wiring LLW.
  • This silicon oxide film 81 functions as the protective film 8. This step corresponds to the step described with reference to FIG. 16 in the first embodiment, and redundant description is omitted.
  • the photoresist applied and formed on the silicon oxide film 81 is patterned by the fourth photolithography step to form a resist pattern RM4 for forming the contact hole 145.
  • This step corresponds to the step described with reference to FIG. 17 in the first embodiment, and redundant description is omitted.
  • the silicon oxide film 81 is formed by dry etching using a gas containing fluorine such as CHF 3 , CF 4 , SF 6 and oxygen (O 2 ) gas using the resist pattern RM4 as an etching mask. Etching is performed to form a contact hole 145 reaching the second metal film 71.
  • a gas containing fluorine such as CHF 3 , CF 4 , SF 6 and oxygen (O 2 ) gas
  • a second transparent conductive film 9 is formed on the entire surface of the silicon oxide film 81 including the protective film 8 in the step shown in FIG. Then, the contact hole 145 is embedded. This step corresponds to the step described with reference to FIG. 19 in the first embodiment, and redundant description is omitted.
  • the photoresist applied and formed on the second transparent conductive film 9 is patterned by the fifth photolithography process to form a resist pattern RM5 as shown in FIG.
  • This step corresponds to the step described with reference to FIG. 20 in the first embodiment, and redundant description is omitted.
  • the second transparent conductive film 9 is etched by a wet etching method using a PAN-based solution, thereby patterning the jumper line 92 above the source wiring 12A and the stacked wiring LLW.
  • the TFT substrate 500 shown in FIGS. 45 and 46 is obtained.
  • the jumper line 92 is buried in the contact hole 145 and connected to the second metal film 71.
  • the resist pattern RM5 has a pattern for forming a laminated wiring terminal 191 parallel to the gate terminal 19 at a position away from the gate terminal 19 (FIG. 45) in plan view, and one of the laminated wiring LLWs. The end is integrated with the laminated wiring terminal 191.
  • the channel protective film 5 is reflected from the upper layer than the TFT substrate 500.
  • the potential of the laminated film LL can be arbitrarily set from the laminated wiring terminal 191 while the light entering the semiconductor layer 4 can be suppressed and the TFT 20 having a long lifetime and high reliability can be obtained. Can be applied.
  • the reliability of the TFT is improved by connecting the conductive film on the semiconductor layer serving as the channel region to the ground potential.
  • “K. Chang, et. Al .: SID '15 Digest, p.1023
  • the potential of the laminated film LL on the semiconductor layer 4 can be arbitrarily applied from the laminated wiring terminal 191. Therefore, the potential of the laminated film LL is set to the ground potential. As a result, an improvement in the reliability of the TFT 20 can be expected.
  • ⁇ Cross sectional configuration of TFT substrate> 54 is a cross-sectional view corresponding to the cross-sectional configuration of the pixel portion of the TFT substrate 100 according to the first embodiment described with reference to FIG. 2, and the same configuration as the TFT substrate 100 is denoted by the same reference numeral. A duplicate description is omitted.
  • the source electrode 16 and the drain electrode 17 are formed of a laminated film in which the third metal film 10 is laminated on the second transparent conductive film 9.
  • 55 is a plan view showing a part of the TFT substrate 600.
  • the second transparent conductive film is also provided above the source wiring 12 and the source terminal 18 in the region surrounded by a broken line in FIG.
  • a laminated film of 9 and the third metal film 10 is formed.
  • the source electrode 16 is connected to the source wiring 12 through the contact hole 141, and the laminated film on the source terminal 18 is provided so as to penetrate the protective film 8 on the source terminal 18, and the source electrode 16 is connected through the contact hole 142. Connected to terminal 18.
  • the third metal film 10 is laminated on the second transparent conductive film 9 (a-ITO film). Similar to the gate electrode 2, the third metal film 10 is composed of an Al-3 mol% Ni film having a thickness of 100 nm in which 3 mol% Ni is added to Al.
  • the photoresist applied and formed on the third metal film 10 is patterned by a fifth photolithography process.
  • a photoresist material composed of a novolac positive photosensitive resin is applied onto the third metal film 10 by a coating method to have a thickness of about 1.5 ⁇ m.
  • a photoresist pattern is exposed and developed by a halftone method to form a resist pattern having two levels of thickness.
  • the first thickest thickness (about 1.5 ⁇ m) is obtained above the source wiring 12 and the source terminal 18 and on the region that will later become the source electrode 16 and the drain electrode 17.
  • a resist pattern having a second thickness that is about half of the first thickness can be formed.
  • the source wiring 12, the source terminal 18, and the source electrode 16, the drain electrode 17, and the liquid crystal control slit electrode 11 are The third metal film 10 (Al-3 mol% Ni film) and the second transparent conductive film 9 (a-ITO film) in regions other than the region to be formed are removed.
  • the thin portion is completely removed to expose the third metal film 10 on the liquid crystal control slit electrode 11, A resist pattern is left above the source wiring 12 and the source terminal 18 and on a region that will later become the source electrode 16 and the drain electrode 17.
  • the source electrode 16, the drain electrode 17, and the liquid crystal control slit electrode 11, which are a-ITO films, and the second transparent conductive film 9 above the source wiring 12 and the source terminal 18 are made PAN. Modification to a polycrystalline ITO (poly-ITO) film resistant to a system solution.
  • the third metal film 10 (Al-3 mol% Ni film) on the liquid crystal control slit electrode 11 is etched by wet etching again using a PAN-based solution.
  • the slit electrode 11 for controlling the liquid crystal formed as a film remains without being removed.
  • the source electrode 16, the drain electrode 17, the liquid crystal control slit electrode 11, and the laminated film above the source wiring 12 and the source terminal 18 where the resist pattern is left remain without being removed.
  • the TFT 20 is exposed to the light of the backlight 104 (FIG. 4) reflected by the color filter 102 (FIG. 4) or the like above the TFT substrate 600. If the threshold voltage of the TFT 20 is shifted by this light irradiation and exceeds the gate drive voltage, normal TFT operation cannot be performed.
  • the source electrode 16 and the drain electrode 17 are composed of a laminated film in which the third metal film 10 is laminated on the second transparent conductive film 9, the source electrode 16 and the drain electrode 17 are reflected from an upper layer than the TFT substrate 600 and light Therefore, the light incident on the semiconductor layer 4 can be suppressed, and the TFT 20 having a long life and high reliability can be obtained.
  • a laminated film in which the third metal film 10 is laminated on the second transparent conductive film 9 is also formed above the source wiring 12 and is electrically connected to the source wiring 12, whereby the electric resistance of the source wiring 12 is obtained. Can be reduced.
  • FIG. 56 is a plan view schematically illustrating the entire configuration of the TFT substrate. As shown in FIG. 56, the TFT substrate is roughly divided into a display region 24 in which pixels including the TFTs 20 are arranged in a matrix and a frame region 23 provided so as to surround the display region 24.
  • a plurality of gate lines (scanning signal lines) 13 and a plurality of source lines (display signal lines) 12 are arranged so as to be orthogonal to each other, and a scanning signal driving circuit 25 (providing a driving voltage for the gate lines 13)
  • a display signal driving circuit 26 (second driving circuit) for applying a driving voltage to the first driving circuit) and the source wiring 12 is arranged in the frame region 23.
  • the scanning signal driving circuit 25 and the display signal driving circuit are configured with TFTs (driving TFTs) having the same configuration as the TFT 20. 26 is manufactured, the scanning signal driving circuit 25 and the display signal driving circuit 26 are reduced in size, and can be accommodated in the frame region of the TFT substrate.
  • the scanning signal drive circuit 25 includes a plurality of drive voltage generation circuits SC having TFTs T1, T2 and T3 as shown in FIG. The same applies to the display signal driving circuit 26.
  • the TFT T1 to which the clock signal CLK is applied to the drain the power supply potential VSS is applied to the source
  • the TFT T2 whose drain is connected to the source of the TFT T1
  • the power supply potential VDD is applied to the drain.
  • a TFT T3 whose source is connected to the gate of the TFT T1. Note that the source of the TFT T3 is connected to the connection node between the TFTs T1 and T2 via the capacitor C1, and the connection node between the TFTs T1 and T2 serves as the output node N1 to apply a drive voltage to the gate line 13 and the source line 12. It has a configuration.
  • the TFTT3 When the TFTT3 is turned on by a signal applied to the gate of the TFTT3, the TFTT1 is turned on and the clock signal CLK is output from the output node N1, and when the TFTT2 is turned on by a signal applied to the gate of the TFTT2, the output node N1 is turned on. Decreases to the power supply potential VSS.
  • the TFTs T1 to T3 have the same cross-sectional configuration as the TFT 20 of the TFT substrate 300 of the third embodiment described with reference to FIG. 28, for example, as shown in FIG. be able to.
  • a configuration in which a laminated film LL of the first transparent conductive film 61 and the second metal film 71 is formed on the channel protective film 5 and the protective film 8 is formed so as to cover the laminated film LL may be adopted. it can.
  • the laminated film LL of the first transparent conductive film 61 and the second metal film 71 is not provided on the channel protective film 5 of the TFT 20 in the display region 24, and the protective film as described with reference to FIG. It is good also as a structure which provided only 8. As a result, the generation of parasitic capacitance on the semiconductor layer 4 can be suppressed.
  • the manufacturing method of the TFTs T1 to T3 is the same as that of the TFT 20 of the TFT substrate 300 described in the third embodiment.

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

　本発明は液晶表示装置を構成する薄膜トランジスタ基板に関し、ゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜を介して、ゲート電極に対向する位置に設けられた半導体層と、半導体層を覆うチャネル保護膜と、チャネル保護膜上を覆う保護膜と、保護膜およびチャネル保護膜を貫通するように設けられた第１のコンタクトホールを介して半導体層に接するソース電極とドレイン電極を有する薄膜トランジスタと、ドレイン電極に電気的に接続される第１の電極と、ゲート電極から延在するゲート配線と、ソース電極に電気的に接続されるソース配線と、を備え、ソース配線とソース電極および第１の電極とドレイン電極は、それぞれ保護膜を貫通する第２のコンタクトホールを介して電気的に接続され、第１の電極とソース配線は、第１の絶縁膜上に形成された第１の透明導電膜を有し、第１の絶縁膜は、チャネル保護膜と同一の材料で形成される。

Description

薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置
　本発明は液晶表示装置を構成する薄膜トランジスタ基板に関する。
　薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と呼称）をスイッチングデバイスとして用いたＴＦＴアクティブマトリックス基板（以下、「ＴＦＴ基板」と呼称）は、例えば液晶を利用した表示装置（「液晶表示装置（Liquid Crystal Display）：以下「ＬＣＤ」と呼称）等の電気光学装置に利用される。
　液晶表示装置(Liquid Crystal Display: ＬＣＤ)は、低消費電力および小型軽量といったメリットを生かして、パーソナルコンピュータや携帯情報端末機器のモニタなどに広く用いられている。近年では、テレビジョン用途としても広く用いられている。
　一般的に、ＬＣＤの表示モードを大別すると、ＴＮ(Twisted Nematic)方式、In-Plane Switching方式およびＦＦＳ(Fringe Field Switching)方式に代表される横電界方式とが存在する。横電界方式の液晶表示装置は、広視野角および高コントラストが得られるという特徴がある。
　In-Plane Switching方式の液晶表示装置は、対向する基板間に挟持された液晶に横電界を印加して表示を行う表示方式であるが、横電界を印加する画素電極と共通電極とが同一層に設けられているため、画素電極の真上に位置する液晶分子を十分に駆動することができず、透過率は低くなる。
　一方、ＦＦＳ方式では、共通電極と画素電極とが、層間絶縁膜を挟んで配設されるため、斜め電界（フリンジ電界）が発生し、画素電極の真上の液晶分子に対しても横方向の電界を印加することができ、十分に駆動することができる。よって、広視野角で、In-Plane Switching方式よりも高い透過率を得ることができる。
　さらに、ＦＦＳ方式の液晶表示装置は、上層に設けられた液晶制御用スリット電極と、層間絶縁膜を介して液晶制御用スリット電極の下層に配設される画素電極との間に発生するフリンジ電界で液晶を駆動する。この構成においては、画素電極および液晶制御用スリット電極を、酸化インジウムおよび酸化スズを含むＩＴＯ（Indium Tin Oxide）、酸化インジウムと酸化亜鉛を含むＩｎＺｎＯなどの酸化物系の透明導電膜で形成することで、画素開口率を低下させないようにすることができる。
　また、画素電極と液晶制御用スリット電極とで保持容量を形成するため、ＴＮモードの液晶表示装置と異なり、必ずしも画素内に保持容量のパターンを別途形成する必要がない。このため、画素開口率を高い状態で実現することができる。
　また、従来、液晶表示装置用のＴＦＴ基板のスイッチングデバイスにおいては、一般的にアモルファスシリコン（ａ－Ｓｉ）がチャネル層の半導体材料として用いられてきた。その主な理由として、アモルファスであるがゆえに、大面積基板上でも特性の均一性の良い膜が形成できること、また比較的低温で成膜できることから耐熱性に劣る安価なガラス基板上でも製造できるために、一般的なテレビジョン用の液晶表示装置との整合性が良いことがあげられる。
　ところが近年になって、酸化物半導体をチャネル層に用いたＴＦＴの開発が盛んになされている。酸化物半導体は、組成を適正化することによって均一性の良いアモルファス状態の膜が安定的に得られ、かつ従来のａ－Ｓｉよりも高い移動度を有するため、小型で高性能なＴＦＴを実現できるという利点がある。従って、このような酸化物半導体膜を上記のようなＦＦＳ方式のＴＦＴ基板に適用することで、さらに画素開口率の高いＦＦＳ方式のＴＦＴ基板を実現できるという利点がある。
　ａ－Ｓｉをチャネル層に用いたＴＦＴは、チャネル層のチャネル領域がソース電極、ドレイン電極の形成時にウエットエッチングに晒されるバックチャネルエッチング（ＢＣＥ）構造のＴＦＴである。しかし、このＢＣＥ構造の型ＴＦＴに酸化物半導体を適用すると、ソース電極、ドレイン電極のウエットエッチングで酸化物半導体もエッチングされてしまい、チャネルを形成できない。
　これを解決するために、特許文献１では酸化物半導体のチャネル上にＳｉのチャネル保護膜を形成している。この構造ではチャネル保護膜形成後のソース電極、ドレイン電極のウエットエッチングに酸化物半導体が晒されないため、酸化物半導体のチャネルを形成できる。従って、酸化物半導体をチャネルに用いたＴＦＴを用いてＴＦＴ基板を構成できる。
特開２０１０－２１２６７２号公報
　特許文献１のようにチャネル保護膜を有することによって、酸化物半導体がソース電極、ドレイン電極のエッチングに晒されずにチャネルを形成できる。しかし、チャネル保護膜を形成する工程が、ＢＣＥ構造のＴＦＴを作製する工程に加えて必要になる。このような形成工程の増大は、製造コストの増大と共に生産性の低下を招く。また、ソース配線とゲート配線との交差部において寄生容量が発生するが、この寄生容量はソース配線における信号遅延などの原因となる。
　本発明は上記のような問題を解決するためになされたものであり、酸化物半導体ＴＦＴにチャネル保護膜を有する場合であっても、製造工程数の増加を抑制した薄膜トランジスタ基板を提供すると共に、ソース配線とゲート配線との交差部における寄生容量を低減することを目的とする。
　本発明に係る薄膜トランジスタ基板は、複数の画素がマトリックス状に配列された薄膜トランジスタ基板であって、前記複数の画素のそれぞれは、基板上に配設されたゲート電極と、少なくとも前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜を間に介して、前記ゲート電極に対向する位置に設けられた半導体層と、少なくとも前記半導体層上を覆うチャネル保護膜と、少なくとも前記チャネル保護膜上を覆う保護膜と、前記保護膜および前記チャネル保護膜を貫通するように設けられた第１のコンタクトホールを介して前記半導体層に接するソース電極およびドレイン電極を有する薄膜トランジスタと、前記ドレイン電極に電気的に接続される第１の電極と、前記ゲート電極から延在するゲート配線と、前記ソース電極に電気的に接続されるソース配線と、を備え、前記ソース配線と前記ソース電極および、前記第１の電極と前記ドレイン電極は、それぞれ前記保護膜を貫通するように設けられた第２のコンタクトホールを介して電気的に接続され、前記第１の電極および前記ソース配線は、第１の絶縁膜上に形成された第１の透明導電膜を有し、前記第１の絶縁膜は、前記チャネル保護膜と同一の材料で形成される。
　本発明に係る薄膜トランジスタ基板によれば、酸化物半導体ＴＦＴにチャネル保護膜を有する場合であっても、半導体層上のチャネル保護膜、および画素電極とドレイン電極とを電気的に接続するコンタクトホールを同じマスクで形成することができるので、製造工程数の増加を抑制することができる。また、第１の絶縁膜上に第１の電極およびソース配線を形成することにより、第１の電極およびソース配線の距離をゲート配線から離すことができる。これにより、ソース配線における信号遅延の原因となる寄生容量を低減できる。この効果は特にソース配線とゲート配線が交差した部分で顕著である。
本発明に係る実施の形態１のＴＦＴ基板の画素の平面構成を示す図である。 本発明に係る実施の形態１のＴＦＴ基板の画素の断面構成を示す図である。 画素がマトリックス状に配列されたＴＦＴ基板の一部を示す平面図である。 液晶表示装置の構成を示す図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態１のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の画素の断面構成を示す図である。 本発明に係る実施の形態２のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態２のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の画素の断面構成を示す図である。 本発明に係る実施の形態３のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態３のＴＦＴ基板の製造工程を示す断面図である。 ａ－Ｓｉと金属膜の光の透過率特性を示す図である。 本発明に係る実施の形態３の変形例のＴＦＴ基板の画素の断面構成を示す図である。 本発明に係る実施の形態４のＴＦＴ基板の画素の部分的な平面構成を示す図である。 本発明に係る実施の形態４のＴＦＴ基板の画素の断面構成を示す図である。 本発明に係る実施の形態４のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態４のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の画素の平面構成を示す図である。 本発明に係る実施の形態５のＴＦＴ基板の画素の断面構成を示す図である。 本発明に係る実施の形態５のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態５のＴＦＴ基板の製造工程を示す断面図である。 本発明に係る実施の形態６のＴＦＴ基板の画素の断面構成を示す図である。 画素がマトリックス状に配列されたＴＦＴ基板の一部を示す平面図である。 本発明に係る実施の形態７のＴＦＴ基板の全体構成を示す平面図である。 駆動電圧発生回路を構成するＴＦＴの構成を示す断面図である。
　以下に説明する実施の形態１～７に係るＴＦＴ基板は、スイッチングデバイスとして薄膜トランジスタ（Thin Film Transistor）が用いられたアクティブマトリックス基板であるものとして説明する。なお、ＴＦＴ基板は、液晶表示装置（ＬＣＤ）等の平面型表示装置（フラットパネルディスプレイ）に用いられる。
　＜実施の形態１＞
　図１～図２０を用いて、本発明に係る実施の形態１のＴＦＴ基板１００の構成および製造方法について説明する。
　＜ＴＦＴ基板の画素の構成＞
　まず、図１および図２を参照して、実施の形態１のＴＦＴ基板、より具体的にはＦＦＳ(Fringe Field Switching)方式のＬＣＤ用のＴＦＴ基板の構成について説明する。なお、本発明はＴＦＴ基板に関するものであるが、特に画素の構成に特徴を有するので、以下においては画素の構成を中心に説明する。
　図１は、実施の形態１に係るＴＦＴ基板１００の画素部分の構成を示す平面図であり、図２は、図１におけるＸ－Ｘ線での断面構成(ソース配線部、ＴＦＴ部およびＦＦＳ透過画素部の断面構成)を示す断面図である。なお、以下においてはＴＦＴ基板１００は、透過型のＦＦＳ方式の液晶表示装置に用いるものとして説明する。
　図１に示すように、ＴＦＴ基板１００は、Ｘ方向に延在する複数のゲート配線１３（走査信号線）とＹ方向に延在する複数のソース配線１２（表示信号線）とが直行して交差するように配設され、両配線の交点近傍にＴＦＴ２０が配設されており、ＴＦＴ２０のゲート電極２がゲート配線１３に接続され、ＴＦＴ２０のソース電極１６がコンタクトホール１４１（第２のコンタクトホール）を介してソース配線１２に接続され、ＴＦＴ２０のドレイン電極１７がコンタクトホール１４１（第２のコンタクトホール）を介して画素電極１５に接続されている。
　そして、ＴＦＴ２０では、ゲート配線１３から分岐してＴＦＴ２０の形成領域（ＴＦＴ部）へ延びた部分が、平面視形状が矩形のゲート電極２を構成し、ゲート電極の上方にはゲート絶縁膜（図示されず）を介してゲート電極と重なるように半導体層（図示されず）が形成される。そして、半導体層のチャネル領域となる領域のＸ方向の両側が、それぞれソース領域およびドレイン領域となり、ソース領域およびドレイン領域には、それぞれコンタクトホール１４（第１のコンタクトホール）を介してソース電極１６およびドレイン電極１７が接続されている。
　なお、隣接するゲート配線１３および隣接するソース配線１２に囲まれた領域が画素となり、当該画素内のＴＦＴ２０の形成領域を除いた領域に画素電極１５（第１の電極）が形成されている。
　そして、画素電極１５の上方には、画素電極１５のほぼ全面に対向するように液晶制御用スリット電極１１（第２の電極）が設けられている。液晶制御用スリット電極１１には、その全面に渡って複数のスリットＳＬが配列して形成されており、その配列方向はＸ方向に沿っているが、各スリットＳＬは、その長辺がＹ方向に対して所定角度傾くように形成されている。なお、液晶制御用スリット電極１１にはコモン電圧が印加される。
　実施の形態１～７においては、スリットＳＬを有する第２の電極を液晶制御用スリット電極１１とし、第１の電極を画素電極１５としているが、これは第１の電極に表示電圧が印加される構成となっているためであり、第１の電極にコモン電圧が印加され、第２の電極に表示電圧が印加される構成においては、第２の電極を画素電極と呼称し、第１の電極を共通電極と呼称することになる。
　また、図１において、横方向（Ｘ方向）に延在するゲート配線１３の一方の端部は、ゲート端子１９に電気的に接続され、縦方向（Ｙ方向）に延在するソース配線１２の一方の端部は、ソース端子１８に電気的に接続されている。
　次に、断面構成について説明する。図２に示されるように、ＴＦＴ基板１００は、例えばガラス等の透明性絶縁性基板１上に形成され、透明性絶縁性基板１上に、第１の金属膜でゲート電極２が形成されている。なお、透明性絶縁性基板１上にはゲート配線１３（図示されず）も形成され、ゲート電極２はゲート配線１３と接続されている。
　そして、ゲート電極２を被覆するように透明性絶縁性基板１上全面にゲート絶縁膜３が形成されている。このゲート絶縁膜３上の一部領域にゲート電極２と重なるように半導体層４が形成されている。ここで、半導体層４はゲート電極２の上方からはみ出した領域があっても良い。
　この半導体層４において、ＴＦＴ２０の動作時にチャネル領域となる領域上に、チャネル保護膜５が形成されている。そして、チャネル保護膜５と同一材料の酸化シリコン膜５１（第１の絶縁膜）上に、第１の透明導電膜でソース配線１２と画素電極１５が形成されている。なお、以下においては、ソース配線１２、と画素電極１５およびチャネル保護膜５が形成される領域を、それぞれ第１の領域、第２の領域および第３の領域と呼称する場合がある。
　そしてチャネル保護膜５、ソース配線１２および画素電極１５を被覆するように保護膜８（第２の絶縁膜）が形成されている。
　保護膜８上には、第２の透明導電膜でソース電極１６およびドレイン電極１７が形成され、保護膜８およびチャネル保護膜５を貫通して半導体層４に達するコンタクトホール１４を介して半導体層４と電気的に接続されている。
　また、ソース電極１６はソース配線１２の上方まで延在し、保護膜８を貫通してソース配線１２に達するコンタクトホール１４１を介してソース配線１２と電気的に接続され、ドレイン電極１７は画素電極１５の上方まで延在し、保護膜８を貫通して画素電極１５に達するコンタクトホール１４１を介して画素電極１５と電気的に接続されている。
　また、画素電極１５上の保護膜８上には、ソース電極１６、ドレイン電極１７と同層で第２の透明導電膜の液晶制御用スリット電極１１が形成されている。
　隣接するゲート配線１３および隣接するソース配線１２に囲まれた領域が画素となり、画素電極１５が形成されているので、ＴＦＴ基板１００では画素がマトリックス状に配列された構成となる。
　図３に画素がマトリックス状に配列されたＴＦＴ基板１００の一部を示す。図３においてはＴＦＴ２０をトランジスタ記号で模式的に示している。
　次に、ＴＦＴ基板１００を備えた液晶表示装置１０００の構成を図４に示す。図４に示すように、液晶表示装置１０００は、バックライト１０４上に、偏光板１０１、ＴＦＴ基板１００、カラーフィルター１０２および偏光板１０１が、この順で配置された構成を採り、２つの偏光板１０１の偏光方向は、互いに直交するように配置されている。
　＜製造方法＞
　以下、製造工程を順に示す断面図である図５～図２０を用いて実施の形態１のＴＦＴ基板１００の製造方法について説明する。なお、最終工程を示す断面図は、図２に相当する。
　まず、図５に示す工程において、ガラス等の透明性絶縁性基板１を準備する。そして、図６に示す工程において、透明性絶縁性基板１上全面に、例えば、アルミニウム（Ａｌ）系合金膜、より具体的にはＡｌに３ｍｏｌ％のＮｉを添加した合金膜（Ａｌ－３ｍｏｌ％Ｎｉ膜）で第１の金属膜２１を形成する。
　Ａｌ－３ｍｏｌ％Ｎｉ膜は、Ａｌ－３ｍｏｌ％Ｎｉ合金ターゲットを用いたスパッタリング法により成膜できる。ここでは、厚さ１００ｎｍのＡｌ－３ｍｏｌ％Ｎｉ膜を成膜して第１の金属膜２１を形成した。なお、スパッタリングガスとしてはＡｒガス、Ｋｒガスなどを用いることができる。
　次に、図７に示す工程において、第１の金属膜２１上に塗布形成したフォトレジストを、１回目のフォトリソグラフィー（写真製版）工程によりパターニングしてレジストパターンＲＭ１を形成する。フォトレジストは、例えばノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を、塗布法を用いて第１の金属膜２１上に塗布し、厚さ約１．５μｍとする。
　そして、図８に示す工程において、レジストパターンＲＭ１をエッチングマスクとして、リン酸（Phosphoric acid）、酢酸（Acetic acid）、硝酸（Nitric acid）を含むＰＡＮ系の溶液を用いたウエットエッチング法により第１の金属膜２１をパターニングすることで、透明性絶縁性基板１上にゲート電極２を形成する。なお、ゲート電極２と同時にゲート配線１３も形成されるようにレジストパターンＲＭ１の平面形状が設定されている。
　次に、アミン系のレジスト剥離液を用いてレジストパターンＲＭ１を剥離除去した後、図９に示す工程において、ゲート電極２（およびゲート配線１３）を覆うように、透明性絶縁性基板１上の全面に、酸化シリコン（ＳｉＯ）膜３を形成する。この酸化シリコン膜３は、ＴＦＴ２０のゲート電極２上においてはゲート絶縁膜３として機能する。
　酸化シリコン膜３は、例えば、シラン（ＳｉＨ４）ガスと一酸化二窒素（Ｎ２Ｏ）ガスとを用いたプラズマＣＶＤ（Chemical Vapor Deposition）法で、例えば５０～５００ｎｍの厚さに形成される。
　次に、図１０に示す工程において、酸化シリコン膜３上の全面に、第１の半導体層４１を形成する。本実施の形態では、第１の半導体層４１として、酸化インジウム（Ｉｎ２Ｏ３）に酸化ガリウム（Ｇａ２Ｏ３）および酸化亜鉛（ＺｎＯ）を添加したＩｎＧａＺｎＯ系の酸化物半導体を用いる。
　ここでは、例えばＩｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎＧａＺｎＯターゲット［Ｉｎ２Ｏ３・（Ｇａ２Ｏ３）・（ＺｎＯ）２］を用いたＤＣスパッタリング法により第１の半導体層４１を形成する。このとき、スパッタリングガスとしては、公知のアルゴン（Ａｒ）ガス、クリプトン（Ｋｒ）ガスなどを用いることができる。このようなスパッタリング法を用いて形成されたＩｎＧａＺｎＯ膜は、通常は、酸素の原子組成比が化学量論組成よりも少なくなっており、酸素イオン欠損状態（上記の例ではＯの組成比が４未満）の酸化膜となる。従って、Ａｒガスに酸素（Ｏ２）ガスを混合させてスパッタリングすることが望ましい。ここでは、Ａｒガスに対して分圧比で１０％のＯ２ガスを添加した混合ガスを用いて、スパッタリングを行い、例えば４０ｎｍの厚さでＩｎＧａＺｎＯ系の酸化物半導体層を形成する。なお、ＩｎＧａＺｎＯ膜は非晶質構造であっても良い。
　次に、図１１に示す工程において、第１の半導体層４１上に塗布形成したフォトレジストを、２回目のフォトリソグラフィー工程によりパターニングしてレジストパターンＲＭ２を形成する。フォトレジストは、例えばノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を、塗布法を用いて第１の半導体層４１上に塗布し、厚さ約１．５μｍとする。
　そして、図１２に示す工程において、レジストパターンＲＭ２をエッチングマスクとして、硝酸を含む溶液を用いたウエットエッチングにより第１の半導体層４１をパターニングすることによってゲート電極２と重なるように半導体層４を形成する。ここで、半導体層４はゲート電極２の上方からはみ出した領域があっても良い。その後、アミン系のレジスト剥離液を用いてレジストパターンＲＭ２を剥離除去する。
　次に、図１３に示す工程において、半導体層４を覆うように、酸化シリコン膜３上の全面に、第１の絶縁膜として酸化シリコン膜５１を形成する。この酸化シリコン膜５１は、ＴＦＴ２０のゲート電極２の上方においてはチャネル保護膜５として機能する。
　酸化シリコン膜５１は、例えば、シラン（ＳｉＨ４）ガスと一酸化二窒素（Ｎ２Ｏ）ガスとを用いたプラズマＣＶＤ法で、例えば約５０～３００ｎｍの厚さに形成される。
　続けて、酸化シリコン膜５１上の全面に第１の透明導電膜６１を形成する。この第１の透明導電膜６１は、例えば、酸化インジウムと酸化スズとを含むＩＴＯターゲットを用いたＤＣスパッタリング法により形成されたアモルファスＩＴＯ（ａ－ＩＴＯ）膜であり、例えば１００ｎｍの厚さに形成される。
　次に、図１４に示す工程において、第１の透明導電膜６１上に塗布形成したフォトレジストを、３回目のフォトリソグラフィー工程によりパターニングして、ソース配線１２および画素電極１５を形成するためのレジストパターンＲＭ３を形成する。フォトレジストは、例えばノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を、塗布法を用いて第１の透明導電膜６１上に塗布し、厚さ約１．５μｍとする。
　そして、図１５に示す工程において、レジストパターンＲＭ３をエッチングマスクとして、ＰＡＮ系の溶液を用いたウエットエッチング法により第１の透明導電膜６１をエッチングすることによってソース配線１２および画素電極１５を形成する。
　次に、アミン系のレジスト剥離液を用いてレジストパターンＲＭ３を剥離除去した後、図１６に示す工程において、ソース配線１２および画素電極１５を覆うように、酸化シリコン膜５１上の全面に、第２の絶縁膜として酸化シリコン膜８１を形成する。この酸化シリコン膜８１は、保護膜８として機能する。
　酸化シリコン膜８１は、例えば、シラン（ＳｉＨ４）ガスと一酸化二窒素（Ｎ２Ｏ）ガスとを用いたプラズマＣＶＤ法で、例えば５０～５００ｎｍの厚さに形成される。
　次に、図１７に示す工程において、酸化シリコン膜８１上に塗布形成したフォトレジストを、４回目のフォトリソグラフィー工程によりパターニングして、コンタクトホール１４および１４１を形成するためのレジストパターンＲＭ４を形成する。フォトレジストは、例えばノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を、塗布法を用いて第１の透明導電膜６１上に塗布し、厚さ約１．５μｍとする。
　そして、図１８に示す工程において、レジストパターンＲＭ４をエッチングマスクとして、ＣＨＦ３、ＣＦ４、ＳＦ６などのフッ素を含むガスと酸素（Ｏ２）ガスを用いたドライエッチング法により酸化シリコン膜８１をエッチングし、ソース配線１２上および画素電極１５上に達するコンタクトホール１４１を形成する。また、コンタクトホール１４１を形成した後もエッチングを続けることで、半導体層４の上方においては、酸化シリコン膜５１もエッチングされ、半導体層４上に達するコンタクトホール１４が形成される。このドライエッチングの工程によりチャネル保護膜５および保護膜８が形成される。
　次に、アミン系のレジスト剥離液を用いてレジストパターンを剥離除去した後、図１９に示す工程において、保護膜８を含む酸化シリコン膜８１上の全面に第２の透明導電膜９を形成してコンタクトホール１４および１４１を埋め込む。
　この第２の透明導電膜９は、例えば、酸化インジウムと酸化スズとを含むＩＴＯターゲットを用いたＤＣスパッタリング法により形成されたａ－ＩＴＯ膜であり、例えば１００ｎｍの厚さに形成される。
　次に、図２０に示す工程において、第２の透明導電膜９上に塗布形成したフォトレジストを、５回目のフォトリソグラフィー工程によりパターニングして、ソース電極１６、ドレイン電極１７、液晶制御用スリット電極１１を形成するためのレジストパターンＲＭ５を形成する。フォトレジストは、例えばノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を、塗布法を用いて第２の透明導電膜９上に塗布し、厚さ約１．５μｍとする。
　そして、レジストパターンＲＭ５をエッチングマスクとして、ＰＡＮ系の溶液を用いたウエットエッチング法により第２の透明導電膜９をエッチングすることによって、ソース電極１６、ドレイン電極１７、液晶制御用スリット電極１１を形成し、図２に示したＴＦＴ基板１００を得る。
　なお、完成したＴＦＴ基板１００の表面に配向膜およびスペーサを形成する。配向膜は、液晶を配列させるための膜でありポリイミドなどで構成されている。
　ここで、図４に示したカラーフィルター１０２は、実際にはＴＦＴ基板１００に対向配置される対向基板に設けられる。ＴＦＴ基板１００と対向基板とは、上記スペーサによって一定の間隙を保って貼り合わされ、この間隙に液晶が注入され封止される。すなわち、ＴＦＴ基板１００と対向基板との間に液晶層が挟持される。このようにして貼り合わされたＴＦＴ基板１００および対向基板の外側の面に、図４に示した２つの偏光板１０１およびバックライト１０４が配置されてＦＦＳ方式の液晶表示装置１０００を得ることができる。
　このようにして得られた液晶表示装置１０００は、高解像度、高フレームレートかつ、長寿命で、信頼性が高いという特徴がある。
　＜効果＞
　例えば、特許文献１に開示されたトランジスタは、酸化物半導体のチャネル上にＳｉのチャネル保護膜を形成しているが、当該トランジスタを液晶表示装置のＴＦＴ基板のＴＦＴとして採用した場合、以下の７回のフォトリソグラフィー工程が必要となる。
　すなわち、（１）ゲート電極のパターニング、（２）画素電極のパターニング、（３）酸化物半導体のパターニング、（４）チャネル保護膜のパターニング（５）ソース電極、ドレイン電極のパターニング、（６）チャネル保護膜のコンタクトホール形成および（７）液晶制御用スリット電極のパターニングのために７回のフォトリソグラフィー工程が必要となる。
　しかし、本発明に係る実施の形態１のＴＦＴ基板１００においては、ソース配線１２と画素電極１５を１回のフォトリソグラフィー工程で同時に形成でき、また、チャネル保護膜５と保護膜８を１回のフォトリソグラフィー工程で同時に形成することができる。
　また、ソース電極１６、ドレイン電極１７、液晶制御用スリット電極１１を１回のフォトリソグラフィー工程でパターニングすることができるので５回のフォトリソグラフィー工程でＴＦＴ基板１００を得ることができる。従って、酸化物半導体ＴＦＴにチャネル保護膜を有する場合であっても、製造工程数の増加を抑制することができる。
　また、ソース電極１６、ドレイン電極１７、液晶制御用スリット電極１１を第２の透明導電膜で形成することで、開口率を高くすることができる。
　酸化物半導体をチャネル層に用いることにより移動度の高いＴＦＴを作製できる。また、酸化物半導体はドライエッチングでエッチングされにくいため、チャネル保護膜５と保護膜８を形成しやすい。
　また、酸化シリコン膜５１（第１の絶縁膜）上にソース配線１２と画素電極１５を形成することにより、ソース配線１２と画素電極１５をゲート配線１３から距離を離すことができる。これにより、ソース配線１２における信号遅延および画素の焼きつきや表示ムラの原因となる寄生容量を低減できる。この効果は特にソース配線１２とゲート配線１３が交差した部分で有効である。また、この効果はＦＦＳ方式に限らず、ＴＮ、ＩＰＳ方式のＬＣＤでも有効である。
　＜実施の形態２＞
　図２１～図２７を用いて、本発明に係る実施の形態２のＴＦＴ基板２００の構成および製造方法について説明する。
　＜ＴＦＴ基板の断面構成＞
　図２１は、図２を用いて説明した実施の形態１に係るＴＦＴ基板１００の画素部分の断面構成に対応する断面図であり、ＴＦＴ基板１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図２１に示すように、ＴＦＴ基板２００においては、第１の透明導電膜６１上に第２の金属膜７１が積層された積層膜でソース配線１２Ａが構成されている点でＴＦＴ基板１００とは異なっている。
　＜製造方法＞
　以下、製造工程を順に示す断面図である図２２～図２７を用いて実施の形態２のＴＦＴ基板２００の製造方法について説明する。なお、最終工程を示す断面図は、図２１に相当する。
　まず、実施の形態１において図５～図１３を用いて説明した工程を経て、酸化シリコン膜５１上の全面に第１の透明導電膜６１を形成した後、図２２に示す工程において、第１の透明導電膜６１上の全面に、スパッタリング法によりＡｌ－３ｍｏｌ％Ｎｉ膜で第２の金属膜７１を１００ｎｍの厚さで形成する。
　次に、図２３に示す工程において、第２の金属膜７１上に塗布形成したフォトレジストを、３回目のフォトリソグラフィー工程によりパターニングして、ソース配線１２Ａおよび画素電極１５を形成するためのレジストパターンＲＭ６を形成する。フォトレジストは、例えばノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を、塗布法を用いて第２の金属膜７１上に塗布し、厚さ約１．５μｍとする。そして、例えばハーフトーン法によりフォトレジストを露光し現像を行うことで、２段階の厚さを有するレジストパターンＲＭ６を形成する。
　ハーフトーン法では、露光光透過領域と露光光遮光領域の他に、露光光の強度が４０～６０％に減衰されて透過する中間露光領域を有した多階調のフォトマスクを用いてフォトレジストを露光するフォトリソグラフィー方法であり、ポジ型のフォトレジスト材であれば、露光光の強度が弱い中間露光領域下の領域では、フォトレジストが完全には感光せず、未露光領域よりも厚さが薄いレジストパターンが得られる。
　すなわち、ハーフトーン法を用いることで、後にＴＦＴ２０のソース配線１２Ａとなる領域上は最も厚い第１の厚さ（約１．５μｍ）となり、後に画素電極１５となる領域には、第１の厚さの半分程度の第２の厚さとなったレジストパターンＲＭ６を形成することができる。
　そして、図２４に示す工程において、レジストパターンＲＭ６をエッチングマスクとして、ＰＡＮ系の溶液を用いたウエットエッチング法により、後にソース配線１２Ａおよび画素電極１５が形成される領域以外の領域の第２の金属膜７１（Ａｌ－３ｍｏｌ％Ｎｉ膜）および第１の透明導電膜６１（ａ－ＩＴＯ膜）を除去することで、ソース配線１２Ａおよび画素電極１５をパターニングする。
　次に、図２５に示す工程において、酸素プラズマによるアッシングによってレジストパターンＲＭ６の厚さを全体的に減らすことで、膜厚の薄い部分を完全に除去して画素電極１５上の第２の金属膜７１を露出させ、ソース配線１２Ａ上にはレジストパターンＲＭ６を残すようにする。
　次にアニール処理をすることによって、ａ－ＩＴＯ膜である画素電極１５およびソース配線１２ＡをＰＡＮ系の溶液に対して耐性がある多結晶ＩＴＯ（ｐｏｌｙ－ＩＴＯ）膜に改質する。
　そして、図２６に示す工程において、ソース配線１２Ａ上にはレジストパターンを残した状態でウエットエッチングを行うことによって、ソース配線１２Ａには第２の金属膜７１を残し、画素電極１５の上の第２の金属膜７１を除去する。なお、この場合のウエットエッチングは、ＰＡＮ系の溶液を用いて行うが、ｐｏｌｙ－ＩＴＯ膜となった画素電極１５は除去されずに残る。
　図２７に示す工程において、アミン系のレジスト剥離液を用いてレジストパターンＲＭ６を剥離除去した後は、実施の形態１において図１６～図２０を用いて説明した工程を経ることで、図２１に示したＴＦＴ基板２００を得る。
　＜効果＞
　以上説明した実施の形態２のＴＦＴ基板２００においては、ソース配線１２Ａが第１の透明導電膜６１上に第２の金属膜７１が積層された積層膜で構成されているので配線抵抗を減少させることができる。
　また、画素電極１５およびソース配線１２Ａのパターニングに際しては、多階調のフォトマスクを用いてフォトレジストを露光することで２段階の厚さを有するレジストパターンＲＭ６を形成し、それを用いてパターニングすることで、ソース配線１２Ａには第２の金属膜７１を残すことができる。
　また、アニール処理により、ａ－ＩＴＯ膜である画素電極１５およびソース配線１２ＡをＰＡＮ系の溶液に対して耐性があるｐｏｌｙ－ＩＴＯ膜に改質することで、第２の金属膜７１の除去に際して、画素電極１５が除去されることを防止できる。
　また、図２２～図２７を用いて説明した製造方法によれば、５回のフォトリソグラフィー工程でＴＦＴ基板２００を得ることができる。
　＜実施の形態３＞
　図２８～図３３を用いて、本発明に係る実施の形態３のＴＦＴ基板３００の構成および製造方法について説明する。
　＜ＴＦＴ基板の断面構成＞
　図２８は、図２を用いて説明した実施の形態１に係るＴＦＴ基板１００の画素部分の断面構成に対応する断面図であり、ＴＦＴ基板１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図２８に示すように、ＴＦＴ基板３００においては、第１の透明導電膜６１上に第２の金属膜７１が積層された積層膜でソース配線１２Ａが構成され、また、チャネル保護膜５上にも第１の透明導電膜６１と第２の金属膜７１の積層膜ＬＬが形成され、当該積層膜ＬＬを覆うように保護膜８が形成されている点でＴＦＴ基板１００とは異なっている。
　ＴＦＴ基板３００においては、保護膜８がチャネル保護膜５上の第１の透明導電膜６１と第２の金属膜７１を覆うようことによって、ソース電極１６とドレイン電極１７とが導通することを防いでいる。
　ここで、第１の透明導電膜６１および第２の金属膜７１の上方に、ソース電極１６およびドレイン電極１７が重ならないことが望ましい。すなわち、チャネル保護膜５上に第２の金属膜７１を形成すると、ソース電極１６およびドレイン電極１７と、第１の透明導電膜６１と第２の金属膜７１との間に、画素の焼きつきや表示ムラの原因となる寄生容量が発生するが、第１の透明導電膜６１および第２の金属膜７１の上方に、ソース電極１６およびドレイン電極１７が重ならないようにすることで寄生容量の発生を抑制しつつ、半導体層４上に形成した第２の金属膜７１により半導体層４に入射する光を抑制できる。
　＜製造方法＞
　以下、製造工程を順に示す断面図である図２９～図３３を用いて実施の形態３のＴＦＴ基板３００の製造方法について説明する。なお、最終工程を示す断面図は、図２８に相当する。
　まず、実施の形態１において図５～図１３を用いて説明した工程を経た後、酸化シリコン膜５１上の全面に第１の透明導電膜６１を形成した後、実施の形態２において図２２を用いて説明した工程を経て、第１の透明導電膜６１上の全面にＡｌ－３ｍｏｌ％Ｎｉ膜で第２の金属膜７１を１００ｎｍの厚さで形成する。
　次に、図２９に示す工程において、第２の金属膜７１上に塗布形成したフォトレジストを、３回目のフォトリソグラフィー工程によりパターニングして、ソース配線１２Ａ、画素電極１５および半導体層４の上方の積層膜ＬＬを形成するためのレジストパターンＲＭ７を形成する。フォトレジストは、例えばノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を、塗布法を用いて第２の金属膜７１上に塗布し、厚さ約１．５μｍとする。そして、例えばハーフトーン法によりフォトレジストを露光し現像を行うことで、２段階の厚さを有するレジストパターンＲＭ７を形成する。
　ハーフトーン法を用いることで、後にＴＦＴ２０のソース配線１２Ａとなる領域上および後に積層膜ＬＬとなる領域上は最も厚い第１の厚さ（約１．５μｍ）となり、後に画素電極１５となる領域には、第１の厚さの半分程度の第２の厚さとなったレジストパターンＲＭ７を形成することができる。
　そして、図３０に示す工程において、レジストパターンＲＭ７をエッチングマスクとして、ＰＡＮ系の溶液を用いたウエットエッチング法により、後にソース配線１２Ａ、積層膜ＬＬおよび画素電極１５が形成される領域以外の領域の第２の金属膜７１（Ａｌ－３ｍｏｌ％Ｎｉ膜）および第１の透明導電膜６１（ａ－ＩＴＯ膜）を除去することで、ソース配線１２Ａ、積層膜ＬＬおよび画素電極１５をパターニングする。
　次に、図３１に示す工程において、酸素プラズマによるアッシングによってレジストパターンＲＭ７の厚さを全体的に減らすことで、膜厚の薄い部分を完全に除去して画素電極１５上の第２の金属膜７１を露出させ、ソース配線１２Ａ上および積層膜ＬＬ上にはレジストパターンＲＭ７を残すようにする。
　次にアニール処理をすることによって、ａ－ＩＴＯ膜である画素電極１５、積層膜ＬＬの第１の透明導電膜６１およびソース配線１２をＰＡＮ系の溶液に対して耐性がある多結晶ＩＴＯ（ｐｏｌｙ－ＩＴＯ）膜に改質する。
　そして、図３２に示す工程において、ソース配線１２Ａ上および積層膜ＬＬ上にはレジストパターンを残した状態でウエットエッチングを行うことによって、ソース配線１２には第２の金属膜７１を残し、半導体層４の上方の積層膜ＬＬを残し、画素電極１５の上の第２の金属膜７１を除去する。
　なお、この場合のウエットエッチングは、ＰＡＮ系の溶液を用いて行うが、ｐｏｌｙ－ＩＴＯ膜となった画素電極１５は除去されずに残る。
　図３３に示す工程において、アミン系のレジスト剥離液を用いてレジストパターンＲＭ７を剥離除去した後は、実施の形態１において図１６～図２０を用いて説明した工程を経ることで、図２８に示したＴＦＴ基板３００を得る。
　＜効果＞
　ＴＦＴ２０はＴＦＴ基板３００よりも上層のカラーフィルター１０２（図４）等で反射したバックライト１０４（図４）の光に晒される。この光照射によってＴＦＴ２０の閾値電圧がシフトしてゲートの駆動電圧を超えてしまうと正常なＴＦＴ動作ができなくなる。
　しかし、半導体層４のチャネル領域の上方に第２の金属膜７１を有する積層膜ＬＬを設けることによって、ＴＦＴ基板３００よりも上層から反射し、チャネル保護膜５を介して半導体層４に入射する光を抑制することができ、長寿命で、信頼性の高いＴＦＴ２０を得ることができる。
　ここで、膜厚２００ｎｍのａ－Ｓｉと、膜厚１００ｎｍの金属膜の波長の光に対する透過率特性を図３４に示す。
　図３４においては、Ａｌ、モリブデン（Ｍｏ）、クロム（Ｃｒ）の金属膜のそれぞれについての透過率特性と、ａ－Ｓｉ膜についての透過率特性を示しているが、波長５００ｎｍから波長８００ｎｍの範囲の光に対しては、何れの金属膜も光を完全に遮光することが示されている。なお、Ａｌ、Ｍｏ、Ｃｒの金属膜の透過率は、何れもほぼ０であるので、これらの特性線は横軸と重なっていて図３４上では判別できない。
　一方、ａ－Ｓｉ膜については、上記波長領域では最低でも数％の透過率となり、最大では約９０％の透過率となることを示しており、金属膜であれば光を完全に遮光できることが判る。
　また、第１の透明導電膜６１および第２の金属膜７１の上方に、ソース電極１６およびドレイン電極１７が重ならないようにすることで、寄生容量の発生を抑制して画素の焼きつきや表示ムラを抑制することができる。
　また、図２９～図３３を用いて説明した製造方法によれば、５回のフォトリソグラフィー工程でＴＦＴ基板３００を得ることができる。
　＜変形例＞
　以上説明した実施の形態３においては、保護膜８を酸化シリコン膜で形成した構成を示したが、保護膜８を有機平坦化膜を含む多層膜で形成することによって、保護膜８を容易に厚膜化できる。これにより、保護膜８上のソース電極１６およびドレイン電極１７から積層膜ＬＬの第２の金属膜７１までの距離を長くすることができ、寄生容量をさらに低減することができる。
　図３５には、酸化シリコン膜８１の代わりに、有機平坦化膜を含む多層膜８２を用いることで、保護膜８を厚膜化した構成を示す。
　図３５に示すように、酸化シリコン膜５１上に厚さ１．０～３．０μｍの有機平坦化膜を含む多層膜８２を形成することで、製造過程でできた配線等による凹凸を十分に平坦化でき、保護膜８を容易に厚膜化できる。
　なお、有機平坦化膜としては、例えば感光性を持ったアクリル系の有機樹脂材料をスピンコート法で塗布することで得られる。なお、アクリル系の有機樹脂材料に限定されず、オレフィン系材料やノボラック系材料、ポリイミド系材料、シロキサン系材料を用いても良い。
　また、保護膜８として、酸化シリコン膜８１の代わりに、有機平坦化膜を含む多層膜８２を用いることは、実施の形態１および２で説明した構成において適用しても良い。多層膜８２を用いることで、容易に厚膜化できる。
　＜実施の形態４＞
　図３６～図４４を用いて、本発明に係る実施の形態４のＴＦＴ基板４００の構成および製造方法について説明する。本実施の形態４は、実施の形態３で説明したＴＦＴ基板３００の構成を部分的に変更した構成となっており、ＴＦＴ基板３００と同一の構成については同一の符号を付し、重複する説明は省略する。
　＜ＴＦＴ基板の構成＞
　図３６は実施の形態４のＴＦＴ基板４００の画素部分の部分平面図であり、図３７は図３６におけるＡ－Ａ線での断面構成を示す断面図である。図３７に示すように、Ａ－Ａ線は、ゲート配線１３および、ゲート配線１３から分岐したゲート電極２をＹ方向に平行に切断する切断線であり、図３７では、ゲート配線１３とゲート電極２とが１つの層として示されている。
　ゲート電極２上にはゲート絶縁膜３を間に挟んで半導体層４が設けられており、半導体層４上にはチャネル保護膜５が形成されている。なお、チャネル保護膜５は、ＴＦＴ２０の動作時にチャネル領域となる領域上に設けられた酸化シリコン膜５１の別称であり、当該領域上以外では酸化シリコン膜５１（第１の絶縁膜）と呼称している。
　図３７に示すように、ＴＦＴ基板４００においては、チャネル保護膜５上に設けられた第１の透明導電膜６１と第２の金属膜７１との積層膜ＬＬが、チャネル保護膜５上から酸化シリコン膜５１上にも延在するように設けられている。すなわち、積層膜ＬＬは、ゲート電極２の上方からゲート配線１３の上方にかけて延在するように設けられている。
　積層膜ＬＬは保護膜８によって覆われており、積層膜ＬＬは、積層膜ＬＬ上の保護膜８を貫通するように設けられたコンタクトホール１４３（第３のコンタクトホール）と、ゲート配線１３上の保護膜８、酸化シリコン膜５１およびゲート絶縁膜３を貫通するように設けられたコンタクトホール１４４（第４のコンタクトホール）とを埋め込むように設けられたトップゲート導電膜９１によってゲート配線１３と電気的に接続される構成となっている。
　＜製造方法＞
　以下、製造工程を順に示す断面図である図３８～図４４を用いて実施の形態４のＴＦＴ基板４００の製造方法について説明する。なお、最終工程を示す断面図は、図３７に相当する。
　まず、実施の形態１において図５～図１２を用いて説明した工程を経た後、図３８に示す工程において、酸化シリコン膜３上に、第１の絶縁膜として酸化シリコン膜５１を形成して半導体層４を覆う。この酸化シリコン膜５１は、ＴＦＴ２０のゲート電極２の上方においてはチャネル保護膜５として機能する。この工程は、実施の形態１において図１３を用いて説明した工程に相当し、重複する説明は省略する。
　続けて、図３９に示す工程において、酸化シリコン膜５１上の全面に第１の透明導電膜６１を形成する。この工程は、実施の形態１において図１３を用いて説明した工程に相当し、重複する説明は省略する。
　次に、図４０に示す工程において、第１の透明導電膜６１上の全面に、スパッタリング法によりＡｌ－３ｍｏｌ％Ｎｉ膜で第２の金属膜７１を１００ｎｍの厚さで形成した後、第２の金属膜７１上に塗布形成したフォトレジストを、３回目のフォトリソグラフィー工程によりパターニングして、ソース配線１２Ａ、画素電極１５および半導体層４の上方の積層膜ＬＬを形成するためのレジストパターンＲＭ７を形成する。この工程は、実施の形態３において図２９を用いて説明した工程に相当し、重複する説明は省略する。
　なお、レジストパターンＲＭ７は、ハーフトーン法によりフォトレジストを露光して得られるが、ゲート配線１３の上方からゲート電極２の上方にかけての領域ではレジストパターンＲＭ７の厚さは第１の厚さ（約１．５μｍ）となっている。
　そして、図４１に示す工程において、レジストパターンＲＭ７をエッチングマスクとして、ＰＡＮ系の溶液を用いたウエットエッチング法により、後にソース配線１２Ａ、積層膜ＬＬおよび画素電極１５が形成される領域以外の領域の第２の金属膜７１（Ａｌ－３ｍｏｌ％Ｎｉ膜）および第１の透明導電膜６１（ａ－ＩＴＯ膜）を除去することで、積層膜ＬＬをパターニングする。この際、ソース配線１２Ａおよび画素電極１５もパターニングされる。この工程は、実施の形態３において図３０を用いて説明した工程に相当する。
　なお、この後に、酸素プラズマによるアッシングによってレジストパターンＲＭ７の厚さを全体的に減らす工程（図３１を用いて説明した工程）およびアニール処理の工程があるが、説明は省略する。
　次に、アミン系のレジスト剥離液を用いてレジストパターンＲＭ７を剥離除去した後、図４２に示す工程において、積層膜ＬＬを覆うように、酸化シリコン膜５１上の全面に、第２の絶縁膜として酸化シリコン膜８１を形成する。この酸化シリコン膜８１は、保護膜８として機能する。この工程は、実施の形態１において図１６を用いて説明した工程に相当し、重複する説明は省略する。
　次に、図４２に示す工程において、酸化シリコン膜８１上に塗布形成したフォトレジストを、４回目のフォトリソグラフィー工程によりパターニングして、コンタクトホール１４３および１４４を形成するためのレジストパターンＲＭ４を形成する。この工程は、実施の形態１において図１７を用いて説明した工程に相当し、重複する説明は省略する。
　そして、図４３に示す工程において、レジストパターンＲＭ４をエッチングマスクとして、ＣＨＦ３、ＣＦ４、ＳＦ６などのフッ素を含むガスと酸素（Ｏ２）ガスを用いたドライエッチング法により酸化シリコン膜８１をエッチングし、第２の金属膜７１上に達するコンタクトホール１４３を形成する。また、コンタクトホール１４３を形成した後もエッチングを続けることで、ゲート配線１３の上方においては、酸化シリコン膜５１およびゲート絶縁膜３もエッチングされ、ゲート配線１３上に達するコンタクトホール１４４が形成される。この工程は、実施の形態１において図１８を用いて説明した工程に相当し、重複する説明は省略する。
　次に、アミン系のレジスト剥離液を用いてレジストパターンＲＭ４を剥離除去した後、図４４に示す工程において、保護膜８を含む酸化シリコン膜８１上の全面に第２の透明導電膜９を形成してコンタクトホール１４３および１４４を埋め込む。この工程は、実施の形態１において図１９を用いて説明した工程に相当し、重複する説明は省略する。
　次に、第２の透明導電膜９上に塗布形成したフォトレジストを、５回目のフォトリソグラフィー工程によりパターニングして、図４４に示されるようなレジストパターンＲＭ５を形成する。この工程は、実施の形態１において図２０を用いて説明した工程に相当し、重複する説明は省略する。
　そして、レジストパターンＲＭ５をエッチングマスクとして、ＰＡＮ系の溶液を用いたウエットエッチング法により第２の透明導電膜９をエッチングすることによって、コンタクトホール１４３およびコンタクトホール１４４を埋め込むトップゲート導電膜９１を形成し、積層膜ＬＬとゲート配線１３とを電気的に接続することで、図３６および図３７に示したＴＦＴ基板４００を得る。
　＜効果＞
　実施の形態３において説明したように、半導体層４のチャネル領域の上方に第２の金属膜７１を有する積層膜ＬＬを設けることによって、ＴＦＴ基板４００よりも上層から反射し、チャネル保護膜５を介して半導体層４に入射する光を抑制することができ、長寿命で、信頼性の高いＴＦＴ２０を得ることができると共に、実施の形態４では、積層膜ＬＬを電気的にゲート配線１３（ゲート電極２）と接続することによって、積層膜ＬＬにもゲート電極２に印加される電圧（ゲート電圧）と同じ電圧が印加されることとなる。
　ここで、チャネル領域となる半導体層の上からもゲート電圧を印加することによってＴＦＴの信頼性が向上することが”K. Chang, et. al.: SID ’15 Digest, p.1023 (2015)”で報告されており、本実施の形態４のように半導体層４の上からもゲート電圧と同じ電圧を印加することによってＴＦＴ２０の信頼性の向上が期待できる。
　＜実施の形態５＞
　図４５～図５３を用いて、本発明に係る実施の形態５のＴＦＴ基板５００の構成および製造方法について説明する。本実施の形態５は、実施の形態３で説明したＴＦＴ基板３００の構成を部分的に変更した構成となっており、ＴＦＴ基板３００と同一の構成については同一の符号を付し、重複する説明は省略する。
　＜ＴＦＴ基板の構成＞
　図４５は実施の形態５のＴＦＴ基板５００の画素部分の平面図であり、図４６は図４５におけるＢ－Ｂ線での断面構成を示す断面図である。ＴＦＴ基板５００においては、実施の形態４において図３７を用いて説明したように、第１の透明導電膜６１と第２の金属膜７１との積層膜ＬＬが、チャネル保護膜５上から酸化シリコン膜５１上にも延在するように設けられている。すなわち、積層膜ＬＬは、ゲート電極２の上方からゲート配線１３の上方にかけて延在するように設けられ、積層膜ＬＬは、図４５および図４６に示すように、ゲート配線１３の上方においては、ゲート配線１３に沿って延在する積層配線ＬＬＷとなっている。積層配線ＬＬＷは、ソース配線１２Ａと同じ材質で同層に形成されているので、ソース配線１２Ａとの交差部手前で分断されている。そして、ソース配線１２Ａとの交差部を跨ぐように、ソース配線１２Ａおよび積層配線ＬＬＷの上方に、第２の透明導電膜９と同じ材質で短冊状（長方形）のジャンパー線９２が設けられている。ジャンパー線９２は、保護膜８を貫通するコンタクトホール１４５を介して、積層配線ＬＬＷの第２の金属膜７１と電気的に接続されるように構成されている。
　積層配線ＬＬＷは、ゲート配線１３に沿って横方向（Ｘ方向）に延在し、平面視においてゲート端子１９とは離れた位置に、ゲート端子１９と平行するように設けられた積層配線端子１９１に、積層配線ＬＬＷの一方の端部、すなわちジャンパー線９２で互いに接続されて実質的に一本の配線となった積層配線ＬＬＷの一方の端部が電気的に接続されている。この積層配線端子１９１にはグランド、あるいは任意の電圧を印加することが可能である。
　＜製造方法＞
　以下、製造工程を順に示す断面図である図４７～図５３を用いて実施の形態５のＴＦＴ基板５００の製造方法について説明する。なお、最終工程を示す断面図は、図４６に相当する。
　まず、実施の形態１において図５～図１２を用いて説明した工程を経た後、図４７に示す工程において、酸化シリコン膜３上に、第１の絶縁膜として酸化シリコン膜５１を形成する。この酸化シリコン膜５１は、ＴＦＴ２０のゲート電極２の上方においてはチャネル保護膜５として機能する。この工程は、実施の形態１において図１３を用いて説明した工程に相当し、重複する説明は省略する。
　続けて、図４８に示す工程において、酸化シリコン膜５１上の全面に第１の透明導電膜６１を形成する。この工程は、実施の形態１において図１３を用いて説明した工程に相当し、重複する説明は省略する。
　次に、図４９に示す工程において、第１の透明導電膜６１上の全面に、スパッタリング法によりＡｌ－３ｍｏｌ％Ｎｉ膜で第２の金属膜７１を１００ｎｍの厚さで形成した後、第２の金属膜７１上に塗布形成したフォトレジストを、３回目のフォトリソグラフィー工程によりパターニングして、ソース配線１２Ａおよびゲート配線１３の上方の積層配線ＬＬＷを形成するためのレジストパターンＲＭ７を形成する。この工程は、実施の形態３において図２９を用いて説明した工程に相当し、重複する説明は省略する。
　なお、レジストパターンＲＭ７は、ハーフトーン法によりフォトレジストを露光して得られるが、ゲート配線１３の上方からゲート電極２の上方にかけての領域ではレジストパターンＲＭ７の厚さは第１の厚さ（約１．５μｍ）となっている。
　そして、レジストパターンＲＭ７をエッチングマスクとして、ＰＡＮ系の溶液を用いたウエットエッチング法により、後にソース配線１２Ａ、積層膜ＬＬおよび画素電極１５が形成される領域以外の領域の第２の金属膜７１（Ａｌ－３ｍｏｌ％Ｎｉ膜）および第１の透明導電膜６１（ａ－ＩＴＯ膜）を除去することで積層膜ＬＬをパターニングする。この際、ソース配線１２Ａおよび画素電極１５もパターニングされる。この工程は、実施の形態３において図３０を用いて説明した工程に相当する。
　なお、この後に、酸素プラズマによるアッシングによってレジストパターンＲＭ７の厚さを全体的に減らす工程（図３１を用いて説明した工程）があり、そのレジストパターンＲＭ７を用いて第２の金属膜７１をさらにエッチングするので、ソース配線１２Ａおよび積層配線ＬＬＷの第２の金属膜７１の端縁の位置が、第１の透明導電膜６１の端縁の位置より若干後退する。また、アニール処理の工程もあるが、説明は省略する。
　次に、アミン系のレジスト剥離液を用いてレジストパターンＲＭ７を剥離除去することで、図５０に示す構成が得られる。
　次に、図５１に示す工程において、ソース配線１２Ａおよび積層配線ＬＬＷを覆うように、第２の絶縁膜として酸化シリコン膜８１を形成する。この酸化シリコン膜８１は、保護膜８として機能する。この工程は、実施の形態１において図１６を用いて説明した工程に相当し、重複する説明は省略する。
　次に、図５１に示す工程において、酸化シリコン膜８１上に塗布形成したフォトレジストを、４回目のフォトリソグラフィー工程によりパターニングして、コンタクトホール１４５を形成するためのレジストパターンＲＭ４を形成する。この工程は、実施の形態１において図１７を用いて説明した工程に相当し、重複する説明は省略する。
　そして、図５２に示す工程において、レジストパターンＲＭ４をエッチングマスクとして、ＣＨＦ３、ＣＦ４、ＳＦ６などのフッ素を含むガスと酸素（Ｏ２）ガスを用いたドライエッチング法により酸化シリコン膜８１をエッチングし、第２の金属膜７１上に達するコンタクトホール１４５を形成する。
　次に、アミン系のレジスト剥離液を用いてレジストパターンＲＭ４を剥離除去した後、図５３に示す工程において、保護膜８を含む酸化シリコン膜８１上の全面に第２の透明導電膜９を形成してコンタクトホール１４５を埋め込む。この工程は、実施の形態１において図１９を用いて説明した工程に相当し、重複する説明は省略する。
　次に、第２の透明導電膜９上に塗布形成したフォトレジストを、５回目のフォトリソグラフィー工程によりパターニングして、図５３に示されるようなレジストパターンＲＭ５を形成する。この工程は、実施の形態１において図２０を用いて説明した工程に相当し、重複する説明は省略する。
　そして、レジストパターンＲＭ５をエッチングマスクとして、ＰＡＮ系の溶液を用いたウエットエッチング法により第２の透明導電膜９をエッチングすることによって、ソース配線１２Ａおよび積層配線ＬＬＷの上方にジャンパー線９２をパターニングすることで、図４５および図４６に示したＴＦＴ基板５００を得る。
　ジャンパー線９２はコンタクトホール１４５に埋め込まれ、第２の金属膜７１と接続される。また、レジストパターンＲＭ５は、平面視においてゲート端子１９（図４５）とは離れた位置に、ゲート端子１９と平行する積層配線端子１９１を形成するパターンを有しており、積層配線ＬＬＷの一方の端部が積層配線端子１９１と一体となっている。
　＜効果＞
　実施の形態３において説明したように、半導体層４のチャネル領域の上方に第２の金属膜７１を有する積層膜ＬＬを設けることによって、ＴＦＴ基板５００よりも上層から反射し、チャネル保護膜５を介して半導体層４に入射する光を抑制することができ、長寿命で、信頼性の高いＴＦＴ２０を得ることができると共に、実施の形態５では、積層膜ＬＬの電位を積層配線端子１９１から任意に印加することができる。
　ここで、チャネル領域となる半導体層の上の導電膜をグランド電位に接続することによってＴＦＴの信頼性が向上することが”K. Chang, et. al.: SID ’15 Digest, p.1023 (2015)”で報告されており、本実施の形態５では半導体層４上の積層膜ＬＬの電位を積層配線端子１９１から任意に印加することができるので、積層膜ＬＬの電位をグランド電位にすることによってＴＦＴ２０の信頼性の向上が期待できる。
　＜実施の形態６＞
　図５４および図５５を用いて、本発明に係る実施の形態６のＴＦＴ基板６００の構成および製造方法について説明する。
　＜ＴＦＴ基板の断面構成＞
　図５４は、図２を用いて説明した実施の形態１に係るＴＦＴ基板１００の画素部分の断面構成に対応する断面図であり、ＴＦＴ基板１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図５４に示すように、ＴＦＴ基板６００においては、第２の透明導電膜９上に第３の金属膜１０が積層された積層膜でソース電極１６およびドレイン電極１７が構成されている。また、ＴＦＴ基板６００の一部を示す平面図である図５５に破線で囲んで示す領域内のソース配線１２およびソース端子１８の上方にも保護膜８を間に介して第２の透明導電膜９と第３の金属膜１０との積層膜が形成されている。なお、ソース電極１６はコンタクトホール１４１を介してソース配線１２に接続され、ソース端子１８上の積層膜は、ソース端子１８上の保護膜８を貫通するように設けられコンタクトホール１４２を介してソース端子１８に接続される。
　＜製造方法＞
　次に、ＴＦＴ基板６００の製造方法について説明する。実施の形態１において図５～図１９を用いて説明した工程を経た後、第２の透明導電膜９（ａ－ＩＴＯ膜）上に第３の金属膜１０を積層する。なお、第３の金属膜１０はゲート電極２と同様に、Ａｌに３ｍｏｌ％のＮｉを添加した厚さ１００ｎｍのＡｌ－３ｍｏｌ％Ｎｉ膜で構成される。
　次に、第３の金属膜１０上に塗布形成したフォトレジストを、５回目のフォトリソグラフィー工程によりパターニングする。この場合、フォトレジストは、例えばノボラック系のポジ型の感光性樹脂で構成されるフォトレジスト材を、塗布法を用いて第３の金属膜１０上に塗布し、厚さ約１．５μｍとする。そして、例えばハーフトーン法によりフォトレジストを露光し現像を行うことで、２段階の厚さを有するレジストパターンを形成する。
　ハーフトーン法を用いることで、ソース配線１２およびソース端子１８の上方と、後にソース電極１６およびドレイン電極１７となる領域上には最も厚い第１の厚さ（約１．５μｍ）となり、後に液晶制御用スリット電極１１となる領域には、第１の厚さの半分程度の第２の厚さとなったレジストパターンを形成することができる。
　次に、当該レジストパターンをエッチングマスクとして、ＰＡＮ系の溶液を用いたウエットエッチング法により、ソース配線１２およびソース端子１８の上方と、後にソース電極１６、ドレイン電極１７および液晶制御用スリット電極１１となる領域以外の領域の第３の金属膜１０（Ａｌ－３ｍｏｌ％Ｎｉ膜）および第２の透明導電膜９（ａ－ＩＴＯ膜）を除去する。
　次に、酸素プラズマによるアッシングによってレジストパターンの厚さを全体的に減らすことで、膜厚の薄い部分を完全に除去して液晶制御用スリット電極１１上の第３の金属膜１０を露出させ、ソース配線１２およびソース端子１８の上方と、後にソース電極１６およびドレイン電極１７となる領域上にはレジストパターンを残すようにする。
　次にアニール処理をすることによって、ａ－ＩＴＯ膜であるソース電極１６、ドレイン電極１７および液晶制御用スリット電極１１と、ソース配線１２およびソース端子１８の上方の第２の透明導電膜９をＰＡＮ系の溶液に対して耐性がある多結晶ＩＴＯ（ｐｏｌｙ－ＩＴＯ）膜に改質する。
　次に、再度ＰＡＮ系の溶液を用いたウエットエッチング法によりエッチングすることで、液晶制御用スリット電極１１上の第３の金属膜１０（Ａｌ－３ｍｏｌ％Ｎｉ膜）をエッチングするが、ｐｏｌｙ－ＩＴＯ膜となった液晶制御用スリット電極１１は除去されずに残る。また、レジストパターンが残された、ソース電極１６、ドレイン電極１７および液晶制御用スリット電極１１と、ソース配線１２およびソース端子１８の上方の積層膜は除去されずに残る。
　＜効果＞
　ＴＦＴ２０はＴＦＴ基板６００よりも上層のカラーフィルター１０２（図４）等で反射したバックライト１０４（図４）の光に晒される。この光照射によってＴＦＴ２０の閾値電圧がシフトしてゲートの駆動電圧を超えてしまうと正常なＴＦＴ動作ができなくなる。
　しかし、ソース電極１６およびドレイン電極１７は、第２の透明導電膜９上に第３の金属膜１０が積層された積層膜で構成されているので、ＴＦＴ基板６００よりも上層から反射し、光を遮光できるため、半導体層４への光入射を抑制して、長寿命で、信頼性の高いＴＦＴ２０を得ることができる。
　第２の透明導電膜９上に第３の金属膜１０が積層された積層膜をソース配線１２の上方にも形成し、ソース配線１２と電気的に接続することで、ソース配線１２の電気抵抗を低減できる。
　＜実施の形態７＞
　図５６にはＴＦＴ基板の全体構成を模式的に説明する平面図を示す。図５６に示すように、ＴＦＴ基板は、ＴＦＴ２０を含む画素がマトリックス状に配列された表示領域２４と、表示領域２４を囲むように設けられた額縁領域２３とに大きく分けられる。
　表示領域２４には、複数のゲート配線（走査信号線）１３と複数のソース配線（表示信号線）１２が互いに直交するように配置され、ゲート配線１３に駆動電圧を与える走査信号駆動回路２５（第１の駆動回路）およびソース配線１２に駆動電圧を与える表示信号駆動回路２６（第２の駆動回路）が額縁領域２３に配置されている。
　走査信号駆動回路２５により１本のゲート配線１３に電流が流れ、表示信号駆動回路２６により１本のソース配線１２に電流が流れた時に、それらの配線の交点に存在する画素のＴＦＴ２０がオン状態となり、このＴＦＴ２０に接続された画素電極に電荷が蓄積される。
　酸化物半導体をチャネル層に用いたＴＦＴ２０を用いる場合、酸化物半導体は移動度が高く小型化できるので、当該ＴＦＴ２０と同じ構成のＴＦＴ（駆動用ＴＦＴ）で走査信号駆動回路２５および表示信号駆動回路２６を作製することで、走査信号駆動回路２５および表示信号駆動回路２６が小型化され、ＴＦＴ基板の額縁領域に収めることが可能となる。
　走査信号駆動回路２５は、図５６に示すように、ＴＦＴＴ１、Ｔ２およびＴ３を有した駆動電圧発生回路ＳＣを複数備えている。これは、表示信号駆動回路２６も同様である。
　すなわち、駆動電圧発生回路ＳＣは、クロック信号ＣＬＫがドレインに与えられるＴＦＴＴ１と、電源電位ＶＳＳがソースに与えられ、ドレインがＴＦＴＴ１のソースに接続されたＴＦＴＴ２と、電源電位ＶＤＤがドレインに与えられ、ソースがＴＦＴＴ１のゲートに接続されたＴＦＴＴ３とを備えている。なお、ＴＦＴＴ３のソースは、ＴＦＴＴ１とＴ２との接続ノードにキャパシタＣ１を介して接続され、ＴＦＴＴ１とＴ２との接続ノードが出力ノードＮ１となって、ゲート配線１３およびソース配線１２に駆動電圧を与える構成となっている。
　ＴＦＴＴ３のゲートに与えられる信号によってＴＦＴＴ３がオンすることでＴＦＴＴ１がオン状態となってクロック信号ＣＬＫが出力ノードＮ１から出力され、ＴＦＴＴ２のゲートに与えられる信号によってＴＦＴＴ２がオンすることで、出力ノードＮ１の電位が電源電位ＶＳＳまで下がる。
　このような構成を有する駆動電圧発生回路ＳＣにおいて、ＴＦＴＴ１～Ｔ３は、例えば、図５７に示すように、図２８を用いて説明した実施の形態３のＴＦＴ基板３００のＴＦＴ２０と同じ断面構成を採ることができる。
　すなわち、チャネル保護膜５上に第１の透明導電膜６１と第２の金属膜７１の積層膜ＬＬが形成され、当該積層膜ＬＬを覆うように保護膜８が形成された構成を採ることができる。
　このような構成を採ることで、ＴＦＴ基板よりも上層から反射し、チャネル保護膜５を介して半導体層４に入射する光を抑制することができ、長寿命で、信頼性の高いＴＦＴを得ることができる。
　この場合、表示領域２４のＴＦＴ２０のチャネル保護膜５上には、第１の透明導電膜６１と第２の金属膜７１の積層膜ＬＬは設けず、図２を用いて説明したように保護膜８だけを設けた構成としても良い。これにより、半導体層４上に寄生容量が発生することを抑制できる。
　なお、ＴＦＴＴ１～Ｔ３の製造方法は実施の形態３において説明したＴＦＴ基板３００のＴＦＴ２０と同じである。
　この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
　なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (20)

  1. 　複数の画素がマトリックス状に配列された薄膜トランジスタ基板であって、
    　前記複数の画素のそれぞれは、
    　基板（１）上に配設されたゲート電極（２）と、
    　少なくとも前記ゲート電極を覆うゲート絶縁膜（３）と、
    　前記ゲート絶縁膜を間に介して、前記ゲート電極に対向する位置に設けられた半導体層（４）と、
    　少なくとも前記半導体層上を覆うチャネル保護膜（５）と、
    　少なくとも前記チャネル保護膜上を覆う保護膜（８）と、
    　前記保護膜および前記チャネル保護膜を貫通するように設けられた第１のコンタクトホール（１４）を介して前記半導体層に接するソース電極（１６）およびドレイン電極（１７）を有する薄膜トランジスタと、
      前記ドレイン電極に電気的に接続される第１の電極（１５）と、
    　前記ゲート電極から延在するゲート配線（１３）と、
      前記ソース電極に電気的に接続されるソース配線（１２）と、を備え、
    　前記ソース配線と前記ソース電極および、前記第１の電極と前記ドレイン電極は、それぞれ前記保護膜を貫通するように設けられた第２のコンタクトホール（１４１）を介して電気的に接続され、
    　前記第１の電極および前記ソース配線は、
    　第１の絶縁膜（５１）上に形成された第１の透明導電膜（６１）を有し、
    　前記第１の絶縁膜は、前記チャネル保護膜と同一の材料で形成される、薄膜トランジスタ基板。
  2. 　前記ソース電極および前記ドレイン電極は、
    　前記保護膜と同一の材料で形成された第２の絶縁膜（８１）上に設けられ、
    　前記複数の画素のそれぞれは、
    　前記第２の絶縁膜を間に介して、前記第１の電極に対向する位置に、スリット開口部を有して設けられた第２の電極（１１）を備える、請求項１記載の薄膜トランジスタ基板。
  3. 　前記半導体層は、酸化物半導体で形成される、請求項１または請求項２記載の薄膜トランジスタ基板。
  4. 　前記ソース配線は、
    　前記第１の透明導電膜上に形成された金属膜（７１）をさらに有する、請求項２記載の薄膜トランジスタ基板。
  5. 　前記薄膜トランジスタは、
    　前記チャネル保護膜上に順に形成された前記第１の透明導電膜および前記金属膜をさらに備え、
    　前記保護膜は、
    　前記チャネル保護膜上の前記第１の透明導電膜および前記金属膜を覆う、請求項４記載の薄膜トランジスタ基板。
  6. 　前記チャネル保護膜上の前記第１の透明導電膜および前記金属膜は、前記半導体層の上方から前記ゲート配線の上方にかけての部分に設けられ、
    　前記薄膜トランジスタは、
    　前記保護膜上に選択的に形成されたトップゲート導電膜（９１）をさらに備え、
    　前記トップゲート導電膜は、
    　前記半導体層の上方外において前記保護膜を貫通するように設けられた第３のコンタクトホール（１４３）を介して前記金属膜に接すると共に、前記ゲート配線上の前記保護膜、前記チャネル保護膜および前記ゲート絶縁膜を貫通するように設けられた第４のコンタクトホール（１４４）を介して前記ゲート配線と接する、請求項５記載の薄膜トランジスタ基板。
  7. 　前記チャネル保護膜上の前記第１の透明導電膜および前記金属膜は、
    　前記半導体層の上方から前記ゲート配線の上方にかけての部分および前記ゲート配線の上方に設けられ、前記ゲート配線の上方においては積層配線（ＬＬＷ）として前記ゲート配線に沿って延在し、
    　前記積層配線は、平面視において前記ソース配線との交差部手前で分断され、
    　前記薄膜トランジスタは、
    　前記保護膜上に形成されたジャンパー線（９２）をさらに備え、
    　前記ジャンパー線は、
    　前記積層配線の分断部分の上方に設けられ、前記保護膜を貫通するように設けられた第５のコンタクトホール（１４５）を介して前記積層配線に接し、分断された前記積層配線間を電気的に接続する、請求項５記載の薄膜トランジスタ基板。
  8. 　前記保護膜は、
    　有機平坦化膜を含む多層膜（８２）で形成される、請求項１記載の薄膜トランジスタ基板。
  9. 　前記ソース電極、前記ドレイン電極および前記第２の電極は、
    　前記第２の絶縁膜上に形成された第２の透明導電膜（９）を有する、請求項２記載の薄膜トランジスタ基板。
  10. 　前記ソース電極および前記ドレイン電極は、
    　前記第２の透明導電膜上に形成された第３の金属膜（１０）をさらに有し、
    　前記ソース配線は、
    　前記第２の絶縁膜で覆われ、
    　前記ソース配線の上方には、前記第２の絶縁膜を介して前記第３の金属膜が形成される、請求項９記載の薄膜トランジスタ基板。
  11. 　前記薄膜トランジスタ基板は、
    　前記ゲート配線に駆動電圧を与える第１の駆動回路（２５）と、
    　前記ゲート配線に駆動電圧を与える第２の駆動回路（２６）と、を備え、
    　前記第１および第２の駆動回路は、
    　前記薄膜トランジスタと同じ駆動用薄膜トランジスタで構成される駆動電圧発生回路により前記駆動電圧を発生する、請求項５記載の薄膜トランジスタ基板。
  12. 　請求項１記載の薄膜トランジスタ基板と、
    　該薄膜トランジスタ基板に対向して配置される対向基板と、
    　前記薄膜トランジスタと対向基板との間に挟持された液晶層と、を備える、液晶表示装置。
  13. 　複数の画素がマトリックス状に配列された薄膜トランジスタ基板の製造方法であって、
    　（ａ）基板上に第１の金属膜（２１）を形成した後、写真製版工程とエッチング工程により前記第１の金属膜をパターニングしてゲート電極およびゲート配線を形成する工程と、
    　（ｂ）前記ゲート電極および前記ゲート配線を覆うようにゲート絶縁膜を形成する工程と、
    　（ｃ）前記ゲート絶縁膜上に第１の半導体層（４１）を形成した後、写真製版工程とエッチング工程により前記第１の半導体層をパターニングして前記ゲート電極に対向する位置に半導体層（４）を形成する工程と、
    　（ｄ）前記半導体層を覆うように、前記ゲート絶縁膜上に第１の絶縁膜（５１）を形成した後、前記第１の絶縁膜上に第１の透明導電膜（６１）を形成する工程と、
    　（ｅ）写真製版工程とエッチング工程により前記第１の透明導電膜をパターニングして、ソース配線および第１の電極を形成する工程と、
    　（ｆ）前記ソース配線および前記第１の電極を覆うように、前記第１の絶縁膜上に第２の絶縁膜（８１）を形成する工程と、
    　（ｇ）写真製版工程とエッチング工程により、前記第２の絶縁膜および前記第１の絶縁膜を貫通して前記半導体層に達する第１のコンタクトホール（１４）および前記第２の絶縁膜を貫通して前記ソース配線および前記第１の電極に達する第２のコンタクトホール（１４１）を形成する工程と、
    　（ｈ）前記第２の絶縁膜上に第２の透明導電膜（９）を形成して前記第１および第２のコンタクトホールを埋め込む工程と、
    　（ｉ）写真製版工程とエッチング工程により前記第２の透明導電膜をパターニングして、ソース電極およびドレイン電極を形成する、薄膜トランジスタ基板の製造方法。
  14. 　前記工程（ｉ）は、
    　前記第２の透明導電膜をパターニングして、前記第２の絶縁膜上の前記第１の電極に対向する位置に、スリット開口部を有する第２の電極（１１）を形成する工程を含む、請求項１３記載の薄膜トランジスタ基板の製造方法。
  15. 　複数の画素がマトリックス状に配列された薄膜トランジスタ基板の製造方法であって、
    　（ａ）基板上に第１の金属膜（２１）を形成した後、写真製版工程とエッチング工程により前記第１の金属膜をパターニングしてゲート電極およびゲート配線を形成する工程と、
    　（ｂ）前記ゲート電極および前記ゲート配線を覆うようにゲート絶縁膜を形成する工程と、
    　（ｃ）前記ゲート絶縁膜上に第１の半導体層（４１）を形成した後、写真製版工程とエッチング工程により前記第１の半導体層をパターニングして前記ゲート電極に対向する位置に半導体層（４１）を形成する工程と、
    　（ｄ）前記半導体層を覆うように、前記ゲート絶縁膜上に第１の絶縁膜（５１）を形成した後、前記第１の絶縁膜上に第１の透明導電膜（６１）および第２の金属膜（７１）をこの順に形成する工程と、
    　（ｅ）写真製版工程とエッチング工程により前記第２の金属膜および前記第１の透明導電膜をパターニングして、第１および第２の領域に、前記第１の透明導電膜と前記第２の金属膜の積層膜を形成する工程と、
    　（ｆ）第１の領域には前記工程（ｅ）の写真製版工程で作製したレジストを残し、第２の領域からは前記レジストを削除する工程と、
    　（ｇ）前記第１の領域には前記レジストを残した状態で前記第２の金属膜のエッチングを行って、前記第２の領域から前記第２の金属膜を除去して、第１の電極を形成すると共に、前記第１の透明導電膜上に前記第２の金属膜をさらに有するソース配線を形成する工程と、
    　（ｈ）前記ソース配線および前記第１の電極を覆うように、前記第１の絶縁膜上に第２の絶縁膜（８１）を形成する工程と、
    　（ｉ）写真製版工程とエッチング工程により、前記第２の絶縁膜および前記第１の絶縁膜を貫通して前記半導体層に達する第１のコンタクトホール（１４）および前記第２の絶縁膜を貫通して前記第２の金属膜および前記第１の電極に達する第２のコンタクトホール（１４１）を形成する工程と、
    　（ｊ）前記第２の絶縁膜上に第２の透明導電膜を形成して前記第１および第２のコンタクトホールを埋め込む工程と、
    　（ｋ）写真製版工程とエッチング工程により前記第２の透明導電膜をパターニングして、ソース電極、ドレイン電極および第２の電極を形成する、薄膜トランジスタ基板の製造方法。
  16. 　前記工程（ｅ）は、
    　（ｅ－１）前記写真製版工程で、前記第１の領域においては第１の膜厚部分を有し、前記第２の領域においては前記第１の膜厚部分よりも薄い第２の膜厚部分を有するレジストパターンを形成する工程と、
    　（ｅ－２）前記レジストパターンを用いて前記エッチング工程で、前記第２の金属膜および前記第１の透明導電膜をパターニングする工程と、を含み、
    　前記工程（ｆ）は、
    　前記レジストパターンの前記第２の膜厚部分が消滅するように前記レジストパターンの膜厚を減じることで、前記第１の領域には前記レジストを残し、前記第２の領域からは前記レジストを削除する工程を含む、請求項１５記載の薄膜トランジスタ基板の製造方法。
  17. 　複数の画素がマトリックス状に配列された薄膜トランジスタ基板の製造方法であって、
    　（ａ）基板上に第１の金属膜（２１）を形成した後、写真製版工程とエッチング工程により前記第１の金属膜をパターニングしてゲート電極およびゲート配線を形成する工程と、
    　（ｂ）前記ゲート電極および前記ゲート配線を覆うようにゲート絶縁膜を形成する工程と、
    　（ｃ）前記ゲート絶縁膜上に第１の半導体層（４１）を形成した後、写真製版工程とエッチング工程により前記第１の半導体層をパターニングして前記ゲート電極に対向する位置に半導体層（４）を形成する工程と、
    　（ｄ）前記半導体層を覆うように、前記ゲート絶縁膜上に第１の絶縁膜（５１）を形成した後、前記第１の絶縁膜上に第１の透明導電膜（６１）および第２の金属膜（７１）をこの順に形成する工程と、
    　（ｅ）真製版工程とエッチング工程により前記第２の金属膜および前記第１の透明導電膜をパターニングして、第１の領域、第２の領域および第３の領域に、前記第１の透明導電膜と前記第２の金属膜の積層膜を形成する工程と、
    　（ｆ）前記第１および第３の領域には前記工程（ｅ）の写真製版工程で作製したレジストを残し、前記２の領域からは前記レジストを削除する工程と、
    　（ｇ）前記第１および第３の領域には前記レジストを残した状態で前記第２の金属膜のエッチングを行って、前記２の領域から前記第２の金属膜を除去して、第１の電極を形成すると共に、前記第１の透明導電膜上に前記第２の金属膜をさらに有したソース配線を形成し、チャネル保護膜上に前記第１の透明導電膜と前記第２の金属膜の積層膜（ＬＬ）を形成する工程と、
    　（ｈ）前記ソース配線、前記積層膜および前記第１の電極を覆うように、前記第１の絶縁膜上に第２の絶縁膜（８１）を形成する工程と、
    　（ｉ）写真製版工程とエッチング工程により、前記第２の絶縁膜および前記第１の絶縁膜を貫通して前記半導体層に達する第１のコンタクトホール（１４）および前記第２の絶縁膜を貫通して前記第２の金属膜および前記第１の電極に達する第２のコンタクトホール（１４１）を形成する工程と、
    　（ｊ）前記第２の絶縁膜上に第２の透明導電膜を形成して前記第１および第２のコンタクトホールを埋め込む工程と、
    　（ｋ）写真製版工程とエッチング工程により前記第２の透明導電膜をパターニングして、ソース電極、ドレイン電極および第２の電極を形成する、薄膜トランジスタ基板の製造方法。
  18. 　前記工程（ｅ）は、
    　（ｅ－１）前記写真製版工程で、前記第１および第３の領域においては第１の膜厚部分を有し、前記第２の領域においては前記第１の膜厚部分よりも薄い第２の膜厚部分を有するレジストパターンを形成する工程と、
    　（ｅ－２）前記レジストパターンを用いて前記エッチング工程で、前記第２の金属膜および前記第１の透明導電膜をパターニングする工程と、を含み、
    　前記工程（ｆ）は、
    　前記レジストパターンの前記第２の膜厚部分が消滅するように前記レジストパターンの膜厚を減じることで、前記第１および第３の領域には前記レジストを残し、前記第２の領域からは前記レジストを削除する工程を含む、請求項１７記載の薄膜トランジスタ基板の製造方法。
  19. 　前記工程（ｄ）は、
    　前記第１の透明導電膜をアモルファスＩＴＯ膜で形成する工程を含み、
    　前記工程（ｆ）は、
    　前記エッチング工程の後、前記薄膜トランジスタ基板をアニール処理をすることで、前記第１の透明導電膜を多結晶ＩＴＯ膜に改質する工程をさらに含み、
    　前記工程（ｇ）は、
    　ＰＡＮ系の溶液を用いて前記第２の金属膜のエッチングを行う、請求項１５または請求項１７記載の薄膜トランジスタ基板の製造方法。
  20. 　前記工程（ｃ）は、前記第１の半導体層を酸化物半導体で形成する工程を含む、請求項１３、請求項１５および請求項１７の何れか１項に記載の薄膜トランジスタ基板の製造方法。
PCT/JP2016/050057 2015-01-08 2016-01-05 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置 Ceased WO2016111267A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201680005079.4A CN107112367B (zh) 2015-01-08 2016-01-05 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
DE112016000311.0T DE112016000311B4 (de) 2015-01-08 2016-01-05 Dünnschicht-Transistorsubstrat, Verfahren zur Herstellung eines Dünnschicht-Transistorsubstrats und Flüssigkristallanzeige
JP2016568375A JP6279106B2 (ja) 2015-01-08 2016-01-05 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置
US15/538,107 US9876039B2 (en) 2015-01-08 2016-01-05 Thin-film transistor substrate, thin-film transistor substrate manufacturing method, and liquid crystal display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015002049 2015-01-08
JP2015-002049 2015-01-08

Publications (1)

Publication Number Publication Date
WO2016111267A1 true WO2016111267A1 (ja) 2016-07-14

Family

ID=56355955

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/050057 Ceased WO2016111267A1 (ja) 2015-01-08 2016-01-05 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置

Country Status (5)

Country Link
US (1) US9876039B2 (ja)
JP (1) JP6279106B2 (ja)
CN (1) CN107112367B (ja)
DE (1) DE112016000311B4 (ja)
WO (1) WO2016111267A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018150620A1 (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205427404U (zh) * 2016-03-30 2016-08-03 京东方科技集团股份有限公司 阵列基板、显示装置
WO2019191031A1 (en) * 2018-03-27 2019-10-03 Corning Incorporated Methods for forming thin film transistors on a glass substrate and liquid crystal displays formed therefrom
CN110197831B (zh) * 2019-06-19 2021-09-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
CN111341794A (zh) * 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法
US12356718B2 (en) * 2021-06-29 2025-07-08 Beijing Boe Display Technology Co., Ltd. Display substrate, display device and manufacturing method of the display substrate
CN115513224A (zh) * 2022-09-20 2022-12-23 武汉华星光电技术有限公司 显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014215485A (ja) * 2013-04-26 2014-11-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1981085A4 (en) * 2006-01-31 2009-11-25 Idemitsu Kosan Co TFT SUBSTRATE, REFLECTIVE TFT SUBSTRATE AND MANUFACTURING PROCESS FOR SUCH SUBSTRATES
JP2008010440A (ja) 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
EP2153468B1 (en) 2007-05-31 2010-12-01 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
US8278657B2 (en) 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
WO2011001880A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101988925B1 (ko) * 2012-12-10 2019-06-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103928530B (zh) * 2013-05-09 2018-09-21 上海天马微电子有限公司 氧化物薄膜晶体管阵列基板及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014215485A (ja) * 2013-04-26 2014-11-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018150620A1 (ja) * 2017-02-16 2018-08-23 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法
JPWO2018150620A1 (ja) * 2017-02-16 2019-06-27 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法

Also Published As

Publication number Publication date
US20170373098A1 (en) 2017-12-28
US9876039B2 (en) 2018-01-23
CN107112367B (zh) 2020-06-16
JP6279106B2 (ja) 2018-02-14
JPWO2016111267A1 (ja) 2017-06-08
CN107112367A (zh) 2017-08-29
DE112016000311T5 (de) 2017-10-05
DE112016000311B4 (de) 2019-03-07

Similar Documents

Publication Publication Date Title
JP6279106B2 (ja) 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、液晶表示装置
JP6230253B2 (ja) Ｔｆｔアレイ基板およびその製造方法
JP6238712B2 (ja) 薄膜トランジスタ基板およびその製造方法
US9543329B2 (en) Thin film transistor substrate and method for manufacturing the same
CN108027541B (zh) 薄膜晶体管基板及其制造方法
JP5717546B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP6785563B2 (ja) 非線形素子、アレイ基板、およびアレイ基板の製造方法
US20180277661A1 (en) Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
WO2012117695A1 (ja) 半導体装置及びその製造方法並びに表示装置
JP2019169660A (ja) 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
JPWO2016175034A1 (ja) トランジスタ、薄膜トランジスタ基板および液晶表示装置
US20200295053A1 (en) Thin-film transistor substrate and method for manufacturing same
JP2008003319A (ja) Ｔｆｔアレイ基板及びその製造方法
JP6584157B2 (ja) 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置及び薄膜トランジスタの製造方法
JP6478819B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP6395974B1 (ja) 薄膜トランジスタ基板及びその製造方法
JP2020096095A (ja) 薄膜トランジスタ基板、表示装置および液晶表示装置
US20200012132A1 (en) Thin film transistor, thin film transistor substrate, and liquid crystal display device
CN102736298B (zh) 液晶显示装置的制造方法和液晶显示装置
JP2019062041A (ja) 薄膜トランジスタ基板およびその製造方法
KR20110070015A (ko) 액정 표시 장치 및 그의 제조방법
JP2010117499A (ja) アレイ基板及びアレイ基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16735006

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016568375

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15538107

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112016000311

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16735006

Country of ref document: EP

Kind code of ref document: A1